[go: up one dir, main page]

JP2007116110A - 窒化物系半導体素子の製造方法 - Google Patents

窒化物系半導体素子の製造方法 Download PDF

Info

Publication number
JP2007116110A
JP2007116110A JP2006249883A JP2006249883A JP2007116110A JP 2007116110 A JP2007116110 A JP 2007116110A JP 2006249883 A JP2006249883 A JP 2006249883A JP 2006249883 A JP2006249883 A JP 2006249883A JP 2007116110 A JP2007116110 A JP 2007116110A
Authority
JP
Japan
Prior art keywords
layer
nitride
release layer
based semiconductor
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006249883A
Other languages
English (en)
Inventor
Yasumitsu Kuno
康光 久納
Kunio Takeuchi
邦生 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006249883A priority Critical patent/JP2007116110A/ja
Priority to US11/524,258 priority patent/US7759219B2/en
Priority to CN2006101543636A priority patent/CN1937271B/zh
Priority to AT06254913T priority patent/ATE518256T1/de
Priority to EP06254913A priority patent/EP1768194B1/en
Publication of JP2007116110A publication Critical patent/JP2007116110A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】剥離層に対するレーザの照射によって成長基板と窒化物半導体層とを分離する場合であっても、窒化物半導体素子の特性劣化の抑制を可能とする窒化物半導体素子の製造方法を提供する。
【解決手段】窒化物系半導体素子の製造方法は、Ｉｎを含む剥離層を基板上に形成する工程と、剥離層上に窒化物系半導体層を形成する工程と、剥離層の温度上昇によって剥離層の分解を生じる工程と、レーザ光を剥離層に照射する工程と、基板から窒化物系半導体層を分離する工程とを含む。
【選択図】図１

Description

本発明は、窒化物系半導体素子の製造方法に関する。
近年、ＧａＮ、ＩｎＮ、ＡｌＮ等の窒化物系半導体素子は、青色及び緑色の発光ダイオード、青紫色半導体レーザ等の発光素子、高温動作可能な高速トランジスタ等の電子デバイス材料として盛んに用いられている。
また、光取り出し効率、放熱性及び静電耐圧性の向上を目的として、成長基板上に半導体素子層を形成した後に、高い放熱性を有する金属基板などに成長基板を貼りかえる方法が提案されている。
例えば、この方法の一つとして、サファイア基板上に形成された窒化物半導体層に、サファイア基板の裏面側から紫外線領域のレーザ光を照射して、サファイア基板と窒化物半導体層との界面近傍を分解させて、サファイア基板と窒化物半導体層とを分離する方法が挙げられる（例えば、特許文献１）。
また、この方法の一つとして、ＧａＮによって構成される成長基板上に、成長基板よりも低いバンドギャップエネルギーを有する剥離層を形成し、剥離層上に窒化物半導体層を形成した後に、剥離層よりもバンドギャップエネルギーが高く、かつ、成長基板よりもバンドギャップエネルギーが小さいレーザ光を剥離層に照射して、成長基板と窒化物半導体層とを分離する方法が挙げられる（例えば、特許文献２）。
特開２０００−１０１１３９号公報 特開２００５−９３９８８号公報
ここで、成長基板上に剥離層を形成する方法では、剥離層上に窒化物半導体層が形成されるため、剥離層の材料は、窒化物半導体層の材料と同じである必要がある。この場合、窒化物半導体層への歪みによるクラックや貫通転移等の欠陥の発生を低減するために、剥離層の組成を窒化物半導体層に近い混晶組成とし、かつ、剥離層を非常に薄膜化する必要がある。すなわち、剥離層の組成が窒化物半導体層に近いため、剥離層のバンドギャップエネルギーが窒化物半導体層や成長基板のバンドギャップエネルギーに近くなる。また、剥離層を薄膜化するため、剥離層の光吸収力が弱くなる。従って、成長基板と窒化物半導体層とを分離するために剥離層に照射されるレーザ光のフォトンエネルギーは、成長基板や窒化物半導体層のバンドギャップエネルギーに近くなるとともに、レーザ光は剥離層を透過しやすくなる。
このように、レーザ光のフォトンエネルギーが窒化物半導体層のバンドギャップエネルギーと同程度となり、レーザ光が剥離層を透過する量が増大すると、窒化物半導体層の組成や結晶欠陥量に応じて、レーザ光が窒化物半導体層（例えば、発光素子に形成される活性層）で吸収される場合がある。すなわち、レーザ光の吸収によって、窒化物半導体層にダメージが与えられて、窒化物半導体素子の特性（光学的特性や電気的特性）の劣化が生じる可能性がある。
また、一般的に、窒化物半導体素子に設けられるｐ側オーミック電極の材料として用いられる金属（パラジウム、ニッケル、白金など）は、可視光に近い波長域に含まれる短波長側の光の吸収が大きい傾向を有する。従って、剥離層に照射されるレーザ光のフォトンエネルギーが成長基板や窒化物半導体層のバンドギャップエネルギーと同程度であり、剥離層に照射されるレーザ光の波長が比較的短い場合に、ｐ側オーミック電極などの電極でレーザ光が吸収されやすい。すなわち、レーザ光の吸収によって電極が熱を生じやすく、窒化物半導体素子の電気的特性の劣化が生じる可能性がある。
そこで、本発明は、上述した課題を解決するためになされたものであり、剥離層に対するレーザの照射によって成長基板と窒化物半導体層とを分離する場合であっても、窒化物半導体素子の特性劣化の抑制を可能とする窒化物半導体素子の製造方法を提供することを目的とする。
本発明の一の特徴は、Ｉｎを含む剥離層を基板上に形成する工程と、前記剥離層上に窒化物系半導体層を形成する工程と、前記剥離層の温度上昇によって前記剥離層の分解を生じる工程と、レーザ光を前記剥離層に照射する工程と、前記基板から前記窒化物系半導体層を分離する工程とを窒化物系半導体素子の製造方法が含むことを要旨とする。
かかる特徴によれば、Ｉｎを含む剥離層の温度上昇によって、相分離と考えられる剥離層の分解を生じるため、分解が生じる前と分解が生じた後とで、剥離層の吸収スペクトルが変化する。また、剥離層の吸収スペクトルは、金属Ｇａ、金属ＩｎやＩｎＮの偏析や欠陥の発生（すなわち、分解）によって変化すると考えられる。
これによって、分解が生じた剥離層の吸収係数が、窒化物半導体層や基板の吸収係数よりも大きくなり、分解が生じた剥離層の吸収端が、窒化物半導体層や基板の吸収端よりも長波長化する。すなわち、剥離層の組成と窒化物半導体層や基板の組成とが近く、剥離層を薄膜化した場合であっても、剥離層の吸収係数の増大や吸収端の長波長化を図ることができる。
従って、剥離層に照射されるレーザ光のフォトンエネルギーを窒化物半導体や基板のバンドギャップエネルギーよりも十分に小さくしても、レーザ光が剥離層で吸収されるため、レーザ光によって窒化物半導体素子の特性劣化が生じることを抑制しながら、窒化物半導体と基板とを容易に分離することができる。
また、レーザ光が基板を介して剥離層に照射されたとしても、基板中の欠陥や不純物を起点とする基板の分解やクラックの発生を抑制できる。さらに、レーザ光が電極に到達しても、レーザ光が電極に及ぼす影響を抑制できる。
本発明の一の特徴において、前記剥離層は、組成比で１８％以上のＩｎを有するＩｎＧａＮによって構成されることが好ましい。
かかる特徴によれば、剥離層が組成比で１８％以上のＩｎを含むため、剥離層の分解を容易に生じることができる。
本発明の一の特徴において、前記レーザ光のフォトンエネルギーは、前記基板のバンドギャップエネルギーよりも低いことが好ましい。
かかる特徴によれば、基板を介して剥離層にレーザ光を照射しても、基板がレーザ光を吸収しにくいため、レーザ光が基板に与える影響を抑制することができる。
本発明の一の特徴において、前記レーザ光のフォトンエネルギーは、前記窒化物系半導体層のバンドギャップエネルギーより低いことが好ましい。
かかる特徴によれば、剥離層に照射されるレーザ光が剥離層を透過して窒化物半導体層に到達したとしても、窒化物半導体層がレーザ光を吸収しにくいため、レーザ光が窒化物半導体層に与える影響を抑制することができる。
本発明の一の特徴において、前記レーザ光のフォトンエネルギーは、分解が生じた前記剥離層のバンドギャップエネルギーよりも大きいことが好ましい。
本発明によれば、剥離層に対するレーザの照射によって成長基板と窒化物半導体層とを分離する場合であっても、窒化物半導体素子の特性劣化の抑制を可能とする窒化物半導体素子の製造方法を提供することができる。
次に、図面を参照して、本発明の実施の形態を説明する。なお、以下の図面の記載において、同一または類似の部分には、同一又は類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率などは現実のものとは異なることを留意するべきである。
したがって、具体的な寸法等は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
（第１実施形態に係る窒化物系半導体素子の製造方法）
以下において、本発明の第１実施形態に係る発光ダイオードの製造方法について、図１〜７を参照しながら説明する。図１は、本発明の第１実施形態に係る発光ダイオードの製造方法のフロー図である。
図２〜図７は、第１実施形態に係る発光ダイオードの製造過程中における断面図である。
図１に示すように、ステップＳ１０において、剥離層形成処理を行う。ここでは、図２に示すようにＧａＮ基板からなる成長基板５０上に、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、Ｉｎを含む窒化物系半導体からなる剥離層１０を形成する。
具体的には、成長基板５０を約７００℃〜１０００℃（例えば、７７０℃）の成長温度に保持した状態で、ＮＨ3、ＴＭＧａ（トリメチルガリウム）及びＴＭＩｎ（トリメチルインジウム）からなる原料ガスを用いて、成長基板５０上に約２０ｎｍの厚みを有するアンドープの単結晶のＧａ0.7Ｉｎ0.3Ｎからなる剥離層１０を形成する。
ここで、剥離層１０は、組成比で１８％以上のＩｎを有するＩｎＧａＮからなることが好ましい。また、剥離層１０は、組成比で３０％以下のＩｎを有するＩｎＧａＮからなることがより好ましい。
ステップＳ１１において、窒化物系半導体層形成及び分解処理を行う。ここでは、図３に示すように剥離層１０上にＭＯＣＶＤ法を用いて、窒化物系半導体層１００を形成し、剥離層１０の分解処理を行う。
ここで、窒化物系半導体層１００は、剥離層１０側から、下地層１１、ｎ型コンタクト層１２、ｎ型クラッド層１３、活性層１４、ｐ型キャップ層１５、ｐ型クラッド層１６、ｐ型コンタクト層１７で形成される。
図３（ａ）、図３（ｂ）を参照しながら、窒化物系半導体形成処理及び分解処理について更に説明する。なお、図３（ａ）では、分解処理は、成長基板５０の剥離層１０上に下地層１１が形成される際に行われる。一方で、図３（ｂ）では、分解処理は、窒化物系半導体層１００が形成された後に行われる。
まず、図３（ａ）に示すように、窒化物系半導体形成処理は、成長基板５０を約１０００℃〜約１２００℃（例えば、１１５０℃）の成長温度に保持した状態でNH3及びＴＭＧａからなる原料ガスを用いて、剥離層１０上に約１．０μｍの厚みを有するアンドープの単結晶のＧａＮからなる下地層１１を形成する。図３（ａ）では、成長基板５０の剥離層１０上に下地層１１が形成される際に、相分離と考えられる剥離層１０の分解が生じて、剥離層１０が黒色化する。なお、剥離層１０の分解は、金属Ｇａ、金属ＩｎやＩｎＮの偏析や欠陥（又は、欠陥に起因する準位）の発生を含む概念であり、吸収係数の増大や吸収端の長波長化の要因と考えられる。
次に、図３（ｂ）に示すように、窒化物系半導体層１００が形成された後に剥離層１０の分解処理が行われる場合について説明する。
まず、成長基板５０の下地層１１が形成された後に、成長基板５０を約１０００℃〜約１２００℃（例えば、１１５０℃）の成長温度に保持した状態で、ＮＨ3、ＴＭＧａ（トリメチルガリウム）及びＴＭＡｌ（トリメチルアルミニウム）からなる原料ガスと、ＳｉＨ４からなるドーパントガスとを用いて、ｎ型コンタクト層１２上に、約０．１５μｍの厚みを有するＳｉがドープされた単結晶のＡｌ0.1Ｇａ0.9Ｎからなるｎ型クラッド層１３を形成する。
次に、成長基板５０を約７００℃〜約１０００℃（例えば、８５０℃）の成長温度に保持した状態で、ＮＨ3、ＴＭＧ及びＴＭＩｎからなる原料ガスを用いてｎ型クラッド層１３上に、約５ｎｍの厚みを有するアンドープの単結晶のＧａ0.9Ｉｎ0.1Ｎからなる井戸層と、約１０ｎｍの厚みを有するアンドープの単結晶のＧａＮからなる障壁層とを交互に形成する。これにより、３つの井戸層を含むＭＱＷ（Ｍｕｌｔｉｐｌｅ−Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造の活性層１４を形成することができる。
次に、ＮＨ、ＴＭＧａ及びＴＭＡｌからなる原料ガスと、ＣＰ2Ｍｇからなるドーパントガスを加えて、活性層１４上に、約１０ｎｍの厚みを有し、Ｍｇがドープされた単結晶のＡｌ0.1Ｇａ0.9Ｎからなるｐ型キャップ層を形成する。
次に、成長基板５０を約１０００℃〜約１２００℃（例えば、１１５０℃）の成長温度に保持した状態で、ＮＨ3、ＴＭＧａ及びＴＭＡｌからなる原料ガスと、ＣＰ2Ｍｇからなるドーパントガスとを用いてｐ型キャップ層上に、約０．１μｍの厚みを有し、Ｍｇがドープされた単結晶のＡｌ0.1Ｇａ0.9Ｎからなるｐ型クラッド層１６を形成する。
次に、成長基板５０を約７００℃〜約１０００℃（例えば、８５０℃）の成長温度に保持した状態で、ＮＨ３、ＴＭＧａ及びＴＭＩｎからなる原料ガスと、ＣＰ2Ｍｇからなるドーパントガスとを用いてｐ型クラッド層１６上に、約５ｎｍの厚みを有し、Ｍｇがドープされた単結晶のＧａ0.95In0.05Ｎからなるｐ型コンタクト層１７を形成する。
最後に、熱処理や、電子線処理を行うことにより、ｐ型キャップ層、ｐ型クラッド層１６、ｐ型コンタクト層１７をｐ型化する。
このようにして、窒化物系半導体層１００は、下地層１１、ｎ型コンタクト層１２、ｎ型クラッド層１３、活性層１４、ｐ型キャップ層１５、ｐ型クラッド層１６、ｐ型コンタクト層１７によって形成される。
次に、成長基板５０を高温で保持することによって、相分離と考えられる剥離層１０の分解が生じて、剥離層１０が黒色化する。なお、剥離層１０の分解は、上述したように、金属Ｇａ、金属ＩｎやＩｎＮの偏析や欠陥（又は、欠陥に起因する準位）の発生を含む概念であり、吸収係数の増大や吸収端の長波長化の要因と考えられる。
具体的には、分解が生じた剥離層１０では、インジウムナイトライド（ＩｎＮ）や、金属Ｉｎや、金属Ｇａの偏析が起きていると考えられる。例えば、インジウムナイトライド（ＩｎＮ）のバンドギャップエネルギーは、約０．７ｅＶであり、金属Ｉｎや、金属Ｇａのバンドギャップエネルギーも低いため、剥離層１０のバンドギャップエネルギーを低くすることができる。つまり、剥離層１０に含まれるＩｎなどの組成比を調整することなく、剥離層１０のバンドギャップエネルギーを低くすることができる。また、分解が生じた剥離層１０では、欠陥に起因した準位がバンドギャップ内に形成されると考えられ、同準位を介したフォトンの吸収が可能となるため、吸収係数を増大するとともに、吸収端を長波長化することができる。剥離層１０の分解処理は、下地層１１が剥離層１０の少なくとも表面に形成された後であれば、窒化物系半導体層１００の形成に影響を及ぼさないためいつでもよい。しかし、剥離層１０の分解が生じる温度で、窒化物系半導体層１００の特性が変化してしまう可能性がある場合は、図３（ａ）に示すように、剥離層１０上に下地層１１を形成する際に、剥離層１０の分解処理が行われることが好ましい。剥離層１０中のＩｎの含有量、剥離層１０の膜厚、積層構造等を変更することにより、剥離層１０中のＩｎＮの偏析が起きる温度を制御することができる。
例えば、図３（ａ）では、成長基板５０の剥離層１０上に下地層１１が形成される際に剥離層１０中のインジウムナイトライド（ＩｎＮ）や、金属Ｉｎや、金属Ｇａの偏析、欠陥の発生によって分解処理が行われる。
また、図３（ｂ）に示すように、剥離層１０の分解処理は、窒化物系半導体層１００を形成した後に行ってもよい。また、分解処理は、剥離層１０上に窒化物系半導体層１００を形成している間に行ってもよい。
ステップＳ１２において、熱圧着処理を行う。ここでは、図４に示すようにｐ型コンタクト層１７上に反射性のｐ型電極１８を形成し、融着層５２を有する支持基板５１を熱圧着する。
ここで、反射性のｐ型電極１８は、ｐ型コンタクト層１７側から約２００ｎｍの厚みを有するＡｇ層、約２００ｎｍの厚みを有するＰｔ層、約５００ｎｍの厚みを有するＡｕ層の３層で構成され、ｐ型コンタクト層１７上にそれぞれ真空蒸着法により形成される。
このように、窒化物系半導体層１００上に、反射性のｐ型電極１８を形成することにより、窒化物系半導体素子２００を形成する。
他方、支持基板５１は、Ｓｉからなり、約２００μｍの厚みを有する。支持基板５１上に形成される融着層５２は、支持基板５１側から約１０ｎｍの厚みを有するＴｉ層、約５０ｎｍの厚みを有するＰｄ層、約５００ｎｍの厚みを有するＡｕ層の３層で構成され、それぞれ真空蒸着法により形成される。
次に、反射性のｐ型電極１８のＡｕ層と、融着層５２のＡｕ層とをＡｕ−Ｓｎや、Ｐｄ−Ｓｎ、Ｉｎ−Ｓｎなどからなる半田、或いはＡｇからなる導電性ペーストを用いて熱圧着する。例えば、Ａｕ−Ｓｎ（組成比Ａｕ８０％−Ｓｎ２０％）からなる半田を介して接合する場合、成長基板５０及び支持基板５１を３００℃程度に加熱し、約０．３Ｐａの圧力下で数１０分間保持することで熱圧着する。
ステップＳ１３において、レーザ照射処理を行う。ここで、図５に示すように、分解によって黒色化された剥離層１０にレーザ光を照射することにより、剥離層１０をＩｎ、Ｇａ及びＮ２に分離して分離層１０ｂとする。
具体的には、まず、成長基板５０側からフォトンエネルギーが、２.３ｅＶであるＮｄ：ＹＡＧ（Ｎｅｏｄｙｍｉｕｍ:Ｙｔｔｒｉｕｍ−Ａｌｕｍｉｎｉｕｍ−Ｇａｒｎｅｔ）レーザ光の第２高調波もしくは、Ｎｄ：ＹＶＯ４レーザ光などの第２高調波を約２００ｍＪ／ｃｍ-２から約１０００ｍＪ／ｃｍ-２のエネルギー密度で照射して、剥離層１０に吸収させる。これにより、下地層１１の一部及び剥離層１０は、Ｉｎ、Ｇａ及びＮ２に分解され、分離層１０ｂとなる。
レーザ光のフォトンエネルギーは、窒化物系半導体層１００のバンドギャップエネルギーよりも低いことが好ましい。具体的には、レーザ光のフォトンエネルギーは２．７ｅＶ以下であることが、より好ましい。
ステップＳ１４において、熱処理を行う。ここで、図６に示すように窒化物系半導体素子２００を加熱することにより、窒化物系半導体素子２００から成長基板５０を分離する。具体的には、窒化物系半導体素子２００を２００℃程度に加熱して分離層１０ｂのＩｎやＧａを溶融状態とすることで、窒化物系半導体素子２００から成長基板５０を分離する。
次に、成長基板５０が、分離され露出した窒化物系半導体層１００に対して、研磨やエッチングを用いることにより、分離層１０ｂと、下地層１１とを除去し、ｎ型コンタクト層１２を露出させる。
ステップＳ１５において、素子分離処理を行う。ここで、図７に示すように窒化物系半導体層１００のｎ型コンタクト層１２上にｎ型電極１９を形成し、窒化物系半導体素子２００を分離する。具体的には、真空蒸着法を用いて、ｎ型コンタクト層１２上に約１ｎｍの厚みを有するＴｉ層と、約５ｎｍの厚みを有するＡｌ層とからなる透光性のｎ型電極１９が形成される。
次に、ダイシングやレーザスクライブ、或いは支持基板５１の選択エッチングによって、窒化物系半導体層１００を成長させる支持基板５１の面に対して垂直方向である分離線５３に沿って、窒化物系半導体素子２００を切断し、素子分離する。これにより、本発明に係る第１実施形態の発光ダイオードを得ることができる。
（第１実施形態に係る窒化物系半導体素子の製造方法の作用・効果）
以上説明した本発明に係る第１実施形態の発光ダイオードの製造方法によれば、剥離層１０を成長基板５０上に形成し、温度を上昇させることで剥離層１０の分解が生じるため、剥離層１０の組成比を調整することなくバンドギャップエネルギーを低くすることができる。
したがって、剥離層１０のバンドギャップエネルギーと、成長基板５０のバンドギャップエネルギーとの差が大きくなるため、剥離層１０に照射されるレーザ光のフォトンエネルギーを剥離層１０のバンドギャップエネルギーより大きくしても、成長基板５０のバンドギャップエネルギーよりも十分に小さくすることができる。
これにより、レーザ光のフォトンエネルギーが成長基板５０に及ぼす影響が小さくなり、成長基板５０中の欠陥や不純物等を起点とした成長基板５０の分解やクラックの発生及び窒化物系半導体素子２００の特性の劣化を低減しつつ、成長基板５０から窒化物系半導体層１００を容易に分離することができる。
また、成長基板５０の分解やクラックの発生を低減することができるため、成長基板５０の再利用を可能とする。
また、レーザ光が、剥離層１０を透過して窒化物系半導体層１００に至った場合、レーザ光のフォトンエネルギーが低いため、窒化物系半導体素子２００の特性の劣化を低減することができる。
また、成長基板５０のバンドギャップエネルギーと、剥離層１０のバンドギャップエネルギーとの差が大きくなるため、使用できるレーザ光のフォトンエネルギーの範囲が広がる。
また、剥離層１０は、組成比で１８％以上のＩｎを有するＩｎＧａＮからなることにより、剥離層１０の分解を容易に生じることができる。これにより、分解された剥離層１０は、レーザ光を吸収しやすくなり、剥離層のバンドギャップエネルギーを低くすることができる。
また、剥離層１０は、組成比で３０％以下のＩｎを有するＩｎＧａＮからなることにより、剥離層１０上に容易に窒化物系半導体層１００を形成することができる。
また、成長基板５０を介して剥離層１０に照射されたレーザ光が、剥離層１０を透過して窒化物系半導体層１００に照射された際に、レーザ光のフォトンエネルギーは、窒化物系半導体層１００を形成する各層のバンドギャップエネルギーよりも低いことにより、窒化物系半導体層１００を形成する各層は、レーザ光を吸収しにくくなるため、レーザ光が窒化物系半導体層１００へ及ぼすダメージを更に低減することができる。
また、レーザ光のフォトンエネルギーは、２.７ｅＶ以下であることにより、成長基板５０へダメージを低減することができる。これにより、成長基板５０の再利用を可能にする。
（第２実施形態に係る窒化物系半導体素子の製造方法）
以下、本発明の第２実施形態に係る窒化物系半導体レーザの製造方法の各ステップについて図１及び図８〜図１３を参照しながら更に説明する。
なお、以下においては、上述した第１実施形態との相違点を主として説明する。
具体的には、第１実施形態では、窒化物系半導体層１００は、下地層１１、ｎ型コンタクト層１２、ｎ型クラッド層１３、活性層１４、ｐ型キャップ層１５、ｐ型クラッド層１６、ｐ型コンタクト層１７によって構成される。
それに対して、第２実施形態では、窒化物系半導体層１０１は、下地層２１、ｎ型コンタクト層２２、ｎ型クラッド層２３、ｎ型光ガイド層３０、活性層２４、ｐ型キャップ層２５、ｐ型光ガイド層３１、ｐ型クラッド層２６、ｐ型コンタクト層２７によって構成される。更にその後、リッジ部６４、電流ブロック層３２、ｐ側オーミック電極３３、ｐ側パッド電極３４が形成される。つまり、第２実施形態では、窒化物系半導体層１０１を構成する層にｎ型光ガイド層３０及びｐ型光ガイド層３１を含む点と、リッジ部６４、電流ブロック層３２、ｐ側オーミック電極３３、ｐ側パッド電極３４が形成される点で異なる。
図８〜図１３は、第２実施形態に係る半導体レーザの製造過程中における断面図である。
ステップＳ１０において、剥離層形成処理を行う。ここで、図８に示すように第１実施形態と同様にＧａＮ基板からなる成長基板６０上にＭＯＣＶＤ法を用いて、Ｉｎを含む窒化物系半導体からなる剥離層２０を形成する。
ステップＳ１１において、半導体層形成及び分解処理を行う。ここで、図９に示すように第１実施形態と同様に剥離層２０上にＭＯＣＶＤ法を用いて、窒化物系半導体層１０１を形成し、剥離層２０の分解処理を行う。窒化物系半導体層１０１は、剥離層２０側から、下地層２１、ｎ型コンタクト層２２、ｎ型クラッド層２３、ｎ型光ガイド層３０、活性層２４、ｐ型キャップ層２５、ｐ型光ガイド層３１、ｐ型クラッド層２６、ｐ型コンタクト層２７で形成される。
分解処理は、第１実施形態と同様に図９（ａ）に示すように剥離層２０上に下地層２１が形成された後に行われる。
また、分解処理は、図９（ｂ）に示すように剥離層２０上に窒化物系半導体層１０１が形成された後、もしくは形成されている間に行われてもよい。
窒化物系半導体層１０１の形成方法について具体的に説明する。成長基板６０の下地層２１が形成された後に、成長基板６０を約１０００℃〜約１２００℃（例えば、１１５０℃）の成長温度に保持した状態で、ＮＨ3、ＴＭＧａ及びＴＭＡｌからなる原料ガスと、ＳｉＨ４からなるドーパントガスとを用いて、ｎ型コンタクト層２２上に、約１μｍの厚みを有するＳｉがドープされた単結晶のＡｌ0.07Ｇａ0.93Ｎからなるｎ型クラッド層２３を形成する。
次に、成長基板６０を約１０００℃〜約１２００℃（例えば、１１５０℃）の成長温度に保持した状態で、ＮＨ3、ＴＭＧからなる原料ガスと、ＳｉＨ４からなるドーパントガスとを用いて、ｎ型クラッド層２３上に、約０．１μｍの厚みを有するＳｉがドープされた単結晶のＧａＮからなるｎ型光ガイド層３０を成長させる。
次に、成長基板６０を約７００℃〜約１０００℃（例えば、８５０℃）の成長温度に保持した状態で、ＮＨ3、ＴＭＧ及びＴＭＩｎからなる原料ガスを用いて、ｎ型光ガイド層３０上に、約３．５ｎｍの厚みを有し、アンドープの単結晶のＧａ0.85In0.15Ｎからなる井戸層、および約２０ｎｍの厚みを有し、アンドープの単結晶のＧａ0.95In0.05Ｎからなる障壁層とを交互に形成する。これにより、３つの井戸層を含むＭＱＷ構造の活性層２４を形成する。
次に、ＮＨ3、ＴＭＧａ及びＴＭＩｎからなる原料ガスを用いて、活性層２４上に、約２０nmの厚みを有し、Ｍｇがドープされた単結晶のＡｌ0.25Ｇａ0.75Ｎからなるｐ型キャップ層２５を形成する。
次に、成長基板６０を約１０００℃〜約１２００℃（例えば、１１５０℃）の成長温度に保持した状態で、ＮＨ3、ＴＭＧａからなる原料ガスと、ＣＰ2Ｍｇからなるドーパントガスとを用いて、ｐ型キャップ層２５上に、約０．１μｍの厚みを有し、Ｍｇがドープされた単結晶のＧａＮからなるｐ型光ガイド層３１を形成する。
次に、成長基板６０を約１０００℃〜約１２００℃（例えば、１１５０℃）の成長温度に保持した状態で、ＮＨ3、ＴＭＧａ及びＴＭＡｌからなる原料ガスと、ＣＰ2Ｍｇからなるドーパントガスとを用いて、ｐ型キャップ層２５上に、約０．５μｍの厚みを有し、Ｍｇがドープされた単結晶のＡｌ0.07Ｇａ0.93Ｎからなるｐ型クラッド層２６を形成する。
次に、成長基板６０を約７００℃〜約１０００℃（例えば、８５０℃）の成長温度に保持した状態で、ＮＨ3、ＴＭＧａ及びＴＭＩｎからなる原料ガスと、ＣＰ2Ｍｇからなるドーパントガスとを用いて、ｐ型クラッド層２６上に、約３ｎｍの厚みを有し、Ｍｇがドープされた単結晶のＧａ0.99In0.01Ｎからなるｐ型コンタクト層２７を形成する。
次に、第１実施形態と同様にして熱処理や電子線処理により、ｐ型キャップ層２５、ｐ型光ガイド層３１、ｐ型光ガイド層３１、ｐ型クラッド層２６、ｐ型コンタクト層２７をｐ型化する。
このようにして、窒化物系半導体層１０１は、下地層２１、ｎ型コンタクト層２２、ｎ型クラッド層２３、ｎ型光ガイド層３０、活性層２４、ｐ型キャップ層２５、ｐ型光ガイド層３１、ｐ型クラッド層２６、ｐ型コンタクト層２７によって形成される。
次に、ｐ型クラッド層２６、ｐ型コンタクト層２７の所定領域を除去することでリッジ部６４を形成する。具体的には、フォトリソグラフィ技術により、ｐ型コンタクト層２７に約１．５μｍの幅を有し、[１-１００]方向に延びるストライプ状の微細パターンを形成し、塩素系ガスによる反応性イオンエッチングを用いることで、ｐ型クラッド層２６、ｐ型コンタクト層２７の所定領域を除去する。これにより、約１．５μｍの幅を有するリッジ部６４を形成する。この際、ｐ型クラッド層２６のリッジ部６４を除いた平坦部の厚みが、約０．０５μｍになるように反応性イオンエッチングの深さを制御する。
次に、ｐ型クラッド層２６上に電流ブロック層３２が形成される。具体的には、プラズマＣＶＤ法を用いて、窒化物系半導体層１０１のリッジ部６４を備え、ｐ型クラッド層２６と、ｐ型コンタクト層２７とが露出する面を覆うように、約０．２μｍの厚みを有するＳｉＯ２膜が形成される。リッジ部６４の形成と同様に、フォトリソグラフィ技術と、ＣＦ４ガスによる反応性イオンエッチングとにより、リッジ部６４の凸部のｐ型コンタクト層２７上面よりも上部のＳｉＯ２膜が除去されることにより、電流ブロック層３２を形成する。
次に、電流ブロック層３２上及びｐ型コンタクト層２７上に、ｐ側オーミック電極３３を形成する。具体的には、電流ブロック層３２の形成と同様に、真空蒸着法により、ｐ型コンタクト層２７上でｐ型コンタクト層２７上側から約１ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約２４０ｎｍの厚みを有するＡｕ層と、約２４０ｎｍの厚みを有するＮｉ層とからなるｐ側オーミック電極３３をストライプ状に形成する。
次に、電流ブロック層３２上及びｐ側オーミック電極３３を覆うようにｐ側パッド電極３４を形成する。具体的には、真空蒸着法により、電流ブロック層３２側から約１００ｎｍの厚みを有するＴｉ層と、約１５０ｎｍの厚みを有するＰｔ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極３４を形成する。窒化物系半導体層１０１と、電流ブロック層３２と、ｐ側オーミック電極３３と、ｐ側パッド電極３４とを形成することにより、窒化物系半導体素子２０１を得る。
ステップＳ１２において、熱圧着処理を行う。ここで、図１０に示すように第１実施形態と同様に融着層６２を有する支持基板６１を窒化物系半導体素子２０１に熱圧着する。
ステップＳ１３において、レーザ照射処理を行う。ここで、図１１に示すように第１実施形態と同様に分解によって黒色化された剥離層２０にレーザ光を照射することにより、剥離層２０をＩｎ、Ｇａ及びＮ２に分解し分離層２０ｂとする。
ステップＳ１４において、熱処理を行う。ここで、図１２に示すように第１実施形態と同様に、窒化物系半導体素子２０１を加熱することにより、窒化物系半導体素子２０１から成長基板６０を分離する。
次に、成長基板６０が、分離され露出した窒化物系半導体層１０１に対して、研磨やエッチングを用いることにより、分離層２０ｂと、下地層２１とを除去し、ｎ型コンタクト層２２を露出させる。
ステップＳ１５において、素子分離処理を行う。ここで、図１３に示すように窒化物系半導体層１０１のｎ型コンタクト層２２上の所定領域にｎ側オーミック電極３５を形成する。具体的には、真空蒸着法を用いて、ｎ型コンタクト層２２上に約６ｎｍの厚みを有するＡｌ層と、約１０ｎｍの厚みを有するＮｉ層と、約１００ｎｍの厚みを有するＡｕ層とからなるｎ側オーミック電極３５を形成する。
次に、ｎ側オーミック電極３５上に約１０ｎｍの厚みを有するＮｉ層と、約７００ｎｍの厚みを有するＡｕ層とからなるｎ側パッド電極３６とを形成する。
次に、リッジ部６４のストライプに垂直な分離線と、リッジ部６４のストライプ平行な分離線６３とに沿ってスクライブする。これにより、リッジ部６４のストライプに直行した、[１-１００]面と、[-１１００]面とにより構成されるレーザ共振面を形成するとともに、素子分離を行う。これにより、本発明に係る第２実施形態の窒化物系半導体レーザを得ることができる。
（実施例）
以下において、分解前の剥離層と分解後の剥離層とについて、剥離層に照射されるレーザ光の波長と吸収率との関係を比較した。図１４は、分解前の剥離層と分解後の剥離層における波長と吸収率との関係を示す図である。なお、図１４において、横軸は光の波長であり、縦軸は光の吸収率である。
図１４に示すように、分解前の剥離層では、剥離層がレーザ光を十分に吸収することが可能な波長帯は、短波長側のみである。例えば、０．４以上の吸収率を確保しようとすると、分解前の剥離層では、約４００ｎｍよりも短波長のレーザ光しか用いることができない。
これに対して、分解後の剥離層では、剥離層がレーザ光を十分に吸収することが可能な波長帯は、分解前の剥離層よりも長波長側に広がっている。例えば、分解後の剥離層では、約１１００ｎｍ以下の波長帯において０．４以上の吸収率を確保することができる。
このように、剥離層の分解が生じることによって、吸収端の長波長化が図られることが確認された。
（その他の実施形態）
本発明は上記の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施形態及び運用技術が明らかとなろう。
例えば、第１及び第２実施形態では、主として、窒化物系半導体層の活性層から放出される光を利用する発光ダイオードや半導体レーザの製造方法について例示したが、本発明はこれに限らず、これら発光素子からの放出光を励起光とする蛍光体とを組み合わせた発光素子の製造方法にも利用可能である。又、窒化物系半導体層を有するＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）などの電子デバイス、ＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）デバイス、受光素子への応用が可能である。又、本発明による成長基板の張り替え技術を応用することにより、多波長の半導体レーザへの応用が可能であり、これにより多波長レーザにおけるウェハ面内での発光点間隔の歩留りを向上させることができる。
また、第１及び第２実施形態では、ＭＯＣＶＤ法を用いて、窒化物系半導体層を成長させる説明をしたが、本発明はこれに限らず、ＨＶＰＥ法やガスソースＭＢＥ法などを用いて、窒化物系半導体層を成長させてもよい。また、窒化物系半導体層の結晶構造として、ウルツ鉱型であっても閃亜鉛鉱型構造であってもよい。また、成長の面方位は、[０００１]に限るものではなく、[１１−２０]や[１−１００]でもよい。
また、第１及び第２実施形態では、窒化物系半導体層の成長基板として、ＧａＮ基板を用いているが、本発明はこれに限らず、窒化物系半導体層の成長の可能な基板、例えば、ＳｉＣ、ＺｎＯ、ＬＡＯ、スピネル、サファイア、ＡｌXＧａ1-XＮ(０＜Ｘ≦１)等が使用可能である。
また、第１及び第２実施形態では、剥離層としてＩｎＧａＮからなる層について例示したが、本発明はこれに限らず、ＩｎＡｌＮや、ＩｎＧａＡｌＮも使用可能であり、これらＡｌを含む混晶では、剥離層の分解が容易になるばかりか、その組成比を適当に設定することで成長基板や、窒化物系半導体層との格子定数差を緩和させることが出来る。また、剥離層は、多層構造であってもよく、例えば、組成比でＩｎが比較的高い層と、Ｉｎを含まない、或いは、組成比でＩｎが比較的低い層とを積層して超格子構造を形成させてもよい。これによれば、剥離層の挿入による窒化物系半導体層の結晶性の悪化や、窒化物系半導体層の歪の増大を低減させることが可能である。また、剥離層と窒化物系半導体層との間に、例えばＡｌＧａＮとＧａＮとからなる超格子層を挿入することは、窒化物系半導体層の歪の低減に更に有効である。
また、第１及び第２実施形態では、分解の方法として、窒化物系半導体層の成長段階における加熱による熱的な分解による方法を例示したが、本発明はこれに限らず、窒化物系半導体層の成長後の加熱による方法や、光照射による方法、電子線の照射による方法が可能である。これは、レーザ光照射、電子線によっても窒化物系半導体層の温度を上昇することが出来るためである。
また、第１及び第２実施形態では、基板の分離に使用するレーザ光として、Ｎｄ：ＹＡＧ（または、Ｎｄ：ＹＶＯ４など）レーザ光の第２高調波を例示したが、本発明は、これに限らず、レーザの基本波も使用可能であり、またＴｉサファイアレーザを用いた超短パルスであるフェムト秒パルスレーザを用いることで、レーザ照射時における発熱に伴う歪による窒化物系半導体層の劣化を低減することができる。さらに、剥離層にレーザ光を照射するレーザとして、ルビーレーザやＣＯ・ＣＯ２レーザを用いてもよい。
また、支持基板は、Ｓｉにとどまるものではないが、導電性であることが好ましく、例えば、導電性半導体（Ｓｉ、ＳｉＣ、ＧａＡｓ、ＺｎＯ等）や、金属あるいは複合金属（Ａｌ、Ｆｅ−Ｎｉ、Ｃｕ−Ｗ、Ｃｕ−Ｍｏ等）や、金属・金属酸化物の複合材料（Ｃｕ−ＣｕＯ）等などを用いることができる。一般に、半導体材料よりも金属系材料が機械特性に優れ、割れにくいために、支持基板材料として適している。更に、より好ましくは、Ｃｕ、Ａｇ、Ａｕなどの高導電性の金属と、Ｗ、Ｍｏ、Ｎｉ、ＣｕＯなどの高硬度の金属あるいは金属酸化物とを複合して、高い導電性と高い機械強度とを併せ持つ材料を用いることである。
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の第１実施形態に係る窒化物系半導体素子の製造方法のフローを示すものである。 本発明の第１実施形態に係る窒化物系半導体素子の製造方法を示す。 本発明の第１実施形態に係る窒化物系半導体素子の製造方法を示す。 本発明の第１実施形態に係る窒化物系半導体素子の製造方法を示す。 本発明の第１実施形態に係る窒化物系半導体素子の製造方法を示す。 本発明の第１実施形態に係る窒化物系半導体素子の製造方法を示す。 本発明の第１実施形態に係る窒化物系半導体素子の製造方法を示す。 本発明の第２実施形態に係る窒化物系半導体素子の製造方法を示す。 本発明の第２実施形態に係る窒化物系半導体素子の製造方法を示す。 本発明の第２実施形態に係る窒化物系半導体素子の製造方法を示す。 本発明の第２実施形態に係る窒化物系半導体素子の製造方法を示す。 本発明の第２実施形態に係る窒化物系半導体素子の製造方法を示す。 本発明の第２実施形態に係る窒化物系半導体素子の製造方法を示す。 剥離層に照射されるレーザ光の波長と吸収率との関係を示す図である。
符号の説明
１０、２０…剥離層、１０ｂ、２０ｂ…分離層、１１、２１…下地層、１２、２２…ｎ型コンタクト層、
１３、２３…ｎ型クラッド層、１４、２４…活性層、１５、２５…ｐ型キャップ層、
１６、２６…ｐ型クラッド層、１７、２７…ｐ型コンタクト層、１８…ｐ型電極、１９…ｎ型電極、
３０…ｎ型光ガイド層、３１…ｐ型光ガイド層、３２…電流ブロック層、
３３…ｐ側オーミック電極、３４…ｐ側パッド電極、３５…ｎ側オーミック電極、
３６…ｎ側パッド電極、５０、６０…成長基板、５１、６１…支持基板、５２、６２…融着層
５３、６３…分離線、６４…リッジ部、１００、１０１…窒化物系半導体層、
２００、２０１…窒化物系半導体素子

Claims (5)

  1. Ｉｎを含む剥離層を基板上に形成する工程と、
    前記剥離層上に窒化物系半導体層を形成する工程と、
    前記剥離層の温度上昇によって前記剥離層の分解を生じる工程と、
    レーザ光を前記剥離層に照射する工程と、
    前記基板から前記窒化物半導体を分離する工程とを含むことを特徴とする窒化物系半導体素子の製造方法。
  2. 前記剥離層は、組成比で１８％以上のＩｎを有するＩｎＧａＮからなることを特徴とする請求項１に記載の窒化物系半導体素子の製造方法。
  3. 前記レーザ光のフォトンエネルギーは、前記基板のバンドギャップエネルギーよりも低いことを特徴とする請求項１又は請求項２に記載の窒化物系半導体素子の製造方法。
  4. 前記レーザ光のフォトンエネルギーは、前記窒化物系半導体層を形成する各層のバンドギャップエネルギーより低いことを特徴とする請求項１乃至請求項３のいずれかに記載の窒化物系半導体素子の製造方法。
  5. 前記レーザ光のフォトンエネルギーは、分解が生じた前記剥離層のバンドギャップエネルギーよりも大きいことを特徴とする請求項１乃至請求項４のいずれかに記載の窒化物系半導体素子の製造方法。
JP2006249883A 2005-09-22 2006-09-14 窒化物系半導体素子の製造方法 Pending JP2007116110A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006249883A JP2007116110A (ja) 2005-09-22 2006-09-14 窒化物系半導体素子の製造方法
US11/524,258 US7759219B2 (en) 2005-09-22 2006-09-21 Method of manufacturing nitride semiconductor device
CN2006101543636A CN1937271B (zh) 2005-09-22 2006-09-22 氮化物类半导体元件的制造方法
AT06254913T ATE518256T1 (de) 2005-09-22 2006-09-22 Verfahren zur herstellung eines nitrid-halbleiter-bauelements
EP06254913A EP1768194B1 (en) 2005-09-22 2006-09-22 Method of manufacturing nitride semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005276854 2005-09-22
JP2006249883A JP2007116110A (ja) 2005-09-22 2006-09-14 窒化物系半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JP2007116110A true JP2007116110A (ja) 2007-05-10

Family

ID=37429254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006249883A Pending JP2007116110A (ja) 2005-09-22 2006-09-14 窒化物系半導体素子の製造方法

Country Status (5)

Country Link
US (1) US7759219B2 (ja)
EP (1) EP1768194B1 (ja)
JP (1) JP2007116110A (ja)
CN (1) CN1937271B (ja)
AT (1) ATE518256T1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027003A (ja) * 2007-07-20 2009-02-05 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
JP2011233861A (ja) * 2010-04-09 2011-11-17 Sumitomo Electric Ind Ltd 半導体デバイスの製造方法、エピ成長用積層支持基板およびデバイス用積層支持基板
JP2013128150A (ja) * 2013-03-26 2013-06-27 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体からなる発光素子の製造方法
JP2016533034A (ja) * 2013-08-08 2016-10-20 ソイテック 電磁照射によって基板から構造を分離するための、処理、スタック、およびアセンブリ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303033A1 (en) * 2007-06-05 2008-12-11 Cree, Inc. Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
JP2010177390A (ja) * 2009-01-29 2010-08-12 Sony Corp 素子の移載方法および表示装置の製造方法
CN102699537B (zh) * 2012-05-18 2015-11-04 杭州士兰明芯科技有限公司 激光剥离led衬底的系统及方法
CN106887505B (zh) * 2017-04-24 2019-07-16 芜湖聚飞光电科技有限公司 一种单面发光芯片级led的制作方法
DE102018202707A1 (de) 2018-02-22 2019-08-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Erzeugung von Panoramabildern

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101139A (ja) * 1998-09-25 2000-04-07 Toshiba Corp 半導体発光素子及びその製造方法並びに半導体発光装置
JP2001119104A (ja) * 1999-10-21 2001-04-27 Matsushita Electric Ind Co Ltd 半導体の製造方法
JP2002319702A (ja) * 2001-04-19 2002-10-31 Sony Corp 窒化物半導体素子の製造方法、窒化物半導体素子
JP2005093988A (ja) * 2003-08-08 2005-04-07 Sumitomo Electric Ind Ltd 半導体発光素子及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684309A (en) * 1996-07-11 1997-11-04 North Carolina State University Stacked quantum well aluminum indium gallium nitride light emitting diodes
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP4524953B2 (ja) 2001-05-18 2010-08-18 パナソニック株式会社 窒化物半導体基板の製造方法および窒化物半導体装置の製造方法
US6455340B1 (en) * 2001-12-21 2002-09-24 Xerox Corporation Method of fabricating GaN semiconductor structures using laser-assisted epitaxial liftoff
JP4117156B2 (ja) 2002-07-02 2008-07-16 日本電気株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
JP2004072052A (ja) 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7056810B2 (en) * 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
US7341880B2 (en) 2003-09-17 2008-03-11 Luminus Devices, Inc. Light emitting device processes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101139A (ja) * 1998-09-25 2000-04-07 Toshiba Corp 半導体発光素子及びその製造方法並びに半導体発光装置
JP2001119104A (ja) * 1999-10-21 2001-04-27 Matsushita Electric Ind Co Ltd 半導体の製造方法
JP2002319702A (ja) * 2001-04-19 2002-10-31 Sony Corp 窒化物半導体素子の製造方法、窒化物半導体素子
JP2005093988A (ja) * 2003-08-08 2005-04-07 Sumitomo Electric Ind Ltd 半導体発光素子及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027003A (ja) * 2007-07-20 2009-02-05 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
JP2011233861A (ja) * 2010-04-09 2011-11-17 Sumitomo Electric Ind Ltd 半導体デバイスの製造方法、エピ成長用積層支持基板およびデバイス用積層支持基板
JP2013128150A (ja) * 2013-03-26 2013-06-27 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体からなる発光素子の製造方法
JP2016533034A (ja) * 2013-08-08 2016-10-20 ソイテック 電磁照射によって基板から構造を分離するための、処理、スタック、およびアセンブリ

Also Published As

Publication number Publication date
EP1768194A2 (en) 2007-03-28
CN1937271A (zh) 2007-03-28
US20070066037A1 (en) 2007-03-22
EP1768194B1 (en) 2011-07-27
EP1768194A3 (en) 2009-12-09
ATE518256T1 (de) 2011-08-15
CN1937271B (zh) 2011-03-09
US7759219B2 (en) 2010-07-20

Similar Documents

Publication Publication Date Title
US6861335B2 (en) Method for fabricating a semiconductor device that includes light beam irradiation to separate a semiconductor layer from a single crystal substrate
JP3525061B2 (ja) 半導体発光素子の製造方法
JP5174327B2 (ja) 分極反転型ｉｉｉ−窒化物発光デバイス
JP2007116110A (ja) 窒化物系半導体素子の製造方法
KR101254639B1 (ko) 반도체 발광 소자의 제조 방법
CN101171694A (zh) 氮化物半导体元件及其制法
JP3998639B2 (ja) 半導体発光素子の製造方法
JP4909533B2 (ja) 半導体レーザ素子及びその製造方法
JP4624131B2 (ja) 窒化物系半導体素子の製造方法
US20150228848A1 (en) Nitride semiconductor light-emitting element and method for producing same
JP2007221051A (ja) 窒化物系半導体素子の製造方法
JP3804485B2 (ja) 半導体レーザー素子の製造方法
JP2006237339A (ja) 窒化物系半導体素子の作製方法
JP4493041B2 (ja) 窒化物半導体発光素子
JP5758481B2 (ja) 半導体装置の製造方法
US20070131939A1 (en) Semiconductor laser and method for manufacturing the same
JP4731180B2 (ja) 窒化物系半導体素子の製造方法
JP4163240B2 (ja) 半導体発光素子の製造方法および半導体発光装置の製造方法
JP2007180142A (ja) 窒化物系半導体素子及びその製造方法
JP2004311678A (ja) 金属膜を積層した半導体素子
JP4740902B2 (ja) 半導体装置の製造方法
JP2007300146A (ja) 半導体装置及びその製造方法
KR101136877B1 (ko) 수직형 산화아연 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080118

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20080201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120605