[go: up one dir, main page]

JP2007103750A - Circuit module - Google Patents

Circuit module Download PDF

Info

Publication number
JP2007103750A
JP2007103750A JP2005293166A JP2005293166A JP2007103750A JP 2007103750 A JP2007103750 A JP 2007103750A JP 2005293166 A JP2005293166 A JP 2005293166A JP 2005293166 A JP2005293166 A JP 2005293166A JP 2007103750 A JP2007103750 A JP 2007103750A
Authority
JP
Japan
Prior art keywords
module
module substrate
circuit
circuit element
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005293166A
Other languages
Japanese (ja)
Inventor
Tsutomu Iegi
勉 家木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2005293166A priority Critical patent/JP2007103750A/en
Publication of JP2007103750A publication Critical patent/JP2007103750A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit module capable of forming interconnections from integrated circuit elements to terminal electrodes without increasing their area at the time of mounting the integrated circuit elements having a number of input-output terminals. <P>SOLUTION: The circuit module A comprises a first module substrate 1A, an integrated circuit element 4 arranged on the first module substrate, and a second module substrate 1B with a cavity 11 for housing the element 4 formed on the lower surface and junction fixed on the substrate 1A. The element 4 has a plurality of input-output terminals on the lower surface, a plurality of land electrodes 3 are formed in the region for arranging the integrated circuit elements of the substrate 1A, and the input-output terminals of the element 4 are face-down mounted to the electrode 3. A plurality of terminal electrodes 9 electrically connected to the electrode 3 are formed on the lower surface of the substrate 1A. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体素子のような多数の入出力端子を持つ集積回路素子を搭載した回路モジュールに関するものである。 The present invention relates to a circuit module on which an integrated circuit element having a large number of input / output terminals such as a semiconductor element is mounted.

従来、携帯電話、自動車電話などの無線機器やその他の各種通信機器に用いられる回路モジュールにおいて、モジュール基板の上にベースバンド信号処理ICのような大規模な集積回路素子を搭載したものが知られている。大規模な集積回路素子は一般に数十〜数百程度の入出力端子を有しているが、これら入出力端子のうち、モジュール内部のその他の部品とモジュール基板上または内部に設けた配線を介して接続されるものもあれば、直接モジュールの底面に形成された端子電極に接続され、モジュールが搭載されるマザーボード上の回路や素子と接続されるものもある。特に、高度な制御が行われる回路の場合、入出力の端子数も増え、集積回路素子からモジュールの端子電極に対して数十〜数百の配線を行う必要がある。 2. Description of the Related Art Conventionally, circuit modules used in wireless devices such as mobile phones and automobile phones and other various communication devices are known in which a large-scale integrated circuit element such as a baseband signal processing IC is mounted on a module substrate. ing. Large-scale integrated circuit elements generally have tens to hundreds of input / output terminals. Among these input / output terminals, other components inside the module and wiring provided on or in the module substrate are used. Some are connected directly to terminal electrodes formed on the bottom surface of the module, and some are connected to circuits and elements on a motherboard on which the module is mounted. In particular, in the case of a circuit in which advanced control is performed, the number of input / output terminals is increased, and it is necessary to perform several tens to several hundreds of wirings from the integrated circuit element to the terminal electrodes of the module.

集積回路を搭載するモジュールとして、図6に示すように、モジュール基板40の上面に集積回路素子41を搭載し、この集積回路素子41の入出力端子とモジュール基板40の上面のランド電極42とをワイヤーボンディング43で接続するとともに、ランド電極42とモジュール基板40の底面に形成した端子電極44とをビアホールなどの内部配線45を介して接続し、必要に応じて集積回路素子41を保護するためのカバーや樹脂モールドをモジュール基板40の上面に設けた構造が知られている。モジュールの回路規模が大きい場合には、モジュール基板40を多層基板にすることで、対応できる。 As a module for mounting an integrated circuit, as shown in FIG. 6, an integrated circuit element 41 is mounted on the upper surface of a module substrate 40, and input / output terminals of the integrated circuit element 41 and land electrodes 42 on the upper surface of the module substrate 40 are connected. In addition to being connected by wire bonding 43, the land electrode 42 and the terminal electrode 44 formed on the bottom surface of the module substrate 40 are connected via an internal wiring 45 such as a via hole, and the integrated circuit element 41 is protected as necessary. A structure in which a cover and a resin mold are provided on the upper surface of the module substrate 40 is known. When the circuit scale of the module is large, it can be dealt with by making the module substrate 40 a multilayer substrate.

ところが、この構造の場合、集積回路素子40の入出力端子とモジュールの端子電極46との間を接続する配線が、モジュール基板40の上面から底面までのある程度の体積を占有するため、配線数が多くなると配線に占有されるモジュール基板40の体積が大きくなり、小型化の妨げになるという問題がある。
したがって、多数の入出力端子を持つ集積回路素子41を搭載した回路モジュールの場合、集積回路素子41をモジュール基板40のできるだけ底面付近に配置するのが、小型化のためには望ましい。
However, in this structure, the wiring connecting the input / output terminals of the integrated circuit element 40 and the terminal electrode 46 of the module occupies a certain volume from the top surface to the bottom surface of the module substrate 40, so the number of wirings is large. When the number increases, the volume of the module substrate 40 occupied by the wiring becomes large, which causes a problem that miniaturization is hindered.
Therefore, in the case of a circuit module on which the integrated circuit element 41 having a large number of input / output terminals is mounted, it is desirable for miniaturization to arrange the integrated circuit element 41 as close to the bottom surface of the module substrate 40 as possible.

集積回路素子を内蔵する回路モジュールとして、特許文献1に示された構造が知られている。この回路モジュールでは、図7に示すように、多層構造のモジュール基板50の底面にキャビティ51を設け、キャビティ51の上底面に集積回路素子52をフェースアップ実装し、キャビティ51に樹脂53をモールドしている。集積回路素子52をキャビティ51に収納し、樹脂53でモールドすることによって、機械的強度の弱い集積回路素子52の保護が可能である。 As a circuit module incorporating an integrated circuit element, a structure shown in Patent Document 1 is known. In this circuit module, as shown in FIG. 7, a cavity 51 is provided on the bottom surface of a module substrate 50 having a multilayer structure, an integrated circuit element 52 is face-up mounted on the upper bottom surface of the cavity 51, and a resin 53 is molded in the cavity 51. ing. The integrated circuit element 52 having a low mechanical strength can be protected by housing the integrated circuit element 52 in the cavity 51 and molding it with the resin 53.

特許文献1では、集積回路素子52がモジュール全体の底面近傍に配置されているため、ある程度の小型化は可能であるが、集積回路素子52をフェースアップで実装しているため、配線のためのワイヤーボンディング54が必要になる。集積回路素子52の入出力端子数が多くなると、キャビティ51の中にワイヤーボンディング54のためのランドを多数設ける必要があり、キャビティ51の面積を大きくせざるを得ず、モジュールの面積効率が低下する。また、集積回路素子52からモジュール基板50のランドに接続された後、さらにモジュール基板50の底面に設けられた端子電極55まで配線を行う必要があるが、キャビティ51部分の下方には配線を形成できないので、端子電極55への配線はキャビティ51の周辺領域に広がらざるを得ない。そのため、集積回路素子52が多端子を持つ場合に、モジュールの面積は配線のスペース分だけ大きくなるという問題がある。 In Patent Document 1, since the integrated circuit element 52 is disposed near the bottom surface of the entire module, a certain size reduction is possible. However, since the integrated circuit element 52 is mounted face up, Wire bonding 54 is required. When the number of input / output terminals of the integrated circuit element 52 increases, it is necessary to provide a large number of lands for the wire bonding 54 in the cavity 51, and the area of the cavity 51 must be increased, and the area efficiency of the module is reduced. To do. Further, after being connected from the integrated circuit element 52 to the land of the module substrate 50, it is necessary to perform wiring further to the terminal electrode 55 provided on the bottom surface of the module substrate 50. However, the wiring is formed below the cavity 51 portion. Since this is not possible, the wiring to the terminal electrode 55 must be spread around the cavity 51. Therefore, when the integrated circuit element 52 has multiple terminals, there is a problem that the area of the module increases by the space of the wiring.

集積回路素子の実装をフェースダウン実装に変更すると、ワイヤーボンディングが不要になるため、キャビティの面積を小さくできる。しかしながら、端子電極への配線のスペースについては縮小できない。すなわち、モジュール基板50の底面にキャビティ51を設け、そのキャビティ51の上底面に集積回路素子52を搭載する方法では、集積回路素子52からモジュールの端子電極55までの配線の面積が大きくなるという問題がある。 If the mounting of the integrated circuit element is changed to the face-down mounting, the wire bonding is not required, so that the cavity area can be reduced. However, the space for wiring to the terminal electrode cannot be reduced. That is, in the method of providing the cavity 51 on the bottom surface of the module substrate 50 and mounting the integrated circuit element 52 on the top and bottom surfaces of the cavity 51, there is a problem that the area of the wiring from the integrated circuit element 52 to the terminal electrode 55 of the module increases. There is.

別のモジュール構造として、特許文献2には、図8に示すように、第1の回路基板60の上面に凹部61を形成し、凹部61の底面上に集積回路素子62を実装するとともに、凹部61を覆うように第2の回路基板63を固定した構造が開示されている。この構造の場合、集積回路素子62を第1の回路基板60の凹部61の上面にフェースアップ実装してあり、第1の回路基板60の底面に放熱部64が形成され、第1の回路基板60の素子搭載部には集積回路素子61の発生熱を放熱させるための貫通穴65が形成されている。 As another module structure, in Patent Document 2, as shown in FIG. 8, a recess 61 is formed on the upper surface of the first circuit board 60, and an integrated circuit element 62 is mounted on the bottom surface of the recess 61. A structure in which the second circuit board 63 is fixed so as to cover 61 is disclosed. In the case of this structure, the integrated circuit element 62 is mounted face-up on the upper surface of the concave portion 61 of the first circuit board 60, and a heat radiating portion 64 is formed on the bottom surface of the first circuit board 60. A through hole 65 for radiating heat generated by the integrated circuit element 61 is formed in the element mounting portion 60.

この構造の回路モジュールでは、集積回路素子62の入出力端子が第1の回路基板60に設けられる配線と接続されるため、第2の回路基板63のサイズに関係なく、第1の回路基板60の底面に設けられる端子電極66への配線を設けることができる。しかしながら、集積回路素子62をフェースアップ実装しているため、ワイヤーボンディングのためのランドも含めた集積回路素子62の実装面積は相変わらず大きなものが必要になる。また、特許文献2は集積回路素子62の熱をその下の回路基板60を介して放熱させることが主題であり、元々フェースダウン実装は考慮されていない。そのため、第1の回路基板60の素子搭載部を配線スペースとして有効利用できていない。
特開2002−299775号公報 特開2003−100937号公報
In the circuit module having this structure, since the input / output terminals of the integrated circuit element 62 are connected to the wiring provided on the first circuit board 60, the first circuit board 60 is independent of the size of the second circuit board 63. Wiring to the terminal electrode 66 provided on the bottom surface of the substrate can be provided. However, since the integrated circuit element 62 is mounted face up, the mounting area of the integrated circuit element 62 including the land for wire bonding is still required to be large. Further, Patent Document 2 has a theme of dissipating the heat of the integrated circuit element 62 through the circuit board 60 thereunder, and face-down mounting is not originally considered. Therefore, the element mounting portion of the first circuit board 60 cannot be effectively used as a wiring space.
JP 2002-299775 A JP 2003-1000093 A1

そこで、本発明の目的は、多数の入出力端子を持つ集積回路素子を搭載した場合に、集積回路素子から端子電極までの配線をその面積を大きくせずに形成できる回路モジュールを提供することにある。 Accordingly, an object of the present invention is to provide a circuit module capable of forming wiring from an integrated circuit element to a terminal electrode without increasing the area when an integrated circuit element having a large number of input / output terminals is mounted. is there.

上記目的を達成するため、本発明に係る回路モジュールは、第1のモジュール基板と、上記第1のモジュール基板上に配置された回路素子と、下面に上記回路素子を収容する空間が形成され、所定の回路を有するとともに、上記第1のモジュール基板上に接合固定された第2のモジュール基板とを備え、上記回路素子は下面に複数の入出力端子を有する集積回路素子であり、上記第1のモジュール基板の上記回路基板を配置する領域に複数のランド電極が形成され、上記回路素子の入出力端子は上記ランド電極にフェースダウン実装されており、上記第1のモジュール基板の下面に、上記ランド電極と電気的に接続された複数の端子電極が形成されていることを特徴とするものである。 In order to achieve the above object, a circuit module according to the present invention includes a first module board, a circuit element disposed on the first module board, and a space for accommodating the circuit element on a lower surface. And a second module substrate bonded and fixed on the first module substrate. The circuit element is an integrated circuit element having a plurality of input / output terminals on the lower surface. A plurality of land electrodes are formed in a region of the module substrate where the circuit board is disposed, and input / output terminals of the circuit elements are mounted face-down on the land electrodes. A plurality of terminal electrodes electrically connected to the land electrodes are formed.

本発明の回路モジュールは、第1のモジュール基板上に回路素子をフェースダウン実装し、下面に回路素子を収容する空間を持つ第2のモジュール基板を第1のモジュール基板上に接合固定したものである。この場合、ワイヤーボンディングのランドが不要になるので、集積回路素子の実質的な実装面積を小さくすることができる。第2のモジュール基板の下に設けられる空間の実質的な大きさも、集積回路素子の大きさより少し大きくすればよい。集積回路素子の入出力端子とフェースダウン実装されるランド電極およびこれらランド電極とモジュールの端子電極を接続する配線の大部分を集積回路素子の真下に形成できるため、配線スペースのために上記空間を広くせずに済む。また、上側の第2のモジュール基板と下側の第1のモジュール基板との間の配線も、集積回路素子の入出力端子からモジュールの端子電極への配線を含まないので、モジュールの占有面積を小さくすることができる。 The circuit module of the present invention has a circuit element mounted face-down on a first module board, and a second module board having a space for accommodating the circuit element on the lower surface is bonded and fixed on the first module board. is there. In this case, no land for wire bonding is required, so that the substantial mounting area of the integrated circuit element can be reduced. The substantial size of the space provided under the second module substrate may be slightly larger than the size of the integrated circuit element. Since most of the land electrodes face-down mounted to the input / output terminals of the integrated circuit element and the wiring connecting the land electrodes and the terminal electrodes of the module can be formed directly under the integrated circuit element, the above-mentioned space is provided for the wiring space. It doesn't have to be wide. Also, the wiring between the upper second module substrate and the lower first module substrate does not include the wiring from the input / output terminals of the integrated circuit elements to the terminal electrodes of the module. Can be small.

上記回路素子の入出力端子は、その大部分が上記端子電極に接続されている場合に、本発明は有効である。
回路素子の入出力端子の大部分をモジュールの内部回路と接続することもあるが、その場合には回路素子の入出力端子からモジュールの端子電極への配線の本数が少なく、配線スペースも小さくてすむ。しかし、回路素子の入出力端子の大部分が端子電極に接続されている場合には、大きな配線スペースが必要になり、従来のような回路モジュールではモジュールの面積が大きくなってしまう。これに対し、本発明では回路素子の搭載部分の下を配線スペースとして利用できることから、回路素子の入出力端子の大部分が端子電極に接続されている場合でも、モジュールの面積を小さくできる。
The present invention is effective when most of the input / output terminals of the circuit element are connected to the terminal electrodes.
Most of the input / output terminals of the circuit element may be connected to the internal circuit of the module, but in that case, the number of wires from the input / output terminal of the circuit element to the terminal electrode of the module is small, and the wiring space is also small. I'm sorry. However, when most of the input / output terminals of the circuit elements are connected to the terminal electrodes, a large wiring space is required, and the circuit area of the conventional circuit module increases. On the other hand, in the present invention, the area under the mounting portion of the circuit element can be used as a wiring space. Therefore, even when most of the input / output terminals of the circuit element are connected to the terminal electrode, the area of the module can be reduced.

上記第1のモジュール基板の上面であって、上記回路素子を配置した領域の外側に第1の接続部が形成され、上記第2のモジュール基板の下面であって、上記空間を除く領域に第2の接続部が形成され、上記第1の接続部と第2の接続部とが相互に接続されている構造とすることができる。
第1のモジュール基板と第2のモジュール基板とを相互に接続する場合に、第1のモジュール基板の素子搭載部の外周に第1の接続部を形成し、この第1の接続部上に、第2のモジュール基板の下に設けた空間の周辺部に形成した第2の接続部を接続すれば、両モジュール基板を確実に接続することができる。
A first connection portion is formed on the upper surface of the first module substrate and outside the region where the circuit element is disposed, and the first connection portion is formed on the lower surface of the second module substrate and excluding the space. Two connecting portions are formed, and the first connecting portion and the second connecting portion can be connected to each other.
When connecting the first module substrate and the second module substrate to each other, a first connection portion is formed on the outer periphery of the element mounting portion of the first module substrate, and on the first connection portion, If the second connection portion formed in the peripheral portion of the space provided under the second module substrate is connected, both module substrates can be reliably connected.

上記回路素子の占有面積は、上記第2のモジュール基板の占有面積の1/2以上であるのがよい。
回路素子が第2のモジュール基板の占有面積の1/2未満の小型素子の場合には、第2のモジュール基板の下の空間の回路素子と重ならない部分に比較的大きな配線領域を確保できるが、回路素子が第2のモジュール基板の占有面積の1/2以上である場合には、第2のモジュール基板の下の空間の回路素子と重ならない部分のスペースが小さくなり、配線スペースも小さくなる。このような場合に、回路素子の搭載部分を配線スペースとして利用できる本発明の構造が有効である。
The occupied area of the circuit element may be at least half of the occupied area of the second module substrate.
In the case where the circuit element is a small element less than 1/2 of the area occupied by the second module substrate, a relatively large wiring area can be secured in a portion not overlapping with the circuit element in the space under the second module substrate. When the circuit element is ½ or more of the area occupied by the second module substrate, the space in the space below the second module substrate that does not overlap with the circuit element is reduced, and the wiring space is also reduced. . In such a case, the structure of the present invention that can use the circuit element mounting portion as a wiring space is effective.

上記第2のモジュール基板の上記空間形成領域の上面に回路部品が搭載されており、上記回路部品を埋設する樹脂層が上記第2のモジュール基板の上面に形成されている構造とすることもできる。
回路モジュールはさらなる小型化と高密度化が望まれており、第2のモジュール基板の上面、特に空間形成領域の上面にさらなる回路部品を搭載することで、面積効率の向上と高密度化を実現できる。その場合、樹脂層で回路部品を覆うことで、回路部品と外部との絶縁性を確保でき、かつ回路部品を保護できる。
A circuit component may be mounted on the upper surface of the space forming region of the second module substrate, and a resin layer for embedding the circuit component may be formed on the upper surface of the second module substrate. .
Circuit modules are required to be further miniaturized and densified, and by mounting additional circuit components on the top surface of the second module substrate, especially the top surface of the space forming area, improvement in area efficiency and densification are realized. it can. In that case, by covering the circuit component with the resin layer, the insulation between the circuit component and the outside can be secured, and the circuit component can be protected.

上記第1のモジュール基板の占有面積は第2のモジュール基板の占有面積より大きく形成され、上記第1のモジュール基板の上面であって、第2のモジュール基板が固定されていない領域に、別の回路部品が搭載されている構造としてもよい。
この場合には、別の回路部品を第2のモジュール基板の上面に重ねずに、第1のモジュール基板の上面に搭載することで、高さのバランスを取り、モジュール全体の高さを高くせずに多機能の回路モジュールを実現できる。
The occupied area of the first module substrate is formed larger than the occupied area of the second module substrate, and the upper surface of the first module substrate is in a region where the second module substrate is not fixed. A structure in which circuit parts are mounted may be employed.
In this case, by mounting another circuit component on the upper surface of the first module board without overlapping the upper surface of the second module board, the height of the entire module can be increased by balancing the height. Multifunctional circuit modules can be realized without

上記空間は、第2のモジュール基板の底面に設けられたキャビティであってもよいし、第1のモジュール基板上に柱状部材を介して第2のモジュール基板を搭載することによって両モジュール基板の間に形成される空間であってもよい。
前者の場合は、第1のモジュール基板の上に第2のモジュール基板を接合することで、密閉された空間を形成することができ、回路素子をこの密閉空間に収容できる。
後者の場合は、柱状部材の間に隙間を形成できるので、第2モジュール基板を搭載した後に上記隙間を介して回路素子の下面にアンダーフィル樹脂を注入することが可能になる。
The space may be a cavity provided on the bottom surface of the second module substrate, or by mounting the second module substrate on the first module substrate via a columnar member, It may be a space formed.
In the former case, a sealed space can be formed by bonding the second module substrate on the first module substrate, and the circuit element can be accommodated in the sealed space.
In the latter case, since a gap can be formed between the columnar members, it is possible to inject an underfill resin into the lower surface of the circuit element through the gap after mounting the second module substrate.

以上のように、本発明によれば、第1のモジュール基板上に集積回路素子をフェースダウン実装したので、第1のモジュール基板の素子搭載部を配線スペースとして有効利用でき、そのため、多数の入出力端子を持つ集積回路素子を搭載した場合でも、集積回路素子から端子電極までの配線をモジュール基板の面積を大きくせずに形成でき、回路モジュールを小型化することができる。 As described above, according to the present invention, since the integrated circuit element is mounted face-down on the first module substrate, the element mounting portion of the first module substrate can be effectively used as a wiring space. Even when an integrated circuit element having an output terminal is mounted, wiring from the integrated circuit element to the terminal electrode can be formed without increasing the area of the module substrate, and the circuit module can be miniaturized.

以下に、本発明の実施の形態を図面を参照して説明する。
(第1実施形態)
図1は本発明にかかる回路モジュールの第1実施形態を示す。
回路モジュールAは、樹脂またはセラミックスなどの絶縁性基板よりなる第1モジュール基板1Aと第2モジュール基板1Bとを積層したモジュール基板1を備えている。
Embodiments of the present invention will be described below with reference to the drawings.
(First embodiment)
FIG. 1 shows a first embodiment of a circuit module according to the present invention.
The circuit module A includes a module substrate 1 in which a first module substrate 1A and a second module substrate 1B made of an insulating substrate such as resin or ceramics are stacked.

第1モジュール基板1Aは多層基板よりなり、その上面には複数のランド電極3が形成され、その上に多数の入出力端子4aを持つ集積回路素子4がバンプ5を介してフェースダウン実装されている。なお、バンプ5を用いずにフリップチップ実装してもよい。また、集積回路素子4と第1モジュール基板1Aとの隙間に適宜アンダーフィル樹脂を設けてもよい。第1モジュール基板1Aの内部には、ランド電極3とビアホール6を介して接続された導体配線7が設けられ、さらに導体配線7はビアホール8を介して第1モジュール基板1Aの底面に形成された端子電極9と接続されている。この例では、端子電極9はLGA端子で構成されている。ランド電極3の大部分は端子電極9と接続されており、その配線6,7,8の大部分は集積回路素子4の直下の領域つまり素子搭載部の領域内に配置されている。第1モジュール基板1Aの上面の外周部には、複数の接続電極10が形成されており、これら接続電極10は図示しないビアホールを介して端子電極9または導体配線7と接続され、あるいはランド電極3と接続されている。 The first module substrate 1A is composed of a multilayer substrate. A plurality of land electrodes 3 are formed on the upper surface of the first module substrate 1A, and an integrated circuit element 4 having a large number of input / output terminals 4a is mounted face-down through bumps 5 thereon. Yes. Note that flip-chip mounting may be performed without using the bumps 5. Further, an underfill resin may be provided as appropriate in the gap between the integrated circuit element 4 and the first module substrate 1A. Inside the first module substrate 1A, a conductor wiring 7 connected to the land electrode 3 via the via hole 6 is provided, and the conductor wiring 7 is formed on the bottom surface of the first module substrate 1A via the via hole 8. The terminal electrode 9 is connected. In this example, the terminal electrode 9 is composed of an LGA terminal. Most of the land electrode 3 is connected to the terminal electrode 9, and most of the wiring 6, 7, 8 is arranged in a region immediately below the integrated circuit element 4, that is, in a region of the element mounting portion. A plurality of connection electrodes 10 are formed on the outer peripheral portion of the upper surface of the first module substrate 1A. These connection electrodes 10 are connected to the terminal electrodes 9 or the conductor wirings 7 through via holes (not shown), or the land electrodes 3. Connected with.

第2モジュール基板1Bも多層基板よりなり、その底面中央部には集積回路素子4を非接触で取り囲んで収容する空間を形成するためのキャビティ11が形成されている。第2モジュール基板1Bの上面には導体配線12が形成され、この導体配線12に複数の回路部品13が実装されている。回路部品13としては、トランジスタのような能動部品であってもよいし、コンデンサ、抵抗、インダクタのような受動部品であってもよい。第2モジュール基板1Bの上面には樹脂層14が形成され、回路部品13および導体配線12が樹脂層14中に埋設されている。第2モジュール基板1Bのキャビティ11を除く周壁部15の下面、つまり第1モジュール基板1Aの上面との接合面には、第1モジュール基板1Aの接続電極10と相互に接続される接続電極16が形成されている。接続電極16はビアホール17を介して第2モジュール基板1Bの内部に形成された導体配線18と接続され、さらに導体配線18はビアホール19を介して導体配線12と接続されている。 The second module substrate 1B is also made of a multilayer substrate, and a cavity 11 for forming a space for surrounding and housing the integrated circuit element 4 in a non-contact manner is formed at the center of the bottom surface. Conductor wiring 12 is formed on the upper surface of the second module substrate 1B, and a plurality of circuit components 13 are mounted on the conductor wiring 12. The circuit component 13 may be an active component such as a transistor or a passive component such as a capacitor, resistor, or inductor. The resin layer 14 is formed on the upper surface of the second module substrate 1B, and the circuit component 13 and the conductor wiring 12 are embedded in the resin layer 14. A connection electrode 16 connected to the connection electrode 10 of the first module substrate 1A is connected to the lower surface of the peripheral wall portion 15 excluding the cavity 11 of the second module substrate 1B, that is, the joint surface with the upper surface of the first module substrate 1A. Is formed. The connection electrode 16 is connected to the conductor wiring 18 formed inside the second module substrate 1 </ b> B through the via hole 17, and the conductor wiring 18 is further connected to the conductor wiring 12 through the via hole 19.

この実施形態では、第1モジュール基板1Aと第2モジュール基板1Bの占有面積は等しく、集積回路素子4の占有面積は、第1モジュール基板1Aおよび第2モジュール基板1Bの占有面積の1/2以上に設定されている。集積回路素子4は多数(数十〜数百)の入出力端子4aを持つ素子であるから、入出力端子4aから端子電極9への大きな配線スペースを必要とするが、集積回路素子4は第1モジュール基板1A上にフェースダウン実装されているため、集積回路素子4の真下の領域つまり第1モジュール基板1Aの素子搭載部を配線スペースとして利用でき、配線スペースが素子搭載部の外側へ広く張り出すのを防止できる。そのため、素子搭載部の外側の領域を第1モジュール基板1Aと第2モジュール基板1Bとの接続部として利用することができる。第2モジュール基板1Bから第1モジュール基板1Aへの配線数は、集積回路素子4から端子電極9への配線数に比べて少ないので、配線スペースが小さくても足り、周壁部15の厚みを薄くできる。 In this embodiment, the occupied area of the first module substrate 1A and the second module substrate 1B is equal, and the occupied area of the integrated circuit element 4 is 1/2 or more of the occupied area of the first module substrate 1A and the second module substrate 1B. Is set to Since the integrated circuit element 4 is an element having a large number (several tens to several hundreds) of input / output terminals 4a, a large wiring space from the input / output terminals 4a to the terminal electrodes 9 is required. Since it is mounted face-down on one module substrate 1A, the area directly under the integrated circuit element 4, that is, the element mounting portion of the first module substrate 1A can be used as a wiring space, and the wiring space extends widely outside the element mounting portion. Can be prevented. Therefore, the area outside the element mounting portion can be used as a connection portion between the first module substrate 1A and the second module substrate 1B. Since the number of wires from the second module substrate 1B to the first module substrate 1A is smaller than the number of wires from the integrated circuit element 4 to the terminal electrode 9, a small wiring space is sufficient, and the thickness of the peripheral wall portion 15 is reduced. it can.

(第2実施形態)
図2,図3は本発明にかかる回路モジュールの第2実施形態を示す。
この実施形態の回路モジュールBは、第1モジュール基板1Aの占有面積を第2モジュール基板1Bに比べて大きくし、第1モジュール基板1A上の余白領域に、コイルやフィルタなどの比較的背の高い電子部品20を搭載したものである。第1モジュール基板1Aは、例えば配線層数6層のプリント配線板であり、その上面には集積回路素子4がフェースダウン実装されている。第2モジュール基板1Bは、部分拡大断面図である図3に示すように、底面に集積回路素子4を収容する空間を形成するキャビティ11を有し、上面に低背な回路部品21を搭載し、その上からモールド樹脂層22で覆った構造のものである。回路部品21は、例えば薄型の複数の集積回路素子をスタックし、ワイヤーボンド配線したものである。第1モジュール基板1A上にはシールドケース23が配置されており、回路モジュールB全体の電磁シールドを成しているが、シールドケース23は省略可能である。
(Second Embodiment)
2 and 3 show a second embodiment of a circuit module according to the present invention.
In the circuit module B of this embodiment, the occupied area of the first module substrate 1A is larger than that of the second module substrate 1B, and a relatively tall space such as a coil or a filter is formed in a blank area on the first module substrate 1A. The electronic component 20 is mounted. The first module substrate 1A is, for example, a printed wiring board having six wiring layers, and the integrated circuit element 4 is face-down mounted on the upper surface thereof. As shown in FIG. 3, which is a partially enlarged sectional view, the second module substrate 1B has a cavity 11 that forms a space for accommodating the integrated circuit element 4 on the bottom surface, and a low-profile circuit component 21 is mounted on the top surface. The structure is covered with a mold resin layer 22 from above. The circuit component 21 is formed, for example, by stacking a plurality of thin integrated circuit elements and wire bonding wiring. A shield case 23 is disposed on the first module substrate 1A and forms an electromagnetic shield for the entire circuit module B. However, the shield case 23 can be omitted.

第1,第2モジュール基板1A,1Bとしては、有機系の基板でもセラミック系の基板でもよいが、特に第2モジュール基板1BとしてLTCC(低温焼成セラミック)基板を用いるのが好ましい。LTCC基板は有機系基板に比べて多層配線する場合の絶縁層の単位厚みを薄くでき、またビアホールのランド径や隣接するビアの間隔を小さくできるという特徴があるため、必要な内部配線を施した上で、有機系の基板よりも小型低背化できる。したがって、モジュール全体の面積を小さくできる。また、モジュール全体の高さを第2モジュール基板1Bの上の部品21が支配する場合、モジュールの高さを低くできる。 The first and second module substrates 1A and 1B may be organic substrates or ceramic substrates, but it is particularly preferable to use an LTCC (low temperature fired ceramic) substrate as the second module substrate 1B. The LTCC substrate is characterized in that the unit thickness of the insulating layer in the case of multilayer wiring can be reduced compared to the organic substrate, and the land diameter of the via hole and the interval between adjacent vias can be reduced. Above, it can be made smaller and lower than the organic substrate. Therefore, the area of the entire module can be reduced. Moreover, when the component 21 on the second module substrate 1B dominates the height of the entire module, the height of the module can be reduced.

この実施形態では、端子数の多い集積回路素子4は素子下部を配線エリアとして有効利用し、第1モジュール基板1A内に配線するため、素子4の周囲に広がる配線の引回しを少なくできる。さらに、キャビティ11を有する第2モジュール基板1Bの上に別の回路部品21を配置できるので、モジュール全体の面積低減が行える。
比較的背の高い部品20は重ねないで第1モジュール基板1A上に配置し、背の低い部品21を重ねて高さのバランスをとることで、面積と高さの制約のある中でも最適な低背・小型化を図ることができる。
In this embodiment, the integrated circuit element 4 having a large number of terminals effectively uses the lower part of the integrated circuit element 4 as a wiring area and is wired in the first module substrate 1A, so that the wiring extending around the element 4 can be reduced. Furthermore, since another circuit component 21 can be disposed on the second module substrate 1B having the cavity 11, the area of the entire module can be reduced.
The relatively low components 20 are arranged on the first module substrate 1A without overlapping, and the low components 21 are stacked to balance the height, so that the optimal low is achieved even in the area and height constraints. The back and downsizing can be achieved.

(第3実施形態)
図4,図5は本発明にかかる回路モジュールの第3実施形態を示す。
この実施形態の回路モジュールCは、部分拡大断面図として図5に示すように、第2モジュール基板1Bの構造が第2実施形態の回路モジュールBと異なるだけで、他の構造は同じである。
第2モジュール基板1Bは平板状に形成され、その下面周辺部には複数の柱状部材である導体柱30が設けられ、これら導体柱30を介して第1モジュール基板1Aと機械的及び電気的に接続されている。すなわち、導体柱30は第1モジュール基板1Aと第2モジュール基板1Bの間の配線の役割を持っている。なお、配線の機能が必要でない部分については、絶縁体の柱状部材を用いても構わない。導体柱30の高さによって、第1モジュール基板1Aと第2モジュール基板1Bとの間には隙間が形成され、この隙間に第1モジュール基板1A上にフェースダウン実装された集積回路素子4が配置されている。すなわち、この隙間のうちの導体柱30で囲まれた部分が集積回路素子4を収容する空間となっている。
(Third embodiment)
4 and 5 show a third embodiment of a circuit module according to the present invention.
As shown in FIG. 5 as a partially enlarged sectional view, the circuit module C of this embodiment is the same as the circuit module B of the second embodiment except for the structure of the second module substrate 1B.
The second module substrate 1B is formed in a flat plate shape, and a plurality of columnar member conductor columns 30 are provided around the lower surface of the second module substrate 1B, and mechanically and electrically with the first module substrate 1A via these conductor columns 30. It is connected. That is, the conductor pillar 30 has a role of wiring between the first module substrate 1A and the second module substrate 1B. Note that an insulating columnar member may be used for a portion that does not require a wiring function. A gap is formed between the first module substrate 1A and the second module substrate 1B depending on the height of the conductor pillar 30, and the integrated circuit element 4 face-down mounted on the first module substrate 1A is disposed in the gap. Has been. In other words, a portion of the gap surrounded by the conductor pillar 30 is a space for accommodating the integrated circuit element 4.

集積回路素子4と第1モジュール基板1Aとの間にアンダーフィル樹脂を設けることがあるが、アンダーフィル樹脂が素子4の周囲にはみ出すと、第2モジュール基板1Bを第1モジュール基板1Aに搭載する妨げになる恐れがあるが、この実施形態の場合には、導体柱30の間に隙間があることから、第2モジュール基板1Bを搭載した後にアンダーフィル樹脂を注入することが可能になる。したがって、アンダーフィル樹脂のはみ出しが第2モジュール基板1Bの接続の邪魔にならない。 An underfill resin may be provided between the integrated circuit element 4 and the first module substrate 1A. When the underfill resin protrudes around the element 4, the second module substrate 1B is mounted on the first module substrate 1A. In this embodiment, since there is a gap between the conductor pillars 30, it is possible to inject the underfill resin after mounting the second module substrate 1B. Therefore, the protrusion of the underfill resin does not interfere with the connection of the second module substrate 1B.

上記各実施形態では、第1モジュール基板1Aおよび第2モジュール基板1Bを共に多層基板で構成したが、いずれか一方の基板または双方の基板を単層基板で構成してもよい。
第1モジュール基板1Aまたは第2モジュール基板1Bのいずれかを多層基板で構成した場合、その基板の内部にコンデンサや抵抗体などの電子部品を一体形成あるいは埋設することも可能である。
第2モジュール基板1Bの上面に回路部品13,21を実装し、その周囲を樹脂層14,22で覆ったが、樹脂層14,22に代えてシールドケースを被せてもよい。
第1モジュール基板1A上にフェースダウン実装される集積回路素子4は、1個に限らず、複数個設けてもよい。
In each of the above embodiments, the first module substrate 1A and the second module substrate 1B are both configured as multilayer substrates, but either one or both substrates may be configured as a single layer substrate.
When either the first module substrate 1A or the second module substrate 1B is formed of a multilayer substrate, electronic components such as capacitors and resistors can be integrally formed or embedded in the substrate.
The circuit components 13 and 21 are mounted on the upper surface of the second module substrate 1B and the periphery thereof is covered with the resin layers 14 and 22. However, instead of the resin layers 14 and 22, a shield case may be covered.
The number of integrated circuit elements 4 mounted facedown on the first module substrate 1A is not limited to one, and a plurality of integrated circuit elements 4 may be provided.

本発明にかかる回路モジュールの第1実施形態の断面図である。It is sectional drawing of 1st Embodiment of the circuit module concerning this invention. 本発明にかかる回路モジュールの第2実施形態の側面図である。It is a side view of 2nd Embodiment of the circuit module concerning this invention. 図2に示す回路モジュールの第2モジュール基板部分の拡大断面図である。FIG. 3 is an enlarged cross-sectional view of a second module substrate portion of the circuit module shown in FIG. 2. 本発明にかかる回路モジュールの第3実施形態の側面図である。It is a side view of 3rd Embodiment of the circuit module concerning this invention. 図4に示す回路モジュールの第2モジュール基板部分の拡大断面図である。It is an expanded sectional view of the 2nd module board | substrate part of the circuit module shown in FIG. 従来の回路モジュールの一例の断面図である。It is sectional drawing of an example of the conventional circuit module. 特許文献1に示された回路モジュールの断面図である。It is sectional drawing of the circuit module shown by patent document 1. FIG. 特許文献2に示された回路モジュールの断面図である。It is sectional drawing of the circuit module shown by patent document 2. FIG.

符号の説明Explanation of symbols

A,B,C 回路モジュール
1A 第1モジュール基板
1B 第2モジュール基板
3 ランド電極
4 集積回路素子
4a 入出力端子
5 バンプ
6,7,8 配線
9 端子電極
11 キャビティ
13 回路部品
14 樹脂層
A, B, C Circuit module 1A First module substrate 1B Second module substrate 3 Land electrode 4 Integrated circuit element 4a Input / output terminal 5 Bump 6, 7, 8 Wiring 9 Terminal electrode 11 Cavity 13 Circuit component 14 Resin layer

Claims (8)

第1のモジュール基板と、上記第1のモジュール基板上に配置された回路素子と、下面に上記回路素子を収容する空間が形成され、所定の回路を有するとともに、上記第1のモジュール基板上に接合固定された第2のモジュール基板とを備え、
上記回路素子は下面に複数の入出力端子を有する集積回路素子であり、
上記第1のモジュール基板の上記回路基板を配置する領域に複数のランド電極が形成され、
上記回路素子の入出力端子は上記ランド電極にフェースダウン実装されており、
上記第1のモジュール基板の下面に、上記ランド電極と電気的に接続された複数の端子電極が形成されていることを特徴とする回路モジュール。
A first module substrate, a circuit element disposed on the first module substrate, and a space for accommodating the circuit element is formed on the lower surface, and has a predetermined circuit, and on the first module substrate. A second module substrate bonded and fixed,
The circuit element is an integrated circuit element having a plurality of input / output terminals on the lower surface,
A plurality of land electrodes are formed in a region where the circuit board is disposed on the first module board,
The input / output terminals of the circuit element are mounted face down on the land electrode,
A circuit module, wherein a plurality of terminal electrodes electrically connected to the land electrode are formed on a lower surface of the first module substrate.
上記回路素子の入出力端子は、その大部分が上記端子電極に接続されていることを特徴とする請求項1に記載の回路モジュール。 2. The circuit module according to claim 1, wherein most of the input / output terminals of the circuit element are connected to the terminal electrodes. 上記第1のモジュール基板の上面であって、上記回路素子を配置した領域の外側に第1の接続部が形成され、
上記第2のモジュール基板の下面であって、上記空間を除く領域に第2の接続部が形成され、
上記第1の接続部と第2の接続部とが相互に接続されていることを特徴とする請求項1または2に記載の回路モジュール。
A first connection portion is formed on the upper surface of the first module substrate and outside the region where the circuit element is disposed,
A second connection portion is formed on a lower surface of the second module substrate, excluding the space,
The circuit module according to claim 1, wherein the first connection portion and the second connection portion are connected to each other.
上記回路素子の占有面積は、上記第2のモジュール基板の占有面積の1/2以上であることを特徴とする請求項1ないし3のいずれかに記載の回路モジュール。 4. The circuit module according to claim 1, wherein an occupied area of the circuit element is ½ or more of an occupied area of the second module substrate. 5. 上記第2のモジュール基板の上記空間形成領域の上面に回路部品が搭載されており、上記回路部品を埋設する樹脂層が上記第2のモジュール基板の上面に形成されていることを特徴とする請求項1ないし4のいずれかに記載の回路モジュール。 The circuit component is mounted on the upper surface of the space forming region of the second module substrate, and a resin layer for embedding the circuit component is formed on the upper surface of the second module substrate. Item 5. The circuit module according to any one of Items 1 to 4. 上記第1のモジュール基板の占有面積は第2のモジュール基板の占有面積より大きく形成され、上記第1のモジュール基板の上面であって、第2のモジュール基板が固定されていない領域に、別の回路部品が搭載されていることを特徴とする請求項1ないし5のいずれかに記載の回路モジュール。 The occupied area of the first module substrate is formed larger than the occupied area of the second module substrate, and the upper surface of the first module substrate is in a region where the second module substrate is not fixed. 6. The circuit module according to claim 1, wherein circuit components are mounted. 上記空間が第2のモジュール基板の底面に設けられたキャビティであることを特徴とする請求項1ないし6のいずれかに記載の回路モジュール。 7. The circuit module according to claim 1, wherein the space is a cavity provided on the bottom surface of the second module substrate. 上記空間が第1のモジュール基板上に柱状部材を介して第2のモジュール基板を搭載することによって両モジュール基板の間に形成される空間であることを特徴とする請求項1ないし6のいずれかに記載の回路モジュール。 7. The space according to claim 1, wherein the space is a space formed between both module substrates by mounting the second module substrate on the first module substrate via a columnar member. The circuit module described in 1.
JP2005293166A 2005-10-06 2005-10-06 Circuit module Pending JP2007103750A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005293166A JP2007103750A (en) 2005-10-06 2005-10-06 Circuit module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005293166A JP2007103750A (en) 2005-10-06 2005-10-06 Circuit module

Publications (1)

Publication Number Publication Date
JP2007103750A true JP2007103750A (en) 2007-04-19

Family

ID=38030378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005293166A Pending JP2007103750A (en) 2005-10-06 2005-10-06 Circuit module

Country Status (1)

Country Link
JP (1) JP2007103750A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014171225A1 (en) * 2013-04-16 2014-10-23 株式会社村田製作所 High-frequency component and high-frequency module provided with same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174200A (en) * 1998-12-03 2000-06-23 Rohm Co Ltd Structure of multi-layer hybrid integrated circuit device and manufacture thereof
JP2000294725A (en) * 1999-04-08 2000-10-20 Sony Corp Semiconductor device
JP2001185674A (en) * 1999-12-22 2001-07-06 Shinko Electric Ind Co Ltd Unit wiring board, wiring board, structure for mounting electronic part, electronic part device, method of mounting for electronic part, and method of manufacturing for electronic part
JP2002083922A (en) * 2000-09-05 2002-03-22 Seiko Epson Corp Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP2002207986A (en) * 2000-10-02 2002-07-26 Matsushita Electric Ind Co Ltd Card type recording medium and method of manufacturing the same
JP2003086755A (en) * 2001-09-11 2003-03-20 Sony Corp Hybrid module
JP2003100937A (en) * 2001-09-26 2003-04-04 Hitachi Ltd High frequency module
JP2005217348A (en) * 2004-02-02 2005-08-11 Matsushita Electric Ind Co Ltd Three-dimensional electronic circuit device and its relay substrate and relay frame

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174200A (en) * 1998-12-03 2000-06-23 Rohm Co Ltd Structure of multi-layer hybrid integrated circuit device and manufacture thereof
JP2000294725A (en) * 1999-04-08 2000-10-20 Sony Corp Semiconductor device
JP2001185674A (en) * 1999-12-22 2001-07-06 Shinko Electric Ind Co Ltd Unit wiring board, wiring board, structure for mounting electronic part, electronic part device, method of mounting for electronic part, and method of manufacturing for electronic part
JP2002083922A (en) * 2000-09-05 2002-03-22 Seiko Epson Corp Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP2002207986A (en) * 2000-10-02 2002-07-26 Matsushita Electric Ind Co Ltd Card type recording medium and method of manufacturing the same
JP2003086755A (en) * 2001-09-11 2003-03-20 Sony Corp Hybrid module
JP2003100937A (en) * 2001-09-26 2003-04-04 Hitachi Ltd High frequency module
JP2005217348A (en) * 2004-02-02 2005-08-11 Matsushita Electric Ind Co Ltd Three-dimensional electronic circuit device and its relay substrate and relay frame

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014171225A1 (en) * 2013-04-16 2014-10-23 株式会社村田製作所 High-frequency component and high-frequency module provided with same
CN105122443A (en) * 2013-04-16 2015-12-02 株式会社村田制作所 High-frequency component and high-frequency module provided with same
JPWO2014171225A1 (en) * 2013-04-16 2017-02-16 株式会社村田製作所 High frequency component and high frequency module including the same
US9743519B2 (en) 2013-04-16 2017-08-22 Murata Manufacturing Co., Ltd. High-frequency component and high-frequency module including the same
CN105122443B (en) * 2013-04-16 2018-11-13 株式会社村田制作所 High-frequency component and the high-frequency model for having it

Similar Documents

Publication Publication Date Title
JP3143893U (en) Multi-chip sealed package
US7923791B2 (en) Package and packaging assembly of microelectromechanical system microphone
KR100480437B1 (en) Semiconductor chip package stacked module
US8461463B2 (en) Composite module
US20050104196A1 (en) Semiconductor package
KR100835061B1 (en) Semiconductor chip package
US20150022985A1 (en) Device-embedded package substrate and semiconductor package including the same
JP2004273938A (en) Stacked semiconductor device
US20070001298A1 (en) Semiconductor device with built-in capacitor, and method of producing the same
KR100992344B1 (en) Semiconductor Multichip Package
TWI655728B (en) Fan-out type semiconductor package
US20160150649A1 (en) Integrated passive module, semiconductor device and manufacturing method thereof
JP2004296613A (en) Semiconductor device
US20090108431A1 (en) Inverted package-on-package (POP) assemblies and packaging methods for integrated circuits
US6580618B2 (en) Low-profile multi-chip module
US20110156203A1 (en) Integrated passive device assembly
KR20160091084A (en) System-in-Package module
KR100715316B1 (en) Semiconductor chip package mounting structure using flexible circuit board
JP2005197354A (en) Semiconductor module and manufacturing method thereof
US20220208732A1 (en) Multi-die co-packed module and multi-die co-packing method
JP2007103750A (en) Circuit module
JP2005353925A (en) Multilayer wiring board and board for electronic apparatus
CN104299947B (en) The method for manufacturing semiconductor devices
US20060098396A1 (en) Communication module
JP4370993B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100914