JP2007101950A - Active matrix type display device - Google Patents
Active matrix type display device Download PDFInfo
- Publication number
- JP2007101950A JP2007101950A JP2005292589A JP2005292589A JP2007101950A JP 2007101950 A JP2007101950 A JP 2007101950A JP 2005292589 A JP2005292589 A JP 2005292589A JP 2005292589 A JP2005292589 A JP 2005292589A JP 2007101950 A JP2007101950 A JP 2007101950A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- display
- switch
- pixel
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 239000010409 thin film Substances 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000007547 defect Effects 0.000 description 5
- 239000000470 constituent Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
本発明は、例えば有機エレクトロルミネッセンス(以下、ELと称する)素子のような表示素子を含む表示画素をマトリクス状に配列して表示画面を構成したアクティブマトリクス型表示装置に関する。 The present invention relates to an active matrix display device in which a display screen is configured by arranging display pixels including display elements such as organic electroluminescence (hereinafter referred to as EL) elements in a matrix.
パーソナルコンピュータ、情報携帯端末あるいはテレビジョン等の表示装置として、平面型のアクティブマトリクス型表示装置が広く利用されている。近年、このような平面型のアクティブマトリクス型表示装置として、有機EL素子のような自己発光素子を用いた有機EL表示装置が注目され、盛んに研究開発が行われている。この有機EL表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。 2. Description of the Related Art Planar active matrix display devices are widely used as display devices for personal computers, portable information terminals, and televisions. In recent years, as such a flat-type active matrix display device, an organic EL display device using a self-luminous element such as an organic EL element has attracted attention and has been actively researched and developed. This organic EL display device does not require a backlight that obstructs the reduction in thickness and weight, is suitable for moving image reproduction because of its high-speed response, and further has a feature that it can be used even in cold regions because the luminance does not decrease at low temperatures. .
一般に、有機EL表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素、表示画素の各行に沿って延びた複数の走査線、表示画素の各列に沿って延びた複数の信号線、各走査線を駆動する走査線駆動回路、各信号線を駆動する信号線駆動回路等を備えている(例えば、特許文献1)。 In general, an organic EL display device includes a plurality of display pixels arranged in a plurality of rows and a plurality of columns and constituting a display screen, a plurality of scanning lines extending along each row of display pixels, and a column of display pixels. A plurality of extended signal lines, a scanning line driving circuit for driving each scanning line, a signal line driving circuit for driving each signal line, and the like are provided (for example, Patent Document 1).
各表示画素は自己発光素子である有機EL素子、およびこの有機EL素子に駆動電流を供給する画素回路により構成されている。各画素回路は、走査線および信号線の交差位置近傍に配置された画素スイッチ、一対の電源線間で有機EL素子と直列に接続され薄膜トランジスタによって構成された駆動トランジスタ、および駆動トランジスタのゲート制御電圧を保持する保持容量を有している。画素スイッチは対応走査線から供給される走査信号に応答して導通し、対応信号線から供給される映像信号を取り込む。この映像信号に対応する駆動トランジスタのゲート、ソース間電位はゲート制御電圧として保持容量に書き込まれ所定期間保持される。そして、駆動トランジスタは保持容量に書き込まれたゲート制御電圧に応じた電流量を有機EL素子に供給し、発光動作を行う。 Each display pixel includes an organic EL element that is a self-light-emitting element and a pixel circuit that supplies a drive current to the organic EL element. Each pixel circuit includes a pixel switch arranged in the vicinity of the intersection of the scanning line and the signal line, a driving transistor configured by a thin film transistor connected in series with an organic EL element between a pair of power supply lines, and a gate control voltage of the driving transistor Has a holding capacity. The pixel switch is turned on in response to the scanning signal supplied from the corresponding scanning line, and takes in the video signal supplied from the corresponding signal line. The gate-to-source potential of the drive transistor corresponding to this video signal is written as a gate control voltage in the storage capacitor and held for a predetermined period. Then, the driving transistor supplies a current amount corresponding to the gate control voltage written in the storage capacitor to the organic EL element to perform a light emitting operation.
有機EL素子は、ルミネセンス性有機化合物を含む薄膜である発光層をカソードおよびアノード間に挟持した構造を有し、発光層に電子および正孔を注入しこれらを再結合させることにより励起子を生成させ、この励起子の失活時に生じる光放出により発光する。そして、有機EL素子は、供給電流量に対応する輝度で発光し、10V以下の印加電圧でも100〜100000cd/m2程度の輝度を得ることができる。
上述した表示装置において、各列の表示画素は、M行目の表示画素の画素スイッチがオンして駆動トランジスタのゲート、ソース間へ映像信号が供給され、一定期間後、M行目の画素スイッチがオフし、同時に、M+1行目の表示画素の画素スイッチがオンする駆動方法が一般的に知られている。これにより、M行目の表示画素への映像信号の供給が終了し、M+1行目の表示画素への映像信号供給が開始される。 In the display device described above, the display pixels in each column are turned on in the pixel switches of the display pixels in the Mth row, and a video signal is supplied between the gate and source of the drive transistor. A driving method is generally known in which the pixel switch of the display pixel of the (M + 1) th row is turned on at the same time. Thereby, the supply of the video signal to the display pixels in the Mth row is completed, and the supply of the video signals to the display pixels in the M + 1th row is started.
しかしながら、M行目の画素スイッチのオフとM+1行目の画素スイッチのオンとを同時に行うと、制御線と信号線との間の寄生容量により、M行目の画素スイッチのオフに影響が生じ、オフタイミングが遅れる場合がある。この場合、M行目の画素スイッチがオフされる前にM+1行目の画素スイッチがオンされ、M行目の駆動トランジスタおよびM+1行目の駆動トランジスタに同時に映像信号が供給される。この際、表示画素へ不所望な電流が有機EL素子に流れ、表示ムラ等の表示変動が発生することがある。 However, if the pixel switch of the Mth row is turned off and the pixel switch of the M + 1th row is simultaneously turned on, the parasitic switch between the control line and the signal line affects the turnoff of the Mth row pixel switch. The off timing may be delayed. In this case, the pixel switch of the (M + 1) th row is turned on before the pixel switch of the (M) th row is turned off, and a video signal is simultaneously supplied to the drive transistor of the Mth row and the drive transistor of the (M + 1) th row. At this time, an undesired current flows to the organic EL element to the display pixel, and display fluctuation such as display unevenness may occur.
この発明は以上の点に鑑みなされたもので、その目的は、表示変動の発生を防止し、表示品位の向上したアクティブマトリクス型表示装置を提供することにある。 The present invention has been made in view of the above points, and an object of the present invention is to provide an active matrix display device that prevents display fluctuations and improves display quality.
上記目的を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、マトリクス状に配列された複数の表示画素と、前記表示画素の行毎に設けられた複数の制御信号線と、前記表示画素の列毎に設けられた複数の信号線と、を備え、
各表示画素は、表示素子、前記表示素子に接続され制御電圧に応じた電流量を前記表示素子に出力する駆動トランジスタ、前記駆動トランジスタの制御端子、第1端子間に接続され前記制御電圧を保持する容量、トランジスタにより形成され前記駆動トランジスタの制御端子、第2端子間に接続されているとともに、前記制御信号線からの制御信号によりオン、オフ制御されるスイッチ、およびトランジスタにより形成され前記駆動トランジスタの第2端子と前記信号線との間に接続されているとともに、前記制御信号線からの制御信号によりオン、オフ制御され前記信号線からの映像信号を取り込む画素スイッチを有し、
M行目の前記画素スイッチをオフした後、0.6μs以上の時間差の後に、M+1行目の前記画素スイッチをオンさせる制御信号出力回路を更に備えていることを特徴としている。
In order to achieve the above object, an active matrix display device according to an aspect of the present invention includes a plurality of display pixels arranged in a matrix, a plurality of control signal lines provided for each row of the display pixels, A plurality of signal lines provided for each column of display pixels,
Each display pixel is connected between a display element, a drive transistor connected to the display element and outputting a current amount corresponding to a control voltage to the display element, a control terminal of the drive transistor, and a first terminal to hold the control voltage A capacitor formed by a transistor, connected between a control terminal and a second terminal of the drive transistor, and a switch that is turned on and off by a control signal from the control signal line, and the drive transistor formed by a transistor And a pixel switch that is connected between the second terminal and the signal line, and that is controlled to be turned on and off by a control signal from the control signal line and captures a video signal from the signal line,
A control signal output circuit for turning on the pixel switch in the (M + 1) th row after a time difference of 0.6 μs or more after turning off the pixel switch in the Mth row is further provided.
本発明によれば、M行目の画素スイッチをオフした後、0.6μs以上の時間差の後に、M+1行目の画素スイッチをオンさせることにより、表示変動の発生を防止し、表示品位の向上したアクティブマトリクス型表示装置を提供することができる。 According to the present invention, after the pixel switch of the Mth row is turned off, the pixel switch of the M + 1th row is turned on after a time difference of 0.6 μs or more, thereby preventing display fluctuations and improving display quality. An active matrix display device can be provided.
以下、図面を参照しながら、本発明の第1の実施形態に係るアクティブマトリクス型の有機EL表示装置について詳細に説明する。
図1に示すように、有機EL表示装置は、有機ELパネル10および有機ELパネル10を制御するコントローラ12を備えている。
Hereinafter, an active matrix organic EL display device according to a first embodiment of the present invention will be described in detail with reference to the drawings.
As shown in FIG. 1, the organic EL display device includes an
有機ELパネル10は、ガラス板等の光透過性絶縁基板8上にマトリクス状に配列され表示領域11を構成したm×n個の表示画素PX、表示画素の行毎に接続されているとともにそれぞれ独立してm本ずつ設けられた第1制御信号線Sga(1〜m)および第2制御信号線Sgb(1〜m)と、表示画素の列毎にそれぞれ接続されたn本の信号線X(1〜n)、第1、第2制御信号線Sga、Sgbを表示画素の行毎に順次駆動する制御信号出力回路14、および複数の信号線X1〜Xnを駆動する信号線駆動回路15を備えている。
The
各表示画素PXは、自己発光素子である有機EL素子16、およびこの有機EL素子に駆動電流を供給する画素回路18により構成されている。図2に表示画素PXの等価回路を示す。画素回路18は電流信号からなる映像信号に応じて有機EL素子16の発光を制御する電流信号方式の画素回路であり、画素スイッチ20、駆動トランジスタ22、第1スイッチ24、第2スイッチ26、および保持容量Csを備えている。画素スイッチ20、駆動トランジスタ22、第1スイッチ24、第2スイッチ26は、ここでは同一導電型、例えばPチャネル型の薄膜トランジスタにより構成されている。また、本実施形態において、画素回路を構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
Each display pixel PX includes an
駆動トランジスタ22、第2スイッチ26、および有機EL素子16は、第1電圧電源線Vssと第2電圧電源線Vddとの間で直列に接続されている。第1および第2電圧電源線Vss、Vddは、例えば0Vおよび+10Vの電位にそれぞれ設定される。駆動トランジスタ22は、その第1端子、ここではソースが第2電圧電源線Vddに接続され、有機EL素子16は、一方の電極、ここではカソードが第1電圧電源線Vssに接続されている。第2スイッチ26は、ソースが駆動トランジスタ22の第2端子、ここではドレインに接続されている。また、第2スイッチ26は、ドレインが有機EL素子16のアノードに接続され、更に、ゲートが第2制御信号線Sgbに接続されている。
The
駆動トランジスタ22は、映像信号に応じた大きさの電流を有機EL素子16に出力する。第2スイッチ26は、第2制御信号線Sgbからの制御信号Sbによりオン(導通状態)、オフ(非導通状態)制御され、駆動トランジスタ22と有機EL素子16との接続、非接続を制御する。
The
保持容量Csは、定電位端子、駆動トランジスタ22の制御端子間、ここでは駆動トランジスタ22のソース、ゲート間に接続され、映像信号により決定される駆動トランジスタ22のゲート制御電圧を保持する。画素スイッチ20は、対応する信号線Xと駆動トランジスタ22のドレインとの間に接続され、そのゲートは第1制御信号線Sgaに接続されている。画素スイッチ20は、第1制御信号線Sgaから供給される制御信号Saに応答して対応信号線Xから映像信号を取り込む。
The holding capacitor Cs is connected between the constant potential terminal and the control terminal of the
第1スイッチ24は、駆動トランジスタ22のドレイン、ゲート間に接続され、そのゲートが第1制御信号線Sgaに接続されている。第1スイッチ24は、第1制御信号線Sgaからの制御信号Saに応じてオン、オフされ、駆動トランジスタ22のゲート、ドレイン間の接続、非接続を制御するとともに、保持容量Csからの電流リークを規制する。
The
一方、図1に示すコントローラ12は有機ELパネル10の外部に配置されたプリント回路基板上に形成され、制御信号出力回路14および信号線駆動回路15を制御する。コントローラ12は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生し、これら垂直走査制御信号および水平走査制御信号をそれぞれ制御信号出力回路14および信号線駆動回路15に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路15に供給する。
On the other hand, the controller 12 shown in FIG. 1 is formed on a printed circuit board disposed outside the
信号線駆動回路15は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号Data1〜Datanをアナログ形式に変換し電流信号として複数の信号線Xに並列的に供給する。制御信号出力回路14は、シフトレジスタ、出力バッファ等を含み、外部から供給される垂直走査スタートパルスを順次次段に転送し、出力バッファを介して各行の表示画素PXに2種類の制御信号、すなわち、制御信号Sa、Sbを供給する。これにより、各第1、第2制御信号線Sga、Sgbは、互いに異なる1水平走査期間において、それぞれ制御信号Sa、制御信号Sbにより駆動される。
The signal
図3に示すタイミングチャートを参照して、制御信号出力回路14および信号線駆動回路15の出力信号に基づく画素回路18の動作について説明する。
制御信号出力回路14は、例えば、スタート信号とクロックとから各水平走査期間に対応した幅のパルスを生成し、そのパルスを制御信号Saおよび制御信号Sbとして出力する。
The operation of the
For example, the control
画素回路18の動作は、映像信号書込み動作および表示動作に分けられる。図3の時点t11で、M行目の表示画素の制御信号SaM(M=1、2、・・・・)が画素スイッチ20および第1スイッチ24をオン状態とするレベル(オン電位)、ここではローレベル、制御信号SbMが第2スイッチ26をオフ状態とするレベル(オフ電位)、ここではハイレベルとなる。これにより、画素スイッチ20および第1スイッチ24がオン(導通状態)、第2スイッチ26がオフ(非導通状態)となり、映像信号書込み動作が開始される。
The operation of the
M行目表示画素の映像信号書込み期間(t11〜t12)において、駆動トランジスタ22はダイオード接続状態となり、また、画素スイッチ20を通して対応信号線Xから映像信号DataN(N=1、2、・・・・)が取り込まれる。つまり、定電流源であるアナログ変換回路に接続された信号線Xおよび画素回路18により、駆動トランジスタ22のソース、ドレイン間に流れる電流が所望の定電流となるように設定される。そして、この電流量に対応した駆動トランジスタ22のゲート制御電圧が保持容量Csに書き込まれる。
In the video signal writing period (t11 to t12) of the M-th row display pixel, the driving
次に、時点t12では、制御信号SaMがハイレベル(オフ電位)となり、画素スイッチ20および第1スイッチ24がオフとなる。これにより、映像信号書込み動作が終了する。
Next, at time t12, the control signal SaM becomes high level (off potential), and the
続いて、時点t13では、制御信号SbMがローレベルとなり、第2スイッチ26がオンとなる。これにより、表示動作が開始する。表示期間において、駆動トランジスタ22は、保持容量Csに書き込まれたゲート制御電圧により、映像信号に対応した電流量を有機EL素子16に供給する。これにより有機EL素子16が発光し、表示動作が開始される。そして、有機EL素子16は、1フレーム期間後に、再び制御信号SbMがオフ電位となるまで表示状態を維持する。
Subsequently, at time t13, the control signal SbM becomes low level, and the
M行目の表示画素と同様に、M+1行目の表示画素も制御信号SaM+1および制御信号SbM+1に応じて映像信号書込み動作および表示動作を行う。すなわち、時点t21において、制御信号SaM+1により画素スイッチ20および第1スイッチ24をオン状態とし、また、制御信号SbM+1により第2スイッチ26をオフ状態として、映像信号書込み動作が開始される。時点t22では、制御信号SaM+1によって画素スイッチ20および第1スイッチ24がオフに切換えられ、映像信号書込み動作が終了する。続いて、時点t23では、制御信号SbM+1がローレベルとなり、第2スイッチ26がオンとなる。これにより、表示動作が開始する。
Similarly to the display pixels in the Mth row, the display pixels in the M + 1th row perform the video signal writing operation and the display operation in accordance with the control signal SaM + 1 and the control
ここで、M行目の画素スイッチ20がオフする時点t12と、M+1行目の画素スイッチ20をオンする時点t21とは同時ではなく、時間差tdをもつように設定されている。すなわち、制御信号出力回路14は、M行目の画素スイッチ20をオフした後、時間差tdの後に、M+1行目の画素スイッチ20をオンさせる制御信号を出力するように構成されている。時間差tdは、0.6μs以上、例えば、1μsに設定されている。
Here, the time point t12 at which the
このように、M行目の画素スイッチ20をオフした後、時間差tdの後にM+1行目の画素スイッチ20をオンすることにより、制御信号線SgaMの配線負荷容量による制御信号SaMオフ時に波形の鈍りが生じた場合でも、制御信号SaMオンからオフへの移行期間が、制御信号SaM+1のオン期間と重なることがなくなる。従って、信号線を介した容量カップリングに起因した電位変動がなくなり、所望の大きさの電流を有機EL素子16に供給することができる。これにより、表示ムラ等の表示変動の発生を低減することができる。
In this way, after the
本発明者は、M行目の画素スイッチ20のオフとM+1行目の画素スイッチ20のオンとの時間差tdを種々変更して表示不良の発生状況を調査した。ここでは、有機EL表示装置として、画面サイズ3.5インチ、画面解像度QVGAの表示パネルを用いた。その調査結果を図4に示す。この図から分かるように、時間差tdが0ないし0.5μsの場合、表示画像に表示ムラ、すじ、グラデーション等が発生し、表示不良発生率は100%となった。これに対して、時間差tdを0.6μsに設定すると、表示不良発生率が大幅に低減し、約25%となった。また、時間差tdを0.9μs以上とすることにより、表示不良発生率は0%となった。
The inventor investigated the occurrence of display defects by variously changing the time difference td between the
以上のことから、制御信号Samのオフ時と制御信号Sam+1のオン時の時間差tdを0.6μs以上とすることにより、より好ましくは、0.9μs以上とすることにより、表示ムラ、すじ、グラデーション等の表示変動を低減し、表示品位の向上したアクティブマトリクス型有機EL表示装置が得られる。なお、画面サイズ、その他の仕様により異なるが、時間差tdは3μs以下に設定されていることが望ましい。 From the above, by setting the time difference td between the control signal Sam off and the control signal Sam + 1 on to 0.6 μs or more, more preferably 0.9 μs or more, display unevenness, streaks, gradation Therefore, an active matrix organic EL display device with improved display quality can be obtained. The time difference td is preferably set to 3 μs or less, although it varies depending on the screen size and other specifications.
上述した実施形態において、画素スイッチ20および第1スイッチ24を共通の第1制御信号線Sgaおよび共通の制御信号Saによりオン、オフ制御する構成としたが、これに限らず、図5に示すように、画素スイッチ20および第1スイッチ24を独立した第1制御信号線Sga、第3制御信号線Sgc、並びに独立した制御信号Sa、Scにより別々に制御する構成としてもよい。この場合、画素スイッチ20および第1スイッチ24を必ずしも同時にオン、オフ制御する必要はなく、異なるタイミングでオン、オフ制御してもよい。
In the above-described embodiment, the
図5に示した実施形態において、他の構成は前述した実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。そして、上記のように構成された実施形態においても、前述した実施形態と同様の作用効果を得ることができる。 In the embodiment shown in FIG. 5, other configurations are the same as those of the above-described embodiment, and the same reference numerals are given to the same portions, and detailed description thereof is omitted. In the embodiment configured as described above, it is possible to obtain the same operational effects as those of the above-described embodiment.
その他、本発明は前述した実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することできる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。 In addition, the present invention is not limited to the above-described embodiments as they are, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.
前述した実施形態では、画素回路を構成する薄膜トランジスタを全て同一の導電型、ここではPチャネル型で構成する場合について説明したが、これに限定されず、全てをNチャネル型の薄膜トランジスタで構成することも可能である。また、画素スイッチ、第1スイッチをNチャネル型の薄膜トランジスタ、駆動トランジスタおよび第2スイッチをPチャネル型の薄膜トランジスタでそれぞれ構成するなど、画素回路を異なる導電型の薄膜トランジスタを混在して形成することも可能である。 In the above-described embodiment, the case where all the thin film transistors constituting the pixel circuit are formed of the same conductivity type, here, the P channel type is described. However, the present invention is not limited to this, and all the thin film transistors are formed of N channel type thin film transistors. Is also possible. It is also possible to form a pixel circuit with a mixture of thin film transistors of different conductivity types, for example, the pixel switch, the first switch is composed of an N-channel thin film transistor, the drive transistor and the second switch are composed of a P-channel thin film transistor It is.
更に、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機EL素子に限定されず自己発光可能な様々な表示素子を適用可能である。 Furthermore, the semiconductor layer of the thin film transistor is not limited to polysilicon, but may be composed of amorphous silicon. The self-luminous elements constituting the display pixels are not limited to organic EL elements, and various display elements capable of self-luminance are applicable.
12…コントローラ、 14…制御信号出力回路、
15…信号線駆動回路、 16…有機EL素子、 18…画素回路、
20…画素スイッチ、 22…駆動トランジスタ、
24…第1スイッチ、 26…第2スイッチ、
PX…表示画素、 Vdd…第1電圧電源線、 Vss…第2電圧電源線、
Sga…第1制御信号線、 Sgb…第2制御信号線、
Sgc…第3制御信号線、 X…信号線、 Cs…保持容量。
12 ... Controller, 14 ... Control signal output circuit,
15 ... signal line drive circuit, 16 ... organic EL element, 18 ... pixel circuit,
20 ... Pixel switch, 22 ... Drive transistor,
24 ... 1st switch, 26 ... 2nd switch,
PX ... display pixel, Vdd ... first voltage power line, Vss ... second voltage power line,
Sga: first control signal line, Sgb: second control signal line,
Sgc: third control signal line, X: signal line, Cs: holding capacitor.
Claims (5)
各表示画素は、表示素子、前記表示素子に接続され制御電圧に応じた電流量を前記表示素子に出力する駆動トランジスタ、前記駆動トランジスタの制御端子、第1端子間に接続され前記制御電圧を保持する容量、トランジスタにより形成され前記駆動トランジスタの制御端子、第2端子間に接続されているとともに、前記制御信号線からの制御信号によりオン、オフ制御されるスイッチ、およびトランジスタにより形成され前記駆動トランジスタの第2端子と前記信号線との間に接続されているとともに、前記制御信号線からの制御信号によりオン、オフ制御され前記信号線からの映像信号を取り込む画素スイッチを有し、
M行目の前記画素スイッチをオフした後、0.6μs以上の時間差の後に、M+1行目の前記画素スイッチをオンさせる制御信号出力回路を更に備えていることを特徴とするアクティブマトリクス型表示装置。 A plurality of display pixels arranged in a matrix, a plurality of control signal lines provided for each row of the display pixels, and a plurality of signal lines provided for each column of the display pixels,
Each display pixel is connected between a display element, a drive transistor connected to the display element and outputting a current amount corresponding to a control voltage to the display element, a control terminal of the drive transistor, and a first terminal to hold the control voltage A capacitor formed by a transistor, connected between a control terminal and a second terminal of the drive transistor, and a switch that is turned on and off by a control signal from the control signal line, and the drive transistor formed by a transistor And a pixel switch that is connected between the second terminal and the signal line, and that is controlled to be turned on and off by a control signal from the control signal line and captures a video signal from the signal line,
An active matrix display device further comprising a control signal output circuit for turning on the pixel switch in the (M + 1) th row after a time difference of 0.6 μs or more after turning off the pixel switch in the Mth row .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005292589A JP2007101950A (en) | 2005-10-05 | 2005-10-05 | Active matrix type display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005292589A JP2007101950A (en) | 2005-10-05 | 2005-10-05 | Active matrix type display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007101950A true JP2007101950A (en) | 2007-04-19 |
Family
ID=38028950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005292589A Pending JP2007101950A (en) | 2005-10-05 | 2005-10-05 | Active matrix type display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007101950A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08241681A (en) * | 1995-03-03 | 1996-09-17 | Futaba Corp | Drive circuit of image display device |
WO2003023750A1 (en) * | 2001-09-07 | 2003-03-20 | Matsushita Electric Industrial Co., Ltd. | El display panel, its driving method, and el display apparatus |
JP2005173418A (en) * | 2003-12-15 | 2005-06-30 | Tohoku Pioneer Corp | Driving device of light emitting display panel |
-
2005
- 2005-10-05 JP JP2005292589A patent/JP2007101950A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08241681A (en) * | 1995-03-03 | 1996-09-17 | Futaba Corp | Drive circuit of image display device |
WO2003023750A1 (en) * | 2001-09-07 | 2003-03-20 | Matsushita Electric Industrial Co., Ltd. | El display panel, its driving method, and el display apparatus |
JP2005173418A (en) * | 2003-12-15 | 2005-06-30 | Tohoku Pioneer Corp | Driving device of light emitting display panel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5207581B2 (en) | Driving method of semiconductor device or display device | |
JP5719571B2 (en) | Display device and driving method of display device | |
CN100397459C (en) | active matrix display device | |
CN109979394A (en) | Pixel circuit and its driving method, array substrate and display device | |
JP2010249955A (en) | Display device | |
JP2009237068A (en) | Display device and driving method thereof | |
JP2009116115A (en) | Active matrix display device and driving method | |
US9076388B2 (en) | Pixel and organic light emitting display using the same | |
JP2010128183A (en) | Active matrix type display device, and method for driving the same | |
JP2010276783A (en) | Active matrix type display | |
JP2008102214A (en) | Active matrix type display device | |
JP2010122320A (en) | Active matrix display device | |
KR100679578B1 (en) | Active matrix display | |
JP2007316513A (en) | Active matrix type display device | |
JP2009122196A (en) | Active matrix display device and its driving method | |
JP5019217B2 (en) | Active matrix display device and driving method thereof | |
JP2004341351A (en) | Active matrix type display device | |
JP2008134346A (en) | Active-matrix type display device | |
JP4550372B2 (en) | Active matrix display device | |
JP5127499B2 (en) | Driving method of active matrix display device | |
JP2007101950A (en) | Active matrix type display device | |
JP2007004035A (en) | Active matrix display device and method of driving active matrix display device | |
JP2009216950A (en) | Active matrix display device | |
JP2007316512A (en) | Active matrix type display device | |
JP2009025413A (en) | Active matrix display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111101 |