JP2007097176A - 信号検出回路 - Google Patents

Abstract

【課題】信号検出回路間で検出結果がばらつかないようにする。
【解決手段】 信号検出回路であって、入力された差動信号の電圧の絶対値を第１の検出レベル調整信号に応じた閾値電圧と比較して、入力信号の有無を検出し、その結果を示す検出信号を出力する比較部と、前記検出信号に応じて前記第１の検出レベル調整信号を生成して出力する閾値調整制御部と、前記検出信号のレベルが変化を繰り返すか否かを検出する検出部とを備える。前記閾値調整制御部は、前記差動信号が入力されていないときに、前記検出信号が反転するまで、前記閾値電圧が単調に増加又は減少するように前記第１の検出レベル調整信号を変化させて、前記閾値電圧が適切になる前記第１の検出レベル調整信号を求め、出力する。
【選択図】図１

Description

本発明は、ディジタルデータを受信する装置に関し、特に、受信信号の有無を検出する信号検出回路に関する。

シリアル通信においては、規定の信号が入力されているか否かを検出するための信号検出回路が用いられることが多い。信号検出回路は、入力信号電圧の絶対値が所定値以上であれば入力信号が有効であると判断し、所定値以下であれば入力信号が有効ではないと判断する。ＵＳＢ（Universal Serial Bus）やＳｅｒｉａｌ ＡＴＡ（Serial AT Attachment）においては、信号検出回路は、イニシャライズシーケンスやパワーマネージメント状態からの復帰シーケンスに利用されている。特にＳｅｒｉａｌ ＡＴＡにおいては、信号検出回路は、通信中の信号状態を検出する他に、ＯＯＢ信号（Out Of Band Signal）を検出するために使用されている。

ＯＯＢ信号は、バースト信号が伝送される一定の長さの期間（バースト期間）と無信号期間とを繰り返す信号であり、バースト期間及び無信号期間の長さ、並びにその繰り返し回数に意味を持ち、イニシャライズ時、及びパワーマネージメント時に使用される。

図８は、従来の信号検出回路の例を示す回路図である。この回路は、Ｓｅｒｉａｌ ＡＴＡの規格書内にも記載されている。図８の信号検出回路は、入力信号ＤＲＸ，ＮＤＲＸの間の電圧が所定値以上であるか否かを検出し、その結果をスケルチ信号ＳＱＯＵＴＡとして出力する。

図３は、理想的な場合に得られるスケルチ信号の例を示している。図３のスケルチ信号ＳＱＯＵＴは、バースト期間に対応して高電位となり、無信号期間に対応して低電位となる。

また、ＵＳＢ２．０規格で要求されるスケルチ信号を出力する信号検出回路が、例えば下記特許文献１に開示されている。この回路は、入力信号の共通モード電圧への依存性が少なく、許容される入力信号の電圧の範囲が広いという長所を有する。
特開２００３−１９８３９２号公報

Ｓｅｒｉａｌ ＡＴＡ等で用いられる信号検出回路のように、高周波信号を受け取り、かつ、高速で応答することが必要とされる信号検出回路においては、高周波での信号検出特性を考慮して、検出時に基準とする電圧（閾値）を適切に設定することが必要である。閾値が適切でない場合には、検出結果が次のようになってしまう。

図９（ａ）は、入力信号にノイズが含まれる場合であって、閾値が低い場合のスケルチ信号を示すグラフである。図９（ｂ）は、入力信号にノイズが含まれる場合であって、閾値が高い場合のスケルチ信号を示すグラフである。

図８の信号検出回路において、閾値を低くし過ぎると、入力信号ＤＲＸ，ＮＤＲＸのノイズが誤検出されてしまい、検出結果であるスケルチ信号ＳＱＯＵＴＡは、図９（ａ）のようになる。一方、閾値を高くし過ぎると、入力信号ＤＲＸ，ＮＤＲＸの高周波成分が検出されなくなる。このため、図９（ｂ）のように、入力信号ＤＲＸ，ＮＤＲＸが入力されているにもかかわらず、入力信号が検出されないという現象が起こる。

また、信号検出回路は比較器を備えており、比較器を構成するトランジスタの閾値にはばらつきがある。このため、信号検出回路に対して既定の閾値を設定しても、閾値が適切であるとは限らず、信号検出回路によって検出結果がばらついてしまうという問題があった。

本発明は、信号検出回路間で検出結果がばらつかないようにすることを目的とする。

本発明は、比較部に差動信号が入力されていないときに、前記比較部の検出信号が反転するまで、前記比較部の閾値電圧を増加又は減少させて、前記閾値電圧が適切になるようにするものである。

より具体的には、本発明は、信号検出回路として、入力された差動信号の電圧の絶対値を第１の検出レベル調整信号に応じた閾値電圧と比較して、入力信号の有無を検出し、その結果を示す検出信号を出力する比較部と、前記検出信号に応じて前記第１の検出レベル調整信号を生成して出力する閾値調整制御部と、前記検出信号のレベルが変化を繰り返すか否かを検出する検出部とを備える。前記閾値調整制御部は、前記差動信号が入力されていないときに、前記検出信号が反転するまで、前記閾値電圧が単調に増加又は減少するように前記第１の検出レベル調整信号を変化させて、前記閾値電圧が適切になる前記第１の検出レベル調整信号を求め、出力する。

本発明によれば、信号検出回路間で検出結果がばらつかないようにすることができる。特に入力信号の振幅が小さく、高速応答を必要とする場合に、大きな効果を得ることができる。

以下、本発明の実施の形態について、図面を参照しながら説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る信号検出回路のブロック図である。図１の信号検出回路は、比較部としての比較器１２と、検出部２０と、閾値調整制御部３２とを備えている。検出部２０は、インバータ２２と、ＡＮＤゲート２３と、ダイオード２４と、キャパシタ２６と、抵抗２７と、バッファ２８とを備えている。

２つの入力信号ＤＲＸ，ＮＤＲＸは、差動信号を構成している。比較器１２の正入力端子＋には入力信号ＤＲＸ、負入力端子−には入力信号ＮＤＲＸ、リファレンス入力端子ＶＲＥＦには検出レベル調整信号ＯＦ１が入力されている。

比較器１２は、検出レベル調整信号ＯＦ１に応じてその閾値電圧を設定する。ここでは例として、比較器１２は、検出レベル調整信号ＯＦ１の電位が高いほど閾値電圧を高くするものとする。

比較器１２は、ヒステリシス特性を有し、入力信号ＤＲＸとＮＤＲＸとの差の絶対値を閾値電圧と比較して、入力信号の有無を検出し、その結果を検出信号ＣＭとしてインバータ２２及びＡＮＤゲート２３に出力する。すなわち、比較器１２は、｜ＤＲＸ−ＮＤＲＸ｜が入力電圧増大時用の閾値電圧以上になると、入力信号が検出されたことを示す高電位（以下では“Ｈ”と称する）を出力し、｜ＤＲＸ−ＮＤＲＸ｜が入力電圧減少時用の閾値電圧未満になると、入力信号が検出されなかったことを示す低電位（以下では“Ｌ”と称する）を出力する。以下では簡単のため、入力電圧増大時用の閾値電圧と入力電圧減少時用の閾値電圧とは等しいとして説明する。

検出部２０は、検出信号ＣＭのレベルが変化を繰り返すか否かを検出し、その結果をスケルチ信号ＳＱＯＵＴとして出力する。検出部２０のインバータ２２は、検出信号ＣＭを反転して、わずかに遅延させてＡＮＤゲート２３に出力するので、ＡＮＤゲート２３は、検出信号ＣＭが“Ｌ”から“Ｈ”に変化した直後にのみ、“Ｈ”をダイオード２４に出力する。キャパシタ２６は、ＡＮＤゲート２３の出力が“Ｈ”であるときは電荷を蓄積するので、比較器１２の出力レベルが変化すると、バッファ２８の入力レベルが上昇する。抵抗２７は、キャパシタ２６の電荷を徐々に放電する。

バッファ２８は、ヒステリシス特性を有し、入力信号が、入力電圧増大時の検出レベル以上になると“Ｈ”を、入力電圧減少時の検出レベルよりも小さくなると“Ｌ”を、スケルチ信号ＳＱＯＵＴとして外部に出力する。

閾値調整制御部３２には、比較器１２から出力される検出信号ＣＭと、図１の信号検出回路に電源が投入された直後であることを示すパワーオン信号ＰＯＮと、ホットプラグ信号ＰＬＧとが入力されている。ホットプラグ信号ＰＬＧは、入力信号ＤＲＸ，ＮＤＲＸで構成された差動信号を伝送するケーブルが接続されたことを示す。具体的には、この差動信号を伝送する線と、ホットプラグ信号ＰＬＧを伝送する線とが１つのケーブルを構成しており、差動信号を伝送する線が図１の信号検出回路に接続されると、ホットプラグ信号ＰＬＧを伝送する線も同時に接続され、閾値調整制御部３２がホットプラグ信号ＰＬＧを受け取るようになっている。

パワーオン信号ＰＯＮや、ホットプラグ信号ＰＬＧが入力された直後には、入力信号ＤＲＸ，ＮＤＲＸは入力されないので、閾値調整制御部３２は、パワーオン信号ＰＯＮ、又はホットプラグ信号ＰＬＧが入力されると、比較器１２の閾値電圧の調整を開始する。

図２は、図１の信号検出回路において、比較器１２の閾値電圧を調整する際の信号の変化の例を示すタイミングチャートである。図２においては、例えばパワーオン信号ＰＯＮが入力された直後であって、入力信号ＤＲＸ，ＮＤＲＸが入力されていない（入力信号ＤＲＸ，ＮＤＲＸ間の電圧がほぼ零である）無信号状態である。閾値調整制御部３２は、まず、検出レベル調整信号ＯＦ１の電位を所定の初期値ＶＴＨにする。初期値ＶＴＨを零に近い値にしておけば、検出信号ＣＭは“Ｈ”となる。

このように検出信号ＣＭが“Ｈ”である場合には、その後、閾値調整制御部３２は、比較器１２の閾値電圧が増加するように、検出レベル調整信号ＯＦ１の電位を上昇させる。閾値調整制御部３２は、検出レベル調整信号ＯＦ１の電位を図２のように段階的に上昇させてもよいし、より滑らかに上昇させてもよい。

検出レベル調整信号ＯＦ１が電位ＴＨに達すると、検出信号ＣＭは“Ｌ”となる。この電位ＴＨが、検出レベル調整信号ＯＦ１として適切であると考えられるので、閾値調整制御部３２は、検出レベル調整信号ＯＦ１を電位ＴＨに固定する。

図３は、図１の信号検出回路における信号の理想的な場合のタイミングチャートである。差動信号の振幅が閾値電圧ＶＴ以上のときに検出信号ＣＭが“Ｈ”になるので、図３のようにスケルチ信号ＳＱＯＵＴが求められる。

以上のようにして求められた検出レベル調整信号ＯＦ１を用いると、ノイズを誤検出したり、高周波成分を検出しなかったりすることを避けることができ、スケルチ信号ＳＱＯＵＴを正しく得ることができる。

（第１の変形例）
図４は、第１の変形例に係る信号検出回路の構成を示すブロック図である。図４の信号検出回路は、図１の信号検出回路において、閾値調整制御部３２に代えて閾値調整制御部２３２を備え、更にメモリ２３４を備えるようにしたものである。

メモリ２３４には、検出レベル調整信号ＯＦ１のための初期値を設定しておく。この初期値は、例えば、図４の信号検出回路の設計時において求められた、検出レベル調整信号ＯＦ１として適切な値である。

図５は、図４の信号検出回路において、比較器１２の閾値電圧を調整する際の信号の変化の例を示すタイミングチャートである。無信号時において、閾値調整制御部２３２は、メモリ２３４から初期値を読み出し、検出レベル調整信号ＯＦ１の初期値ＤＦＴとする。このとき、検出信号ＣＭが“Ｌ”である場合には、その後、閾値調整制御部２３２は、比較器１２の閾値電圧が減少するように、図５（ａ）のように検出レベル調整信号ＯＦ１の電位を下降させる。

検出信号ＣＭが“Ｈ”になると、比較器１２の閾値電圧は下がり過ぎであるので、閾値調整制御部２３２は、検出レベル調整信号ＯＦ１の電位をその直前の値ＴＨ１に戻す。

なお、閾値調整制御部２３２は、検出レベル調整信号ＯＦ１の電位を所定の範囲で下げ続けた後に、検出レベル調整信号ＯＦ１の電位を適切な値ＴＨ１にするようにしてもよい。

一方、検出レベル調整信号ＯＦ１の初期値ＤＦＴとしたとき、検出信号ＣＭが“Ｈ”である場合には、閾値調整制御部２３２は、図５（ｂ）のように検出レベル調整信号ＯＦ１の電位を上昇させる。

検出レベル調整信号ＯＦ１が電位ＴＨ２に達すると、検出信号ＣＭは“Ｌ”となる。すると、閾値調整制御部２３２は、検出レベル調整信号ＯＦ１を電位ＴＨ２に固定する。

このように、図４の信号検出回路によると、設計時において求められた、検出レベル調整信号ＯＦ１として適切な値を初期値とし、閾値電圧の調整を行うので、調整に要する時間を短縮することができる。

（第２の変形例）
図４の信号検出回路の製造後、出荷前に検査をする際に、図５（ａ），（ｂ）を参照して説明したように比較器１２の閾値電圧を調整し、得られた検出レベル調整信号ＯＦ１の値をメモリ２３４に書き込むようにしてもよい。この信号検出回路を実際に使用する際には、閾値調整制御部２３２は、メモリ２３４から読み出した値を検出レベル調整信号ＯＦ１の値として用いる。

また、この値を検出レベル調整信号ＯＦ１の初期値として用いて、更に図５（ａ），（ｂ）のように比較器１２の閾値電圧を調整してもよい。

（第３の変形例）
図４の信号検出回路の製造後、出荷前に検査をする際に、図５（ａ），（ｂ）を参照して説明したように比較器１２の閾値電圧を調整しても、検出信号ＣＭが常に“Ｈ”となる場合や、常に“Ｌ”となる場合がある。これらの場合には、その信号検出回路は信号の検出を行うことができないので、これを不良品と見なして出荷しないようにする必要がある。

そこで、これらの場合には、閾値調整制御部２３２は、メモリ２３４に特定の値を書き込む。特定の値は、検出レベル調整信号ＯＦ１の調整範囲の最大値又は最小値としてもよいし、調整範囲外の値としてもよい。

検査後、メモリ２３４に書き込まれた値を読み出せば、その信号検出回路が不良品であるか否かが分かり、不良品を出荷しないようにすることができる。

（第４の変形例）
図６は、第４の変形例に係る信号検出回路の構成を示すブロック図である。図６の信号検出回路は、図１の信号検出回路において、更に複数サンプリング検出回路３３６を備えるようにしたものである。

複数サンプリング検出回路３３６は、検出信号ＣＭのサンプリングを繰り返し行う。複数サンプリング検出回路３３６は、サンプリングを所定の回数行う毎に、入力信号が検出されたことを検出信号ＣＭが示しているか否かを判断する。例えば、複数サンプリング検出回路３３６は、全てのサンプル値が“Ｌ”である場合には、差動信号が検出されていないと判断して、“Ｌ”を複数サンプリング検出信号ＯＴＧとして閾値調整制御部３２に出力し、サンプル値が１回でも“Ｈ”になった場合には“Ｈ”を出力する。

図６の信号検出回路によると、閾値調整制御部３２に与えられる複数サンプリング検出信号ＯＴＧの信頼性を高くすることができる。例えば、閾値電圧の調整を行う際に、検出信号ＣＭが“Ｈ”と“Ｌ”とを繰り返すような場合においても、閾値電圧の調整を正しく行うことができる。

なお、複数サンプリング検出回路３３６は、所定の回数連続してサンプル値が“Ｌ”である場合にのみ、“Ｌ”を複数サンプリング検出信号ＯＴＧとして出力するようにしてもよい。

（第２の実施形態）
図７は、本発明の第２の実施形態に係る信号検出回路のブロック図である。図７の信号検出回路は、比較部４１０と、検出部２０と、閾値調整制御部４３２とを備えている。比較部４１０は、比較器４１１，４１２と、ＯＲゲート４１３と、電圧発生器４１６，４１７とを有している。検出部２０については、図１を参照して説明したものと同様であるので、説明を省略する。

閾値調整制御部４３２は、検出信号ＣＭに応じて検出レベル調整信号ＯＦ１，ＯＦ２を生成して、電圧発生器４１６，４１７にそれぞれ出力する。電圧発生器４１６は、検出レベル調整信号ＯＦ１に応じた信号を発生して、比較器４１１のリファレンス入力端子に出力する。電圧発生器４１７は、検出レベル調整信号ＯＦ２に応じた信号を発生して、比較器４１２のリファレンス入力端子に出力する。

比較器４１１，４１２は、図１の比較器１２と同様に構成されている。比較器４１１の正入力端子及び負入力端子には、入力信号ＤＲＸ及びＮＤＲＸがそれぞれ入力されている。比較器４１２の正入力端子及び負入力端子には、入力信号ＮＤＲＸ及びＤＲＸがそれぞれ入力されている。ＯＲゲート４１３は、比較器４１１が出力する信号ＣＭ１と、比較器４１２が出力する信号ＣＭ２との論理和を求め、検出信号ＣＭとして閾値調整制御部４３２及び検出部２０に出力する。

トランジスタの閾値電圧のばらつきは、２つの比較器４１１，４１２において独立であるので、それぞれの閾値電圧を独立して調整することができるように構成されている。

閾値調整制御部４３２は、パワーオン信号ＰＯＮ、又はホットプラグ信号ＰＬＧが入力されると、比較器４１１，４１２の閾値電圧の調整を開始する。閾値調整制御部４３２は、検出レベル調整信号ＯＦ１，ＯＦ２を独立に、第１の実施形態と同様にして求める。ただし、検出レベル調整信号ＯＦ１を求める際には、比較器４１２の閾値電圧を最大に（検出レベル調整信号ＯＦ２を最大に）しておき、検出レベル調整信号ＯＦ２を求める際には、比較器４１１の閾値電圧を最大に（検出レベル調整信号ＯＦ１を最大に）しておく。

検出レベル調整信号ＯＦ１，ＯＦ２が求められた後において、比較器４１１，４１２の閾値電圧が共にＶＲであるとし、入力信号ＤＲＸ，ＮＤＲＸの電位をそれぞれＶ（ＤＲＸ），Ｖ（ＮＤＲＸ）とすると、検出信号ＣＭが“Ｈ”となる条件は、
｜Ｖ（ＤＲＸ）−Ｖ（ＮＤＲＸ）｜ ＞ ＶＲ
である。

このように、差動信号を入力とする比較器４１１と、この差動信号の極性を逆にした信号を入力とする比較器４１２とを備えているので、図７の信号検出回路は、差動信号の電圧が閾値電圧を越えていることを確実に検出することができ、スケルチ信号ＳＱＯＵＴを検出する際の信頼性を向上させることができる。

以上の実施形態の信号検出回路によると、比較器１２，４１１，４１２の閾値電圧を適切な値に調整するので、ノイズが入力信号として検出されたり、検出すべき信号が検出されなかったりすることを避けることができる。また、無信号時であっても検出信号ＣＭが“Ｈ”となるような場合に、入力信号を検出できるようにすることができる。

以上説明したように、本発明は、信号検出回路間で検出結果がばらつかないようにするので、受信信号の有無を検出するスケルチ回路等の信号検出回路に有用である。

本発明の第１の実施形態に係る信号検出回路のブロック図である。 図１の信号検出回路において、比較器の閾値電圧を調整する際の信号の変化の例を示すタイミングチャートである。 図１の信号検出回路における信号の理想的な場合のタイミングチャートである。 第１の変形例に係る信号検出回路の構成を示すブロック図である。 図４の信号検出回路において、比較器の閾値電圧を調整する際の信号の変化の例を示すタイミングチャートである。 第４の変形例に係る信号検出回路の構成を示すブロック図である。 本発明の第２の実施形態に係る信号検出回路のブロック図である。 従来の信号検出回路の例を示す回路図である。 （ａ）は、入力信号にノイズが含まれる場合であって、閾値が低い場合のスケルチ信号を示すグラフである。（ｂ）は、入力信号にノイズが含まれる場合であって、閾値が高い場合のスケルチ信号を示すグラフである。

符号の説明

１２ 比較器（比較部）
２０ 検出部
３２，２３２，４３２ 閾値調整制御部
２３４ メモリ
３３６ 複数サンプリング検出回路
４１０ 比較部

Claims (10)

1. 入力された差動信号の電圧の絶対値を第１の検出レベル調整信号に応じた閾値電圧と比較して、入力信号の有無を検出し、その結果を示す検出信号を出力する比較部と、
   前記検出信号に応じて前記第１の検出レベル調整信号を生成して出力する閾値調整制御部と、
   前記検出信号のレベルが変化を繰り返すか否かを検出する検出部とを備え、
   前記閾値調整制御部は、
   前記差動信号が入力されていないときに、前記検出信号が反転するまで、前記閾値電圧が単調に増加又は減少するように前記第１の検出レベル調整信号を変化させて、前記閾値電圧が適切になる前記第１の検出レベル調整信号を求め、出力するものである
   信号検出回路。
2. 請求項１に記載の信号検出回路において、
   前記閾値調整制御部は、
   入力信号が検出されたことを前記検出信号が示す場合には、前記閾値電圧が増加するように前記第１の検出レベル調整信号を変化させる
   ことを特徴とする信号検出回路。
3. 請求項１に記載の信号検出回路において、
   前記閾値調整制御部は、
   入力信号が検出されなかったことを前記検出信号が示す場合には、前記閾値電圧が減少するように前記第１の検出レベル調整信号を変化させ、前記検出信号が反転すると、その直前の前記第１の検出レベル調整信号を出力する
   ことを特徴とする信号検出回路。
4. 請求項１に記載の信号検出回路において、
   メモリを更に備え、
   前記閾値調整制御部は、
   前記メモリから格納されている値を読み出し、読み出された値を用いて前記第１の検出レベル調整信号を求める
   ことを特徴とする信号検出回路。
5. 請求項４に記載の信号検出回路において、
   前記閾値調整制御部は、
   前記メモリから読み出された値を、前記第１の検出レベル調整信号を変化させる際の初期値として用いる
   ことを特徴とする信号検出回路。
6. 請求項４に記載の信号検出回路において、
   前記閾値調整制御部は、
   前記閾値電圧が適切になる前記第１の検出レベル調整信号を求めてその値を前記メモリに格納し、その後、前記格納された値を前記メモリから読み出して前記第１の検出レベル調整信号として前記比較部に出力する
   ことを特徴とする信号検出回路。
7. 請求項１に記載の信号検出回路において、
   前記検出信号を複数回サンプリングして、入力信号が検出されたことを前記検出信号が示しているか否かを判断し、その結果を前記閾値調整制御部に出力する複数サンプリング検出回路を更に備える
   ことを特徴とする信号検出回路。
8. 請求項１に記載の信号検出回路において、
   前記閾値調整制御部は、
   前記検出信号に応じて第２の検出レベル調整信号を更に生成して出力するものであり、
   前記比較部は、
   前記入力された差動信号の電圧の絶対値が前記第１の検出レベル調整信号に応じた閾値電圧以上であるか否かを検出し、その結果を示す第１の比較結果信号を出力する第１の比較器と、
   前記差動信号の極性を逆にした信号を入力とし、その電圧の絶対値が前記第２の検出レベル調整信号に応じた閾値電圧以上であるか否かを検出し、その結果を示す第２の比較結果信号を出力する第２の比較器と、
   前記第１の比較結果信号と前記第２の比較結果信号との論理和を求めて前記検出信号として出力する論理和ゲートとを有するものである
   ことを特徴とする信号検出回路。
9. 請求項１に記載の信号検出回路において、
   前記閾値調整制御部は、
   当該信号検出回路へ電源が投入されると、前記閾値電圧が適切になるような前記第１の検出レベル調整信号を求める
   ことを特徴とする信号検出回路。
10. 請求項１に記載の信号検出回路において、
    前記閾値調整制御部は、
    前記差動信号を伝送するケーブルが接続されると、前記閾値電圧が適切になるような前記第１の検出レベル調整信号を求める
    ことを特徴とする信号検出回路。

Images