[go: up one dir, main page]

JP2007096479A - Inter-layer prediction encoding method and apparatus, inter-layer prediction decoding method and apparatus, and program and recording medium thereof - Google Patents

Inter-layer prediction encoding method and apparatus, inter-layer prediction decoding method and apparatus, and program and recording medium thereof Download PDF

Info

Publication number
JP2007096479A
JP2007096479A JP2005280201A JP2005280201A JP2007096479A JP 2007096479 A JP2007096479 A JP 2007096479A JP 2005280201 A JP2005280201 A JP 2005280201A JP 2005280201 A JP2005280201 A JP 2005280201A JP 2007096479 A JP2007096479 A JP 2007096479A
Authority
JP
Japan
Prior art keywords
layer
inter
prediction
hadamard
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005280201A
Other languages
Japanese (ja)
Inventor
Yukihiro Bando
幸浩 坂東
Masayuki Takamura
誠之 高村
Kazuto Kamikura
一人 上倉
Yoshiyuki Yashima
由幸 八島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2005280201A priority Critical patent/JP2007096479A/en
Priority to TW96107118A priority patent/TW200838319A/en
Publication of JP2007096479A publication Critical patent/JP2007096479A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Image Processing (AREA)

Abstract

【課題】階層間予測符号化方法において,アダマール変換を施す直流ブロックサイズを動的に変化させることで符号化効率の向上を図る。
【解決手段】アダマールモード設定部204は,直交変換結果の現階層の直流ブロックサイズと下位階層に対する直流ブロックサイズとの大小関係に応じてアダマールモードを設定する。アダマール変換選択部206は,設定された直流ブロックサイズに応じたアダマール変換を,アダマール変換部207〜209に行わせる。この変換係数の符号化情報に,設定したアダマールモードを示す情報を付加情報として加える。
【選択図】図11
In an inter-layer predictive coding method, coding efficiency is improved by dynamically changing a DC block size to be subjected to Hadamard transform.
A Hadamard mode setting unit 204 sets a Hadamard mode according to a magnitude relationship between a DC block size of a current layer and a DC block size of a lower layer of an orthogonal transformation result. The Hadamard transform selection unit 206 causes the Hadamard transform units 207 to 209 to perform Hadamard transform according to the set DC block size. Information indicating the set Hadamard mode is added as additional information to the encoding information of the transform coefficient.
[Selection] Figure 11

Description

本発明は,高能率画像信号符号化方法に関し,特に,階層間予測符号化において各階層のフレームに画面内予測を行い,予測誤差に対して直交変換を施し,得られた直交変換の直流成分に対してアダマール変換を施す階層間予測処理方法に関するものである。   The present invention relates to a high-efficiency image signal coding method, and in particular, in inter-layer prediction coding, intra-frame prediction is performed on frames of each layer, orthogonal transformation is performed on a prediction error, and a DC component of the obtained orthogonal transformation is obtained. The present invention relates to an inter-layer prediction processing method that performs Hadamard transform on.

近年,多様化するネットワーク環境・端末環境などに対応するためのスケーラブル符号化が注目を集めている。   In recent years, scalable coding to deal with diversifying network environments and terminal environments has attracted attention.

時間・空間・SNRスケーラビリティに対応した符号化方法として,Scalable Video Coding(SVC)が注目されている。非特許文献1で示されたJoint Scalable Video Model(JSVM)は,AVCをベースとした符号化方式であり,時間方向の片方向予測・両方向予測・フレーム内の空間的な予測,下位階層の補間信号を用いた階層間予測を用いている。予測誤差に対する直交変換,量子化,エントロピ符号化に関しては,JSVMはAVCの手法を踏襲している。このため,16×16画面内予測の場合,予測誤差に対して直交変換により得られる直流成分は,4×4成分毎にアダマール変換が施される。   As an encoding method corresponding to time, space, and SNR scalability, Scalable Video Coding (SVC) has attracted attention. The Joint Scalable Video Model (JSVM) shown in Non-Patent Document 1 is a coding method based on AVC. One-way prediction in the time direction, two-way prediction, spatial prediction in a frame, and lower layer interpolation. Inter-layer prediction using signals is used. JSVM follows the AVC method for orthogonal transform, quantization, and entropy coding for prediction errors. For this reason, in the case of 16 × 16 intra prediction, the direct current component obtained by orthogonal transform with respect to the prediction error is subjected to Hadamard transform for each 4 × 4 component.

図14は,JSVMにおけるブロック分割の例を示す図である。図14(a)に示すように,16×16画面内予測の場合,マクロブロックを4×4画素の16個のマクロブロックに分割する。分割した各4×4画素のブロックに直交変換を施すと,図14(b)にハッチングで示した部分に直流成分がくるので,これらの直流成分をまとめて,4×4画素の直流ブロックを構成し,これをアダマール変換の対象とする。   FIG. 14 is a diagram illustrating an example of block division in JSVM. As shown in FIG. 14A, in the case of 16 × 16 intra prediction, a macroblock is divided into 16 macroblocks of 4 × 4 pixels. When orthogonal transformation is applied to each divided 4 × 4 pixel block, a direct current component appears in the hatched portion in FIG. 14B. Therefore, these direct current components are combined to form a direct current block of 4 × 4 pixels. This is the target of Hadamard transform.

以下では,直流成分に対するアダマール変換のブロックサイズ(上述の例では,4×4)を直流ブロックサイズと呼ぶ。直流成分は4×4サイズの直交変換により生成されたものとすれば,16×16要素から,直流成分が抽出されたことになる。このように,直流ブロックサイズ内の直流成分が属していた変換係数領域でのブロック(上述の例では,16×16)をアダマールブロックと呼ぶ。
J.Reichel ,M.Wien and H.Schwarz,“Joint Scalable Video Model(JSVM)2.0 Reference Encoding Algorithm Description”,ISO/IEC JTC 1/SC 29/WG 11N 7084 ,April 2005,Buzan ,Korea
Hereinafter, the block size (4 × 4 in the above example) of the Hadamard transform for the DC component is referred to as a DC block size. If the direct current component is generated by orthogonal transformation of 4 × 4 size, the direct current component is extracted from 16 × 16 elements. In this way, a block (16 × 16 in the above example) in the transform coefficient region to which the DC component within the DC block size belongs is called a Hadamard block.
J. Reichel, M. Wien and H. Schwarz, “Joint Scalable Video Model (JSVM) 2.0 Reference Encoding Algorithm Description”, ISO / IEC JTC 1 / SC 29 / WG 11N 7084, April 2005, Buzan, Korea

前述の直流成分に対するアダマール変換は,直流成分間の相関を除去する目的により行われる処理である。ここで,注意すべきことは,画角が同じ場合,同程度の相関を示す範囲は画像の解像度により異なるということである。例えば,4096×2180画素のような高精細映像とQCIF(176×144画素)では,画角が同じ場合,同程度の相関を示す範囲は異なる可能性が高い。しかし,JSVMでは,直流ブロックサイズは,図14に示すように4×4に固定されており,改良の余地が残る。そこで,画像の解像度に応じて,直流ブロックサイズを動的に変化させる方法を検討する。これにより,さらなる符号化効率の向上が見込める。   The Hadamard transform for the DC component described above is a process performed for the purpose of removing the correlation between the DC components. Here, it should be noted that when the angle of view is the same, the range showing the same degree of correlation differs depending on the resolution of the image. For example, in a high-definition video such as 4096 × 2180 pixels and QCIF (176 × 144 pixels), if the angle of view is the same, the range showing the same degree of correlation is likely to be different. However, in JSVM, the DC block size is fixed at 4 × 4 as shown in FIG. 14, leaving room for improvement. Therefore, a method for dynamically changing the DC block size according to the resolution of the image is studied. As a result, further improvement in coding efficiency can be expected.

本発明はかかる事情に鑑みてなされたものであって,スケーラブル符号化において直交変換後の直流成分に対する効率的な符号化方法を確立することを目的とする。   The present invention has been made in view of such circumstances, and an object of the present invention is to establish an efficient encoding method for a DC component after orthogonal transform in scalable encoding.

以下では,第j階層の時刻tのフレーム内の座標(x,y)における画素値をfj (x,y,t)とし,fj (x,y,t)に対する復号信号をgj (x,y,t)とする。fj+1 (x,y,t)はfj (x,y,t)の2倍の空間解像度となる。例えば,f0 (x,y,t)がQCIFサイズであれば,f1 (x,y,t)はCIFサイズとなる。 In the following, the coordinates in the frame of time t of the j hierarchical (x, y) the pixel value at the f j (x, y, t ), f j (x, y, t) of the decoded signal for g j ( x, y, t). f j + 1 (x, y, t) has a spatial resolution twice that of f j (x, y, t). For example, if f 0 (x, y, t) is a QCIF size, f 1 (x, y, t) is a CIF size.

第j階層の時刻tのフレームにおけるアダマール変換のサイズをLj (t)×Lj (t)とする。本発明では,第j階層のアダマール変換のサイズから第j+1階層のアダマール変換のサイズを予測する仕組みを導入する。 Let the size of the Hadamard transform in the frame at time t in the j-th layer be L j (t) × L j (t). In the present invention, a mechanism for predicting the size of the Hadamard transform of the (j + 1) th layer from the size of the Hadamard transform of the jth layer is introduced.

すなわち,本発明の階層間予測符号化方法は,符号化対象の画像信号を空間解像度の異なる階層に分割し,各階層のフレームに画面内予測を行い,予測誤差に対して直交変換を施し,得られた直交変換の直流成分に対してアダマール変換を施す符号化方法において,アダマール変換のサイズを適応的に変化させ,そのアダマール変換のサイズを示すモード情報を付加情報として符号化情報に加えることを特徴とする。   That is, the inter-layer predictive encoding method of the present invention divides an image signal to be encoded into layers having different spatial resolutions, performs intra-frame prediction on frames of each layer, performs orthogonal transformation on prediction errors, In the encoding method in which the Hadamard transform is performed on the DC component of the obtained orthogonal transform, the size of the Hadamard transform is adaptively changed, and mode information indicating the size of the Hadamard transform is added to the encoded information as additional information. It is characterized by.

また,本発明の階層間予測符号化方法は,符号化対象の画像信号を空間解像度の異なる階層に分割し,各階層のフレームに画面内予測を行い,予測誤差に対して直交変換を施し,得られた直交変換の直流成分に対してアダマール変換を施す符号化方法において,直交変換結果の現階層の直流ブロックサイズと下位階層に対する直流ブロックサイズとの大小関係に応じて,アダマールモードを設定し,その設定したアダマールモードを示す情報を付加情報として符号化情報に加えることを特徴とする。   In addition, the inter-layer prediction encoding method of the present invention divides an image signal to be encoded into layers having different spatial resolutions, performs intra-frame prediction on frames of each layer, performs orthogonal transformation on prediction errors, In the encoding method for performing the Hadamard transform on the obtained DC component of the orthogonal transform, the Hadamard mode is set according to the magnitude relationship between the DC block size of the current layer and the DC block size of the lower layer of the orthogonal transform result. The information indicating the set Hadamard mode is added to the encoded information as additional information.

また,本発明の階層間予測画像復号方法は,画像信号を空間解像度の異なる階層に分割して階層間予測符号化した信号を復号する際に,各階層のフレームに対する画面内予測の予測誤差信号に対する直交変換の直流成分を得るために,逆アダマール変換を施す画像復号方法において,符号化情報の付加情報をもとに,逆アダマール変換のサイズを設定し,設定したサイズに従って逆アダマール変換を施すことを特徴とする。   Also, the inter-layer prediction image decoding method of the present invention, when decoding a signal obtained by dividing an image signal into layers having different spatial resolutions and performing inter-layer prediction encoding, predictive error signals for intra-frame prediction for frames of each layer. In the image decoding method that performs inverse Hadamard transform to obtain the DC component of orthogonal transform for, set the size of inverse Hadamard transform based on the additional information of the coding information, and perform inverse Hadamard transform according to the set size It is characterized by that.

また,本発明の階層間予測画像復号方法は,画像信号を空間解像度の異なる階層に分割して階層間予測符号化した信号を復号する際に,各階層のフレームに対する画面内予測の予測誤差信号に対する直交変換の直流成分を得るために,逆アダマール変換を施す画像復号方法において,付加情報および下位階層の逆アダマール変換のサイズをもとに,逆アダマール変換のサイズを設定し,設定したサイズに従って逆アダマール変換を施すことを特徴とする。   Also, the inter-layer prediction image decoding method of the present invention, when decoding a signal obtained by dividing an image signal into layers having different spatial resolutions and performing inter-layer prediction encoding, predictive error signals for intra-frame prediction for frames of each layer. In the image decoding method that performs inverse Hadamard transform to obtain the DC component of orthogonal transform for, the size of inverse Hadamard transform is set based on the size of the additional information and the inverse Hadamard transform of the lower layer, and according to the set size Inverse Hadamard transform is performed.

本発明は,スケーラブル符号化において,空間解像度の異なる階層ごとにアダマール変換のサイズを適応的に変化させることにより,イントラ予測符号化における予測誤差に対して符号化効率を向上させることが可能となる。本発明は,インター予測符号化に比較して,符号化効率の低いイントラ予測符号化に対し,階層間の相関を利用して符号化効率を向上させたアプローチといえる。   The present invention can improve coding efficiency for prediction errors in intra prediction coding by adaptively changing the size of Hadamard transform for each layer having different spatial resolutions in scalable coding. . The present invention can be said to be an approach in which the coding efficiency is improved by utilizing the correlation between layers, with respect to the intra prediction coding having a low coding efficiency as compared with the inter prediction coding.

図1〜図3は,本発明の実施形態における各階層間のアダマール変換のサイズと直流ブロックサイズの関係を示す図である。   1 to 3 are diagrams showing the relationship between the size of Hadamard transform between layers and the DC block size in the embodiment of the present invention.

本実施形態では,各階層におけるフレームの解像度に応じて,直流ブロックサイズを動的に変化させる。その際,符号化対象階層の直流ブロックサイズは,下位階層の直流ブロックサイズを用いて表現する。これを図1〜図3の例を用いて説明する。なお,いずれの図においても,破線で示した矩形領域毎に直交変換が施される。同正方形のサイズをs×s(s=4,8)とする。実線で示した矩形領域のサイズがアダマール変換のサイズとなる。   In the present embodiment, the DC block size is dynamically changed according to the frame resolution in each layer. At this time, the DC block size of the encoding target layer is expressed using the DC block size of the lower layer. This will be described with reference to the examples of FIGS. In any of the figures, orthogonal transformation is performed for each rectangular area indicated by a broken line. The size of the square is s × s (s = 4, 8). The size of the rectangular area indicated by the solid line is the size of the Hadamard transform.

図1は,上下階層でアダマール変換のサイズが変化しない場合の例を示している。同図では,第j階層,第j+1階層のいずれも,アダマール変換のサイズは4s×4sであり,対応する直流ブロックサイズは4×4である。この場合,アダマールモードを“1”として符号化情報に加える。一方,復号側では,アダマールモードとして“1”を受け取った場合,復号対象階層のアダマール変換のサイズおよび直流ブロックサイズは,下位階層の同サイズと等しいサイズに設定する。   FIG. 1 shows an example in which the size of the Hadamard transform does not change in the upper and lower layers. In the figure, the size of Hadamard transform is 4 s × 4 s and the corresponding DC block size is 4 × 4 in both the j-th layer and the j + 1-th layer. In this case, the Hadamard mode is added to the encoded information as “1”. On the other hand, on the decoding side, when “1” is received as the Hadamard mode, the size of the Hadamard transform and the DC block size of the decoding target layer are set to the same size as the same size of the lower layer.

図2は,上位階層においてアダマール変換のサイズが拡大する場合の例を示している。同図では,第j階層および第j+1階層のアダマール変換のサイズは,各々4s×4s(第j階層),8s×8s(第j+1階層)であり,対応する直流ブロックサイズは4×4(第j階層),8×8(第j+1階層)である。これの場合,アダマールモードを“0”として符号化情報に加える。一方,復号側では,アダマールモードとして“0”を受け取った場合,復号対象階層のアダマール変換のサイズおよび直流ブロックサイズは,下位階層の同サイズの2倍に設定する。同程度の相関を示す範囲が画像の解像度に比例して拡大する場合などに,本モードの使用により,符号化効率の向上が見込める。   FIG. 2 shows an example in which the size of the Hadamard transform increases in the upper layer. In the figure, the sizes of the Hadamard transforms of the j-th layer and the j + 1-th layer are 4s × 4s (j-th layer) and 8s × 8s (j + 1-th layer), respectively, and the corresponding DC block size is 4 × 4 (th-th layer). j hierarchy), 8 × 8 (j + 1 hierarchy). In this case, the Hadamard mode is set to “0” and added to the encoded information. On the other hand, on the decoding side, when “0” is received as the Hadamard mode, the size of the Hadamard transform and the DC block size of the decoding target layer are set to twice the same size of the lower layer. When the range showing the same degree of correlation expands in proportion to the resolution of the image, the use of this mode can improve the coding efficiency.

図3は,上位階層においてアダマール変換のサイズが縮小する場合の例を示している。同図では,第j階層および第j+1階層のアダマール変換のサイズは,各々4s×4s(第j階層),2s×2s(第j+1階層)であり,対応する直流ブロックサイズは4×4(第j階層),2×2(第j+1階層)である。この場合,アダマールモードを“2”として符号化情報に加える。一方,復号側では,アダマールモードとして“2”を受け取った場合,復号対象階層のアダマール変換のサイズおよび直流ブロックサイズは,下位階層の同サイズの1/2倍に設定する。解像度の拡大に伴い,細かなテクスチャ等が顕在化し,より小さな領域単位での領域分割が必要となった場合などに,本モードの使用により符号化効率の向上が見込める。   FIG. 3 shows an example in which the size of Hadamard transform is reduced in the upper layer. In the figure, the sizes of the Hadamard transforms of the j-th layer and the j + 1-th layer are 4s × 4s (j-th layer) and 2s × 2s (j + 1-th layer), respectively, and the corresponding DC block size is 4 × 4 (th-layer). j hierarchy), 2 × 2 (j + 1 hierarchy). In this case, the Hadamard mode is added to the encoded information as “2”. On the other hand, on the decoding side, when “2” is received as the Hadamard mode, the size of the Hadamard transform and the DC block size of the decoding target layer are set to ½ times the same size of the lower layer. Use of this mode can be expected to improve the coding efficiency when fine textures and the like become apparent as the resolution increases and it is necessary to divide the area into smaller areas.

本実施形態では,各階層の符号化において以上の3つのモードを選択するものとする。選択の方法は別途与えられるものとする。例えば,次のラグランジェコスト関数,
J=D+λR
を設定し,同コストを最小化するモードを選択する方法がある。ここで,Dはアダマール変換係数の量子化後の歪み量(例えば,二乗誤差和)であり,Rは,量子化後のアダマール変換係数の符号量である。また,λは,量子化パラメータの値に応じて,あるいは予備実験に基づき与えられるモードである。なお,本実施形態では,3種類のモードを用いているが,本発明の実施において3種類のモードではなく,例えばアダマールモード0とアダマールモード1の2種類のモードだけを用いてもよい。
In the present embodiment, it is assumed that the above three modes are selected in the encoding of each layer. The method of selection shall be given separately. For example, the Lagrangian cost function
J = D + λR
To select the mode that minimizes the cost. Here, D is a distortion amount (for example, square error sum) after quantization of the Hadamard transform coefficient, and R is a code amount of the Hadamard transform coefficient after quantization. Λ is a mode given according to the value of the quantization parameter or based on a preliminary experiment. In this embodiment, three types of modes are used. However, in the embodiment of the present invention, only two types of modes, for example, Hadamard mode 0 and Hadamard mode 1, may be used.

図4に,本実施形態におけるアダマールモードの定義を示す。アダマールモードとその条件は,以下のとおりである。
・アダマールモード0:現階層の直流ブロックサイズは下位階層の直流ブロックサイズの2倍である。
・アダマールモード1:現階層の直流ブロックサイズは下位階層の直流ブロックサイズに等しい。
・アダマールモード2:現階層の直流ブロックサイズは下位階層の直流ブロックサイズの1/2倍である。
FIG. 4 shows the definition of Hadamard mode in this embodiment. The Hadamard mode and its conditions are as follows.
Hadamard mode 0: The DC block size of the current layer is twice the DC block size of the lower layer.
Hadamard mode 1: The DC block size of the current layer is equal to the DC block size of the lower layer.
Hadamard mode 2: The DC block size of the current layer is ½ times the DC block size of the lower layer.

図5は,スライス毎に異なるアダマールモードを指定した場合の例を示している。図5に示すように,アダマール変換のサイズはフレーム内の局所的な性質に応じて,スライス単位で変化させることも可能である。また,直流ブロックサイズの最小値を予め設定することも可能である。例えば,直流ブロックサイズの最小値を4×4に設定した場合,常に4×4以上の直流ブロックサイズを設定するものとする。   FIG. 5 shows an example in which a different Hadamard mode is specified for each slice. As shown in FIG. 5, the size of the Hadamard transform can be changed in units of slices according to the local nature in the frame. It is also possible to preset a minimum value of the DC block size. For example, when the minimum value of the DC block size is set to 4 × 4, a DC block size of 4 × 4 or more is always set.

〔符号化処理〕
本発明は,SVCのイントラ符号化にて使用する。図6は,本発明の実施形態に係る符号化処理の流れを示す。以下,図6を参照して,本実施形態の符号化処理の流れについて説明する。
[ステップS1]:予測誤差をレジスタから読み出す。もし,予測誤差がレジスタに格納されていない場合は,この処理はスキップする。
[ステップS2]:ステップS1で読み出した予測誤差を入力とし,直交変換を施す処理を行い,変換係数を出力する。
[ステップS3]:ステップS2で算出した変換係数を入力とし,同変換係数が直流成分か否かの判定処理を行い,真の場合は,ステップS5の処理に移り,偽の場合は,ステップS4の処理に移る。
[ステップS4]:変換係数が直流成分でない場合,同変換係数をレジスタに書き出し,ステップS7へ進む。
[ステップS5]:変換係数の直流成分を入力とし,アダマール変換処理を行い,アダマール変換係数を算出する。
[ステップS6]:ステップS5にて算出したアダマール変換係数をレジスタに書き出す。
[ステップS7]:ステップS4およびステップS6にてレジスタに書き出した変換係数およびアダマール変換係数を入力とし,量子化処理を行い,量子化値をレジスタに書き出す。
[ステップS8]:ステップS7で出力した量子化値を入力とし,局所復号処理を行い復号信号をレジスタに書き出す。なお,本処理の詳細については,図8におけるステップS32と同じであり,図8を用いて後述する。
[ステップS9]:ステップS8で出力した局所復号信号および符号化対象信号を入力とし,画面内予測を行い,予測信号を算出する。
[ステップS10]:予測信号および符号化対象信号を入力とし,予測誤差を算出し,算出した予測誤差をレジスタに書き出す。
[ステップS11]:ステップS10で出力した予測誤差を入力とし,エントロピ符号化を行い,符号化結果をレジスタに書き出す。
[ステップS12]:以上のステップS1〜S11の処理を全てのマクロブロックについて行う。
[Encoding process]
The present invention is used in SVC intra coding. FIG. 6 shows the flow of the encoding process according to the embodiment of the present invention. Hereinafter, the flow of the encoding process of the present embodiment will be described with reference to FIG.
[Step S1]: The prediction error is read from the register. If the prediction error is not stored in the register, this process is skipped.
[Step S2]: The prediction error read in step S1 is input, orthogonal transform is performed, and a transform coefficient is output.
[Step S3]: The conversion coefficient calculated in Step S2 is input, and a determination process is performed to determine whether the conversion coefficient is a DC component. If true, the process proceeds to Step S5. If false, Step S4 is performed. Move on to processing.
[Step S4]: If the conversion coefficient is not a DC component, the conversion coefficient is written to the register, and the process proceeds to Step S7.
[Step S5]: The direct current component of the transform coefficient is input, Hadamard transform processing is performed, and the Hadamard transform coefficient is calculated.
[Step S6]: The Hadamard transform coefficient calculated in step S5 is written to the register.
[Step S7]: The transform coefficient and Hadamard transform coefficient written in the register in steps S4 and S6 are input, quantization processing is performed, and the quantized value is written in the register.
[Step S8]: The quantized value output in step S7 is input, local decoding is performed, and the decoded signal is written to the register. The details of this process are the same as step S32 in FIG. 8, and will be described later with reference to FIG.
[Step S9]: The local decoded signal and the encoding target signal output in step S8 are input, intra prediction is performed, and a prediction signal is calculated.
[Step S10]: A prediction error and an encoding target signal are input, a prediction error is calculated, and the calculated prediction error is written to a register.
[Step S11]: The prediction error output in step S10 is input, entropy encoding is performed, and the encoding result is written to a register.
[Step S12]: The above steps S1 to S11 are performed for all macroblocks.

次に,図6のステップS5におけるアダマール変換処理の詳細について,図7を用いて説明する。図7は,本発明の実施形態に係るアダマール変換処理の流れを示している。
[ステップS21]:アダマール変換のサイズ,直流ブロックサイズを設定する。なお,具体的な設定方法は外部から与えられるものとする。
[ステップS22]:ステップS21で設定した直流ブロックサイズを入力とし,同直流ブロックサイズに対応するアダマール変換の変換式を読み込む。
[ステップS23]:ステップS22で設定したアダマール変換の変換式,および予測誤差を入力とし,予測誤差に対してアダマール変換を行い,変換係数をレジスタに書き出す。
[ステップS24]:一方,下位階層の直流ブロックサイズを読み込む。
[ステップS25]:下位階層の直流ブロックサイズおよび現階層の直流ブロックサイズを入力とし,両者の比較処理を行い,現階層の直流ブロックサイズが下位階層の直流ブロックサイズの2倍のサイズとなるか否かの判定処理を行い,真の場合は,ステップS29の処理に移り,偽の場合は,ステップS26の処理に移る。
[ステップS26]:下位階層の直流ブロックサイズおよび現階層の直流ブロックサイズを入力とし,両者の比較処理を行い,現階層の直流ブロックサイズと下位階層の直流ブロックサイズが等しいか否かの判定処理を行い,真の場合は,ステップS28の処理に移り,偽の場合は,ステップS27の処理に移る。
[ステップS27]:現階層の直流ブロックサイズが下位階層の直流ブロックサイズより小さい場合,アダマールモードを2として,レジスタに書き出す。
[ステップS28]:現階層の直流ブロックサイズが下位階層の直流ブロックサイズと等しい場合,アダマールモードを1として,レジスタに書き出す。
[ステップS29]:現階層の直流ブロックサイズが下位階層の直流ブロックサイズより大きい場合,アダマールモードを0として,レジスタに書き出す。
Next, details of the Hadamard transform process in step S5 in FIG. 6 will be described with reference to FIG. FIG. 7 shows the flow of Hadamard transform processing according to the embodiment of the present invention.
[Step S21]: A Hadamard transform size and a DC block size are set. It should be noted that a specific setting method is given from the outside.
[Step S22]: The DC block size set in step S21 is input, and a Hadamard transform conversion formula corresponding to the DC block size is read.
[Step S23]: The Hadamard transform conversion equation set in Step S22 and the prediction error are input, Hadamard transform is performed on the prediction error, and the transform coefficient is written to the register.
[Step S24]: On the other hand, the DC block size of the lower layer is read.
[Step S25]: Input the DC block size of the lower layer and the DC block size of the current layer, compare both, and check whether the DC block size of the current layer is twice the DC block size of the lower layer If it is true, the process proceeds to step S29. If it is false, the process proceeds to step S26.
[Step S26]: The DC block size of the lower layer and the DC block size of the current layer are input, and comparison processing is performed between them to determine whether the DC block size of the current layer and the DC block size of the lower layer are equal. If true, the process proceeds to step S28. If false, the process proceeds to step S27.
[Step S27]: If the DC block size of the current layer is smaller than the DC block size of the lower layer, Hadamard mode is set to 2 and written to the register.
[Step S28]: If the DC block size of the current layer is equal to the DC block size of the lower layer, the Hadamard mode is set to 1 and written to the register.
[Step S29]: If the DC block size of the current layer is larger than the DC block size of the lower layer, the Hadamard mode is set to 0 and written to the register.

〔復号処理〕
本発明の復号処理は,SVCのイントラ符号化フレームの復号時に使用する。図8は,本発明の実施形態に係る復号処理の流れを示す。以下,図8を参照して,本実施形態の復号処理の流れについて説明する。
[ステップS31]:符号化ビットストリームを入力とし,エントロピ復号処理を行い,復号された量子化値をレジスタに書き出す。
[ステップS32]:以下のステップS33−S38からなる局所復号処理を実行する。
[ステップS33]:ステップS31で出力された量子化値を入力とし,逆量子化処理を行い,変換係数をレジスタに書き出す。
[ステップS34]:ステップS33で出力した変換係数を入力とし,同変換係数が直交変換の直流成分に対するアダマール変換係数であるか否かの判定処理を行い,真の場合,ステップS36の処理に移り,偽の場合,ステップS35の処理に移る。
[ステップS35]:変換係数が直流成分に対するアダマール変換係数でない場合,同変換係数(復号交流係数)をレジスタに書き出し,ステップS38の処理に移る。
[ステップS36]:変換係数が直流成分に対するアダマール変換係数の場合,同変換係数を入力とし,逆アダマール変換処理を行い,直交変換の直流成分を算出する。
[ステップS37]:ステップS36で算出された直流成分の復号直流係数を入力とし,レジスタに書き出す。
[ステップS38]:ステップS35,ステップS37より直交変換の変換係数を入力とし,逆直交変換処理を行い,復号予測誤差を算出し,レジスタに書き出す。
[ステップS39]:予測時に参照する復号信号を入力とし,画面内予測処理を行い,予測信号をレジスタに書き出す。
[ステップS40]:ステップS38にて算出された復号予測誤差,ステップS39にて算出された予測信号を入力とし,両者を加算し,復号信号を得る処理を行い,同復号信号をレジスタに書き出す。
[ステップS41]:以上のステップS31〜S40の処理を全てのマクロブロックに対して繰り返す。
[Decryption process]
The decoding process of the present invention is used when decoding an SVC intra-coded frame. FIG. 8 shows a flow of decoding processing according to the embodiment of the present invention. Hereinafter, the flow of the decoding process of the present embodiment will be described with reference to FIG.
[Step S31]: An encoded bit stream is input, entropy decoding is performed, and the decoded quantized value is written to a register.
[Step S32]: A local decoding process including the following steps S33 to S38 is executed.
[Step S33]: The quantized value output in step S31 is input, inverse quantization processing is performed, and the transform coefficient is written to the register.
[Step S34]: Using the transform coefficient output in step S33 as input, it is determined whether or not the transform coefficient is a Hadamard transform coefficient for the DC component of the orthogonal transform. If true, the process proceeds to step S36. If false, the process proceeds to step S35.
[Step S35]: If the transform coefficient is not a Hadamard transform coefficient for the DC component, the transform coefficient (decoded AC coefficient) is written to the register, and the process proceeds to step S38.
[Step S36]: When the transform coefficient is a Hadamard transform coefficient with respect to a DC component, the transform coefficient is input, an inverse Hadamard transform process is performed, and a DC component of orthogonal transform is calculated.
[Step S37]: The decoded DC coefficient of the DC component calculated in step S36 is input and written to the register.
[Step S38]: The transform coefficient of the orthogonal transform is input from steps S35 and S37, the inverse orthogonal transform process is performed, the decoding prediction error is calculated, and written to the register.
[Step S39]: The decoded signal to be referred to at the time of prediction is input, intra prediction processing is performed, and the prediction signal is written to the register.
[Step S40]: The decoding prediction error calculated in step S38 and the prediction signal calculated in step S39 are input, and both are added to obtain a decoded signal, and the decoded signal is written to the register.
[Step S41]: The above steps S31 to S40 are repeated for all macroblocks.

図8のステップS36における逆アダマール変換処理の流れを,図9を用いて説明する。図9は,本発明の実施形態に係る逆アダマール変換処理の流れを示す。
[ステップS51]:アダマールモードを読み込む。
[ステップS52]:下位階層の直流ブロックサイズを読み込む。
[ステップS53]:アダマールモードおよび下位階層の直流ブロックサイズを入力とし,アダマールモードが0か否かの判定処理を行い,真の場合,ステップS57の処理に移り,偽の場合,ステップS54の処理に移る。
[ステップS54]:アダマールモードおよび下位階層の直流ブロックサイズを入力とし,アダマールモードが1か否かの判定処理を行い,真の場合,ステップS56の処理に移り,偽の場合,ステップS55の処理に移る。
[ステップS55]:アダマールモードが2の場合,下位階層の直流ブロックサイズを1/2倍したものを現階層の直流ブロックサイズとしてレジスタに書き出す。
[ステップS56]:アダマールモードが1の場合,下位階層の直流ブロックサイズを現階層の直流ブロックサイズとしてレジスタに書き出す。
[ステップS57]:アダマールモードが0の場合,下位階層の直流ブロックサイズを2倍したものを現階層の直流ブロックサイズとしてレジスタに書き出す。
[ステップS58]:ステップS55,S56,S57にて出力した直流ブロックサイズを入力とし,同直流ブロックサイズに対応した逆アダマール変換式を選択する。
[ステップS59]:直流ブロックに含まれる直流成分を入力とし,ステップS58で選択した逆アダマール変換式を用いて逆アダマール変換処理を行い,変換結果をレジスタに書き出す。
The flow of the inverse Hadamard transform process in step S36 in FIG. 8 will be described with reference to FIG. FIG. 9 shows the flow of inverse Hadamard transform processing according to the embodiment of the present invention.
[Step S51]: Read Hadamard mode.
[Step S52]: The DC block size of the lower layer is read.
[Step S53]: The Hadamard mode and the DC block size of the lower layer are input, and a determination process is performed to determine whether the Hadamard mode is 0. If true, the process proceeds to Step S57. If false, the process proceeds to Step S54. Move on.
[Step S54]: The Hadamard mode and the DC block size of the lower layer are input, and it is determined whether or not the Hadamard mode is 1. If true, the process proceeds to Step S56, and if false, the process of Step S55 is performed. Move on.
[Step S55]: When the Hadamard mode is 2, a value obtained by halving the DC block size of the lower layer is written in the register as the DC block size of the current layer.
[Step S56]: When the Hadamard mode is 1, the DC block size of the lower layer is written to the register as the DC block size of the current layer.
[Step S57]: When the Hadamard mode is 0, a value obtained by doubling the DC block size of the lower layer is written to the register as the DC block size of the current layer.
[Step S58]: The DC block size output in steps S55, S56, and S57 is input, and an inverse Hadamard transform equation corresponding to the DC block size is selected.
[Step S59]: The direct current component included in the direct current block is input, the inverse Hadamard transform process is performed using the inverse Hadamard transform formula selected in Step S58, and the conversion result is written to the register.

〔符号化装置〕
図10は,本発明の実施形態に係る符号化装置の構成例を示す。以下,図10を参照して,本実施形態の符号化装置の構成について説明する。
[Encoder]
FIG. 10 shows a configuration example of the encoding device according to the embodiment of the present invention. Hereinafter, the configuration of the encoding apparatus of the present embodiment will be described with reference to FIG.

直交変換処理部101は,符号化信号と予測信号の差分である予測誤差を入力とし,直交変換を施す処理を行い,変換係数を交流成分,直流成分に分けて,各々,交流成分記憶部102,直流成分記憶部103に書き出す。アダマール変換処理部104は,直流成分記憶部103から読み出した直流成分を入力とし,アダマール変換処理を行い,変換係数を変換係数記憶部105に書き出す。なお,このアダマール変換処理部104の詳細は,図11を用いて後述する。   The orthogonal transform processing unit 101 receives a prediction error that is a difference between the encoded signal and the prediction signal, performs orthogonal transform, divides the transform coefficient into an AC component and a DC component, and each AC component storage unit 102 , And write to the DC component storage unit 103. The Hadamard transform processing unit 104 receives the DC component read from the DC component storage unit 103 as input, performs Hadamard transform processing, and writes the transform coefficient in the transform coefficient storage unit 105. Details of the Hadamard transform processing unit 104 will be described later with reference to FIG.

量子化処理部106は,交流成分記憶部102から読み出した交流成分,変換係数記憶部105から読み出したアダマール変換係数を入力とし,量子化処理を行い,量子化値を量子化記憶部107に書き出す。エントロピ符号化部108は,量子化記憶部107から読み出した量子化値を入力とし,エントロピ符号化処理を行い,符号化結果を符号化ビット記憶部109に書き出す。   The quantization processing unit 106 receives the AC component read from the AC component storage unit 102 and the Hadamard transform coefficient read from the transform coefficient storage unit 105 as input, performs quantization processing, and writes the quantization value to the quantization storage unit 107. . The entropy encoding unit 108 receives the quantized value read from the quantization storage unit 107 as input, performs entropy encoding processing, and writes the encoded result to the encoded bit storage unit 109.

一方,局所復号処理部110は,量子化記憶部107から読み出した量子化値を入力とし,局所復号処理を行い,得られた局所復号信号を復号信号記憶部111に書き出す。なお,この局所復号処理部110は,図12の局所復号処理部313と同様であり,詳細は図12の説明の際に示す。画面内予測処理部112は,復号信号記憶部111から読み出した局所復号信号を入力とし,画面内予測処理を行い,予測信号を予測信号記憶部113に書き出す。   On the other hand, the local decoding processing unit 110 receives the quantized value read from the quantization storage unit 107, performs local decoding processing, and writes the obtained local decoded signal to the decoded signal storage unit 111. The local decoding processing unit 110 is the same as the local decoding processing unit 313 in FIG. 12, and details will be described in the description of FIG. The intra-screen prediction processing unit 112 receives the local decoded signal read from the decoded signal storage unit 111 as input, performs an intra-screen prediction process, and writes the prediction signal to the prediction signal storage unit 113.

次に,図10のアダマール変換処理部104の詳細について,図11を用いて説明する。図11は,本発明の実施形態に係るアダマール変換処理部の構成例を示す。   Next, details of the Hadamard transform processing unit 104 in FIG. 10 will be described with reference to FIG. FIG. 11 shows a configuration example of the Hadamard transform processing unit according to the embodiment of the present invention.

直流ブロックサイズ設定部201は,直流ブロックサイズを設定し,直流ブロックサイズ記憶部202に書き出す。なお,直流ブロックサイズは予め外部から与えられてもよく,また,発生符号量の予測・推定などにより適応的に決められるようになっていてもよい。下位階層直流ブロックサイズ記憶部203は,書き込まれた下位階層の直流ブロックサイズを記憶する。   The DC block size setting unit 201 sets a DC block size and writes it to the DC block size storage unit 202. The DC block size may be given in advance from the outside, or may be adaptively determined by predicting / estimating the amount of generated code. The lower layer DC block size storage unit 203 stores the written lower layer DC block size.

アダマールモード設定部204は,直流ブロックサイズ記憶部202,および下位階層直流ブロックサイズ記憶部203から読み出した現階層の直流ブロックサイズと,下位階層の直流ブロックサイズとを入力とし,アダマールモードを設定する処理を行い,アダマールモード記憶部205に書き出す。なお,アダマールモードの設定は,前述した図4の定義に従う。   The Hadamard mode setting unit 204 inputs the current block DC block size read from the DC block size storage unit 202 and the lower layer DC block size storage unit 203 and the DC block size of the lower layer, and sets the Hadamard mode. Processing is performed and the result is written in the Hadamard mode storage unit 205. The Hadamard mode is set according to the definition shown in FIG.

アダマール変換選択部206は,直流ブロックサイズ記憶部202から読み出した直流ブロックサイズを入力とし,直流ブロックサイズに対応するアダマール変換を選択する処理を行い,対応するサイズのアダマール変換部207,208,209に移動し,アダマール変換処理を行い,アダマール変換係数を算出する。   The Hadamard transform selection unit 206 receives the DC block size read from the DC block size storage unit 202 as input, performs a process of selecting the Hadamard transform corresponding to the DC block size, and has a corresponding size Hadamard transform unit 207, 208, 209. To perform Hadamard transform processing and calculate Hadamard transform coefficients.

〔復号装置〕
図12は,本発明の実施形態に係る復号装置の構成例を示す。以下,図12を参照して,本実施形態の復号装置の構成について説明する。
[Decoding device]
FIG. 12 shows a configuration example of a decoding device according to the embodiment of the present invention. Hereinafter, the configuration of the decoding apparatus of the present embodiment will be described with reference to FIG.

符号化ビット記憶部301は,書き込まれた符号化ビットストリームを記憶する。エントロピ復号部302は,符号化ビット記憶部301から読み出した符号化ビットストリームを入力とし,エントロピ復号処理を行い,算出した量子化値を量子化記憶部303に書き出す。なお,以下の逆量子化処理部304から逆直交変換処理部309までが,局所復号処理部313となる。   The coded bit storage unit 301 stores the written coded bit stream. The entropy decoding unit 302 receives the encoded bit stream read from the encoded bit storage unit 301 as input, performs entropy decoding processing, and writes the calculated quantization value to the quantization storage unit 303. Note that the following inverse quantization processing unit 304 to inverse orthogonal transform processing unit 309 are the local decoding processing unit 313.

逆量子化処理部304は,量子化記憶部303から読み出した量子化値を入力とし,逆量子化処理を行い,直交変換の直流成分に対するアダマール変換係数を復号変換係数記憶部305に書き出し,直交変換の交流成分を復号交流成分記憶部308に書き出す。   The inverse quantization processing unit 304 receives the quantized value read from the quantization storage unit 303, performs inverse quantization processing, writes Hadamard transform coefficients for the DC component of orthogonal transform to the decoded transform coefficient storage unit 305, and performs orthogonal processing. The AC component of the conversion is written in the decoded AC component storage unit 308.

逆アダマール変換処理部306は,復号変換係数記憶部305から読み出した直交変換の直流成分に対するアダマール変換係数を入力とし,逆アダマール変換処理を行い,得られた直交変換の直流成分を復号直流成分記憶部307に書き出す。なお,逆アダマール変換処理部306の詳細は,図13を用いて後述する。   The inverse Hadamard transform processing unit 306 receives the Hadamard transform coefficient for the DC component of the orthogonal transform read from the decoded transform coefficient storage unit 305 as input, performs the inverse Hadamard transform process, and stores the obtained DC component of the orthogonal transform in the decoded DC component storage. Write to part 307. Details of the inverse Hadamard transform processing unit 306 will be described later with reference to FIG.

逆直交変換処理部309は,復号直流成分記憶部307から読み出した直流成分と,復号交流成分記憶部308から読み出した交流成分を入力とし,逆直交変換処理を行い,得られた復号予測誤差を復号信号記憶部310に書き出す。画面内予測処理部311は,復号信号記憶部310から読み出した復号予測誤差を入力とし,画面内予測処理を行い,得られた予測信号を予測信号記憶部312に書き出す。   The inverse orthogonal transform processing unit 309 receives the DC component read from the decoded DC component storage unit 307 and the AC component read from the decoded AC component storage unit 308, performs inverse orthogonal transform processing, and obtains the obtained decoding prediction error. Write to the decoded signal storage unit 310. The intra-screen prediction processing unit 311 receives the decoded prediction error read from the decoded signal storage unit 310, performs an intra-screen prediction process, and writes the obtained prediction signal to the prediction signal storage unit 312.

図12の逆アダマール変換処理部306について,図13を用いて説明する。図13は,本発明の実施形態に係る逆アダマール変換処理部の構成例を示す。   The inverse Hadamard transform processing unit 306 in FIG. 12 will be described with reference to FIG. FIG. 13 shows a configuration example of the inverse Hadamard transform processing unit according to the embodiment of the present invention.

アダマールモード記憶部401は,書き込まれたアダマールモードを記憶する。下位階層直流ブロックサイズ記憶部402は,書き込まれた下位階層の直流ブロックサイズを記憶する。   The Hadamard mode storage unit 401 stores the written Hadamard mode. The lower layer DC block size storage unit 402 stores the written lower layer DC block size.

直流ブロックサイズ設定部403は,アダマールモード記憶部401から読み出したアダマールモードと,下位階層直流ブロックサイズ記憶部402から読み出した下位階層の直流ブロックサイズを入力とし,直流ブロックサイズを求める処理を行い,求めた直流ブロックサイズを直流ブロックサイズ記憶部405に書き出す。なお,直流ブロックサイズの設定は,前述した図4の定義に従う。   The DC block size setting unit 403 receives the Hadamard mode read from the Hadamard mode storage unit 401 and the lower layer DC block size read from the lower layer DC block size storage unit 402, and performs a process for obtaining the DC block size. The obtained DC block size is written in the DC block size storage unit 405. The DC block size is set according to the definition shown in FIG.

アダマール変換選択部406は,直流ブロックサイズ記憶部405から読み出した直流ブロックサイズを入力とし,直流ブロックサイズに対応する逆アダマール変換を選択する処理を行い,対応するサイズの逆アダマール変換部407,408,409を起動する。選択された逆アダマール変換部407,408,409は,逆アダマール変換処理を行い,直流成分の復号信号を算出する。   The Hadamard transform selection unit 406 receives the DC block size read from the DC block size storage unit 405 as input, performs a process of selecting an inverse Hadamard transform corresponding to the DC block size, and performs inverse Hadamard transform units 407 and 408 having the corresponding sizes. , 409. The selected inverse Hadamard transform units 407, 408, and 409 perform inverse Hadamard transform processing and calculate a decoded signal of the DC component.

以上の実施形態では,直交変換結果の現階層の直流ブロックサイズと下位階層に対する直流ブロックサイズとの大小関係に応じてアダマールモードを定義し,設定する例を説明したが,下位階層のアダマール変換のサイズとは独立に,発生符号量とアダマール変換係数の量子化後の歪み量との予測・推定をもとに,アダマール変換のサイズを適応的に変換させ,そのサイズ情報をモード情報として符号化情報に加える実施も可能である。この場合,復号側ではモード情報の復号結果から逆アダマール変換のサイズを設定する。   In the above embodiment, the example in which the Hadamard mode is defined and set according to the magnitude relationship between the DC block size of the current hierarchy and the DC block size of the lower hierarchy as a result of the orthogonal transformation has been described. Independent of the size, the size of the Hadamard transform is adaptively converted based on prediction and estimation of the generated code amount and the distortion amount after quantization of the Hadamard transform coefficient, and the size information is encoded as mode information. Implementation in addition to information is also possible. In this case, the size of the inverse Hadamard transform is set from the decoding result of the mode information on the decoding side.

以上の階層間予測符号化および復号の処理は,コンピュータとソフトウェアプログラムとによって実現することができ,そのプログラムをコンピュータ読み取り可能な記録媒体に記録して提供することも,ネットワークを通して提供することも可能である。   The above inter-layer prediction encoding and decoding processes can be realized by a computer and a software program, and the program can be provided by being recorded on a computer-readable recording medium or via a network. It is.

上下階層でアダマール変換のサイズが変化しない場合の例を示す図である。It is a figure which shows the example in case the size of Hadamard transform does not change in the upper and lower layers. 上位階層においてアダマール変換のサイズが拡大する場合の例を示す図である。It is a figure which shows the example in case the size of a Hadamard transform expands in an upper hierarchy. 上位階層においてアダマール変換のサイズが縮小する場合の例を示す図である。It is a figure which shows the example in case the size of a Hadamard transform reduces in an upper hierarchy. アダマールモードの定義説明図である。It is a definition explanatory view of Hadamard mode. スライス毎に異なるアダマールモードを指定した場合の例を示す図である。It is a figure which shows the example at the time of designating different Hadamard modes for every slice. 本発明の実施形態に係る符号化処理の流れを示す図である。It is a figure which shows the flow of the encoding process which concerns on embodiment of this invention. 本発明の実施形態に係るアダマール変換処理の流れを示す図である。It is a figure which shows the flow of the Hadamard transformation process which concerns on embodiment of this invention. 本発明の実施形態に係る復号処理の流れを示す図である。It is a figure which shows the flow of the decoding process which concerns on embodiment of this invention. 本発明の実施形態に係る逆アダマール変換処理の流れを示す図である。It is a figure which shows the flow of the inverse Hadamard transformation process which concerns on embodiment of this invention. 本発明の実施形態に係る符号化装置の構成例を示す図である。It is a figure which shows the structural example of the encoding apparatus which concerns on embodiment of this invention. 本発明の実施形態に係るアダマール変換処理部の構成例を示す図である。It is a figure which shows the structural example of the Hadamard transformation process part which concerns on embodiment of this invention. 本発明の実施形態に係る復号装置の構成例を示す図である。It is a figure which shows the structural example of the decoding apparatus which concerns on embodiment of this invention. 本発明の実施形態に係る逆アダマール変換処理部の構成例を示す図である。It is a figure which shows the structural example of the inverse Hadamard transformation process part which concerns on embodiment of this invention. JSVMにおけるブロック分割の例を示す図である。It is a figure which shows the example of the block division in JSVM.

符号の説明Explanation of symbols

101 直交変換処理部
102 交流成分記憶部
103 直流成分記憶部
104 アダマール変換処理部
105 変換係数記憶部
106 量子化処理部
107 量子化記憶部
108 エントロピ符号化部
109 符号化ビット記憶部
110 局所復号処理部
111 復号信号記憶部
112 画面内予測処理部
113 予測信号記憶部
201 直流ブロックサイズ設定部
202 直流ブロックサイズ記憶部
203 下位階層直流ブロックサイズ記憶部
204 アダマールモード設定部
205 アダマールモード記憶部
206 アダマール変換選択部
207,208,209 アダマール変換部
301 符号化ビット記憶部
302 エントロピ復号部
303 量子化記憶部
304 逆量子化処理部
305 復号変換係数記憶部
306 逆アダマール変換処理部
307 復号直流成分記憶部
308 復号交流成分記憶部
309 逆直交変換処理部
310 復号信号記憶部
311 画面内予測処理部
312 予測信号記憶部
313 局所復号処理部
401 アダマールモード記憶部
402 下位階層直流ブロックサイズ記憶部
403 直流ブロックサイズ設定部
405 直流ブロックサイズ記憶部
406 アダマール変換選択部
407,408,409 逆アダマール変換部
DESCRIPTION OF SYMBOLS 101 Orthogonal transformation process part 102 AC component memory | storage part 103 DC component memory | storage part 104 Hadamard transform process part 105 Transform coefficient memory | storage part 106 Quantization process part 107 Quantization memory | storage part 108 Entropy encoding part 109 Encoding bit memory | storage part 110 Local decoding process Unit 111 decoded signal storage unit 112 intra prediction processing unit 113 prediction signal storage unit 201 DC block size setting unit 202 DC block size storage unit 203 lower hierarchy DC block size storage unit 204 Hadamard mode setting unit 205 Hadamard mode storage unit 206 Hadamard transform Selection unit 207, 208, 209 Hadamard transform unit 301 Encoded bit storage unit 302 Entropy decoding unit 303 Quantization storage unit 304 Inverse quantization processing unit 305 Decoded transform coefficient storage unit 306 Inverse Hadamard transform processing unit 307 Decoded DC component storage unit 308 Decoded AC component storage unit 309 Inverse orthogonal transform processing unit 310 Decoded signal storage unit 311 In-screen prediction processing unit 312 Prediction signal storage unit 313 Local decoding processing unit 401 Hadamard mode storage unit 402 Lower hierarchical DC block size storage 403 DC block size setting unit 405 DC block size storage unit 406 Hadamard transform selection unit 407, 408, 409 Inverse Hadamard transform unit

Claims (12)

画像信号を空間解像度の異なる階層に分割し,各階層のフレームに画面内予測を行い,予測誤差に対して直交変換を施し,得られた直交変換の直流成分に対して,アダマール変換を施す階層間予測符号化方法において,
前記アダマール変換のサイズを設定するステップと,
設定したアダマール変換のサイズを示すモード情報を符号化して符号化情報に加えるステップとを有し,
アダマール変換のサイズを適応的に変化させる
ことを特徴とする階層間予測符号化方法。
The image signal is divided into layers with different spatial resolutions, intra-frame prediction is performed on the frames of each layer, orthogonal transformation is performed on the prediction error, and the Hadamard transform is performed on the DC component of the obtained orthogonal transformation. In the inter prediction coding method,
Setting the size of the Hadamard transform;
Encoding mode information indicating the size of the set Hadamard transform and adding to the encoded information,
An inter-layer predictive coding method characterized by adaptively changing the size of a Hadamard transform.
画像信号を空間解像度の異なる階層に分割し,各階層のフレームに画面内予測を行い,予測誤差に対して直交変換を施し,得られた直交変換の直流成分に対して,アダマール変換を施す階層間予測符号化方法において,
直交変換結果の現階層の直流ブロックサイズと下位階層に対する直流ブロックサイズとの大小関係に応じて,アダマールモードを設定するステップと,
前記設定したアダマールモードを示す情報を符号化して符号化情報に加えるステップとを有し,
前記直流ブロックサイズを動的に変化させる
ことを特徴とする階層間予測符号化方法。
The image signal is divided into layers with different spatial resolutions, intra-frame prediction is performed on the frames of each layer, orthogonal transformation is performed on the prediction error, and the Hadamard transform is performed on the DC component of the obtained orthogonal transformation. In the inter prediction coding method,
Setting Hadamard mode according to the magnitude relationship between the DC block size of the current layer and the DC block size of the lower layer of the orthogonal transformation result;
Encoding information indicating the set Hadamard mode and adding the encoded information to the encoded information,
The DC block size is dynamically changed. An inter-layer predictive encoding method characterized by:
画像信号を空間解像度の異なる階層に分割し,各階層のフレームに画面内予測を行い,予測誤差に対して直交変換を施し,得られた直交変換の直流成分に対して,アダマール変換を施す階層間予測符号化装置において,
前記アダマール変換のサイズを設定する手段と,
設定したアダマール変換のサイズを示すモード情報を符号化して符号化情報に加える手段とを備え,
アダマール変換のサイズを適応的に変化させる
ことを特徴とする階層間予測符号化装置。
The image signal is divided into layers with different spatial resolutions, intra-frame prediction is performed on the frames of each layer, orthogonal transformation is performed on the prediction error, and the Hadamard transform is performed on the DC component of the obtained orthogonal transformation. In the inter prediction encoding device,
Means for setting the size of the Hadamard transform;
Means for encoding mode information indicating the size of the set Hadamard transform and adding it to the encoded information;
An inter-layer prediction encoding apparatus characterized by adaptively changing the size of a Hadamard transform.
画像信号を空間解像度の異なる階層に分割し,各階層のフレームに画面内予測を行い,予測誤差に対して直交変換を施し,得られた直交変換の直流成分に対して,アダマール変換を施す階層間予測符号化装置において,
直交変換結果の現階層の直流ブロックサイズと下位階層に対する直流ブロックサイズとの大小関係に応じて,アダマールモードを設定する手段と,
前記設定したアダマールモードを示す情報を符号化して符号化情報に加える手段とを備え,
前記直流ブロックサイズを動的に変化させる
ことを特徴とする階層間予測符号化装置。
The image signal is divided into layers with different spatial resolutions, intra-frame prediction is performed on the frames of each layer, orthogonal transformation is performed on the prediction error, and the Hadamard transform is performed on the DC component of the obtained orthogonal transformation. In the inter prediction encoding device,
Means for setting the Hadamard mode according to the magnitude relationship between the DC block size of the current layer and the DC block size of the lower layer of the orthogonal transformation result;
Means for encoding information indicating the set Hadamard mode and adding it to the encoded information;
The DC block size is dynamically changed. An inter-layer predictive coding apparatus characterized by:
請求項1記載の階層間予測符号化方法によって符号化された符号化情報を復号する階層間予測復号方法において,
復号対象の符号化情報に含まれるモード情報をもとに,逆アダマール変換のサイズを設定するステップと,
前記サイズに従って,各階層のフレームに対する画面内予測の予測誤差信号に対する直交変換の直流成分を得るために,逆アダマール変換を施すステップとを有する
ことを特徴とする階層間予測復号方法。
In the inter-layer predictive decoding method for decoding the encoded information encoded by the inter-layer predictive encoding method according to claim 1,
Setting the size of the inverse Hadamard transform based on the mode information included in the encoding information to be decoded;
A method of performing inter-layer prediction decoding, comprising: performing inverse Hadamard transform to obtain an orthogonal transform DC component for a prediction error signal of intra-frame prediction for each frame according to the size.
請求項2記載の階層間予測符号化方法によって符号化された符号化情報を復号する階層間予測復号方法において,
復号対象の符号化情報に含まれるアダマールモードを示す情報と下位階層の逆アダマール変換のサイズとをもとに,逆アダマール変換のサイズを設定するステップと,
前記サイズに従って,各階層のフレームに対する画面内予測の予測誤差信号に対する直交変換の直流成分を得るために,逆アダマール変換を施すステップとを有する
ことを特徴とする階層間予測復号方法。
In the inter-layer predictive decoding method for decoding the encoded information encoded by the inter-layer predictive encoding method according to claim 2,
Setting the size of the inverse Hadamard transform based on the information indicating the Hadamard mode included in the encoded information to be decoded and the size of the inverse Hadamard transform in the lower layer;
A method of performing inter-layer prediction decoding, comprising: performing inverse Hadamard transform to obtain an orthogonal transform DC component for a prediction error signal of intra-frame prediction for each frame according to the size.
請求項3記載の階層間予測符号化装置によって符号化された符号化情報を復号する階層間予測復号装置において,
復号対象の符号化情報に含まれるモード情報をもとに,逆アダマール変換のサイズを設定する手段と,
前記サイズに従って,各階層のフレームに対する画面内予測の予測誤差信号に対する直交変換の直流成分を得るために,逆アダマール変換を施す手段とを備える
ことを特徴とする階層間予測復号装置。
In the inter-layer prediction decoding apparatus for decoding the encoded information encoded by the inter-layer prediction encoding apparatus according to claim 3,
Means for setting the size of the inverse Hadamard transform based on the mode information included in the encoding information to be decoded;
Means for performing inverse Hadamard transform in order to obtain a DC component of orthogonal transform for a prediction error signal of intra prediction for a frame of each layer according to the size.
請求項4記載の階層間予測符号化装置によって符号化された符号化情報を復号する階層間予測復号装置において,
復号対象の符号化情報に含まれるアダマールモードを示す情報と下位階層の逆アダマール変換のサイズとをもとに,逆アダマール変換のサイズを設定する手段と,
前記サイズに従って,各階層のフレームに対する画面内予測の予測誤差信号に対する直交変換の直流成分を得るために,逆アダマール変換を施す手段とを備える
ことを特徴とする階層間予測復号装置。
In the inter-layer prediction decoding apparatus for decoding the encoded information encoded by the inter-layer prediction encoding apparatus according to claim 4,
Means for setting the size of the inverse Hadamard transform based on the information indicating the Hadamard mode included in the encoded information to be decoded and the size of the inverse Hadamard transform in the lower layer;
Means for performing inverse Hadamard transform in order to obtain a DC component of orthogonal transform for a prediction error signal of intra prediction for a frame of each layer according to the size.
請求項1または請求項2記載の階層間予測符号化方法をコンピュータに実行させるための階層間予測符号化プログラム。   An inter-layer prediction encoding program for causing a computer to execute the inter-layer prediction encoding method according to claim 1 or 2. 請求項5または請求項6記載の階層間予測復号方法をコンピュータに実行させるための階層間予測復号プログラム。   An inter-layer predictive decoding program for causing a computer to execute the inter-layer predictive decoding method according to claim 5 or 6. 請求項1または請求項2記載の階層間予測符号化方法をコンピュータに実行させるための階層間予測符号化プログラムを記録したコンピュータ読み取り可能な記録媒体。   A computer-readable recording medium on which an inter-layer prediction encoding program for causing a computer to execute the inter-layer prediction encoding method according to claim 1 or 2 is recorded. 請求項5または請求項6記載の階層間予測復号方法をコンピュータに実行させるための階層間予測復号プログラムを記録したコンピュータ読み取り可能な記録媒体。   A computer-readable recording medium storing an inter-layer predictive decoding program for causing a computer to execute the inter-layer predictive decoding method according to claim 5 or 6.
JP2005280201A 2005-09-27 2005-09-27 Inter-layer prediction encoding method and apparatus, inter-layer prediction decoding method and apparatus, and program and recording medium thereof Withdrawn JP2007096479A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005280201A JP2007096479A (en) 2005-09-27 2005-09-27 Inter-layer prediction encoding method and apparatus, inter-layer prediction decoding method and apparatus, and program and recording medium thereof
TW96107118A TW200838319A (en) 2005-09-27 2007-03-02 Scalable encoding method and apparatus, scalable decoding method and apparatus, programs and storage media therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005280201A JP2007096479A (en) 2005-09-27 2005-09-27 Inter-layer prediction encoding method and apparatus, inter-layer prediction decoding method and apparatus, and program and recording medium thereof

Publications (1)

Publication Number Publication Date
JP2007096479A true JP2007096479A (en) 2007-04-12

Family

ID=37981686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005280201A Withdrawn JP2007096479A (en) 2005-09-27 2005-09-27 Inter-layer prediction encoding method and apparatus, inter-layer prediction decoding method and apparatus, and program and recording medium thereof

Country Status (2)

Country Link
JP (1) JP2007096479A (en)
TW (1) TW200838319A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110129163A1 (en) * 2009-12-01 2011-06-02 Mstar Semiconductor, Inc. Hadamard Transform-Based Image Compression Circuit and Method Thereof
JP2011172297A (en) * 2004-08-27 2011-09-01 Siemens Ag Method and device for coding and decoding
CN103220520A (en) * 2009-08-14 2013-07-24 三星电子株式会社 Method and apparatus for encoding video, and method and apparatus for decoding video

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9756360B2 (en) * 2011-07-19 2017-09-05 Qualcomm Incorporated Coefficient scanning in video coding

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011172297A (en) * 2004-08-27 2011-09-01 Siemens Ag Method and device for coding and decoding
CN103220520A (en) * 2009-08-14 2013-07-24 三星电子株式会社 Method and apparatus for encoding video, and method and apparatus for decoding video
US9307238B2 (en) 2009-08-14 2016-04-05 Samsung Electronics Co., Ltd. Method and apparatus for encoding video, and method and apparatus for decoding video
US9313490B2 (en) 2009-08-14 2016-04-12 Samsung Electronics Co., Ltd. Method and apparatus for encoding video, and method and apparatus for decoding video
US9313489B2 (en) 2009-08-14 2016-04-12 Samsung Electronics Co., Ltd. Method and apparatus for encoding video, and method and apparatus for decoding video
US9374579B2 (en) 2009-08-14 2016-06-21 Samsung Electronics Co., Ltd. Method and apparatus for encoding video, and method and apparatus for decoding video
US20110129163A1 (en) * 2009-12-01 2011-06-02 Mstar Semiconductor, Inc. Hadamard Transform-Based Image Compression Circuit and Method Thereof
US8768085B2 (en) * 2009-12-01 2014-07-01 Mstar Semiconductor, Inc. Hadamard transform-based image compression circuit and method thereof

Also Published As

Publication number Publication date
TW200838319A (en) 2008-09-16

Similar Documents

Publication Publication Date Title
JP7012809B2 (en) Image coding device, moving image decoding device, moving image coding data and recording medium
US9420279B2 (en) Rate control method for multi-layered video coding, and video encoding apparatus and video signal processing apparatus using the rate control method
US8098731B2 (en) Intraprediction method and apparatus using video symmetry and video encoding and decoding method and apparatus
CN100566426C (en) Method and device for video encoding/decoding
US9473777B2 (en) Video encoding device and encoding method thereof, video decoding device and decoding method thereof, and directional intra-prediction method to be used thereto
US8165207B2 (en) Method of effectively predicting multi-layer based video frame, and video coding method and apparatus using the same
JP4752631B2 (en) Image coding apparatus and image coding method
JP4501631B2 (en) Image coding apparatus and method, computer program for image coding apparatus, and portable terminal
CN101009839A (en) Method for video encoding or decoding based on orthogonal transform and vector quantization, and apparatus thereof
JPWO2010137323A1 (en) Video encoding apparatus, video decoding apparatus, video encoding method, and video decoding method
JP2009111691A (en) Image encoding apparatus, encoding method, image decoding apparatus, and decoding method
CN101836457A (en) Video scalable encoding method, video scalable decoding method, devices therefor, programs therefor, and recording medium where program is recorded
JPH05115061A (en) Motion vector coder and decoder
KR101396754B1 (en) Method and apparatus for compressing video using template matching and motion prediction
KR101108681B1 (en) Method and apparatus for predicting frequency transform coefficients in a video codec, encoding and decoding apparatus and method therefor
JP2007067731A (en) Coding method
JP4360093B2 (en) Image processing apparatus and encoding apparatus and methods thereof
JP2021027464A (en) Prediction block generation device, image coding device, image decoding device, and program
JP2006279573A (en) Encoder and encoding method, and decoder and decoding method
JP2914448B2 (en) Motion vector prediction encoding method and motion vector decoding method, prediction encoding device and decoding device, and recording medium recording motion vector prediction encoding program and decoding program
KR20150034699A (en) Method and apparatus for image interpolation having quarter pixel accuracy using intra prediction modes
JP2009049969A (en) Moving picture coding apparatus and method and moving picture decoding apparatus and method
JP2005244749A (en) Video encoding device
JP2007096479A (en) Inter-layer prediction encoding method and apparatus, inter-layer prediction decoding method and apparatus, and program and recording medium thereof
JP4660408B2 (en) Encoding method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070815

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080529

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090721