JP2007081043A - Organic thin film transistor and method of manufacturing same - Google Patents
Organic thin film transistor and method of manufacturing same Download PDFInfo
- Publication number
- JP2007081043A JP2007081043A JP2005265495A JP2005265495A JP2007081043A JP 2007081043 A JP2007081043 A JP 2007081043A JP 2005265495 A JP2005265495 A JP 2005265495A JP 2005265495 A JP2005265495 A JP 2005265495A JP 2007081043 A JP2007081043 A JP 2007081043A
- Authority
- JP
- Japan
- Prior art keywords
- organic semiconductor
- mask
- source
- semiconductor film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 108
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 57
- 239000010408 film Substances 0.000 claims abstract description 211
- 239000004065 semiconductor Substances 0.000 claims abstract description 173
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims abstract description 28
- 239000007772 electrode material Substances 0.000 claims abstract description 9
- 238000007740 vapor deposition Methods 0.000 claims description 50
- 230000015572 biosynthetic process Effects 0.000 claims description 34
- 238000001704 evaporation Methods 0.000 claims description 12
- 230000008020 evaporation Effects 0.000 claims description 11
- 230000001678 irradiating effect Effects 0.000 claims description 11
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 26
- 238000000151 deposition Methods 0.000 description 24
- 230000008021 deposition Effects 0.000 description 24
- 230000014509 gene expression Effects 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 230000000694 effects Effects 0.000 description 15
- 238000001771 vacuum deposition Methods 0.000 description 11
- 239000000470 constituent Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 4
- -1 polyethylene naphthalate Polymers 0.000 description 4
- 239000011112 polyethylene naphthalate Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000009795 derivation Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 150000003377 silicon compounds Chemical class 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000976 ink Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920000767 polyaniline Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920006393 polyether sulfone Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- 150000001491 aromatic compounds Chemical class 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000012860 organic pigment Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、有機薄膜トランジスタ素子およびその製造方法に関する。さらに詳しくは、製造工程を削減できる有機薄膜トランジスタ素子の製造方法およびそれによって得られる性能が向上した有機薄膜トランジスタに関する。 The present invention relates to an organic thin film transistor element and a manufacturing method thereof. More specifically, the present invention relates to a method for manufacturing an organic thin film transistor element capable of reducing the number of manufacturing steps and an organic thin film transistor with improved performance.
近年、紙の大量使用による環境問題が顕在化し、ペーパレス化に対応するため、電子情報技術の研究開発が盛んに行われている。例えば、紙媒体に印刷していた情報を表示する、電子ペーパーやディジタルペーパーと呼ばれる軽くて薄い電子表示媒体が注目を集めている。この表示媒体は、手軽に持ち運べるという利点があり、モバイル用表示媒体として最適である。このような表示媒体を実現するには、電子化された情報を表示するための大面積でフレキシブルな薄膜トランジスタが必要不可欠となる。 In recent years, environmental problems due to the massive use of paper have become obvious, and research and development of electronic information technology has been actively conducted in order to cope with paperlessness. For example, a light and thin electronic display medium called electronic paper or digital paper that displays information printed on a paper medium has attracted attention. This display medium has an advantage that it can be easily carried and is optimal as a mobile display medium. In order to realize such a display medium, a large area and flexible thin film transistor for displaying digitized information is indispensable.
現在の表示装置の代表である液晶表示装置における薄膜トランジスタは、ガラス基板上に、a−Si(アモルファスシリコン)もしくはp−Si(ポリシリコン)の半導体薄膜と、電極としての金属薄膜とを順次形成することにより製造される。薄膜形成には、CVD、スパッタリングなどの真空プロセスに加えて、高温処理プロセスが必要であり、軽くてフレキシブルな樹脂基板上にトランジスタ素子を形成することは困難であった。 A thin film transistor in a liquid crystal display device, which is a representative of the current display device, sequentially forms an a-Si (amorphous silicon) or p-Si (polysilicon) semiconductor thin film and a metal thin film as an electrode on a glass substrate. It is manufactured by. Thin film formation requires a high-temperature treatment process in addition to a vacuum process such as CVD or sputtering, and it has been difficult to form a transistor element on a light and flexible resin substrate.
そこで、樹脂基板上に有機半導体材料の薄膜を形成する有機薄膜トランジスタの研究開発が盛んに行われている(例えば、特開2004−79623号公報(特許文献1)参照)。すなわち、有機半導体材料は、低温プロセスにより樹脂基板上に薄膜を形成することができるので、基板として薄い樹脂フィルムを用いれば、有機薄膜トランジスタを応用したフレキシブルなディスプレイが実現できる(「日経エレクトロニクス」、2003年10月13日号、p.30(非特許文献1)参照)。 Therefore, research and development of an organic thin film transistor that forms a thin film of an organic semiconductor material on a resin substrate has been actively performed (see, for example, Japanese Patent Application Laid-Open No. 2004-79623 (Patent Document 1)). That is, since the organic semiconductor material can form a thin film on a resin substrate by a low temperature process, a flexible display using an organic thin film transistor can be realized by using a thin resin film as a substrate (“Nikkei Electronics”, 2003). October 13th issue, p.30 (Non-Patent Document 1)).
しかしながら、上記の先行技術による有機薄膜トランジスタは、製造コストがかかるという問題点がある。例えば、有機薄膜トランジスタを表示装置(ディスプレイ)や入力装置(スキャナ)に使用する場合には、動作周波数を満足する必要があり、この動作周波数を上げるためには、真空プロセスを用いた低分子系の有機半導体材料の蒸着により、キャリア移動度の高い有機半導体を形成する必要がある。しかし、真空プロセスを用いると、製造コストが増大するという問題点がある。 However, the organic thin film transistor according to the above-described prior art has a problem of high manufacturing cost. For example, when an organic thin film transistor is used for a display device (display) or an input device (scanner), it is necessary to satisfy the operating frequency. In order to increase the operating frequency, a low molecular system using a vacuum process is required. It is necessary to form an organic semiconductor with high carrier mobility by vapor deposition of the organic semiconductor material. However, when a vacuum process is used, the manufacturing cost increases.
例えば、特許文献1の図3に記載のようなトップコンタクト型構造の有機薄膜トランジスタ(アレイ)を真空プロセスを用いて製造する場合、以下の工程が行なわれる。
(1)先ず、基板にレジストをスピンコート法にて形成した後、リソグラフィ技術によりフォトマスクにて開口部を形成する。スパッタ法などにより全面に金属を成膜し、レジスト剥離液でレジストを除去して、レジスト開口部に密着している金属のみを残すことによりゲート電極を形成する。
(2)ゲート電極を形成した後、プラズマCVD法により各ゲート電極表面および基板表面にゲート絶縁膜を形成する。
(3)基板を第1の真空蒸着装置に搬送する。
(4)続いて、例えば表示装置における各画素のアクティブ素子領域毎に有機半導体膜を蒸着し分ける。このとき、メタルマスクの開口部を素子領域上に配置して、ゲート絶縁膜上に真空蒸着法により有機半導体膜を素子形成領域毎に蒸着する。
(5)メタルマスクを除去した後、第2の真空蒸着装置に搬送する。
(6)有機半導体膜上に第2のメタルマスクを配置し、有機半導体膜上に真空蒸着によりソースおよびドレイン電極を形成する。
For example, when an organic thin film transistor (array) having a top contact type structure as shown in FIG. 3 of
(1) First, a resist is formed on a substrate by a spin coating method, and then an opening is formed by a photomask using a lithography technique. A metal film is formed on the entire surface by sputtering or the like, the resist is removed with a resist stripping solution, and the gate electrode is formed by leaving only the metal in close contact with the resist opening.
(2) After forming the gate electrode, a gate insulating film is formed on each gate electrode surface and the substrate surface by plasma CVD.
(3) The substrate is transported to the first vacuum deposition apparatus.
(4) Subsequently, for example, an organic semiconductor film is separately deposited for each active element region of each pixel in the display device. At this time, an opening of the metal mask is disposed on the element region, and an organic semiconductor film is deposited on the gate insulating film for each element formation region by a vacuum deposition method.
(5) After removing the metal mask, the metal mask is transported to a second vacuum deposition apparatus.
(6) A second metal mask is disposed on the organic semiconductor film, and source and drain electrodes are formed on the organic semiconductor film by vacuum deposition.
このように、有機薄膜トランジスタを従来の真空プロセスで製造する場合、マスク工程(2回のメタルマスク工程と1回のフォトマスク工程)が多いこと、マスクを除去または配置する工程が多いことおよび搬送工程が多いことが、製造コスト増大の大きな要因であった。詳しく説明すると、メタルマスク工程においては、有機半導体を成膜するマスク工程とソースおよびドレイン電極を成膜するマスク工程の2回必要であり、それぞれにマスクアライメント装置が必要である。また、蒸着工程が分離しているため、真空蒸着装置間で搬送する必要がある。
したがって、従来の製造方法では、これらのマスク工程と搬送工程により製造コストが増加していた。
また、上記工程(4)においては、素子領域ごとに有機半導体膜を蒸着できても、素子ごとに分離して蒸着し分けることは難しく、それにより漏れ電流が発生していた。
Thus, when manufacturing an organic thin-film transistor by the conventional vacuum process, there are many mask processes (two metal mask processes and one photomask process), many processes of removing or arranging a mask, and a conveyance process. A large number of factors was a major factor in increasing manufacturing costs. More specifically, in the metal mask process, a mask process for forming an organic semiconductor and a mask process for forming source and drain electrodes are required twice, and a mask alignment apparatus is required for each. Moreover, since the vapor deposition process is separated, it is necessary to transport between vacuum vapor deposition apparatuses.
Therefore, in the conventional manufacturing method, the manufacturing cost is increased by these mask process and transport process.
Moreover, in the said process (4), even if the organic-semiconductor film could be vapor-deposited for every element area | region, it was difficult to isolate | separate and vapor-separate for every element, and, thereby, the leakage current generate | occur | produced.
また、上記製造方法で製造された有機薄膜トランジスタは、上記工程(4)のように、有機半導体膜をマスクで蒸着すると、有機半導体膜の成膜しているところとしてないところで矩形に近い段差ができ、フレキシブルな有機薄膜トランジスタを湾曲させた際に有機半導体膜とゲート絶縁膜との界面から素子剥離が生じやすく、耐湾曲性および素子寿命を向上させるのに不利な構造であった。 In addition, the organic thin film transistor manufactured by the above manufacturing method has a step similar to a rectangle where the organic semiconductor film is not formed when the organic semiconductor film is deposited using a mask as in the above step (4). When the flexible organic thin film transistor is bent, element peeling is likely to occur from the interface between the organic semiconductor film and the gate insulating film, which is a disadvantageous structure for improving the bending resistance and the element life.
本発明は、上記の問題点に鑑みてなされたものであり、耐湾曲性および素子寿命が向上した有機薄膜トランジスタを、製造工程数を低減し、低コストで得られるようにすることを主たる目的とする。 The present invention has been made in view of the above problems, and has as its main purpose to reduce the number of manufacturing steps and to obtain an organic thin film transistor with improved bending resistance and device lifetime at a low cost. To do.
かくして、本発明によれば、基板の表面に形成されたゲート電極と、前記基板の表面およびゲート電極の表面に形成されたゲート絶縁膜と、このゲート絶縁膜上の素子形成領域に形成された有機半導体膜、ソース電極およびドレイン電極とを備え、前記有機半導体膜は、チャネル長方向の両端が外側に向かって膜厚が薄くなるテーパー状に形成された有機薄膜トランジスタが提供される。
また、本発明の別の観点によれば、基板の表面にゲート電極を有すると共に、前記ゲート電極および基板の表面にゲート絶縁膜を有する積層体を用い、(a)少なくとも一対の開口部を有するマスクを前記積層体の上方に間隙をもって配置する工程と、(b)前記マスクに対して少なくともチャネル長方向に傾斜状に有機半導体材料を照射させることにより前記積層体の素子形成領域に有機半導体膜を形成する工程と、(c)前記マスクを用い、マスクに対して略垂直方向に電極材料を照射させることにより前記積層体の素子形成領域にソース電極およびドレイン電極を形成する工程とを有する有機薄膜トランジスタの製造方法が提供される。
Thus, according to the present invention, the gate electrode formed on the surface of the substrate, the surface of the substrate and the gate insulating film formed on the surface of the gate electrode, and the element formation region on the gate insulating film are formed. An organic thin film transistor is provided that includes an organic semiconductor film, a source electrode, and a drain electrode, and the organic semiconductor film is formed in a taper shape in which both ends in a channel length direction become thinner toward the outside.
According to another aspect of the present invention, a laminate having a gate electrode on the surface of the substrate and a gate insulating film on the surface of the gate electrode and the substrate is used, and (a) having at least a pair of openings. A step of disposing a mask above the stacked body with a gap; and (b) irradiating the organic semiconductor material at least in a channel length direction with respect to the mask to form an organic semiconductor film in an element forming region of the stacked body. And (c) forming a source electrode and a drain electrode in an element formation region of the laminate by irradiating an electrode material in a direction substantially perpendicular to the mask using the mask. A method of manufacturing a thin film transistor is provided.
本発明の有機薄膜トランジスタによれば、有機半導体膜はチャネル長方向の両端が外側に向かって膜厚が薄くなるテーパー状に形成されたものであるため、1つの有機薄膜トランジスタは少なくともチャネル長方向の周囲の領域とは電気的に絶縁された構造となる。したがって、同一の基板上に、チャネル長方向にテーパー部を有し相互に絶縁された(分断された)複数の有機薄膜トランジスタを配置した半導体装置(トランジスタアレイ)を得ることが可能となる。
また、本発明の有機薄膜トランジスタは、有機半導体膜の端部がテーパー形状であるため、有機半導体膜の端部が垂直状に形成された段差の急な従来の有機薄膜トランジスタに比べて、湾曲させたときの素子の剥離が生じ難くなり、素子寿命が向上する。よって、本発明は、湾曲状態で使用または収納可能なフレキシブルな有機薄膜トランジスタに好適である。
According to the organic thin film transistor of the present invention, since the organic semiconductor film is formed in a taper shape in which the film thickness decreases toward the outside at both ends in the channel length direction, at least one organic thin film transistor has a periphery in the channel length direction. This region is electrically insulated from the region. Therefore, it is possible to obtain a semiconductor device (transistor array) in which a plurality of organic thin film transistors that have a tapered portion in the channel length direction and are insulated (divided) from each other are arranged on the same substrate.
In addition, the organic thin film transistor of the present invention has an end portion of the organic semiconductor film having a tapered shape, so that the end portion of the organic semiconductor film is curved as compared with a conventional organic thin film transistor having a steep step formed vertically. When the device is peeled off, the device life is improved. Therefore, the present invention is suitable for a flexible organic thin film transistor that can be used or stored in a curved state.
本発明の有機薄膜トランジスタの製造方法によれば、1つのマスクと1つの真空装置で有機半導体膜とソースおよびドレイン電極を形成するため、従来のマスク工程と真空蒸着装置間での搬送工程を減らすことができる。有機半導体膜を形成する際に、ソースおよびドレイン電極を形成するためのマスクを用い、かつ、成膜材料をチャネル長方向に斜めに照射させることにより、有機半導体膜がマスク開口部の外側にも回り込んで形成される。 この回り込み成膜により、ソース・ドレイン電極間で有機半導体膜が連結してチャネル領域が形成されると共に、有機半導体膜のチャネル長方向の両端部がテーパー状に形成されるため、チャネル長方向に隣接する有機薄膜トランジスタにおける有機半導体膜を互いに分断して形成することが可能となる。つまり、有機半導体膜の形成と同時に素子分離を行なうことができる。したがって、素子領域ごとの分離が主だった従来の方法に比べて素子ごとの分離が可能となる。
よって、本発明の有機薄膜トランジスタの製造方法によれば、製造工程が削減し簡略化され、有機薄膜トランジスタを低コストで製造することが可能となる。
According to the method of manufacturing an organic thin film transistor of the present invention, the organic semiconductor film and the source and drain electrodes are formed with one mask and one vacuum device, so that the number of transfer steps between the conventional mask process and the vacuum deposition apparatus is reduced. Can do. When forming the organic semiconductor film, a mask for forming the source and drain electrodes is used, and the film forming material is obliquely irradiated in the channel length direction so that the organic semiconductor film is also formed outside the mask opening. It is formed by wrapping around. With this wraparound film formation, the organic semiconductor film is connected between the source and drain electrodes to form a channel region, and both ends of the organic semiconductor film in the channel length direction are formed in a taper shape. It becomes possible to divide and form organic semiconductor films in adjacent organic thin film transistors. That is, element isolation can be performed simultaneously with the formation of the organic semiconductor film. Therefore, isolation for each element is possible as compared with the conventional method in which isolation for each element region is mainly performed.
Therefore, according to the method for producing an organic thin film transistor of the present invention, the production process is reduced and simplified, and the organic thin film transistor can be produced at low cost.
(有機薄膜トランジスタの構造)
本発明の有機薄膜トランジスタは、図1(d)に示すように、基板101の表面に形成されたゲート電極102と、前記基板101の表面およびゲート電極102の表面に形成されたゲート絶縁膜103と、このゲート絶縁膜103の表面の素子形成領域に形成された有機半導体膜104、ソース電極105およびドレイン電極106を備え、前記有機半導体膜104は、チャネル長方向の両端が外側に向かって膜厚が薄くなるテーパー状に形成されたことを特徴とする。
(Structure of organic thin film transistor)
As shown in FIG. 1D, the organic thin film transistor of the present invention includes a
この有機薄膜トランジスタは、電流特性をさらに向上できる観点から、図1(d)に示すように有機半導体膜104がゲート絶縁膜103の表面に形成され、有機半導体膜104の表面にソースおよびドレイン電極105、106が形成されたトップコンタクト型構造が好ましい。なお、ゲート絶縁膜の表面にソースおよびドレイン電極が形成され、ソースおよびドレイン電極の表面およびゲート絶縁膜の非電極領域表面に有機半導体膜を形成したボトムコンタクト型構造としてもトランジスタとして機能するが、一般的に電流特性が低下する。
なお、本発明において、チャネル長方向とは、ソース電極(またはドレイン電極)からドレイン電極(またはソース電極)に向かう方向を意味する。また、後述するチャネル幅方向とは、チャネル長方向と直交する方向を意味する。
In this organic thin film transistor, from the viewpoint of further improving the current characteristics, as shown in FIG. 1D, the
In the present invention, the channel length direction means a direction from the source electrode (or drain electrode) toward the drain electrode (or source electrode). The channel width direction described later means a direction orthogonal to the channel length direction.
また、本発明の有機薄膜トランジスタは、ソース電極105とドレイン電極106との間のチャネル長をG1、チャネル長方向におけるソース電極またはドレイン電極の端部から有機半導体膜104の端部先端までの距離をlS/2とすると、式(1)
G1≦lS (1)
の関係が成り立つ。
この式(1)を満たすことにより、有機半導体膜104におけるソース電極105とドレイン電極106の間は連結してチャネル領域が形成される。
In the organic thin film transistor of the present invention, the channel length between the
G 1 ≦ l S (1)
The relationship holds.
By satisfying this equation (1), the
また、本発明の有機薄膜トランジスタは、有機半導体膜104において、ソース電極105とドレイン電極105の間のチャネル領域の膜厚および両端部の膜厚が、ソースおよびドレイン電極105、106に接する領域の膜厚よりも薄いことをもう1つの特徴としており、寄生容量が小さくなるためスイッチング時間が短くなり、高速動作が可能になる。
The organic thin film transistor of the present invention is a film in a region where the film thickness of the channel region between the
また、本発明の有機薄膜トランジスタは、図1(d)に示すように、ソースおよびドレイン電極105、106間において、有機半導体膜104の表面は両側に傾斜面を有し、それらの間が略平坦となるように構成されてもよいが、チャネルにおける電流経路を短くして電流がより流れやすくなる観点から、ソースおよびドレイン電極105、106間のチャネル領域の有機半導体膜104の表面を略平坦のみで構成するのが好ましい。
In the organic thin film transistor of the present invention, as shown in FIG. 1 (d), between the source and drain
また、本発明の上記構成の有機薄膜トランジスタは、同一の基板上に複数設けられてもよい。すなわち、ゲート絶縁膜上の複数の素子形成領域に有機半導体膜が分断して配置され、各素子形成領域の有機半導体膜の表面にソース電極およびドレイン電極が形成されて、有機薄膜トランジスタアレイを構成してもよい。 A plurality of organic thin film transistors having the above-described configuration of the present invention may be provided on the same substrate. That is, an organic semiconductor film is divided and arranged in a plurality of element formation regions on the gate insulating film, and a source electrode and a drain electrode are formed on the surface of the organic semiconductor film in each element formation region to constitute an organic thin film transistor array. May be.
また、本発明の有機薄膜トランジスタには、保護膜を設けてもよい。保護膜は、他の処理に曝されることおよび外部環境から有機薄膜トランジスタを保護する。
保護膜の構成材料としては、ポリイミド、パリレン、非ドープ・ポリアニリンなどからなる重合体、ポリビニルアルコールなどの感光体材料、フッ素系ポリマーなどの有機材料、SiO2、SiNxなどの無機材料などが挙げられるが、これらの材料に限定されない。
保護膜は、用いる材料に応じ、公知の方法で形成することができる。プラズマCVDをベースとする方法により保護膜を形成する場合には、基板温度が有機半導体膜に与える影響を考慮する必要があり、溶媒ベースの方法で保護層を形成する場合には、溶媒が有機半導体膜に与える影響を考慮しなければならない。
保護膜の膜厚は、0.1〜5μm程度とすることができる。
Moreover, you may provide a protective film in the organic thin-film transistor of this invention. The protective film protects the organic thin film transistor from exposure to other processes and from the external environment.
Examples of the constituent material of the protective film include polymers made of polyimide, parylene, undoped polyaniline, photosensitive materials such as polyvinyl alcohol, organic materials such as fluorine-based polymers, and inorganic materials such as SiO 2 and SiN x. However, it is not limited to these materials.
The protective film can be formed by a known method depending on the material to be used. When a protective film is formed by a method based on plasma CVD, it is necessary to consider the influence of the substrate temperature on the organic semiconductor film. When a protective layer is formed by a solvent-based method, the solvent is organic. The influence on the semiconductor film must be considered.
The thickness of the protective film can be about 0.1 to 5 μm.
(有機薄膜トランジスタの製造方法)
この有機薄膜トランジスタの製造方法は、図1(b)に示すように、基板101の表面にゲート電極102を有すると共に、前記ゲート電極102および基板101の表面にゲート絶縁膜103を有する積層体S1を用い、図1(c)に示すように、(a)少なくとも一対の開口部を有するマスク108を積層体S1の上方に間隙をもって配置する工程と、(b)マスク108に対して少なくともチャネル長方向に傾斜状に有機半導体材料を照射させることにより積層体S1の素子形成領域に有機半導体膜104を形成する工程と、図1(d)に示すように、(c)マスク108を用い、マスク108に対して略垂直方向に電極材料を照射させることにより積層体S1の素子形成領域にソース電極105およびドレイン電極106を形成する工程とを有することを特徴とする。
(Method for producing organic thin film transistor)
As shown in FIG. 1B, this organic thin film transistor manufacturing method includes a stacked body S1 having a
この有機薄膜トランジスタの製造方法は、工程(a)が工程(b)と(c)より先に行なわれれば、工程(b)と(c)の工程順は限定されないが、上述のように電流特性の優れた有機薄膜トランジスタを形成できる観点から工程(b)の次に工程(c)を行なう工程順が好ましい。なお、図1(c)において、矢印は有機半導体膜材料が照射されている状態を表し、図1(d)において、矢印は電極材料が照射されている状態を表している。 In the method of manufacturing the organic thin film transistor, if the step (a) is performed before the steps (b) and (c), the order of the steps (b) and (c) is not limited. From the viewpoint of forming an excellent organic thin film transistor, the order in which the step (c) is followed by the step (c) is preferable. In FIG. 1C, an arrow indicates a state where the organic semiconductor film material is irradiated, and in FIG. 1D, an arrow indicates a state where the electrode material is irradiated.
また、本発明の製造方法は、上記工程(a)〜(c)を少なくとも備えていればよく、図1(a)に示すように基板101の表面にゲート電極102を形成し、図1(b)に示すように基板101の表面およびゲート電極102の表面にゲート絶縁膜103を形成して上記積層体を形成する工程を含むものであってもよい。なお、図1(a)において、符合107は素子形成領域にゲート電極102を形成するためのマスクであり、矢印はゲート電極材料が照射されている状態を表している。
Moreover, the manufacturing method of this invention should just provide the said process (a)-(c) at least, forms the
以下、概ね工程順に本発明の有機薄膜トランジスタの各構成要素および製造方法について詳しく説明する。 Hereafter, each component and manufacturing method of the organic thin-film transistor of this invention are demonstrated in detail in order of a process substantially.
(基板)
本発明において、基板としては、絶縁性であれば特に限定されず、処理工程によって寸法変化の少ないものが好ましい。具体的には、合成石英基板、ガラス基板、プラスチック基板、シリコン基板、熱酸化膜付きハイドープシリコン基板等が挙げられ、熱酸化膜付きハイドープシリコン基板を用いた場合、ゲート電極およびゲート絶縁膜の形成を省略することができる。また、基板コストを低減させ、かつフレキシビリティを有するデバイスを得ようとする場合は、湾曲性に優れたプラスチック基板(樹脂フィルム)が好ましく、例えば、PEN(ポリエチレンナフタレート)基板、PES(ポリエーテルスルホン)基板、ポリイミド基板、PET(ポリエチレンテレフタレート)基板などが挙げられる。
基板の厚さは、構成材料などにより異なるが、0.1〜3.0mm程度とすることができ、フレキシビリティを有するデバイスを得ようとする場合は0.5〜1.3mmが好ましい。
(substrate)
In the present invention, the substrate is not particularly limited as long as it is insulative, and a substrate with little dimensional change depending on the treatment process is preferable. Specific examples include a synthetic quartz substrate, a glass substrate, a plastic substrate, a silicon substrate, a highly doped silicon substrate with a thermal oxide film, and the like. When a highly doped silicon substrate with a thermal oxide film is used, a gate electrode and a gate insulating film The formation of can be omitted. In order to reduce the substrate cost and obtain a flexible device, a plastic substrate (resin film) having excellent bending properties is preferable. For example, a PEN (polyethylene naphthalate) substrate, PES (polyether) Sulfone) substrate, polyimide substrate, PET (polyethylene terephthalate) substrate and the like.
Although the thickness of a board | substrate changes with constituent materials etc., it can be set as about 0.1-3.0 mm, and 0.5-1.3 mm is preferable when it is going to obtain the device which has flexibility.
(ゲート電極)
ゲート電極の構成材料としては、導電性材料であれば特に限定されない。具体的には、導電性有機材料、導電性インク、金属、合金、導電性金属酸化物、ドーピングなどで導電率を向上させた無機半導体および有機半導体が挙げられ、これらの材料は2種以上を併用してもよい。例えば、アルミニウムの単層膜、チタンおよび金の2層金属膜などが挙げられる。ゲート絶縁膜がシリコン窒化膜(SiNx)のとき、チタンは金とSiNx膜の密着性を向上させる効果があるので好ましい。
(Gate electrode)
The constituent material of the gate electrode is not particularly limited as long as it is a conductive material. Specific examples include conductive organic materials, conductive inks, metals, alloys, conductive metal oxides, inorganic semiconductors and organic semiconductors whose conductivity has been improved by doping, and the like. You may use together. For example, a single layer film of aluminum, a two-layer metal film of titanium and gold, and the like can be given. When the gate insulating film is a silicon nitride film (SiN x ), titanium is preferable because it has an effect of improving the adhesion between gold and the SiN x film.
ゲート電極は、用いる材料に応じて公知の方法で形成することができる。例えば、材料が金属、合金等であれば真空蒸着法、スパッタ法、CVD法等が挙げられ、材料が導電性有機材料または導電性インク等(ポリアニリン、ポリチオフェン等)であれば塗布法、印刷法等が挙げられる。
ゲート電極の膜厚は、特に限定されないが、20〜400nm程度とすることができ、好ましくは50〜100nmである。
The gate electrode can be formed by a known method depending on a material to be used. For example, if the material is metal, alloy, etc., vacuum deposition method, sputtering method, CVD method, etc. are mentioned. If the material is conductive organic material or conductive ink (polyaniline, polythiophene, etc.), coating method, printing method, etc. Etc.
Although the film thickness of a gate electrode is not specifically limited, It can be set as about 20-400 nm, Preferably it is 50-100 nm.
(ゲート絶縁膜)
ゲート絶縁膜の構成材料としては、例えば、ポリイミド、ポリカーボネート等の絶縁性プラスチック、窒化珪素(SixN)、酸化珪素(SiO2)等の珪素化合物などが挙げられる。
ゲート絶縁膜は、用いる材料に応じて公知の方法で形成することができる。例えば、材料が絶縁性プラスチックであれば塗布法、印刷法等による塗布後に熱硬化させる方法が挙げられ、材料が珪素化合物であれば例えばプラズマCVD法が挙げられる。
ゲート絶縁膜の膜厚は、10〜500nm程度であり、好ましくは100〜300nmである。また、ソース、ドレイン電極間の膜厚を電極下の膜厚よりも薄くするほど低電 圧動作が可能となる上で好ましい。
(Gate insulation film)
Examples of the constituent material of the gate insulating film include insulating plastics such as polyimide and polycarbonate, and silicon compounds such as silicon nitride (Si x N) and silicon oxide (SiO 2 ).
The gate insulating film can be formed by a known method depending on a material to be used. For example, if the material is an insulating plastic, a method of thermal curing after application by a coating method, a printing method or the like can be used. If the material is a silicon compound, for example, a plasma CVD method can be given.
The thickness of the gate insulating film is about 10 to 500 nm, preferably 100 to 300 nm. Further, it is preferable that the film thickness between the source and drain electrodes is made thinner than the film thickness under the electrode because low voltage operation becomes possible.
(有機半導体膜)
有機半導体膜の構成材料としては、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機珪素化合物などが好適に用いられるが、これらに限定されない。具体的には、高い電界効果移動度を有するペンタセンが挙げられる。
(Organic semiconductor film)
As a constituent material of the organic semiconductor film, π-electron conjugated aromatic compounds, chain compounds, organic pigments, organic silicon compounds, and the like are preferably used, but are not limited thereto. Specifically, pentacene having high field effect mobility can be given.
有機半導体膜の形成方法としては、ソースおよびドレイン電極の形成用のマスク(メタルマスク)を用い、基板(積層体)から略平行に間隙をもって配置したマスクの平面に対して少なくともチャネル長方向に傾斜状に有機半導体材料を照射させることにより、成膜する方法であればよい。したがって、照射方向は、マスク平面に対して少なくとも90°より小さいおよび/または大きい照射角度の方向を含んでいれば、90°の照射方向が含まれていてもよい。また、照射方向は、少なくともチャネル長方向に向けられていればよく、それ以外のチャネル幅方向が含まれていてもよく、全周方向であってもよい。好ましくは、有機半導体材料を放射状(90°以下で全周方向)に照射させる。なお、照射方向が一方向である場合は、成膜時に積層体をターンテーブルによって回転させることにより、材料を相対的に放射状に照射させているようにすることが好ましい。 As a method for forming the organic semiconductor film, a mask (metal mask) for forming source and drain electrodes is used, and is inclined at least in the channel length direction with respect to the plane of the mask disposed with a gap substantially parallel to the substrate (stacked body). Any method may be used as long as the film is formed by irradiating the organic semiconductor material in a shape. Therefore, the irradiation direction may include an irradiation direction of 90 ° as long as the irradiation direction includes a direction of an irradiation angle smaller than and / or larger than 90 ° with respect to the mask plane. Further, the irradiation direction only needs to be directed to at least the channel length direction, other channel width directions may be included, and may be the entire circumferential direction. Preferably, the organic semiconductor material is irradiated radially (90 ° or less and in the entire circumferential direction). Note that when the irradiation direction is one direction, it is preferable that the layered body is rotated by a turntable at the time of film formation so that the material is relatively irradiated radially.
具体的には、例えば、真空蒸着法により有機半導体蒸着源から蒸着ビームを放射状に照射させ、図1(c)に示すように蒸着ビームをマスクのソース/ドレイン電極形成用の開口部を斜めに通過させることにより、一対の開口部の外側にも蒸着ビームが回り込み、ゲート絶縁膜表面におけるチャネル形成領域を含む素子形成領域のほぼ全面に有機半導体層が形成される。このとき、チャネル長方向における有機半導体膜の両端部と一対のマスクの開口部の外側端部とを結んだ延長線上に、マスクと略平行に蒸着源を配置し、マスクにおける一対の開口部間のギャップ長をG、蒸着源のチャネル長方向の長さをl0、基板表面上のゲート絶縁膜とマスクとの距離をLS、マスクと蒸着源との距離をL0とすると、式(2)
G≦l0(LS/L0) (2)
の関係が成立している。
Specifically, for example, a vapor deposition beam is irradiated radially from an organic semiconductor vapor deposition source by a vacuum vapor deposition method, and the vapor deposition beam is obliquely applied to the mask source / drain electrode forming openings as shown in FIG. By passing the light, the vapor deposition beam also travels outside the pair of openings, and an organic semiconductor layer is formed on almost the entire surface of the element formation region including the channel formation region on the surface of the gate insulating film. At this time, an evaporation source is disposed substantially in parallel with the mask on an extension line connecting both ends of the organic semiconductor film in the channel length direction and the outer ends of the pair of mask openings, and between the pair of openings in the mask. gap length of the G, the channel length direction of the length of the evaporation source l 0, the distance between the gate insulating film and the mask L S on the substrate surface, and the distance between the mask and the deposition source and L 0, the formula ( 2)
G ≦ l 0 (L S / L 0 ) (2)
The relationship is established.
その他の蒸着条件としては、例えば、真空蒸着法(抵抗加熱)では、5×10-4Pa程度で、モリブデン(Mo)ボート上で0.1〜0.5nm/s程度の蒸着レートで1〜20分程度、ペンタセンなどの有機半導体を蒸着することが挙げられる。 Other deposition conditions include, for example, about 5 × 10 −4 Pa in the vacuum deposition method (resistance heating), and 1 to 1 at a deposition rate of about 0.1 to 0.5 nm / s on a molybdenum (Mo) boat. For example, an organic semiconductor such as pentacene is deposited for about 20 minutes.
(ソース電極およびドレイン電極)
ソース電極、ドレイン電極の構成材料としては、導電性材料であれば特に限定されない。具体的には、金属、合金、導電性金属酸化物、ドーピングなどで導電率を向上させた無機半導体および有機半導体が挙げられる。
ソース電極およびドレイン電極の形成方法としては、基板(積層体)から略平行に間隙をもって配置した前記マスク(メタルマスク)の平面に対して略垂直方向に電極材料を照射させることにより、成膜する方法であればよいが、有機半導体膜の成膜法と同じ蒸着法を採用することが、同一成膜装置内で有機半導体膜とソースおよびドレイン電極を成膜することができるため好ましい。
(Source electrode and drain electrode)
A constituent material of the source electrode and the drain electrode is not particularly limited as long as it is a conductive material. Specific examples include inorganic semiconductors and organic semiconductors whose conductivity is improved by metals, alloys, conductive metal oxides, doping, and the like.
The source electrode and the drain electrode are formed by irradiating the electrode material in a direction substantially perpendicular to the plane of the mask (metal mask) arranged with a gap substantially parallel to the substrate (stacked body). Any method may be used, but it is preferable to employ the same vapor deposition method as the method for forming the organic semiconductor film because the organic semiconductor film and the source and drain electrodes can be formed in the same film forming apparatus.
蒸着法により金属材料をマスクに対して略垂直方向に照射させることにより、図1(d)に示すようにゲート絶縁膜表面におけるマスク開口部のほぼ直下領域にのみソースおよびドレイン電極が形成される。このときも、上述の式(2)の関係が成立している。つまり、有機半導体膜を先に形成する場合は、有機半導体膜の形成の際に使用したマスクをそのままの配置状態として、ソースおよびドレイン電極を形成する。逆に、ソースおよびドレイン電極を先に形成する場合は、式(2)が成立するようにマスクと有機蒸着用の蒸着源を配置もしくは配置の準備をしてから、ソースおよびドレイン電極を形成して、その後有機半導体膜を形成する。 By irradiating a metal material in a direction substantially perpendicular to the mask by a vapor deposition method, source and drain electrodes are formed only in a region almost immediately below the mask opening on the surface of the gate insulating film as shown in FIG. . Also at this time, the relationship of the above-mentioned formula (2) is established. That is, when the organic semiconductor film is formed first, the source and drain electrodes are formed with the mask used in the formation of the organic semiconductor film as it is. On the contrary, when the source and drain electrodes are formed first, the source and drain electrodes are formed after arranging or preparing the mask and the vapor deposition source for organic vapor deposition so that the formula (2) is satisfied. Thereafter, an organic semiconductor film is formed.
その他の蒸着条件としては、蒸着ビームを略垂直状に照射するためには、例えばマスク開口部での回り込みがほぼなくなるように実質的な点蒸着源とする、また、真空蒸着法(抵抗加熱)では、5×10-4Pa程度で0.1〜0.5nm/s程度の蒸着レートで1〜20分程度で電極を蒸着することが挙げられる。
ソースおよびドレイン電極において、膜厚は20〜400nm程度、好ましくは50〜100nm、チャネル長方向の幅は10〜500μm程度、好ましくは50〜300μm、チャネル幅方向の長さは0.1〜50mm、好ましくは1〜15mmとすることができる。
また、素子面積を有効にとるため、櫛型のソースおよびドレイン電極(ゲート電極および有機半導体膜も櫛型に対応)とすることは一般的に行われている。
As other vapor deposition conditions, in order to irradiate the vapor deposition beam substantially vertically, for example, a substantial point vapor deposition source is used so that wraparound at the mask opening is substantially eliminated, and vacuum vapor deposition (resistance heating) Then, it is mentioned that an electrode is vapor-deposited for about 1 to 20 minutes at a vapor deposition rate of about 0.1 to 0.5 nm / s at about 5 × 10 −4 Pa.
In the source and drain electrodes, the film thickness is about 20 to 400 nm, preferably 50 to 100 nm, the width in the channel length direction is about 10 to 500 μm, preferably 50 to 300 μm, and the length in the channel width direction is 0.1 to 50 mm. Preferably it can be set to 1-15 mm.
Further, in order to effectively take up the element area, it is generally performed to use comb-shaped source and drain electrodes (a gate electrode and an organic semiconductor film also correspond to a comb-shaped).
(マスクについての説明)
有機半導体膜の成膜にも兼用されるソース/ドレイン形成用のマスクは、例えばステンレス等からなる厚さ20〜100μmの金属シートに所定パターンの開口部を形成してなるメタルマスクである。
このマスクを成膜装置内で被成膜基板に対して平行に所定の間隙をもって保持する機構としては、例えば、厚さ50〜3000μm程度のスペーサを、マスクの開口部のない部分や周辺に設置(形成)し、マスクが動かないように押さえつける、もしくはマスクの開口部のない部分や周辺にプレスで凹凸を付けて間隙としマスクが動かないように押さえる方法などを採用することができる。
(Explanation about mask)
A source / drain forming mask that is also used for forming an organic semiconductor film is a metal mask in which openings of a predetermined pattern are formed in a metal sheet made of, for example, stainless steel and having a thickness of 20 to 100 μm.
As a mechanism for holding the mask in the film forming apparatus in parallel to the film formation substrate with a predetermined gap, for example, a spacer having a thickness of about 50 to 3000 μm is provided in a portion where the mask is not open or in the periphery. (Formation) and pressing the mask so that it does not move, or by applying unevenness to the part where there is no opening in the mask and the periphery with a press so that the mask does not move as a gap can be adopted.
なお、上述のゲート電極の形成時に、この機構によりゲート電極形成用マスクを被成膜基板に対して平行に所定の間隙をもって保持し、またはマスクを被成膜基板上に隙間無く載置し、蒸着法によりマスクに対して放射状または垂直方向にゲート電極材料を照射してゲート電極を形成してもよい。このようにすれば、ゲート電極、有機半導体膜、ソースおよびドレイン電極の成膜を同一の成膜装置にて行なうことができる。また、マスクと被成膜基板との間に間隙をいれる場合は、基板と非接触となりゴミがつきにくく歩留まりを下げずに済む。さらに、放射状に照射すれば、ゲート電極端部がテーパー状となるので、素子全体を段差のない形状とすることができ、湾曲しても剥がれが少なくなり信頼性が向上する。 When forming the above-described gate electrode, the gate electrode forming mask is held with a predetermined gap in parallel to the deposition target substrate by this mechanism, or the mask is placed on the deposition target substrate without a gap, The gate electrode may be formed by irradiating the gate electrode material in a radial or vertical direction with respect to the mask by an evaporation method. In this way, the gate electrode, the organic semiconductor film, the source and drain electrodes can be formed with the same film forming apparatus. In addition, when a gap is provided between the mask and the deposition target substrate, the substrate is not in contact with the substrate and dust is not easily deposited, so that the yield does not need to be reduced. Further, when irradiated radially, the end portion of the gate electrode becomes tapered, so that the entire element can be shaped without a step, and even if it is curved, peeling does not occur and reliability is improved.
(蒸着法による成膜装置について)
蒸着法による成膜装置は、上述の式(2)の関係を成立させるために、基板、マスクおよび/または蒸着源を保持しつつその位置を調整できる機構を備え、基板表面上のゲート絶縁膜とマスクとの距離LSおよびマスクと蒸着源との距離L0、もしくは有機半導体蒸着源の長さl0の少なくともいずれかを調整するように構成されたものが好ましい。このような位置調整機構としては、スペーサでマスクの位置を調整する、XYZステージで蒸着源の位置を調整する、蒸着源に長さ調整のための遮断マスクを設置するなどの方法を採用することができる。
(Deposition system using vapor deposition)
A deposition apparatus using a vapor deposition method includes a mechanism capable of adjusting the position of a substrate, a mask, and / or a deposition source while holding the substrate, a mask, and / or a deposition source in order to establish the relationship of the above formula (2). It is preferable to adjust the distance L S between the mask and the mask, the distance L 0 between the mask and the deposition source, or the length l 0 of the organic semiconductor deposition source. As such a position adjustment mechanism, a method of adjusting the position of the mask with a spacer, adjusting the position of the vapor deposition source with an XYZ stage, or installing a blocking mask for adjusting the length of the vapor deposition source is adopted. Can do.
次に、実施形態を示す図面を参照しながら、本発明の有機薄膜トランジスタおよびその製造方法の特徴をさらに詳しく説明する。なお、本発明は以下の実施形態に限定されるものではない。 Next, the characteristics of the organic thin film transistor and the method for manufacturing the same according to the present invention will be described in more detail with reference to the drawings showing the embodiments. In addition, this invention is not limited to the following embodiment.
(実施形態1)
図2は、実施形態1の有機薄膜トランジスタの製造工程を説明する断面図を示す。この有機薄膜トランジスタは、以下の製造方法により製造することができる。なお、製造工程の流れは図1を参照する。
(Embodiment 1)
FIG. 2 is a cross-sectional view illustrating a manufacturing process of the organic thin film transistor of the first embodiment. This organic thin film transistor can be manufactured by the following manufacturing method. For the flow of the manufacturing process, refer to FIG.
第1工程:基板201を真空装置内に設置すると共に、基板201の上方にマスクを平行に所定間隔で離間して配置し、真空蒸着法によりゲート電極蒸着源(アルミニウム)から放射状に材料を照射させて、基板201上にAl薄膜を蒸着してゲート電極202を形成する。この場合、基板201は厚さ0.7mmのポリエチレンナフタレート基板である。ゲート電極202は、中央部の膜厚50nm、チャネル長方向の幅150μm、チャネル幅方向の長さ5mmであり、チャネル長方向の両端部がテーパー状に形成され、断面は略台形である。基板201にポリエチレンナフタレートを使用することによって、フレキシブルな有機薄膜トランジスタを作製することができる。
First step: The
第2工程:真空装置内から基板201を取り出し、ゲート電極202の表面および基板201の表面に、スピンコート法によりポリイミド前駆体を塗布し、閉じたヒーター内において180℃、30分間で塗布膜を硬化させることにより、膜厚300nmのポリイミドを成膜する。これにより、基板201上にゲート電極202およびゲート絶縁膜203が順次積層された積層体S1が形成される。
Second step: The
第3工程:積層体S1と、後工程で形成するソース電極205およびドレイン電極206の形状、サイズ、間隔等に対応するパターン形状の開口部を有するマスク208を、第1工程で使用した真空成膜装置内に設置する。なお、このマスク208は、材料がステンレスであり、厚さ50μmである。
この第3工程を行なうに際しては、次のことが条件とされている。
(条件A)
前記積層体S1における基板表面上のゲート絶縁膜203から所定間隔LSで離間させ、かつ、基板202と略平行な状態で、マスク208を配置する。
Third step: A vacuum formation using a laminate S1 and a
In performing this third step, the following conditions are required.
(Condition A)
A
第4工程:マスク208を挟むように積層体S1と反対側に有機半導体蒸着源(ペンタセン)209を配置し、マスク208を使用して真空蒸着法によりペンタセンをゲート絶縁膜203に蒸着して有機半導体膜204を形成する。
この有機半導体蒸着源209は、チャネル長方向に延びたライン状の形態あるいは複数の点蒸着源をライン状に近接配置した形態、もしくは面状の形態あるいは複数の点蒸着源を面状に近接配置した形態とすることができる。なお、面状以外の形態の場合は、チャネル幅方向に蒸着源を複数並列してもよい。
この第4工程を行なうに際しては、次のことが条件とされている。
Fourth step: An organic semiconductor vapor deposition source (pentacene) 209 is disposed on the opposite side of the stacked body S1 so as to sandwich the
This organic semiconductor
In performing this fourth step, the following conditions are required.
(条件B)
有機半導体蒸着源209は、チャネル長方向における有機半導体膜204の両端部先端とマスク208の開口部の外側端部とを結んだ延長線j1、j2上に、マスク208と略平行に配置される。このとき、有機半導体蒸着源209は、そのチャネル長方向の長さが上記延長線j1、j2の間の距離となるように、両端を延長線j1、j2上に位置させる。なお、現実的にL0はLSに比較して数千倍と大きいため、図2では、有機半導体蒸着源209のチャネル長方向の一部が省略して図示されると共に、有機半導体蒸着源209と積層体S1との間の空間の一部が省略して図示されている。
(条件C)
マスク208におけるソース電極205およびドレイン電極206を形成するための一対の開口部間のギャップ長をG、有機半導体蒸着源209のチャネル長方向の長さをl0、基板201の表面上の有機半導体膜204とマスク208との距離をLS、マスク208と有機半導体蒸着源209との距離をL0とすると、式(2)
G≦l0(LS/L0) ・・・(2)
の関係が成立すること。
(条件D)
有機半導体蒸着源209から蒸着ビームを放射状に照射させる。このとき、蒸着源としては、例えば加熱によって蒸着ビームが蒸着源から少なくとも特定の方向のみ照射するものではなく、不特定の方向(放射状)へ発散するものが使用される。
(Condition B)
The organic semiconductor
(Condition C)
The gap length between a pair of openings for forming the
G ≦ l 0 (L S / L 0 ) (2)
The relationship is established.
(Condition D)
A vapor deposition beam is irradiated radially from the organic semiconductor
第5工程:マスク208を挟んで積層体S1と反対側に電極蒸着源(金)210を配置し、第4工程で用いたマスク208をそのままの配置状態で使用して真空蒸着法により有機半導体膜204の表面に金膜を蒸着してソース電極205およびドレイン電極206を形成する。この電極蒸着源210は、実質的な点蒸着源もしくは特定の方向のみに蒸着ビームが発せられる蒸着源とすることができる。
この工程5を行なうに際しては、次のことが条件とされている。
(条件E)
電極蒸着源210から蒸着ビームがマスク208に対して略垂直方向に照射される。
Fifth step: An electrode evaporation source (gold) 210 is disposed on the opposite side of the stacked body S1 across the
The following conditions are required when performing this step 5.
(Condition E)
A deposition beam is irradiated from the
[実施形態1における式の説明]
ここで、上記条件Cで述べた式(2)の導出とその意味について説明する。この式(2)は、上述のとおり、回り込み蒸着される有機半導体膜204を、ソース・ドレイン電極間で連結させるための主となる条件である。説明の便宜上、マスク208のチャネル長方向の開口幅の範囲を第1、2および3の場合に分けて説明する。なお、単に長さ、幅と称する場合は、チャネル長方向の長さ、幅を意味するものとする。
[Explanation of Formula in Embodiment 1]
Here, the derivation of Expression (2) described in Condition C and the meaning thereof will be described. This formula (2) is the main condition for connecting the
<第1の場合>
先ず、開口幅wが式(a)
w≧l0(LS/L0) ・・・(a)
を満たす場合を図3を用いて説明する。
図3において、wはソース/ドレイン電極を形成するマスク308の開口部のチャネル長方向の開口幅である。回り込み蒸着を利用すると、有機半導体膜304の断面形状は台形となる。なお、図3において、符合309は有機半導体蒸着源を表している。
この台形の三角形部分(斜線部分)の底辺の長さlSは、この底辺の両端部とマスク開口端とを結ぶ延長線j、jにより形成される三角形gおよびhの相似関係により式(b)
lS=l0(LS/L0) ・・・(b)
と記述できる。このとき、有機半導体膜304におけるマスク308からはみ出して回り込み蒸着している部分のチャネル長方向の長さは、その半分のlS/2である。
図2より、回り込んだ有機半導体膜(長さlS/2)が連結する条件は、
lS/2≧G/2 つまり lS≧G ・・・(c)
である。この式(c)に式(b)を代入すると式(1)
G≦l0(LS/L0) ・・・(2)
が得られる。
要するに、連結する条件は、G≦lS/2+lS/2=lS=l0(LS/L0)である。
<First case>
First, the opening width w is the formula (a)
w ≧ l 0 (L S / L 0 ) (a)
A case where the above condition is satisfied will be described with reference to FIG.
In FIG. 3, w is the opening width in the channel length direction of the opening of the
The length l S of the bottom side of the trapezoidal triangular portion (shaded portion) is expressed by the equation (b) based on the similar relationship between the triangles g and h formed by the extension lines j and j connecting both ends of the base side and the mask opening end. )
l S = l 0 (L S / L 0 ) (b)
Can be described. In this case, the channel length direction of the length of the portion protruding coupling loop evaporation from the
From FIG. 2, the condition that the wrapping organic semiconductor film (length l S / 2) is connected is as follows:
l S / 2 ≧ G / 2 That is, l S ≧ G (c)
It is. Substituting equation (b) into equation (c), equation (1)
G ≦ l 0 (L S / L 0 ) (2)
Is obtained.
In short, the condition for connection is G ≦ l S / 2 + l S / 2 = l S = l 0 (L S / L 0 ).
<第2の場合>
次に、上記第1の場合よりも開口幅wが小さい第2の場合を図4を用いて説明する。
この場合、開口幅wが式(d)
(l0/2) (LS/L0)≦w<l0 (LS/L0) ・・・(d)
を満たす。
第2の場合、有機半導体膜404におけるマスク408からはみ出して回り込んでいる三角形部分(斜線部分)の底辺の長さは、上記と同様にlS/2となる。したがって、図2より、回り込んだ有機半導体膜(長さlS/2)が連結する条件として、同様に式(2)が得られる。なお、図4において、符合409は有機半導体蒸着源である。
<Second case>
Next, a second case where the opening width w is smaller than that in the first case will be described with reference to FIG.
In this case, the opening width w is the formula (d)
(l 0/2) (L S / L 0) ≦ w <l 0 (L S / L 0) ··· (d)
Meet.
In the second case, the length of the bottom side of the triangular portion (shaded portion) protruding from the
<第3の場合>
次に、上記第2の場合よりも開口幅wが小さい第3の場合を図5を用いて説明する。
この場合、開口幅wが式(e)
0<w<(l0/2) (LS/L0) ・・・(e)
を満たす。
この第3の場合も、有機半導体膜504におけるマスク508からはみ出して回り込んでいる斜線部分の底辺の長さは、上記と同様にlS/2となる。したがって、図2より、回り込んだ有機半導体膜(長さlS/2)が連結する条件として、同様に式(2)が得られる。なお、図5において、符合509は有機半導体蒸着源である。
<Third case>
Next, a third case where the opening width w is smaller than that in the second case will be described with reference to FIG.
In this case, the opening width w is the formula (e)
0 <w <(l 0/ 2) (L S / L 0) ··· (e)
Meet.
Also in the third case, the length of the bottom side of the hatched portion that protrudes from the
[実施形態1における各パラメータの一例]
実施形態1における図2の各パラメータの具体的数値例は以下のとおりである。
G=118μm
l0=38mm
LS=1.4mm
L0=250mm
この例では、以下のとおり条件Cの式(2)を満足している。
つまり、G=118μmであり、l0(LS/L0)=38mm(1.4mm/250mm)=213μmであるから、式(2):G≦l0(LS/L0)を満足している。
上記の各パラメータG、l0、LSおよびL0が式(2)を満足することにより、有機半導体膜204におけるソース電極205とドレイン電極206の間のテーパー部は連結してチャネルが形成される。このとき、チャネルの平坦な領域cの厚さは50nmであり、ソース電極205およびドレイン電極206の近傍領域b、dの厚さは112nmであり、領域cの方が薄く形成される。
[Example of parameters in Embodiment 1]
Specific numerical examples of the parameters in FIG. 2 in the first embodiment are as follows.
G = 118 μm
l 0 = 38 mm
L S = 1.4mm
L 0 = 250 mm
In this example, the expression (2) of the condition C is satisfied as follows.
That is, since G = 118 μm and l 0 (L S / L 0 ) = 38 mm (1.4 mm / 250 mm) = 213 μm, the expression (2): G ≦ l 0 (L S / L 0 ) is satisfied. is doing.
When each of the above parameters G, l 0 , L S and L 0 satisfies the formula (2), the tapered portion between the
[実施形態1の有機薄膜トランジスタの構造的特徴]
上記第1〜5工程を行なって製造された本発明の有機薄膜トランジスタは、図2に示すように基板201上にゲート電極202、ゲート絶縁膜203、有機半導体膜204、ソースおよびドレイン電極205、206が順次形成され、ゲート電圧により電流を制御可能な電界効果トランジスタであり、さらに以下の構造的特徴を有している。
[Structural Features of Organic Thin Film Transistor of Embodiment 1]
The organic thin film transistor of the present invention manufactured by performing the above first to fifth steps has a
(1)上記条件A〜D(特に条件CおよびD)により、放射状に照射された蒸着ビームは、延長線j1、j2のようにマスク208の一対の開口部の外側に回り込むため、チャネル長方向において、有機半導体膜204における開口部の外側に対応する領域はテーパー状に形成され、有機半導体膜204の端部表面がテーパー状となる。
一方、有機半導体膜204における一対のマスク開口部間に対応する領域でも開口部から離れるにつれて一部はテーパー状に形成されるが、各開口部から回り込んだ蒸着ビームが重なった部分は平坦となって連結し、略平坦面とその両側の傾斜面とを有するチャネル領域が形成される。すなわち、ソース電極205とドレイン電極206との間のチャネル長をG1とすると、チャネル長方向におけるソース電極205またはドレイン電極206の端部から有機半導体膜204の端部先端までの距離はlS/2であるから、G1≦lS の関係が成り立つ(図2参照)。なお、チャネル長G1は、マスク208の一対の開口部間のギャップ長Gにほぼ等しく、G1=Gと表すことができる。
つまり、上記のパラメータ(G=G1=118μm、l0=38mm、LS=1.4mm、L0=250mm)のときに式(2)を満足する有機薄膜トランジスタは、G1=118μm<lS=213μmである。
(2)また、有機半導体膜204の膜厚は、上述のようにソースおよびドレイン電極205、206との接触領域b、dよりも非接触領域a、c、eの方が薄くなる。
(3)条件A〜Cに加え条件Eにより、マスク208の開口サイズとほぼ同じサイズで、かつ、端部が垂直なソースおよびドレイン電極205、206が形成される。
(1) Since the vapor deposition beam irradiated radially according to the above conditions A to D (particularly conditions C and D) wraps around the outside of the pair of openings of the
On the other hand, even in the region corresponding to the pair of mask openings in the
That is, an organic thin film transistor satisfying the equation (2) when the above parameters (G = G 1 = 118 μm, l 0 = 38 mm, L S = 1.4 mm, L 0 = 250 mm) is G 1 = 118 μm <l S = 213 μm.
(2) Further, as described above, the thickness of the
(3) According to the condition E in addition to the conditions A to C, source and drain
[実施形態1の有機薄膜トランジスタの製法的効果と構造的効果]
実施形態1の製造方法によれば、有機半導体膜204を形成する際に、ソースおよびドレイン電極205、206を形成するマスク208を用いて回り込み蒸着することにより、ソース・ドレイン電極間で有機半導体膜が連結してチャネル領域が形成されると共に、有機半導体膜のチャネル長方向の両端部がテーパー状に形成されるため他の領域と分離され、チャネル長方向に隣接する有機薄膜トランジスタにおける有機半導体膜を互いに分断して形成することが可能となる。つまり、有機半導体膜の形成と同時に素子分離を行なうことができる。したがって、素子領域ごとの分離が主だった従来の方法に比べて素子ごとの分離が可能となり、素子間の漏れ電流を低減できる。さらに、テーパー状であるため、素子剥がれを抑制することができる。
また、1つのマスクと1つの真空装置内で有機半導体膜204の蒸着工程と、ソースおよびドレイン電極205、206の蒸着工程とを行なうことができるため、2回の蒸着工程間の被蒸着基板の搬送装置(工程)およびマスクアライメント装置(工程)が不要となり、製造工程の簡略化と共に製造装置も簡素化される。
[Manufacturing effect and structural effect of organic thin film transistor of embodiment 1]
According to the manufacturing method of the first embodiment, when the
In addition, since the deposition process of the
さらに、マスク208の上記開口間のギャップ長Gの条件によれば、ソース電極205とドレイン電極206を有機半導体膜204のチャネル領域によって確実に接続することができる。よって、簡略化された製造工程および装置によって、有機薄膜トランジスタを低コストで製造することが可能となる。
また、有機半導体膜204において、ソース電極205およびドレイン電極206付近の領域b、dの厚みは、その周辺部のテーパー形状領域a、eおよびチャネル領域cに比べて厚い。この結果、本発明の有機薄膜トランジスタは、寄生容量が小さくなるためスイッチング時間が短くなり、高速動作が可能になる。
さらに、有機半導体膜204の端がテーパー形状であることにより、従来の段差が垂直状の有機半導体膜に比べて、素子の剥離を極力抑えることができ、有機薄膜トランジスタの寿命を向上させることができるという効果が期待される。
Further, according to the condition of the gap length G between the openings of the
In the
In addition, since the end of the
なお、上記の実施形態1の製造方法においては、図2に示すように、ソース電極205およびドレイン電極206の間のチャネルの断面形状が、略平坦部と傾斜部から構成される例を示したが、条件によっては図6のように略平坦部だけの構造になる。これについては次の実施形態2において説明する。
In the manufacturing method of the first embodiment, as shown in FIG. 2, an example in which the cross-sectional shape of the channel between the
(実施の形態2)
図6は、実施形態2の有機薄膜トランジスタの製造工程を説明する断面図を示す。この実施形態2の有機薄膜トランジスタは、上記実施形態1の製造における第4工程の条件Cを以下の条件Fに変えること以外は、実施形態1と同様にして製造することができる。以下、実施形態2の実施形態1と異なる部分について説明する。
(Embodiment 2)
FIG. 6 is a cross-sectional view illustrating a manufacturing process of the organic thin film transistor of the second embodiment. The organic thin film transistor of the second embodiment can be manufactured in the same manner as in the first embodiment except that the condition C in the fourth step in the manufacture of the first embodiment is changed to the following condition F. Hereinafter, a different part of
(条件F)
マスク608におけるソース電極605およびドレイン電極606を形成するための一対の開口部間のギャップ長をG、有機半導体蒸着源609のチャネル長方向の長さをl0、基板601の表面上の有機半導体膜604とマスク608との距離をLS、マスク608と有機半導体蒸着源609との距離をL0、ソースおよびドレイン電極605、606の開口部のチャネル長方向の開口幅をwとすると、式(3)
G≦(l0/2)(LS/L0)≦w/2 ・・・(3)
または、式(4)
G≦(l0/2)(LS/L0)≦w<l0(LS/L0) ・・・(4)
または、式(5)
0<w=l0(LS/L0)−G<(l0/2)(LS/L0) ・・・(5)
の関係が成り立つこと。
なお、図6において、符合602はゲート電極、603はゲート絶縁膜、610は電極蒸着源を表す。
(Condition F)
The gap length between the pair of openings for forming the
G ≦ (l 0/2) (L S / L 0) ≦ w / 2 ··· (3)
Or the formula (4)
G ≦ (l 0/2) (L S / L 0) ≦ w <l 0 (L S / L 0) ··· (4)
Or formula (5)
0 <w = l 0 (L S / L 0) -G <(l 0/2) (L S / L 0) ··· (5)
That the relationship holds.
In FIG. 6,
実施形態2は、各パラメータG、l0、LS、L0およびwが上記の式(3)、(4)または式(5)を満足することにより、製造された有機薄膜トランジスタは、ソースおよびドレイン電極705、706の間において、有機半導体膜704のチャネル領域cには傾斜がなく、略平坦形状となる。この形状が、本実施の形態2の特徴である。
これによれば、チャネルにおける電流経路が最短になり、電流がより流れ易くなる。
In
According to this, the current path in the channel becomes the shortest, and the current flows more easily.
[実施形態2における式の説明]
ここで、上記式(3)、(4)および(5)の導出とその意味について説明する。この式(3)、(4)および(5)は、回り込み蒸着される有機半導体膜を、ソース・ドレイン電極間で連結させ、かつ、平坦な形状に形成するための主となる条件である。説明の便宜上、マスクのチャネル長方向の開口幅の範囲を、上記実施形態1と同様の第1、2および3の場合に分けて説明する。なお、単に長さ、幅と称する場合は、チャネル長方向の長さ、幅を意味するものとする。
[Explanation of Formula in Embodiment 2]
Here, the derivation of the above formulas (3), (4) and (5) and their meaning will be described. The expressions (3), (4), and (5) are the main conditions for connecting the organic semiconductor film that is wraparound-deposited between the source and drain electrodes and forming a flat shape. For convenience of explanation, the range of the opening width in the channel length direction of the mask will be described separately for the first, second, and third cases similar to the first embodiment. Note that the term “length and width” simply means the length and width in the channel length direction.
<第1の場合>
第1の場合、実施形態1で述べたように、開口幅wが、式(a)
w≧l0(LS/L0) ・・・(a)
を満たす。
この場合、図7に示すように、有機半導体膜704の連結部分における略平坦なチャネル領域cの長さは
2×(lS/2)−G=lS−G
となる。この有機半導体膜704の上に、ソースおよびドレイン電極605、606を略平行の蒸着ビームで蒸着したときに、各電極605、606のエッジが略平坦な領域cの上に存在すれば、チャネル領域cの表面は略平坦部のみで構成される(図6参照)。
このことから、図7に示すように、マスク708の一対の開口部間のギャップ長Gは、次式(f)
G≦lS−G ・・・(f)
で表され、式(f)は式(g)
2G≦lS ・・・(g)
で表すことができる。
この式(g)に実施形態1の式(b)式を代入して、以下の式(h)
G≦lS/2=(l0/2)(LS/L0) ・・・(h)
が得られる。したがって、式(a)および式(h)より、式(3)
G≦(l0/2)(LS/L0)≦w/2 ・・・(3)
が得られる。この式(3)が、第1の場合において略平坦のみのチャネル領域cが形成される条件である。
<First case>
In the first case, as described in the first embodiment, the opening width w is expressed by the formula (a).
w ≧ l 0 (L S / L 0 ) (a)
Meet.
In this case, as shown in FIG. 7, the length of the substantially flat channel region c in the connecting portion of the
It becomes. When the source and drain
From this, as shown in FIG. 7, the gap length G between the pair of openings of the
G ≦ l S −G (f)
The formula (f) is expressed by the formula (g).
2G ≦ l S (g)
It can be expressed as
Substituting the equation (b) of the first embodiment into this equation (g), the following equation (h)
G ≦ l S / 2 = ( l 0/2) (L S / L 0) ··· (h)
Is obtained. Therefore, from equation (a) and equation (h), equation (3)
G ≦ (l 0/2) (L S / L 0) ≦ w / 2 ··· (3)
Is obtained. This expression (3) is a condition for forming a channel region c that is only substantially flat in the first case.
<第2の場合>
第2の場合、上述したように、開口幅wが式(d)
(l0/2)(LS/L0)≦w<l0(LS/L0) ・・・(d)
を満たす。
この場合、図8に示すように、上述と同様に、式(f)〜(h)により有機半導体膜804の略平坦部のみがチャネル領域cとなる。したがって、式(d)および式(h)より、以下の式(4)が得られ、この式(4)が、第2の場合における略平坦のみのチャネル領域aが形成される条件である。
G≦(l0/2)(LS/L0)≦w<l0(LS/L0) ・・・(4)
なお、図8において、符合808はマスクを表す。
<Second case>
In the second case, as described above, the opening width w is the formula (d).
(l 0/2) (L S / L 0) ≦ w <l 0 (L S / L 0) ··· (d)
Meet.
In this case, as shown in FIG. 8, only the substantially flat portion of the
G ≦ (l 0/2) (L S / L 0) ≦ w <l 0 (L S / L 0) ··· (4)
In FIG. 8,
<第3の場合>
第3の場合、上述したように、開口幅wが式(e)
0<w<(l0/2)(LS/L0) ・・・(e)
を満たす。
この場合、図9に示すように、ソース・ドレイン電極間のチャネル領域cが略平坦となるのは、チャネル領域cにおける長さlS−Gが、有機半導体膜904のテーパ部の底辺長さと等しく、かつ、マスク908の開口幅wと等しい場合である。
つまり、式(k)
lS−G=w ・・・(k)
となる。ここで、式(k)を実施形態1で説明した式(b)に代入すると、式(m)
w=lS−G=l0(LS/L0)−G ・・・(m)
となる。この式(m)を式(e)に代入すると、式(5)
0<w=l0(LS/L0)−G<(l0/2)(LS/L0) ・・・(5)
が得られ、この式(5)が第3の場合において略平坦のみのチャネル領域cが形成される条件である。
<Third case>
In the third case, as described above, the opening width w is the formula (e).
0 <w <(l 0/ 2) (L S / L 0) ··· (e)
Meet.
In this case, as shown in FIG. 9, the channel region c between the source and drain electrodes is substantially flat because the length l S -G in the channel region c is equal to the bottom length of the tapered portion of the
That is, the formula (k)
l S −G = w (k)
It becomes. Here, when the formula (k) is substituted into the formula (b) described in the first embodiment, the formula (m)
w = l S −G = l 0 (L S / L 0 ) −G (m)
It becomes. Substituting this equation (m) into equation (e), equation (5)
0 <w = l 0 (L S / L 0) -G <(l 0/2) (L S / L 0) ··· (5)
Is obtained under the condition that the substantially flat channel region c is formed in the third case.
[実施形態2における各パラメータの一例]
実施形態2において、式(3)を満足する図6の各パラメータの具体的数値例は以下のとおりである。
G=118μm
l0=38mm
LS=1.8mm
L0=250mm
w=300μm
この例では、以下のとおり条件Cの式(3)を満足している。
つまり、G=118μmであり、(l0/2)(LS/L0)=(38mm/2)(1.8mm/250mm)=137μmであり、w/2=150μmであるから、式(3):G≦(l0/2)(LS/L0)≦w/2を満たしている。
上記の各パラメータG、l0、LS、L0およびwが式(3)を満足することにより、有機半導体膜604におけるソース電極605とドレイン電極606の間は連結して略平坦なチャネルが形成される。またこのとき、略平坦なチャネル領域cの厚さは50nmであり、ソース電極205およびドレイン電極206の近傍領域b、dの厚さは87.9nmであり、領域cの方が薄く形成される。
[Example of parameters in Embodiment 2]
In the second embodiment, specific numerical examples of the parameters in FIG. 6 that satisfy Expression (3) are as follows.
G = 118 μm
l 0 = 38 mm
L S = 1.8mm
L 0 = 250 mm
w = 300μm
In this example, the expression (3) of the condition C is satisfied as follows.
That is G = 118μm, (l 0/ 2) (L S / L 0) = (38mm / 2) (1.8mm / 250mm) = a 137 microns, since it is w / 2 = 150 [mu] m, the formula ( 3): meets the G ≦ (l 0/2) (L S / L 0) ≦ w / 2.
When each of the above parameters G, l 0 , L S , L 0 and w satisfies Expression (3), the
実施形態2において、式(4)を満足する図6の各パラメータの具体的数値例は以下のとおりである。
G=118μm
l0=38mm
LS=1.8mm
L0=250mm
w=200μm
この例では、以下のとおり条件Cの式(4)を満足している。
つまり、G=118μmであり、(l0/2)(LS/L0)=(38mm/2)(1.8mm/250mm)=137μmであり、w=200μmであり、l0(LS/L0)=274μmであるから、式(4):G≦(l0/2)(LS/L0)≦w<l0(LS/L0)を満たしている。
上記の各パラメータG、l0、LS、L0およびwが式(4)を満足することにより、有機半導体膜604におけるソース電極605とドレイン電極606の間は連結して略平坦なチャネルが形成される。またこのとき、略平坦なチャネル領域cの厚さは50nmであり、ソース電極205およびドレイン電極206の近傍領域b、dの厚さは64.3nmであり、領域aの方が薄く形成される。
In the second embodiment, specific numerical examples of the parameters in FIG. 6 that satisfy Expression (4) are as follows.
G = 118 μm
l 0 = 38 mm
L S = 1.8mm
L 0 = 250 mm
w = 200 μm
In this example, Expression (4) of Condition C is satisfied as follows.
That is G = 118μm, (l 0/ 2) (L S / L 0) = (38mm / 2) (1.8mm / 250mm) = a 137 microns, a w = 200μm, l 0 (L S / L 0) = from a 274Myuemu, equation (4): satisfies G ≦ a (l 0/2) (L S / L 0) ≦ w <l 0 (L S / L 0).
When each of the above parameters G, l 0 , L S , L 0 and w satisfies the formula (4), the
実施形態2において、式(5)を満足する図6の各パラメータの具体的数値例は以下のとおりである。
G=118μm
l0=38mm
LS=1.8mm
L0=350mm
w=77.4μm
この例では、以下のとおり条件Cの式(5)を満足している。
つまり、w=77.4μmであり、l0(LS/L0)−G=38mm×(1.8mm/350mm)−118μm=77.4μmであり、(l0/2)(LS/L0)=97.7μmであるから、式(5):0<w=l0(LS/L0)−G<(l0/2)(LS/L0)を満たしている。
上記の各パラメータG、l0、LS、L0およびwが式(5)を満足することにより、有機半導体膜604におけるソース電極605とドレイン電極606の間は連結して略平坦なチャネルが形成される。またこのとき、略平坦なチャネル領域cの厚さは50nmであり、ソース電極205およびドレイン電極206の近傍領域b、dの厚さは50nmであり、領域aの方が薄く形成される。
In the second embodiment, specific numerical examples of the parameters in FIG. 6 that satisfy Expression (5) are as follows.
G = 118 μm
l 0 = 38 mm
L S = 1.8mm
L 0 = 350mm
w = 77.4 μm
In this example, Expression (5) of Condition C is satisfied as follows.
That is w = 77.4μm, l 0 (L S / L 0) -G = 38mm × (1.8mm / 350mm) was -118μm = 77.4μm, (l 0/ 2) (L S / since L 0) = a 97.7μm, equation (5): 0 <w = l 0 (L S / L 0) -G < meets the (l 0/2) (L S / L 0).
When each of the above parameters G, l 0 , L S , L 0 and w satisfies Expression (5), the
[実施形態2の有機薄膜トランジスタの構造的特徴]
(1)ソース電極605およびドレイン電極606間のチャネル長G1と、ソースおよびドレイン電極605、606からテーパー部端までの距離(lS/2)との間には、G1≦lSの関係が成り立つ。なお、チャネル長G1は、マスク608の一対の開口部間のギャップ長Gにほぼ等しいため、G1=Gとする。
上記のパラメータ(G=118μm、l0=38mm、LS=1.8mm、L0=250mm、w=300μm)のときに式(3)を満足する有機薄膜トランジスタの場合、G1=118μm<lS=274μmである。
上記のパラメータ(G=118μm、l0=38mm、LS=1.8mm、L0=250mm、w=200μm)のときに式(4)を満足する有機薄膜トランジスタの場合、G1=118μm<lS=274μmである。
上記のパラメータ(G=118μm、l0=38mm、LS=1.8mm、L0=350mm、w=77.4μm)のときに式(5)を満足する有機薄膜トランジスタの場合、G1=118μm<lS=195μmである。
(2)図6に示すように、有機半導体膜604のチャネル領域cに傾斜が形成されず、略平坦形状となる。
[Structural Features of Organic Thin Film Transistor of Embodiment 2]
(1) Between the channel length G 1 between the
In the case of the organic thin film transistor satisfying the equation (3) when the above parameters (G = 118 μm, l 0 = 38 mm, L S = 1.8 mm, L 0 = 250 mm, w = 300 μm), G 1 = 118 μm <l S = 274 μm.
In the case of the organic thin film transistor satisfying the formula (4) when the above parameters (G = 118 μm, l 0 = 38 mm, L s = 1.8 mm, L 0 = 250 mm, w = 200 μm), G 1 = 118 μm <l S = 274 μm.
In the case of the organic thin film transistor satisfying the equation (5) when the above parameters (G = 118 μm, l 0 = 38 mm, L S = 1.8 mm, L 0 = 350 mm, w = 77.4 μm), G 1 = 118 μm <L S = 195 μm.
(2) As shown in FIG. 6, the channel region c of the
[実施形態2の有機薄膜トランジスタの製法的効果と構造的効果]
実施形態2の製造方法によれば、実施形態1の効果に加え、さらに以下の効果を奏する。
チャネルに傾斜部がなく略平坦となることにより、ソース電極605およびドレイン電極606の間の電流経路が最短となり、チャネル接合部(ゲート電圧により蓄積してチャネルが形成される界面層からソースおよびドレイン電極までの肉厚部分)の抵抗も小さくなり、電流が流れ易くなるという効果がある。
また、ソースおよびドレイン電極605、606のエッジが有機半導体膜604の傾斜部分に位置しないので、電極605、606の蒸着位置が多少チャネル長方向にずれても、素子電流の変化は少なく、本発明の有機薄膜トランジスタを例えば表示装置に複数用いた場合の画素ばらつきが抑えられ、歩留まりが向上し、低コスト化が図れるという効果がある。
さらに、同様に電極605、606のエッジが有機半導体膜604の傾斜部分に位置しないことにより、電極605、606の蒸着位置が多少チャネル長方向にずれても、チャネル部の厚さの変化が少なくなり、製造された複数の有機薄膜トランジスタの閾値電圧のばらつきが抑えられ、例えば表示装置にした場合の画素ばらつきが抑えられ、歩留まりが向上し、低コスト化が図れるという効果がある。
[Manufacturing effect and structural effect of organic thin film transistor of embodiment 2]
According to the manufacturing method of
Since the channel is substantially flat without an inclined portion, the current path between the
In addition, since the edges of the source and drain
Further, similarly, since the edges of the
(実施形態3)
上記実施形態1および2では1つの有機薄膜トランジスタを製造する場合を説明したが、この実施形態3では複数の有機薄膜トランジスタを製造する場合を説明する。
図10は、実施形態3の有機薄膜トランジスタの製造工程を説明する断面図を示す。この実施形態3の有機薄膜トランジスタは、上記実施形態1および2とほぼ同様に製造することができるが、以下のことが実施形態1および2と異なる。以下、実施形態3の実施形態1および2と異なる点を主として説明する。
(Embodiment 3)
In the first and second embodiments, the case of manufacturing one organic thin film transistor has been described. In the third embodiment, the case of manufacturing a plurality of organic thin film transistors will be described.
FIG. 10 is a cross-sectional view for explaining a manufacturing process of the organic thin film transistor of the third embodiment. The organic thin film transistor of the third embodiment can be manufactured in substantially the same manner as in the first and second embodiments, but the following is different from the first and second embodiments. Hereinafter, the points of the third embodiment different from the first and second embodiments will be mainly described.
第1工程においては、複数の開口部を有するマスクを用いて基板1101の表面に複数のゲート電極1102を形成する。
第2工程においては、各ゲート電極1102および基板1101の表面にゲート絶縁膜1103を形成することにより積層体S2を形成する。
第3工程においては、各ゲート電極1102に対応するソースおよびドレイン電極形成用の複数対の開口部を有するマスク1108を、第1工程で使用した真空成膜装置内に設置する。
In the first step, a plurality of
In the second step, a stacked body S2 is formed by forming a
In the third step, a
第4工程においては、複数対の開口部を有する上記マスク1108を介して真空蒸着法により積層体S2における複数の素子形成領域のそれぞれに有機半導体膜1104を相互に分断して(離間させて)形成する。このとき、以下のことが条件として加えられる。
(条件G)
複数対の開口部を有するマスク1108において、一の有機半導体膜1104に対応するソース/ドレイン電極形成用の開口部と、チャネル長方向に隣接する他の有機半導体膜1104に対応するソース/ドレイン電極形成用の開口部との間隔をHとすると、式(6)
H>l0(LS/L0) ・・・(6)
の関係が成り立つ。
第5工程においては、上記マスク1108を用いて、真空蒸着法により各有機半導体膜1104の表面にソース電極およびドレイン電極1105、1106を形成する。
なお、図10において、符合1109は有機半導体蒸着源、1110は電極蒸着源である。
In the fourth step, the
(Condition G)
In a
H> l 0 (L S / L 0 ) (6)
The relationship holds.
In the fifth step, source and
In FIG. 10,
[実施形態3における式の説明]
ここで、式(6)の導出とその意味について説明する。
実施の形態1で説明したように、有機半導体膜1104におけるマスク1108からはみ出して回り込み蒸着している部分のチャネル長方向の長さはlS/2である。したがって、図10に示すように、チャネル長方向の隣接する有機薄膜トランジスタ間に対応するマスク1108の開口部間隔Hが(lS/2)+(lS/2)より大きいとき、蒸着した有機半導体膜1104は素子間で連結しない。
つまり、
H>(lS/2)+(lS/2) ・・・(n)
となる。この式(n)に上記式(b)を代入すると
H>l0(LS/L0) ・・・(6)
が得られる。この式(6)を満たすとき、隣接する素子間は分断される。
[Explanation of Formula in Embodiment 3]
Here, the derivation of Expression (6) and its meaning will be described.
As described in
That means
H> (l S / 2) + (l S / 2) (n)
It becomes. Substituting the above equation (b) into this equation (n), H> l 0 (L S / L 0 ) (6)
Is obtained. When this equation (6) is satisfied, adjacent elements are divided.
[実施形態3における各パラメータの一例]
実施形態3の図10における各パラメーターの具体的数値は、以下のとおりである。
G=118μm
H=300μm
l0=38mm
LS=1.4mm
L0=250mm
以上の数値例は以下の条件式(6)を満足する。
つまり、H=300μmであり、l0(LS/L0)=38mm(1.4mm/250mm)=213μmであるから、式(6):H>l0(LS/L0)を満足する。
[Example of parameters in Embodiment 3]
Specific numerical values of the parameters in FIG. 10 of the third embodiment are as follows.
G = 118 μm
H = 300μm
l 0 = 38 mm
L S = 1.4mm
L 0 = 250 mm
The above numerical example satisfies the following conditional expression (6).
That is, since H = 300 μm and l 0 (L S / L 0 ) = 38 mm (1.4 mm / 250 mm) = 213 μm, Expression (6): H> l 0 (L S / L 0 ) is satisfied. To do.
[実施形態3の有機薄膜トランジスタの構造的特徴]
実施形態3における製造方法を使用すると、有機薄膜トランジスタの構造は、図10に示すように、一の有機薄膜トランジスタの有機半導体膜1104の端部テーパー領域eと、隣接する他の有機薄膜トランジスタの有機半導体膜1104の端部テーパー領域aは接続せず分断される。
[Structural Features of Organic Thin Film Transistor of Embodiment 3]
When the manufacturing method according to Embodiment 3 is used, the structure of the organic thin film transistor is, as shown in FIG. 10, an end tapered region e of the
[実施形態3の有機薄膜トランジスタの製法的効果と構造的効果]
この実施形態3によれば、実施形態1および2の効果に加え、さらに以下の効果を奏する。
隣接する有機薄膜トランジスタ同士が繋がることなく分断され、複数の有機薄膜トランジスタを一度に形成することができる。特に、上記条件Gによって、図10に示すように、同一の基板1201上に複数の有機薄膜トランジスタを形成する場合に、隣接する有機薄膜トランジスタにおける有機半導体膜1104の端部(テーパー部)同士が連結せずに分断させることができる。
[Manufacturing Effect and Structural Effect of Organic Thin Film Transistor of Embodiment 3]
According to the third embodiment, in addition to the effects of the first and second embodiments, the following effects are further achieved.
Adjacent organic thin film transistors are divided without being connected, and a plurality of organic thin film transistors can be formed at a time. In particular, when a plurality of organic thin film transistors are formed on the same substrate 1201 as shown in FIG. 10 according to the above condition G, the ends (tapered portions) of the
また、複数の有機半導体膜1104の蒸着形成と素子間の蒸着し分けを同時に行うことができる。つまり、従来では、素子領域ごとに有機半導体膜1104を蒸着できても、素子ごとに分離して蒸着し分けることは難しく、それにより漏れ電流が発生していた。しかし、本発明ではソース電極1105およびドレイン電極1106を形成する1つのマスク1108を用いることにより、第1に、有機半導体膜1104を蒸着形成でき、第2に、ソース電極1105およびドレイン電極1106を蒸着形成でき、第3に、素子間の分離ができる。このように、有機半導体膜形成用のマスクとソース・ドレイン電極形成用のマスクを1つのマスクで共用しながら集積化した有機薄膜トランジスタを形成できるため、製造工程が削減および簡略化し、有機薄膜トランジスタを低コストで形成できるという効果がある。
また、有機薄膜トランジスタ間が分離されることにより、互いの有機半導体膜1104を共有しなくなり、漏れ電流を抑えることができるという効果がある。
Further, it is possible to simultaneously perform vapor deposition formation of the plurality of
Further, by separating the organic thin film transistors, there is an effect that the
本発明の有機薄膜トランジスタは、有機半導体膜の素子性能が最も優れる真空蒸着法を用いている。その製造工程を見直して低コスト化したことにより、有機半導体において実現されている最高レベルの移動度を、表示装置もしくは入力装置のアクティブ素子として使用したフレキシブルデバイスを製造できる。したがって、画素のサイズを小さくできるため、電子ペーパーやフレキシブルスキャナ、有機EL、フレキシブルタグ等の電子機器に用いることができ、特に電子ペーパーやフレキシブルスキャナに好適である。 The organic thin film transistor of the present invention uses a vacuum deposition method in which the element performance of the organic semiconductor film is most excellent. By reviewing the manufacturing process and reducing the cost, it is possible to manufacture a flexible device using the highest level of mobility realized in an organic semiconductor as an active element of a display device or an input device. Therefore, since the pixel size can be reduced, it can be used in electronic devices such as electronic paper, flexible scanner, organic EL, and flexible tag, and is particularly suitable for electronic paper and flexible scanner.
101、201、601、1101 基板
102、202、602、1102 ゲート電極
103、203、603、1103 ゲート絶縁膜
104、204、604、1104 有機半導体膜
105、205、605、1105 ソース電極
106、206、606、1106 ドレイン電極
107 マスク(ゲート電極形成用)
108、208、608、1108 マスク(有機半導体膜とソース/ドレイン電極の形成に共用)
209、609、1109 有機半導体蒸着源
210、610、1110 電極蒸着源
101, 201, 601, 1101
108, 208, 608, 1108 Mask (shared with organic semiconductor film and source / drain electrode formation)
209, 609, 1109 Organic
Claims (15)
G1≦lS (1)
の関係が成り立つように構成された請求項1に記載の有機薄膜トランジスタ。 In the organic semiconductor film, the channel length between the source electrode and the drain electrode is G 1 , and the distance from the end of the source or drain electrode to the end of the organic semiconductor film in the channel length direction is l S / 2. Then, the formula (1)
G 1 ≦ l S (1)
The organic thin film transistor according to claim 1, which is configured so that
(a)少なくとも一対の開口部を有するマスクを前記積層体の上方に間隙をもって配置する工程と、
(b)前記マスクに対して少なくともチャネル長方向に傾斜状に有機半導体材料を照射させることにより前記積層体の素子形成領域に有機半導体膜を形成する工程と、
(c)前記マスクを用い、マスクに対して略垂直方向に電極材料を照射させることにより前記積層体の素子形成領域にソース電極およびドレイン電極を形成する工程とを有することを特徴とする有機薄膜トランジスタの製造方法。 Using a laminate having a gate electrode on the surface of the substrate and a gate insulating film on the surface of the gate electrode and the substrate,
(A) disposing a mask having at least a pair of openings above the laminate with a gap;
(B) forming an organic semiconductor film in an element formation region of the stacked body by irradiating the mask with an organic semiconductor material at least in a channel length direction;
And (c) forming a source electrode and a drain electrode in an element formation region of the laminate by irradiating an electrode material in a direction substantially perpendicular to the mask using the mask. Manufacturing method.
マスクにおける一対の開口部間のギャップ長をG、前記蒸着源のチャネル長方向の長さをl0、基板表面上のゲート絶縁膜とマスクとの距離をLS、マスクと蒸着源との距離をL0とすると、式(2)
G≦l0(LS/L0) (2)
の関係が成り立つ請求項9または10に記載の有機薄膜トランジスタの製造方法。 On the extension line connecting the both ends of the organic semiconductor film in the channel length direction and the outer ends of the openings of the pair of masks, an evaporation source is disposed substantially parallel to the mask,
The gap length between a pair of openings in the mask is G, the length of the vapor deposition source in the channel length direction is l 0 , the distance between the gate insulating film on the substrate surface and the mask is L S , and the distance between the mask and the vapor deposition source. Is L 0 , formula (2)
G ≦ l 0 (L S / L 0 ) (2)
The manufacturing method of the organic thin-film transistor of Claim 9 or 10 with which these relationships are satisfied.
G≦(l0/2)(LS/L0)≦w/2 (3)
または式(4)
G≦(l0/2)(LS/L0)≦w<l0(LS/L0) (4)
または式(5)
0<w=l0(LS/L0)−G<(l0/2)(LS/L0) (5)
の関係が成り立つ請求項11に記載の有機薄膜トランジスタの製造方法。 When the width in the channel length direction of the opening for forming the source and drain electrodes in the mask is w, Equation (3)
G ≦ (l 0/2) (L S / L 0) ≦ w / 2 (3)
Or formula (4)
G ≦ (l 0/2) (L S / L 0) ≦ w <l 0 (L S / L 0) (4)
Or formula (5)
0 <w = l 0 (L S / L 0) -G <(l 0/2) (L S / L 0) (5)
The method for producing an organic thin film transistor according to claim 11, wherein the relationship:
工程(c)において、前記複数対の開口部を有するマスクを用いて、各有機半導体膜の表面にソース電極およびドレイン電極を形成する請求項9〜12のいずれか1つに記載の有機薄膜トランジスタの製造方法。 In the step (b), a mask having a plurality of gate electrodes on the surface of the substrate and a plurality of pairs of openings in a plurality of element formation regions on the stacked body having each gate electrode and a gate insulating film on the surface of the substrate. The organic semiconductor film is divided and formed using
13. The organic thin film transistor according to claim 9, wherein in step (c), a source electrode and a drain electrode are formed on a surface of each organic semiconductor film using the mask having the plurality of pairs of openings. Production method.
H>l0(LS/L0) (6)
の関係が成り立つことを特徴とする請求項13に記載の有機薄膜トランジスタの製造方法。 In a mask having a plurality of pairs of openings, an opening for forming a source / drain electrode corresponding to one organic semiconductor film and a source / drain electrode for forming another organic semiconductor film adjacent to the channel length direction are formed. If the distance from the opening is H, Equation (6)
H> l 0 (L S / L 0 ) (6)
The organic thin film transistor manufacturing method according to claim 13, wherein
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005265495A JP2007081043A (en) | 2005-09-13 | 2005-09-13 | Organic thin film transistor and method of manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005265495A JP2007081043A (en) | 2005-09-13 | 2005-09-13 | Organic thin film transistor and method of manufacturing same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007081043A true JP2007081043A (en) | 2007-03-29 |
Family
ID=37941036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005265495A Pending JP2007081043A (en) | 2005-09-13 | 2005-09-13 | Organic thin film transistor and method of manufacturing same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007081043A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5124693B1 (en) * | 2012-04-24 | 2013-01-23 | 有限会社 ナプラ | Electronics |
-
2005
- 2005-09-13 JP JP2005265495A patent/JP2007081043A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5124693B1 (en) * | 2012-04-24 | 2013-01-23 | 有限会社 ナプラ | Electronics |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8525172B2 (en) | Flexible semiconductor device | |
JP5111949B2 (en) | Thin film transistor manufacturing method and thin film transistor device | |
Ando et al. | Self-aligned self-assembly process for fabricating organic thin-film transistors | |
US20080014686A1 (en) | Method of fabricating vertical thin film transistor | |
US20110297938A1 (en) | Thin film transistor, method of manufacturing the same, and electronic device | |
JP6229658B2 (en) | THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE | |
CN101421850A (en) | Multiple dielectric FINFET structure and method | |
KR101949538B1 (en) | Thin film transistor, manufacturing method therefor and image display device | |
US11450773B2 (en) | Thin film transistor, method of fabricating thin film transistor, and display apparatus having thin film transistor | |
JP2007266252A (en) | Thin film transistor and manufacturing method thereof | |
US7812344B2 (en) | Thin film transistor | |
CN102194831A (en) | Oxide thin-film transistor (TFT) substrate | |
JP2010205765A (en) | Method for manufacturing self-aligned semiconductor transistor | |
JP2009194362A (en) | Thin film transistor including nanowire and method for manufacturing the same | |
US11901373B2 (en) | Active array substrate and fabricating method thereof | |
US8241934B2 (en) | Display substrate and method of manufacturing the same | |
JP2007081043A (en) | Organic thin film transistor and method of manufacturing same | |
US7211463B2 (en) | Process to improve carrier mobility of organic semiconductor | |
JP2018073860A (en) | Thin film transistor array substrate, thin film transistor array substrate manufacturing method and image display device | |
Wei et al. | High-speed hybrid complementary ring oscillators based on solution-processed organic and amorphous metal oxide semiconductors | |
JP2008078281A (en) | Organic thin film transistor, and method for manufacturing the same | |
JP2013115111A (en) | Oxide semiconductor device and manufacturing method of the same | |
JP5685932B2 (en) | Thin film transistor | |
CN101611495A (en) | Semiconductor device and method for providing electrodes with reduced surface area | |
WO2014049970A1 (en) | Thin film transistor array and image display apparatus |