[go: up one dir, main page]

JP2007073872A - Semiconductor element - Google Patents

Semiconductor element Download PDF

Info

Publication number
JP2007073872A
JP2007073872A JP2005261946A JP2005261946A JP2007073872A JP 2007073872 A JP2007073872 A JP 2007073872A JP 2005261946 A JP2005261946 A JP 2005261946A JP 2005261946 A JP2005261946 A JP 2005261946A JP 2007073872 A JP2007073872 A JP 2007073872A
Authority
JP
Japan
Prior art keywords
layer
boron phosphide
hexagonal
type
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005261946A
Other languages
Japanese (ja)
Inventor
Takashi Udagawa
隆 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2005261946A priority Critical patent/JP2007073872A/en
Priority to PCT/JP2006/318098 priority patent/WO2007029865A1/en
Priority to KR1020087008310A priority patent/KR100981077B1/en
Priority to DE112006002403T priority patent/DE112006002403T5/en
Priority to US12/066,055 priority patent/US8084781B2/en
Priority to TW95133090A priority patent/TWI310247B/en
Publication of JP2007073872A publication Critical patent/JP2007073872A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor element provided with a boron phosphide-based semiconductor layer which can reduce leakage of an element driving current, improve photoelectric conversion efficiency as a light-emitting element, improve an opposite direction voltage, cause a gate electrode to have high voltage resistance as an electric field effect transistor, and improve the pinch-off characteristic of a drain current. <P>SOLUTION: In the semiconductor element 10 provided with the boron phosphide-based semiconductor layer 102; the semiconductor layer 102 consists of a hexagonal system, and an electrode 109 is provided on the surface of the semiconductor layer 102 having the hexagonal system. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、燐化硼素系半導体層を備える半導体素子に関する。   The present invention relates to a semiconductor device including a boron phosphide-based semiconductor layer.

従来から、燐化硼素系半導体層は、例えば、立方晶の閃亜鉛鉱結晶型の燐化ガリウム(GaP)或いは炭化珪素(SiC)単結晶からなる基板上に形成されている(下記の特許文献1参照)。これらの基板と、その上に形成された燐化硼素系半導体層と、それに接合させて設けたIII族窒化物半導体層とを備えた積層構造体を利用して化合物半導体LEDが構成されている(下記の特許文献2参照)。
特開平2−288388号公報 特開平2−288371号公報
Conventionally, a boron phosphide-based semiconductor layer has been formed on a substrate made of, for example, a cubic zinc blende crystal type gallium phosphide (GaP) or silicon carbide (SiC) single crystal (the following patent documents) 1). A compound semiconductor LED is configured by using a laminated structure including these substrates, a boron phosphide-based semiconductor layer formed thereon, and a group III nitride semiconductor layer provided to be bonded thereto. (See Patent Document 2 below).
JP-A-2-288388 JP-A-2-288371

単結晶基板上に形成した燐化硼素系半導体層を利用して例えば、LEDを構成するのにあって、オーミック(Ohmic)電極は従来から、立方晶(cubic)閃亜鉛鉱結晶型(zinc−blende)の燐化硼素層上に設けられている(例えば、下記の特許文献3参照)。また、従来のレーザーダイオード(英略称:LD)にあっても、オーミック電極は、立方晶の燐化硼素層に接触させて設けられている(下記の特許文献4参照)。
特開平2−275682号公報 特開平4−84486号公報
For example, in the case of configuring an LED using a boron phosphide-based semiconductor layer formed on a single crystal substrate, an ohmic electrode has been conventionally used as a cubic zinc-blende crystal type (zinc−). (blende) boron phosphide layer (see, for example, Patent Document 3 below). Even in a conventional laser diode (abbreviation: LD), an ohmic electrode is provided in contact with a cubic boron phosphide layer (see Patent Document 4 below).
JP-A-2-275682 JP-A-4-84486

しかしながら、例えば、シリコンを基板として、その(111)結晶面からなる表面上に立方晶の燐化硼素系半導体層を成長させても、双晶や積層欠陥を多量に含む立方晶の結晶成長層となることが知られている(下記の非特許文献1参照)。また、例えば、六方晶6H型SiCを基板として、その(0.0.0.1.)結晶面上に単量体のBP層を成長させても、双晶などの結晶欠陥を多量に含む立方晶の結晶成長層となるのが知られている(下記の非特許文献2参照)。
T.Udagawa and G. Shimaoka, J. Ceramic Processing and Research,(South Korea), 第4巻、第2号、(2003年),80-83頁. T. Udagawa他、Appl. Surf. Sci.,(USA),第244巻、(2004年), 285-288頁.
However, for example, even when a cubic boron phosphide-based semiconductor layer is grown on a (111) crystal surface using silicon as a substrate, a cubic crystal growth layer containing a large amount of twins and stacking faults. (See Non-Patent Document 1 below). Further, for example, even when a BP layer of a monomer is grown on the (0.0.0.1.) Crystal plane using hexagonal 6H type SiC as a substrate, it contains a large amount of crystal defects such as twins. It is known that it becomes a cubic crystal growth layer (see Non-Patent Document 2 below).
T. Udagawa and G. Shimaoka, J. Ceramic Processing and Research, (South Korea), Vol. 4, No. 2, (2003), pp. 80-83. T. Udagawa et al., Appl. Surf. Sci., (USA), 244, (2004), 285-288.

この様な結晶欠陥を多量に含む立方晶の燐化硼素系半導体層に接触させて、例えば、オーミック電極を設けたところで、素子を駆動させるための動作電流(素子駆動電流)が、双晶等の結晶欠陥を介して不必要に漏洩(leak)してしまうため、例えば逆方向電圧が高く、また光電変換効率も高いLEDを安定して作製できない問題がある。また、結晶欠陥の多い立方晶の燐化硼素系半導体層の表面にショットキー(Schottky)接触型電極を設けても、漏洩(leak)電流が多く、耐圧の低いゲート(gate)電極しか形成できず、またドレイン(drain)電流のピンチオフ(pinch−off)特性も悪くなり、高周波特性に優れるFETを安定してもたらせない問題が生じている。   For example, when an ohmic electrode is provided in contact with a cubic boron phosphide-based semiconductor layer containing a large amount of such crystal defects, an operating current (element driving current) for driving the element is twin crystal or the like. For example, there is a problem that LEDs with a high reverse voltage and high photoelectric conversion efficiency cannot be stably produced because they leak unnecessarily through the crystal defects. Even if a Schottky contact-type electrode is provided on the surface of a cubic boron phosphide-based semiconductor layer having many crystal defects, only a gate electrode having a high leakage current and a low breakdown voltage can be formed. Moreover, the pinch-off characteristic of the drain current is also deteriorated, and there is a problem that the FET having excellent high-frequency characteristics cannot be stabilized even if it is stabilized.

本発明は、従来技術の問題点を克服すべくなされたもので、素子駆動電流の漏洩を低減することができ、発光素子として光電変換効率を高くでき、逆方向電圧も高くでき、また電界効果型トランジスタとしてゲート電極を高耐圧とし、ドレイン電流のピンチオフ特性も改善することができる、燐化硼素系半導体層を備える半導体素子を提供することを目的とする。   The present invention has been made to overcome the problems of the prior art, can reduce the leakage of element driving current, can increase the photoelectric conversion efficiency as a light emitting element, can also increase the reverse voltage, and the field effect. An object of the present invention is to provide a semiconductor element including a boron phosphide-based semiconductor layer, which can increase the breakdown voltage of the gate electrode as a type transistor and can improve the pinch-off characteristics of the drain current.

1)上記目的を達成するために、第1の発明は、燐化硼素系半導体層を備える半導体素子において、上記燐化硼素系半導体層は六方晶からなり、その六方晶の燐化硼素系半導体層の表面に電極を設けたものである。   1) To achieve the above object, according to a first aspect of the present invention, there is provided a semiconductor element including a boron phosphide-based semiconductor layer, wherein the boron phosphide-based semiconductor layer is composed of a hexagonal crystal, and the hexagonal boron phosphide-based semiconductor is provided. An electrode is provided on the surface of the layer.

2)第2の発明は、上記した1)項に記載の発明の構成において、上記燐化硼素系半導体層の表面を(1.1.−2.0.)結晶面としたものである。   2) The second aspect of the present invention is the structure of the invention described in the above item 1), wherein the surface of the boron phosphide-based semiconductor layer is a (1.1.-2.0.) Crystal plane.

3)第3の発明は、上記した1)項または2)項に記載の発明の構成において、上記燐化硼素系半導体層を、六方晶の単量体の燐化硼素(BP)からなる燐化硼素層としたものである。   3) According to a third invention, in the configuration of the invention described in the above item 1) or 2), the boron phosphide-based semiconductor layer is formed of phosphorus phosphide (BP) composed of hexagonal monomer boron phosphide (BP). It is a boron fluoride layer.

4)第4の発明は、上記した3)項に記載の発明の構成において、上記燐化硼素層は導電性のn形で、その燐化硼素層の表面にオーミック電極が設けられているものである。   4) The fourth invention is the structure of the invention described in the above item 3), wherein the boron phosphide layer is a conductive n-type, and an ohmic electrode is provided on the surface of the boron phosphide layer. It is.

5)第5の発明は、上記した3)項に記載の発明の構成において、上記燐化硼素層は導電性のp形で、その燐化硼素層の表面にオーミック電極が設けられているものである。   5) A fifth aspect of the invention is the structure of the invention described in the above item 3), wherein the boron phosphide layer is a conductive p-type, and an ohmic electrode is provided on the surface of the boron phosphide layer. It is.

6)第6の発明は、上記した3)項に記載の発明の構成において、上記燐化硼素層は高抵抗で、その燐化硼素層の表面にショットキー接触性の電極が設けられているものである。   6) According to a sixth aspect of the present invention, in the configuration of the invention described in the above item 3), the boron phosphide layer has a high resistance, and a Schottky contact electrode is provided on the surface of the boron phosphide layer. Is.

7)第7の発明は、上記した6)項に記載の発明の構成において、上記ショットキー接触性の電極をゲート電極とするものである。   7) A seventh invention is such that in the configuration of the invention described in the above item 6), the Schottky contact electrode is used as a gate electrode.

8)第8の発明は、上記した4)項から7)項の何れか1項に記載の発明の構成において、上記燐化硼素層を不純物を故意に添加していないアンドープ層とするものである。   8) An eighth invention is the above-described constitution of the invention according to any one of items 4) to 7), wherein the boron phosphide layer is an undoped layer to which no impurity is intentionally added. is there.

9)第9の発明は、上記した1)項から3)項の何れか1項に記載の発明の構成において、上記燐化硼素系半導体層は、六方晶で極性の小さいあるいは無極性の単結晶層もしくは単結晶基板を下地層として形成されるものである。   9) According to a ninth aspect of the present invention, in the structure according to any one of the above items 1) to 3), the boron phosphide-based semiconductor layer is a hexagonal crystal having a small polarity or a nonpolar single layer. A crystal layer or a single crystal substrate is formed as a base layer.

8)第10の発明は、上記した1)項から5)項、8)項、9)の何れか1項に記載の発明の構成において、発光素子として構成するものである。   8) The tenth invention is configured as a light emitting element in the configuration of the invention described in any one of items 1) to 5), 8) and 9).

8)第11の発明は、上記した1)項から3)項、6)項から9)項の何れか1項に記載の発明の構成において、電界効果型トランジスタとして構成するものである。   8) The eleventh invention is configured as a field effect transistor in the configuration of the invention described in any one of the above items 1) to 3) and 6) to 9).

本発明によれば、燐化硼素系半導体層を備える半導体素子において、燐化硼素系半導体層を六方晶とし、双晶等の結晶欠陥の少ないその六方晶の燐化硼素系半導体層の表面に電極を設けることとしたので、その結果結晶欠陥を介して漏洩する素子動作電流が少ないオーミック電極やショットキー接触性電極を形成することができる。従って、光電変換効率の高い発光ダイオード(LED)やレーザダイオード(LD)等の発光素子、また高耐圧のゲート電極を備え、ドレイン電流のピンチオフ特性も向上した電界効果型トランジスタ(FET)を提供することができる。   According to the present invention, in a semiconductor device including a boron phosphide-based semiconductor layer, the boron phosphide-based semiconductor layer is a hexagonal crystal, and the surface of the hexagonal boron phosphide-based semiconductor layer having few crystal defects such as twins is formed. Since the electrode is provided, as a result, an ohmic electrode or a Schottky contact electrode with less element operating current leaking through crystal defects can be formed. Accordingly, a light-emitting element such as a light-emitting diode (LED) or a laser diode (LD) with high photoelectric conversion efficiency, and a field effect transistor (FET) provided with a high breakdown voltage gate electrode and improved drain current pinch-off characteristics are provided. be able to.

また、本発明によれば、表面を(1.1.−2.0.)結晶面とする、六方晶の燐化硼素系半導体層に電極を設けることとしたので、即ち、双晶等の結晶欠陥の少ない結晶性に優れる燐化硼素系半導体層に電極を設けることとしたので、素子動作電流の漏洩の少ない電極を形成することができ、従って、光電変換効率の高いLEDやLD等の発光素子、また高耐圧のゲート電極を備え、ドレイン電流のピンチオフ特性も向上したFETを提供することができる。   In addition, according to the present invention, the electrode is provided on the hexagonal boron phosphide-based semiconductor layer whose surface is a (1.1.-2.0.) Crystal plane, that is, a twin crystal or the like. Since the electrode is provided on the boron phosphide-based semiconductor layer having few crystal defects and excellent crystallinity, it is possible to form an electrode with little leakage of element operating current. It is possible to provide an FET including a light emitting element and a gate electrode having a high breakdown voltage and improved drain current pinch-off characteristics.

特に、本発明によれば、電極を、結晶欠陥密度が特に小さな六方晶の単量体の燐化硼素(BP)層の表面に設けることとしたので、漏洩電流の少ないオーミック電極或いはショットキー接触性電極を簡便に形成でき、従って、光電変換効率の高い発光素子、また高耐圧のゲート電極を備えドレイン電流のピンチオフ特性も向上させたFETを簡便に提供することができる。   In particular, according to the present invention, the electrode is provided on the surface of a hexagonal monomer boron phosphide (BP) layer having a particularly small crystal defect density, so that an ohmic electrode or a Schottky contact with a small leakage current is provided. Therefore, it is possible to easily provide a light-emitting element with high photoelectric conversion efficiency and a FET having a high breakdown voltage gate electrode and improved drain current pinch-off characteristics.

特に、オーミック電極不純物を、ドーピングする必要も無くアンドープでも充分な導電性を有するBP層の表面に設けることとしたので、発光素子を簡便に構成できる。   In particular, since the ohmic electrode impurity is provided on the surface of the BP layer having sufficient conductivity even if it is undoped without being doped, the light emitting element can be simply configured.

また、燐化硼素系半導体層を、六方晶で極性の小さいあるいは無極性の単結晶層もしくは単結晶基板を下地層として形成するようにしたので、六方晶の燐化硼素系半導体層をより一層結晶欠陥の少ない層として安定して形成することができ、その表面に形成する電極もより一層結晶欠陥の少ないものとすることができる。   In addition, since the boron phosphide-based semiconductor layer is formed using a hexagonal, low-polarity or nonpolar single-crystal layer or a single-crystal substrate as an underlayer, the hexagonal boron phosphide-based semiconductor layer is further increased. It can be stably formed as a layer having few crystal defects, and the electrode formed on the surface thereof can be made to have much fewer crystal defects.

本発明は、燐化硼素系半導体層を備える半導体素子において、その燐化硼素系半導体層を六方晶とし、その六方晶の燐化硼素系半導体層の表面に電極を設けるようにしたものである。   The present invention relates to a semiconductor element including a boron phosphide-based semiconductor layer, wherein the boron phosphide-based semiconductor layer is a hexagonal crystal, and an electrode is provided on the surface of the hexagonal boron phosphide-based semiconductor layer. .

本発明に係る六方晶の燐化硼素系半導体層は、サファイア(α―Al2O3単結晶)、六方晶の4H型或いは6H型炭化珪素(SiC)、酸化亜鉛(ZnO)、或いはGaN等の六方晶の単結晶層或いは単結晶基板を下地層として形成する。特に、極性の小さい、或いは無極性の結晶面からなる単結晶層或いは単結晶基板の表面には、六方晶の燐化硼素系半導体層を効率的に形成できる。これは、六方晶の単結晶層或いは単結晶基板の極性の小さい、或いは無極性の結晶面からなる表面では、六方晶の燐化硼素系半導体層をもたらすに好都合に原子が配置しているからである。   The hexagonal boron phosphide-based semiconductor layer according to the present invention includes hexagonal crystals such as sapphire (α-Al 2 O 3 single crystal), hexagonal 4H-type or 6H-type silicon carbide (SiC), zinc oxide (ZnO), or GaN. A single crystal layer or a single crystal substrate is formed as a base layer. In particular, a hexagonal boron phosphide-based semiconductor layer can be efficiently formed on the surface of a single crystal layer or a single crystal substrate having a small or nonpolar crystal plane. This is because atoms are arranged conveniently on the surface of the hexagonal single crystal layer or single crystal substrate that has a small or nonpolar crystal plane to provide a hexagonal boron phosphide-based semiconductor layer. It is.

六方晶の燐化硼素系半導体層を設けるに好適な無極性の結晶面とは、例えば、元素Aと元素Bとが化合してなる六方晶の化合物材料の単結晶にあって、その元素Aと元素Bとが同一の面密度で露出している表面である。例えば、2H型SiCまたはウルツ鉱結晶型(Wurtzite)GaNの或いは窒化アルミニウム(AlN)の{1.1.−2.0.}結晶面である。また、例えば、サファイアの{1.1.−2.0.}結晶面である。   A nonpolar crystal plane suitable for providing a hexagonal boron phosphide-based semiconductor layer is, for example, a single crystal of a hexagonal compound material formed by combining element A and element B, and element A And the element B are exposed at the same surface density. For example, 2H SiC or Wurtzite GaN or aluminum nitride (AlN) {1.1. -2.0. } It is a crystal plane. Moreover, for example, {1.1. -2.0. } It is a crystal plane.

極性の少ない、或いは無極性の六方晶の結晶面には、ハロゲン(halogen)法、ハイドライド(hydride)法、有機金属化学堆積(MOCVD)法等の気相成長手段により、六方晶の燐化硼素系半導体層を形成する。燐化硼素系半導体層とは、硼素(元素記号:B)と燐(元素記号:P)とを必須の構成元素として含むIII−V族化合物半導体材料からなる結晶層である。例えば、単量体の燐化硼素(BP)であり、多量体のB122(B6P)である。また、例えば、燐化硼素・アルミニウム(組成式B1-XAlXP:0≦X≦1)である。Alを含む燐化硼素系半導体層を形成するには、MOCVD法が好適である。 A hexagonal boron phosphide is formed on a hexagonal crystal plane having a small polarity or nonpolarity by vapor phase growth means such as a halogen method, a hydride method, or a metal organic chemical deposition (MOCVD) method. A system semiconductor layer is formed. The boron phosphide-based semiconductor layer is a crystal layer made of a III-V group compound semiconductor material containing boron (element symbol: B) and phosphorus (element symbol: P) as essential constituent elements. For example, monomeric boron phosphide (BP) and multimeric B 12 P 2 (B 6 P). Further, for example, boron phosphide / aluminum (composition formula B 1-X Al X P: 0 ≦ X ≦ 1). The MOCVD method is suitable for forming a boron phosphide-based semiconductor layer containing Al.

極性の少ない、或いは無極性の六方晶の単結晶層或いは単結晶基板の結晶面に形成する燐化硼素系半導体層を、イオン結合性の小さな材料から構成することとすれば、六方晶の燐化硼素系半導体層を安定して形成できる。イオン結合性の小さな燐化硼素系半導体層であれば、極性の少ない、或いは無極性の六方晶の単結晶層或いは単結晶基板とのイオン結合度の差異が小さいため、双晶等の結晶欠陥の少ない良質な六方晶の燐化硼素系半導体層を安定して形成できる。燐化硼素系半導体の中で、単量体の燐化硼素(BP)は、イオン結合度(fi)が0.006と小さいため(J.C.フィリップス著、「半導体結合論」(物理学叢書38)、(株)吉岡書店、1985年7月25日発行、第3刷、51頁参照)、六方晶の燐化硼素系半導体層を安定してもたらすための格好な材料である。また、砒化硼素(BAs)のfiも0.002と小さいため(上記の「半導体結合論」、51頁参照)、BPとの混晶である砒化燐化硼素(組成式BAs1-YY:0<Y≦1)からも六方晶の燐化硼素系半導体層を安定して形成できる。 If the boron phosphide-based semiconductor layer formed on the crystal plane of a hexagonal single crystal layer or a single crystal substrate with little or no polarity is made of a material with low ion bonding properties, hexagonal phosphorous A boron fluoride based semiconductor layer can be formed stably. A boron phosphide-based semiconductor layer with a small ion bondability has a small difference in the degree of ionic bond with a nonpolar hexagonal single crystal layer or single crystal substrate, or a crystal defect such as a twin crystal. A high-quality hexagonal boron phosphide-based semiconductor layer can be stably formed. Among boron phosphide-based semiconductors, monomeric boron phosphide (BP) has a small ionic bond degree (fi) of 0.006 (JC Phillips, “Semiconductor Bond Theory” (physics). Series 38), Yoshioka Shoten Co., Ltd., issued July 25, 1985, 3rd printing, page 51), a suitable material for stably providing a hexagonal boron phosphide-based semiconductor layer. In addition, since the fi of boron arsenide (BAs) is as small as 0.002 (see “Semiconductor Bonding Theory” above, page 51), boron arsenide phosphide which is a mixed crystal with BP (composition formula BAs 1-Y P Y : 0 <Y ≦ 1), a hexagonal boron phosphide-based semiconductor layer can be stably formed.

特に、表面を(1.1.−2.0.)結晶面とする様に成長したイオン結合性の小さな燐化硼素系半導体層は、双晶や積層欠陥が少ないため、本発明に係る電極を設けるための半導体層として好適に利用できる。   In particular, a boron phosphide-based semiconductor layer having a small ionic bond grown so that the surface has a (1.1.-2.0.) Crystal plane has few twins and stacking faults. It can be suitably used as a semiconductor layer for providing the film.

形成された燐化硼素系半導体層が六方晶の結晶層であるか否かは、例えば、電子回折またはX線回折などの分析手段から調査できる。一般的な電子回折分析によれば、例えば、六方晶GaN単結晶層の無極性の(1.1.−2.0.)結晶面に接合して設けた単量体のBPは六方晶のウルツ鉱結晶型の結晶層であることを知ることができる。また、その六方晶のBP結晶層の表面は、無極性の(1.1.−2.0.)結晶面となっているのを知ることができる。   Whether or not the formed boron phosphide-based semiconductor layer is a hexagonal crystal layer can be investigated by an analysis means such as electron diffraction or X-ray diffraction. According to a general electron diffraction analysis, for example, a monomer BP bonded to a nonpolar (1.1.-2.0.) Crystal plane of a hexagonal GaN single crystal layer is hexagonal. It can be seen that this is a wurtzite crystal type crystal layer. It can also be seen that the surface of the hexagonal BP crystal layer has a nonpolar (1.1.-2.0.) Crystal plane.

ウルツ鉱結晶型の六方晶の単量体のBPのa軸は、約0.319ナノメーター(nm)であり、III族窒化物半導体である六方晶のAlXGa1-XN(0≦X≦1)のa軸と略一致する。このため、六方晶の燐化硼素系半導体層を単量体のBPから構成することとすれば、良好な格子マッチングに起因して、その層上に結晶性に優れるIII族窒化物半導体層を形成できる。極性の小さい、または無極性の六方晶結晶上に形成された燐化硼素系半導体層は結晶性に優れるため、上層として結晶性に優れるIII族窒化物半導体層をもたらすのに貢献できる。 A shaft of BP wurtzite crystal type hexagonal monomeric is approximately 0.319 nanometers (nm), of the hexagonal a group III nitride semiconductor Al X Ga 1-X N ( 0 ≦ It substantially coincides with the a axis of X ≦ 1). Therefore, if the hexagonal boron phosphide-based semiconductor layer is composed of monomeric BP, a group III nitride semiconductor layer having excellent crystallinity is formed on the layer due to good lattice matching. Can be formed. Since the boron phosphide-based semiconductor layer formed on a small polarity or nonpolar hexagonal crystal is excellent in crystallinity, it can contribute to providing a group III nitride semiconductor layer excellent in crystallinity as an upper layer.

結晶性に優れるIII族窒化物半導体層を利用すれば、例えば、III族窒化物半導体層からなるpn接合型ヘテロ構造を形成することができる。例えば、n形GaXIn1-XN(0≦X≦1)層を発光層とし、n形及びp形のAlXGa1-XN(0≦X≦1)層をクラッド(clad)層とするLED用途のダブルヘテロ(DH)接合型発光部を構成できる。結晶性に優れるIII族化合物半導体層から発光部を構成できるため、高輝度の発光をもたらし、しかも逆方向電圧等の電気的特性に優れる化合物半導体発光素子を提供できる。 If a group III nitride semiconductor layer having excellent crystallinity is used, for example, a pn junction type heterostructure made of a group III nitride semiconductor layer can be formed. For example, an n-type Ga x In 1-X N (0 ≦ X ≦ 1) layer is a light emitting layer, and n-type and p-type Al x Ga 1-X N (0 ≦ X ≦ 1) layers are clad. A double hetero (DH) junction type light emitting part for LED use as a layer can be configured. Since the light-emitting portion can be composed of a group III compound semiconductor layer having excellent crystallinity, it is possible to provide a compound semiconductor light-emitting element that emits light with high brightness and is excellent in electrical characteristics such as reverse voltage.

六方晶の燐化硼素系半導体層に接合させて設けるIII族窒化物半導体層として好適なのは、例えば、ウルツ鉱結晶型のGaN、AlN、窒化インジウム(InN)、及びこれらの混晶である窒化アルミニウム・ガリウム・インジウム(組成式AlXGaYInZN:0≦X,Y,Z≦1、X+Y+Z=1)である。即ち、六方晶の単量体BPに近似するa軸を有するIII族窒化物半導体である。また、窒素(元素記号:N)と窒素以外の燐(元素記号:P)や砒素(元素記号:As)等の第V族元素を含む、例えば、ウルツ鉱結晶型の窒化燐化ガリウム(組成式GaN1-YY:0≦Y<1)などの、六方晶の単量体BPに近似するa軸を有するIII族窒化物半導体である。 As the group III nitride semiconductor layer provided by being bonded to the hexagonal boron phosphide-based semiconductor layer, for example, wurtzite crystal type GaN, AlN, indium nitride (InN), and aluminum nitride that is a mixed crystal thereof are used. gallium indium (compositional formula Al X Ga Y in Z N: 0 ≦ X, Y, Z ≦ 1, X + Y + Z = 1) is. That is, it is a group III nitride semiconductor having an a-axis that approximates a hexagonal monomer BP. Further, for example, a wurtzite crystal type gallium nitride phosphide (composition) containing nitrogen (element symbol: N) and a group V element such as phosphorus (element symbol: P) other than nitrogen and arsenic (element symbol: As). It is a group III nitride semiconductor having an a-axis that approximates the hexagonal monomer BP, such as the formula GaN 1-Y P Y : 0 ≦ Y <1).

六方晶の燐化硼素系半導体層に設けるオーミック電極は、種々の金属材料や導電性酸化物材料から構成できる。例えば、n形の伝導を呈する燐化硼素系半導体層については、金(元素記号:Au)・ゲルマニウム(元素記号:Ge)合金、金(Au)・錫(元素記号:Sn)合金などの合金からn形オーミック電極を形成できる。また、希土類元素を含む合金、例えば、ランタン(元素記号:La)・アルミニウム(Al)合金からn形オーミック電極を形成できる。また、酸化亜鉛(ZnO)等の酸化物材料からn形オーミック電極を構成できる。   The ohmic electrode provided in the hexagonal boron phosphide-based semiconductor layer can be composed of various metal materials and conductive oxide materials. For example, for boron phosphide-based semiconductor layers exhibiting n-type conductivity, alloys such as gold (element symbol: Au) / germanium (element symbol: Ge) alloy, gold (Au) / tin (element symbol: Sn) alloy, etc. N-type ohmic electrodes can be formed. Further, an n-type ohmic electrode can be formed from an alloy containing a rare earth element, for example, a lanthanum (element symbol: La) / aluminum (Al) alloy. Further, an n-type ohmic electrode can be formed from an oxide material such as zinc oxide (ZnO).

p形燐化硼素系半導体層については、金(Au)・亜鉛(元素記号:Zn)合金や金(Au)・ベリリウム(元素記号:Be)合金などから、p形オーミック電極を形成できる。また、インジウム(In)・錫(Sn)複合酸化膜(英略称:ITO)からもp形オーミック電極を構成できる。低い接触抵抗のオーミック電極を形成するのは、キャリア濃度を約1×1018cm-3以上とする低抵抗層であるのが望ましい。不純物を故意に添加したドーピング(doping)層であれ、故意に不純物を添加していないアンドープの層であれ、オーミック電極を設ける層は低抵抗層であるのが好ましい。単量体のBP層にあっては、電極を形成するために好都合なn形及びp形の低抵抗層をアンドープで簡便に得ることができる。 For the p-type boron phosphide-based semiconductor layer, a p-type ohmic electrode can be formed from a gold (Au) / zinc (element symbol: Zn) alloy, a gold (Au) / beryllium (element symbol: Be) alloy, or the like. In addition, a p-type ohmic electrode can be formed from an indium (In) / tin (Sn) composite oxide film (English abbreviation: ITO). The low contact resistance ohmic electrode is preferably formed by a low resistance layer having a carrier concentration of about 1 × 10 18 cm −3 or more. Whether it is a doping layer intentionally added with impurities or an undoped layer without intentionally adding impurities, the layer provided with the ohmic electrode is preferably a low resistance layer. In the case of the monomeric BP layer, n-type and p-type low-resistance layers that are convenient for forming electrodes can be easily obtained by undoping.

n形及びp形オーミック電極は、何れも結晶欠陥の少ない、結晶性に優れる六方晶の燐化硼素系半導体層に設けるのが最適である。また、例えば、一方のオーミック電極を結晶性の良好な六方晶の燐化硼素系半導体層に設け、他の一方のオーミック電極を、その層を下地として形成した結晶性に優れるIII族窒化物半導体層に接触させて設けても、良好な特性の半導体素子をもたらすのに寄与できる。   Both the n-type and p-type ohmic electrodes are optimally provided in a hexagonal boron phosphide-based semiconductor layer with few crystal defects and excellent crystallinity. Also, for example, a group III nitride semiconductor having excellent crystallinity in which one ohmic electrode is provided in a hexagonal boron phosphide-based semiconductor layer with good crystallinity and the other ohmic electrode is formed with that layer as a base. Even if it is provided in contact with the layer, it can contribute to providing a semiconductor element with good characteristics.

また、六方晶の燐化硼素系半導体層上に形成するショットキー接触性電極は、チタン(元素記号:Ti)等の遷移金属類から構成できる。また、白金(元素記号:Pt)などから形成できる。本発明に係る、結晶性に優れる六方晶の燐化硼素系半導体層を利用すれば、漏洩電流の少ないゲート電極等を形成できる。特に、高抵抗な燐化硼素系半導体層にショットキー接触性電極を設ける構成とすると、漏洩電流の少ない耐圧に優れるゲート電極を形成できる。このため、ゲート漏洩電流が少なく、相互コンダクタンスなどに優れる高周波ショットキー接合型のFETを作製するのに貢献できる。高抵抗な燐化硼素系半導体層は、アンドープの、或いは、n形またはp形不純物の一方を、若しくはそれの不純物の双方をドーピングして電気的に補償(compensation)した高抵抗の六方晶の単量体BP層から好都合に構成できる。   The Schottky contact electrode formed on the hexagonal boron phosphide-based semiconductor layer can be composed of transition metals such as titanium (element symbol: Ti). Moreover, it can form from platinum (element symbol: Pt). If the hexagonal boron phosphide-based semiconductor layer having excellent crystallinity according to the present invention is used, a gate electrode or the like with less leakage current can be formed. In particular, when a Schottky contact electrode is provided in a high-resistance boron phosphide-based semiconductor layer, a gate electrode with low leakage current and excellent withstand voltage can be formed. For this reason, it is possible to contribute to the production of a high-frequency Schottky junction type FET having a small gate leakage current and excellent mutual conductance. The high-resistance boron phosphide-based semiconductor layer is an undoped or high-resistance hexagonal crystal layer that is electrically compensated by doping one or both of n-type and p-type impurities. It can be conveniently constructed from a monomeric BP layer.

六方晶の燐化硼素系半導体層について、オーミック性接触或いはショットキー接触をなす金属電極は、一般的な真空蒸着法、電子ビーム蒸着法、スパッタリング法などで形成できる。ITOやZnO等の酸化物材料は、スパッタリング法などの一般的な物理的成膜手段やゾルーゲル法などの湿式成膜法などで形成できる。   With respect to the hexagonal boron phosphide-based semiconductor layer, a metal electrode that forms ohmic contact or Schottky contact can be formed by a general vacuum deposition method, electron beam deposition method, sputtering method, or the like. An oxide material such as ITO or ZnO can be formed by a general physical film forming means such as a sputtering method or a wet film forming method such as a sol-gel method.

(実施例1) サファイアの(1.1.−2.0.)結晶面に接合させて設けた六方晶の単量体のBP層上にオーミック電極を備えた化合物半導体LEDを構成する場合を例にして本発明を具体的に説明する。   (Example 1) The case where the compound semiconductor LED provided with the ohmic electrode on the BP layer of the hexagonal monomer bonded to the (1.1.-2.0.) Crystal plane of sapphire is provided. The present invention will be described specifically by way of examples.

図1に本実施例1に係るLED10の平面構成を模式的に示す。また、図2には、図1に示したLED10の破線A−A’に沿った断面模式図を示す。   FIG. 1 schematically shows a planar configuration of the LED 10 according to the first embodiment. FIG. 2 is a schematic sectional view taken along the broken line A-A ′ of the LED 10 shown in FIG. 1.

LED10を作製するための積層構造体100は、(1.1.−2.0.)結晶面(通称A面)を表面とするサファイア(α−アルミナ単結晶)を基板101として形成した。基板101の(1.1.−2.0.)結晶面の表面には、一般的なMOCVD法を利用して、750℃で、表面を(1.1.−2.0.)結晶面とするアンドープでn形六方晶の単量体BP層(層厚=2000nm)102を形成した。n形BP層102のキャリア濃度は2×1019cm-3と測定された。 The laminated structure 100 for producing the LED 10 was formed using sapphire (α-alumina single crystal) having a (1.1.-2.0.) Crystal plane (commonly referred to as A plane) as the substrate 101. The surface of the substrate 101 with the (1.1.-2.0.) Crystal plane is 750 ° C. at a surface of (1.1.-2.0.) Crystal plane using a general MOCVD method. An n-type hexagonal monomer BP layer (layer thickness = 2000 nm) 102 was formed by undoping. The carrier concentration of the n-type BP layer 102 was measured to be 2 × 10 19 cm −3 .

六方晶BP層102の(1.1.−2.0.)結晶面からなる表面上には、アンドープでn形の六方晶のGaN層(層厚=1200nm)103を成長させた。一般的なTEM(透過型電子顕微鏡)を利用した分析によれば、六方晶のBP層102の内部の双晶や積層欠陥は、1×104cm-2未満と少なかった。また、この結晶性に優れる六方晶のBP層102に接合させて設けたため、六方晶のGaN層103の内部には、双晶や積層欠陥は殆ど認められなかった。 An undoped n-type hexagonal GaN layer (layer thickness = 1200 nm) 103 was grown on the surface of the hexagonal BP layer 102 having the (1.1.-2.0.) Crystal plane. According to the analysis using a general TEM (transmission electron microscope), the number of twins and stacking faults in the hexagonal BP layer 102 was as small as less than 1 × 10 4 cm −2 . Further, since the hexagonal BP layer 102 having excellent crystallinity was joined and provided, almost no twins or stacking faults were observed in the hexagonal GaN layer 103.

六方晶のn形GaN層103の(1.1.−2.0.)表面上には、六方晶のn形のAl0.15Ga0.85Nからなる下部クラッド層(層厚=280nm)104、Ga0.85In0.15N井戸層(層厚=3nm)/Al0.01Ga0.99N障壁層(層厚=8nm)を1周期として、その5周期からなる多重量子井戸構造の発光層105、及び層厚を85nmとするp形Al0.10Ga0.90Nからなる上部クラッド層106をこの順序で積層し、pn接合型DH構造の発光部を構成した。上記の上部クラッド層106の表面上には、更に、p形のGaN層(層厚=80nm)をコンタクト(contact)層107として堆積し、積層構造体100の形成を終了した。 On the (1.1.-2.0.) Surface of the hexagonal n-type GaN layer 103, a lower cladding layer (layer thickness = 280 nm) 104 made of hexagonal n-type Al 0.15 Ga 0.85 N, Ga The 0.85 In 0.15 N well layer (layer thickness = 3 nm) / Al 0.01 Ga 0.99 N barrier layer (layer thickness = 8 nm) is one period, the light emitting layer 105 having a multi-quantum well structure consisting of five periods, and the layer thickness is 85 nm. The upper clad layer 106 made of p-type Al 0.10 Ga 0.90 N is stacked in this order to constitute a light emitting portion of a pn junction type DH structure. On the surface of the upper cladding layer 106, a p-type GaN layer (layer thickness = 80 nm) was further deposited as a contact layer 107, and the formation of the multilayer structure 100 was completed.

上記のp形コンタクト層107の一部の領域には、金(元素記号:Au)・酸化ニッケル(NiO)合金からなるp形オーミック(Ohmic)電極108を形成した。   A p-type ohmic electrode 108 made of a gold (element symbol: Au) / nickel oxide (NiO) alloy was formed in a partial region of the p-type contact layer 107.

一方のn形オーミック電極109は、そのn形オーミック電極109を設ける領域に在る六方晶のn形BP層102より上方に在る各層103〜107をドライエッチング手段で除去した後、露出させた六方晶のn形BP層102の表面に形成した。n形オーミック電極109は、一般的な真空蒸着法により形成した金(Au)・ゲルマニウム(Ge)合金膜(Au90重量%:Ge10重量%合金)から形成した。   One n-type ohmic electrode 109 is exposed after removing the layers 103 to 107 above the hexagonal n-type BP layer 102 in the region where the n-type ohmic electrode 109 is provided by dry etching means. It was formed on the surface of the hexagonal n-type BP layer 102. The n-type ohmic electrode 109 was formed from a gold (Au) / germanium (Ge) alloy film (Au 90 wt%: Ge 10 wt% alloy) formed by a general vacuum deposition method.

このLED10のp形及びn形オーミック電極108、109間に、順方向に、20mAの素子駆動電流を通流して、発光特性を調査した。LED10から出射される主たる発光の波長は約460nmであった。チップ(chip)状態での発光輝度は約1.6カンデラ(cd)であった。また、pn接合型DH構造の発光部を構成するIII族窒化物半導体層104〜106やn形オーミック電極109を結晶性に優れる六方晶のBP層102上に設けることにより、逆方向電圧(逆方向電流を10μAとした際の)は、15Vを超える高値となった。更に、局所的な耐圧不良(local breakdown)も殆ど認められなかった。   A light emission characteristic was investigated by passing a device drive current of 20 mA in the forward direction between the p-type and n-type ohmic electrodes 108 and 109 of the LED 10. The wavelength of the main light emitted from the LED 10 was about 460 nm. The light emission luminance in the chip state was about 1.6 candela (cd). Further, by providing the group III nitride semiconductor layers 104 to 106 and the n-type ohmic electrode 109 constituting the light emitting portion of the pn junction type DH structure on the hexagonal BP layer 102 having excellent crystallinity, a reverse voltage (reverse voltage) When the directional current was 10 μA, the value was higher than 15V. Furthermore, there was almost no local break down.

(実施例2) n形及びp形の六方晶の単量体BP層にn形及びp形の双方のオーミック電極を設けて半導体LEDを構成する場合を例にして本発明を具体的に説明する。   (Example 2) The present invention will be specifically described with reference to an example in which a semiconductor LED is formed by providing both n-type and p-type ohmic electrodes on an n-type and p-type hexagonal monomer BP layer. To do.

図3に本実施例2に係るLED20の平面構成を模式的に示す。また、図4には、図3に示したLED20の破線B−B’に沿った断面模式図を示す。   FIG. 3 schematically shows a planar configuration of the LED 20 according to the second embodiment. FIG. 4 is a schematic sectional view taken along the broken line B-B ′ of the LED 20 shown in FIG. 3.

LED20を作製するための積層構造体200は、上記の実施例1に記載の如く、(1.1.−2.0.)結晶面(通称A面)を表面とするサファイア(α−アルミナ単結晶)を基板201として形成した。基板201の(1.1.−2.0.)結晶面の表面には、上記の実施例1に記載したのと同じく、一般的なMOCVD法を利用して、750℃で、表面を(1.1.−2.0.)結晶面とするアンドープでn形六方晶の単量体BP層(層厚=2000nm)202を形成した。n形BP層202のキャリア濃度は2×1019cm-3であった。一般的なTEMを利用した分析によれば、六方晶のBP層202の内部の双晶や積層欠陥は、1×104cm-2未満と少なかった。 As described in Example 1 above, the laminated structure 200 for producing the LED 20 is made of sapphire (α-alumina single crystal) having a (1.1.-2.0.) Crystal plane (commonly referred to as A plane) as a surface. Crystal) was formed as a substrate 201. As described in Example 1 above, the surface of the substrate 201 having a (1.1.-2.0.) Crystal plane is formed by using a general MOCVD method at 750 ° C. ( 1.1.-2.0.) An n-type hexagonal monomer BP layer (layer thickness = 2000 nm) 202 was formed undoped as a crystal plane. The carrier concentration of the n-type BP layer 202 was 2 × 10 19 cm −3 . According to analysis using a general TEM, the number of twins and stacking faults in the hexagonal BP layer 202 was as small as less than 1 × 10 4 cm −2 .

六方晶BP層202の(1.1.−2.0.)結晶面からなる表面上には、上記の実施例1に記載の如く、アンドープでn形の六方晶のGaN層(層厚=1200nm)203、表面を(1.1.−2.0.)結晶面とする六方晶のn形のAl0.15Ga0.85Nからなる下部クラッド層(層厚=280nm)204、Ga0.85In0.15N井戸層(層厚=3nm)/Al0.01Ga0.99N障壁層(層厚=8nm)を1周期として、その5周期からなる多重量子井戸構造の発光層205、及び層厚を85nmとするp形Al0.10Ga0.90Nからなる上部クラッド層206をこの順序で積層し、pn接合型DH構造の発光部を構成した。 As described in Example 1 above, an undoped n-type hexagonal GaN layer (layer thickness =) is formed on the surface of the hexagonal BP layer 202 (1.1.-2.0.). 1200 nm) 203, lower clad layer (layer thickness = 280 nm) 204 made of hexagonal n-type Al 0.15 Ga 0.85 N with a surface of (1.1.-2.0.) Crystal plane, layer thickness of Ga 0.85 In 0.15 N The well layer (layer thickness = 3 nm) / Al 0.01 Ga 0.99 N barrier layer (layer thickness = 8 nm) is one period, the light emitting layer 205 having a multi-quantum well structure consisting of the five periods, and the p-type having a layer thickness of 85 nm. The upper clad layer 206 made of Al 0.10 Ga 0.90 N was laminated in this order to form a light emitting portion of a pn junction type DH structure.

表面を(1.1.−2.0.)結晶面とする六方晶でn形の上部クラッド層206の表面上には、更に、p形で六方晶のアンドープ単量体BP層(層厚=200nm)をコンタクト層207として堆積した。一般的な断面TEM観察によれば、コンタクト層207をなす六方晶のアンドープ単量体BP層には、双晶や積層欠陥などの面欠陥や転位は殆ど確認できなかった。   A p-type hexagonal undoped monomer BP layer (layer thickness) is further formed on the surface of the hexagonal and n-type upper cladding layer 206 having a crystal plane of (1.1.-2.0.). = 200 nm) was deposited as the contact layer 207. According to general cross-sectional TEM observation, in the hexagonal undoped monomer BP layer forming the contact layer 207, plane defects such as twins and stacking faults and dislocations were hardly confirmed.

上記のp形コンタクト層207の表面の中央部には、金(Au)・亜鉛(Zn)合金(Au95重量%:Zn5重量%合金)からなる平面形状を円形とするp形オーミック電極208を形成した。   At the center of the surface of the p-type contact layer 207, a p-type ohmic electrode 208 made of a gold (Au) / zinc (Zn) alloy (Au 95 wt%: Zn 5 wt% alloy) having a circular planar shape is formed. did.

一方のn形オーミック電極209は、n形オーミック電極209を設ける領域に在る、六方晶のn形BP層202より上方の各層203〜207をドライエッチング手段で除去した後、露出させた六方晶のn形BP層202の表面に平面視で周状に形成した。n形オーミック電極209は、一般的な真空蒸着法により金(Au)・ゲルマニウム(Ge)合金膜(Au90重量%:Ge10重量%合金)から形成した。   One n-type ohmic electrode 209 is an exposed hexagonal crystal after the layers 203 to 207 above the hexagonal n-type BP layer 202 in the region where the n-type ohmic electrode 209 is provided are removed by dry etching means. The n-type BP layer 202 was formed in a circumferential shape in plan view. The n-type ohmic electrode 209 was formed from a gold (Au) / germanium (Ge) alloy film (Au 90 wt%: Ge 10 wt% alloy) by a general vacuum deposition method.

何れも六方晶の単量体BP層207,202に設けたp形及びn形オーミック電極208、209間に、順方向に20mAの素子駆動電流を通流して、発光特性を調査した。LED20から出射される主たる発光の波長は約460nmであった。チップ(chip)状態での発光輝度は約1.6カンデラ(cd)であった。また、pn接合型DH構造の発光部を構成するIII族窒化物半導体層204〜206やオーミック電極208、209を結晶性に優れる六方晶のBP層202、207上に設けることにより、逆方向電圧(逆方向電流を10μAとした際の)は、18Vを超える高値となった。更に、局所的な耐圧不良(local breakdown)も殆ど認められなかった。   In each case, a device driving current of 20 mA was passed in the forward direction between the p-type and n-type ohmic electrodes 208 and 209 provided in the hexagonal monomer BP layers 207 and 202, and the light emission characteristics were investigated. The wavelength of the main light emitted from the LED 20 was about 460 nm. The light emission luminance in the chip state was about 1.6 candela (cd). Further, by providing the group III nitride semiconductor layers 204 to 206 and the ohmic electrodes 208 and 209 constituting the light emitting part of the pn junction type DH structure on the hexagonal BP layers 202 and 207 having excellent crystallinity, the reverse voltage When the reverse current was 10 μA, the value was higher than 18V. Furthermore, there was almost no local break down.

(実施例3) 高抵抗及びn形の六方晶の単量体BP層に、ショットキー接触性のゲート電極、及びオーミック接触性のソース及びドレイン電極を各々、設けてGaN系FETを構成する場合を例にして本発明を具体的に説明する。   Example 3 A GaN-based FET is formed by providing a high resistance and n-type hexagonal monomer BP layer with a Schottky contact gate electrode and ohmic contact source and drain electrodes, respectively. The present invention will be specifically described with reference to FIG.

図5に本実施例3に係るGaN系FET30の断面構造を模式的に示す。図1及び図2に示したのと同一の構成要素については同一の符号を付して図5に示す。   FIG. 5 schematically shows a cross-sectional structure of the GaN-based FET 30 according to the third embodiment. Components identical to those shown in FIGS. 1 and 2 are given the same reference numerals and shown in FIG.

FET30を作製するための積層構造体300は、上記の実施例1に記載の如く、(1.1.−2.0.)結晶面(通称A面)を表面とするサファイア(α−アルミナ単結晶)を基板301として形成した。基板301の(1.1.−2.0.)結晶面の表面には、一般的なMOCVD法を利用して、高抵抗なアンドープの単量体BP層(層厚=720nm)302を1050℃で形成した。高抵抗なBP層302のキャリア濃度は1×1017cm-3未満であった。一般的なTEMを利用した分析によれば、BP層302の内部の双晶や積層欠陥は、1×104cm-2未満と少なかった。 As described in Example 1 above, the laminated structure 300 for manufacturing the FET 30 is a sapphire (α-alumina single crystal) having a (1.1.-2.0.) Crystal plane (commonly referred to as A plane) as a surface. Crystal) was formed as a substrate 301. A high resistance undoped monomer BP layer (layer thickness = 720 nm) 302 is formed on the surface of the (1.1.-2.0.) Crystal plane of the substrate 301 by using a general MOCVD method. Formed at ° C. The carrier concentration of the high-resistance BP layer 302 was less than 1 × 10 17 cm −3 . According to the analysis using a general TEM, the number of twins and stacking faults in the BP layer 302 was as small as less than 1 × 10 4 cm −2 .

高抵抗なBP層302の表面上には、アンドープでn形の六方晶のGaN層(層厚=48nm)からなる電子走行層303、表面を(1.1.−2.0.)結晶面とする六方晶のn形のAl0.25Ga0.75Nからなる電子供給層(層厚=28nm)304をこの順序で積層した。電子走行層303及び電子供給層304は、何れもMOCVD法により形成した。 On the surface of the high-resistance BP layer 302, there are an electron transit layer 303 made of an undoped n-type hexagonal GaN layer (layer thickness = 48 nm), and the surface is a (1.1.-2.0.) Crystal plane. An electron supply layer (layer thickness = 28 nm) 304 made of hexagonal n-type Al 0.25 Ga 0.75 N was stacked in this order. Both the electron transit layer 303 and the electron supply layer 304 were formed by MOCVD.

表面を(1.1.−2.0.)結晶面とする六方晶でn形の電子供給層304の表面には、ゲート電極307を設けるためのショットキー接触性電極形成層305を接合させて設けた。ショットキー接触性電極形成層305は、層厚を12nmとし、キャリア濃度を5×1016cm-3未満とする高抵抗な六方晶の単量体BPから構成した。ショットキー接触性電極形成層305を形成した後、ショットキー接触性のゲート電極307を形成する平面視で中央の領域に限り、ショットキー接触性電極形成層305を残存させ、他の領域に在るショットキー接触性電極形成層は、一般的なドライエッチング手段により除去した。 A Schottky contact electrode formation layer 305 for providing the gate electrode 307 is bonded to the surface of the hexagonal n-type electron supply layer 304 having a (1.1.-2.0.) Crystal surface. Provided. The Schottky contact electrode forming layer 305 was composed of a high-resistance hexagonal monomer BP having a layer thickness of 12 nm and a carrier concentration of less than 5 × 10 16 cm −3 . After the Schottky contact electrode formation layer 305 is formed, the Schottky contact electrode formation layer 305 is left only in the central region in plan view where the Schottky contact gate electrode 307 is formed, and is present in other regions. The Schottky contact electrode forming layer was removed by a general dry etching means.

次に、残存させたショットキー接触性電極形成層305及びその周辺に露出させた電子供給層304の双方の表面全体を被覆する様に、n形で六方晶の単量体BP層(層厚=100nm、キャリア濃度=2×1019cm-3)をコンタクト層306として堆積した。一般的な断面TEM観察によれば、コンタクト層306をなす六方晶の単量体BP層には、双晶や積層欠陥などの面欠陥や転位は殆ど確認できなかった。 Next, an n-type hexagonal monomer BP layer (layer thickness) is formed so as to cover the entire surface of both the remaining Schottky contact electrode forming layer 305 and the electron supply layer 304 exposed in the periphery thereof. = 100 nm, carrier concentration = 2 × 10 19 cm −3 ) was deposited as the contact layer 306. According to general cross-sectional TEM observation, in the hexagonal monomer BP layer forming the contact layer 306, plane defects such as twins and stacking faults and dislocations were hardly confirmed.

然る後、ゲート電極307を設けるために、ショットキー接触性電極形成層305を覆う六方晶のn形BP層からなるコンタクト層306を一般的なドライエッチング手段により除去した。コンタクト層306を除去して露出させたリセス(recess)部308のショットキー接触性電極形成層305の表面には、一般的な電子ビーム蒸着手段により、チタン(Ti)からなるショトッキー接触性のゲート電極307を設けた。   Thereafter, in order to provide the gate electrode 307, the contact layer 306 made of a hexagonal n-type BP layer covering the Schottky contact electrode forming layer 305 was removed by a general dry etching means. A Schottky contact gate made of titanium (Ti) is formed on the surface of the Schottky contact electrode formation layer 305 of the recess portion 308 exposed by removing the contact layer 306 by a general electron beam evaporation means. An electrode 307 was provided.

また、ゲート電極307を挟んで両側に対向して残存させた、コンタクト層306をなす一方の六方晶のBP層の表面には、オーミック接触性のソース電極309を形成した。また、ゲート電極307を挟んで対向する位置に在る、他方の六方晶のBP層からなるコンタクト層306の表面上には、ドレイン電極310を設けて、GaN系FET30を作製した。ソース電極309及びドレイン電極310をなすオーミック電極は、一般的な真空蒸着法により金(Au)・ゲルマニウム(Ge)合金膜(Au95重量%:Ge5重量%合金)から形成した。   In addition, an ohmic contact source electrode 309 was formed on the surface of one hexagonal BP layer forming the contact layer 306 that was left facing both sides with the gate electrode 307 interposed therebetween. Also, a drain electrode 310 was provided on the surface of the contact layer 306 made of the other hexagonal BP layer, which is located opposite to the gate electrode 307, thereby producing a GaN-based FET 30. The ohmic electrodes constituting the source electrode 309 and the drain electrode 310 were formed from a gold (Au) / germanium (Ge) alloy film (Au 95 wt%: Ge 5 wt% alloy) by a general vacuum deposition method.

ソース電極309及びドレイン電極310の何れのオーミック電極も、双晶や積層欠陥の少ない六方晶の単量体BPからなるコンタクト層306に設けたため、従来の如く結晶欠陥密度の高い領域に設けたソース電極の一部領域と、それに対向するドレイン電極の領域との間に、ドレイン電流が短絡的に且つ集中的に流れてしまう不都合を解消できた。このため、電子走行層303に均一な電流密度で素子駆動電流を流通できるなどの特性上の特徴を有するFETがもたらされることとなった。   Since both the ohmic electrodes of the source electrode 309 and the drain electrode 310 are provided in the contact layer 306 made of the hexagonal monomer BP with few twins and stacking faults, the source provided in the region where the crystal defect density is high as in the prior art. The inconvenience that the drain current flows in a short-circuited manner and in a concentrated manner between the partial region of the electrode and the region of the drain electrode opposed thereto can be solved. For this reason, an FET having characteristics such as that an element driving current can be passed through the electron transit layer 303 with a uniform current density is provided.

また、ショットキー接触性のゲート電極307を、双晶や積層欠陥を殆ど含まず、且つ高抵抗の六方晶の単量体BPからなるショトッキー接触電極形成層305に接触させて設けたため、漏洩電流の少ない高い耐電圧性のゲート電極307を備えたGaN系FETがもたらされた。   Further, since the Schottky contact gate electrode 307 is provided so as to be in contact with the Schottky contact electrode formation layer 305 made of the high-resistance hexagonal monomer BP and containing almost no twins or stacking faults, the leakage current As a result, a GaN-based FET provided with a gate electrode 307 having a high withstand voltage and a low withstand voltage is provided.

実施例1に記載のLEDの平面模式図である。1 is a schematic plan view of an LED described in Example 1. FIG. 図1に示すLEDの破線A−A’に沿った断面模式図である。It is a cross-sectional schematic diagram along the broken line A-A 'of LED shown in FIG. 実施例2に記載のLEDの平面模式図である。3 is a schematic plan view of an LED described in Example 2. FIG. 図2に示すLEDの破線B−B’に沿った断面模式図である。FIG. 3 is a schematic sectional view taken along a broken line B-B ′ of the LED shown in FIG. 2. 実施例3に記載のLEDのFETの断面模式図である。6 is a schematic cross-sectional view of an LED FET described in Example 3. FIG.

符号の説明Explanation of symbols

10 LED
100 LED用途積層構造体
101 サファイア基板
102 六方晶BP層
103 六方晶GaN層
104 下部クラッド層
105 発光層
106 上部クラッド層
107 コンタクト層
108 p形オーミック電極
109 n形オーミック電極
20 LED
200 LED用途積層構造体
201 サファイア基板
202 六方晶BP層
203 六方晶GaN層
204 下部クラッド層
205 発光層
206 上部クラッド層
207 コンタクト層
208 p形オーミック電極
209 n形オーミック電極
30 FET
300 FET用途積層構造体
301 サファイア基板
302 高抵抗BP層
303 電子走行層
304 電子供給層
305 ショットキー接触性電極形成層
306 コンタクト層
307 ゲート電極
308 リセス部
309 ソース電極
310 ドレイン電極
10 LED
DESCRIPTION OF SYMBOLS 100 LED use laminated structure 101 Sapphire substrate 102 Hexagonal BP layer 103 Hexagonal GaN layer 104 Lower clad layer 105 Light emitting layer 106 Upper clad layer 107 Contact layer 108 p-type ohmic electrode 109 n-type ohmic electrode 20 LED
200 LED use laminated structure 201 Sapphire substrate 202 Hexagonal BP layer 203 Hexagonal GaN layer 204 Lower cladding layer 205 Light emitting layer 206 Upper cladding layer 207 Contact layer 208 p-type ohmic electrode 209 n-type ohmic electrode 30 FET
300 FET Use Laminated Structure 301 Sapphire Substrate 302 High Resistance BP Layer 303 Electron Traveling Layer 304 Electron Supply Layer 305 Schottky Contact Electrode Formation Layer 306 Contact Layer 307 Gate Electrode 308 Recess Portion 309 Source Electrode 310 Drain Electrode

Claims (11)

燐化硼素系半導体層を備える半導体素子において、
上記燐化硼素系半導体層は六方晶からなり、その六方晶の燐化硼素系半導体層の表面に電極を設けた、
ことを特徴とする半導体素子。
In a semiconductor device comprising a boron phosphide-based semiconductor layer,
The boron phosphide-based semiconductor layer is made of hexagonal crystal, and an electrode is provided on the surface of the hexagonal boron phosphide-based semiconductor layer.
The semiconductor element characterized by the above-mentioned.
上記燐化硼素系半導体層の表面は(1.1.−2.0.)結晶面である、請求項1に記載の半導体素子。   The semiconductor element according to claim 1, wherein a surface of the boron phosphide-based semiconductor layer is a (1.1.-2.0.) Crystal plane. 上記燐化硼素系半導体層は、六方晶の単量体の燐化硼素(BP)からなる燐化硼素層である、請求項1または2に記載の半導体素子。   3. The semiconductor element according to claim 1, wherein the boron phosphide-based semiconductor layer is a boron phosphide layer made of hexagonal monomer boron phosphide (BP). 上記燐化硼素層は導電性のn形で、その燐化硼素層の表面にオーミック電極が設けられている、請求項3に記載の半導体素子。   The semiconductor element according to claim 3, wherein the boron phosphide layer is a conductive n-type, and an ohmic electrode is provided on a surface of the boron phosphide layer. 上記燐化硼素層は導電性のp形で、その燐化硼素層の表面にオーミック電極が設けられている、請求項3に記載の半導体素子。   4. The semiconductor element according to claim 3, wherein the boron phosphide layer is a conductive p-type, and an ohmic electrode is provided on the surface of the boron phosphide layer. 上記燐化硼素層は高抵抗で、その燐化硼素層の表面にショットキー接触性の電極が設けられている、請求項3に記載の半導体素子。   The semiconductor element according to claim 3, wherein the boron phosphide layer has a high resistance, and a Schottky contact electrode is provided on a surface of the boron phosphide layer. 上記ショットキー接触性の電極はゲート電極である、請求項6に記載の半導体素子。   The semiconductor element according to claim 6, wherein the Schottky contact electrode is a gate electrode. 上記燐化硼素層は不純物を故意に添加していないアンドープ層である、請求項4から7の何れか1項に記載の半導体素子。   The semiconductor element according to claim 4, wherein the boron phosphide layer is an undoped layer to which impurities are not intentionally added. 上記燐化硼素系半導体層は、六方晶で極性の小さいあるいは無極性の単結晶層もしくは単結晶基板を下地層として形成される、請求項1から3の何れか1項に記載の半導体素子。   4. The semiconductor element according to claim 1, wherein the boron phosphide-based semiconductor layer is formed using a hexagonal, low-polarity or nonpolar single crystal layer or single crystal substrate as a base layer. 5. 発光素子として構成する、請求項1,2,3,4,5,8,9の何れか1項に記載の半導体素子。   The semiconductor device according to any one of claims 1, 2, 3, 4, 5, 8, and 9 configured as a light emitting device. 電界効果型トランジスタとして構成する、請求項1,2,3,6,7,8,9の何れか1項に記載の半導体素子。   The semiconductor device according to claim 1, configured as a field effect transistor.
JP2005261946A 2005-09-07 2005-09-09 Semiconductor element Pending JP2007073872A (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005261946A JP2007073872A (en) 2005-09-09 2005-09-09 Semiconductor element
PCT/JP2006/318098 WO2007029865A1 (en) 2005-09-07 2006-09-06 Compound semiconductor device
KR1020087008310A KR100981077B1 (en) 2005-09-07 2006-09-06 Compound semiconductor devices
DE112006002403T DE112006002403T5 (en) 2005-09-07 2006-09-06 Compound semiconductor device
US12/066,055 US8084781B2 (en) 2005-09-07 2006-09-06 Compound semiconductor device
TW95133090A TWI310247B (en) 2005-09-07 2006-09-07 Compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005261946A JP2007073872A (en) 2005-09-09 2005-09-09 Semiconductor element

Publications (1)

Publication Number Publication Date
JP2007073872A true JP2007073872A (en) 2007-03-22

Family

ID=37935038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005261946A Pending JP2007073872A (en) 2005-09-07 2005-09-09 Semiconductor element

Country Status (1)

Country Link
JP (1) JP2007073872A (en)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02275682A (en) * 1989-01-13 1990-11-09 Toshiba Corp Compound semiconductor material, semiconductor device using the same, and manufacturing method thereof
JPH02288371A (en) * 1989-04-28 1990-11-28 Toshiba Corp Semiconductor light emitting device and its manufacturing method
JPH03211888A (en) * 1990-01-17 1991-09-17 Toshiba Corp Semiconductor device and manufacture thereof
JPH09232685A (en) * 1996-02-27 1997-09-05 Toshiba Corp Semiconductor light emitting device
JP2002232000A (en) * 2001-02-06 2002-08-16 Showa Denko Kk Group-iii nitride semiconductor light-emitting diode
JP2002368260A (en) * 2001-06-04 2002-12-20 Showa Denko Kk Compound semiconductor light-emitting element, manufacturing method therefor, lamp and light source
JP2003309284A (en) * 2002-04-16 2003-10-31 Showa Denko Kk P-n junction boron phosphide semiconductor light- emitting element and its manufacturing method and light source for display device
JP2004146424A (en) * 2002-10-22 2004-05-20 Showa Denko Kk Group iii nitride semiconductor element, its manufacturing method and light emitting diode
JP2004179444A (en) * 2002-11-28 2004-06-24 Showa Denko Kk Boron phosphide-based compound semiconductor element, manufacturing method thereof and light emitting diode
JP2005005657A (en) * 2003-06-09 2005-01-06 Sc Technology Kk Crystal layer structure of field effect transistor
JP2005093991A (en) * 2003-08-08 2005-04-07 Showa Denko Kk Chemical compound semiconductor device, its forming method, and light emitting diode

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02275682A (en) * 1989-01-13 1990-11-09 Toshiba Corp Compound semiconductor material, semiconductor device using the same, and manufacturing method thereof
JPH02288371A (en) * 1989-04-28 1990-11-28 Toshiba Corp Semiconductor light emitting device and its manufacturing method
JPH03211888A (en) * 1990-01-17 1991-09-17 Toshiba Corp Semiconductor device and manufacture thereof
JPH09232685A (en) * 1996-02-27 1997-09-05 Toshiba Corp Semiconductor light emitting device
JP2002232000A (en) * 2001-02-06 2002-08-16 Showa Denko Kk Group-iii nitride semiconductor light-emitting diode
JP2002368260A (en) * 2001-06-04 2002-12-20 Showa Denko Kk Compound semiconductor light-emitting element, manufacturing method therefor, lamp and light source
JP2003309284A (en) * 2002-04-16 2003-10-31 Showa Denko Kk P-n junction boron phosphide semiconductor light- emitting element and its manufacturing method and light source for display device
JP2004146424A (en) * 2002-10-22 2004-05-20 Showa Denko Kk Group iii nitride semiconductor element, its manufacturing method and light emitting diode
JP2004179444A (en) * 2002-11-28 2004-06-24 Showa Denko Kk Boron phosphide-based compound semiconductor element, manufacturing method thereof and light emitting diode
JP2005005657A (en) * 2003-06-09 2005-01-06 Sc Technology Kk Crystal layer structure of field effect transistor
JP2005093991A (en) * 2003-08-08 2005-04-07 Showa Denko Kk Chemical compound semiconductor device, its forming method, and light emitting diode

Similar Documents

Publication Publication Date Title
US8519414B2 (en) III-nitride based semiconductor structure with multiple conductive tunneling layer
KR100879414B1 (en) III-III nitride semiconductor with low ohmic contact
KR20080060222A (en) Semiconductor Light-Emitting Device Having Electrode with N-Polar IAA Naion Surface
CN102341922A (en) Nitride semiconductor device and manufacturing method thereof
US20130134475A1 (en) Semiconductor light emitting device
US20130099248A1 (en) Nitride semiconductor light emitting device
CN102007610A (en) Nitride-based semiconductor device and method for fabricating the same
KR20090115322A (en) Group III-nitride semiconductor devices
EP2290708B1 (en) Light-emitting element and a production method therefor
US7994520B2 (en) Semiconductor light emitting device having multiple single crystalline buffer layers
CN100479210C (en) Multiple quantum well nitride light emitting diode with carrier providing layer
JP2007073873A (en) Semiconductor element
US7732832B2 (en) Compound semiconductor light-emitting device including p-type undoped boron-phosphide-based semiconductor layer joined to thin-film layer composed of an undoped hexagonal group III nitride semiconductor
JP2007073872A (en) Semiconductor element
KR20090115314A (en) Group III-nitride semiconductor devices
JP2007073732A (en) Compound semiconductor element
US7763902B2 (en) Light emitting diode chip
CN100461339C (en) Compound semiconductor device, manufacturing method of compound semiconductor device, and diode
JP2000012896A (en) Group iii nitride semiconductor element
US8372672B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
TWI864677B (en) Semiconductor device
KR101550913B1 (en) 3 fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
JP5005900B2 (en) Semiconductor element
JP5005902B2 (en) Compound semiconductor device
US7573075B2 (en) Compound semiconductor device, production method of compound semiconductor device and diode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120228