[go: up one dir, main page]

JP2007067024A - 薄膜トランジスタおよびその製造方法 - Google Patents

薄膜トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP2007067024A
JP2007067024A JP2005248571A JP2005248571A JP2007067024A JP 2007067024 A JP2007067024 A JP 2007067024A JP 2005248571 A JP2005248571 A JP 2005248571A JP 2005248571 A JP2005248571 A JP 2005248571A JP 2007067024 A JP2007067024 A JP 2007067024A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
organic material
carbon
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005248571A
Other languages
English (en)
Other versions
JP5015438B2 (ja
Inventor
Kazuhito Tsukagoshi
一仁 塚越
Takanobu Sugawara
孝宜 菅原
Noriyuki Shigefuji
訓志 重藤
Katsunobu Aoyanagi
克信 青柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RIKEN
Original Assignee
RIKEN
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RIKEN filed Critical RIKEN
Priority to JP2005248571A priority Critical patent/JP5015438B2/ja
Publication of JP2007067024A publication Critical patent/JP2007067024A/ja
Application granted granted Critical
Publication of JP5015438B2 publication Critical patent/JP5015438B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】トランジスタとしてのon/off比を大きくとることができるとともに、ゲート電圧あるいはソース−ドレイン電圧掃引に対して電流値にヒステリシスを生じることがないようにする。
【解決手段】基板と、上記基板の一方の面上に形成された絶縁層と、上記絶縁層上に形成された炭素6員環を含有するグラファイト系材料からなるフィルムと、上記フィルム上に真空蒸着により形成された炭素6員環を含有する有機材料よりなる有機材料層と、上記基板の他方の面上に形成された第1の電極と、上記有機材料層に形成された第2の電極と、上記有機材料層に形成された第3の電極とを有する。
【選択図】 図3

Description

本発明は、薄膜トランジスタおよびその製造方法に関し、さらに詳細には、グラファイト系材料を用いた薄膜トランジスタおよびその製造方法に関する。
従来より、グラファイト系材料としてカーボンナノチューブが知られているが、このカーボンナノチューブは、カーボンフィルムをシームレス状に円筒形に丸めた形状を備えており、その円筒形状は最長で数百μm程度であり直径が1nm程度であって、一般的に数本以上のバンドルを形成し易い。
こうしたカーボンナノチューブは、その1/3が金属的な電気特性を備え、その2/3が半導体的な電気特性を備えるものであって、近年においてはトランジスタを構成するための材料として注目を集めており、カーボンナノチューブを用いたトランジスタの製造方法が種々提案されている。
例えば、フィルム(薄膜)状に形成されたカーボンナノチューブ(以下、「カーボンナノチューブフィルム」と称する。)を用いた薄膜トランジスタの製造方法が従来より知られており、以下にその手法の一例について説明するが、その前段として、まず、カーボンナノチューブフィルムの製造方法について説明する。
ここで、カーボンナノチューブフィルムの製造方法としては、分散法と直接成長法とが知られている。
即ち、分散法とは、カーボンナノチューブをレーザーアブレーションなどによって作製し、その作製したカーボンナノチューブを溶媒(DMF、ジクロロエタン、アセトン、アルコールなど)に分散して、スピンコートあるいは吹き付けによって基板上にカーボンナノチューブフィルムを形成するという手法である。
一方、直接成長法とは、基板上に鉄あるいはコバルトなどの触媒を分散あるいはパターニングし、CVD法によってカーボンナノチューブフィルムを作製するという手法である。
そして、カーボンナノチューブフィルムを用いた薄膜トランジスタを製造するには、基板としてゲート電極となる導電性材料上にゲート絶縁膜が形成されたものを用い、そのゲート絶縁膜上に分散法または直接成長法によりカーボンナノチューブフィルムを形成することになる。
図1を参照しながら、カーボンナノチューブフィルムを用いた薄膜トランジスタの製造方法についてより詳細に説明すると、半導体よりなる基板102の一方の面102aに導電性材料よりなる第1の電極たるゲート電極104を形成し、その一方、基板102の他方の面102bに絶縁性材料よりなるゲート絶縁膜106を形成する。さらに、ゲート絶縁膜106の表面106aに分散法または直接成長法によりカーボンナノチューブフィルム108を形成し、カーボンナノチューブフィルム108の表面108aに導電性材料よりなる第2の電極たるソース電極110と第3の電極たるドレイン電極112とを形成することにより、薄膜トランジスタ100を構成する。
なお、基板102としては、例えば、ホウ素を高濃度でドーピングされたSi基板たるハイドープp型Si基板を用いることができる。
また、ゲート電極104は、例えば、基板102の面102aに金属であるAl層とTi層とAu層とを蒸着により順次に堆積して形成することができ、こうして形成したAl/Ti/Au電極をゲート電極104として用いることができる。
さらに、ゲート絶縁膜106としては、例えば、絶縁性材料であるSiO膜を用いることができる。
さらにまた、ソース電極110ならびにドレイン電極112は、例えば、基板102の面102bに金属であるPt層とAu層とを蒸着により順次に堆積して形成することができ、こうして形成したPt/Au電極をソース電極110ならびにドレイン電極112として用いることができる。
なお、上記において図1を参照しながら説明したカーボンナノチューブフィルムを用いた薄膜トランジスタの製造方法とは異なり、基板上に電極となる端子を作製した後に、カーボンナノチューブフィルムを作製するようにしてもよい。
以上において説明したように、カーボンナノチューブフィルムを用いた薄膜トランジスタは、その製造が簡単であり、特に、カーボンナノチューブフィルムを分散法で作製する場合には基板温度を上げる必要がないため、プラスチック上に作製することも可能である。また、電界効果移動度が100〜200cm/Vsと高く(一般の有機トランジスタの電界効果移動度の100倍程度である。)、かつ、動作電圧が0.1Vオーダーと低い(一般の有機トランジスタの電界効果移動度の1/100程度である。)という優れた特性を備えている。

しかしながら、従来のグラファイト系材料を用いた薄膜トランジスタに関して、例えば、電極間を1本のカーボンナノチューブで接続して薄膜トランジスタを構成する手法が知られているが、当該1本のカーボンナノチューブは大抵バンドル構造を備えているため、そのバンドルの中に金属的な電気特性を備えたものが混入してしまうと、トランジスタとして機能しなくなってしまうという問題点があった。
一方、従来のグラファイト系材料を用いた薄膜トランジスタとして、上記したようにフィルム状に形成したカーボンナノチューブであるカーボンナノチューブフィルムにより薄膜トランジスタを構成する手法も知られているが、こうした手法においても金属的な電気特性を備えたものの混入は、トランジスタの特性を劣化させる原因となるという問題点があった。
なお、薄膜トランジスタを構成するためのカーボンナノチューブフィルムにおいて、上記したような金属的な電気特性を備えたものの混入を解消する手法として、混入したものを焼き切る手法が提案されているが、カーボンナノチューブが多数集積されたカーボンナノチューブフィルムに対して実施することを考慮すると、全く実用的ではないことが指摘されていた。
また、従来のグラファイト系材料を用いた薄膜トランジスタにおいては、電流値にヒステリシスが生じるとともに、カーボンナノチューブやカーボンナノチューブフィルムなどのグラファイト系材料がその吸着分子に対して過剰に反応してトランジスタとしてのon/off(オン/オフ)比が大きくとれないという本質的な問題点もあった。
例えば、図2のグラフには、基板102として厚さ0.38mmのホウ素を高濃度でドーピングされたSi基板たるハイドープp型Si基板を用い、ゲート電極104として厚さ100nmのAl/Ti/Au電極を用い、ゲート絶縁膜106としてSiO膜を用い、カーボンナノチューブフィルム108の厚さを20nm以下に形成し、ソース電極110ならびにドレイン電極112として厚さ50nmのPt/Au電極を用いた薄膜トランジスタ100において、ゲート電圧掃引に対するソース−ドレイン間の電流(ソース−ドレイン電流)の電流値のヒステリシス曲線が示されている。
なお、図2において、Isdはソース電極110とドレイン電極112とのソース−ドレイン間の電流(ソース−ドレイン電流)を示し、Vsdはソース電極110とドレイン電極112とのソース−ドレイン間の電圧(ソース−ドレイン電圧)を示し、Vgはゲート電極104の電圧(ゲート電圧)を示す。なお、他のグラフならびに以下の説明においても、Isd、VsdならびにVgは、上記と同じ意味を示すものとする。
このように、従来のグラファイト系材料を用いた薄膜トランジスタは、ゲート電圧あるいはソース−ドレイン電圧掃引に対して電流値にヒステリシスが必ず観測され、トランジスタとして有効に機能させることが困難であるという問題点があるとともに、トランジスタとしてのon/off比が大きくても100程度と小さい(一般の有機トランジスタのon/off比は、10000〜100000程度である。)という問題点があった。

なお、本願出願人が特許出願のときに知っている先行技術は、文献公知発明に係る発明ではないため、記載すべき先行技術文献情報はない。
本発明は、従来の技術の有する上記したような種々の問題点に鑑みてなされたものであり、その目的とするところは、トランジスタとしてのon/off比を大きくとることができるとともに、ゲート電圧あるいはソース−ドレイン電圧掃引に対して電流値にヒステリシスを生じることがないグラファイト系材料を用いた薄膜トランジスタおよびその製造方法を提供しようとするものである。
上記目的を達成するために、本発明は、カーボンナノチューブフィルムなどのような炭素6員環を含有するグラファイト系材料からなるフィルム(薄膜)の表面に、ペンタセンやテトラセンなどのようなベンゼン環分子たる炭素6員環を含有する有機材料を真空蒸着により形成し、この有機材料の表面に端子電極(例えば、ソース電極やドレイン電極である。)を形成するようにしたものである。
こうした本発明によれば、炭素6員環を含有するグラファイト系材料に金属的な電気特性を備えるものが混入していたとしても、トランジスタ特性においてヒステリシスをなくし、さらにon/off比を著しく向上させることができるようになる。
また、本発明は、カーボンナノチューブフィルムなどのような炭素6員環を含有するグラファイト系材料からなるフィルムの表面に端子電極(例えば、ソース電極やドレイン電極である。)を形成した後に、UVオゾン照射などのオゾン処理および/または酸素プラズマを照射する酸素プラズマ処理や、ペンタセンやテトラセンなどのようなベンゼン環分子たる炭素6員環を含有する有機材料を真空蒸着する処理を行うようにしたものである。
こうした本発明によれば、炭素6員環を含有するグラファイト系材料に金属的な電気特性を備えるものが混入していたとしても、トランジスタ特性においてヒステリシスをなくことができるようになる。
また、上記したオゾン処理および/または酸素プラズマを照射する酸素プラズマ処理および炭素6員環を含有する有機材料を真空蒸着する処理を行った薄膜トランジスタを駆動する際に電圧印加速度を高速にする、なお一層トランジスタ特性においてヒステリシスをなくことができるようになる。

即ち、本発明のうち請求項1に記載の発明は、基板と、上記基板の一方の面上に形成された絶縁層と、上記絶縁層上に形成された炭素6員環を含有するグラファイト系材料からなるフィルムと、上記フィルム上に真空蒸着により形成された炭素6員環を含有する有機材料よりなる有機材料層と、上記基板の他方の面上に形成された第1の電極と、上記有機材料層に形成された第2の電極と、上記有機材料層に形成された第3の電極とを有するようにしたものである。
また、本発明のうち請求項2に記載の発明は、本発明のうち請求項1に記載の発明において、上記有機材料層は20〜40nmの厚さであるようにしたものである。
また、本発明のうち請求項3に記載の発明は、本発明のうち請求項1に記載の発明において、上記炭素6員環を含有する有機材料はペンタセンであり、上記有機材料層は30nmの厚さであるようにしたものである。
また、本発明のうち請求項4に記載の発明は、本発明のうち請求項1、2または3のいずれか1項に記載の発明において、上記グラファイト系材料からなるフィルムはカーボンナノチューブフィルムであるようにしたものである。
また、本発明のうち請求項5に記載の発明は、基板の一方の面上に絶縁層を形成し、上記絶縁層上に炭素6員環を含有するグラファイト系材料からなるフィルムを形成し、上記フィルム上に炭素6員環を含有する有機材料よりなる有機材料層を真空蒸着により形成し、上記有機材料層上に電極を形成するようにしたものである。
また、本発明のうち請求項6に記載の発明は、基板の一方の面上に絶縁層を形成し、上記絶縁層上に炭素6員環を含有するグラファイト系材料からなるフィルムを形成し、上記フィルム上に電極を形成した薄膜トランジスタに対し、UVオゾン照射と酸素プラズマ照射との少なくともいずれか一方を行うようにしたものである。
また、本発明のうち請求項7に記載の発明は、基板の一方の面上に絶縁層を形成し、上記絶縁層上に炭素6員環を含有するグラファイト系材料からなるフィルムを形成し、上記フィルム上に電極を形成した薄膜トランジスタの上記フィルム上に、炭素6員環を含有する有機材料よりなる有機材料層を真空蒸着により形成するようにしたものである。
また、本発明のうち請求項8に記載の発明は、基板の一方の面上に絶縁層を形成し、上記絶縁層上に炭素6員環を含有するグラファイト系材料からなるフィルムを形成し、上記フィルム上に電極を形成した薄膜トランジスタに対し、UVオゾン照射と酸素プラズマ照射との少なくともいずれか一方を行った後に、上記フィルム上に炭素6員環を含有する有機材料よりなる有機材料層を真空蒸着により形成するようにしたものである。
本発明は、以上説明したように構成されているので、トランジスタとしてのon/off比を大きくとることができるとともに、ゲート電圧あるいはソース−ドレイン電圧掃引に対して電流値にヒステリシスを生じることがないグラファイト系材料を用いた薄膜トランジスタおよびその製造方法を提供することができるという優れた効果を奏する。
以下、添付の図面を参照しながら、本発明による薄膜トランジスタおよびその製造方法の実施の形態の一例を詳細に説明する。
なお、以下の説明においては、「背景技術」の項において説明した構成と同一または想到する構成については、それぞれ同一の符号を付して示すことにより、それらの重複する説明は適宜に省略する。

図3(a)(b)(c)には、本発明による薄膜トランジスタの製造方法の実施の形態の一例を表す説明図が示されている。
この本発明による薄膜トランジスタの製造方法においては、従来の技術と同様に、はじめに、半導体よりなる基板102の一方の面102aに導電性材料よりなるゲート電極104を形成し、その一方、基板102の他方の面102bに絶縁性材料よりなるゲート絶縁膜106を形成し、さらに、ゲート絶縁膜106の表面106aに炭素6員環を含有するグラファイト系材料よりなるフィルムとして分散法または直接成長法によりカーボンナノチューブフィルム108を形成する(図3(a)参照)。
次に、カーボンナノチューブフィルム108の表面108aに、ペンタセンやテトラセンなどのようなベンゼン環分子たる炭素6員環を含有する有機材料を真空蒸着して有機材料層12を薄く形成する(図3(b)参照)。有機材料層12の厚さは、限定されるものではないが、後述する本願発明者の実験結果によれば、10〜50nmの範囲、より好ましくは20〜40nmの範囲、特に、30nmとすることが好ましい。
この真空蒸着の処理において、その真空度は特に限定されるものではないが、例えば、10−5〜10−3Paの範囲で設定することができ、例えば、1×10−4Paに設定すればよい。
それから、有機材料層12の表面12aに、導電性材料よりなるソース電極110とドレイン電極112とを形成することにより、本発明による薄膜トランジスタ10を構成する。

以上の構成において、薄膜トランジスタ10においては、カーボンナノチューブフィルム108の表面108aには、真空蒸着の処理により、カーボンナノチューブフィルム108からヒステリシスの一因であるカーボンナノチューブに吸着した水や酸素分子を引き出した後に、炭素6員環を含有する有機材料が蒸着されることになる。
ここで、有機材料層12を構成する炭素6員環を含有する有機材料は、炭素6員環を含有するグラファイト系材料よりなるフィルムたるカーボンナノチューブフィルム108と炭素6員環同士で引き合い、自己組織化的にカーボンナノチューブフィルム108を封印してカーボンナノチューブフィルム108の表面108aに形成される。これにより、ゲート電圧あるいはソース−ドレイン電圧掃引に対して、電流値にヒステリシスを生じることがなくなる。
即ち、図4(a)(b)には、本願発明者による実験の結果を表すグラフが示されているが、この実験においては、基板102として厚さ0.38mmのホウ素を高濃度でドーピングされたSi基板たるハイドープp型Si基板を用い、ゲート電極104として厚さ50nmのAl/Ti/Au電極を用い、ゲート絶縁膜106としてSiO膜を用い、カーボンナノチューブフィルム108の厚さを20nm以下に形成し、有機材料層12としてペンタセン(Pentacene)を用い、ソース電極110ならびにドレイン電極112として厚さ50nmのPt/Au電極を用いた薄膜トランジスタ10を使用した。
ここで、図4(a)は、有機材料層12としてペンタセンを厚さ5nmで真空蒸着した薄膜トランジスタ10におけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示し、また、図4(b)は、有機材料層12としてペンタセンを厚さ50nmで真空蒸着した薄膜トランジスタ10におけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示している。
この図4(a)(b)から明らかなように、有機材料層12としてペンタセンを厚さ50nmで真空蒸着した薄膜トランジスタ10においては、ゲート電圧掃引に対して電流値にヒステリシスを生じることがない。
また、炭素6員環を含有する有機材料よりなる有機材料層12は、金属端子たるソース電極110ならびにドレイン電極112の下に薄いトンネル層を供給することになる。これにより、オン(On)電流は減るが、オフ(Off)電流も減ることになり、これは、所謂、トレードオフの関係にあるが、以下に説明する本願発明者による実験の結果に示されているように、オン/オフ比を大きくとれる領域が存在する。つまり、本発明による薄膜トランジスタ10においては、カーボンナノチューブフィルム108に金属的な部位が混在していても、それに影響されることなくオン/オフ比を大きくとることができる、
この本願発明者により行われた実験について説明すると、この実験においては、基板102として厚さ0.38mmのホウ素を高濃度でドーピングされたSi基板たるハイドープp型Si基板を用い、ゲート電極104として厚さ50nmのAl/Ti/Au電極を用い、ゲート絶縁膜106としてSiO膜を用い、カーボンナノチューブフィルム108の厚さを20nm以下に形成し、有機材料層12としてペンタセンを用い、ソース電極110ならびにドレイン電極112として厚さ50nmのAu電極を用いた薄膜トランジスタ10を使用した。なお、有機材料層12の表面12aに形成されたソース電極110ならびにドレイン電極112は、図5に示すように、幅(W)が400μmであり、かつ、長さ(L)が200nmのチャネルを形成するように配置されている。
ここで、図6(a)(b)(c)は、有機材料層12としてペンタセンの厚さ(Pentacene thickness)を5nm、15nm、30nmまたは50nmとしたそれぞれの薄膜トランジスタ10における測定結果を示し、図6(a)は電界効果移動度(mobility)の変化を示すグラフであり、また、図6(b)はon/off比(on/off ratio)の変化を示すグラフであり、また、図6(c)はヒステリシス(hysteresis)の変化を示すグラフである。
この図6(a)(b)(c)に示す実験結果によれば、有機材料層12としてペンタセンの厚さが30nmである薄膜トランジスタ10は、on/off比を大きくとることができるとともにヒステリシスを著しく低減することができ、しかも実用上十分な移動度を確保することができた。

次に、本発明の他の実施の形態による薄膜トランジスタの製造方法について説明すると、この本発明による薄膜トランジスタの製造方法においては、炭素6員環を含有するグラファイト系材料よりなるフィルムを用いた薄膜トランジスタのヒステリシスを、以下に説明する第1の処理ならびに第2の処理の2つの処理の少なくともいずれか一方を行うことにより著しく低減するようにしたものである。
例えば、図7には、「背景技術」で説明した従来より公知の手法で作製された薄膜トランジスタであって、炭素6員環を含有するグラファイト系材料よりなるフィルムとしてカーボンナノチューブフィルム108を用いた薄膜トランジスタ100が示されている。この薄膜トランジスタ100は、ソース電極110とドレイン電極112との間に幅数10nmのカーボンナノチューブよりなるチャネルを備えている。
ここで、本発明の他の実施の形態による薄膜トランジスタの製造方法は、こうした従来より公知の手法で作製された薄膜トランジスタ100のチャネルを中心として全体に、UVオゾンまたは酸素プラズマのいずれか一方または両方を照射するようにしたものである(第1の処理)。
このチャネルを中心に全体にUVオゾンまたは酸素プラズマのいずれか一方または両方の1分以内(次に説明する本願発明者の実験結果によれば、数十秒程度が適正である。)の照射により、ヒステリシスの原因であるトラップを低減することができる。
なお、オゾン濃度は、UVランプが点灯状態で、約3g/m(1400ppm相当)とした。
即ち、図8(a)(b)には、本願発明者による実験の結果を表すグラフが示されているが、この実験においては、基板102として厚さ0.38mmのホウ素を高濃度でドーピングされたSi基板たるハイドープp型Si基板を用い、ゲート電極104として厚さ50nmのAl/Ti/Au電極を用い、ゲート絶縁膜106としてSiO膜を用い、カーボンナノチューブフィルム108の厚さを20nm以下に形成し、ソース電極110ならびにドレイン電極112として厚さ50nmのPt/Au電極を用いた薄膜トランジスタ100を使用した。
ここで、図8(a)は、UVオゾンを照射していない薄膜トランジスタ100におけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示し、また、図8(b)は、チャネルを中心に全体にUVオゾンを1分間(60秒間)照射した薄膜トランジスタ100におけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示している。
この図8(a)(b)から明らかなように、チャネルを中心に全体にUVオゾンを1分間(60秒間)照射した薄膜トランジスタ100においては、ゲート電圧掃引に対して電流値に生じるヒステリシスが著しく低減されている。
また、図9(a)(b)(c)は、図8(a)(b)に示す実験で用いた薄膜トランジスタ100に対するUVオゾンの照射時間(irradiation time)を0秒(UVオゾンを照射しない場合である。)、1分(60秒)、1分30秒(90秒)および120秒(2分)としたそれぞれの場合における測定結果を示し、図9(a)はヒステリシスの変化を示すグラフであり、また、図9(b)は電界効果移動度の変化を示すグラフであり、また、図9(c)はon/off比の変化を示すグラフである。
この図9(a)(b)(c)に示す実験結果によれば、チャネルを中心に全体にUVオゾンを60秒間照射した薄膜トランジスタ100は、ヒステリシスを著しく低減することができ、しかも実用上十分な移動度ならびにon/off比を確保することができた。

次に、本発明の他の実施の形態による薄膜トランジスタの製造方法は、上記第1の処理に関連して説明したと同様な従来より公知の手法で作製された薄膜トランジスタ100のカーボンナノチューブフィルム108に対して、ペンタセンやテトラセンなどのようなベンゼン環分子たる炭素6員環を含有する有機材料を真空蒸着したものである(第2の処理)。真空蒸着する有機材料の厚さは、限定されるものではないが、10〜70nmの範囲、より好ましくは20〜60nmの範囲、後述する本願発明者の実験結果によれば、特に、50nm程度とすることが好ましい。
このように、カーボンナノチューブフィルム108にペンタセンやテトラセンなどのようなベンゼン環分子たる炭素6員環を含有する有機材料を真空蒸着することによっても、ヒステリシスを低減することができる。
なお、この真空蒸着の処理において、その真空度は特に限定されるものではないが、例えば、10−5〜10−3Paの範囲で設定することができ、例えば、1×10−4Paに設定すればよい。
即ち、図10(a)(b)には、本願発明者による実験の結果を表すグラフが示されているが、この実験においては、上記第1の処理に関連して説明したと同様な従来より公知の手法で作製された薄膜トランジスタ100のカーボンナノチューブフィルム108に、1×10−4Paの真空度で有機材料としてペンタセンを厚さ50nmまで真空蒸着して、ヒステリシスの測定を行った。
ここで、図10(a)は、カーボンナノチューブフィルム108にペンタセンを真空蒸着していない薄膜トランジスタ100におけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示し、また、図10(b)は、カーボンナノチューブフィルム108に1×10−4Paの真空度でペンタセンを厚さ50nmまで真空蒸着した薄膜トランジスタ100におけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示している。
この図10(a)(b)から明らかなように、カーボンナノチューブフィルム108に厚さ50nmでペンタセンを真空蒸着した薄膜トランジスタ100においては、ゲート電圧掃引に対して電流値に生じるヒステリシスが著しく低減されている。

さらに、上記した第1の処理と第2の処理とを連続的に行うと、さらにヒステリシスを低減することができる。
即ち、図11(a)(b)(c)には、本願発明者による実験の結果を表すグラフが示されているが、この実験においては、上記第1の処理に関連して説明したと同様な従来より公知の手法で作製された薄膜トランジスタ100のチャネルを中心に全体に、UVオゾンを2分間照射し、このUVオゾンの2分間の照射に引き続き、カーボンナノチューブフィルム108に1×10−4Paの真空度で有機材料としてペンタセンを厚さ50nmまで真空蒸着して、ヒステリシスの測定を行った。
ここで、図11(a)は、UVオゾンを照射していない薄膜トランジスタ100におけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示し、図11(b)は、第1の処理によりチャネルを中心に全体にUVオゾンを2分間照射した後の薄膜トランジスタ100におけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示し、図11(c)は、第1の処理によりチャネルを中心に全体にUVオゾンを2分間照射した後に第2の処理によりカーボンナノチューブフィルム108に1×10−4Paの真空度でペンタセンを厚さ50nmまで真空蒸着した薄膜トランジスタ100におけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示している。
この図11(a)(b)(c)に示されているように、上記した第1の処理と第2の処理とを連続的に行うと、一層大幅にヒステリシスを低減することができる。

また、上記した本発明の他の実施の形態による薄膜トランジスタの製造方法による第1の処理と第2の処理との少なくともいずれか一方を実施した薄膜トランジスタ100を駆動する際に、ゲート電圧掃引速度を速くすれば、ヒステリシスをさらに低減することができる。
即ち、ゲート電圧掃引速度を速くすると、基板102中やゲート絶縁膜106中のイオン性ヒステリシス要因が追随できなくなり、実際のトランジスタ動作を考えると、高速動作させれば実用上ヒステリシスの影響は無視できるようになる。
図12(a)(b)(c)には、本願発明者による実験の結果を表すグラフが示されているが、この実験においては、図11(c)に示す測定の際に用いた薄膜トランジスタ100を用いて、ゲート電圧掃引速度を変化させながら、ゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシスの測定を行った。
ここで、図12(a)は、ゲート電圧掃引速度を2V/sec、4V/sec、10V/secおよび20V/secと変化させた場合の測定結果を示し、図12(b)は、図12(a)における破線で囲んだ矩形領域の拡大図であり、図12(c)は、ゲート電圧掃引速度(scan speed)の変化に伴うヒステリシスの変化を示すグラフである。
この図12(a)(b)(c)に示されているように、ゲート電圧掃引速度を高速にすればするほど、基板102中やゲート絶縁膜106中のイオン性ヒステリシス要因が追随できなくなり、ヒステリシスを実用上問題のないレベルまで低減することができる。

なお、以上において説明した上記した実施の形態は、以下の(1)乃至(4)に説明するように変形してもよい。
(1)上記した実施の形態においては、炭素6員環を含有するグラファイト系材料としてカーボンナノチューブフィルムを用いた場合について説明したが、グラファイト系材料はカーボンナノチューブフィルムに限られるものではないことは勿論であり、グラファイト系材料としては、例えば、炭素繊維、カーボンフィルム(カーボン薄膜)あるいはフラーレンなどを用いることができるのは勿論である。
(2)上記した実施の形態においては、炭素6員環を含有する有機材料としてペンタセンを用いた場合について説明したが、炭素6員環を含有する有機材料はペンタセンに限られるものではないことは勿論であり、炭素6員環を含有する有機材料としては、例えば、アセン類、フラーレン類、チオフェンやその誘導体などを用いることができるのは勿論である。なお、アセン類としては、ペンタセンの他には、例えば、ナフタレン、アントラセン、テトラセン、ヘキサセンなどを用いることができる。また、フラーレン類としては、グラファイト系材料の炭素6員環と化学的に相互作用する炭素6員環を含むフラーレン類であればよい。
(3)上記した実施の形態においては、基板としてホウ素を高濃度でドーピングされたSi基板たるハイドープp型Si基板を用い、ゲート電極としてAl/Ti/Au電極を用い、ゲート絶縁膜としてSiO膜を用い、ソース電極ならびにドレイン電極としてPt/Au電極やAu電極を用いた場合について説明したが、これらの材料は例示に過ぎないものであることは勿論であり、設計条件などに応じて適宜に選択してよいことは勿論である。
(4)上記した実施の形態ならびに上記した(1)乃至(3)に示す変形例は、適宜に組み合わせるようにしてもよい。
本発明は、電子機器や医療機器などに用いられるフレキシブルディスプレイ、微小有機電子素子あるいはナノバイオデバイスなどの製造に利用することができる。
図1は、従来のカーボンナノチューブフィルムを用いた薄膜トランジスタの構成説明図である。 図2は、従来のカーボンナノチューブフィルムを用いた薄膜トランジスタにおけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示すグラフである。 図3(a)(b)(c)は、本発明による薄膜トランジスタの製造方法の実施の形態の一例を表す説明図である。 図4(a)(b)は、本発明による薄膜トランジスタを用いた本願発明者による実験の結果を表すグラフであり、図4(a)は、有機材料層としてペンタセンを厚さ5nmで真空蒸着した薄膜トランジスタにおけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示し、また、図4(b)は、有機材料層としてペンタセンを厚さ50nmで真空蒸着した薄膜トランジスタにおけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示す。 図5は、実験に使用した本発明による薄膜トランジスタに形成されたソース電極とドレイン電極との間のチャネル示す説明図である。 図6(a)(b)(c)は、本発明による薄膜トランジスタを用いた本願発明者による実験の結果を表すグラフであり、図6(a)は、電界効果移動度の変化を示すグラフであり、また、図6(b)は、on/off比の変化を示すグラフであり、また、図6(c)は、ヒステリシスの変化を示すグラフである。 図7は、公知の手法で作製された薄膜トランジスタであって、炭素6員環を含有するグラファイト系材料よりなるフィルムとしてカーボンナノチューブフィルムを用いた薄膜トランジスタの構成説明図である。 図8(a)(b)は、本発明による薄膜トランジスタを用いた本願発明者による実験の結果を表すグラフであり、図8(a)は、UVオゾンを照射していない薄膜トランジスタにおけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示し、また、図8(b)は、チャネルを中心に全体にUVオゾンを1分間(60秒間)照射した薄膜トランジスタにおけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示す。 図9(a)(b)(c)は、本発明による薄膜トランジスタを用いた本願発明者による実験の結果を表すグラフであり、図9(a)は、ヒステリシスの変化を示すグラフであり、また、図9(b)は、電界効果移動度の変化を示すグラフであり、また、図9(c)は、on/off比の変化を示すグラフである。 図10(a)(b)は、本発明による薄膜トランジスタを用いた本願発明者による実験の結果を表すグラフであり、図10(a)は、カーボンナノチューブフィルムにペンタセンを真空蒸着していない薄膜トランジスタにおけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示し、また、図10(b)は、カーボンナノチューブフィルムに1×10−4Paの真空度でペンタセンを厚さ50nmまで真空蒸着した薄膜トランジスタにおけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示す。 図11(a)(b)(c)は、本発明による薄膜トランジスタを用いた本願発明者による実験の結果を表すグラフであり、図11(a)は、UVオゾンを照射していない薄膜トランジスタにおけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示し、図11(b)は、本発明による第1の処理によりチャネルを中心に全体にUVオゾンを2分間照射した後の薄膜トランジスタにおけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示し、図11(c)は、本発明による第1の処理によりチャネルを中心に全体にUVオゾンを2分間照射した後に本発明による第2の処理によりカーボンナノチューブフィルムに1×10−4Paの真空度でペンタセンを厚さ50nmまで真空蒸着した薄膜トランジスタにおけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示す。 図12(a)(b)(c)は、本発明による薄膜トランジスタを用いた本願発明者による実験の結果を表すグラフであり、図12(a)は、ゲート電圧掃引速度を2V/sec、4V/sec、10V/secおよび20V/secと変化させた場合の測定結果を示し、図12(b)は、図12(a)における破線で囲んだ矩形領域の拡大図であり、図12(c)は、ゲート電圧掃引速度の変化に伴うヒステリシスの変化を示すグラフである。
符号の説明
10 薄膜トランジスタ
12 有機材料層
12a 表面
100 薄膜トランジスタ
102 基板
102a 面
102b 面
104 ゲート電極
106 ゲート絶縁膜
106a 表面
108 カーボンナノチューブフィルム
108a 表面
110 ソース電極
112 ドレイン電極

Claims (8)

  1. 基板と、
    前記基板の一方の面上に形成された絶縁層と、
    前記絶縁層上に形成された炭素6員環を含有するグラファイト系材料からなるフィルムと、
    前記フィルム上に真空蒸着により形成された炭素6員環を含有する有機材料よりなる有機材料層と、
    前記基板の他方の面上に形成された第1の電極と、
    前記有機材料層に形成された第2の電極と、
    前記有機材料層に形成された第3の電極と
    を有することを特徴とする薄膜トランジスタ。
  2. 請求項1に記載の薄膜トランジスタにおいて、
    前記有機材料層は20〜40nmの厚さである
    ことを特徴とする薄膜トランジスタ。
  3. 請求項1に記載の薄膜トランジスタにおいて、
    前記炭素6員環を含有する有機材料はペンタセンであり、
    前記有機材料層は30nmの厚さである
    ことを特徴とする薄膜トランジスタ。
  4. 請求項1、2または3のいずれか1項に記載の薄膜トランジスタにおいて、
    前記グラファイト系材料からなるフィルムはカーボンナノチューブフィルムである
    ことを特徴とする薄膜トランジスタ。
  5. 基板の一方の面上に絶縁層を形成し、
    前記絶縁層上に炭素6員環を含有するグラファイト系材料からなるフィルムを形成し、
    前記フィルム上に炭素6員環を含有する有機材料よりなる有機材料層を真空蒸着により形成し、
    前記有機材料層上に電極を形成する
    ことを特徴とする薄膜トランジスタの製造方法。
  6. 基板の一方の面上に絶縁層を形成し、前記絶縁層上に炭素6員環を含有するグラファイト系材料からなるフィルムを形成し、前記フィルム上に電極を形成した薄膜トランジスタに対し、
    UVオゾン照射と酸素プラズマ照射との少なくともいずれか一方を行う
    ことを特徴とする薄膜トランジスタの製造方法。
  7. 基板の一方の面上に絶縁層を形成し、前記絶縁層上に炭素6員環を含有するグラファイト系材料からなるフィルムを形成し、前記フィルム上に電極を形成した薄膜トランジスタの前記フィルム上に、炭素6員環を含有する有機材料よりなる有機材料層を真空蒸着により形成する
    ことを特徴とする薄膜トランジスタの製造方法。
  8. 基板の一方の面上に絶縁層を形成し、前記絶縁層上に炭素6員環を含有するグラファイト系材料からなるフィルムを形成し、前記フィルム上に電極を形成した薄膜トランジスタに対し、
    UVオゾン照射と酸素プラズマ照射との少なくともいずれか一方を行った後に、前記フィルム上に炭素6員環を含有する有機材料よりなる有機材料層を真空蒸着により形成する
    ことを特徴とする薄膜トランジスタの製造方法。
JP2005248571A 2005-08-30 2005-08-30 薄膜トランジスタおよびその製造方法 Expired - Fee Related JP5015438B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005248571A JP5015438B2 (ja) 2005-08-30 2005-08-30 薄膜トランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005248571A JP5015438B2 (ja) 2005-08-30 2005-08-30 薄膜トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2007067024A true JP2007067024A (ja) 2007-03-15
JP5015438B2 JP5015438B2 (ja) 2012-08-29

Family

ID=37928893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005248571A Expired - Fee Related JP5015438B2 (ja) 2005-08-30 2005-08-30 薄膜トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP5015438B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010533372A (ja) * 2007-07-13 2010-10-21 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 有機電界効果トランジスタおよびこのトランジスタを製作する方法
US8405133B2 (en) 2010-11-05 2013-03-26 Samsung Electronics Co., Ltd. Semiconductor device including graphene and method of manufacturing the semiconductor device
US8680638B2 (en) 2010-02-24 2014-03-25 Samsung Electronics Co., Ltd. Stack-type image sensor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101424A (ja) * 2003-09-26 2005-04-14 Sony Corp 電界効果半導体装置の製造方法
JP2005223048A (ja) * 2004-02-04 2005-08-18 Ricoh Co Ltd 半導体装置、半導体装置の製造方法、および表示装置
JP2005229019A (ja) * 2004-02-16 2005-08-25 Univ Nagoya カーボンナノチューブに対する電極の形成方法及びそれを用いたカーボンナノチューブfet
JP2006303507A (ja) * 2005-04-22 2006-11-02 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101424A (ja) * 2003-09-26 2005-04-14 Sony Corp 電界効果半導体装置の製造方法
JP2005223048A (ja) * 2004-02-04 2005-08-18 Ricoh Co Ltd 半導体装置、半導体装置の製造方法、および表示装置
JP2005229019A (ja) * 2004-02-16 2005-08-25 Univ Nagoya カーボンナノチューブに対する電極の形成方法及びそれを用いたカーボンナノチューブfet
JP2006303507A (ja) * 2005-04-22 2006-11-02 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010533372A (ja) * 2007-07-13 2010-10-21 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 有機電界効果トランジスタおよびこのトランジスタを製作する方法
KR101474335B1 (ko) 2007-07-13 2014-12-18 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스 유기 전계효과 트랜지스터 및 이 트랜지스터의 제조방법
US8680638B2 (en) 2010-02-24 2014-03-25 Samsung Electronics Co., Ltd. Stack-type image sensor
US8405133B2 (en) 2010-11-05 2013-03-26 Samsung Electronics Co., Ltd. Semiconductor device including graphene and method of manufacturing the semiconductor device

Also Published As

Publication number Publication date
JP5015438B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
Biswas et al. Graphene versus carbon nanotubes in electronic devices
CN100396603C (zh) 用于对碳纳米管进行溶液处理掺杂的方法和设备
Auvray et al. Chemical optimization of self-assembled carbon nanotube transistors
JP4338948B2 (ja) カーボンナノチューブ半導体素子の作製方法
JP4435751B2 (ja) 有機薄膜トランジスタ及びその製造方法
TWI479547B (zh) 薄膜電晶體之製備方法及頂閘極式薄膜電晶體
US8951609B2 (en) CNT devices, low-temperature fabrication of CNT and CNT photo-resists
JP4140180B2 (ja) トランジスタ
US20110089404A1 (en) Microfabrication of Carbon-based Devices Such as Gate-Controlled Graphene Devices
JP4036454B2 (ja) 薄膜トランジスタ。
JP5515073B2 (ja) 電子素子および電子素子の製造方法
CN100474623C (zh) N型碳纳米管场效应晶体管及其制备方法
Jadwiszczak et al. Plasma treatment of ultrathin layered semiconductors for electronic device applications
US10061173B2 (en) Thin film transistor, fabrication method thereof, and display apparatus
CN111063731B (zh) Cnt-igzo薄膜异质结双极晶体管及其制备方法和应用
Qiao et al. One-dimensional MoS2 nanoscrolls as miniaturized memories
JP5015438B2 (ja) 薄膜トランジスタおよびその製造方法
Koohsorkhi et al. Fabrication of self-defined gated field emission devices on silicon substrates using PECVD-grown carbon nano-tubes
JP2005093472A (ja) 電界効果半導体装置の製造方法
JP2008071898A (ja) カーボンナノチューブ電界効果トランジスタ及びその製造方法
JP2008091566A (ja) 絶縁膜で被覆されたカーボンナノチューブ構造体の製造方法及びその構造体からなる電界効果トランジスタ装置
Chen et al. Novel method of converting metallic-type carbon nanotubes to semiconducting-type carbon nanotube field-effect transistors
TW200835012A (en) Low-voltage organic thin film transistor and fabrication method thereof
JP2005101424A (ja) 電界効果半導体装置の製造方法
Narasimhamurthy et al. Performance comparison of single-and dual-gate carbon-nanotube thin-film field-effect transistors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees