[go: up one dir, main page]

JP2007065440A - 電気光学装置、電子機器 - Google Patents

電気光学装置、電子機器 Download PDF

Info

Publication number
JP2007065440A
JP2007065440A JP2005253124A JP2005253124A JP2007065440A JP 2007065440 A JP2007065440 A JP 2007065440A JP 2005253124 A JP2005253124 A JP 2005253124A JP 2005253124 A JP2005253124 A JP 2005253124A JP 2007065440 A JP2007065440 A JP 2007065440A
Authority
JP
Japan
Prior art keywords
film
insulating film
contact hole
substrate
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005253124A
Other languages
English (en)
Other versions
JP4449863B2 (ja
Inventor
Takehiro Ono
雄大 尾野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005253124A priority Critical patent/JP4449863B2/ja
Priority to US11/457,860 priority patent/US8064323B2/en
Publication of JP2007065440A publication Critical patent/JP2007065440A/ja
Application granted granted Critical
Publication of JP4449863B2 publication Critical patent/JP4449863B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】層間を電気的に接続するために形成されるコンタクトホールを、コンタクトホールの下層に形成された端部上に形成するに際し、コンタクトホールの形成に起因する層間の電気的な接続の切断を確実に防止できる構造を有する電気光学装置を提供する。
【解決手段】TFT基板10に成膜されるとともに、スペースh1を有する段部150が少なくとも一部に形成された走査線11と、走査線11上に積層された下地絶縁膜12と、下地絶縁膜12上に積層された半導体膜1と、半導体膜1上に積層された層間絶縁膜41と、層間絶縁膜41の段部150の上方に、層間絶縁膜41を貫通するよう形成されたコンタクトホール81と、を具備し、コンタクトホール81は、段部150の端部11tから、平面的に下地絶縁膜12の膜厚以上離間した段部150のスペースh1の位置上に形成されていることを特徴とする。
【選択図】図4

Description

本発明は、下層に形成された端部の上方に、複数の上層の各膜間を電気的に接続するためのコンタクトホールが形成された基板を有する電気光学装置、電子機器に関する。
周知のように、電気光学装置、例えば液晶装置は、ガラス基板、石英基板等からなる2枚の基板間に液晶が挟持されて構成されており、一方の基板に、例えば複数の薄膜トランジスタ(Thin Film Transistor、以下、TFTと称す)等のスイッチング素子及び画素電極をマトリクス状に配置し、他方の基板に対向電極を配置して、両基板間に挟持した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能としている。
即ち、TFT等のスイッチング素子によってマトリクス状に配列された複数の画素電極(ITO;Indium Tin Oxide)に画像信号を供給し、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。これにより、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。
TFTは、走査線を介してゲート電極に走査信号を供給することによりオン状態となる。その後、半導体膜のソース領域にデータ線を介して供給された画像信号は、オン状態となったTFTを介して画素電極に供給され、画像表示が行われるようになっている。
ところで、半導体膜のソース領域とデータ線とは、コンタクトホールを介して接続される。具体的には、半導体膜上に層間絶縁膜が積層され、該層間絶縁膜のソース領域の上方に、該層間絶縁膜を貫通するコンタクトホールが形成された後、コンタクトホールを埋めながら層間絶縁膜上にデータ線が積層されることにより、コンタクトホールにより露出された半導体膜のソース領域とデータ線とが接続されている。
この半導体膜のソース領域とデータ線とを接続するためのコンタクトホールは、複数の画素電極及びTFT毎に形成されることが周知であるが、例えば特許文献1に記載された液晶装置に用いる基板においては、画素電極の微細化を図る目的で、隣接するTFTの各半導体膜を、各々の半導体膜のソース領域において接続する、即ち共通化する技術の提案がなされている。この場合、共通化された半導体膜のソース領域とデータ線とは、共通の、即ち1つのコンタクトホールで接続される。
特開平10−177190号公報
ここで、特許文献1に開示された技術では、共通のコンタクトホールは、隣り合う画素電極毎に形成された、走査線の隣り合う2つの端部間の上方に形成されている。
具体的には、石英等の基板上に走査線が積層され、該走査線がTFT毎にパターンニングされた後、該走査線上に、第1の層間絶縁膜が形成され、さらに第1の層間絶縁膜上に半導体膜が積層される。その後、半導体膜の走査線の端部間の上方に、例えば不純物がドープされることにより、ソース領域が形成される。
尚、この際、第1の層間絶縁膜及びソース領域の走査線の端部間の上方は、走査線の端部間の形状に沿った形状に形成される。よって、第1の層間絶縁膜及びソース領域にも2つの端部が形成され、その結果、第1の層間絶縁膜及びソース領域の2つの端部近傍に、脆弱部となる傾斜面が形成される。
その後、半導体膜上に第2の層間絶縁膜が形成される。この際も、第2の層間絶縁膜の走査線の端部間の上方は、走査線の端部間の形状に沿った形状に形成される。最後に、第2の層間絶縁膜の走査線の端部間の上方、即ち、ソース領域の2つの端部間上に、第2の層間絶縁膜を貫通するコンタクトホールが形成されるのである。
しかしながら、コンタクトホールは、ソース領域の2つの端部間上に形成されるため、コンタクトホールを形成した後、ソース領域の2つの端部近傍の脆弱部となる傾斜面を破断してしまう場合がある。
その結果、第2の層間絶縁膜上にデータ線を積層した後、ソース領域とデータ線との電気的な接続が切断されてしまい、データ線から供給された画像信号が、画素電極に供給することができなくなってしまう場合があった。
本発明は上記問題点に着目してなされたものであり、その目的は、層間を電気的に接続するために形成されるコンタクトホールを、コンタクトホールの下層に形成された端部上に形成するに際し、コンタクトホールの形成に起因する層間の電気的な接続の切断を確実に防止できる構造を有する電気光学装置、電子機器を提供することにある。
上記目的を達成するために本発明に係る電気光学装置は、基板に成膜されるとともに、端部が少なくとも一部に形成された第1の膜と、前記第1の膜上に積層された第1の絶縁膜と、前記第1の絶縁膜上に積層された第2の膜と、前記第2の膜上に積層された第2の絶縁膜と、前記第2の絶縁膜の前記端部の上方に、該第2の絶縁膜を貫通するよう形成されたコンタクトホールと、を具備し、前記コンタクトホールは、前記端部から、平面的に前記第1の絶縁膜の膜厚以上離間した位置に形成されていることを特徴とする。
本発明の電気光学装置によれば、第2の絶縁膜の、第1の膜に形成された端部の上方に、第2の絶縁膜を貫通するようコンタクトホールを形成した際、該コンタクトホールは、該コンタクトホールの下層となる第1の膜の端部から、平面的に第1の絶縁膜の膜厚以上離間した位置に形成される。このことから、コンタクトホールは、第2の膜において第1の膜の端部に起因して形成された脆弱部となる傾斜面を除く平坦面上に形成されるため、即ち第2の膜の脆弱部上に形成されることがないため、コンタクトホールの形成により、第2の膜を破断してしまうことがない。よって、第2の膜と、形成されたコンタクトホールを介して第2の膜上に積層された第3の膜との電気的な接続が、コンタクトホールの形成により切断されてしまうことを確実に防止することができるという効果を有する。
また、本発明に係る電気光学装置は、基板に成膜されるとともに、隣接する2つの端部が少なくとも一部に形成された第1の膜と、前記第1の膜上に積層された第1の絶縁膜と、前記第1の絶縁膜上に積層された第2の膜と、前記第2の膜上に積層された第2の絶縁膜と、前記第2の絶縁膜の2つの前記端部の上方に、該第2の絶縁膜を貫通するよう形成されたコンタクトホールと、を具備し、前記コンタクトホールは、2つの前記端部から、平面的に前記第1の絶縁膜の膜厚以上それぞれ離間した位置に形成されていることを特徴とする。
本発明の電気光学装置によれば、コンタクトホールは、第2の膜において第1の膜の2つの端部に起因して形成された脆弱部となる傾斜面を除く平坦面上に形成されるため、即ち第2の膜の脆弱部上に形成されることがないため、コンタクトホールの形成により、第2の膜を破断してしまうことがない。よって、第2の膜と、形成されたコンタクトホールを介して第2の膜上に積層された第3の膜との電気的な接続が、コンタクトホールの形成により切断されてしまうことを確実に防止することができるという効果を有する。
また、本発明に係る電気光学装置は、基板に成膜されるとともに、隣接する2つの端部が少なくとも一部に形成された第1の膜と、前記第1の膜上に積層された第1の絶縁膜と、前記第1の絶縁膜上に積層された第2の膜と、前記第2の膜上に積層された第2の絶縁膜と、前記第2の絶縁膜の2つの前記端部の上方に、該第2の絶縁膜を貫通するよう形成されたコンタクトホールと、を具備し、前記コンタクトホールは、隣接する2つの前記端部間に平面的にまたがって配置されていることを特徴とする。
本発明の電気光学装置によれば、第2の絶縁膜の、第1の膜に形成された2つの端部の上方に、第2の絶縁膜を貫通するようコンタクトホールを形成した際、該コンタクトホールは、2つの端部間に平面的にまたがって配置されることにより、仮にコンタクトホールを形成した後、第2の膜において2つの端部に起因して形成された脆弱部となる傾斜面が破断してしまったとしても、第2の膜上に積層された第3の膜により、第2の膜は、第3の膜を介して破断部位が電気的に接続される。よって、第2の膜と第3の膜との電気的な接続が、コンタクトホールの形成により切断されてしまうことを確実に防止することができるという効果を有する。
さらに、表示領域に画素電極と該画素電極に対応して設けられたスイッチング素子とが形成された第1の基板と、前記第1の基板に対向配置される第2の基板と、前記第1の基板と前記第2の基板との間に挟持された電気光学物質とを具備し、前記基板は、前記第1の基板であることを特徴とする。
本発明の電気光学装置によれば、電気光学装置が、表示領域に画素電極と該画素電極に対応して設けられたスイッチング素子とが形成された第1の基板と、前記第1の基板に対向配置される第2の基板との間に電気光学物質が挟持されて構成されていたとしても、第1の基板上に成膜された、導電性を有する第2の膜と、第2の膜上に形成されたコンタクトホールにより積層された導電性を有する第3の膜との電気的な接続が、コンタクトホールの形成により切断されてしまうことを確実に防止することができるという効果を有する。
また、前記画素電極及び前記スイッチング素子は、前記第1の基板に複数設けられており、前記第1の膜は、前記スイッチング素子をオンまたはオフする、前記画素電極毎に設けられた走査線であることを特徴とする。
さらに、2つの前記端部は、前記画素電極毎に設けられた隣接する前記走査線の各前記端部から構成されていることを特徴とする。
また、前記第2の膜は、前記スイッチング素子を構成する半導体膜であることを特徴とする。
さらに、前記半導体膜のソース領域と、前記第2の絶縁膜上に成膜された前記画素電極に画像信号を供給するデータ線とは、前記コンタクトホールを介して電気的に接続されていることを特徴とする。
本発明の電気光学装置によれば、コンタクトホールは、走査線の2つの端部に起因して形成された半導体膜の脆弱部となる傾斜面を除く平坦面上に形成されるため、即ち半導体膜の脆弱部に形成されることがないため、コンタクトホールの形成により半導体膜を破断してしまうことがない。よって、半導体膜のソース領域と、形成されたコンタクトホールにより半導体膜のソース領域上に積層されたデータ線との電気的な接続が切断されてしまうことを確実に防止することができる。また、コンタクトホールを形成した後、半導体膜の脆弱部となる傾斜面が、破断してしまったとしても、半導体膜上に形成されたコンタクトホールにより積層されたデータ線により、半導体膜のソース領域は、データ線を介して破断部位が電気的に接続される。よって、半導体膜のソース領域とデータ線との電気的な接続が切断されてしまうことがない。以上から、データ線及び半導体膜のソース領域を介して、隣接する各画素電極に対し、画像信号を確実に供給することができるといった効果を有する。
また、隣接する前記画素電極の各々に設けられた2つの前記スイッチング素子の前記半導体膜は、ソース領域側で繋がっており、前記ソース領域と前記データ線とが、1つの前記コンタクトホールを介して電気的に接続されていることを特徴とする。
本発明によれば、隣接する画素電極を微細化することができる。よって、画素電極の微細化を図る目的で、隣接する各半導体膜のソース領域の共通の1つのコンタクトホールを形成した際、各半導体膜のソース領域とデータ線との電気的な接続が切断されてしまうのを防止することができるとともに、データ線及び各半導体膜のソース領域を介して、各画素電極に対し、それぞれ画像信号を確実に供給することができるといった効果を有する。
本発明に係る電子機器は、基板に成膜されるとともに、端部が少なくとも一部に形成された第1の膜と、前記第1の膜上に積層された第1の絶縁膜と、前記第1の絶縁膜上に積層された第2の膜と、前記第2の膜上に積層された第2の絶縁膜と、前記第2の絶縁膜の前記端部の上方に、該第2の絶縁膜を貫通するよう形成されたコンタクトホールと、を具備し、前記コンタクトホールは、前記端部から、平面的に前記第1の絶縁膜の膜厚以上離間した位置に形成されていることを特徴とする電気光学装置を有する。
また、本発明に関わる電子機器は、基板に成膜されるとともに、隣接する2つの端部が少なくとも一部に形成された第1の膜と、前記第1の膜上に積層された第1の絶縁膜と、前記第1の絶縁膜上に積層された第2の膜と、前記第2の膜上に積層された第2の絶縁膜と、前記第2の絶縁膜の2つの前記端部の上方に、該第2の絶縁膜を貫通するよう形成されたコンタクトホールと、を具備し、前記コンタクトホールは、2つの前記端部から、平面的に前記第1の絶縁膜の膜厚以上それぞれ離間した位置に形成されていることを特徴とする電気光学装置を有する。
さらに、本発明に関わる電子機器は、基板に成膜されるとともに、隣接する2つの端部が少なくとも一部に形成された第1の膜と、前記第1の膜上に積層された第1の絶縁膜と、前記第1の絶縁膜上に積層された第2の膜と、前記第2の膜上に積層された第2の絶縁膜と、前記第2の絶縁膜の2つの前記端部の上方に、該第2の絶縁膜を貫通するよう形成されたコンタクトホールと、を具備し、前記コンタクトホールは、隣接する2つの前記端部間に平面的にまたがって配置されていることを特徴とする電気光学装置を有する。
本発明の電子機器によれば、導電性を有する第2の膜と、形成されたコンタクトホールにより第2の膜上に積層された導電性を有する第3の膜との電気的な接続が、コンタクトホールの形成により切断されてしまうことを防止することができる基板を有する電気光学装置により電子機器が構成されていることから、信頼性の高い電子機器を提供することができるという効果を有する。
以下、図面を参照にして本発明の実施の形態を説明する。尚、本実施では、電気光学装置は、例えばTFT(薄膜トランジスタ)等のスイッチング素子(以下、TFTと称す)が形成された第1の基板である素子基板及び該素子基板に対向配置される第2の基板である対向基板を用いた液晶装置を例に挙げて説明する。
(第1実施の形態)
先ず、本実施の液晶装置の構成について説明する。図1は、本発明の第1実施を示す液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図、図2は、図1中のII−II線に沿う断面図、図3は、図1の液晶装置を構成するTFT基板上に形成された隣接した複数の画素について各層の成膜パターンを部分的かつ概略的に示す平面図、図4は、図3中のIV−IV線に沿う断面図、図5は、図4の半導体膜のソース領域とデータ線とを電気的に接続するコンタクトホール近傍の構成を示す部分拡大断面図である。
図1,図2に示すように、液晶装置100は、例えば、石英基板、ガラス基板、シリコン基板を用いた素子基板(以下、TFT基板と称す)10と、該TFT基板10に対向配置される、例えばガラス基板や石英基板を用いた対向基板20との間の内部空間に、電気光学物質である液晶50が介在されて構成される。対向配置されたTFT基板10と対向基板20とは、シール材52によって貼り合わされている。
TFT基板10の基板上の液晶50と接する面側に、液晶装置100の表示領域40を構成するTFT基板10の表示領域10hが構成されている。また、表示領域10hに、画素を構成する画素電極(ITO)9と該画素電極9に対応して設けられたスイッチング素子(以下、TFT30と称す)等がマトリクス状に配置されている。
詳しくは、図3に示すように、表示領域10hにおいては、複数本の走査線(ゲート線)11と複数本のデータ線(ソース線)6とが交差するように配線され、走査線11とデータ線6とで区画された領域に、画素電極9がマトリクス状に複数配置される。
データ線6は、アルミニウム膜等を含む積層構造からなり、走査線11は、例えばタングステンシリサイド(w−si)膜等からなる。また、走査線11は、半導体膜1のチャネル領域1a(いずれも図4参照)に対向するTFT30のゲート電極3aに、図示しない手段により電気的に接続されている。
即ち、走査線11とデータ線6との交差する箇所には、走査線11に接続されたゲート電極3aとチャネル領域1aとが対向配置されて画素スイッチング用のTFT30がそれぞれ構成されている。
TFT30は、走査線11のON信号によってオンとなり、これにより、データ線6に供給された画像信号が画素電極9に供給される。この際、表示画像の焼き付き等を防止するため、各画素電極9に印加される駆動電圧の極性を、例えば画像信号におけるフィールド毎に反転させる反転駆動が行われている。この画素電極9と対向基板20に設けられた後述する共通電極21との間の電圧が、液晶50に印加される。
また、画素電極9と並列に、蓄積容量70(図4参照)が設けられており、蓄積容量70によって、画素電極9の電圧は、ソース電圧が印加された時間よりも、例えば3桁も長い時間の保持が可能となる。蓄積容量70によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
また、対向基板20の基板上の全面に、共通電極(ITO)21が設けられており、共通電極21のTFT基板10の表示領域10hに対向する位置の液晶50と接する面側に、液晶装置100の表示領域40を構成する対向基板20の表示領域20hが構成されている。
TFT基板10の画素電極9上に、ラビング処理が施された第1の配向膜16が設けられており、また、対向基板20上の全面に渡って形成された共通電極21上にも、ラビング処理が施された第2の配向膜26が設けられている。各配向膜16,26は、例えば、ポリイミド膜等の透明な有機膜からなる。
対向基板20に、TFT基板10の表示領域10h及び対向基板20の表示領域20hの外周を、画素領域において規定し区画することにより、表示領域を規定する額縁としての遮光膜53が設けられている。
即ち、表示領域10h,20hは、TFT基板10及び対向基板20の画素領域において遮光膜53により遮光されていない領域となる。シール材52は、塗布後、TFT基板10と対向基板20とを相互に固着する。
液晶50がTFT基板10と対向基板20との間の空間に、既知の液晶注入方式で注入される場合、シール材52は、シール材52の1辺の一部において欠落して塗布されている。シール材52の欠落した箇所は、該欠落した箇所から貼り合わされたTFT基板10及び対向基板20との間に液晶50を注入するための液晶注入口108を構成している。
液晶注入口108は、液晶注入後、封止材109で封止される。尚、液晶滴下方式で液晶50が介在される場合は、シール材52には液晶注入口108が形成されず、シール材52は、連続的な周状に塗布されている。
シール材52の外側の領域に、TFT基板10の図示しないデータ線に画像信号を所定のタイミングで供給して該データ線を駆動するデータ線駆動回路101及び外部回路との接続のための外部接続端子102が、TFT基板10の一辺に沿って設けられている。
この一辺に隣接する二辺に沿って、TFT基板10の走査線11及びゲート電極3aに走査信号を所定のタイミングで供給することにより、ゲート電極3aを駆動する走査線駆動回路103,104が設けられている。走査線駆動回路103,104は、シール材52の内側の遮光膜53に対向する位置において、TFT基板10上に形成される。
また、TFT基板10上に、データ線駆動回路101、走査線駆動回路103,104、外部接続端子102及び上下導通端子107を接続する配線105が、遮光膜53の3辺に対向して設けられている。
上下導通端子107は、シール材52のコーナー部の4箇所のTFT基板10上に形成されている。そして、TFT基板10と対向基板20相互間に、下端が上下導通端子107に接触し上端が共通電極21に接触する上下導通材106が設けられており、該上下導通材106によって、TFT基板10と対向基板20との間で電気的な導通がとられている。
また、図4に示すように、TFT基板10上に、TFT30や画素電極9の他、これらを含む各種の構成が積層構造をなして備えられている。尚、この積層構造は周知であるため、概略的に説明する。
TFT基板10上に、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる第1の膜である走査線11が成膜されている。
走査線11は、図3中、縦方向に隣り合う画素電極9毎に、パターンニングにより、1本1本分断されて形成されていることから、走査線11の分断箇所における、各走査線11の2つの端部11t間となる境目に、図4に示すように、スペースh1を有する下層段差となる段部150が形成されている。段部150は、図5に示すように、画素電極9毎に設けられた隣接する走査線11における各端部11tから高低差を有して構成されている。
走査線11は、同一行に存在するTFT30のON(オン)・OFF(オフ)を一斉に制御する機能を有する。また、走査線11は、図3に示すように、画素電極9が形成されない領域を略埋めるように形成されていることから、TFT30に下側から入射しようとする光を遮る機能をも有している。即ち、走査線11は、遮光機能も有している。これにより、TFT30の半導体膜1における光リーク電流の発生を抑制し、フリッカ等のない高品質な画像表示が可能となる。
走査線11上に、後述する下地絶縁膜12を介して、第2の膜である半導体膜1を含むTFT30が積層されている。即ち、後述する下地絶縁膜12上に、半導体膜1が積層されている。尚、半導体膜1は、約30〜150nmの膜厚、好ましくは約35〜50nmの膜厚を有している。
TFT30は、LDD(Lightly Doped Drain)構造を有しており、例えばポリシリコン膜からなりゲート電極3aからの電界によりチャネルが形成される半導体膜1と、半導体ゲート電極3aと、ゲート電極3aと半導体膜1とを絶縁するゲート絶縁膜を含む絶縁膜2とから主要部が構成されている。
半導体膜1は、チャネル領域1a、ソース領域1d、ドレイン領域1eを備えている。尚、本実施においては、ソース領域1dは、画素電極9を微細化するため、図3中、縦方向に隣接する画素電極9及びTFT30間において接続されている。即ち共通化されている。よって、以下、ソース領域1dを共通ソース領域1dとして示す。
また、半導体膜1の共通ソース領域1dの走査線11の段部150の上方に、図5に示すように、段部150に起因して2つの端部から構成された段部143が形成されている。段部143は、隣接する走査線11の各端部11tの膜厚(30〜150nm)に起因して形成された各傾斜面43と、走査線11間のスペースh1に起因して形成された平坦面44とから構成されている。尚、傾斜面43は、共通ソース領域1dにおける脆弱部となっている。
走査線11の上かつTFT30の下に、例えばシリコン酸化膜等からなる第1の絶縁膜である下地絶縁膜12が、例えばh2の膜厚に積層されている。尚、h2の膜厚は、例えば約500〜2000nm程度とする。
下地絶縁膜12は、走査線11とTFT30とを絶縁する機能のほか、TFT基板10の全面に形成されることにより、TFT基板10の表面研磨時における荒れや、洗浄後に残る汚れ等による画素スイッチング用のTFT30の特性変化を防止する機能を有する。
尚、下地絶縁膜12に、図示しないコンタクトホールが形成されており、該コンタクトホールを介して、走査線11は、TFT30のゲート電極3aに電気的に接続されている。また、下地絶縁膜12の走査線11の段部150の上方位置も、図5に示すように、段部150に起因する2つの端部からなる段部が形成されている。
半導体膜1を含むTFT30上に、後述する層間絶縁膜41を介して、既知の蓄積容量70が設けられている。蓄積容量70は、上述したように、画素電極9における電位保持特性を顕著に高める。
蓄積容量70は、図4に示すように、TFT30のドレイン領域1e及び画素電極9aに接続された画素電位側容量電極としての下部電極71と、固定電位側容量電極としての容量電極300とが、図示しない誘電体膜を介して対向配置されることにより形成されている。
半導体膜1を含むTFT30上に、例えば、窒化シリコン膜や酸化シリコン膜等からなる第2の絶縁膜である層間絶縁膜41が積層されている。層間絶縁膜41は、TFT30と、蓄積容量70とを絶縁する。また、層間絶縁膜41の走査線11の段部150の上方位置も、図5に示すように、段部150に起因する2つの端部からなる段部が形成されている。
層間絶縁膜41に、半導体膜1のドレイン領域1eと後述するデータ線6とを電気的に接続するためのコンタクトホール83が、層間絶縁膜41を貫通するよう開孔されている。尚、半導体膜1のドレイン領域1eは、コンタクトホール83の他、複数のコンタクトホールにより、蓄積容量70及び画素電極9と接続されている。
また、層間絶縁膜41であって、走査線11の段部150の上方位置に、隣接する画素電極9及びTFT30の共通の半導体膜1の共通ソース領域1dとデータ線6とを電気的に接続するためのコンタクトホール81が開孔されている。即ち、隣接する画素電極9間でコンタクトホール81が共通化されて形成されている。
コンタクトホール81の孔径rは、図5に示すように、段部150のスペースh1内における、隣接する走査線11の各端部11tから、下地絶縁膜12の膜厚h2以上平面的にそれぞれ離間するスペースh3以下の径となっている(h3≧r)。即ち、コンタクトホール81は、半導体膜1の共通ソース領域1dの平坦面44上に形成されている。
層間絶縁膜41上に、データ線6が積層されている。このデータ線6は、下層から順に、例えばアルミニウムからなる層と、窒化チタンからなる層と、窒化シリコン膜からなる層との三層構造を有する膜として形成されている。尚、データ線6は、コンタクトホール81により、半導体膜1の共通ソース領域1dと電気的に接続される。
データ線6上に、複数の層を介して、上述したように画素電極9がマトリクス状に形成され、該画素電極9上に配向膜16が形成されている。また、データ線6の走査線11の段部150上方も、図5に示すように、段部150に起因する段部が形成されている。
尚、上述した液晶装置100の構成は、上記実施形態のような形態に限定されるものではなく、別の種々の形態が考えられ得る。
次に、本実施の作用について、上述した図3〜図5、及び図6を用いて説明する。図6は、半導体膜のソース領域とデータ線とを電気的に接続する従来のコンタクトホール近傍の構成を示す部分断面図である。
TFT基板10を製造するに際し、先ず、石英基板、ガラス、シリコン基板等のTFT基板10が用意された後、TFT基板10の全面に、Ti,Cr,W,Ta,Mo等の金属や金属シリサイド等の金属合金膜が、スパッタリングにより、100〜500nm程度の膜厚、好ましくは200nmの膜厚に積層される。
そして、金属合金膜がフォトリソグラフィ及びエッチング等によりパターニングされ、平面形状がストライプ状の走査線11が形成される。尚、この際、図3中縦方向に隣接する画素電極9毎間に、走査線11がパターンニングされることにより、走査線11に、図3,図4に示すスペースh1を有する段部150が2つの端部11tによりそれぞれ形成される。
次いで、走査線11上に、例えば、常圧又は減圧CVD法等によりTEOSガス等を用いて、NSG(ノンシリケートガラス)等の窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜12が、h2の膜厚に積層される。尚、この下地絶縁膜12の膜厚h2は、例えば約500〜2000nm程度とする。
次いで、半導体膜1が積層される。即ち、先ず、下地絶縁膜12上に、約450〜550℃、好ましくは約500℃の比較的低温環境中で、流量約400〜600cc/minのモノシランガス、ジシランガス等を用いた減圧CVD(例えば、圧力約20〜40PaのCVD)によってアモルファスシリコン(a−si)膜が形成される。その後、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体膜1が形成される。
次いで、半導体膜1上に、1層又は多層の高温酸化シリコン膜(HTO膜)や窒化シリコン膜からなる(ゲート絶縁膜を含む)絶縁膜2が積層された後、絶縁膜2に、減圧CVD法等によりポリシリコン膜が堆積され、更にリン(P)が熱拡散されて、ポリシリコン膜が導電化される。そして、フォトリソグラフィ及びエッチングにより、TFT30のゲート電極部を含めて所定パターンのゲート電極3aが形成される。
次いで、層間絶縁膜41が積層される。この層間絶縁膜41の膜厚は、例えば約500〜2000nm程度とするその後、層間絶縁膜41に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール81及びコンタクトホール83が、層間絶縁膜41を貫通するよう開孔される。
この際、コンタクトホール81は、半導体膜1の共通ソース領域1dに通ずるように、コンタクトホール83は、ドレイン領域1eへ通ずるように、それぞれ形成される。また、コンタクトホール81は、層間絶縁膜41であって、走査線11の段部150の上方に形成される。
さらに、コンタクトホール81は、孔径rが、図5に示すように、段部150のスペースh1内における、隣接する走査線11の各端部11tから、下地絶縁膜12の膜厚h2以上それぞれ平面的に離間するスペースh3以下の径(h3≧r)となるよう形成される。即ち、コンタクトホール81は、半導体膜1の共通ソース領域1dの脆弱部となる傾斜面43を避けた、平坦面44上に形成される。よって、コンタクトホール81を形成する際の応力が、傾斜面43に付加されてしまうことがない。
このことにより、図6に示すように、コンタクトホール81の孔径rが、スペースh3よりも大きくなる(r>h3)よう、コンタクトホール81を層間絶縁膜41に形成した従来の場合のように、コンタクトホール81の形成応力が、共通ソース領域1dの各傾斜面43に付加され、各傾斜面43が破断してしまうことがない。
最後に、層間絶縁膜41上に、所定パターンをもつデータ線6が形成される。この際、コンタクトホール81を介して、データ線6と、半導体膜1の共通ソース領域1dとが、電気的に接続される。
尚、その他の各層の形成方法は、既存の方法と同じであるため、その詳しい説明は省略する。このようにして、TFT基板10は製造される。尚、上述した液晶装置の製造方法は、上記実施形態のような形態に限定されるものではなく、別の種々の形態が考えられ得る。
このように、本実施の形態においては、TFT基板10における、半導体膜1の共通ソース領域1dとデータ線6とを電気的に接続するための、層間絶縁膜41に形成されたコンタクトホール81は、走査線11の段部150の上方に形成されていると示した。
また、コンタクトホール81の孔径rが、図5に示すように、段部150のスペースh1内における、隣接する走査線11の各端部11tから、下地絶縁膜12の膜厚h2以上それぞれ平面的に離間するスペースh3以下の径(h3≧r)となるよう、コンタクトホール81は、形成されていると示した。
このことによれば、コンタクトホール81は、走査線11の段部150、具体的には、隣接する走査線11の各端部11tの膜厚に起因して共通ソース領域1dに形成された段部143の脆弱部となる傾斜面43を除く平坦面44上に形成されるため、即ち傾斜面43に形成されることがないことから、コンタクトホール81の形成の際の形成応力により、共通ソース領域1dの傾斜面43を、図6に示すように破断してしまうことがない。
このことから、コンタクトホール81を、走査線11の段部150上方に形成したとしても、半導体膜1の共通ソース領域1dと、共通ソース領域1d上に積層されたデータ線6との電気的な接続が切断されてしまうことを確実に防止することができる。
以上から、データ線6及び半導体膜1の共通ソース領域1dを介して、隣接する各画素電極9に対し、画像信号を確実に供給することができるといった効果を有する。
(第2実施の形態)
図7は、本発明の第2実施を示す液晶装置におけるTFT基板の半導体膜の共通ソース領域とデータ線とを電気的に接続するコンタクトホール近傍の構成を示す部分拡大断面図である。
尚、本実施の構成は、上述した第1実施と比して、半導体膜1の共通ソース領域1dとデータ線6とを電気的に接続するための、層間絶縁膜41に形成されたコンタクトホール81の孔径rが、走査線11の段部150の段部内のスペースh1よりも大きい点のみが異なる。よって、この相違点のみを説明し、第1実施の形態と同様の構成には同じ符号を付し、その説明は省略する。
図7に示すように、下地絶縁膜12上に、半導体膜1の共通ソース領域1dが積層されている。この際、半導体膜1の共通ソース領域1dの走査線11の段部150の上方は、段部150に起因して段部243が形成されている。
段部243は、隣接する走査線11の各端部11tの膜厚(30〜150nm)に起因する傾斜面245を有している。尚、傾斜面245は、共通ソース領域1dにおける脆弱部となっている。
また、半導体膜1の共通ソース領域1d上に、層間絶縁膜41が積層されている。層間絶縁膜41であって、走査線11の段部150の上方に、隣接する画素電極9及びTFT30の半導体膜1の共通ソース領域1dとデータ線6とを電気的に接続するためのコンタクトホール81が開孔されている。
コンタクトホール81の孔径rは、段部150の段部内のスペースh1よりも大きな径となっている(h1<r)。即ち、コンタクトホール81は、走査線11の段部150における2つの端部11t間に平面的にまたがって形成されている。
次に、このように構成された本実施の作用について説明する。
層間絶縁膜41であって、走査線11の段部150の上方にコンタクトホール81が形成されるに際し、コンタクトホール81は、孔径rが、段部150の段部内のスペースh1よりも大きな径(h1<r)となるよう形成される。
このことにより、コンタクトホール81の形成応力が、共通ソース領域1dの段部243の各傾斜面245に付加された結果、各傾斜面245が破断してしまう場合があるが、コンタクトホール81を介して、共通ソース領域1d上に、データ線6が積層されると、該データ線6を介して、共通ソース領域1dの各傾斜面245における各破断部位は、電気的に接続される。
このように、本実施においては、TFT基板10における、半導体膜1の共通ソース領域1dとデータ線6とを電気的に接続するための、層間絶縁膜41に形成されたコンタクトホール81は、走査線11の段部150の上方に形成されていると示した。また、コンタクトホール81の孔径rが、段部150の段部内のスペースh1よりも大きな径(h1<r)となるよう、コンタクトホール81は、形成されていると示した。
このことによれば、コンタクトホール81を形成した後、コンタクトホール81の形成応力により、仮に、共通ソース領域1dの脆弱部となる傾斜面245が、破断してしまったとしても、形成されたコンタクトホール81により共通ソース領域1d上に積層されたデータ線6により、共通ソース領域1dは、データ線6を介して傾斜面245の破断部位が電気的に接続される。
このことから、コンタクトホール81を、走査線11の段部150上方に形成したとしても、半導体膜1の共通ソース領域1dとデータ線6との電気的な接続が切断されてしまうことがない。以上から、データ線6及び半導体膜の共通ソース領域1dを介して、隣接する各画素電極9に対し、画像信号を確実に供給することができるといった効果を有する。
尚、以下変形例を示す。
上述した第1実施及び第2実施においては、走査線11の段部150上方の層間絶縁膜41に、共通ソース領域1dとデータ線6とを電気的に接続するためのコンタクトホール81を形成した後、コンタクトホール81の形成に起因して、共通ソース領域1dとデータ線6との電気的な接続が切断されてしまうのを防ぐと示した。
この箇所に限らず、下層に段部を有し、上層に、該上層における各層を電気的に接続するコンタクトホールを形成する場合であれば、どの層におけるコンタクトホールの形成に第1及び第2実施を適用したとしても、第1及び第2実施と同様に、コンタクトホールの形成により、各層の電気的な接続が切断されてしまうのを防止することができる。
また、上述した第1及び第2実施においては、ソース領域1dは、図3中、縦方向に隣接する画素電極9及びTFT30間において共通となっていると示したが、これに限らず、ソース領域1dが、画素電極9及びTFT30毎に個々に形成されたTFT基板に、第1及び第2実施を適用してもよい。
さらに、段部150を構成する端部11tは、2つから構成されていると示したが、これに限らず、1つから構成されていても良いことはいうまでもない。
また、液晶装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上述した液晶装置は、TFT(薄膜トランジスタ)等のアクティブ素子(能動素子)を用いたアクティブマトリクス方式の液晶表示モジュールを例に挙げて説明したが、これに限らず、TFD(薄膜ダイオード)等のアクティブ素子(能動素子)を用いたアクティブマトリクス方式の液晶表示モジュールであっても構わない。
さらに、第1及び第2実施においては、電気光学装置は、液晶装置を例に挙げて説明したが、本発明はこれに限定されず、エレクトロルミネッセンス装置、特に、有機エレクトロルミネッセンス装置、無機エレクトロルミネッセンス装置等や、プラズマディスプレイ装置、FED(Field Emission Display)装置、SED(Surface−Conduction Electron−Emitter Display)装置、LED(発光ダイオード)表示装置、電気泳動表示装置、薄型のブラウン管または液晶シャッター等を用いた小型テレビを用いた装置などの各種の電気光学装置に適用できる。
また、電気光学装置は、半導体基板に素子を形成する表示用デバイス、例えばLCOS(Liquid Crystal On Silicon)等であっても構わない。LCOSでは、素子基板として単結晶シリコン基板を用い、画素や周辺回路に用いるスイッチング素子としてトランジスタを単結晶シリコン基板に形成する。また、画素には、反射型の画素電極を用い、画素電極の下層に画素の各素子を形成する。
また、電気光学装置は、片側の基板の同一層に、一対の電極が形成される表示用デバイス、例えばIPS(In-Plane Switching)や、片側の基板において、絶縁膜を介して一対の電極が形成される表示用デバイスFFS(Fringe Field Switching)等であっても構わない。
さらに、本発明の液晶装置が用いられる電子機器としては、投写型表示装置、具体的には、プロジェクタが挙げられる。図8は、図1の液晶装置が3つ配設されたプロジェクタの構成を示す図である。
同図に示すように、プロジェクタ1100に、液晶装置100は、各々RGB用のライトバルブとして、例えば3つ(100R,100G,100B)配設されている。
プロジェクタ1100では、メタルハライドランプ等の白色光源のランプユニット1102から投写光が発せされると、3枚のミラー1106及び2枚のダイクロイックミラー1108によって、RGBの3原色に対応する光成分R、G、Bに分けられ、各色に対応するライトバルブ100R,100G,100Bに各々導かれる。
この際、特にB光は、長い光路による光損失を防ぐため、入射レンズ1122、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。
そして、ライトバルブ100R,100G,100Bにより各々変調された3原色に対応する光成分は、ダイクロイックプリズム1112により再度合成された後、投写レンズ1114を介してスクリーン1120にカラー画像として投写される。
また、本発明の液晶装置が用いられる電子機器としては、他の光投写型表示装置や、携帯電話機、PDA(Personal Digital Assistants)と呼ばれる携帯型情報機器や携帯型パーソナルコンピュータ、パーソナルコンピュータ、デジタルスチルカメラ、車載用モニタ、デジタルビデオカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話機、POS端末機等、電気光学装置である液晶表示モジュールを用いる機器が挙げられる。したがって、これらの電子機器においても、本発明が適用可能であることはいうまでもない。
本発明の第1実施を示す液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図。 図1中のII−II線に沿う断面図。 図1の液晶装置を構成するTFT基板上に形成された隣接した複数の画素について各層の成膜パターンを部分的かつ概略的に示す平面図。 図3中のIV−IV線に沿う断面図。 図4の半導体膜の共通ソース領域とデータ線とを電気的に接続するコンタクトホール近傍の構成を示す部分拡大断面図。 半導体膜の共通ソース領域とデータ線とを電気的に接続する従来のコンタクトホール近傍の構成を示す部分断面図。 本発明の第2実施を示す液晶装置におけるTFT基板の半導体膜の共通ソース領域とデータ線とを電気的に接続するコンタクトホール近傍の構成を示す部分拡大断面図。 図1の液晶装置が3つ配設されたプロジェクタの構成を示す図。
符号の説明
1…半導体膜、1d…共通ソース領域、6…データ線、9…画素電極、10…TFT基板、10h…TFT基板の表示領域、11…走査線(遮光膜)、11t…端部、12…下層絶縁膜、20…対向基板、30…TFT、41…層間絶縁膜、50…液晶、81…コンタクトホール、100…電気光学装置、150…段部、1100…プロジェクタ、h1…段部のスペース、h2…下層絶縁膜の膜厚、r…コンタクトホールの孔径。

Claims (12)

  1. 基板に成膜されるとともに、端部が少なくとも一部に形成された第1の膜と、
    前記第1の膜上に積層された第1の絶縁膜と、
    前記第1の絶縁膜上に積層された第2の膜と、
    前記第2の膜上に積層された第2の絶縁膜と、
    前記第2の絶縁膜の前記端部の上方に、該第2の絶縁膜を貫通するよう形成されたコンタクトホールと、
    を具備し、
    前記コンタクトホールは、前記端部から、平面的に前記第1の絶縁膜の膜厚以上離間した位置に形成されていることを特徴とする電気光学装置。
  2. 基板に成膜されるとともに、隣接する2つの端部が少なくとも一部に形成された第1の膜と、
    前記第1の膜上に積層された第1の絶縁膜と、
    前記第1の絶縁膜上に積層された第2の膜と、
    前記第2の膜上に積層された第2の絶縁膜と、
    前記第2の絶縁膜の2つの前記端部の上方に、該第2の絶縁膜を貫通するよう形成されたコンタクトホールと、
    を具備し、
    前記コンタクトホールは、2つの前記端部から、平面的に前記第1の絶縁膜の膜厚以上それぞれ離間した位置に形成されていることを特徴とする電気光学装置。
  3. 基板に成膜されるとともに、隣接する2つの端部が少なくとも一部に形成された第1の膜と、
    前記第1の膜上に積層された第1の絶縁膜と、
    前記第1の絶縁膜上に積層された第2の膜と、
    前記第2の膜上に積層された第2の絶縁膜と、
    前記第2の絶縁膜の2つの前記端部の上方に、該第2の絶縁膜を貫通するよう形成されたコンタクトホールと、
    を具備し、
    前記コンタクトホールは、隣接する2つの前記端部間に平面的にまたがって配置されていることを特徴とする電気光学装置。
  4. 表示領域に画素電極と該画素電極に対応して設けられたスイッチング素子とが形成された第1の基板と、
    前記第1の基板に対向配置される第2の基板と、
    前記第1の基板と前記第2の基板との間に挟持された電気光学物質とを具備し、
    前記基板は、前記第1の基板であることを特徴とする請求項1〜3のいずれかに記載の電気光学装置。
  5. 前記画素電極及び前記スイッチング素子は、前記第1の基板に複数設けられており、前記第1の膜は、前記スイッチング素子をオンまたはオフする、前記画素電極毎に設けられた走査線であることを特徴とする請求項4に記載の電気光学装置。
  6. 2つの前記端部は、前記画素電極毎に設けられた隣接する前記走査線の各前記端部から構成されていることを特徴とする請求項5に記載の電気光学装置。
  7. 前記第2の膜は、前記スイッチング素子を構成する半導体膜であることを特徴とする請求項4〜6のいずれかに記載の電気光学装置。
  8. 前記半導体膜のソース領域と、前記第2の絶縁膜上に成膜された前記画素電極に画像信号を供給するデータ線とは、前記コンタクトホールを介して電気的に接続されていることを特徴とする請求項7に記載の電気光学装置。
  9. 隣接する前記画素電極の各々に設けられた2つの前記スイッチング素子の前記半導体膜は、ソース領域側で繋がっており、前記ソース領域と前記データ線とが、1つの前記コンタクトホールを介して電気的に接続されていることを特徴とする請求項8に記載の電気光学装置。
  10. 基板に成膜されるとともに、端部が少なくとも一部に形成された第1の膜と、
    前記第1の膜上に積層された第1の絶縁膜と、
    前記第1の絶縁膜上に積層された第2の膜と、
    前記第2の膜上に積層された第2の絶縁膜と、
    前記第2の絶縁膜の前記端部の上方に、該第2の絶縁膜を貫通するよう形成されたコンタクトホールと、
    を具備し、
    前記コンタクトホールは、前記端部から、平面的に前記第1の絶縁膜の膜厚以上離間した位置に形成されていることを特徴とする電気光学装置を有する電子機器。
  11. 基板に成膜されるとともに、隣接する2つの端部が少なくとも一部に形成された第1の膜と、
    前記第1の膜上に積層された第1の絶縁膜と、
    前記第1の絶縁膜上に積層された第2の膜と、
    前記第2の膜上に積層された第2の絶縁膜と、
    前記第2の絶縁膜の2つの前記端部の上方に、該第2の絶縁膜を貫通するよう形成されたコンタクトホールと、
    を具備し、
    前記コンタクトホールは、2つの前記端部から、平面的に前記第1の絶縁膜の膜厚以上それぞれ離間した位置に形成されていることを特徴とする電気光学装置を有する電子機器。
  12. 基板に成膜されるとともに、隣接する2つの端部が少なくとも一部に形成された第1の膜と、
    前記第1の膜上に積層された第1の絶縁膜と、
    前記第1の絶縁膜上に積層された第2の膜と、
    前記第2の膜上に積層された第2の絶縁膜と、
    前記第2の絶縁膜の2つの前記端部の上方に、該第2の絶縁膜を貫通するよう形成されたコンタクトホールと、
    を具備し、
    前記コンタクトホールは、隣接する2つの前記端部間に平面的にまたがって配置されていることを特徴とする電気光学装置を有する電子機器。
JP2005253124A 2005-09-01 2005-09-01 電気光学装置、電子機器 Expired - Fee Related JP4449863B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005253124A JP4449863B2 (ja) 2005-09-01 2005-09-01 電気光学装置、電子機器
US11/457,860 US8064323B2 (en) 2005-09-01 2006-07-17 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005253124A JP4449863B2 (ja) 2005-09-01 2005-09-01 電気光学装置、電子機器

Publications (2)

Publication Number Publication Date
JP2007065440A true JP2007065440A (ja) 2007-03-15
JP4449863B2 JP4449863B2 (ja) 2010-04-14

Family

ID=37803554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005253124A Expired - Fee Related JP4449863B2 (ja) 2005-09-01 2005-09-01 電気光学装置、電子機器

Country Status (2)

Country Link
US (1) US8064323B2 (ja)
JP (1) JP4449863B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI412125B (zh) * 2007-07-17 2013-10-11 Creator Technology Bv 電子元件及電子元件之製法
JP5205012B2 (ja) * 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
KR101996438B1 (ko) * 2012-12-13 2019-07-05 삼성디스플레이 주식회사 표시 장치용 기판, 이를 포함한 표시 장치 및 표시 장치의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3571887B2 (ja) 1996-10-18 2004-09-29 キヤノン株式会社 アクティブマトリクス基板及び液晶装置
JP5093709B2 (ja) * 2001-08-22 2012-12-12 Nltテクノロジー株式会社 液晶表示装置
JP2006276118A (ja) * 2005-03-28 2006-10-12 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器

Also Published As

Publication number Publication date
JP4449863B2 (ja) 2010-04-14
US20070046846A1 (en) 2007-03-01
US8064323B2 (en) 2011-11-22

Similar Documents

Publication Publication Date Title
CN103034001B (zh) 电光装置及电子设备
US10120250B2 (en) Electro-optical device, electrical apparatus
US6864505B2 (en) Electro-optical device and electronic apparatus
KR20080077323A (ko) 전기 광학 장치 및 그 제조 방법, 그리고 전자 기기
CN100477237C (zh) 电光装置、其制造方法、电子设备以及电容器
US9082854B2 (en) Electrooptic device substrate for shielding light from switching element, electrooptic device, and electronic apparatus
JP6891502B2 (ja) 電気光学装置、電子機器
JP2009122253A (ja) 電気光学装置及び電子機器
JP5532899B2 (ja) 電気光学装置及び電子機器
JP2010079038A (ja) 電気光学装置及び電子機器並びにトランジスタ
JP2015094880A (ja) 電気光学装置、および電子機器
US20180239205A1 (en) Electrooptical device, manufacturing method of eletrooptical device, and electronic apparatus
JP2006276118A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2009122256A (ja) 電気光学装置及び電子機器
JP2008225034A (ja) 電気光学装置及び電子機器
KR20040100903A (ko) 전기광학장치 그리고 전자기기 및 투사형 표시장치
JP2018136477A (ja) 電気光学装置、電子機器
JP2010096966A (ja) 電気光学装置及びその製造方法、並びに電子機器
US8064323B2 (en) Electro-optical device and electronic apparatus
JP2017083679A (ja) 表示装置および電子機器
JP5707970B2 (ja) 電気光学装置及び電子機器
JP2016035596A (ja) 電気光学装置、及び電子機器
JP2009069247A (ja) 電気光学装置、その製造方法及び電子機器、並びに配線構造
JP2012181308A (ja) 電気光学装置および電子機器
JP5182116B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100118

R150 Certificate of patent or registration of utility model

Ref document number: 4449863

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees