[go: up one dir, main page]

JP2007048580A - Oxide semiconductor electrode, method for producing the same, and dye-sensitized solar cell provided with the same - Google Patents

Oxide semiconductor electrode, method for producing the same, and dye-sensitized solar cell provided with the same Download PDF

Info

Publication number
JP2007048580A
JP2007048580A JP2005231395A JP2005231395A JP2007048580A JP 2007048580 A JP2007048580 A JP 2007048580A JP 2005231395 A JP2005231395 A JP 2005231395A JP 2005231395 A JP2005231395 A JP 2005231395A JP 2007048580 A JP2007048580 A JP 2007048580A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
crystalline oxide
layer
particles
average particle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005231395A
Other languages
Japanese (ja)
Other versions
JP5024582B2 (en
Inventor
Takeshi Nakajima
中島  剛
Shuji Noda
修司 野田
Kazuhide Nagano
和秀 長野
Naoto Imawaka
直人 今若
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimane Prefecture
Original Assignee
Shimane Prefecture
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimane Prefecture filed Critical Shimane Prefecture
Priority to JP2005231395A priority Critical patent/JP5024582B2/en
Publication of JP2007048580A publication Critical patent/JP2007048580A/en
Application granted granted Critical
Publication of JP5024582B2 publication Critical patent/JP5024582B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/542Dye sensitized solar cells

Landscapes

  • Photovoltaic Devices (AREA)
  • Hybrid Cells (AREA)

Abstract

【課題】 色素増感太陽電池の光電変換効率を飛躍的に向上させることのできる酸化物半導体電極、その作製方法及びこれを備えた色素増感太陽電池の提供。
【解決手段】 下地層及び酸化物半導体層を有する酸化物半導体電極であって、該下地層の膜厚が薄く、かつ該層を構成する結晶性酸化物半導体粒子(A1)が特定平均粒径以下の微粒子であること、及び該酸化物半導体層の孔隙率が高く、かつ該層を構成する結晶性酸化物半導体粒子(B1)が特定の平均粒径を有する酸化物半導体電極(第1の態様)、または下地層、中間層及び酸化物半導体層を有する酸化物半導体電極であって、該下地層の膜厚が薄く、かつ該層を構成する結晶性酸化物半導体粒子(A2)が特定平均粒径以下の微粒子であること、及び該中間層が特定膜厚を有するとともに孔隙率が高く、かつ該層を構成する結晶性酸化物半導体粒子(B2)が特定の平均粒径を有する酸化物半導体電極(第2の態様)。
【選択図】 図1
PROBLEM TO BE SOLVED: To provide an oxide semiconductor electrode capable of dramatically improving the photoelectric conversion efficiency of a dye-sensitized solar cell, a manufacturing method thereof, and a dye-sensitized solar cell provided with the same.
An oxide semiconductor electrode having an underlayer and an oxide semiconductor layer, the underlayer is thin, and the crystalline oxide semiconductor particles (A1) constituting the layer have a specific average particle size. An oxide semiconductor electrode having a high average porosity and a crystalline oxide semiconductor particle (B1) constituting the layer having a specific average particle size Embodiment), or an oxide semiconductor electrode having an underlayer, an intermediate layer, and an oxide semiconductor layer, wherein the thickness of the underlayer is thin and the crystalline oxide semiconductor particles (A2) constituting the layer are specified Oxidation having fine particles having an average particle size or less, and that the intermediate layer has a specific film thickness and a high porosity, and the crystalline oxide semiconductor particles (B2) constituting the layer have a specific average particle size Semiconductor electrode (second embodiment).
[Selection] Figure 1

Description

本発明は、色素増感太陽電池に好適な酸化物半導体電極およびこれを作製するための方法に関する。   The present invention relates to an oxide semiconductor electrode suitable for a dye-sensitized solar cell and a method for producing the same.

グレッツェルらによるアモルファスシリコン太陽電池に匹敵する性能を有する色素増感型太陽電池が報告されて以来、光電変換効率のより高い色素増感型太陽電池の研究が活発になされている。   Since a dye-sensitized solar cell having performance comparable to that of an amorphous silicon solar cell by Gretzell et al. Has been reported, research on a dye-sensitized solar cell with higher photoelectric conversion efficiency has been actively conducted.

たとえば特許文献1においては、スプレー熱分解法(SPD法)による基板上への多孔質酸化チタン薄膜の製造において、原料溶液である酸化チタンゾル溶液中にチタン化合物を添加することで、酸化チタン微粒子間にネックを成長させ、もって短時間製膜による生産性の向上を確保するとともに、太陽電池の変換効率の向上を可能にするとの技術が開示されている。この文献においてはまた、基板上の透明電極(フッ素ドープ酸化スズ薄膜)と前記多孔質酸化チタン薄膜との間に有機チタン化合物を原料とした緻密な酸化チタンバッファー層を介在させることで、前記酸化スズ薄膜と酸化チタンゾル溶液とのなじみの悪さに起因する製膜の困難性を回避し、もって電解液と透明電極の接触による短絡およびそれに伴う開放電圧の低下の問題を解消するとしている。これは、該酸化チタンバッファー層が、透明電極と多孔質酸化チタン薄膜の双方になじみがよく、容易に接合を形成できるからであると説明している。   For example, in Patent Document 1, in the production of a porous titanium oxide thin film on a substrate by a spray pyrolysis method (SPD method), a titanium compound is added to a titanium oxide sol solution, which is a raw material solution, so Further, there is disclosed a technique for growing a neck and ensuring improvement in productivity by forming a film in a short time and improving conversion efficiency of a solar cell. In this document, the oxidation is performed by interposing a dense titanium oxide buffer layer made of an organic titanium compound as a raw material between the transparent electrode (fluorine-doped tin oxide thin film) on the substrate and the porous titanium oxide thin film. It is said that the difficulty of film formation due to the poor compatibility of the tin thin film and the titanium oxide sol solution is avoided, thereby eliminating the problem of short circuit due to contact between the electrolytic solution and the transparent electrode and the accompanying decrease in open circuit voltage. This is because the titanium oxide buffer layer is familiar with both the transparent electrode and the porous titanium oxide thin film and can easily form a bond.

また特許文献2においては、基板上の導電性表面と酸化チタン等の酸化物半導体膜との間に有機金属錯体や有機導電性物質等の接合プロモート膜を形成することによって、前記導電性表面と前記酸化物半導体膜との接合性を向上させ、もって高温を用いることなく作製できるとともに、エネルギー変換効率を格段と向上させることができるとする。   Further, in Patent Document 2, a conductive promote film such as an organometallic complex or an organic conductive material is formed between a conductive surface on a substrate and an oxide semiconductor film such as titanium oxide. It is assumed that the bonding property with the oxide semiconductor film can be improved, so that the oxide semiconductor film can be manufactured without using high temperature, and the energy conversion efficiency can be significantly improved.

しかし、いずれの文献も高温焼成において発生する導電性基板と酸化チタン等の多孔質酸化物半導体薄膜との間のナノメーター・オーダーでのクラックの発生を防止することに着目したものではない。   However, none of the documents focus on preventing the occurrence of cracks in the nanometer order between the conductive substrate and the porous oxide semiconductor thin film such as titanium oxide that are generated during high-temperature firing.

特開2003−176130号公報JP 2003-176130 A 特開2003−297443号公報JP 2003-297443 A SAITO Y.,KAMBE S.,KITAMURA T.,WADA Y.,YANAGIDA S., Morphology control of mesoporous TiO2 nanocrystalline films for performance of dye sensitized solar cells, Solar Energy materials and Solar Cells, 2004, Vol.83, No.1, Page 1-13SAITO Y., KAMBE S., KITAMURA T., WADA Y., YANAGIDA S., Morphology control of mesoporous TiO2 nanocrystalline films for performance of dye sensitized solar cells, Solar Energy materials and Solar Cells, 2004, Vol.83, No. 1, Page 1-13 斉藤野恭輝、柳田祥三 ナノテクノロジーによる酸化チタン太陽電池の高性能化と課題(2003)、粉体と工業、第35巻第4号Yuki Saito, Shozo Yanagida Nanotechnology to improve the performance of titanium oxide solar cells (2003), Powder and Industry, Vol. 35, No. 4

本発明者らは、色素増感太陽電池でn−型半導体として使用される酸化チタン等の酸化物半導体膜とガラス電極等の導電性基板間には、通常の作製方法においてはナノメーター・オーダーのクラックが発生していることを初めて発見し、色素増感太陽電池の低性能の原因の一つがこのクラックの発生にあると考えた。すなわち、従来法(透明導電性ガラス基板上に有機バインダーを含む水溶液に分散した酸化物半導体ナノ粒子を膜厚5ミクロン以上になるようにスキージ法等で塗布した後、450℃程度の温度で焼成する)で作製された酸化物半導体電極の断面を集束イオンビーム(FIB)加工観察装置により観測したところ、基板上の透明電極(フッ素ドープ酸化スズ薄膜)と多孔質酸化チタン薄膜との間に数10nmのクラックが観察された。また、種々の焼成温度において、クラックの発生を観察した結果、酸化物半導体材料を塗布後、焼成中にクラックが発生していることを見出した。このクラックの空間は、色素増感太陽電池で発生する電子密度では電子が飛び越えることは不可能であり、一部このクラックを架橋するような形態で連結している僅かな柱状連結部を通じてのみ、電子の伝達がなされていることが推測された。かかるクラックの発生を抑制することができれば、基板上の透明電極と多孔質酸化チタン薄膜との間の電子伝達を向上させ、光電変換効率を飛躍的に向上させることも可能である。   In the usual manufacturing method, the present inventors have a nanometer order between an oxide semiconductor film such as titanium oxide used as an n-type semiconductor in a dye-sensitized solar cell and a conductive substrate such as a glass electrode. It was discovered for the first time that the crack was generated, and one of the causes of the low performance of the dye-sensitized solar cell was thought to be the generation of this crack. That is, after applying the conventional method (oxide semiconductor nanoparticles dispersed in an aqueous solution containing an organic binder on a transparent conductive glass substrate by a squeegee method or the like so as to have a film thickness of 5 microns or more, firing at a temperature of about 450 ° C. Is observed with a focused ion beam (FIB) processing and observation device, and there are several gaps between the transparent electrode (fluorine-doped tin oxide thin film) and the porous titanium oxide thin film on the substrate. A 10 nm crack was observed. Moreover, as a result of observing the occurrence of cracks at various firing temperatures, it was found that cracks occurred during firing after the oxide semiconductor material was applied. The space of this crack is impossible for electrons to jump over at the electron density generated in the dye-sensitized solar cell, and only through a few columnar connecting parts that are connected in a form that bridges this crack, It was speculated that electrons were transmitted. If the generation of such cracks can be suppressed, electron transfer between the transparent electrode on the substrate and the porous titanium oxide thin film can be improved, and the photoelectric conversion efficiency can be dramatically improved.

したがって、本発明は、このナノメーター・オーダーのクラックの発生を抑制することによって色素増感太陽電池の光電変換効率を飛躍的に向上させることのできる酸化物半導体電極およびその作製方法を提供することを課題とする。   Accordingly, the present invention provides an oxide semiconductor electrode capable of dramatically improving the photoelectric conversion efficiency of a dye-sensitized solar cell by suppressing the occurrence of cracks on the order of nanometers, and a method for manufacturing the same. Is an issue.

かかるクラックの発生を抑制するために、基板上の透明電極(フッ素ドープ酸化スズ薄膜など)と多孔質酸化チタン薄膜との間に下地層を設けることを検討したが、下地層のみでは、基板上の透明電極との間でのクラックの発生を抑制できたとしても、多孔質酸化チタン薄膜との間でのクラックの発生も同時に抑制することは困難であった。しかし、驚くべきことに、酸化物半導体層の孔隙度を55%以上とすることにより、あるいは酸化物半導体層の孔隙度が55%未満であっても、下地層と酸化物半導体層との間に孔隙度55%以上の中間層を介在させることにより、各層の間でのクラックの発生を抑制できることを見出した。   In order to suppress the occurrence of such cracks, we considered the provision of an underlayer between a transparent electrode (such as a fluorine-doped tin oxide thin film) on the substrate and a porous titanium oxide thin film. Even if it was possible to suppress the occurrence of cracks with the transparent electrode, it was difficult to simultaneously suppress the occurrence of cracks with the porous titanium oxide thin film. However, surprisingly, by setting the porosity of the oxide semiconductor layer to 55% or more, or even if the porosity of the oxide semiconductor layer is less than 55%, the gap between the base layer and the oxide semiconductor layer It has been found that the occurrence of cracks between the layers can be suppressed by interposing an intermediate layer having a porosity of 55% or more in each layer.

すなわち、本発明の第1の態様は、導電性表面を有する基板、該導電性表面の上に形成された結晶性酸化物半導体粒子(A1)からなる下地層、該下地層の上に形成された結晶性酸化物半導体粒子(B1)からなる酸化物半導体層を有する酸化物半導体電極であって、以下の(1)および(2)の要件、すなわち、
(1)該下地層の膜厚が50〜1000nmであって、前記結晶性酸化物半導体粒子(A1)が平均粒径25nm以下であること、
(2)該酸化物半導体層の孔隙率が55%以上であって、前記結晶性酸化物半導体粒子(B1)の平均粒径が10〜30nmであること、
の要件を充たすものであることを特徴とする。
That is, the first aspect of the present invention is a substrate having a conductive surface, a base layer made of crystalline oxide semiconductor particles (A1) formed on the conductive surface, and formed on the base layer. An oxide semiconductor electrode having an oxide semiconductor layer made of crystalline oxide semiconductor particles (B1), wherein the following requirements (1) and (2) are satisfied:
(1) The underlayer has a thickness of 50 to 1000 nm, and the crystalline oxide semiconductor particles (A1) have an average particle size of 25 nm or less.
(2) The porosity of the oxide semiconductor layer is 55% or more, and the average particle size of the crystalline oxide semiconductor particles (B1) is 10 to 30 nm.
It is characterized by satisfying the above requirements.

また、本発明の第2の態様は、導電性表面を有する基板、該導電性表面の上に形成された結晶性酸化物半導体粒子(A2)からなる下地層、該下地層の上に形成された結晶性酸化物半導体粒子(B2)からなる中間層、および該中間層の上に形成され酸化物半導体粒子(C)からなる酸化物半導体層、を有する酸化物半導体電極であって、以下の(1)および(2)の要件、すなわち、
(1)該下地層が膜厚が50〜1000nmであって、該結晶性酸化物半導体粒子(A2)が平均粒径25nm以下であること、
(2)該中間層の孔隙率が55%以上かつ膜厚が1〜4μmであって、結晶性酸化物半導体粒子(B2)の平均粒径が10〜30nmであること、
の要件を充たすものであることを特徴とする。
The second aspect of the present invention is a substrate having a conductive surface, a base layer made of crystalline oxide semiconductor particles (A2) formed on the conductive surface, and formed on the base layer. An oxide semiconductor electrode having an intermediate layer made of crystalline oxide semiconductor particles (B2) and an oxide semiconductor layer formed on the intermediate layer and made of oxide semiconductor particles (C), The requirements of (1) and (2), ie
(1) The underlayer has a thickness of 50 to 1000 nm, and the crystalline oxide semiconductor particles (A2) have an average particle size of 25 nm or less.
(2) The porosity of the intermediate layer is 55% or more and the film thickness is 1 to 4 μm, and the average particle diameter of the crystalline oxide semiconductor particles (B2) is 10 to 30 nm.
It is characterized by satisfying the above requirements.

また、本発明の第3の態様は、前記第1または第2の態様に記載の酸化物半導体電極を有することを特徴とする色素増感太陽電池である。   Moreover, the 3rd aspect of this invention is a dye-sensitized solar cell characterized by having the oxide semiconductor electrode as described in the said 1st or 2nd aspect.

また、本発明の第4の態様は、前記第1の態様である酸化物半導体電極についての作製方法である。すなわち、本態様は、導電性表面を有する基板、該導電性基板の上に形成された結晶性酸化物半導体粒子(A1)からなる下地層、該下地層の上に形成された結晶性酸化物半導体粒子(B1)からなる酸化物半導体層を有する酸化物半導体電極の作製方法であって、以下の工程(1)および(2)すなわち、
工程(1)
導電性表面を有する基板上に、平均粒径25nm以下の結晶性酸化物半導体粒子(A1)またはその前駆体のペーストを塗布後、80〜550℃の温度で焼成することによって、膜厚が50〜1000nmの下地層を形成する工程、
工程(2)
該下地層上に、平均粒径が10〜30nmの結晶性酸化物半導体粒子(B1)のペーストを塗布後、400〜550℃の温度で焼成することによって、孔隙率が55%以上の酸化物半導体層を形成する工程、
を順に行うことを特徴とする。
The fourth aspect of the present invention is a method for manufacturing the oxide semiconductor electrode according to the first aspect. That is, this embodiment is a substrate having a conductive surface, a base layer made of crystalline oxide semiconductor particles (A1) formed on the conductive substrate, and a crystalline oxide formed on the base layer A method for manufacturing an oxide semiconductor electrode having an oxide semiconductor layer made of semiconductor particles (B1), the following steps (1) and (2):
Process (1)
After applying crystalline oxide semiconductor particles (A1) having an average particle diameter of 25 nm or less or a precursor paste thereof onto a substrate having a conductive surface, the film thickness is 50 by baking at a temperature of 80 to 550 ° C. Forming a base layer of ˜1000 nm,
Process (2)
An oxide having a porosity of 55% or more is obtained by applying a paste of crystalline oxide semiconductor particles (B1) having an average particle size of 10 to 30 nm on the underlayer and then firing the paste at a temperature of 400 to 550 ° C. Forming a semiconductor layer;
Are performed in order.

さらに、本発明の第5の態様は、前記第2の態様である酸化物半導体電極についての作製方法である。すなわち、本態様は、導電性表面を有する基板、該導電性基板の上に形成された結晶性酸化物半導体粒子(A2)からなる下地層、該下地層の上に形成された結晶性酸化物半導体粒子(B2)からなる中間層、および該中間層の上に形成され結晶性酸化物半導体粒子(C)からなる酸化物半導体層を有する酸化物半導体電極の作製方法であって、以下の工程(1)〜(3)すなわち、
工程(1)
導電性表面を有する基板上に、平均粒径25nm以下の結晶性酸化物半導体粒子(A2)またはその前駆体のペーストを塗布後、80〜550℃の温度で焼成することによって、膜厚が50〜1000nmの下地層を形成する工程、
工程(2)
該下地層上に、平均粒径が10〜30nmの結晶性酸化物半導体粒子(B2)のペーストを塗布後、80〜550℃の温度で焼成することによって、膜厚が1〜4μmであって孔隙率が55%以上の中間層を形成する工程、
工程(3)
該中間層上に前記酸化物半導体粒子(C)のペーストを塗布後、400〜550℃の温度で焼成して酸化物半導体層を形成する工程、
を順に行うことを特徴とする。
Furthermore, a fifth aspect of the present invention is a manufacturing method for the oxide semiconductor electrode according to the second aspect. That is, the present embodiment includes a substrate having a conductive surface, a base layer made of crystalline oxide semiconductor particles (A2) formed on the conductive substrate, and a crystalline oxide formed on the base layer. A method for manufacturing an oxide semiconductor electrode having an intermediate layer made of semiconductor particles (B2) and an oxide semiconductor layer formed on the intermediate layer and made of crystalline oxide semiconductor particles (C), comprising the following steps: (1)-(3) That is,
Process (1)
After applying a crystalline oxide semiconductor particle (A2) having an average particle diameter of 25 nm or less or a precursor paste thereof onto a substrate having a conductive surface, the film thickness is 50 by baking at a temperature of 80 to 550 ° C. Forming a base layer of ˜1000 nm,
Process (2)
After applying a paste of crystalline oxide semiconductor particles (B2) having an average particle diameter of 10 to 30 nm on the underlayer, the film thickness is 1 to 4 μm by firing at a temperature of 80 to 550 ° C. Forming an intermediate layer having a porosity of 55% or more;
Step (3)
A step of forming an oxide semiconductor layer by applying a paste of the oxide semiconductor particles (C) on the intermediate layer and firing at a temperature of 400 to 550 ° C .;
Are performed in order.

本発明により、高温焼成中に酸化チタン等の酸化物半導体膜とガラス電極等の導電性基板間に発生するナノメーター・オーダーのクラックの発生を防止でき、もって色素増感太陽電池の光電変換効率を飛躍的に向上させることができる。   According to the present invention, it is possible to prevent the occurrence of nanometer-order cracks generated between an oxide semiconductor film such as titanium oxide and a conductive substrate such as a glass electrode during high-temperature firing, and thus the photoelectric conversion efficiency of a dye-sensitized solar cell Can be dramatically improved.

(一)本発明の第1の態様について
本態様においては、導電性表面を有する基板、該導電性表面の上に形成された結晶性酸化物半導体粒子(A1)からなる下地層、該下地層の上に形成された結晶性酸化物半導体粒子(B1)からなる酸化物半導体層を有する酸化物半導体電極であって、以下の(1)および(2)の要件、すなわち、
(1)該下地層の膜厚が50〜1000nmであって、前記結晶性酸化物半導体粒子(A1)が平均粒径25nm以下であること、
(2)該酸化物半導体層の孔隙率が55%以上であって、前記結晶性酸化物半導体粒子(B1)の平均粒径が10〜30nmであること、
の要件を充たすものであることを特徴とする酸化物半導体電極。
を提供する。
(1) About the first aspect of the present invention In this aspect, a substrate having a conductive surface, a base layer comprising crystalline oxide semiconductor particles (A1) formed on the conductive surface, and the base layer An oxide semiconductor electrode having an oxide semiconductor layer made of crystalline oxide semiconductor particles (B1) formed thereon, the following requirements (1) and (2):
(1) The underlayer has a thickness of 50 to 1000 nm, and the crystalline oxide semiconductor particles (A1) have an average particle size of 25 nm or less.
(2) The porosity of the oxide semiconductor layer is 55% or more, and the average particle size of the crystalline oxide semiconductor particles (B1) is 10 to 30 nm.
An oxide semiconductor electrode characterized by satisfying the above requirements.
I will provide a.

(i)導電性表面を有する基板について
導電性表面を有する基板とは、ガラス等の耐熱性の基板上に酸化インジウム、酸化スズ等の導電性金属酸化物薄膜、金、銀、白金等の金属薄膜、導電性高分子等の導電性薄膜などを形成したものをいう。これを色素増感太陽電池に応用し、アノード側から採光する場合、耐熱性、耐薬品性、透光性の観点から、好ましくはフッ素ドープ酸化スズ薄膜等の透明電極を用いることができる。
(I) Substrate having a conductive surface A substrate having a conductive surface is a conductive metal oxide thin film such as indium oxide or tin oxide, a metal such as gold, silver or platinum on a heat resistant substrate such as glass. A thin film or a conductive thin film such as a conductive polymer is formed. When this is applied to a dye-sensitized solar cell and light is taken from the anode side, a transparent electrode such as a fluorine-doped tin oxide thin film can be preferably used from the viewpoint of heat resistance, chemical resistance, and translucency.

(ii)該結晶性酸化物半導体粒子(A1)、該結晶性酸化物半導体粒子(B1)(以下、「結晶性酸化物半導体粒子」と呼ぶ)について
結晶性酸化物半導体粒子としてはいずれも、酸化チタン、酸化ニオブ、酸化亜鉛、酸化スズ、酸化インジウム、酸化ジルコニウム、酸化タンタル、酸化バナジウム、酸化イットリウム、酸化アルミニウム、酸化マグネシウムからなる群から選択される1種の化合物または2種以上の混合物が例示できるが、その中でも光電変換効率の観点から、酸化チタン、酸化ニオブ、酸化亜鉛、酸化スズからなる群から選択される1種または2種以上が好ましく、特に酸化チタンが好ましい。また、クラック発生の抑止の観点から、該結晶性酸化物半導体粒子(A1)と該結晶性酸化物半導体粒子(B1)が同一の化学組成であることが好ましい。たとえば、該結晶性酸化物半導体粒子(A1)と該結晶性酸化物半導体粒子(B1)は、いずれも酸化チタンであることが好ましい。
(Ii) About the crystalline oxide semiconductor particles (A1) and the crystalline oxide semiconductor particles (B1) (hereinafter referred to as “crystalline oxide semiconductor particles”) One compound or a mixture of two or more selected from the group consisting of titanium oxide, niobium oxide, zinc oxide, tin oxide, indium oxide, zirconium oxide, tantalum oxide, vanadium oxide, yttrium oxide, aluminum oxide, and magnesium oxide. Among them, from the viewpoint of photoelectric conversion efficiency, one or more selected from the group consisting of titanium oxide, niobium oxide, zinc oxide and tin oxide are preferable, and titanium oxide is particularly preferable. Further, from the viewpoint of suppressing the generation of cracks, it is preferable that the crystalline oxide semiconductor particles (A1) and the crystalline oxide semiconductor particles (B1) have the same chemical composition. For example, it is preferable that both the crystalline oxide semiconductor particles (A1) and the crystalline oxide semiconductor particles (B1) are titanium oxide.

該結晶性酸化物半導体粒子は、クラック発生抑止の観点から、単結晶の方が好ましいが、本発明の効果を損なわない範囲で他の結晶系が少量混在した多結晶体や、非晶質体が少量混入したものでもよい。また、該結晶性酸化物半導体粒子が酸化チタンの場合、ルチル、アナタース、ブルッカイトの3種類の結晶系が知られているが、このうちアナタースまたはブルッカイト、特にアナタースが好ましい。   The crystalline oxide semiconductor particle is preferably a single crystal from the viewpoint of suppressing the generation of cracks. May be mixed in a small amount. When the crystalline oxide semiconductor particles are titanium oxide, three types of crystal systems of rutile, anatase, and brookite are known. Of these, anatase or brookite, particularly anatase is preferred.

(iii)下地層について
該下地層は、結晶性酸化物半導体粒子(A1)からなり、前記導電性表面の上に形成される。結晶性であること、薄いこと、さらに平均粒径25nm以下の微粒子形態を用いることで、導電性表面と下地層の間のクラックの発生を抑止できる。該結晶性酸化物半導体粒子(A1)の平均粒径は、クラック発生抑止の観点、隙間のない緻密な層を得ることにより電解液の浸入を防ぎ電圧を高める観点から、25nm以下であり、特に10〜20nmがより好ましく、さらに12〜18nmが好ましい。
(Iii) Underlayer The underlayer is made of crystalline oxide semiconductor particles (A1) and is formed on the conductive surface. By using crystallinity, thinness, and a fine particle form having an average particle diameter of 25 nm or less, generation of cracks between the conductive surface and the underlayer can be suppressed. The average particle diameter of the crystalline oxide semiconductor particles (A1) is 25 nm or less from the viewpoint of preventing cracks from occurring, and from the viewpoint of increasing the voltage by preventing infiltration of the electrolytic solution by obtaining a dense layer without gaps. 10-20 nm is more preferable, and 12-18 nm is more preferable.

また、該下地層の厚みは、高温焼成時において自分自身が剥離することなく、またクラック発生抑止の観点から、50〜1000nmであり、特に100〜300nmが好ましい。   In addition, the thickness of the underlayer is 50 to 1000 nm, and preferably 100 to 300 nm, from the viewpoint of preventing cracking itself during high-temperature firing and suppressing crack generation.

ここで、平均粒径とは、本明細書全体を通して個数平均粒径をいい、FE−SEM等で測定できる。   Here, the average particle diameter means the number average particle diameter throughout the present specification, and can be measured by FE-SEM or the like.

該結晶性酸化物半導体粒子(A1)としては、たとえば、触媒化成製のHPW−18NR(アナタース型の結晶性酸化チタン)や、昭和電工社製のNTB−13(ブルッカイト型の結晶性酸化チタン)等を好適に用いることができる。   As the crystalline oxide semiconductor particles (A1), for example, HPW-18NR (anatase type crystalline titanium oxide) manufactured by Catalytic Chemical Co., Ltd., NTB-13 (Brookite type crystalline titanium oxide) manufactured by Showa Denko KK Etc. can be used suitably.

(iv)酸化物半導体層について
該酸化物半導体層は、該層の孔隙率が55%以上であって、平均粒径が10〜30nmの結晶性酸化物半導体粒子(B1)からなり、前記下地層の上に形成される。
(Iv) Oxide Semiconductor Layer The oxide semiconductor layer comprises crystalline oxide semiconductor particles (B1) having a porosity of 55% or more and an average particle size of 10 to 30 nm. It is formed on the formation.

該孔隙率[ガス吸着測定(窒素等温吸着測定)によって測定される]は、その表面に有機色素をより多く吸着させるとともに、電解液の移動度の観点や、クラック発生抑制の観点から、より好ましくは55〜80%、特に好ましくは60〜75%である。このとき、色素吸着量を損なわないために、粒子径を小さくすること等によって、ラフネスファクターを1000より大きい値に維持することが好ましい。以上のような孔隙率を採用することで、各層間の高温焼成および冷却の際に生じる各層間のクラックの発生が抑制される。そのメカニズムの詳細は不明であるが、中間層がフレキシブルに膨張・収縮し、いわばスプリングの役割を果たすことで、高温焼成および冷却の際に生じる各層間の剥離を抑制するものと推定している。   The porosity [measured by gas adsorption measurement (nitrogen isothermal adsorption measurement)] is more preferable from the viewpoint of adsorbing more organic dye on the surface, and from the viewpoint of mobility of the electrolytic solution and crack generation suppression. Is 55 to 80%, particularly preferably 60 to 75%. At this time, in order not to impair the dye adsorption amount, it is preferable to maintain the roughness factor at a value larger than 1000 by reducing the particle diameter or the like. By adopting the porosity as described above, the generation of cracks between the layers during high-temperature firing and cooling between the layers is suppressed. The details of the mechanism are unknown, but it is estimated that the interlayer expands and contracts flexibly, acting as a spring, which suppresses delamination between layers during high-temperature firing and cooling. .

ここで、孔隙率は以下の式によって求めることができる。
孔隙率=ρV/(ρV+1)×100(%)
ρ:酸化チタンの理論密度(単結晶の密度g/cm
V:ガス吸着分析による単位重量当たりの細孔容積(cm/g)
Here, the porosity can be obtained by the following equation.
Porosity = ρV / (ρV + 1) × 100 (%)
ρ: Theoretical density of titanium oxide (single crystal density g / cm 3 )
V: pore volume per unit weight (cm 3 / g) by gas adsorption analysis

酸化物半導体層の孔隙率を55%以上とするためには、後記する(四)本発明の第4の態様においても説明するが、不規則な形状の粒子あるいは2次粒子等を堆積させることで、かかる隙間の大きな孔隙率の高い層を得ることができる。たとえば、結晶性酸化物半導体粒子(B1)として、複数の球形粒子が凝集して2次粒子を形成したもの(3次元的な数珠繋ぎ構造)やチューブ状のもの等の構造を有するものを用いることで高い孔隙率を有する層を形成できる。   In order to set the porosity of the oxide semiconductor layer to 55% or more, as will be described later in (4) the fourth aspect of the present invention, irregularly shaped particles or secondary particles are deposited. Thus, a layer having such a large gap and a high porosity can be obtained. For example, as the crystalline oxide semiconductor particles (B1), those having a structure such as one in which a plurality of spherical particles aggregate to form secondary particles (three-dimensional daisy chain structure) or a tube-like one are used. A layer having a high porosity can be formed.

または該結晶性酸化物半導体粒子(B1)がそのような構造を有しなくても、その重量に対して適当量以上のバインダー、好ましくはポリエチレングリコールまたはTriton X100[オクチルフェノキシエトキシレート(平均重合度9.5)]等のポリエチレングリコールモノエーテルといったグリコール類添加剤を含むペーストを用いて酸化物半導体層を作製することによっても、酸化物半導体層の孔隙率を55%以上とすることが可能である。バインダーの添加量については、用いる粒子の粒径等によっても変動するが、酸化物半導体層の孔隙率を55%以上とするのに充分な量を用いる。たとえば、結晶性酸化物半導体粒子(B1)の重量に対して50重量%以上の添加とすることができる。バインダーを用いて、孔隙率の高い層を作製する方法については、非特許文献1や非特許文献2を参照することができる。   Even when the crystalline oxide semiconductor particles (B1) do not have such a structure, an appropriate amount or more of a binder, preferably polyethylene glycol or Triton X100 [octylphenoxyethoxylate (average polymerization degree) with respect to its weight. The porosity of the oxide semiconductor layer can be increased to 55% or more by preparing an oxide semiconductor layer using a paste containing a glycol additive such as polyethylene glycol monoether such as 9.5)]. is there. The amount of the binder added varies depending on the particle size of the particles used, but an amount sufficient to make the oxide semiconductor layer have a porosity of 55% or more is used. For example, the addition can be 50% by weight or more based on the weight of the crystalline oxide semiconductor particles (B1). Non-patent document 1 and non-patent document 2 can be referred to for a method for producing a layer having a high porosity using a binder.

また、該結晶性酸化物半導体粒子(B1)の平均粒径は、色素吸着量の観点から、10〜30nmであるが、15〜25nmであることが好ましい。また、該結晶性酸化物半導体粒子(B1)の平均粒径は、クラック発生防止の観点から前記結晶性酸化物半導体粒子(A1)の平均粒径より大きいことが好ましい。   Further, the average particle diameter of the crystalline oxide semiconductor particles (B1) is 10 to 30 nm from the viewpoint of the amount of dye adsorption, but is preferably 15 to 25 nm. Further, the average particle diameter of the crystalline oxide semiconductor particles (B1) is preferably larger than the average particle diameter of the crystalline oxide semiconductor particles (A1) from the viewpoint of preventing the occurrence of cracks.

また、該酸化物半導体層の厚みは、電子の拡散長の観点から、5〜30μmが好ましいが、8〜16μmが特に好ましい。   The thickness of the oxide semiconductor layer is preferably 5 to 30 μm, particularly preferably 8 to 16 μm, from the viewpoint of electron diffusion length.

さらに酸化物半導体層の孔隙率、平均粒子径、及び厚みを総合的に評価したラフネスファクター(投影面積に対する実効表面積の割合)が定義されており、以下の式で計算できるが、
ラフネスファクター=(酸化物半導体層の全表面積*1)/(酸化物半導体層の投影面積*2
*1 窒素等温吸着測定においてBET式により求める。
*2 実効面積である。
これが1000以上であることが好ましい。
Furthermore, the roughness factor (ratio of the effective surface area to the projected area) that comprehensively evaluates the porosity, average particle diameter, and thickness of the oxide semiconductor layer is defined, and can be calculated by the following formula,
Roughness factor = (total surface area of oxide semiconductor layer * 1 ) / (projected area of oxide semiconductor layer * 2 )
* 1 Obtained by the BET equation in nitrogen isothermal adsorption measurement.
* 2 Effective area.
This is preferably 1000 or more.

バインダーを用いずとも、孔隙率55%以上の酸化物半導体層を与える好ましい該結晶性酸化物半導体粒子(B1)としては、たとえば昭和電工社製の低温焼成用酸化チタン(SP200シリーズ)を挙げることができる   Examples of preferable crystalline oxide semiconductor particles (B1) that give an oxide semiconductor layer having a porosity of 55% or more without using a binder include, for example, titanium oxide for low-temperature firing (SP200 series) manufactured by Showa Denko K.K. Can

(二)本発明の第2の態様について
本態様においては、導電性表面を有する基板、該導電性表面の上に形成された結晶性酸化物半導体粒子(A2)からなる下地層、該下地層の上に形成された結晶性酸化物半導体粒子(B2)からなる中間層、および該中間層の上に形成され結晶性酸化物半導体粒子(C)からなる酸化物半導体層、を有する酸化物半導体電極であって、以下の(1)および(2)の要件、すなわち、
(1)該下地層が膜厚が50〜1000nmであって、該結晶性酸化物半導体粒子(A2)が平均粒径25nm以下であること、
(2)該中間層の孔隙率が55%以上かつ膜厚が1〜4μmであって、酸化物半導体粒子(B2)の平均粒径が10〜30nmであること、
の要件を充たすものであることを特徴とする。
(2) Second Embodiment of the Present Invention In this embodiment, a substrate having a conductive surface, a ground layer made of crystalline oxide semiconductor particles (A2) formed on the conductive surface, the ground layer An oxide semiconductor having an intermediate layer made of crystalline oxide semiconductor particles (B2) formed on the surface, and an oxide semiconductor layer made of crystalline oxide semiconductor particles (C) formed on the intermediate layer An electrode having the following requirements (1) and (2):
(1) The underlayer has a thickness of 50 to 1000 nm, and the crystalline oxide semiconductor particles (A2) have an average particle size of 25 nm or less.
(2) The porosity of the intermediate layer is 55% or more and the film thickness is 1 to 4 μm, and the average particle diameter of the oxide semiconductor particles (B2) is 10 to 30 nm.
It is characterized by satisfying the above requirements.

(i)導電性表面を有する基板について
前記(一)(i)と同様である。
(ii)結晶性酸化物半導体粒子(A2)、結晶性酸化物半導体粒子(B2)、および結晶性酸化物半導体粒子(C)について
前記(一)(ii)において、結晶性酸化物半導体粒子(A1)および結晶性酸化物半導体粒子(B1)を、結晶性酸化物半導体粒子(A2)、結晶性酸化物半導体粒子(B2)、および結晶性酸化物半導体粒子(C)に読み替えたものと同様である。
(iii)下地層について
前記(一)(iii)において結晶性酸化物半導体粒子(A1)を結晶性酸化物半導体粒子(A2)に読み替えたものと同様である。
(iv)中間層について
該中間層は、平均粒径が10〜30nmの酸化物半導体粒子(B2)からなり、該層の孔隙率が55%以上かつ膜厚が1〜4μmであって、前記下地層の上に形成される。
(I) Substrate having conductive surface The same as (1) (i) above.
(Ii) Crystalline oxide semiconductor particles (A2), crystalline oxide semiconductor particles (B2), and crystalline oxide semiconductor particles (C) In the above (1) (ii), the crystalline oxide semiconductor particles ( A1) and crystalline oxide semiconductor particles (B1) are the same as those obtained by replacing crystalline oxide semiconductor particles (A2), crystalline oxide semiconductor particles (B2), and crystalline oxide semiconductor particles (C). It is.
(Iii) Underlayer The same as (1) (iii) above, in which the crystalline oxide semiconductor particles (A1) are replaced with the crystalline oxide semiconductor particles (A2).
(Iv) About the intermediate layer The intermediate layer comprises oxide semiconductor particles (B2) having an average particle diameter of 10 to 30 nm, the porosity of the layer is 55% or more, and the film thickness is 1 to 4 μm. It is formed on the underlayer.

該中間層の孔隙率[ガス吸着測定(窒素等温吸着測定)法によって測定される]は55%以上であるが、クラック発生抑制の観点からより好ましくは55〜90%、特に好ましくは60〜85%である。   The porosity of the intermediate layer [measured by gas adsorption measurement (nitrogen isothermal adsorption measurement) method] is 55% or more, more preferably 55 to 90%, particularly preferably 60 to 85, from the viewpoint of suppressing crack generation. %.

孔隙率の定義は、前記(一)(iv)に記載の定義と同様である。   The definition of porosity is the same as the definition described in (1) (iv) above.

該中間層の孔隙率は、後述の酸化物半導体層の孔隙率よりも大きいことが、密着性の観点から好ましい。   It is preferable from the viewpoint of adhesion that the porosity of the intermediate layer is larger than the porosity of the oxide semiconductor layer described later.

以上のような孔隙率を採用することで、各層間の高温焼成および冷却の際に生じる各層間のクラックの発生が抑制される。そのメカニズムの詳細は不明であるが、中間層がフレキシブルに膨張・収縮し、いわばスプリングの役割を果たすことで、高温焼成および冷却の際に生じる各層間の剥離を抑制するものと推定している。   By adopting the porosity as described above, the generation of cracks between the layers during high-temperature firing and cooling between the layers is suppressed. The details of the mechanism are unknown, but it is estimated that the interlayer expands and contracts flexibly, acting as a spring, which suppresses delamination between layers during high-temperature firing and cooling. .

該中間層の孔隙率を55%以上とするためには、後記する(五)本発明の第5の態様においても説明するが、不規則な形状の粒子あるいは2次粒子等を堆積させることで、隙間の大きな孔隙率の高い層を得ることができる。たとえば、結晶性酸化物半導体粒子(B2)として、複数の球形粒子が凝集して2次粒子を形成したもの(3次元的な数珠繋ぎ構造)やチューブ状のもの等の構造を有するものを用いることで高い孔隙率を有する層を形成できる。   In order to make the porosity of the intermediate layer 55% or more, as will be described later in (5) the fifth aspect of the present invention, it is possible to deposit irregularly shaped particles or secondary particles. A layer having a large gap and a high porosity can be obtained. For example, as the crystalline oxide semiconductor particles (B2), those having a structure such as one in which a plurality of spherical particles aggregate to form secondary particles (three-dimensional daisy chain structure) or a tube-like one are used. A layer having a high porosity can be formed.

または該結晶性酸化物半導体粒子(B2)がそのような構造を有しなくても、その重量に対して適当量以上のバインダー、好ましくはポリエチレングリコールまたはTriton X100[オクチルフェノキシエトキシレート(平均重合度9.5)]等のポリエチレングリコールモノエーテルといったグリコール類添加剤を含むペーストを用いて中間層を作製することによっても、中間体層の孔隙率を55%以上とすることが可能である。バインダーの添加量については、用いる粒子の粒径等によっても変動するが、たとえば、結晶性酸化物半導体粒子(B2)の重量に対して50重量%以上の添加とすることができる。バインダーを用いて、孔隙率の高い層を作製する方法については、非特許文献1や非特許文献2を参照することができる。   Alternatively, even if the crystalline oxide semiconductor particles (B2) do not have such a structure, an appropriate amount or more of a binder, preferably polyethylene glycol or Triton X100 [octylphenoxyethoxylate (average polymerization degree) with respect to its weight. The porosity of the intermediate layer can be 55% or more by preparing the intermediate layer using a paste containing a glycol additive such as polyethylene glycol monoether such as 9.5)]. The amount of the binder added varies depending on the particle size of the particles to be used, but can be, for example, 50% by weight or more based on the weight of the crystalline oxide semiconductor particles (B2). Non-patent document 1 and non-patent document 2 can be referred to for a method for producing a layer having a high porosity using a binder.

該中間層は1層のみならず、複数の層として形成することもできる。   The intermediate layer can be formed not only as a single layer but also as a plurality of layers.

また、該結晶性酸化物半導体粒子(B2)の平均粒径は10〜30nmであるが、該中間層の厚みはクラック発生抑止の観点から、1〜4μmである。また、同様の観点から、該結晶性酸化物半導体粒子(B2)の平均粒径は、前記結晶性酸化物半導体粒子(A2)より大きいことが好ましい。   Moreover, although the average particle diameter of this crystalline oxide semiconductor particle (B2) is 10-30 nm, the thickness of this intermediate | middle layer is 1-4 micrometers from a viewpoint of crack generation | occurrence | production suppression. From the same viewpoint, the average particle diameter of the crystalline oxide semiconductor particles (B2) is preferably larger than the crystalline oxide semiconductor particles (A2).

バインダーを用いなくても、孔隙率が55%以上の中間層を得ることのできる好ましい該結晶性酸化物半導体粒子(B2)としては、昭和電工社製の低温焼成用酸化チタン(SP200シリーズ)を挙げることができる。   As a preferable crystalline oxide semiconductor particle (B2) that can obtain an intermediate layer having a porosity of 55% or more without using a binder, titanium oxide for low-temperature firing (SP200 series) manufactured by Showa Denko KK Can be mentioned.

(v)酸化物半導体層について
該酸化物半導体層は、結晶性酸化物半導体粒子(C)からなり、前記中間層の上に形成される。
(V) Oxide Semiconductor Layer The oxide semiconductor layer is made of crystalline oxide semiconductor particles (C) and is formed on the intermediate layer.

また、該酸化物半導体層の表面に有機色素をより多く吸着させるとともに、電解液の移動度の観点から、該酸化物半導体層の孔隙率が40%以上であることが好ましい。なお、該酸化物半導体層の孔隙率が55%以上である場合には、前記第二の態様のように中間層を除いたより単純な系でも目的を達成できることから、本態様においては、特に該酸化物半導体層の孔隙率が55%未満である場合に意義がある。   In addition, more organic dye is adsorbed on the surface of the oxide semiconductor layer, and the porosity of the oxide semiconductor layer is preferably 40% or more from the viewpoint of the mobility of the electrolytic solution. Note that, when the porosity of the oxide semiconductor layer is 55% or more, the object can be achieved even with a simpler system excluding the intermediate layer as in the second embodiment. This is significant when the porosity of the oxide semiconductor layer is less than 55%.

また、該酸化物半導体層の孔隙率を40%以上、あるいはさらに55%未満とするためには、後記する(五)本発明の第5の態様においても説明するが、チタニアアルコキシドから調製されたものや、市販のナノ粒子(日本エアロジル製のP25や昭和タイタニウム製のF−5等)をそのまま用いたり、あるいはペースト中に調整された量のバインダーを添加して酸化物半導体層を作製することで孔隙率を調整できる(非特許文献1や非特許文献2を参照)。   Further, in order to make the porosity of the oxide semiconductor layer 40% or more or even less than 55%, it will be described later in (5) the fifth embodiment of the present invention, but it was prepared from titania alkoxide. Or using commercially available nanoparticles (P25 made by Nippon Aerosil, F-5 made by Showa Titanium, etc.) as they are, or adding an adjusted amount of binder in the paste to produce an oxide semiconductor layer Can adjust the porosity (see Non-Patent Document 1 and Non-Patent Document 2).

また、該結晶性酸化物半導体粒子(C)の平均粒径は、色素吸着量の観点から、10〜30nmであることが好ましく、15〜25nmであることが特に好ましい。また、該酸化物半導体層の厚みは電子の拡散長の観点から、5〜30μmが好ましく、8〜16μmが特に好ましい。   The average particle diameter of the crystalline oxide semiconductor particles (C) is preferably 10 to 30 nm, and particularly preferably 15 to 25 nm, from the viewpoint of the amount of dye adsorbed. The thickness of the oxide semiconductor layer is preferably 5 to 30 μm, and particularly preferably 8 to 16 μm, from the viewpoint of electron diffusion length.

(三)本発明の第3の態様について
本態様においては、前記(一)〜(二)の本発明の第1または第2の態様において説明した酸化物半導体電極を含む色素増感太陽電池を提供する。常法に従い、前記第1または第2の態様の酸化物半導体電極の酸化物半導体層上にRu増感色素等の増感色素を吸着担持させ、対極と重ね合わせた後、各種イオンの添加剤や、レドックス剤としてヨウ素を含んだ有機溶媒やイオン性液体等を溶媒とする電解液、あるいは導電性高分子のようなP型ホール輸送層を電極間に充填して完成させることができる。なお、対極としては、導電性基板上に触媒として白金、炭素等の元素、あるいはPEDOT[ポリ(エチレンジオキシ)チオフェン]等の導電性高分子を薄く多孔質状に積層させたものを好適に用いることができる。
(3) About 3rd aspect of this invention In this aspect, the dye-sensitized solar cell containing the oxide semiconductor electrode demonstrated in the said 1st or 2nd aspect of this invention of said (1)-(2). provide. In accordance with a conventional method, a sensitizing dye such as a Ru sensitizing dye is adsorbed and supported on the oxide semiconductor layer of the oxide semiconductor electrode of the first or second aspect, superimposed on the counter electrode, and then various ion additives. Alternatively, it can be completed by filling an electrode with an electrolyte containing an organic solvent containing iodine as an redox agent, an ionic liquid or the like, or a P-type hole transport layer such as a conductive polymer. In addition, as the counter electrode, a material obtained by laminating an element such as platinum or carbon or a conductive polymer such as PEDOT [poly (ethylenedioxy) thiophene] as a catalyst on a conductive substrate in a thin and porous form is preferable. Can be used.

(四)本発明の第4の態様について
本態様においては、前記(一)本発明の第1の態様において説明した酸化物半導体電極の製造方法を提供する。
(4) About the 4th aspect of this invention In this aspect, the manufacturing method of the oxide semiconductor electrode demonstrated in the said (1) 1st aspect of this invention is provided.

すなわち、本発明の第4の態様は、導電性表面を有する基板、該導電性基板の上に形成された結晶性酸化物半導体粒子(A1)からなる下地層、該下地層の上に形成された結晶性酸化物半導体粒子(B1)からなる酸化物半導体層を有する酸化物半導体電極の作製方法であって、以下の工程(1)および(2)すなわち、
工程(1)
導電性表面を有する基板上に、平均粒径25nm以下の結晶性酸化物半導体粒子(A1)またはその前駆体のペーストを塗布後、80〜550℃の温度で焼成することによって、膜厚が50〜1000nmの下地層を形成する工程、
工程(2)
該下地層上に、平均粒径が10〜30nmの結晶性酸化物半導体粒子(B1)のペーストを塗布後、400〜550℃の温度で焼成することによって、孔隙率が55%以上の酸化物半導体層を形成する工程、
を順に行うことを特徴とする酸化物半導体電極の作製方法である。
That is, the fourth aspect of the present invention is formed on a substrate having a conductive surface, a base layer made of crystalline oxide semiconductor particles (A1) formed on the conductive substrate, and the base layer. A method of manufacturing an oxide semiconductor electrode having an oxide semiconductor layer made of the crystalline oxide semiconductor particles (B1), which includes the following steps (1) and (2):
Process (1)
After applying crystalline oxide semiconductor particles (A1) having an average particle diameter of 25 nm or less or a precursor paste thereof onto a substrate having a conductive surface, the film thickness is 50 by baking at a temperature of 80 to 550 ° C. Forming a base layer of ˜1000 nm,
Process (2)
An oxide having a porosity of 55% or more is obtained by applying a paste of crystalline oxide semiconductor particles (B1) having an average particle size of 10 to 30 nm on the underlayer and then firing the paste at a temperature of 400 to 550 ° C. Forming a semiconductor layer;
In order, and is a method for manufacturing an oxide semiconductor electrode.

本態様の方法により、酸化物半導体ペースト塗布後の焼成の際に発生するクラックを効果的に抑制することができ、光電変換効率の大幅な向上が期待できる。
(i) 塗布方法およびペーストについて
上記各工程に用いられる結晶性酸化物半導体粒子(A1)若しくはその前駆体(第一工程)、結晶性酸化物半導体粒子(B1)(第二工程)(以下、「結晶性酸化物半導体粒子等」と略記する)の塗布方法としては、スピンコート法、スプレー法、ディッピング法、スクリーン印刷法、ドクターブレード法等を挙げることができるが、操作の簡便さの観点からはスピンコート法、スプレー法、ディッピング法が、量産化の観点からはスクリーン印刷法によるのが好ましい。
By the method of this aspect, the crack which generate | occur | produces in the baking after oxide semiconductor paste application | coating can be suppressed effectively, and the significant improvement of a photoelectric conversion efficiency can be anticipated.
(I) Application method and paste Crystalline oxide semiconductor particles (A1) or precursors thereof (first step), crystalline oxide semiconductor particles (B1) (second step) used in the above steps (hereinafter, Examples of the coating method (abbreviated as “crystalline oxide semiconductor particles”) include spin coating, spraying, dipping, screen printing, doctor blade, and the like. From the viewpoint of mass production, a spin coating method, a spray method, and a dipping method are preferable, and a screen printing method is preferable.

また、上記結晶性酸化物半導体粒子等のペーストとは、上記結晶性酸化物半導体等を、ゾルまたはスラリーの形態で得たものであり、使用される溶媒としては、水、有機溶媒、またはそれらの混合液を挙げることができる。有機溶媒としては、メタノール、エタノール、プロパノール等のアルコール類、メチルエチルケトン、アセトン、アセチルアセトン等のケトン類、ジメチルホルムアミド、ピリジン等の塩基性溶媒などから選ばれる1種または2種以上の溶媒が挙げられる。これらの中でも特に水、エタノール等が密着性の観点から好ましい。また、これら溶媒中の上記酸化物半導体の含有量は、塗布後の厚みの観点から、例えばスピンコート法の場合、10〜30重量%であることが好ましい。前記ペーストにはその他、硝酸、アセチルアセトン等の分散助剤、ポリエチレングリコール等の粘度調整剤を添加することもできる。pHは分散の観点から、1〜4の範囲にあることが好ましい。   The paste such as the crystalline oxide semiconductor particles is obtained by obtaining the crystalline oxide semiconductor or the like in the form of sol or slurry, and the solvent used is water, an organic solvent, or those Can be mentioned. Examples of the organic solvent include one or more solvents selected from alcohols such as methanol, ethanol and propanol, ketones such as methyl ethyl ketone, acetone and acetylacetone, and basic solvents such as dimethylformamide and pyridine. Among these, water, ethanol and the like are particularly preferable from the viewpoint of adhesion. In addition, the content of the oxide semiconductor in these solvents is preferably 10 to 30% by weight in the case of a spin coating method, for example, from the viewpoint of the thickness after coating. In addition, a dispersion aid such as nitric acid and acetylacetone, and a viscosity modifier such as polyethylene glycol can be added to the paste. The pH is preferably in the range of 1 to 4 from the viewpoint of dispersion.

(ii)第一工程(下地層の形成)について
第一工程においては、導電性表面を有する基板上に、平均粒径25nm以下の結晶性酸化物半導体粒子(A1)またはその前駆体のペーストを塗布後、80〜550℃の温度で焼成することによって、膜厚が50〜1000nmの下地層を形成する。
(Ii) First Step (Formation of Underlayer) In the first step, a paste of crystalline oxide semiconductor particles (A1) having an average particle size of 25 nm or less or a precursor thereof is formed on a substrate having a conductive surface. After coating, the base layer having a thickness of 50 to 1000 nm is formed by baking at a temperature of 80 to 550 ° C.

焼成温度については、80〜550℃の温度を用いるが、粒子間のネッキングの観点から、FTOガラス等の耐熱性基板の場合、より好ましくは450〜500℃である。もっとも、この条件は基板の耐熱性により異なる。   As the firing temperature, a temperature of 80 to 550 ° C. is used, but from the viewpoint of necking between particles, in the case of a heat resistant substrate such as FTO glass, it is more preferably 450 to 500 ° C. However, this condition varies depending on the heat resistance of the substrate.

結晶性酸化物半導体粒子(A1)としては、平均粒径25nm以下、より好ましくは平均粒径10〜25nmの市販の酸化物半導体粒子を用いることができる。たとえば昭和電工製のNTBシリーズ(粒子径20nm以下、分散媒は水・アルコール)や触媒化成工業のHPWシリーズ(粒子径20nm以下、分散媒は水)であれば、すでにスラリーの形態になっているため、そのまま用いてスピンコートを行うことができる。そして、これらの市販スラリー品、たとえば昭和電工製のNTBシリーズ等では各種の濃度のものが市販されているため、膜厚が最終的に50〜1000nm、好ましくは100〜300nmとなるようにスピンコートの回数を調整すればよい。また、粉末の形態で市販されているものとして、石原産業製のST−01(平均粒径7nm)、テイカ製のAM−100(平均粒径6nm)、昭和タイタニウム製のスーパータイタニアF−6(平均粒径約15nm)、日本エアロジル製のP90(平均粒径約15nm)等、多数のものが知られており、これら市販粉末品については、15〜30重量%となるように水−アルコール系溶媒で分散させ、スピンコート法等により膜厚が50〜1000nmになるように塗布すればよい。   As the crystalline oxide semiconductor particles (A1), commercially available oxide semiconductor particles having an average particle diameter of 25 nm or less, more preferably an average particle diameter of 10 to 25 nm can be used. For example, the NTB series manufactured by Showa Denko (particle diameter of 20 nm or less, dispersion medium is water / alcohol) or the HPW series of catalyst chemical industry (particle diameter of 20 nm or less, dispersion medium is water) is already in the form of slurry. Therefore, it can be used as it is for spin coating. Since these commercially available slurry products such as NTB series made by Showa Denko are commercially available in various concentrations, spin coating is performed so that the film thickness finally becomes 50 to 1000 nm, preferably 100 to 300 nm. The number of times may be adjusted. Moreover, ST-01 (average particle diameter 7 nm) manufactured by Ishihara Sangyo Co., Ltd., AM-100 (average particle diameter 6 nm) manufactured by Teika, Super Titania F-6 manufactured by Showa Titanium (commercially available in powder form) Many are known, such as P90 (average particle size of about 15 nm) manufactured by Nippon Aerosil Co., Ltd., and these commercially available powder products are water-alcohol type so as to be 15 to 30% by weight. What is necessary is just to apply | coat so that it may disperse | distribute with a solvent and a film thickness may be set to 50-1000 nm by the spin coat method.

さらに、第一工程においては、上記結晶性酸化物半導体粒子(A1)の代わりに、その前駆体を用いることができる。該前駆体としては、焼成中に対応する結晶性酸化物半導体に変換される金属アルコキシド、金属ハロゲン化物等が挙げられ、密着性向上の観点からは、特にTi(OPr)、TiClが好ましい。例えば0.2MのTi(OPr)溶液を数回スピンコートし、450℃で焼成すると、平均粒径20nm以下の結晶性酸化チタン粒子(アナタース型)が膜厚50〜1000nmの厚みで塗布できる。 Furthermore, in the first step, a precursor thereof can be used instead of the crystalline oxide semiconductor particles (A1). Examples of the precursor include metal alkoxides and metal halides that are converted into a corresponding crystalline oxide semiconductor during firing. From the viewpoint of improving adhesion, Ti (O i Pr) 4 and TiCl 4 are particularly preferable. Is preferred. For example, when 0.2M Ti (O i Pr) 4 solution is spin-coated several times and fired at 450 ° C., crystalline titanium oxide particles having an average particle size of 20 nm or less (anatase type) have a thickness of 50 to 1000 nm. Can be applied.

(iii)第二工程(酸化物半導体層の形成)について
第二工程においては、該下地層上に、平均粒径が10〜30nmの結晶性酸化物半導体粒子(B1)のペーストを塗布後、400〜550℃の温度で焼成することによって、孔隙率が55%以上の酸化物半導体層を形成する。
(Iii) Second Step (Formation of Oxide Semiconductor Layer) In the second step, after applying a paste of crystalline oxide semiconductor particles (B1) having an average particle size of 10 to 30 nm on the underlayer, By baking at a temperature of 400 to 550 ° C., an oxide semiconductor layer having a porosity of 55% or more is formed.

孔隙率55%以上の高い孔隙率を有する酸化物半導体層の作製については、不規則な形状の粒子あるいは2次粒子等を堆積させることで、隙間の大きな孔隙率の高い層を得ることができる。たとえば、結晶性酸化物半導体粒子(B1)として、複数の球形粒子が凝集して2次粒子を形成したもの(3次元的な数珠繋ぎ構造)やチューブ状のもの等の構造を有するものを用いることで高い孔隙率を有する層を形成できる。   For the production of an oxide semiconductor layer having a high porosity of 55% or more, an irregularly shaped particle or secondary particle can be deposited to obtain a layer having a large gap and a high porosity. . For example, as the crystalline oxide semiconductor particles (B1), those having a structure such as one in which a plurality of spherical particles aggregate to form secondary particles (three-dimensional daisy chain structure) or a tube-like one are used. A layer having a high porosity can be formed.

または該結晶性酸化物半導体粒子(B1)がそのような構造を有しなくても、その重量に対して適当量以上のバインダーを含むペーストを用いて酸化物半導体層を作製することによっても、酸化物半導体層の孔隙率を55%以上とすることが可能である。バインダーの添加量については、用いる粒子の粒径等によっても変動するが、得られる酸化物半導体層の孔隙率が55%以上になるのに充分な量を用いる。たとえば、結晶性酸化物半導体粒子(B1)の重量に対して50重量%以上の添加とすることができる。バインダーを用いて、孔隙率の高い層を形成できる酸化物半導体を作製する方法については、非特許文献1や非特許文献2を参照することができる。   Alternatively, even when the crystalline oxide semiconductor particle (B1) does not have such a structure, an oxide semiconductor layer is formed using a paste containing a binder in an appropriate amount or more with respect to its weight. The porosity of the oxide semiconductor layer can be 55% or more. The amount of the binder added varies depending on the particle size of the particles to be used, but an amount sufficient for the porosity of the obtained oxide semiconductor layer to be 55% or more is used. For example, the addition can be 50% by weight or more based on the weight of the crystalline oxide semiconductor particles (B1). Non-Patent Document 1 and Non-Patent Document 2 can be referred to for a method for manufacturing an oxide semiconductor capable of forming a layer with a high porosity using a binder.

バインダーを用いなくても孔隙率を55%以上の酸化物半導体層を作製できる市販品等としては、昭和電工製のSP200シリーズが市販されており、これはそのまま原液で用いて塗布・焼成することで中間層を形成できる。酸化チタンナノチューブを用いることによっても高い孔隙率を得ることが可能である。   As a commercial product that can produce an oxide semiconductor layer with a porosity of 55% or more without using a binder, the SP200 series made by Showa Denko is commercially available, and this can be used as it is in the stock solution and applied and fired. Can form an intermediate layer. High porosity can also be obtained by using titanium oxide nanotubes.

また、バインダーの添加によって高い孔隙率を得る方法としては、たとえば、種々の酸化チタン、例えば市販の酸化チタン・ナノ粒子である石原産業製のST−21(平均粒径20nm)、テイカ製のAM−600(平均粒径30nm)、昭和タイタニウム製のスーパータイタニアF−5(平均粒径約20nm)、日本エアロジルP25(平均粒径約25nm)等のスラリーに、バインダー、好ましくはポリエチレングリコールまたはTriton X100[オクチルフェノキシエトキシレート(平均重合度9.5)]等のポリエチレングリコールモノエーテルといったグリコール類添加剤を多量(たとえば、酸化チタンに対して50重量%以上)に加えたものを塗布・焼成することによって孔隙率の高い酸化物半導体層を得ることができる。グリコール類添加剤を酸化チタンに対して50重量%以上用いることで十分に高い孔隙率を得ることができる。もっとも、ポリエチレングリコール等の添加量は粒子径により変わり、ポリエチレングリコール等の分子量によっても変わりうるので、適宜、添加量を調整する。たとえば、非特許文献1によれば、以下のような結果が開示されている。   In addition, as a method for obtaining a high porosity by adding a binder, for example, various titanium oxides such as ST-21 (average particle diameter 20 nm) manufactured by Ishihara Sangyo, which is a commercially available titanium oxide nanoparticle, AM manufactured by Teika -600 (average particle size: 30 nm), Super Titania F-5 (average particle size: about 20 nm) made by Showa Titanium, Nippon Aerosil P25 (average particle size: about 25 nm), etc., and a binder, preferably polyethylene glycol or Triton X100 Applying and baking a large amount of glycol additives such as polyethylene glycol monoether such as [octylphenoxyethoxylate (average degree of polymerization 9.5)] (for example, 50% by weight or more based on titanium oxide). Can provide an oxide semiconductor layer with high porosity.A sufficiently high porosity can be obtained by using 50 wt% or more of glycol additives with respect to titanium oxide. However, since the addition amount of polyethylene glycol and the like varies depending on the particle diameter and may vary depending on the molecular weight of polyethylene glycol and the like, the addition amount is appropriately adjusted. For example, according to Non-Patent Document 1, the following results are disclosed.

Figure 2007048580
Figure 2007048580

また、第二工程においては、粒子間結合の促進や添加物の焼成の観点から、特に400〜550℃、より好ましくは450〜500℃の焼成温度を用いる。   In the second step, a firing temperature of 400 to 550 ° C., more preferably 450 to 500 ° C., is used from the viewpoint of promoting the bonding between particles and firing of the additive.

第二工程では、作製する酸化物半導体層の厚みが、好ましくは5〜30μm、より好ましくは8〜16μmであるが、ディッピング法を所定の厚みになるように繰り返し塗布するか、より粘性を高めてスキージ法やスクリーン印刷法により一度で塗布することもできる。   In the second step, the thickness of the oxide semiconductor layer to be formed is preferably 5 to 30 μm, more preferably 8 to 16 μm. However, the dipping method is repeatedly applied to a predetermined thickness or the viscosity is increased. It can also be applied at once by a squeegee method or a screen printing method.

また、第二工程に用いられる該結晶性酸化物半導体粒子(B1)は、クラック発生抑制の観点から、第一工程で用いられる結晶性酸化物半導体粒子(A1)よりも大きな粒径を有することが好ましい。   Further, the crystalline oxide semiconductor particles (B1) used in the second step have a larger particle size than the crystalline oxide semiconductor particles (A1) used in the first step from the viewpoint of suppressing the generation of cracks. Is preferred.

(五)本発明の第5の態様について
本態様においては、前記(二)第2の態様において説明した酸化物半導体電極の製造方法を提供する。本態様の方法によっても、酸化物半導体ペースト塗布後の焼成の際に発生するクラックを効果的に抑制することができ、光電変換効率の大幅な向上が期待できる。
(5) About 5th aspect of this invention In this aspect, the manufacturing method of the oxide semiconductor electrode demonstrated in said (2) 2nd aspect is provided. Also by the method of this aspect, the crack which generate | occur | produces at the time of baking after oxide semiconductor paste application | coating can be suppressed effectively, and the significant improvement of a photoelectric conversion efficiency can be anticipated.

すなわち、本発明の第5の態様は、導電性表面を有する基板、該導電性基板の上に形成された結晶性酸化物半導体粒子(A2)からなる下地層、該下地層の上に形成された結晶性酸化物半導体粒子(B2)からなる中間層、および該中間層の上に形成され結晶性酸化物半導体粒子(C)からなる酸化物半導体層を有する酸化物半導体電極の作製方法であって、以下の工程(1)〜(3)すなわち、
工程(1)
導電性表面を有する基板上に、平均粒径25nm以下の結晶性酸化物半導体粒子(A2)またはその前駆体のペーストを塗布後、80〜550℃の温度で焼成することによって、膜厚が50〜1000nmの下地層を形成する工程、
工程(2)
該下地層上に、平均粒径が10〜30nmの結晶性酸化物半導体粒子(B2)のペーストを塗布後、80〜550℃の温度で焼成することによって、膜厚が1〜4μmであって孔隙率が55%以上の中間層を形成する工程、
工程(3)
該中間層上に前記結晶性酸化物半導体粒子(C)のペーストを塗布後、400〜550℃の温度で焼成して酸化物半導体層を形成する工程、
を順に行うことを特徴とする。
That is, the fifth aspect of the present invention is formed on a substrate having a conductive surface, a base layer made of crystalline oxide semiconductor particles (A2) formed on the conductive substrate, and the base layer. An oxide semiconductor electrode having an intermediate layer made of crystalline oxide semiconductor particles (B2) and an oxide semiconductor layer made of crystalline oxide semiconductor particles (C) formed on the intermediate layer. The following steps (1) to (3), that is,
Process (1)
After applying a crystalline oxide semiconductor particle (A2) having an average particle diameter of 25 nm or less or a precursor paste thereof onto a substrate having a conductive surface, the film thickness is 50 by baking at a temperature of 80 to 550 ° C. Forming a base layer of ˜1000 nm,
Process (2)
After applying a paste of crystalline oxide semiconductor particles (B2) having an average particle diameter of 10 to 30 nm on the underlayer, the film thickness is 1 to 4 μm by firing at a temperature of 80 to 550 ° C. Forming an intermediate layer having a porosity of 55% or more;
Step (3)
A step of forming an oxide semiconductor layer by applying a paste of the crystalline oxide semiconductor particles (C) on the intermediate layer and then baking at a temperature of 400 to 550 ° C .;
Are performed in order.

(i)塗布方法およびペーストについて
前記(四)(i)の記載において、「結晶性酸化物半導体粒子(A1)若しくはその前駆体(第一工程)、結晶性酸化物半導体粒子(B1)(第二工程)(以下、「結晶性酸化物半導体粒子等」と略記する)」を「結晶性酸化物半導体粒子(A2)若しくはその前駆体(第一工程)、結晶性酸化物半導体粒子(B2)(第二工程)および結晶性酸化物半導体粒子(C)(第三工程)(以下、「結晶性酸化物半導体粒子等」と略記する)」に読み替えたものと同様である。
(I) Application method and paste In the description of (4) and (i) above, “crystalline oxide semiconductor particles (A1) or precursors thereof (first step), crystalline oxide semiconductor particles (B1) (first 2 steps) (hereinafter abbreviated as “crystalline oxide semiconductor particles, etc.”) is referred to as “crystalline oxide semiconductor particles (A2) or precursors thereof (first step), crystalline oxide semiconductor particles (B2)” (Second step) and crystalline oxide semiconductor particles (C) (third step) (hereinafter abbreviated as “crystalline oxide semiconductor particles and the like”) ”.

(ii)第一工程(下地層の形成)について
第一工程においては、導電性表面を有する基板上に、平均粒径25nm以下の結晶性酸化物半導体粒子(A2)またはその前駆体のペーストを塗布後、80〜550℃の温度で焼成することによって、膜厚が50〜1000nmの下地層を形成する。
(Ii) First Step (Formation of Underlayer) In the first step, a paste of crystalline oxide semiconductor particles (A2) having an average particle size of 25 nm or less or a precursor thereof is formed on a substrate having a conductive surface. After coating, the base layer having a thickness of 50 to 1000 nm is formed by baking at a temperature of 80 to 550 ° C.

本工程については、前記(四)(ii)の記載において、結晶性酸化物半導体粒子(A1)またはその前駆体を、結晶性酸化物半導体粒子(A2)またはその前駆体に読み替えたものと同様である。   About this process, in the description of said (4) (ii), it is the same as what replaced the crystalline oxide semiconductor particle (A1) or its precursor with the crystalline oxide semiconductor particle (A2) or its precursor. It is.

(iii)第二工程(中間層の形成)について
第二工程においては、該下地層上に、平均粒径が10〜30nmの結晶性酸化物半導体粒子(B2)のペーストを塗布後、80〜550℃の温度で焼成することによって、膜厚が1〜4μmであって孔隙率が55%以上の中間層を形成する。
(Iii) Second Step (Formation of Intermediate Layer) In the second step, after applying a paste of crystalline oxide semiconductor particles (B2) having an average particle size of 10 to 30 nm on the underlayer, 80 to By baking at a temperature of 550 ° C., an intermediate layer having a film thickness of 1 to 4 μm and a porosity of 55% or more is formed.

結晶性酸化物半導体粒子(B2)としては、平均粒径が10〜30nm、好ましくは15〜25nmの粒子を用い、中間層の孔隙率が55%以上、好ましくは55〜90%、より好ましくは60〜85%の高い孔隙率を有するように中間層を作製する。   As the crystalline oxide semiconductor particles (B2), particles having an average particle diameter of 10 to 30 nm, preferably 15 to 25 nm are used, and the porosity of the intermediate layer is 55% or more, preferably 55 to 90%, more preferably. The intermediate layer is made to have a high porosity of 60-85%.

孔隙率55%以上の高い孔隙率を有する中間層の作製については、不規則な形状の粒子あるいは2次粒子等を堆積させることで、隙間の大きな孔隙率の高い層を得ることができる。 たとえば、結晶性酸化物半導体粒子(B2)として、複数の球形粒子が凝集して2次粒子を形成したもの(3次元的な数珠繋ぎ構造)やチューブ状のもの等の構造を有するものを用いることで高い孔隙率を有する層を形成できる。または該結晶性酸化物半導体粒子(B2)がそのような構造を有しなくても、その重量に対して適当量以上のバインダー、好ましくはポリエチレングリコールまたはTriton X100[オクチルフェノキシエトキシレート(平均重合度9.5)]等のポリエチレングリコールモノエーテルといったグリコール類添加剤を含むペーストを用いて酸化物半導体層を作製することによっても、酸化物半導体層の孔隙率を55%以上とすることが可能である。バインダーの添加量については、用いる粒子の粒径や用いるバインダー(ポリエチレングリコール等のグリコール類)の分子量等によっても変動するので[前記(四)(iii)の表1参照]、所定の孔隙率になるのに充分な量のバインダーを添加する。たとえば、結晶性酸化物半導体粒子(B2)の重量に対して50重量%以上の添加とすることができる。バインダーを用いて、孔隙率の高い層を形成できる中間層を作製する方法については、非特許文献1や非特許文献2を参照することができる。   For the production of an intermediate layer having a high porosity of 55% or more, an irregularly shaped particle or secondary particle can be deposited to obtain a layer with a large gap and a high porosity. For example, as the crystalline oxide semiconductor particles (B2), those having a structure such as one in which a plurality of spherical particles aggregate to form secondary particles (three-dimensional daisy chain structure) or a tube-like one are used. A layer having a high porosity can be formed. Alternatively, even if the crystalline oxide semiconductor particles (B2) do not have such a structure, an appropriate amount or more of a binder, preferably polyethylene glycol or Triton X100 [octylphenoxyethoxylate (average polymerization degree) with respect to its weight. The porosity of the oxide semiconductor layer can be increased to 55% or more by preparing an oxide semiconductor layer using a paste containing a glycol additive such as polyethylene glycol monoether such as 9.5)]. is there. The amount of the binder added varies depending on the particle size of the particles used and the molecular weight of the binder used (glycols such as polyethylene glycol) [see (1) in Table 1 of (iv) (iii)]. A sufficient amount of binder is added. For example, the addition can be 50% by weight or more based on the weight of the crystalline oxide semiconductor particles (B2). Non-patent literature 1 and non-patent literature 2 can be referred to for a method for producing an intermediate layer capable of forming a layer having a high porosity using a binder.

バインダーを用いなくても孔隙率を55%以上の中間層を作製できる市販品等の結晶性酸化物半導体粒子(B2)としては、昭和電工製のSP200シリーズが市販されており、これは、たとえば、そのまま原液で用いて塗布・焼成することで中間層を形成できる。酸化チタンナノチューブを用いることによっても高い孔隙率を得ることが可能である。   As a commercially available crystalline oxide semiconductor particle (B2) that can produce an intermediate layer having a porosity of 55% or more without using a binder, SP200 series manufactured by Showa Denko is commercially available. The intermediate layer can be formed by coating and baking the raw solution as it is. High porosity can also be obtained by using titanium oxide nanotubes.

また、バインダーの添加によって高い孔隙率を得る方法としては、たとえば、種々の酸化チタン、例えば市販の酸化チタン・ナノ粒子である石原産業製のST−21(平均粒径20nm)、テイカ製のAM−600(平均粒径30nm)、昭和タイタニウム製のスーパータイタニアF−5(平均粒径約20nm)、日本エアロジルP25(平均粒径約25nm)等のスラリーに、ポリエチレングリコール等のグリコール類添加剤を多量(たとえば、酸化チタンに対して50重量%以上)に加えたものを塗布・焼成することによって孔隙率の高い中間層を得ることができる。グリコール類添加剤を酸化チタンに対して50重量%以上用いることで十分に高い孔隙率を得ることができる。   In addition, as a method for obtaining a high porosity by adding a binder, for example, various titanium oxides such as ST-21 (average particle diameter 20 nm) manufactured by Ishihara Sangyo, which is a commercially available titanium oxide nanoparticle, AM manufactured by Teika -Glycerol additives such as polyethylene glycol are added to slurry such as -600 (average particle size 30 nm), Super Titania F-5 (average particle size about 20 nm) made by Showa Titanium, Japan Aerosil P25 (average particle size about 25 nm), etc. An intermediate layer having a high porosity can be obtained by applying and baking a large amount (for example, 50% by weight or more based on titanium oxide). A sufficiently high porosity can be obtained by using 50 wt% or more of glycol additives with respect to titanium oxide.

該中間層の厚みはクラック発生抑止の観点から1〜4μmであるが、2〜4μmとすることが好ましい。   The thickness of the intermediate layer is 1 to 4 μm from the viewpoint of suppressing the occurrence of cracks, but is preferably 2 to 4 μm.

また、第二工程における焼成温度としては、80〜550℃の温度を用いるが、粒子間のネッキングの観点から、FTOガラス等の耐熱性基板の場合、より好ましくは450〜500℃である。もっとも、この条件は基板の耐熱性により異なる。   Moreover, as a calcination temperature in a 2nd process, although the temperature of 80-550 degreeC is used, from the viewpoint of the necking between particle | grains, in the case of heat resistant substrates, such as FTO glass, More preferably, it is 450-500 degreeC. However, this condition varies depending on the heat resistance of the substrate.

また、第二工程に用いられる該結晶性酸化物半導体粒子(B2)は、クラック発生抑制の観点から、第一工程で用いられる結晶性酸化物半導体粒子(A2)よりも大きな粒径を有することが好ましい。   In addition, the crystalline oxide semiconductor particles (B2) used in the second step have a larger particle size than the crystalline oxide semiconductor particles (A2) used in the first step from the viewpoint of suppressing the generation of cracks. Is preferred.

(iv)第三工程(酸化物半導体層の形成)について
第三工程においては、該中間層上に前記結晶性酸化物半導体粒子(C)のペーストを塗布後、400〜550℃の温度で焼成して酸化物半導体層を形成する。
(Iv) Third Step (Formation of Oxide Semiconductor Layer) In the third step, after applying the crystalline oxide semiconductor particle (C) paste on the intermediate layer, firing at a temperature of 400 to 550 ° C. Thus, an oxide semiconductor layer is formed.

酸化物半導体層の形成には、任意の公知の方法を用いることができる。   Any known method can be used for forming the oxide semiconductor layer.

該酸化物半導体層は孔隙率が40%以上であることが好ましいが、特にさらに孔隙率が55%未満であることが、前記第1の態様の酸化物半導体電極と差別化でき、独自の意義を有する。孔隙率が50%以上、あるいはさらに55%未満の酸化物半導体層を作製する場合には、該結晶性酸化物半導体粒子(C)として、チタニアアルコキシドから調製されたものや市販のナノ粒子(日本エアロジル製のP25や昭和タイタニウム製のF−5等)を用いたり、あるいはペースト中に、得られる酸化物半導体層の孔隙率が40%以上、あるいはさらに55%未満となるように、調整された量のバインダーを添加して酸化物半導体層を作製する。   The oxide semiconductor layer preferably has a porosity of 40% or more. In particular, a porosity of less than 55% can be differentiated from the oxide semiconductor electrode of the first aspect, and has a unique meaning. Have When an oxide semiconductor layer having a porosity of 50% or more or even less than 55% is produced, the crystalline oxide semiconductor particles (C) are prepared from titania alkoxides or commercially available nanoparticles (Japan). Aerosil P25, Showa Titanium F-5, etc.) were used, or the paste was adjusted so that the porosity of the resulting oxide semiconductor layer was 40% or more, or even less than 55%. An oxide semiconductor layer is prepared by adding an amount of binder.

たとえば、石原産業製のST21(平均粒径20nm)、テイカ製のAM600(平均粒径30nm)、昭和タイタニウム製スーパータイタニウムF−5(平均粒径約20nm)、日本エアロジル製のP25(平均粒径約25nm)等の市販の酸化チタン・ナノ粒子を入手し、酸化チタンに対して、所定の孔隙率になるのに充分な量のバインダー(ポリエチレングリコール等)を加え、ペイントシェーカー等の攪拌機で十分に攪拌分散させたものをスラリーとして用いてスキージ法による塗布・焼成することで、所定の孔隙率の酸化物半導体層(膜厚10μm程度)を得ることができる。   For example, ST21 manufactured by Ishihara Sangyo (average particle size 20 nm), AM600 manufactured by Teika (average particle size 30 nm), Super Titanium F-5 manufactured by Showa Titanium (average particle size about 20 nm), P25 manufactured by Nippon Aerosil (average particle size) Obtain commercially available titanium oxide nanoparticles (such as about 25 nm), add a sufficient amount of binder (polyethylene glycol, etc.) to achieve the specified porosity, and use a shaker such as a paint shaker. An oxide semiconductor layer (having a thickness of about 10 μm) having a predetermined porosity can be obtained by applying and baking by a squeegee method using a slurry that has been stirred and dispersed as a slurry.

あるいは、Ti(OPr)溶液を弱い酸性条件で加水分解したものを、80℃程度で攪拌熟成させ、その後、240℃程度で半日、オートクレーブ処理する方法によって得られる酸化チタン(Solaronix社より市販もされている)をスキージ法により2〜3回重ね塗りした後、焼成してもよい。 Alternatively, titanium oxide obtained by a method in which a Ti (O i Pr) 4 solution hydrolyzed under weak acidic conditions is stirred and aged at about 80 ° C. and then autoclaved at about 240 ° C. for half a day (from Solaronix) (Also commercially available) may be overcoated by squeegee method 2-3 times and then fired.

また、第三工程においては、特に400〜550℃、より好ましくは450〜500℃の焼成温度を用いる。   In the third step, a firing temperature of 400 to 550 ° C., more preferably 450 to 500 ° C. is used.

また、第三工程では、作製する酸化物半導体層の厚みは好ましくは5〜30μm、より好ましくは8〜16μmであるが、一般的には他の2層よりも大きいことから、第一工程や第二工程のようなスピンコート法、スプレー法、ディッピング法を所定の厚みになるように繰り返し塗布するか、より粘性を高めてスキージ法やスクリーン印刷法により一度で塗布することもできる。   In the third step, the thickness of the oxide semiconductor layer to be formed is preferably 5 to 30 μm, more preferably 8 to 16 μm. However, since the thickness is generally larger than the other two layers, The spin coating method, the spray method, and the dipping method as in the second step can be repeatedly applied so as to have a predetermined thickness, or the viscosity can be increased and the coating can be performed at once by a squeegee method or a screen printing method.

以下に本発明の具体的な実施例を挙げて、さらに詳細に本発明を説明する。   Hereinafter, the present invention will be described in more detail with reference to specific examples of the present invention.

チタニア粒子分散液の準備
18nmの平均粒径、アナタース型の結晶性を有するチタニア粒子分散液(触媒化成製、HPW−18NR)を準備し、これを原液のまま粒子分散液Aとした。
Preparation of titania particle dispersion A titania particle dispersion having a mean particle size of 18 nm and anatase type crystallinity (manufactured by Catalytic Chemicals, HPW-18NR) was prepared, and this was used as a particle dispersion A as it was.

また、多孔質チタニア粒子であるSP210(一次粒子径30nm、昭和電工製)の原液を粒子分散液Bとした。   A stock solution of SP210 (primary particle diameter 30 nm, Showa Denko), which is porous titania particles, was used as a particle dispersion B.

導電性表面を有する基板上への下地層の形成
下地層のペーストとして前記粒子分散液Aを用い、これをスピンコート法(1000rpm、15秒、1回スピンコーティング)によって、導電性基板[日本板硝子製FドープSnOガラス(FTOガラス)]上に約300nm程度の厚さに塗布する。その後、これを電気炉にて450℃で30分間焼成し、処理導電性基板1を得た。
Formation of an underlayer on a substrate having a conductive surface The particle dispersion A is used as a paste for the underlayer, and this is applied to a conductive substrate [Nippon Sheet Glass by spin coating (1000 rpm, 15 seconds, spin coating once). F-made SnO 2 glass (FTO glass)] is applied to a thickness of about 300 nm. Then, this was baked at 450 degreeC for 30 minutes with the electric furnace, and the process conductive substrate 1 was obtained.

酸化物半導体電極E1(本発明の第1の態様)の形成
前記粒子分散液Bを用いて、前記処理導電性基板1上に形成された下地層上に、800rpm、15秒の条件のスピンコーティングを4回行い、膜厚10μmになるように粒子分散液Bを塗布した。その後、電気炉にて、450℃で30分間焼成した。これにより本発明の酸化物半導体電極E1を得た。酸化物半導体層の孔隙率は57%であった。
Formation of Oxide Semiconductor Electrode E1 (First Aspect of the Present Invention) Spin coating under conditions of 800 rpm and 15 seconds on the underlying layer formed on the treated conductive substrate 1 using the particle dispersion B. The particle dispersion B was applied so that the film thickness was 10 μm. Then, it baked for 30 minutes at 450 degreeC with the electric furnace. Thus, an oxide semiconductor electrode E1 of the present invention was obtained. The porosity of the oxide semiconductor layer was 57%.

チタニア粒子分散液の準備
チタニア粒子であるP25(粒子径25nm、日本エアロジル社製)に分散助剤としてアセチルアセトンを添加して水中に分散させた後、界面活性剤としてTriton−X100を添加し、チタニア濃度が40重量%になるように別の分散液を調製した。このようにして得られた粒子分散液を粒子分散液Cとした。
Preparation of titania particle dispersion liquid After adding acetylacetone as a dispersion aid to P25 (particle size 25 nm, manufactured by Nippon Aerosil Co., Ltd.) as a titania particle and dispersing in water, Triton-X100 is added as a surfactant, and titania. Another dispersion was prepared so that the concentration was 40% by weight. The particle dispersion thus obtained was designated as Particle Dispersion C.

中間層の形成
前記実施例1の粒子分散液Bを、前記実施例1の処理導電性基板1の下地層上に数滴滴下し、スピンコート法(1000rpm、15秒、1回スピンコーティング)によって、下地層上に約4μm程度の厚さに塗布した。その後、電気炉にて450℃で30分間焼成し、下地層の上に中間層を堆積させた処理導電性基板2を得た。中間層の孔隙率は57%であった。
Formation of Intermediate Layer A few drops of the particle dispersion B of Example 1 are dropped on the underlying layer of the treated conductive substrate 1 of Example 1 and spin coating (1000 rpm, 15 seconds, spin coating once) is used. Then, it was applied to a thickness of about 4 μm on the base layer. Then, the process conductive board | substrate 2 which baked at 450 degreeC for 30 minute (s) with the electric furnace and deposited the intermediate | middle layer on the base layer was obtained. The porosity of the intermediate layer was 57%.

酸化物半導体電極E2(本発明の第2の態様)の形成
前記粒子分散液Cを用いて、スキージ法により、前記処理導電性基板2上に形成された中間層上に、膜厚10μmになるように粒子分散液Cを塗布した。その後、電気炉にて、450℃で30分間焼成した。これにより本発明の酸化物半導体電極E2を得た。
Formation of Oxide Semiconductor Electrode E2 (Second Aspect of the Present Invention) Using the particle dispersion C, a film thickness of 10 μm is formed on the intermediate layer formed on the treated conductive substrate 2 by the squeegee method. The particle dispersion C was applied as described above. Then, it baked for 30 minutes at 450 degreeC with the electric furnace. Thus, an oxide semiconductor electrode E2 of the present invention was obtained.

(比較例1)
酸化物半導体電極E3の形成
前記実施例2の粒子分散液Cを用いて、スキージ法により、導電性基板[日本板硝子製FドープSnOガラス(FTOガラス)]上に、膜厚10μmになるように粒子分散液Cを塗布した。その後、電気炉にて、450℃で30分間焼成した。これにより下地層も中間層もない酸化物半導体電極E3を得た。
(Comparative Example 1)
Formation of Oxide Semiconductor Electrode E3 Using the particle dispersion C of Example 2 above, a squeegee method is used to form a film thickness of 10 μm on a conductive substrate [F-doped SnO 2 glass (FTO glass) manufactured by Nippon Sheet Glass]. Particle dispersion C was applied to Then, it baked for 30 minutes at 450 degreeC with the electric furnace. As a result, an oxide semiconductor electrode E3 having neither a base layer nor an intermediate layer was obtained.

(比較例2)
酸化物半導体電極E4の形成
前記実施例2の粒子分散液Cを用いて、スキージ法により、前記実施例1の処理導電性基板1上に形成された下地層上に、膜厚10μmになるように粒子分散液Cを塗布した。その後、電気炉にて、450℃で30分間焼成した。これにより下地層を有するが中間層のない酸化物半導体電極E4を得た。該酸化物半導体層の孔隙率は49%であった。
(Comparative Example 2)
Formation of Oxide Semiconductor Electrode E4 Using the particle dispersion C of Example 2 above, the squeegee method is used to form a film thickness of 10 μm on the underlying layer formed on the treated conductive substrate 1 of Example 1 above. Particle dispersion C was applied to Then, it baked for 30 minutes at 450 degreeC with the electric furnace. As a result, an oxide semiconductor electrode E4 having a base layer but no intermediate layer was obtained. The porosity of the oxide semiconductor layer was 49%.

(比較例3〜5)
比較例2において各層の焼成温度をすべて350℃で行って酸化物半導体電極E5を(比較例3)、同様に各層の焼成温度をすべて150℃で行って酸化物半導体電極E6を(比較例4)、同様に焼成温度をすべて室温に置き換えて酸化物半導体電極E7を(比較例5)、それぞれ作製した。なお、これら電極E5〜7の作製にあたっては、前記処理導電性基板1に相当するものも、450℃ではなく、上記各温度に置き換えて作製した。
(Comparative Examples 3-5)
In Comparative Example 2, the firing temperature of each layer was set at 350 ° C. to produce the oxide semiconductor electrode E5 (Comparative Example 3). Similarly, the firing temperature of each layer was set at 150 ° C. to produce the oxide semiconductor electrode E6 (Comparative Example 4). In the same manner, all the firing temperatures were replaced with room temperature, and oxide semiconductor electrodes E7 (Comparative Example 5) were produced. In the production of the electrodes E5 to E7, the one corresponding to the treatment conductive substrate 1 was also produced by substituting for each of the above temperatures instead of 450 ° C.

(試験例1)
上記により得られたそれぞれの酸化物半導体電極E1〜E7の断面を集束イオンビーム(FIB)加工観察装置により観測したところ、図2〜8のFE−SEM画像を得ることができた。ここで、図2は実施例の電極E1、図3および4は実施例の電極E2、図5は比較例1の電極E3(下地層も中間層もない電極、焼成温度450℃)、図6は比較例2の電極E4(下地層はあるが、中間層のない電極、焼成温度450℃)、図7は電極E5(電極E4において焼成温度を350℃に置き換えたもの)、図8はE6(電極E4において焼成温度を150℃に置き換えたもの)、図9はE7(電極E4において焼成温度を室温に置き換えたもの)の断面のFE−SEM画像である。
(Test Example 1)
When the cross section of each oxide semiconductor electrode E1-E7 obtained by the above was observed with the focused ion beam (FIB) processing observation apparatus, the FE-SEM image of FIGS. 2-8 was able to be obtained. Here, FIG. 2 shows the electrode E1 of the example, FIGS. 3 and 4 show the electrode E2 of the example, FIG. 5 shows the electrode E3 of the comparative example 1 (an electrode without an underlayer or an intermediate layer, firing temperature 450 ° C.), FIG. FIG. 7 shows an electrode E4 of Comparative Example 2 (an electrode with a base layer but no intermediate layer, firing temperature 450 ° C.), FIG. 7 shows an electrode E5 (replaced the firing temperature in electrode E4 with 350 ° C.), and FIG. FIG. 9 is a cross-sectional FE-SEM image of E7 (the electrode E4 with the firing temperature replaced with room temperature).

図2〜6により、本発明品電極E1およびE2には層間のクラックの発生がみられないのに対して、比較品電極E3およびE4にはクラックの発生がみられることがわかる。   2 to 6, it can be seen that cracks between the layers are not observed in the products E1 and E2 of the present invention, whereas cracks are observed in the comparative products E3 and E4.

また、図9から図6を順に観察することにより、本願で抑制することを課題としたクラックの発生が、高温焼成の過程で生じていることが示された。   Moreover, by observing FIG. 9 to FIG. 6 in order, it was shown that the occurrence of cracks that were to be suppressed in the present application occurred in the process of high-temperature firing.

(試験例2)
上記のようにして作製した酸化物半導体電極の酸化物半導体層上に以下のようにして有機色素膜を形成させた。
(Test Example 2)
On the oxide semiconductor layer of the oxide semiconductor electrode produced as described above, an organic dye film was formed as follows.

すなわち、Ru色素であるシス−ビス(イソチオシアナト)ビス(2,2’−ビピリジル−4,4’−ジカルボキシレート)−ルテニウム(II)(Solaronix社製)をアセトニトリルとt−ブタノールの混合液に0.3mMの濃度になるように溶解し、色素溶液として調製した。前記調製例により作製した酸化物半導体電極E1〜E4のそれぞれを、予め120℃で20分間加熱し、次いでデシケーター中でしばらく放冷させた後、該色素溶液に浸漬し、そのまま暗所で一晩放置し色素吸着させた。   That is, cis-bis (isothiocyanato) bis (2,2′-bipyridyl-4,4′-dicarboxylate) -ruthenium (II) (manufactured by Solaronix), which is a Ru dye, is mixed into a mixed solution of acetonitrile and t-butanol. It was dissolved to a concentration of 0.3 mM and prepared as a dye solution. Each of the oxide semiconductor electrodes E1 to E4 prepared according to the above preparation examples was heated in advance at 120 ° C. for 20 minutes, then allowed to cool in a desiccator for a while, then immersed in the dye solution, and left in the dark overnight. The dye was adsorbed by allowing it to stand.

次いで、以下のようにして、色素増感太陽電池を作製した。   Next, a dye-sensitized solar cell was produced as follows.

すなわち、色素を吸着させた酸化物半導体電極E1〜E4と白金が所持された対極とを重ね合わせ、クリップで固定し、電極間に電解液[LiI 0.1M,DMPImI(=1,2−ジメチル−3−イミダゾリニウム ヨウ化物) 0.3M,tBP(=4−tert−ブチルピリジン) 0.5M,I 0.05M,溶媒MAN(=メトキシアセトニトリル)]を挿入し、開放型のセルを作製した。 That is, the oxide semiconductor electrodes E1 to E4 on which the dye is adsorbed and the counter electrode carrying platinum are overlapped and fixed with a clip, and an electrolyte [LiI 0.1M, DMPImI (= 1,2-dimethyl) is interposed between the electrodes. -3-imidazolinium iodide) 0.3 M, tBP (= 4-tert-butylpyridine) 0.5 M, I 2 0.05 M, solvent MAN (= methoxyacetonitrile)] was inserted, and the open cell was Produced.

このようにして得られたそれぞれの色素増感型太陽電池につき、以下の条件で光電変換効率を測定した。   For each dye-sensitized solar cell thus obtained, the photoelectric conversion efficiency was measured under the following conditions.

すなわち、ソーラーシュミレーター(山下電装社製)により、AM(エアマス、大気質量)1.5、100mW/cmの擬似太陽光を照射し、短絡電流密度、開放電圧、曲線因子(FF)を測定し、光電変換効率を下記の計算式(式1)に基づいて算出した。
(式1)
光電変換効率=(短絡電流密度×開放電圧×曲線因子)/(照射太陽光エネルギー)
その結果、以下の表2のような光電変換効率の結果が得られた。
That is, with a solar simulator (manufactured by Yamashita Denso Co., Ltd.), AM (air mass, atmospheric mass) 1.5, 100 mW / cm 2 of simulated sunlight is irradiated, and short circuit current density, open circuit voltage, and fill factor (FF) are measured. The photoelectric conversion efficiency was calculated based on the following calculation formula (Formula 1).
(Formula 1)
Photoelectric conversion efficiency = (short-circuit current density x open-circuit voltage x fill factor) / (irradiated solar energy)
As a result, photoelectric conversion efficiency results as shown in Table 2 below were obtained.

Figure 2007048580
Figure 2007048580

光電変換効率が格段と向上していることがわかる。   It can be seen that the photoelectric conversion efficiency is remarkably improved.

本発明の酸化物半導体電極の酸化物半導体層上に有機色素膜を形成させ、色素増感太陽電池用の電極として用いることにより、光電変換効率の格段に向上した色素増感太陽電池を得ることができる。   An organic dye film is formed on the oxide semiconductor layer of the oxide semiconductor electrode of the present invention and is used as an electrode for a dye-sensitized solar cell, thereby obtaining a dye-sensitized solar cell with greatly improved photoelectric conversion efficiency. Can do.

本発明の第1の態様及び第2の態様の酸化物半導体電極の断面図の概略である。It is the outline of sectional drawing of the oxide semiconductor electrode of the 1st aspect and 2nd aspect of this invention. 本発明(実施例)の酸化物半導体電極E1の断面のFE−SEM画像。上図倍率5万倍、下図倍率10万倍The FE-SEM image of the cross section of the oxide semiconductor electrode E1 of this invention (Example). Upper magnification of 50,000 times, lower magnification of 100,000 times 本発明(実施例)の酸化物半導体電極E2の断面のFE−SEM画像。左上図倍率5千倍、右上図倍率5万倍、左下図倍率10万倍、右下図倍率10万倍The FE-SEM image of the cross section of the oxide semiconductor electrode E2 of this invention (Example). Upper left figure magnification 5,000 times, upper right figure magnification 50,000 times, lower left figure magnification 100,000 times, lower right figure magnification 100,000 times 本発明(実施例)の酸化物半導体電極E2の断面のFE−SEM画像。中央上図倍率2万倍左下図倍率5万倍、右下図倍率5万倍、The FE-SEM image of the cross section of the oxide semiconductor electrode E2 of this invention (Example). The upper middle magnification is 20,000 times, the lower left magnification is 50,000 times, the lower right magnification is 50,000 times, 比較例1の酸化物半導体電極E3の断面のFE−SEM画像。左上図倍率5千倍、右上図倍率5万倍、左下図倍率10万倍、右下図倍率10万倍The FE-SEM image of the cross section of the oxide semiconductor electrode E3 of the comparative example 1. FIG. Upper left figure magnification 5,000 times, upper right figure magnification 50,000 times, lower left figure magnification 100,000 times, lower right figure magnification 100,000 times 比較例2の酸化物半導体電極E4の断面のFE−SEM画像。左上図倍率5千倍、右上図倍率5万倍、左下図倍率10万倍、右下図倍率10万倍The FE-SEM image of the cross section of the oxide semiconductor electrode E4 of the comparative example 2. Upper left figure magnification 5,000 times, upper right figure magnification 50,000 times, lower left figure magnification 100,000 times, lower right figure magnification 100,000 times 比較例3の酸化物半導体電極E5の断面のFE−SEM画像。(比較例2において焼成温度を350℃に置き換えて得られた酸化物半導体電極)左上図倍率5千倍、右上図倍率5万倍、左下図倍率10万倍、右下図倍率10万倍14 is an FE-SEM image of a cross section of the oxide semiconductor electrode E5 of Comparative Example 3. FIG. (Oxide semiconductor electrode obtained by replacing the baking temperature with 350 ° C. in Comparative Example 2) Upper left figure magnification 5,000 times, upper right figure magnification 50,000 times, lower left figure magnification 100,000 times, lower right figure magnification 100,000 times 比較例4の酸化物半導体電極E6の断面のFE−SEM画像。(比較例2において焼成温度を150℃に置き換えて得られた酸化物半導体電極)左上図倍率5千倍、右上図倍率5万倍、左下図倍率10万倍、右下図倍率10万倍14 is an FE-SEM image of a cross section of the oxide semiconductor electrode E6 of Comparative Example 4. FIG. (Oxide semiconductor electrode obtained by replacing the firing temperature with 150 ° C. in Comparative Example 2) Upper left figure magnification 5,000 times, upper right figure magnification 50,000 times, lower left figure magnification 100,000 times, lower right figure magnification 100,000 times 比較例5の酸化物半導体電極E7の断面のFE−SEM画像。(比較例2において焼成温度を室温に置き換えて得られた酸化物半導体電極)左上図倍率5千倍、右上図倍率5万倍、左下図倍率10万倍、右下図倍率10万倍The FE-SEM image of the cross section of the oxide semiconductor electrode E7 of the comparative example 5. FIG. (Oxide semiconductor electrode obtained by replacing firing temperature with room temperature in Comparative Example 2) Upper left figure magnification 5,000 times, upper right figure magnification 50,000 times, lower left figure magnification 100,000 times, lower right figure magnification 100,000 times

符号の説明Explanation of symbols

2 基板
4 透明電極
6 下地層
8 中間層
10 酸化物半導体層
2 Substrate 4 Transparent electrode 6 Underlayer 8 Intermediate layer 10 Oxide semiconductor layer

Claims (16)

導電性表面を有する基板、該導電性表面の上に形成された結晶性酸化物半導体粒子(A1)からなる下地層、該下地層の上に形成された結晶性酸化物半導体粒子(B1)からなる酸化物半導体層を有する酸化物半導体電極であって、以下の(1)および(2)の要件、すなわち、
(1)該下地層の膜厚が50〜1000nmであって、前記結晶性酸化物半導体粒子(A1)が平均粒径25nm以下であること、
(2)該酸化物半導体層の孔隙率が55%以上であって、前記結晶性酸化物半導体粒子(B1)の平均粒径が10〜30nmであること、
の要件を充たすものであることを特徴とする酸化物半導体電極。
A substrate having a conductive surface, a base layer made of crystalline oxide semiconductor particles (A1) formed on the conductive surface, and a crystalline oxide semiconductor particle (B1) formed on the base layer An oxide semiconductor electrode having an oxide semiconductor layer, wherein the following requirements (1) and (2) are satisfied:
(1) The underlayer has a thickness of 50 to 1000 nm, and the crystalline oxide semiconductor particles (A1) have an average particle size of 25 nm or less.
(2) The porosity of the oxide semiconductor layer is 55% or more, and the average particle size of the crystalline oxide semiconductor particles (B1) is 10 to 30 nm.
An oxide semiconductor electrode characterized by satisfying the above requirements.
前記結晶性酸化物半導体粒子(B1)の平均粒径が、前記結晶性酸化物半導体粒子(A1)より大きいことを特徴とする請求項1に記載の酸化物半導体電極。   2. The oxide semiconductor electrode according to claim 1, wherein an average particle diameter of the crystalline oxide semiconductor particles (B1) is larger than the crystalline oxide semiconductor particles (A1). 前記酸化物半導体層の膜厚が5〜30μmであることを特徴とする請求項1または2に記載の酸化物半導体電極。   The oxide semiconductor electrode according to claim 1, wherein the oxide semiconductor layer has a thickness of 5 to 30 μm. 導電性表面を有する基板、該導電性表面の上に形成された結晶性酸化物半導体粒子(A2)からなる下地層、該下地層の上に形成された結晶性酸化物半導体粒子(B2)からなる中間層、および該中間層の上に形成され結晶性酸化物半導体粒子(C)からなる酸化物半導体層、を有する酸化物半導体電極であって、以下の(1)および(2)の要件、すなわち、
(1)該下地層が膜厚が50〜1000nmであって、該結晶性酸化物半導体粒子(A2)が平均粒径25nm以下であること、
(2)該中間層の孔隙率が55%以上かつ膜厚が1〜4μmであって、該結晶性酸化物半導体粒子(B2)の平均粒径が10〜30nmであること、
の要件を充たすものであることを特徴とする酸化物半導体電極。
From a substrate having a conductive surface, a base layer made of crystalline oxide semiconductor particles (A2) formed on the conductive surface, and a crystalline oxide semiconductor particle (B2) formed on the base layer An oxide semiconductor electrode having an intermediate layer and an oxide semiconductor layer formed on the intermediate layer and made of crystalline oxide semiconductor particles (C), the following requirements (1) and (2) That is,
(1) The underlayer has a thickness of 50 to 1000 nm, and the crystalline oxide semiconductor particles (A2) have an average particle size of 25 nm or less.
(2) The porosity of the intermediate layer is 55% or more and the film thickness is 1 to 4 μm, and the average particle diameter of the crystalline oxide semiconductor particles (B2) is 10 to 30 nm.
An oxide semiconductor electrode characterized by satisfying the above requirements.
前記結晶性酸化物半導体粒子(B2)の平均粒径が、前記結晶性酸化物半導体粒子(A2)より大きいことを特徴とする請求項4に記載の酸化物半導体電極。   The oxide semiconductor electrode according to claim 4, wherein an average particle diameter of the crystalline oxide semiconductor particles (B2) is larger than the crystalline oxide semiconductor particles (A2). 前記酸化物半導体層の膜厚が5〜30μmであり、前記結晶性酸化物半導体粒子(C)の平均粒径が10〜30nmであることを特徴とする請求項4または5に記載の酸化物半導体電極。   6. The oxide according to claim 4, wherein the oxide semiconductor layer has a thickness of 5 to 30 μm, and the crystalline oxide semiconductor particles (C) have an average particle size of 10 to 30 nm. Semiconductor electrode. 請求項1〜6のいずれかに記載の酸化物半導体電極を有することを特徴とする色素増感太陽電池。   A dye-sensitized solar cell comprising the oxide semiconductor electrode according to claim 1. 導電性表面を有する基板、該導電性基板の上に形成された結晶性酸化物半導体粒子(A1)からなる下地層、該下地層の上に形成された結晶性酸化物半導体粒子(B1)からなる酸化物半導体層を有する酸化物半導体電極の作製方法であって、以下の工程(1)および(2)すなわち、
工程(1)
導電性表面を有する基板上に、平均粒径25nm以下の結晶性酸化物半導体粒子(A1)またはその前駆体のペーストを塗布後、80〜550℃の温度で焼成することによって、膜厚が50〜1000nmの下地層を形成する工程、
工程(2)
該下地層上に、平均粒径が10〜30nmの結晶性酸化物半導体粒子(B1)のペーストを塗布後、400〜550℃の温度で焼成することによって、孔隙率が55%以上の酸化物半導体層を形成する工程、
を順に行うことを特徴とする酸化物半導体電極の作製方法。
A substrate having a conductive surface, a base layer made of crystalline oxide semiconductor particles (A1) formed on the conductive substrate, and a crystalline oxide semiconductor particle (B1) formed on the base layer A method for producing an oxide semiconductor electrode having an oxide semiconductor layer comprising the following steps (1) and (2):
Process (1)
After applying crystalline oxide semiconductor particles (A1) having an average particle diameter of 25 nm or less or a precursor paste thereof onto a substrate having a conductive surface, the film thickness is 50 by baking at a temperature of 80 to 550 ° C. Forming a base layer of ˜1000 nm,
Process (2)
An oxide having a porosity of 55% or more is obtained by applying a paste of crystalline oxide semiconductor particles (B1) having an average particle size of 10 to 30 nm on the underlayer and then firing the paste at a temperature of 400 to 550 ° C. Forming a semiconductor layer;
A method for manufacturing an oxide semiconductor electrode, which is performed in order.
前記工程(2)の結晶性酸化物半導体粒子(B1)のペーストとして、平均粒径10〜30nmの結晶性酸化物半導体粒子(B1)の水、有機溶媒、またはそれらの混合液を媒体とするペーストであって、得られる酸化物半導体層の孔隙率が55%以上となるのに充分な量のバインダーをさらに含むペーストを用いることを特徴とする請求項8に記載の酸化物半導体電極の作製方法。   As a paste of the crystalline oxide semiconductor particles (B1) in the step (2), water, an organic solvent, or a mixture thereof of the crystalline oxide semiconductor particles (B1) having an average particle size of 10 to 30 nm is used as a medium. 9. The method for producing an oxide semiconductor electrode according to claim 8, wherein the paste further comprises a binder in an amount sufficient for the porosity of the obtained oxide semiconductor layer to be 55% or more. Method. 前記結晶性酸化物半導体粒子(B1)の平均粒径が、前記結晶性酸化物半導体粒子(A1)より大きいことを特徴とする請求項8または9に記載の酸化物半導体電極の作製方法。   The method for manufacturing an oxide semiconductor electrode according to claim 8 or 9, wherein an average particle diameter of the crystalline oxide semiconductor particles (B1) is larger than the crystalline oxide semiconductor particles (A1). 前記酸化物半導体層の膜厚が5〜30μmであることを特徴とする請求項8〜10のいずれかに記載の酸化物半導体電極の作製方法。   The method for manufacturing an oxide semiconductor electrode according to claim 8, wherein the oxide semiconductor layer has a thickness of 5 to 30 μm. 導電性表面を有する基板、該導電性基板の上に形成された結晶性酸化物半導体粒子(A2)からなる下地層、該下地層の上に形成された結晶性酸化物半導体粒子(B2)からなる中間層、および該中間層の上に形成され結晶性酸化物半導体粒子(C)からなる酸化物半導体層を有する酸化物半導体電極の作製方法であって、以下の工程(1)〜(3)すなわち、
工程(1)
導電性表面を有する基板上に、平均粒径25nm以下の結晶性酸化物半導体粒子(A2)またはその前駆体のペーストを塗布後、80〜550℃の温度で焼成することによって、膜厚が50〜1000nmの下地層を形成する工程、
工程(2)
該下地層上に、平均粒径が10〜30nmの結晶性酸化物半導体粒子(B2)のペーストを塗布後、80〜550℃の温度で焼成することによって、膜厚が1〜4μmであって孔隙率が55%以上の中間層を形成する工程、
工程(3)
該中間層上に前記結晶性酸化物半導体粒子(C)のペーストを塗布後、400〜550℃の温度で焼成して酸化物半導体層を形成する工程、
を順に行うことを特徴とする酸化物半導体電極の作製方法。
A substrate having a conductive surface, a base layer made of crystalline oxide semiconductor particles (A2) formed on the conductive substrate, and a crystalline oxide semiconductor particle (B2) formed on the base layer A method for producing an oxide semiconductor electrode having an intermediate layer and an oxide semiconductor layer formed on the intermediate layer and made of crystalline oxide semiconductor particles (C), comprising the following steps (1) to (3) That is,
Process (1)
After applying a crystalline oxide semiconductor particle (A2) having an average particle diameter of 25 nm or less or a precursor paste thereof onto a substrate having a conductive surface, the film thickness is 50 by baking at a temperature of 80 to 550 ° C. Forming a base layer of ˜1000 nm,
Process (2)
After applying a paste of crystalline oxide semiconductor particles (B2) having an average particle diameter of 10 to 30 nm on the underlayer, the film thickness is 1 to 4 μm by firing at a temperature of 80 to 550 ° C. Forming an intermediate layer having a porosity of 55% or more;
Step (3)
A step of forming an oxide semiconductor layer by applying a paste of the crystalline oxide semiconductor particles (C) on the intermediate layer and then baking at a temperature of 400 to 550 ° C .;
A method for manufacturing an oxide semiconductor electrode, which is performed in order.
前記工程(2)の結晶性酸化物半導体粒子(B2)のペーストとして、平均粒径10〜30nmの結晶性酸化物半導体粒子(B2)の水、有機溶媒、またはそれらの混合液を媒体とするペーストであって、得られる中間層の孔隙率が55%以上となるのに充分な量のバインダーをさらに含むペーストを用いることを特徴とする請求項12に記載の酸化物半導体電極の作製方法。   As a paste of the crystalline oxide semiconductor particles (B2) in the step (2), water, an organic solvent, or a mixture thereof of the crystalline oxide semiconductor particles (B2) having an average particle size of 10 to 30 nm is used as a medium. 13. The method for manufacturing an oxide semiconductor electrode according to claim 12, wherein the paste further contains a binder in an amount sufficient to obtain a porosity of the intermediate layer of 55% or more. 前記結晶性酸化物半導体粒子(B2)の平均粒径が、前記結晶性酸化物半導体粒子(A2)より大きいことを特徴とする請求項12または13に記載の酸化物半導体電極の作製方法。   14. The method for manufacturing an oxide semiconductor electrode according to claim 12, wherein an average particle diameter of the crystalline oxide semiconductor particles (B2) is larger than the crystalline oxide semiconductor particles (A2). 前記酸化物半導体層の膜厚が5〜30μmであり、前記結晶性酸化物半導体粒子(C)の平均粒径が10〜30nmであることを特徴とする請求項12〜14のいずれかに記載の酸化物半導体電極の作製方法。   The film thickness of the said oxide semiconductor layer is 5-30 micrometers, and the average particle diameter of the said crystalline oxide semiconductor particle (C) is 10-30 nm, The any one of Claims 12-14 characterized by the above-mentioned. Of manufacturing an oxide semiconductor electrode. バインダーとして、グリコール類を用いることを特徴とする請求項9または13に記載の酸化物半導体電極の作製方法。   The method for manufacturing an oxide semiconductor electrode according to claim 9 or 13, wherein glycols are used as the binder.
JP2005231395A 2005-08-09 2005-08-09 Oxide semiconductor electrode, method for producing the same, and dye-sensitized solar cell provided with the same Expired - Fee Related JP5024582B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005231395A JP5024582B2 (en) 2005-08-09 2005-08-09 Oxide semiconductor electrode, method for producing the same, and dye-sensitized solar cell provided with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005231395A JP5024582B2 (en) 2005-08-09 2005-08-09 Oxide semiconductor electrode, method for producing the same, and dye-sensitized solar cell provided with the same

Publications (2)

Publication Number Publication Date
JP2007048580A true JP2007048580A (en) 2007-02-22
JP5024582B2 JP5024582B2 (en) 2012-09-12

Family

ID=37851243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005231395A Expired - Fee Related JP5024582B2 (en) 2005-08-09 2005-08-09 Oxide semiconductor electrode, method for producing the same, and dye-sensitized solar cell provided with the same

Country Status (1)

Country Link
JP (1) JP5024582B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009087848A1 (en) * 2008-01-08 2009-07-16 Konica Minolta Holdings, Inc. Dye-sensitized solar cell
JP2010033915A (en) * 2008-07-29 2010-02-12 Gunze Ltd Dye-sensitized solar cell and manufacturing method thereof
US20100051949A1 (en) * 2008-09-01 2010-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011210554A (en) * 2010-03-30 2011-10-20 Sekisui Chem Co Ltd Manufacturing method for porous layer-containing laminated body, porous layer-containing laminated body, and dye-sensitized solar cell
JP2016157763A (en) * 2015-02-24 2016-09-01 大阪瓦斯株式会社 Perovskite type solar battery and method for manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335366A (en) * 2003-05-09 2004-11-25 Sharp Corp Dye-sensitized solar cells

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335366A (en) * 2003-05-09 2004-11-25 Sharp Corp Dye-sensitized solar cells

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009087848A1 (en) * 2008-01-08 2009-07-16 Konica Minolta Holdings, Inc. Dye-sensitized solar cell
JPWO2009087848A1 (en) * 2008-01-08 2011-05-26 コニカミノルタホールディングス株式会社 Dye-sensitized solar cell
JP2010033915A (en) * 2008-07-29 2010-02-12 Gunze Ltd Dye-sensitized solar cell and manufacturing method thereof
US20100051949A1 (en) * 2008-09-01 2010-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
US9397194B2 (en) * 2008-09-01 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with oxide semiconductor ohmic conatct layers
US10128381B2 (en) 2008-09-01 2018-11-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxygen rich gate insulating layer
JP2011210554A (en) * 2010-03-30 2011-10-20 Sekisui Chem Co Ltd Manufacturing method for porous layer-containing laminated body, porous layer-containing laminated body, and dye-sensitized solar cell
JP2016157763A (en) * 2015-02-24 2016-09-01 大阪瓦斯株式会社 Perovskite type solar battery and method for manufacturing the same

Also Published As

Publication number Publication date
JP5024582B2 (en) 2012-09-12

Similar Documents

Publication Publication Date Title
Le Viet et al. Nb2O5 photoelectrodes for dye-sensitized solar cells: choice of the polymorph
Muniz et al. Synthesis and characterization of mesoporous TiO2 nanostructured films prepared by a modified sol–gel method for application in dye solar cells
Nguyen et al. The effect of pre-thermal treatment of TiO2 nano-particles on the performances of dye-sensitized solar cells
Lee et al. Two-step sol− gel method-based TiO2 nanoparticles with uniform morphology and size for efficient photo-energy conversion devices
CN102066243B (en) Titanium oxide-coated carbon fiber and porous titanium oxide-coated carbon material composition
Lim et al. A study of TiO2/carbon black composition as counter electrode materials for dye-sensitized solar cells
Liu et al. Anatase TiO2 hollow spheres with small dimension fabricated via a simple preparation method for dye-sensitized solar cells with an ionic liquid electrolyte
Chen et al. Sol–gel modified TiO2 powder films for high performance dye-sensitized solar cells
Bahramian High conversion efficiency of dye-sensitized solar cells based on coral-like TiO2 nanostructured films: synthesis and physical characterization
Noh et al. Aligned photoelectrodes with large surface area prepared by pulsed laser deposition
Mehmood Efficient and economical dye-sensitized solar cells based on graphene/TiO2 nanocomposite as a photoanode and graphene as a Pt-free catalyst for counter electrode
JP5191647B2 (en) Titanium oxide film, titanium oxide film electrode film structure, and dye-sensitized solar cell
Zhu et al. Enhanced photovoltaic performance of dye-sensitized solar cells (DSSCs) using graphdiyne-doped TiO2 photoanode
KR20090080205A (en) Method for manufacturing titania through aging and peptizing, and photoelectrode for dye-sensitized solar cell using same
JP2012211030A (en) Titanium oxide structure
Bharwal et al. Tuning bimodal porosity in TiO2 photoanodes towards efficient solid-state dye-sensitized solar cells comprising polysiloxane-based polymer electrolyte
Jin et al. Enhancement of the photoelectric performance of dye-sensitized solar cells using Ag-doped TiO2 nanofibers in a TiO2 film as electrode
JP5024582B2 (en) Oxide semiconductor electrode, method for producing the same, and dye-sensitized solar cell provided with the same
Yang et al. Formation of pore structure and its influence on the mass transport property of vacuum cold sprayed TiO2 coatings using strengthened nanostructured powder
Mali et al. Efficient dye-sensitized solar cells based on hierarchical rutile TiO 2 microspheres
JP5024581B2 (en) Oxide semiconductor electrode, method for producing the same, and dye-sensitized solar cell provided with the same
Ahmed et al. Self-assembled TiO2 with increased photoelectron production, and improved conduction and transfer: Enhancing photovoltaic performance of dye-sensitized solar cells
JP6443439B2 (en) Porous light reflecting insulating layer paste, porous light reflecting insulating layer, and dye-sensitized solar cell
Hejazi et al. The effect of functionally graded porous nano structure TiO2 photoanode on efficiency of dye sensitized solar cells
KR101264202B1 (en) Mesoporous titanium dioxide membrane, dye-sensitive solar cell comprising the same, and preparation method therof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5024582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees