[go: up one dir, main page]

JP2007043895A - Stepping motor driving apparatus and driving method - Google Patents

Stepping motor driving apparatus and driving method Download PDF

Info

Publication number
JP2007043895A
JP2007043895A JP2006189076A JP2006189076A JP2007043895A JP 2007043895 A JP2007043895 A JP 2007043895A JP 2006189076 A JP2006189076 A JP 2006189076A JP 2006189076 A JP2006189076 A JP 2006189076A JP 2007043895 A JP2007043895 A JP 2007043895A
Authority
JP
Japan
Prior art keywords
offset
period
current
switching
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006189076A
Other languages
Japanese (ja)
Inventor
Hiroshi Fujinaka
洋 藤中
Naoki Kawamoto
直毅 川本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006189076A priority Critical patent/JP2007043895A/en
Publication of JP2007043895A publication Critical patent/JP2007043895A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Control Of Stepping Motors (AREA)

Abstract

【課題】ステッピングモータ駆動装置において、検出遅れによって、特にゼロクロス近傍において波形の歪みが発生することを防止する。
【解決手段】ステッピングモータの駆動装置は、ステッピングモータの巻線への給電電流を検出する検出手段と、検出手段の出力にオフセットを加算する第1のオフセット加算手段(40)と、第1のオフセット加算手段の出力を増幅する増幅手段(22)と、電流制限値を表す参照信号を生成する参照信号生成手段(14)と、参照信号生成手段の出力にオフセットを加算する第2のオフセット加算手段(41)と、導通状態において巻線へ給電し、非導通状態において巻線への給電を停止するスイッチング手段(5)と、所定の周期毎にスイッチング手段を導通状態にし、増幅手段の出力が第2のオフセット電圧加算手段の出力を上回った時点で、スイッチング手段を非導通状態にするパルス幅変調制御手段(15)とを備える。
【選択図】図1
In a stepping motor driving device, waveform distortion is prevented from occurring particularly in the vicinity of a zero cross due to detection delay.
A driving device for a stepping motor includes detection means for detecting a current supplied to a winding of the stepping motor, first offset addition means (40) for adding an offset to the output of the detection means, and a first Amplifying means (22) for amplifying the output of the offset adding means, reference signal generating means (14) for generating a reference signal representing the current limit value, and second offset addition for adding an offset to the output of the reference signal generating means The means (41), the switching means (5) for supplying power to the winding in the conductive state, and stopping the power supply to the winding in the non-conductive state; Comprises a pulse width modulation control means (15) for making the switching means non-conductive when the output of the second offset voltage adding means exceeds the output.
[Selection] Figure 1

Description

本発明は、ステッピングモータを低騒音かつ低振動に駆動する技術に関する。   The present invention relates to a technique for driving a stepping motor with low noise and low vibration.

従来、各種の位置制御等にステッピングモータが用いられている。ステッピングモータは、回転子と、複数相の巻線を備える固定子とから構成され、回転子が単位角度ずつ回転して停止するように構成されている。また回転子は、回転ステップ数の制御により、フィードバック制御無しに、目的の角度だけ回転して停止する。ステッピングモータの動作における、このような特性は位置制御用途に適する。   Conventionally, stepping motors are used for various position control and the like. The stepping motor includes a rotor and a stator including a plurality of phases of windings, and the rotor is configured to rotate by a unit angle and stop. Further, the rotor is rotated by a target angle and stopped without feedback control by controlling the number of rotation steps. Such characteristics in the operation of the stepping motor are suitable for position control applications.

近年、ステッピングモータは、DSC(Digital Still Camera:デジタル静止画カメラ)やDVC(Digital Video Camera:デジタルビデオカメラ)といった撮影用電子機器における光学系アクチュエータとして、絞り,焦点,ズームなどの調整に用いられる。   In recent years, stepping motors are used for adjustment of aperture, focus, zoom, etc. as optical system actuators in photographing electronic devices such as DSC (Digital Still Camera) and DVC (Digital Video Camera). .

動画撮影用電子機器に用いられるステッピングモータの動作には、特に低騒音性および低振動性が求められる。それは、ステッピングモータが発する騒音は、機器の内蔵マイクにキャッチされて雑音として録音され、また振動は、ぶれ等を生じさせて録画画質を劣化させるからである。この要求に応えて、ステッピングモータの動作を低騒音化かつ低振動化する駆動技術が、例えば特許文献1に開示されている。   The operation of a stepping motor used in a moving image photographing electronic device is particularly required to have low noise and low vibration. This is because the noise generated by the stepping motor is caught by the built-in microphone of the device and recorded as noise, and the vibration causes blurring and the like to deteriorate the recorded image quality. In response to this requirement, for example, Patent Document 1 discloses a driving technique for reducing the noise and vibration of the operation of the stepping motor.

図15は特許文献1に記載されている従来のステッピングモータ駆動装置の構成図である。ここでは、原理説明に必要な構成要素のみを記載し、かつステッピングモータは複数相の巻線を備えるが、巻線毎に設けられる構成要素は同一であるため、1相の巻線と当該巻線に設けられる構成要素のみを記載する。   FIG. 15 is a configuration diagram of a conventional stepping motor driving device described in Patent Document 1. In FIG. Here, only the components necessary for explanation of the principle are described, and the stepping motor includes a plurality of phases of windings. However, since the components provided for each winding are the same, the windings of one phase and the windings are concerned. Only the components provided in the line are described.

以下、図15を参照しながら、前記従来のステッピングモータ駆動装置について説明する。なお、巻線毎に設けられる構成要素は同一であるため、ステッピングモータを構成する他の巻線、および他の巻線に設けられる構成要素は省略し、巻線に設けられる構成要素について説明する。   Hereinafter, the conventional stepping motor driving apparatus will be described with reference to FIG. In addition, since the component provided for every winding is the same, the other winding which comprises a stepping motor, and the component provided in another winding are abbreviate | omitted, and the component provided in a winding is demonstrated. .

パルス幅変調制御部15は、コンパレータ16,フリップフロップ17,基準パルス生成部18,通電論理部19から構成される。基準パルス生成部18が、フリップフロップ17を、パルス幅変調周期(以下、「PWM周期」と呼ぶ)毎にセットすることにより、通電論理部19が、スイッチング手段5を構成するトランジスタ6と9のいずれかと、トランジスタ7と8のいずれかを、貫通の発生しない組合せとタイミングで、一定周期毎に導通させる。通電論理部19に入力される電流方向切替信号(PHASE)によって、トランジスタ6と9、およびトランジスタ7と8のいずれを導通させるかが決まり、巻線3を流れる電流の向きが決まる。   The pulse width modulation control unit 15 includes a comparator 16, a flip-flop 17, a reference pulse generation unit 18, and an energization logic unit 19. The reference pulse generation unit 18 sets the flip-flop 17 for each pulse width modulation period (hereinafter referred to as “PWM period”), so that the energization logic unit 19 causes the transistors 6 and 9 constituting the switching unit 5 to Any one of the transistors 7 and 8 is turned on at regular intervals with a combination and timing at which no penetration occurs. The current direction switching signal (PHASE) input to the energization logic unit 19 determines which of the transistors 6 and 9 and the transistors 7 and 8 is to be conducted, and the direction of the current flowing through the winding 3 is determined.

トランジスタ6〜9の導通期間中、電源1から巻線3へ電力が供給され、巻線3を流れる電流が増加する。以降、フリップフロップ17がセットされ、巻線3への電力供給によって、巻線3を流れる電流が増加する期間を、「PWMオン期間」と呼ぶ。   During the conduction period of the transistors 6 to 9, power is supplied from the power source 1 to the winding 3, and the current flowing through the winding 3 increases. Hereinafter, a period in which the flip-flop 17 is set and the current flowing through the winding 3 is increased by supplying power to the winding 3 is referred to as a “PWM ON period”.

トランジスタ6〜9の導通によって電源1から巻線3へ供給される電流を給電電流測定手段20にて検出し、検出電流値としてコンパレータ16へ出力する。給電電流測定手段20は、検出抵抗21と、センスアンプ22と、ゲイン設定抵抗23,24により構成される。センスアンプ22とゲイン設定抵抗23,24とで増幅回路25を構成し、増幅回路25の増幅率、すなわちセンスアンプ22の入力から出力へのゲインはゲイン設定抵抗23,24で設定される。巻線3へ供給された電流は検出抵抗21へ流入し、検出抵抗21端に発生した電圧がセンスアンプ22へ入力される。センスアンプ22は、入力電圧をゲイン倍した電圧を、検出電流値としてコンパレータ16へ出力する。   The current supplied from the power source 1 to the winding 3 by the conduction of the transistors 6 to 9 is detected by the feeding current measuring means 20 and output to the comparator 16 as a detected current value. The feeding current measuring means 20 includes a detection resistor 21, a sense amplifier 22, and gain setting resistors 23 and 24. The sense amplifier 22 and the gain setting resistors 23 and 24 constitute an amplifier circuit 25. The gain of the amplifier circuit 25, that is, the gain from the input to the output of the sense amplifier 22, is set by the gain setting resistors 23 and 24. The current supplied to the winding 3 flows into the detection resistor 21, and the voltage generated at the end of the detection resistor 21 is input to the sense amplifier 22. The sense amplifier 22 outputs a voltage obtained by multiplying the input voltage by a gain to the comparator 16 as a detected current value.

以降の動作説明において、給電電流測定手段20が検出する巻線3を流れる電流を、単に「検出電流値」と呼ぶ。参照信号生成手段14は、ステップ上に増加し、そして減少する階段波を生成し、電流制限値を表す参照信号として、前記コンパレータ16へ出力する。前記参照信号生成手段14が生成する、電流制限値を表す参照信号は、巻線電流3にとっての電流目標値である。   In the following description of the operation, the current flowing through the winding 3 detected by the feeding current measuring means 20 is simply referred to as “detected current value”. The reference signal generating means 14 generates a step wave that increases and decreases on the step, and outputs it to the comparator 16 as a reference signal representing a current limit value. The reference signal representing the current limit value generated by the reference signal generation unit 14 is a current target value for the winding current 3.

前記コンパレータ16は、入力された検出電流値と電流目標値を比較し、検出電流値が電流目標値を上回った時点でフリップフロップ17をリセットする。フリップフロップ17をリセットすることにより、通電論理部19がスイッチング手段5を構成するトランジスタ7と8の両方を遮断する。フリップフロップ17がリセットされ、トランジスタ7と8の両方が遮断している期間には、電源1から巻線3への電力供給は遮断され、回生動作により巻線3を流れる電流が減少する。   The comparator 16 compares the input detected current value with the current target value, and resets the flip-flop 17 when the detected current value exceeds the current target value. By resetting the flip-flop 17, the energization logic unit 19 cuts off both the transistors 7 and 8 constituting the switching means 5. During the period when the flip-flop 17 is reset and both the transistors 7 and 8 are cut off, the power supply from the power source 1 to the winding 3 is cut off, and the current flowing through the winding 3 is reduced by the regenerative operation.

トランジスタ7と8の両方が遮断している期間で、トランジスタ6と9の両方とも遮断している場合には、巻線3を流れる電流は、前記フライホイールダイオード11と12のいずれかと、フライホイールダイオード10と13のいずれかとで回生する。トランジスタ7と8の両方が遮断している期間で、トランジスタ6と9の両方を導通させる場合には、巻線3を流れる電流はトランジスタ6と9にて回生する。   When both transistors 6 and 9 are off during the period when both transistors 7 and 8 are off, the current flowing through winding 3 is either one of the flywheel diodes 11 and 12 or the flywheel. Regeneration is performed with either of the diodes 10 and 13. When both the transistors 6 and 9 are turned on during the period when both the transistors 7 and 8 are cut off, the current flowing through the winding 3 is regenerated by the transistors 6 and 9.

前記トランジスタ7と8の両方が遮断している期間、トランジスタ6と9のいずれか片方のみを導通させる場合には、導通していないトランジスタに接続するフライホイールダイオードが順方向バイアスであれば、フライホイールダイオード11と12のいずれかと、トランジスタ6と9のいずれかとで回生する。導通していないトランジスタに接続するフライホイールダイオードが逆方向バイアスであれば、フライホイールダイオード10と13のいずれかと、前記トランジスタ6と9のいずれかとで回生する。   When only one of the transistors 6 and 9 is turned on while both the transistors 7 and 8 are cut off, the flywheel diode connected to the non-conductive transistor is forward biased. Regeneration is performed by one of the wheel diodes 11 and 12 and one of the transistors 6 and 9. If the flywheel diode connected to the non-conductive transistor is reverse-biased, it is regenerated by either the flywheel diode 10 or 13 and the transistor 6 or 9.

以降、フリップフロップ17がリセットされ、回生動作によって巻線3を流れる電流が減少する期間を「PWMオフ期間」と呼ぶ。PWMオフ期間中、巻線3を流れる電流は減少するが、再度、基準パルス生成部18の出力信号が、フリップフロップ17をセットすることにより、再び、PWMオン期間へ遷移し、巻線3を流れる電流は再び増加する。   Hereinafter, a period in which the flip-flop 17 is reset and the current flowing through the winding 3 is reduced by the regenerative operation is referred to as a “PWM off period”. During the PWM off period, the current flowing through the winding 3 decreases, but again, the output signal of the reference pulse generator 18 changes to the PWM on period again by setting the flip-flop 17, and the winding 3 is turned on. The flowing current increases again.

以上の動作により、巻線3へ供給される平均電流が、電流目標値に漸近するように動作する。電流目標値がステップ状に増減することにより、巻線3へ供給される平均電流がステップ状に増減し、巻線3以外の相の巻線についても、同様に動作することにより、ステップの進行する速度に応じた回転速度で、ステッピングモータ2が回転動作する。   With the above operation, the average current supplied to the winding 3 operates so as to approach the current target value. By increasing or decreasing the current target value stepwise, the average current supplied to the winding 3 increases or decreases stepwise. The windings of the phases other than the winding 3 operate in the same manner, so that the step progresses. The stepping motor 2 rotates at a rotational speed corresponding to the speed to be performed.

次に、参照信号生成手段14が生成する電流目標値について説明する。図16は従来のステッピングモータ駆動装置における参照信号と電流方向切替信号との関係を示す図である。   Next, the current target value generated by the reference signal generation unit 14 will be described. FIG. 16 is a diagram showing a relationship between a reference signal and a current direction switching signal in a conventional stepping motor driving apparatus.

前記参照信号生成手段14は、ステップ状に増加し、そして減少する階段波を生成し、電流目標値として、コンパレータ16へ出力する。電流目標値がステップ状に増加もしくは減少することによって、ステッピングモータは単位角度ずつ回転する。電流目標値のステップの進行は、ステップの進行を指示するCLK(クロック信号)の入力によってなされるが、タイマによるステップ進行間隔の計時によってなされる構成とすることもできる。前記電流目標値のステップが進行する周期は、入力CLK周期、あるいはステップ進行間隔を決定するタイマの周期によって決定され、電流目標値のステップが進行する周期によって、ステッピングモータが単位角度を回転する周期が決まり、ひいては、ステッピングモータの回転周期が決まる。前記電流目標値は、低騒音,低振動の観点からは、正弦波状の信号であることが望ましい。参照信号生成手段14は正弦波をサンプリングした階段波を生成する。   The reference signal generation means 14 generates a step wave that increases and decreases in a step-like manner, and outputs it to the comparator 16 as a current target value. As the current target value increases or decreases stepwise, the stepping motor rotates by a unit angle. The progress of the step of the current target value is performed by inputting a CLK (clock signal) instructing the progress of the step, but may be configured by measuring the step progress interval by a timer. The period in which the step of the current target value proceeds is determined by the period of the input CLK period or the timer that determines the step progression interval, and the period in which the stepping motor rotates the unit angle by the period in which the step of the current target value proceeds. As a result, the rotation period of the stepping motor is determined. The target current value is preferably a sinusoidal signal from the viewpoint of low noise and low vibration. The reference signal generation means 14 generates a staircase wave obtained by sampling a sine wave.

図16では64ステップに対応してサンプリングされた階段波を電流目標値として示している。ステップの進行に伴い、各ステップにて正弦波をサンプリングした階段波の各値を順に出力することにより、正弦波をサンプリングした階段波が出力される。   In FIG. 16, the staircase wave sampled corresponding to 64 steps is shown as a current target value. As the steps progress, each value of the staircase wave obtained by sampling the sine wave at each step is output in order, so that a staircase wave obtained by sampling the sine wave is output.

なお、巻線3を流れる電流の電流方向は、図16に示すように、電流方向切替信号によって指定される。すなわち、階段波の大きさが電流目標値の大きさを示し、電流方向切替信号が電流の方向を示す。さらに、階段状のレベル変化による急峻な電流変化を回避するため、ローパスフィルタ等の積分手段により平滑化した階段波を、電流目標値としてコンパレータ16へ出力する。   Note that the direction of the current flowing through the winding 3 is specified by a current direction switching signal as shown in FIG. That is, the magnitude of the staircase wave indicates the magnitude of the current target value, and the current direction switching signal indicates the direction of the current. Furthermore, in order to avoid a steep current change due to a step-like level change, a staircase wave smoothed by an integrating means such as a low-pass filter is output to the comparator 16 as a current target value.

また、必ずしも正弦波をサンプリングした階段波である必要ではなく、実装面積の観点から、近似正弦波をサンプリングした階段波、あるいは正弦波から逸脱した階段波を用いる場合もあり、階段状のレベル変化による急峻な電流変化が許容可能な場合には、平滑化していない階段波をコンパレータ16へ出力する場合もある。   Also, it is not always necessary to use a staircase that samples a sine wave. From the viewpoint of mounting area, a staircase that samples an approximate sine wave or a staircase that deviates from a sine wave may be used. If a steep current change due to is acceptable, an unsmoothed staircase wave may be output to the comparator 16.

特開2004−215385号公報JP 2004-215385 A

従来のステッピングモータ駆動装置によれば、センスアンプ22の応答遅れによって、巻線3を流れる電流の波形歪が生じるという課題が存在する。   According to the conventional stepping motor driving device, there is a problem that the waveform distortion of the current flowing through the winding 3 occurs due to the response delay of the sense amplifier 22.

以下、図17〜図22を参照しながら、前記課題について説明する。   Hereinafter, the problem will be described with reference to FIGS.

図17は一般的なセンスアンプ構成図とPWMオフ期間動作点を示す回路図である。センスアンプ22は、PチャネルMOSトランジスタ30a,30b,30c、NチャネルMOSトランジスタ31a,31b,31c、差動トランジスタ32a,32b、電流源33、位相補償容量34で構成される。またゲイン設定抵抗23,24は、抵抗値を同じ「R」として、ゲインを2倍としている。   FIG. 17 is a general sense amplifier configuration diagram and a circuit diagram showing an operating point of a PWM off period. The sense amplifier 22 includes P-channel MOS transistors 30a, 30b, 30c, N-channel MOS transistors 31a, 31b, 31c, differential transistors 32a, 32b, a current source 33, and a phase compensation capacitor 34. The gain setting resistors 23 and 24 have the same resistance value “R” and double the gain.

図18は一般的なセンスアンプ構成図とPWMオン期間動作点を示す図、図19(a)〜(c)は相切り替わり時の電流経路を示した図(図中の「35」は電流経路を示している)である。図20(a)〜(e)は従来のステッピングモータ駆動装置における電流目標値が大きい場合の電流波形図、図21(a)〜(e)は従来のステッピングモータ駆動装置における電流目標値が小さい場合の電流波形図、図22(a)、(b)は従来のステッピングモータ駆動装置における電流波形歪を示す波形図である。   18 is a diagram showing a general sense amplifier configuration diagram and a PWM on-period operating point, and FIGS. 19A to 19C are diagrams showing current paths at the time of phase switching (“35” in the figure is a current path). Is shown). FIGS. 20A to 20E are current waveform diagrams when the current target value in the conventional stepping motor driving apparatus is large, and FIGS. 21A to 21E are small current target values in the conventional stepping motor driving apparatus. FIG. 22A and FIG. 22B are waveform diagrams showing current waveform distortion in the conventional stepping motor driving apparatus.

PWMオフ期間においては、前述した回生動作を行っているため、検出抵抗21に電流が流れない。したがって、センスアンプ22の非反転入力端子(+)には接地電圧が入力される。図17においては、Vin+=0Vとして示している。   During the PWM off period, since the above-described regenerative operation is performed, no current flows through the detection resistor 21. Therefore, the ground voltage is input to the non-inverting input terminal (+) of the sense amplifier 22. In FIG. 17, it is shown as Vin + = 0V.

ここで、センスアンプ22は、PチャネルMOSトランジスタ30cから流れる定電流と、NチャネルMOSトランジスタ31cのオン抵抗とで決まる電圧(最低電圧)以下の電圧を出力することはできない。仮に、Rail−to−Railと呼ばれる形式のアンプを用いたとしても、センスアンプ22の最低電圧が0Vであれば、0Vを出力することはできない。   Here, the sense amplifier 22 cannot output a voltage equal to or lower than the voltage (minimum voltage) determined by the constant current flowing from the P channel MOS transistor 30c and the ON resistance of the N channel MOS transistor 31c. Even if an amplifier of the type called Rail-to-Rail is used, if the minimum voltage of the sense amplifier 22 is 0V, 0V cannot be output.

図17においては、最低電圧を20mVとして、Vout=0.02Vとして示している。このとき、センスアンプ22の反転入力端子(−)には、その構成から半分の10mVが入力されることとなる。図17にはVin−=0.01Vとして示している。図17に示す状態では、センスアンプ22の仮想接地の関係が崩れ、差動トランジスタ32a,32bが平衡状態にないため、位相補償容量34には電源1の電圧にほぼ等しい電圧が印加される。図17にはVc=VCCとして示している。   In FIG. 17, the minimum voltage is 20 mV, and Vout = 0.02V. At this time, half of 10 mV is input to the inverting input terminal (−) of the sense amplifier 22 from the configuration. FIG. 17 shows Vin− = 0.01V. In the state shown in FIG. 17, the virtual ground relationship of the sense amplifier 22 is broken and the differential transistors 32 a and 32 b are not in an equilibrium state, so that a voltage substantially equal to the voltage of the power supply 1 is applied to the phase compensation capacitor 34. FIG. 17 shows Vc = VCC.

以降、前記のような仮想接地の関係が崩れた状態を、「センスアンプのループが外れている」と呼ぶ。位相補償容量34の容量値をCcompとしたとき、位相補償容量34には、[Ccomp×(VCC−20mV)]の電荷が蓄積されている。   Hereinafter, the state in which the virtual ground relationship is broken as described above is referred to as “the sense amplifier loop is out”. When the capacitance value of the phase compensation capacitor 34 is Ccomp, the charge of [Ccomp × (VCC−20 mV)] is accumulated in the phase compensation capacitor 34.

PWMオン期間におけるセンスアンプの動作点を図18に示す。PWMオン期間においては検出抵抗21に電流が流れるため、センスアンプ22の非反転入力端子には、検出抵抗21を流れる電流と、検出抵抗21の抵抗値とで決まる電圧が入力される。図18においては、Vin+=0.2Vとして示している。センスアンプ22の反転入力端子には0.2Vが入力され、センスアンプ22は0.4Vを出力する。   FIG. 18 shows the operating point of the sense amplifier during the PWM ON period. Since a current flows through the detection resistor 21 during the PWM ON period, a voltage determined by the current flowing through the detection resistor 21 and the resistance value of the detection resistor 21 is input to the non-inverting input terminal of the sense amplifier 22. In FIG. 18, it is shown as Vin + = 0.2V. 0.2V is input to the inverting input terminal of the sense amplifier 22, and the sense amplifier 22 outputs 0.4V.

図18においては、Vin−=0.2V,Vout=0.4Vとして示している。このとき
、センスアンプ22の仮想接地の関係は維持され、差動トランジスタ32a,32bが平衡状態にある。このため、位相補償容量34には、PチャネルMOSトランジスタ30cから流れる定電流と、NチャネルMOSトランジスタ31cのオン抵抗とで決まる電圧が0.4Vとなるような、NチャネルMOSトランジスタ31cのゲート電圧Vgs1が印加される。図18ではVc=Vgs1として示している。
In FIG. 18, Vin− = 0.2V and Vout = 0.4V are shown. At this time, the virtual ground relationship of the sense amplifier 22 is maintained, and the differential transistors 32a and 32b are in an equilibrium state. For this reason, the phase compensation capacitor 34 has a gate voltage of the N-channel MOS transistor 31c such that the voltage determined by the constant current flowing from the P-channel MOS transistor 30c and the ON resistance of the N-channel MOS transistor 31c is 0.4V. Vgs1 is applied. In FIG. 18, it is shown as Vc = Vgs1.

以降、前記のような仮想接地の関係が維持された状態を、「センスアンプのループが維持されている」と呼ぶ。位相補償容量34には、[Ccomp×(Vgs1−0.4V)]の電荷が蓄積されている。   Hereinafter, the state in which the virtual ground relationship as described above is maintained is referred to as “the sense amplifier loop is maintained”. In the phase compensation capacitor 34, [Ccomp × (Vgs1−0.4V)] is accumulated.

当然ながら、いくら検出抵抗21端から電圧が入力されても、センスアンプのループが外れた状態では、センスアンプ22は応答せずに正しく検出電流値を判定できない。PWMオフ期間からPWMオン期間への遷移後に、正しく検出電流値を判定するには、図17に示す動作点から、図18に示す動作点への遷移が必要であり、特に位相補償容量34の電荷が課題となる。   Naturally, no matter how much voltage is input from the end of the detection resistor 21, the sense amplifier 22 does not respond and cannot correctly determine the detected current value in a state where the loop of the sense amplifier is removed. In order to correctly determine the detected current value after the transition from the PWM off period to the PWM on period, it is necessary to transition from the operating point shown in FIG. 17 to the operating point shown in FIG. Charge becomes a challenge.

前述した通り、位相補償容量34において、図17に示す動作点では[Ccomp×(VCC−20mV)]の電荷、図18に示す動作点では[Ccomp×(Vgs1−0.4V)]の電荷が蓄積されている。VCC=5.02V,Vgs1=1.0Vとするとき、両動作点での電荷の差分すなわち[Ccomp×4.4V]の電荷を放電しなければ、正しく検出電流値を判定できない。この放電に要する時間は、PWMオフ期間からPWMオン期間への遷移後に、センスアンプ22が正しく検出電流値を判定可能となるまでの時間であり、すなわち、「検出遅れ」となる。   As described above, the phase compensation capacitor 34 has a charge of [Ccomp × (VCC−20 mV)] at the operating point shown in FIG. 17, and a charge of [Ccomp × (Vgs1−0.4V)] at the operating point shown in FIG. Accumulated. When VCC = 5.02V and Vgs1 = 1.0V, the detected current value cannot be determined correctly unless the charge difference at both operating points, that is, [Ccomp × 4.4V] is discharged. The time required for this discharge is the time until the sense amplifier 22 can correctly determine the detected current value after the transition from the PWM off period to the PWM on period, that is, “detection delay”.

前記放電は、NチャネルMOSトランジスタ31bを流れる電流と、差動トランジスタ32bを流れる電流との差分で行われるものである。差動トランジスタ32bが完全に遮断するほど(PWMオン期間への遷移後にセンスアンプ22の非反転端子へ入力される電圧が大きいほど、差動トランジスタ32bがより完全に遮断する)、放電に要する時間は短くなり、検出遅れが短くなる。   The discharge is performed by the difference between the current flowing through the N-channel MOS transistor 31b and the current flowing through the differential transistor 32b. As the differential transistor 32b is completely cut off (the higher the voltage input to the non-inverting terminal of the sense amplifier 22 after the transition to the PWM on period, the more the differential transistor 32b is cut off), the time required for discharging Becomes shorter and the detection delay becomes shorter.

逆に、PWMオン期間への遷移後にセンスアンプ22の非反転端子へ入力される電圧が小さいほど、すなわち、検出抵抗21を流れる電流が小電流であるほど、差動トランジスタ32bの遮断の程度が低く、放電に要する時間が長くなり、検出遅れが長くなる。したがって、検出遅れは、図16に示す駆動ステップ=0,31〜33,63のように、電流目標値が小さい駆動ステップほど、より顕著に現れることになる。電流目標値が小さい駆動ステップを、電流の正負が反転する点の近傍という意味で、以降、「ゼロクロス」と呼ぶ。図16ではゼロクロスをA点で示す。   Conversely, the smaller the voltage input to the non-inverting terminal of the sense amplifier 22 after the transition to the PWM ON period, that is, the smaller the current flowing through the detection resistor 21, the more the differential transistor 32 b is cut off. Low, the time required for discharge becomes longer, and the detection delay becomes longer. Therefore, the detection delay appears more conspicuously as the drive step has a smaller current target value, such as drive steps = 0, 31 to 33, 63 shown in FIG. The drive step with a small current target value is hereinafter referred to as “zero cross” in the sense that it is in the vicinity of the point where the polarity of the current is reversed. In FIG. 16, zero crossing is indicated by point A.

以上、PWMオフ期間において、センスアンプのループが外れた状態を説明したが、PWMオン期間においても、センスアンプのループが外れる場合がある。   As described above, the state in which the loop of the sense amplifier is disconnected during the PWM off period has been described. However, the loop of the sense amplifier may be disconnected during the PWM on period.

以下、PWMオン期間において、センスアンプのループが外れる場合について、図16,図19を参照して説明する。   Hereinafter, a case where the sense amplifier loops out during the PWM ON period will be described with reference to FIGS. 16 and 19.

PWMオン期間においては、図19(a)に示すように、巻線3への給電が行われ、給電電流測定手段20へ電流が流入する。図19(a)では、トランジスタ8と9が導通し、トランジスタ6と7が遮断している。一方、PWMオフ期間においては、図19(b)に示すように、回生動作が行われて給電電流測定手段20へは電流が流れない。図19(b)では、トランジスタ9が導通し、トランジスタ6と7と8が遮断している。図19(b)に示すPWMオフ期間中に、巻線3を流れる電流は減衰するが、図16において、駆動ステップ=32,あるいは0で示した駆動ステップでは、電流自体が少ないため、PWMオフ期間に、巻線3両端に印加される電圧が小さく、結果、巻線3を流れる電流が減衰しにくくなっている。   In the PWM ON period, as shown in FIG. 19A, power is supplied to the winding 3 and current flows into the power supply current measuring means 20. In FIG. 19A, the transistors 8 and 9 are conducting and the transistors 6 and 7 are shut off. On the other hand, in the PWM off period, as shown in FIG. 19B, the regenerative operation is performed and no current flows to the feeding current measuring means 20. In FIG. 19B, the transistor 9 is conductive and the transistors 6, 7 and 8 are cut off. During the PWM off period shown in FIG. 19B, the current flowing through the winding 3 is attenuated. However, in FIG. 16, in the driving step shown by driving step = 32 or 0, the current itself is small, so the PWM off. During the period, the voltage applied across the winding 3 is small, and as a result, the current flowing through the winding 3 is difficult to attenuate.

ここで駆動ステップが進む時間が短い場合、すなわち、ステッピングモータとしての回転速度が速い場合には、次の駆動ステップへの遷移時に、巻線3の電流が0まで減衰しきらない。巻線3の電流が残った状態で、駆動ステップ=32から33へ遷移、または0から1へ遷移した場合、電流方向切替信号が切り替わり、巻線3の電流を反転させるため、図19(c)に示すように、一つ前の駆動ステップ時と異なるトランジスタが導通する。図19(c)では、トランジスタ8と9が遮断し、トランジスタ6と7が導通している。このとき、巻線3の電流は接地から電源へと流れることになる。給電電流測定手段20にも接地から電流が逆流し、ひいては検出抵抗21にも接地から電流が逆流する。   Here, when the driving step proceeds for a short time, that is, when the rotational speed of the stepping motor is high, the current of the winding 3 is not attenuated to 0 at the time of transition to the next driving step. In the state where the current of the winding 3 remains, when the drive step transitions from 32 to 33, or from 0 to 1, the current direction switching signal is switched, and the current of the winding 3 is reversed. As shown in (), a transistor different from that in the previous driving step is turned on. In FIG. 19C, the transistors 8 and 9 are cut off and the transistors 6 and 7 are conductive. At this time, the current of the winding 3 flows from the ground to the power source. The current also flows back from the ground to the feeding current measuring means 20, and as a result, the current flows back from the ground to the detection resistor 21.

このため、検出抵抗21端には、負電位が発生してセンスアンプ22にも負電位が入力される。負電位が入力された場合、センスアンプ22は、前述した接地電圧が入力された場合と同じ理由によりセンスアンプのループが外れ、検出遅れが生じる。したがって、図16にて、Aにて示した箇所のように、電流方向切替信号PHASEが切り替わった直後、すなわち巻線3の電流が反転する直前は、PWMオン期間への遷移後であっても、センスアンプのループが外れ、検出遅れが生じる。   Therefore, a negative potential is generated at the end of the detection resistor 21 and the negative potential is also input to the sense amplifier 22. When a negative potential is input, the sense amplifier 22 is out of the sense amplifier loop for the same reason as that when the ground voltage is input, and a detection delay occurs. Therefore, immediately after the switching of the current direction switching signal PHASE, that is, immediately before the current of the winding 3 is reversed, as indicated by A in FIG. 16, even after the transition to the PWM ON period. , The sense amplifier loop goes out and a detection delay occurs.

次に、検出遅れが生じた場合の電流波形について、図20,図21を参照して説明する。図20,図21において、Aで示した部分が検出遅れ部分である。図20においては、検出遅れ中に、検出電流値が電流目標値を上回っていない。この場合には、検出遅れがあっても検出動作に悪影響はない。   Next, a current waveform when a detection delay occurs will be described with reference to FIGS. 20 and 21, the part indicated by A is a detection delay part. In FIG. 20, the detected current value does not exceed the current target value during the detection delay. In this case, even if there is a detection delay, the detection operation is not adversely affected.

PWMオフ期間中の減衰量が大きい場合には、PWMオン期間への遷移後に、電流目標値に到達するのに時間を要するため、検出遅れ中に電流目標値に到達せず、図20に示すように悪影響がない可能性が高い。電流目標値が高ければ高いほど、PWMオフ期間中の回生動作における減衰量が大きいため、電流目標値が高い駆動ステップでは、悪影響がない、もしくは影響が小さい可能性が高い。   When the amount of attenuation during the PWM off period is large, it takes time to reach the current target value after the transition to the PWM on period. Therefore, the current target value is not reached during the detection delay, and is shown in FIG. So there is a high possibility that there is no adverse effect. The higher the current target value, the greater the amount of attenuation in the regenerative operation during the PWM off period. Therefore, there is a high possibility that there will be no adverse effect or a small effect in the driving step with a high current target value.

図21においては、前記検出遅れ中に検出電流値が電流目標値を上回っている。この場合には、検出遅れ中は検出がなされないため、既に電流目標値を上回っているにも関わらず、PWMオン期間を継続し、その結果、電流目標値から逸脱している。PWMオフ期間中の減衰量が小さい場合には、PWMオン期間への遷移後に、電流目標値に到達するのに、時間を要さないため、検出遅れ中に電流目標値に到達し、図21に示すように悪影響がある可能性が高い。   In FIG. 21, the detected current value exceeds the target current value during the detection delay. In this case, since the detection is not performed during the detection delay, the PWM ON period is continued even though the current target value is already exceeded, and as a result, the current target value is deviated. When the amount of attenuation during the PWM off period is small, it does not take time to reach the current target value after the transition to the PWM on period, so the current target value is reached during the detection delay. There is a high possibility that there will be an adverse effect.

電流目標値が低ければ低いほど、PWMオフ期間中の回生動作における減衰量が小さいため、電流目標値が低い駆動ステップでは悪影響がある可能性が高い。このことは、特にゼロクロス近傍で目標電流から逸脱し、波形の歪が顕著に生じることを意味する。すなわち、図22のA部分に示すように、ゼロクロス近傍において電流が電流目標値から多い側へ逸脱し、電流波形が歪むこととなる。   The lower the current target value, the smaller the amount of attenuation in the regenerative operation during the PWM off period. Therefore, there is a high possibility that the driving step with a low current target value will have an adverse effect. This means that the waveform deviates significantly from the target current, particularly near the zero cross. That is, as shown in part A of FIG. 22, the current deviates from the current target value near the zero cross, and the current waveform is distorted.

以上のように、従来のステッピングモータ駆動装置によれば、センスアンプの検出遅れによって、特にゼロクロス近傍で顕著に波形の歪が発生するという課題がある。この波形の歪によって、特に撮影用電子機器への適用において、振動と騒音の低減効果が十分とはならず、ステッピングモータ動作の更なる低振動化および低騒音化への要求が依然として存在する。   As described above, according to the conventional stepping motor driving apparatus, there is a problem that the waveform distortion is noticeably generated particularly in the vicinity of the zero cross due to the detection delay of the sense amplifier. Due to the waveform distortion, the effect of reducing vibration and noise is not sufficient particularly in application to electronic equipment for photographing, and there is still a demand for further reduction in vibration and noise in the stepping motor operation.

本発明は、前記従来の課題に鑑みてなされたものであり、ステッピングモータ動作における低振動化および低騒音化を可能にするステッピングモータ駆動装置および駆動方法を提供することを目的とする。   The present invention has been made in view of the above-described conventional problems, and an object of the present invention is to provide a stepping motor driving device and a driving method that can reduce vibration and noise in the stepping motor operation.

本発明の第1の態様におけるステッピングモータ駆動装置は、ステッピングモータが備える巻線への給電電流を検出する検出手段と、検出手段の出力にオフセットを加算する第1のオフセット加算手段と、第1のオフセット加算手段の出力を増幅する増幅手段と、電流制限値を表す参照信号を生成する参照信号生成手段と、参照信号生成手段の出力にオフセットを加算する第2のオフセット加算手段と、導通状態において巻線へ給電し、非導通状態において前記巻線への給電を停止するスイッチング手段と、所定の周期毎にスイッチング手段を導通状態にした後、増幅手段の出力が前記第2のオフセット電圧加算手段の出力を上回った時点で、スイッチング手段を非導通状態にするパルス幅変調制御手段とを備える。   The stepping motor driving apparatus according to the first aspect of the present invention includes a detecting means for detecting a current supplied to a winding provided in the stepping motor, a first offset adding means for adding an offset to the output of the detecting means, and a first Amplifying means for amplifying the output of the offset adding means; reference signal generating means for generating a reference signal representing a current limit value; second offset adding means for adding an offset to the output of the reference signal generating means; Switching means for supplying power to the winding in a non-conducting state and stopping the power supply to the winding in a non-conducting state, and after the switching means is turned on every predetermined cycle, the output of the amplifying means is added to the second offset voltage Pulse width modulation control means for switching the switching means to a non-conductive state when the output of the means is exceeded.

本発明の第2の態様におけるステッピングモータ駆動装置は、ステッピングモータが備える巻線への給電電流を検出する検出手段と、検出手段の出力にオフセットを加算する第1のオフセット加算手段と、第1のオフセット加算手段の出力を増幅する増幅手段と、増幅手段の出力からオフセットを減算するオフセット減算手段と、電流制限値を表す参照信号を生成する参照信号生成手段と、導通状態において巻線へ給電し、非導通状態において前記巻線への給電を停止するスイッチング手段と、所定の周期毎にスイッチング手段を導通状態にした後、オフセット減算手段の出力が前記参照信号によって表される電流制限値を上回った時点で、スイッチング手段を非導通状態にするパルス幅変調制御手段とを備える。   The stepping motor drive apparatus according to the second aspect of the present invention includes a detection unit that detects a current supplied to a winding included in the stepping motor, a first offset addition unit that adds an offset to the output of the detection unit, An amplifying means for amplifying the output of the offset adding means, an offset subtracting means for subtracting the offset from the output of the amplifying means, a reference signal generating means for generating a reference signal representing a current limit value, and supplying power to the winding in the conductive state And switching means for stopping the power supply to the winding in the non-conducting state, and after the switching means is turned on every predetermined cycle, the output of the offset subtracting means has a current limit value represented by the reference signal. And pulse width modulation control means for switching the switching means to a non-conducting state at the time of exceeding.

本発明の第3の態様におけるステッピングモータ駆動装置は、ステッピングモータが備える巻線への給電電流を検出する検出手段と、検出手段の出力にオフセットを加算する第1のオフセット加算手段と、第1のオフセット加算手段の出力を増幅する増幅手段と、電流制限値を表す参照信号を生成する参照信号生成手段と、導通状態において前記巻線へ給電し、非導通状態において巻線への給電を停止するスイッチング手段と、所定の周期毎にスイッチング手段を導通状態にした後、前記増幅手段の出力が前記参照信号によって表される電流制限値を上回った時点で、スイッチング手段を非導通状態にするパルス幅変調制御手段とを備える。   The stepping motor drive apparatus according to the third aspect of the present invention includes a detection unit that detects a current supplied to a winding included in the stepping motor, a first offset addition unit that adds an offset to the output of the detection unit, Amplifying means for amplifying the output of the offset adding means, reference signal generating means for generating a reference signal representing a current limit value, and supplying power to the winding in the conductive state and stopping power supply to the winding in the non-conductive state And a pulse for making the switching means non-conductive when the output of the amplifying means exceeds the current limit value represented by the reference signal after the switching means is turned on at predetermined intervals. Width modulation control means.

本発明の第4の態様におけるステッピングモータ駆動装置は、ステッピングモータが備える巻線への給電電流を検出する検出手段と、検出手段の出力にオフセットを加算する第1のオフセット加算手段と、検出手段の出力または前記第1のオフセット加算手段の出力のいずれかを選択して出力する選択手段と、選択手段の出力を増幅する増幅手段と、電流制限値を表す参照信号を生成する参照信号生成手段と、導通状態において巻線へ給電し、非導通状態において巻線への給電を停止するスイッチング手段と、所定の周期毎にスイッチング手段を導通状態にした後、増幅手段の出力が前記参照信号によって表される電流制限値を上回った時点で、スイッチング手段を非導通状態にするパルス幅変調制御手段と、選択手段を制御するセレクタ駆動信号生成部とを備える。   A stepping motor drive apparatus according to a fourth aspect of the present invention includes a detection unit that detects a current supplied to a winding included in a stepping motor, a first offset addition unit that adds an offset to the output of the detection unit, and a detection unit. Selection means for selecting and outputting the output of the first offset addition means, amplification means for amplifying the output of the selection means, and reference signal generation means for generating a reference signal representing a current limit value And switching means for supplying power to the winding in the conductive state and stopping power supply to the winding in the non-conductive state, and after the switching means is turned on every predetermined cycle, the output of the amplification means is determined by the reference signal. When the current limit value shown is exceeded, the pulse width modulation control means for switching the switching means to the non-conductive state and the selector drive for controlling the selection means And a signal generator.

セレクタ駆動信号生成部は、パルス幅変調制御手段がスイッチング手段を非導通状態としたことを判別し、その判別結果を出力する。選択手段は、セレクタ駆動信号生成部から判別結果を入力し、その判別結果にしたがい検出手段の出力または前記第1のオフセット加算手段の出力のいずれかを選択して出力する。   The selector drive signal generation unit determines that the pulse width modulation control unit has made the switching unit non-conductive, and outputs the determination result. The selection unit receives the determination result from the selector drive signal generation unit, and selects and outputs either the output of the detection unit or the output of the first offset addition unit according to the determination result.

第4の態様におけるステッピングモータ駆動装置において、選択手段は、セレクタ駆動信号生成部の判別結果にしたがい、スイッチング手段が非導通状態の全期間において、第1のオフセット加算手段の出力を選択し、スイッチング手段が導通状態の全期間において検出手段の出力を選択するようにしてもよい。   In the stepping motor driving apparatus according to the fourth aspect, the selecting means selects the output of the first offset adding means and switches the switching means during the entire period when the switching means is non-conductive according to the determination result of the selector driving signal generation unit. You may make it select the output of a detection means in the whole period when a means is a conduction | electrical_connection state.

または、選択手段は、スイッチング手段が非導通状態の一部期間において、第1のオフセット加算手段の出力を選択し、スイッチング手段が非導通状態の残期間とスイッチング手段が導通状態の全期間において、検出手段の出力を選択するようにしてもよい。   Alternatively, the selection unit selects the output of the first offset addition unit in a partial period in which the switching unit is in the non-conduction state, and in the remaining period in which the switching unit is in the non-conduction state and in the entire period in which the switching unit is in the conduction state. You may make it select the output of a detection means.

または、選択手段は、スイッチング手段が導通状態の一部期間とスイッチング手段が非導通状態の全期間において、第1のオフセット加算手段の出力を選択し、スイッチング手段が導通状態の残期間において検出手段の出力を選択するようにしてもよい。   Alternatively, the selecting means selects the output of the first offset adding means during a part of the period when the switching means is in the conducting state and the whole period when the switching means is in the non-conducting state, and the detecting means is in the remaining period when the switching means is in the conducting state. May be selected.

または、選択手段は、スイッチング手段が導通状態の一部期間とスイッチング手段が非導通状態の一部期間とにおいて、第1のオフセット加算手段の出力を選択し、スイッチング手段が導通状態の残期間とスイッチング手段が非導通状態の残期間において検出手段の出力を選択するようにしてもよい。   Alternatively, the selection unit selects the output of the first offset addition unit in the partial period in which the switching unit is in the conductive state and the partial period in which the switching unit is in the non-conductive state, and the switching unit is in the remaining period in the conductive state. You may make it select the output of a detection means in the remaining period when a switching means is a non-conduction state.

また、セレクタ駆動信号生成部はさらに巻線電流の方向切替が指令されたことを判別し、その判別結果を出力してもよい。この場合、選択手段は、判別結果にしたがい、スイッチング手段が非導通状態の全期間と巻線電流の方向切替が指令された後の一定期間において、第1のオフセット加算手段の出力を選択し、スイッチング手段が導通状態の全期間から、巻線電流の方向切替が指令された後の一定期間を除いた期間において検出手段の出力を選択してもよい。   The selector drive signal generation unit may further determine that the direction of winding current has been commanded and output the determination result. In this case, the selection means selects the output of the first offset addition means in the entire period in which the switching means is in a non-conducting state and a certain period after the direction switching of the winding current is commanded according to the determination result, You may select the output of a detection means in the period except the fixed period after the direction change of winding current was instruct | indicated from the whole period when the switching means is a conduction | electrical_connection state.

または、選択手段は、スイッチング手段が非導通状態の一部期間と巻線電流の方向切替が指令された後の一定期間とにおいて、第1のオフセット加算手段の出力を選択し、前記スイッチング手段が非導通状態の残期間と前記スイッチング手段が導通状態の全期間から、前記巻線電流の方向切替が指令された後の一定期間を除いた期間において前記検出手段の出力を選択するようにしてもよい。   Alternatively, the selection unit selects the output of the first offset addition unit during a partial period in which the switching unit is in a non-conduction state and a certain period after the direction switching of the winding current is commanded. The output of the detection means may be selected in a period excluding a certain period after the command to switch the direction of the winding current from the remaining period in the non-conduction state and the entire period in which the switching means is in the conduction state. Good.

または、選択手段は、スイッチング手段が導通状態の一部期間とスイッチング手段が非導通状態の全期間と巻線電流の方向切替が指令された後の一定期間とにおいて、第1のオフセット加算手段の出力を選択し、スイッチング手段が導通状態の残期間から、巻線電流の方向切替が指令された後の一定期間を除いた期間において検出手段の出力を選択してもよい。   Alternatively, the selection means may include the first offset adding means in a partial period in which the switching means is in a conducting state, in a whole period in which the switching means is in a non-conducting state, and in a certain period after the direction switching of the winding current is commanded. The output of the detection means may be selected in a period excluding a certain period after the switching of the direction of the winding current is commanded from the remaining period in which the switching means is in the conductive state.

または、選択手段は、スイッチング手段が導通状態である一部期間とスイッチング手段が非導通状態である一部期間と巻線電流の方向切替が指令された後の一定期間において、第1のオフセット加算手段の出力を選択し、スイッチング手段が導通状態の残期間とスイッチング手段が非導通状態の残期間から、巻線電流の方向切替が指令された後の一定期間を除いた期間において検出手段の出力を選択するようにしてもよい。   Alternatively, the selection unit may add the first offset in a partial period in which the switching unit is in a conductive state, a partial period in which the switching unit is in a non-conducting state, and a certain period after the direction switching of the winding current is commanded. The output of the detecting means is selected in a period excluding a certain period after the switching of the direction of the winding current is commanded from the remaining period in which the switching means is in the conductive state and the remaining period in which the switching means is in the non-conductive state. May be selected.

本発明の第5の態様におけるステッピングモータ駆動方法は、ステッピングモータが備える巻線へ供給された電流を検出するステップと、検出された電流値に第1のオフセットを加算するステップと、第1のオフセットが加算された電流値を増幅するステップと、電流制限値を表す参照信号を生成するステップと、参照信号に第2のオフセットを加算するステップと、導通状態において巻線へ給電し、非導通状態において巻線への給電を停止するスイッチング手段の導通を制御するステップとを含む。制御するステップは、スイッチング手段を所定の周期毎に導通状態にし、増幅された電流値が、第2のオフセットが加算された参照信号の値を上回った時点で、スイッチング手段を非導通状態にする。   A stepping motor driving method according to a fifth aspect of the present invention includes a step of detecting a current supplied to a winding included in a stepping motor, a step of adding a first offset to the detected current value, Amplifying the current value to which the offset has been added; generating a reference signal representing the current limit value; adding a second offset to the reference signal; Controlling the conduction of the switching means for stopping the power supply to the winding in the state. In the controlling step, the switching means is turned on every predetermined period, and when the amplified current value exceeds the value of the reference signal to which the second offset is added, the switching means is turned off. .

本発明の第6の態様におけるステッピングモータ駆動方法は、ステッピングモータが備える巻線へ供給された電流を検出するステップと、検出された電流値に第1のオフセットを加算するステップと、第1のオフセットが加算された電流値を増幅するステップと、増幅された電流値から第2のオフセットを減算するステップと、電流制限値を表す参照信号を生成するステップと、導通状態において巻線へ給電し、非導通状態において巻線への給電を停止するスイッチング手段の導通を制御するステップとを含む。制御するステップは、前記スイッチング手段を所定の周期毎に導通状態にし、前記第2のオフセットが減算された電流値が、参照信号によって表される電流制限値を上回った時点でスイッチング手段を非導通状態にする。   A stepping motor driving method according to a sixth aspect of the present invention includes a step of detecting a current supplied to a winding included in a stepping motor, a step of adding a first offset to the detected current value, Amplifying the current value to which the offset has been added; subtracting the second offset from the amplified current value; generating a reference signal representing a current limit value; And controlling the conduction of the switching means for stopping the power supply to the winding in the non-conduction state. In the controlling step, the switching means is turned on every predetermined period, and the switching means is made non-conductive when the current value obtained by subtracting the second offset exceeds the current limit value represented by the reference signal. Put it in a state.

本発明の第7の態様におけるステッピングモータ駆動方法は、ステッピングモータが備える巻線へ供給された電流を検出するステップと、検出された電流値にオフセットを加算するステップと、オフセットが加算された電流値を増幅するステップと、電流制限値を表す参照信号を生成するステップと、導通状態において巻線へ給電し、非導通状態において巻線への給電を停止するスイッチング手段の導通を制御するステップとを含む。制御するステップは、スイッチング手段を所定の周期毎に導通状態にし、増幅された電流値が、参照信号によって表される電流制限値を上回った時点で、スイッチング手段を非導通状態にする。   A stepping motor drive method according to a seventh aspect of the present invention includes a step of detecting a current supplied to a winding provided in a stepping motor, a step of adding an offset to the detected current value, and a current obtained by adding the offset A step of amplifying the value, a step of generating a reference signal representing a current limit value, a step of controlling the conduction of the switching means for supplying power to the winding in the conductive state and stopping the power supply to the winding in the non-conductive state; including. In the controlling step, the switching unit is turned on every predetermined cycle, and when the amplified current value exceeds the current limit value represented by the reference signal, the switching unit is turned off.

本発明の第8の態様におけるステッピングモータ駆動方法は、ステッピングモータが備える巻線へ供給された電流を検出するステップと、検出された電流値にオフセットを加算するステップと、検出された電流値と、オフセットが加算された電流値のいずれかを選択するステップと、選択された電流値を増幅するステップと、電流制限値を表す参照信号を生成するステップと、導通状態において巻線へ給電し、非導通状態において巻線への給電を停止するスイッチング手段を所定の周期毎に導通状態にし、増幅された電流値が、前記参照信号によって表される電流制限値を上回った時点で、スイッチング手段を非導通状態にするステップとを含む。選択するステップは、スイッチング手段が非導通状態にされたことを判別し、その判別結果にしたがい電流値を選択する。   A stepping motor driving method according to an eighth aspect of the present invention includes a step of detecting a current supplied to a winding included in a stepping motor, a step of adding an offset to the detected current value, and a detected current value. Selecting a current value to which the offset is added; amplifying the selected current value; generating a reference signal representing a current limit value; When the switching means for stopping the power supply to the winding in the non-conduction state is turned on every predetermined cycle, the switching means is turned on when the amplified current value exceeds the current limit value represented by the reference signal. A non-conducting state. In the selecting step, it is determined that the switching means has been turned off, and a current value is selected according to the determination result.

本発明に係るステッピングモータ駆動装置及び駆動方法によると、検出手段の入力へオフセットを付加することにより検出遅れを排除でき、特にゼロクロス近傍での波形歪の発生を防止することができる。また、検出手段の入力へ付加したオフセットをキャンセルすべく、第2のオフセットを付加することにより、付加したオフセットによる検出電流ずれの発生を防止することができる。また、検出遅れによる波形歪の発生防止と、オフセット付加時の検出電流ずれの発生防止とにより、ステッピングモータ駆動装置における低騒音化および低振動化が可能になる。   According to the stepping motor driving apparatus and the driving method of the present invention, detection delay can be eliminated by adding an offset to the input of the detecting means, and generation of waveform distortion particularly near the zero cross can be prevented. Further, by adding the second offset so as to cancel the offset added to the input of the detection means, it is possible to prevent the occurrence of a detection current deviation due to the added offset. Further, by preventing the occurrence of waveform distortion due to detection delay and preventing the occurrence of a detection current deviation when an offset is added, it is possible to reduce noise and vibration in the stepping motor drive device.

以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の各図の説明において、既に説明した部材に対応する部材には同一符号を付して詳しい説明は省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description of each drawing, members corresponding to those already described are assigned the same reference numerals, and detailed description thereof is omitted.

(第1の実施形態)
本発明の第1の実施形態に係るステッピングモータ駆動装置について、図1と図16および図2〜図7を参照しながら説明する。
(First embodiment)
A stepping motor driving apparatus according to a first embodiment of the present invention will be described with reference to FIGS. 1 and 16 and FIGS.

図1は第1の実施形態に係るステッピングモータ駆動装置の構成例を示すブロック図である。なお、ステッピングモータは複数相の巻線を有し、巻線毎に設けられる構成要素は各相で同一である。このため、1つの相の巻線に設けられる構成要素についてのみ説明する。   FIG. 1 is a block diagram illustrating a configuration example of the stepping motor driving device according to the first embodiment. The stepping motor has a plurality of phase windings, and the components provided for each winding are the same for each phase. Therefore, only the components provided in one phase winding will be described.

図16は従来のステッピングモータ駆動装置における参照信号と電流方向切替信号PHASEとの関係を示す図である。参照信号と電流方向切替信号PHASEについては本実施形態においても既述した従来例と変わらない。   FIG. 16 is a diagram showing the relationship between the reference signal and the current direction switching signal PHASE in the conventional stepping motor driving apparatus. The reference signal and the current direction switching signal PHASE are not different from the conventional example described above in this embodiment.

図1において、ステッピングモータ駆動装置は電源1から電力を受けてステッピングモータ2を駆動する。制御対象であるステッピングモータ2は巻線3と回転子4を含む。   In FIG. 1, a stepping motor driving apparatus receives power from a power source 1 and drives a stepping motor 2. A stepping motor 2 to be controlled includes a winding 3 and a rotor 4.

ステッピングモータ駆動装置は、巻線3への給電を制御するスイッチング手段5と、電流制限値を表す参照信号を生成する参照信号生成手段14と、パルス幅変調制御部15と、給電電流測定手段20とを含む。   The stepping motor driving apparatus includes a switching unit 5 that controls power supply to the winding 3, a reference signal generation unit 14 that generates a reference signal representing a current limit value, a pulse width modulation control unit 15, and a supply current measurement unit 20. Including.

スイッチング手段5は、巻線3への給電経路となるトランジスタ6〜9と、フライホイールダイオード10〜13を含む。パルス幅変調制御部15は、コンパレータ16と、フリップフロップ17と、基準パルス生成部18と、通電論理部19とを含む。   The switching means 5 includes transistors 6 to 9 serving as a power supply path to the winding 3 and flywheel diodes 10 to 13. The pulse width modulation control unit 15 includes a comparator 16, a flip-flop 17, a reference pulse generation unit 18, and an energization logic unit 19.

第1の実施形態に係るステッピングモータ駆動装置は、巻線3へ供給される平均電流が、参照信号生成手段14が生成する電流制限値に漸近するように、パルス幅変調制御(以降、PWM制御と呼ぶ)、より詳しくは電流チョッパ方式でPWM制御する。以降の動作説明においても、給電電流測定手段20が検出する巻線3を流れる電流を、単に「検出電流値」と呼び、また、参照信号生成手段14が生成する電流制限値を表す参照信号を、単に「電流目標値」と呼ぶ。   The stepping motor driving apparatus according to the first embodiment is configured to perform pulse width modulation control (hereinafter referred to as PWM control) so that the average current supplied to the winding 3 gradually approaches the current limit value generated by the reference signal generation unit 14. More specifically, PWM control is performed by a current chopper method. In the following description of the operation, the current flowing through the winding 3 detected by the feeding current measuring means 20 is simply referred to as “detected current value”, and the reference signal representing the current limit value generated by the reference signal generating means 14 is referred to as “current detection value”. This is simply called “current target value”.

まず、参照信号生成手段14が生成する電流目標値について説明する。参照信号生成手段14の動作は、前記従来のステッピングモータ駆動装置と変わらず、ステップ状に増加し、そして減少する階段波を生成し、電流目標値として出力する。電流目標値がステップ状に増加もしくは減少することによって、ステッピングモータは単位角度ずつ回転する。電流目標値のステップの進行は、ステップの進行を指示するCLKの入力によってなされるが、タイマによるステップ進行間隔の計時によってなされる構成としても、同様の効果を得ることができる。   First, the current target value generated by the reference signal generation unit 14 will be described. The operation of the reference signal generation means 14 is the same as that of the conventional stepping motor driving device, generates a step wave that increases and decreases in steps, and outputs it as a current target value. As the current target value increases or decreases stepwise, the stepping motor rotates by a unit angle. The progress of the step of the current target value is made by the input of CLK instructing the progress of the step, but the same effect can be obtained even if the configuration is made by measuring the step progress interval by the timer.

前記電流目標値のステップが進行する周期は、入力CLK周期、あるいはステップ進行間隔を決定するタイマの周期によって決定され、電流目標値のステップが進行する周期によって、ステッピングモータが単位角度を回転する周期が決まり、ひいては、ステッピングモータの回転周期が決まる。電流目標値は、低騒音,低振動の観点からは、正弦波状の信号であることが望ましい。参照信号生成手段14は正弦波をサンプリングした階段波を生成する。   The period in which the step of the current target value proceeds is determined by the period of the input CLK period or the timer that determines the step progression interval, and the period in which the stepping motor rotates the unit angle by the period in which the step of the current target value proceeds. As a result, the rotation period of the stepping motor is determined. The current target value is preferably a sinusoidal signal from the viewpoint of low noise and low vibration. The reference signal generation means 14 generates a staircase wave obtained by sampling a sine wave.

図16には、64ステップに対応してサンプリングされた階段波を電流目標値として示している。ステップの進行に伴い、各ステップにて、正弦波をサンプリングした階段波の各値を順に出力することにより、正弦波をサンプリングした階段波が出力される。   In FIG. 16, the staircase wave sampled corresponding to 64 steps is shown as a current target value. As each step progresses, each value of the staircase wave obtained by sampling the sine wave is output in order at each step, thereby outputting a staircase wave obtained by sampling the sine wave.

なお、巻線3を流れる電流の電流方向は、図16に示すように、電流方向切替信号PHASEによって指定される。すなわち、前記階段波の大きさが電流目標値の大きさを示し、電流方向切替信号PHASEが電流の方向を示す。さらに、階段状のレベル変化による急峻な電流変化を回避するため、ローパスフィルタ等の積分手段により平滑化した階段波を、前記電流目標値として出力する。   The current direction of the current flowing through the winding 3 is specified by a current direction switching signal PHASE as shown in FIG. That is, the magnitude of the staircase wave indicates the magnitude of the current target value, and the current direction switching signal PHASE indicates the current direction. Furthermore, in order to avoid a steep current change due to a step-like level change, a staircase wave smoothed by an integrating means such as a low-pass filter is output as the current target value.

また、必ずしも正弦波をサンプリングした階段波である必要ではなく、実装面積の観点から、近似正弦波をサンプリングした階段波、あるいは正弦波から逸脱した階段波を用いることも可能であり、階段状のレベル変化による急峻な電流変化が許容可能な場合には、平滑化していない階段波を出力することも可能である。   Also, it is not always necessary to use a staircase wave sampled from a sine wave. From the viewpoint of mounting area, a staircase wave sampled from an approximate sine wave or a staircase wave deviating from a sine wave can be used. When a steep current change due to a level change is allowable, an unsmoothed step wave can be output.

前記パルス幅変調制御部15は、コンパレータ16,フリップフロップ17,基準パルス生成部18,通電論理部19から構成され、巻線3の電流をPWM制御する。   The pulse width modulation control unit 15 includes a comparator 16, a flip-flop 17, a reference pulse generation unit 18, and an energization logic unit 19, and PWM-controls the current in the winding 3.

以下、PWM制御に係る動作について、図2を参照して詳細に説明する。図2には、ステッピングモータ駆動装置の電流波形に加えて、PWM制御動作に係る主要信号の時間変化を示す。   Hereinafter, the operation related to the PWM control will be described in detail with reference to FIG. FIG. 2 shows time changes of main signals related to the PWM control operation in addition to the current waveform of the stepping motor driving device.

前記基準パルス生成部18は、巻線3への給電開始を指示する一定周期の信号を、フリップフロップ17のセット端子へ出力し、一定周期毎にフリップフロップ17をセットする。フリップフロップ17がセットされることにより、フリップフロップ17の出力信号を受けた通電論理部19が、トランジスタ6〜9にトランジスタを導通または遮断するゲート信号を供給して、スイッチング手段5を構成するトランジスタ6と9のいずれかと、トランジスタ7と8のいずれかを、電源から接地への貫通が発生しない組合せとタイミングで導通させることにより、巻線3への給電を開始し、巻線3を流れる電流が増加し始める。   The reference pulse generator 18 outputs a signal with a fixed period instructing the start of power supply to the winding 3 to the set terminal of the flip-flop 17 and sets the flip-flop 17 at a fixed period. Transistors constituting the switching means 5 when the flip-flop 17 is set so that the energizing logic unit 19 that has received the output signal of the flip-flop 17 supplies the transistors 6 to 9 with a gate signal for conducting or blocking the transistors. 6 and 9 and any of transistors 7 and 8 are made conductive at a timing and a combination in which no penetration from the power source to the ground occurs, thereby starting power feeding to winding 3 and current flowing through winding 3 Begins to increase.

前記通電論理部19に入力される電流方向切替信号PHASEによって、トランジスタ6と9、およびトランジスタ7と8のいずれを導通させるかが決まり、巻線3を流れる電流の向きが決まる。フリップフロップ17がセットされ、巻線3への電力供給によって巻線3を流れる電流が増加する期間を「PWMオン期間」と呼ぶ。基準パルス生成部18が生成する一定周期の信号毎に、巻線3への給電が開始され、PWMオン期間への遷移が行われるため、基準パルス生成部18が生成する一定周期がPWM周期として作用する。   The current direction switching signal PHASE input to the energization logic unit 19 determines which of the transistors 6 and 9 and the transistors 7 and 8 is to be conducted, and the direction of the current flowing through the winding 3 is determined. A period in which the flip-flop 17 is set and the current flowing through the winding 3 is increased by supplying power to the winding 3 is referred to as a “PWM ON period”. The power supply to the winding 3 is started and the transition to the PWM ON period is performed for each signal with a fixed period generated by the reference pulse generator 18, so that the fixed period generated by the reference pulse generator 18 is set as the PWM period. Works.

前記トランジスタ6と7には、それらのトランジスタを導通させるためのゲート信号が供給され、トランジスタ8と9には、それらのトランジスタを遮断するためのゲート信号が供給されている。この場合についてのPWMオン期間での電流経路を、図3(a)中の電流経路42に示す。図3(a)においては、電源1からトランジスタ6と巻線3とトランジスタ7と給電電流測定手段20を経由して接地へ電流が流れ、これにより、電源1から巻線3への給電がなされる。   The transistors 6 and 7 are supplied with a gate signal for turning on the transistors, and the transistors 8 and 9 are supplied with a gate signal for shutting off the transistors. A current path in the PWM ON period in this case is shown as a current path 42 in FIG. In FIG. 3A, a current flows from the power source 1 to the ground via the transistor 6, the winding 3, the transistor 7, and the feeding current measuring means 20, whereby the power is fed from the power source 1 to the winding 3. The

なお、本実施形態では、給電電流測定手段20を、接地とスイッチング手段5の間に配置することにより、給電電流測定手段20を経由して接地へ流れる電流を検出しているが、給電電流測定手段20を電源1とスイッチング手段5の間に配置することにより、電源1から給電電流測定手段20を経由して流れる電流を検出することも可能であり、その場合であっても、本実施形態と同様の効果を得ることができる。   In the present embodiment, the feeding current measuring means 20 is arranged between the ground and the switching means 5 to detect the current flowing to the ground via the feeding current measuring means 20, but the feeding current measurement is performed. By disposing the means 20 between the power supply 1 and the switching means 5, it is possible to detect the current flowing from the power supply 1 via the feeding current measuring means 20, and even in this case, the present embodiment The same effect can be obtained.

ただし、この場合には、検出電流値と電流目標値は接地基準ではなく、電源1の基準の信号となり、検出電流値と電流目標値の大小関係は接地基準時と逆の大小関係となる。   However, in this case, the detected current value and the current target value are not the ground reference but a reference signal of the power source 1, and the magnitude relationship between the detected current value and the current target value is opposite to that at the ground reference.

図3(a)において、巻線3を流れる電流は電流経路42を流れ、給電電流測定手段20にて検出される。給電電流測定手段20は巻線3を流れる検出電流値を出力する。PWMオン期間への遷移直後には、検出電流値にオーバーシュートが存在する場合がある。   In FIG. 3A, the current flowing through the winding 3 flows through the current path 42 and is detected by the feeding current measuring means 20. The feeding current measuring means 20 outputs a detected current value flowing through the winding 3. Immediately after the transition to the PWM ON period, there may be an overshoot in the detected current value.

前記オーバーシュートは、主にスイッチング手段5が有する寄生容量の放電電流、例えば、トランジスタ7のドレイン−ゲート間の寄生容量の電荷を放電する電流が、給電電流測定手段20へ流入することにより発生する。したがって、給電電流測定手段20とコンパレータ16がオーバーシュートに追従すれば、巻線3の電流が実際には電流目標値を上回っていなくとも、オーバーシュートによって、検出電流値が電流目標値を上回ったと誤検出される場合がある。   The overshoot mainly occurs when a discharge current of the parasitic capacitance of the switching unit 5, for example, a current that discharges the charge of the parasitic capacitance between the drain and gate of the transistor 7 flows into the feeding current measuring unit 20. . Therefore, if the feeding current measuring means 20 and the comparator 16 follow the overshoot, even if the current of the winding 3 does not actually exceed the current target value, the detected current value exceeds the current target value due to the overshoot. There is a case where it is erroneously detected.

その場合には、オーバーシュートが発生している可能性のある一定時間中(以降、「マスク時間」と呼ぶ)は、給電電流測定手段20とコンパレータ16による電流検出をマスクする。本実施形態においては、フリップフロップ17にセット優先のフリップフロップを用い、かつ基準パルス生成部18が出力する信号のパルス幅を、マスク時間に相当するパルス幅とすることにより電流検出のマスクが行える。すなわち、基準パルス生成部18が、マスク時間に相当するパルス幅を出力している間は、コンパレータ16がオーバーシュートによって誤検出しても、フリップフロップ17がセット優先であるため、リセットされることがない。またマスク時間中に、給電電流測定手段20の出力、またはコンパレータ16の出力を固定しても、同様の効果を得ることができる。   In this case, current detection by the feeding current measuring means 20 and the comparator 16 is masked during a certain time during which overshoot may occur (hereinafter referred to as “mask time”). In the present embodiment, the current detection can be masked by using a set priority flip-flop as the flip-flop 17 and setting the pulse width of the signal output from the reference pulse generator 18 to a pulse width corresponding to the mask time. . That is, while the reference pulse generation unit 18 outputs a pulse width corresponding to the mask time, the flip-flop 17 is reset because the flip-flop 17 has set priority even if the comparator 16 detects erroneously due to overshoot. There is no. Further, the same effect can be obtained by fixing the output of the feeding current measuring means 20 or the output of the comparator 16 during the mask time.

前記コンパレータ16へは、前記検出電流値を示す信号と前記電流目標値を示す信号とが入力される。図1に示す本実施形態において、検出電流値を示す信号は給電電流測定手段20の出力であり、電流目標値を示す信号は参照信号生成手段14から出力される電流目標値と、第2のオフセット加算手段41によるオフセットとの加算結果である。第2のオフセット加算手段41の詳細な動作と効用については後述する。   The comparator 16 receives a signal indicating the detected current value and a signal indicating the current target value. In the present embodiment shown in FIG. 1, the signal indicating the detected current value is the output of the feeding current measuring means 20, the signal indicating the current target value is the current target value output from the reference signal generating means 14, and the second target value. It is an addition result with the offset by the offset addition means 41. Detailed operation and utility of the second offset adding means 41 will be described later.

前記コンパレータ16は、入力された前記検出電流値を示す信号と前記電流目標値を示す信号とを比較し、前記検出電流値を示す信号が前記電流目標値を示す信号を上回った時点で、フリップフロップ17をリセットし、回生動作を開始する。フリップフロップ17がリセットされ、回生動作によって、巻線3を流れる電流が減少する期間を「PWMオフ期間」と呼ぶ。   The comparator 16 compares the input signal indicating the detected current value with the signal indicating the current target value, and when the signal indicating the detected current value exceeds the signal indicating the current target value, the flip-flop 17 is reset and regenerative operation is started. A period in which the flip-flop 17 is reset and the current flowing through the winding 3 decreases due to the regenerative operation is referred to as a “PWM off period”.

本実施形態では、フリップフロップ17のセットおよびリセットとPWMオン期間およびPWMオフ期間の関係を、フリップフロップ17のセットによってPWMオン期間へ遷移し、フリップフロップ17のリセットによってPWMオフ期間へ遷移となるように構成しているが、その関係を入れ替えて構成することは可能であり、その場合であっても、本実施形態と同様の効果を得ることができる。   In the present embodiment, the relationship between the set and reset of the flip-flop 17 and the PWM on-period and the PWM off-period transitions to the PWM on-period by the set of the flip-flop 17 and transitions to the PWM off-period by resetting the flip-flop 17. Although it is configured as described above, it is possible to configure by changing the relationship, and even in this case, the same effect as in the present embodiment can be obtained.

前記フリップフロップ17をリセットすることにより、通電論理部19はトランジスタを遮断するゲート信号をトランジスタ7と8へ供給する。トランジスタ7と8の両方が遮断されることにより、PWMオフ期間へ遷移し、巻線3への給電が遮断され、巻線3を流れる電流は回生動作により減少を開始する。PWMオフ期間への遷移直前にトランジスタ6と7が導通していた場合について、PWMオフ期間での電流経路を図3(b)中の電流経路42に示す。   By resetting the flip-flop 17, the energization logic unit 19 supplies a gate signal for shutting off the transistor to the transistors 7 and 8. When both the transistors 7 and 8 are cut off, a transition is made to the PWM off period, the power supply to the winding 3 is cut off, and the current flowing through the winding 3 starts to decrease due to the regenerative operation. In the case where the transistors 6 and 7 are conducting immediately before the transition to the PWM off period, a current path in the PWM off period is shown as a current path 42 in FIG.

図3(b)において、巻線3を流れる電流は、フライホイールダイオード11とトランジスタ6とを経由して回生して減少する。また、PWMオフ期間中に、巻線3を流れる電流の減少量を軽減して、巻線3を流れる電流のリップルを軽減する目的でトランジスタ6と9の両方を導通させることも可能である。フライホイールダイオード11による電力消費が、トランジスタ9のオン抵抗による電力消費へと置き換わり、減少することによって、PWMオフ期間中の巻線3を流れる電流の減少量が軽減される。この場合の電流経路を、図3(c)中の電流経路42に示す。   In FIG. 3B, the current flowing through the winding 3 is regenerated and reduced via the flywheel diode 11 and the transistor 6. It is also possible to make both transistors 6 and 9 conductive for the purpose of reducing the amount of decrease in the current flowing through the winding 3 and reducing the ripple of the current flowing through the winding 3 during the PWM off period. The power consumption due to the flywheel diode 11 is replaced with the power consumption due to the on-resistance of the transistor 9 and is reduced, so that the amount of current flowing through the winding 3 during the PWM off period is reduced. The current path in this case is shown as a current path 42 in FIG.

図3(c)において、巻線3を流れる電流は、トランジスタ6と9とを経由して回生して減少する。また、PWMオフ期間中に、前記巻線3を流れる電流を速やかに減少させる目的でトランジスタ6と9の両方を遮断することも可能である。この場合の電流経路を、図3(d)中の電流経路42に示す。   In FIG. 3C, the current flowing through the winding 3 is regenerated and reduced via the transistors 6 and 9. It is also possible to cut off both the transistors 6 and 9 for the purpose of quickly reducing the current flowing through the winding 3 during the PWM off period. A current path in this case is shown as a current path 42 in FIG.

図3(d)においては、巻線3を流れる電流はフライホイールダイオード10と11とを経由して回生して減少する。なお、本実施形態では、フライホイールダイオード10〜13を設けているが、トランジスタ6〜9のバックゲートとドレインで構成されるボディダイオードで代用することも可能である。また、PWMオフ期間中の巻線3を流れる電流の減少量を軽減する目的においては、フライホイールダイオード10〜13としてショットキバリアダイオードを用いることも可能である。   In FIG. 3D, the current flowing through the winding 3 is regenerated and reduced via the flywheel diodes 10 and 11. In this embodiment, the flywheel diodes 10 to 13 are provided, but a body diode composed of the back gate and the drain of the transistors 6 to 9 can be substituted. Further, for the purpose of reducing the amount of decrease in the current flowing through the winding 3 during the PWM off period, a Schottky barrier diode can be used as the flywheel diodes 10 to 13.

前記フリップフロップ17のリセットによるPWMオフ期間への遷移後、基準パルス生成部18が、一定周期毎にフリップフロップ17をセットすることによって前記動作が繰り返される。このPWMオン期間中の電流の増加とPWMオフ期間中の電流の減少を繰り返すことによって、巻線3へ供給される平均電流が、電流目標値に漸近する。電流目標値がステップ上に増減することにより、巻線3へ供給される平均電流がステップ上に増減し、巻線3以外の他相の巻線についても、同様に動作することにより、ステップの進行する速度に応じた回転速度でステッピングモータ2が回転動作する。   After the transition to the PWM off period due to the reset of the flip-flop 17, the reference pulse generator 18 sets the flip-flop 17 at regular intervals to repeat the above operation. By repeating this increase in current during the PWM ON period and decrease in current during the PWM OFF period, the average current supplied to the winding 3 gradually approaches the current target value. By increasing / decreasing the current target value on the step, the average current supplied to the winding 3 increases / decreases on the step, and the windings of other phases other than the winding 3 operate in the same manner, The stepping motor 2 rotates at a rotational speed corresponding to the traveling speed.

次に、前記給電電流測定手段20の構成と動作について説明する。給電電流測定手段20は、トランジスタ6から9の導通によって電源1から巻線3へ供給される電流を検出し、検出電流値として出力する。   Next, the configuration and operation of the feeding current measuring means 20 will be described. The feeding current measuring means 20 detects the current supplied from the power source 1 to the winding 3 by the conduction of the transistors 6 to 9, and outputs the detected current value.

本実施形態における給電電流測定手段20は、検出手段である検出抵抗21と、増幅手段である増幅回路25と、第1のオフセット加算手段40とから構成される。また、増幅回路25は、センスアンプ22と、ゲイン設定抵抗23,24とから構成され、増幅回路25の増幅率、すなわち、センスアンプ22の入力から出力へのゲインはゲイン設定抵抗23,24で設定される。   The feeding current measuring unit 20 in the present embodiment includes a detection resistor 21 that is a detection unit, an amplification circuit 25 that is an amplification unit, and a first offset addition unit 40. The amplifier circuit 25 includes a sense amplifier 22 and gain setting resistors 23 and 24. The gain of the amplifier circuit 25, that is, the gain from the input to the output of the sense amplifier 22, is determined by the gain setting resistors 23 and 24. Is set.

図1において、検出手段として検出抵抗21を用いて構成したが、図4に示すように、ゲート印加電圧45を与えたときのMOSトランジスタ44のオン抵抗を用いて、図1における検出抵抗21と同様の作用を得ることも可能である。巻線3へ供給された電流は、検出抵抗21を通じて接地へ流入し、検出抵抗21両端には、該検出抵抗21の抵抗値と流入する電流で決まる電圧が発生する。検出抵抗21両端に発生した電圧は、第1のオフセット加算手段40によって、オフセットを加算された後、増幅回路25を構成するセンスアンプ22の非反転入力端子(+)へと入力される。センスアンプ22、すなわち増幅手段25は、入力電圧をゲイン倍に増幅した電圧を検出電流値として、コンパレータ16へ出力する。   In FIG. 1, the detection resistor 21 is used as detection means. However, as shown in FIG. 4, the ON resistance of the MOS transistor 44 when the gate application voltage 45 is applied is used to detect the detection resistor 21 in FIG. It is possible to obtain the same effect. The current supplied to the winding 3 flows to the ground through the detection resistor 21, and a voltage determined by the resistance value of the detection resistor 21 and the flowing current is generated at both ends of the detection resistor 21. The voltage generated across the detection resistor 21 is added with an offset by the first offset adding means 40 and then input to the non-inverting input terminal (+) of the sense amplifier 22 constituting the amplifier circuit 25. The sense amplifier 22, that is, the amplifying unit 25 outputs a voltage obtained by amplifying the input voltage by a gain multiple to the comparator 16 as a detected current value.

図5(a)〜(d)にて第1のオフセット加算手段40によるオフセット加算の具体例を説明する。   A specific example of offset addition by the first offset addition means 40 will be described with reference to FIGS.

図5(a)において、第1のオフセット加算手段40は、抵抗47と電流源48とにより構成される。抵抗47の抵抗値と電流源48の電流値により定まる電圧が、加算するオフセットとなる。なお、抵抗47の代わりにダイオードを用いることも可能である。   In FIG. 5A, the first offset adding means 40 is constituted by a resistor 47 and a current source 48. The voltage determined by the resistance value of the resistor 47 and the current value of the current source 48 is an offset to be added. A diode may be used in place of the resistor 47.

図5(b)において、第1のオフセット加算手段40は、電流源48とゲート印加電圧49とMOSトランジスタ50とで構成される。ゲート印加電圧49で定まるMOSトランジスタ50のオン抵抗と、電流源48の電流値とで定まる電圧が、加算するオフセットとなる。MOSトランジスタ50は、PチャネルMOSトランジスタでも、またNチャネルMOSトランジスタであっても実現可能である。   In FIG. 5 (b), the first offset adding means 40 includes a current source 48, a gate applied voltage 49, and a MOS transistor 50. The voltage determined by the ON resistance of the MOS transistor 50 determined by the gate applied voltage 49 and the current value of the current source 48 is an offset to be added. MOS transistor 50 can be realized by either a P-channel MOS transistor or an N-channel MOS transistor.

図5(c)において、第1のオフセット加算手段40は、MOSトランジスタ51と電流源52によるソースフォロアで構成され、ゲート−ソース間電圧が加算するオフセットとなる。MOSトランジスタ51によるソースフォロアの代わりに、バイポーラトランジスタによるエミッタフォロアを用いることも可能である。   In FIG. 5C, the first offset adding means 40 is composed of a source follower composed of a MOS transistor 51 and a current source 52, and serves as an offset for adding a gate-source voltage. Instead of the source follower by the MOS transistor 51, an emitter follower by a bipolar transistor can be used.

図5(d)において、PチャンネルMOSトランジスタ30a〜30cと、NチャンネルMOSトランジスタ31a〜31cと、差動トランジスタ32a、32bと、電流源33とがセンスアンプ22を構成する。第1のオフセット加算手段40は、センスアンプ22を構成する差動トランジスタ32aと32bとにより構成される。差動トランジスタ32aと32bのサイズ、もしくは個数の差によって生じるオフセットが、加算するオフセットとなる。該オフセットは、サイズもしくは個数の差によって生成するのではなく、差動トランジスタ32aと差動トランジスタ32bの一方の電流を加減して、差動トランジスタ32aと差動トランジスタ32bに流す電流を不平衡とすることによって生成することも可能である。   5D, P-channel MOS transistors 30a to 30c, N-channel MOS transistors 31a to 31c, differential transistors 32a and 32b, and a current source 33 constitute a sense amplifier 22. The first offset adding means 40 is composed of differential transistors 32 a and 32 b constituting the sense amplifier 22. The offset caused by the difference in size or number between the differential transistors 32a and 32b is an offset to be added. The offset is not generated by the difference in size or number, but the current flowing through the differential transistor 32a and the differential transistor 32b is unbalanced by adjusting one current of the differential transistor 32a and the differential transistor 32b. It is also possible to generate it.

図5では、第1のオフセット加算手段40について示しているが、第2のオフセット加算手段についても同様である。ただし、図5(d)に相当する具体例では、第2のオフセット加算手段に対しては、センスアンプ22がコンパレータ16と置き換えられる。   Although FIG. 5 shows the first offset addition means 40, the same applies to the second offset addition means. However, in the specific example corresponding to FIG. 5D, the sense amplifier 22 is replaced with the comparator 16 for the second offset adding means.

図6は第1のオフセット加算手段40によってオフセットが加算された場合のPWMオフ期間動作点を示し、図7はPWMオン期間動作点を示す。図6と図7を参照して、第1のオフセット加算手段によってオフセットが加算された場合のセンスアンプの動作を説明する。   6 shows the PWM off period operating point when the offset is added by the first offset adding means 40, and FIG. 7 shows the PWM on period operating point. The operation of the sense amplifier when the offset is added by the first offset adding means will be described with reference to FIGS.

図6と図7において、ゲイン設定抵抗23,24は同じ抵抗値Rであり、すなわちゲインを2倍としている。PWMオフ期間においては、回生動作を行っているため、検出抵抗21に電流が流れない。このとき、検出抵抗21端の電圧は接地電圧となる。   6 and 7, the gain setting resistors 23 and 24 have the same resistance value R, that is, the gain is doubled. In the PWM off period, since the regenerative operation is performed, no current flows through the detection resistor 21. At this time, the voltage at the end of the detection resistor 21 becomes the ground voltage.

図6において、第1のオフセット加算手段40によるオフセットを20mVとしている。したがって、センスアンプ22の非反転入力端子には、検出抵抗21端の電圧と第1のオフセット加算手段40によるオフセットとを加算した20mVが入力されることになり、図6においてはVin+=0.02Vとして示している。センスアンプ22の反転入力端子には0.02Vが入力され、センスアンプ22は0.04Vを出力する。図6においてはVout=0.04Vとして示している。   In FIG. 6, the offset by the first offset adding means 40 is 20 mV. Therefore, 20 mV obtained by adding the voltage at the end of the detection resistor 21 and the offset by the first offset adding means 40 is input to the non-inverting input terminal of the sense amplifier 22, and Vin + = 0. It is shown as 02V. 0.02V is input to the inverting input terminal of the sense amplifier 22, and the sense amplifier 22 outputs 0.04V. In FIG. 6, Vout = 0.04V.

ここで、センスアンプ22は、PチャネルMOSトランジスタ30cから流れる定電流と、NチャネルMOSトランジスタ31cのオン抵抗とで決まる最低電圧以下の電圧を出力することはできない。仮に、Rail−to−Railと呼ばれる形式のアンプを用いたとしても、センスアンプ22の最低電位が0Vであれば、0Vを出力することはできない。   Here, the sense amplifier 22 cannot output a voltage equal to or lower than the lowest voltage determined by the constant current flowing from the P channel MOS transistor 30c and the ON resistance of the N channel MOS transistor 31c. Even if an amplifier of the type called Rail-to-Rail is used, if the lowest potential of the sense amplifier 22 is 0V, 0V cannot be output.

図17に示す既述した従来のステッピングモータ駆動装置においては、PWMオフ期間中、センスアンプ22出力が、最低電圧とした20mVである。このときセンスアンプ22の仮想接地の関係が崩れ、差動トランジスタ32a,32bが平衡状態にないため、位相補償容量34には電源1の電圧にほぼ等しい電圧が印加された。   In the conventional stepping motor driving apparatus described above shown in FIG. 17, the output of the sense amplifier 22 is 20 mV, which is the lowest voltage, during the PWM off period. At this time, the relationship between the virtual grounds of the sense amplifier 22 collapses and the differential transistors 32a and 32b are not in an equilibrium state. Therefore, a voltage substantially equal to the voltage of the power supply 1 is applied to the phase compensation capacitor 34.

一方、本実施形態の図6においては、第1のオフセット加算手段40によるオフセットのために、センスアンプ22の出力は、最低電圧とした20mVを上回る40mVであり、センスアンプ22の仮想接地の関係は維持される。このとき、差動トランジスタ32a,32bが平衡状態にあるため、位相補償容量34には、PチャネルMOSトランジスタ30cから流れる定電流と、NチャネルMOSトランジスタ31cのオン抵抗とで決まる電圧が0.04Vとなるような、NチャネルMOSトランジスタ31cのゲート電圧Vgs2が印加される。図6においてはVc=Vgs2として示している。以降、仮想接地の関係が維持された状態を「センスアンプのループが維持されている」と呼び、仮想接地の関係が崩れた状態を「センスアンプのループが外れている」と呼ぶ。図6において、位相補償容量34には、[Ccomp×(Vgs2−0.04V)]の電荷が蓄積されている。   On the other hand, in FIG. 6 of the present embodiment, because of the offset by the first offset adding means 40, the output of the sense amplifier 22 is 40 mV exceeding 20 mV, which is the lowest voltage, and the relationship of the virtual ground of the sense amplifier 22 Is maintained. At this time, since the differential transistors 32a and 32b are in an equilibrium state, the phase compensation capacitor 34 has a voltage determined by the constant current flowing from the P-channel MOS transistor 30c and the on-resistance of the N-channel MOS transistor 31c of 0.04V. The gate voltage Vgs2 of the N channel MOS transistor 31c is applied. In FIG. 6, it is shown as Vc = Vgs2. Hereinafter, the state in which the virtual ground relationship is maintained is referred to as “sense amplifier loop is maintained”, and the state in which the virtual ground relationship is lost is referred to as “sense amplifier loop is out”. In FIG. 6, the charge of [Ccomp × (Vgs2−0.04V)] is accumulated in the phase compensation capacitor 34.

次いで、PWMオン期間動作点を図7に示す。PWMオン期間においては、検出抵抗21に電流が流れるため、検出抵抗21両端の電圧は、検出抵抗21を流れる電流と検出抵抗21の抵抗値とで決まる電圧となる。検出抵抗21両端の電圧が0.2Vであり、第1のオフセット加算手段40によるオフセットが20mVであるとき、センスアンプ22の非反転入力端子(+)には、検出抵抗21端の電圧と第1のオフセット加算手段40によるオフセットとを加算した0.22Vが入力されることになり、図7においてはVin+=0.22Vとして示している。   Next, the PWM on-period operating point is shown in FIG. Since a current flows through the detection resistor 21 during the PWM ON period, the voltage across the detection resistor 21 is a voltage determined by the current flowing through the detection resistor 21 and the resistance value of the detection resistor 21. When the voltage across the detection resistor 21 is 0.2 V and the offset by the first offset adding means 40 is 20 mV, the non-inverting input terminal (+) of the sense amplifier 22 is connected to the voltage across the detection resistor 21 and the first voltage. 0.22V obtained by adding the offset by the offset adding means 40 of 1 is input, and Vin + = 0.22V is shown in FIG.

前記センスアンプ22の反転入力端子(−)には、0.22Vが入力され、センスアンプ22は0.44Vを出力する。図7においてはVin−=0.22V,Vout=0.44Vとして示している。このときにも、センスアンプ22の仮想接地の関係は維持され、差動トランジスタ32a,32bが平衡状態にあるため、位相補償容量34には、PチャネルMOSトランジスタ30cから流れる定電流と、NチャネルMOSトランジスタ31cのオン抵抗とで決まる電圧が0.44Vとなるような、NチャネルMOSトランジスタ31cのゲート電圧Vgs3が印加される。図7においてはVc=Vgs3として示している。位相補償容量34には、[Ccomp×(Vgs3−0.44V)]の電荷が蓄積されている。   0.22V is input to the inverting input terminal (−) of the sense amplifier 22, and the sense amplifier 22 outputs 0.44V. In FIG. 7, Vin− = 0.22V and Vout = 0.44V are shown. At this time, the virtual ground relationship of the sense amplifier 22 is maintained, and the differential transistors 32a and 32b are in an equilibrium state. Therefore, the phase compensation capacitor 34 includes a constant current flowing from the P-channel MOS transistor 30c and an N-channel. The gate voltage Vgs3 of the N-channel MOS transistor 31c is applied such that the voltage determined by the on-resistance of the MOS transistor 31c is 0.44V. In FIG. 7, it is shown as Vc = Vgs3. In the phase compensation capacitor 34, [Ccomp × (Vgs3−0.44V)] is accumulated.

図6に示す本実施形態では、PWMオフ期間においても、センスアンプのループが維持されているため、PWMオフ期間からPWMオン期間への遷移において、センスアンプのループが外れた状態から維持された状態への遷移が発生しない。本実施形態のように、PWMオフ期間においても、センスアンプのループを維持するためには、増幅回路25の増幅率をα、第1のオフセット加算手段40によるオフセットをOFFSET、センスアンプ22が出力可能な最低電圧をVminとしたとき、OFFSETは、下式(1)の条件を最低限満たす必要がある。   In the present embodiment shown in FIG. 6, since the sense amplifier loop is maintained even during the PWM off period, the sense amplifier loop is maintained out of the state at the transition from the PWM off period to the PWM on period. No transition to state occurs. As in this embodiment, in order to maintain the sense amplifier loop even during the PWM off period, the amplification factor of the amplifier circuit 25 is α, the offset by the first offset addition means 40 is OFFSET, and the sense amplifier 22 outputs When the lowest possible voltage is Vmin, OFFSET needs to satisfy the condition of the following formula (1) at the minimum.

OFFSET≧Vmin/α (1)
より具体的には、式(1)における各値のばらつきと、センスアンプ22自体が有するオフセットを見込んだマージンを加える必要がある。
OFFSET ≧ Vmin / α (1)
More specifically, it is necessary to add a margin that allows for the variation in each value in equation (1) and the offset of the sense amplifier 22 itself.

前述したように、図6に示す動作点では[Ccomp×(Vgs2−0.04V)]の電荷、図7に示す動作点では[Ccomp×(Vgs3−0.44V)]の電荷が蓄積されている。MOSトランジスタにおける入力ゲート電圧と電流の二乗特性から、前記Vgs2と前記Vgs3とに大きな差はないため、簡単のために、Vgs2=Vgs3とする。   As described above, the charge of [Ccomp × (Vgs2−0.04V)] is accumulated at the operating point shown in FIG. 6, and the charge of [Ccomp × (Vgs3−0.44V)] is accumulated at the operating point shown in FIG. Yes. From the square characteristics of the input gate voltage and current in the MOS transistor, there is no significant difference between Vgs2 and Vgs3, so Vgs2 = Vgs3 for simplicity.

このとき、PWMオフ期間からPWMオン期間への遷移時に放電しなければならない位相補償容量34の電荷は、[Ccomp×0.4V]となり、図17と図18とに示した従来例における放電すべき電荷の[Ccomp×4.4V]と比べて、約10分の1と小さい。しかも、さらに電流が少なく、検出抵抗21端の電圧が小さい場合には、放電すべき電荷もさらに小さくなる。   At this time, the charge of the phase compensation capacitor 34 that must be discharged at the transition from the PWM off period to the PWM on period is [Ccomp × 0.4 V], and the discharge in the conventional example shown in FIGS. 17 and 18 is performed. Compared with [Ccomp × 4.4V] of the power charge, it is as small as about 1/10. In addition, when the current is smaller and the voltage across the detection resistor 21 is smaller, the charge to be discharged is further smaller.

例えば、検出抵抗21両端の電圧が0.1Vである場合には、前記従来例における放電すべき電荷は、[Ccomp×4.2V]であり、本実施形態においては、[Ccomp×0.2V]となり、前記従来例と比して、約20分の1と、さらに小さい。前述したように、この放電に要する時間は、PWMオフ期間からPWMオン期間への遷移後に、センスアンプ22が正しく検出電流値を判定可能となるまでの時間となり、すなわち検出遅れとなる。本実施形態においては、放電すべき電荷が少なく、その結果、検出遅れが生じない。したがって、検出遅れを排除でき、特にゼロクロス近傍での波形歪を防止することができる。   For example, when the voltage across the detection resistor 21 is 0.1 V, the charge to be discharged in the conventional example is [Ccomp × 4.2 V], and in this embodiment, [Ccomp × 0.2 V]. It is smaller than the conventional example by about 1/20. As described above, the time required for this discharge is the time until the sense amplifier 22 can correctly determine the detected current value after the transition from the PWM off period to the PWM on period, that is, a detection delay. In the present embodiment, there are few charges to be discharged, and as a result, no detection delay occurs. Therefore, detection delay can be eliminated, and waveform distortion particularly near the zero cross can be prevented.

前記従来のステッピングモータ駆動装置の説明にて既述したとおり、巻線3の電流が残った状態で電流方向切替信号PHASEが切り替わり、巻線3の電流を反転する際には、巻線3の電流は接地から電源へと流れる。このとき、センスアンプ22にも接地から電流が逆流し、ひいては前記検出抵抗21にも接地から電流が逆流する。このため、検出抵抗21端には負電位が発生する。前記(1)の式で示した条件は、検出抵抗21端の電圧が接地電圧の場合に対するものであり、負電位に対しても検出遅れを排除するためには、下式(数2)の条件を満たす必要がある。   As already described in the description of the conventional stepping motor driving device, the current direction switching signal PHASE is switched while the current of the winding 3 remains, and when the current of the winding 3 is reversed, Current flows from ground to the power source. At this time, the current also flows back to the sense amplifier 22 from the ground, and as a result, the current also flows back to the detection resistor 21 from the ground. For this reason, a negative potential is generated at the end of the detection resistor 21. The condition shown by the equation (1) is for the case where the voltage at the end of the detection resistor 21 is the ground voltage. In order to eliminate the detection delay even for a negative potential, the following equation (Equation 2) is used. It is necessary to satisfy the conditions.

OFFSET≧(Vmin/α)+Vneg (2)
なお、増幅回路25の増幅率をα、第1のオフセット加算手段40によるオフセットをOFFSET、センスアンプ22が出力可能な最低電圧をVmin、検出抵抗21端に発生し得る最大の負電位をVnegとする。
OFFSET ≧ (Vmin / α) + Vneg (2)
The amplification factor of the amplifier circuit 25 is α, the offset by the first offset adding means 40 is OFFSET, the minimum voltage that can be output by the sense amplifier 22 is Vmin, and the maximum negative potential that can be generated at the end of the detection resistor 21 is Vneg. To do.

第1のオフセット加算手段40が、式(2)を満たすオフセットを加算することにより、電流方向切替信号PHASEが切り替わり、巻線3の電流を反転する際にも、検出遅れを排除して波形歪を防止することができる。   When the first offset adding means 40 adds an offset satisfying the expression (2), the current direction switching signal PHASE is switched, and even when the current of the winding 3 is inverted, the detection delay is eliminated and the waveform distortion is eliminated. Can be prevented.

次に、パルス幅変調制御部15に接続する第2のオフセット加算手段41について説明する。前記第1のオフセット加算手段40が加算するオフセットのため、給電電流測定手段20から出力される前記検出電流値は、実際には検出抵抗21を流れる電流量に相当する値からずれることになる。   Next, the second offset adding means 41 connected to the pulse width modulation control unit 15 will be described. Due to the offset added by the first offset adding means 40, the detected current value output from the feeding current measuring means 20 actually deviates from a value corresponding to the amount of current flowing through the detecting resistor 21.

図2(e)において、実線がオフセット加算後の検出電流値であり、破線がオフセット加算前の検出電流値である。図2(e)のA部に、電流が流れていないPWMオフ期間であっても、給電電流測定部の出力が、オフセットのため接地電圧にならない状況を示す。   In FIG. 2E, the solid line is the detected current value after the offset addition, and the broken line is the detected current value before the offset addition. FIG. 2E shows a state where the output of the feeding current measuring unit does not become the ground voltage due to the offset even in the PWM off period in which no current flows.

本実施形態では、第1のオフセット加算手段40が加算するオフセットによって、巻線3を流れる電流が電流目標値からずれることを防止するため、第2のオフセット加算手段41によるオフセットを電流目標値に加算する。図2(e)に示すように、給電電流測定手段20からの出力、すなわち増幅回路25からの出力は、第1のオフセット加算手段40が加算するオフセットと増幅回路25の増幅率を乗じた値だけ、破線に示した、実際に検出抵抗21を流れる電流量に相当する値からずれている。   In the present embodiment, in order to prevent the current flowing through the winding 3 from deviating from the current target value due to the offset added by the first offset adding means 40, the offset by the second offset adding means 41 is set to the current target value. to add. As shown in FIG. 2 (e), the output from the feeding current measuring means 20, that is, the output from the amplifier circuit 25 is a value obtained by multiplying the offset added by the first offset adding means 40 and the amplification factor of the amplifier circuit 25. However, it deviates from the value corresponding to the amount of current actually flowing through the detection resistor 21 as indicated by the broken line.

前記第2のオフセット加算手段41によって設けた電流目標値のオフセットを、第1のオフセット加算手段40が加算するオフセットと増幅回路25の増幅率を乗じた値と等しくすることにより、コンパレータ16へ実際に入力される電流目標値と電流検出値の両方が同値だけずれることになり、コンパレータ16へ入力される差電圧は、両オフセットがない場合と等しくなる。このため、コンパレータ16による電流目標値と電流検出値の大小判定は、両オフセットを設けない場合と変わらず、付加したオフセットによる検出電流のずれを防止できる。   By making the offset of the current target value provided by the second offset adding means 41 equal to the value obtained by multiplying the offset added by the first offset adding means 40 and the amplification factor of the amplifier circuit 25, the comparator 16 actually Both the current target value and the current detection value input to the same value are shifted by the same value, and the difference voltage input to the comparator 16 is equal to the case where there is no offset. For this reason, the magnitude determination of the current target value and the current detection value by the comparator 16 is the same as the case where both offsets are not provided, and it is possible to prevent the detection current from being shifted due to the added offset.

以上説明したとおり、第1の実施形態に係るステッピングモータ駆動装置によれば、センスアンプ22の入力へオフセットを付加することにより、検出遅れを排除でき、特にゼロクロス近傍での波形歪を防止することができる。また、センスアンプ22の入力に付加したオフセットをキャンセルすべく、第2のオフセットを付加することにより、付加したオフセットによる検出電流ずれを防止することができる。このことより、本実施形態において、ステッピングモータ駆動装置の低騒音化および低振動化が実現する。   As described above, according to the stepping motor driving apparatus according to the first embodiment, detection delay can be eliminated by adding an offset to the input of the sense amplifier 22, and waveform distortion especially in the vicinity of the zero cross can be prevented. Can do. Further, by adding the second offset in order to cancel the offset added to the input of the sense amplifier 22, it is possible to prevent a detection current shift due to the added offset. From this, in this embodiment, the noise reduction and the vibration reduction of the stepping motor driving device are realized.

(第2の実施形態)
本発明の第2の実施形態に係るステッピングモータ駆動装置は、第1の実施形態における第2のオフセット加算手段に代わりに、オフセット減算手段を設ける点が、第1の実施形態に係るステッピングモータ駆動装置と異なる。以下、図8と図9を参照しながら、主に第1の実施形態との違いを説明し、第1の実施形態と同一の動作については、詳しい説明を省略する。
(Second Embodiment)
The stepping motor driving apparatus according to the second embodiment of the present invention is provided with an offset subtracting means instead of the second offset adding means in the first embodiment, so that the stepping motor driving according to the first embodiment is provided. Different from the device. Hereinafter, the difference from the first embodiment will be mainly described with reference to FIGS. 8 and 9, and detailed description of the same operation as that of the first embodiment will be omitted.

図8は第2の実施形態に係るステッピングモータ駆動装置の構成例を示すブロック図、図9は第2の実施形態に係るオフセット減算手段の一例を示す図である。なお、ステッピングモータは複数相の巻線を有し、巻線毎に設けられる構成要素は各相で同一である。このため、1つの相の巻線3に設けられる構成要素についてのみ説明する。   FIG. 8 is a block diagram illustrating a configuration example of a stepping motor driving apparatus according to the second embodiment, and FIG. 9 is a diagram illustrating an example of an offset subtraction unit according to the second embodiment. The stepping motor has a plurality of phase windings, and the components provided for each winding are the same for each phase. Therefore, only the components provided in one phase winding 3 will be described.

図8に示す本実施形態に係るステッピングモータ駆動装置は、オフセット減算手段55を有する。   The stepping motor driving apparatus according to this embodiment shown in FIG.

図8に示す本実施形態において、電流目標値を示す信号は参照信号生成手段14から出力される電流目標値であり、検出電流値を示す信号は給電電流測定手段20の出力から、オフセット減算手段55によるオフセットを減算した結果である。オフセット減算手段55の詳細な動作と効用については後述する。コンパレータ16は、入力された検出電流値を示す信号と電流目標値を示す信号とを比較し、検出電流値を示す信号が電流目標値を示す信号を上回った時点で、フリップフロップ17をリセットして、PWMオフ期間へ遷移する。   In the present embodiment shown in FIG. 8, the signal indicating the current target value is the current target value output from the reference signal generating unit 14, and the signal indicating the detected current value is offset from the output of the feeding current measuring unit 20. This is the result of subtracting the offset by 55. Detailed operation and utility of the offset subtracting means 55 will be described later. The comparator 16 compares the input signal indicating the detected current value with the signal indicating the current target value, and resets the flip-flop 17 when the signal indicating the detected current value exceeds the signal indicating the current target value. Transition to the PWM off period.

図9(a)〜(d)にオフセット減算手段55によるオフセット減算の具体例を示す。   9A to 9D show specific examples of offset subtraction by the offset subtracting means 55. FIG.

図9(a)において、オフセット減算手段55は抵抗47と電流源48で構成される。
抵抗47の抵抗値と電流源48の電流値とで定まる電圧が減算するオフセットとなる。なお、抵抗47の代わりにダイオードを用いることも可能である。
In FIG. 9A, the offset subtracting means 55 includes a resistor 47 and a current source 48.
The voltage determined by the resistance value of the resistor 47 and the current value of the current source 48 is an offset to be subtracted. A diode may be used in place of the resistor 47.

図9(b)において、オフセット減算手段55は、電流源48とゲート印加電圧49とMOSトランジスタ50とで構成される。ゲート印加電圧49で定まるMOSトランジスタ50のオン抵抗と、電流源48の電流値とで定まる電圧が減算するオフセットとなる。MOSトランジスタ50は、PチャネルMOSトランジスタでも、NチャネルMOSトランジスタであっても実現可能である。   In FIG. 9B, the offset subtracting means 55 includes a current source 48, a gate applied voltage 49, and a MOS transistor 50. The voltage determined by the ON resistance of the MOS transistor 50 determined by the gate applied voltage 49 and the current value of the current source 48 is an offset to be subtracted. The MOS transistor 50 can be realized by either a P-channel MOS transistor or an N-channel MOS transistor.

図9(c)において、オフセット減算手段55は、MOSトランジスタ51と電流源52によるソースフォロアで構成され、ゲート−ソース間電圧が減算するオフセットとなる。MOSトランジスタ51によるソースフォロアの代わりに、バイポーラトランジスタによるエミッタフォロアを用いることも可能である。   In FIG. 9C, the offset subtracting means 55 is composed of a source follower composed of a MOS transistor 51 and a current source 52, and serves as an offset for subtracting the gate-source voltage. Instead of the source follower by the MOS transistor 51, an emitter follower by a bipolar transistor can be used.

図9(d)において、PチャンネルMOSトランジスタ56a〜56cと、NチャンネルMOSトランジスタ57a〜57cと、差動トランジスタ58a、58bと、電流源59とがコンパレータ16を構成する。オフセット減算手段55は、コンパレータ16を構成する差動トランジスタ58aと58bで構成される。差動トランジスタ58aと58bのサイズ、あるいは個数の差によって生じるオフセットが、減算するオフセットとなる。オフセットを、サイズもしくは個数の差によって生成するのではなく、差動トランジスタ58aと58bの片方の電流を加減して、差動トランジスタ58aと58bに流す電流を不平衡とすることによって生成することも可能である。   9D, P-channel MOS transistors 56a to 56c, N-channel MOS transistors 57a to 57c, differential transistors 58a and 58b, and a current source 59 constitute a comparator 16. The offset subtracting means 55 includes differential transistors 58 a and 58 b that constitute the comparator 16. An offset caused by the difference in the size or number of the differential transistors 58a and 58b is an offset to be subtracted. The offset may not be generated by the difference in size or number, but may be generated by adjusting the current of one of the differential transistors 58a and 58b to make the current flowing through the differential transistors 58a and 58b unbalanced. Is possible.

次に、本実施の形態の給電電流測定手段20の構成と動作について説明する。給電電流測定手段20は、トランジスタ6からトランジスタ9の導通によって電源1から巻線3へ供給される電流を検出して検出電流値として出力する。本実施形態における給電電流測定手段20は、検出手段である検出抵抗21と、増幅手段である増幅回路25と、第1のオフセット加算手段40とから構成される。   Next, the configuration and operation of the supply current measuring unit 20 of the present embodiment will be described. The feeding current measuring means 20 detects a current supplied from the power source 1 to the winding 3 by the conduction of the transistor 6 to the transistor 9 and outputs it as a detected current value. The feeding current measuring unit 20 in the present embodiment includes a detection resistor 21 that is a detection unit, an amplification circuit 25 that is an amplification unit, and a first offset addition unit 40.

また、増幅回路25は、センスアンプ22とゲイン設定抵抗23,24とから構成され、増幅回路25の増幅率、すなわちセンスアンプ22の入力から出力へのゲインはゲイン設定抵抗23,24で設定される。   The amplifier circuit 25 includes a sense amplifier 22 and gain setting resistors 23 and 24. The gain of the amplifier circuit 25, that is, the gain from the input to the output of the sense amplifier 22, is set by the gain setting resistors 23 and 24. The

図8においては、検出手段として検出抵抗21を用いた構成としたが、図4に示すように、ゲート印加電圧45を与えたときのMOSトランジスタ44のオン抵抗を用いて、図8における検出抵抗21と同様の作用を得ることも可能である。巻線3へ供給された電流は、検出抵抗21を通じて接地へ流入し、検出抵抗21端には、検出抵抗21の抵抗値と流入する電流で決まる電圧が発生する。検出抵抗21端に発生した電圧は、第1のオフセット加算手段40によって、オフセットを加算された後、増幅回路25を構成するセンスアンプ22の非反転入力端子へと入力される。センスアンプ22、すなわち増幅回路25は、入力電圧をゲイン倍に増幅した電圧をオフセット減算手段55へ出力する。   In FIG. 8, the detection resistor 21 is used as the detection means. However, as shown in FIG. 4, the detection resistance in FIG. 8 is obtained by using the on-resistance of the MOS transistor 44 when the gate applied voltage 45 is applied. It is also possible to obtain the same action as 21. The current supplied to the winding 3 flows to the ground through the detection resistor 21, and a voltage determined by the resistance value of the detection resistor 21 and the flowing current is generated at the end of the detection resistor 21. The voltage generated at the end of the detection resistor 21 is added to the offset by the first offset adding means 40 and then input to the non-inverting input terminal of the sense amplifier 22 constituting the amplifier circuit 25. The sense amplifier 22, that is, the amplifier circuit 25 outputs a voltage obtained by amplifying the input voltage by a gain multiple to the offset subtracting unit 55.

図8に示す本実施形態においても、前記第1の実施形態と同じく、PWMオフ期間中も第1のオフセット加算手段40によってセンスアンプのループが維持されているため、PWMオフ期間からPWMオン期間への遷移において、センスアンプのループが外れた状態から維持された状態への遷移が発生しない。   Also in the present embodiment shown in FIG. 8, since the sense amplifier loop is maintained by the first offset adding means 40 during the PWM off period as in the first embodiment, the PWM on period is changed from the PWM off period. In the transition to, the transition from the state where the loop of the sense amplifier is out of the maintained state does not occur.

第1の実施形態で既述したとおり、第1のオフセット加算手段40によるオフセットを、前述の式(1)と式(2)とを満たすオフセットとすることにより、電流方向切替信号PHASEが切り替わり、巻線3の電流を反転する際にも検出遅れを排除でき、特にゼロクロス近傍での波形歪を防止することができる。   As already described in the first embodiment, the current direction switching signal PHASE is switched by setting the offset by the first offset adding means 40 to be an offset that satisfies the above-described equations (1) and (2). Even when the current of the winding 3 is reversed, the detection delay can be eliminated, and waveform distortion particularly near the zero cross can be prevented.

次に、オフセット減算手段55について説明する。本実施形態においては、前記第1の実施形態における第2のオフセット加算手段が存在せず、代わりにオフセット減算手段55を設けている。本実施形態においても、第1の実施形態と同じく、第1のオフセット加算手段40が加算するオフセットのため、給電電流測定手段20からの出力値は、実際に検出抵抗21を流れる電流量に相当する値からずれることになる。給電電流測定手段20からの出力は、オフセット減算手段55へ入力され、巻線3を流れる電流が電流目標値からずれることを防止するため、オフセット減算手段55によるオフセットを減算した値を検出電流値としてコンパレータ16へ出力する。   Next, the offset subtracting means 55 will be described. In the present embodiment, the second offset adding means in the first embodiment does not exist, and an offset subtracting means 55 is provided instead. Also in the present embodiment, the output value from the feeding current measuring unit 20 corresponds to the amount of current actually flowing through the detection resistor 21 because of the offset added by the first offset adding unit 40 as in the first embodiment. It will deviate from the value to be. The output from the feeding current measuring means 20 is input to the offset subtracting means 55, and the value obtained by subtracting the offset by the offset subtracting means 55 is detected current value in order to prevent the current flowing through the winding 3 from deviating from the current target value. To the comparator 16.

第1の実施形態にて説明したように、給電電流測定手段20からの出力、すなわち増幅回路25からの出力は、第1のオフセット加算手段40が加算するオフセットに増幅回路25の増幅率を乗じた値だけ、図2における破線に示した実際に検出抵抗21を流れる電流量に相当する値からずれている。   As described in the first embodiment, the output from the feeding current measuring unit 20, that is, the output from the amplifier circuit 25 is obtained by multiplying the offset added by the first offset adding unit 40 by the amplification factor of the amplifier circuit 25. This value deviates from the value corresponding to the amount of current actually flowing through the detection resistor 21 shown by the broken line in FIG.

前記オフセット減算手段55によるオフセットを、第1のオフセット加算手段40が加算するオフセットに増幅回路25の増幅率を乗じた値と等しくすることにより、第1のオフセット加算手段40が加算するオフセットは、オフセット減算手段55が減算するオフセットで±0に打ち消される。このため、コンパレータ16による電流目標値と電流検出値の大小判定は、両オフセットを設けない場合と変わらず、付加したオフセットによる検出電流ずれを防止することができる。   By making the offset by the offset subtracting means 55 equal to the value obtained by multiplying the offset added by the first offset adding means 40 by the amplification factor of the amplifier circuit 25, the offset added by the first offset adding means 40 is The offset subtracted by the offset subtracting means 55 is canceled to ± 0. For this reason, the magnitude determination of the current target value and the current detection value by the comparator 16 is the same as when both offsets are not provided, and a detection current deviation due to the added offset can be prevented.

以上説明したとおり、第2の実施形態に係るステッピングモータ駆動装置によると、センスアンプ22の入力へオフセットを付加することにより検出遅れを排除でき、特にゼロクロス近傍での波形歪を防止することができる。また、センスアンプ22の入力へ付加したオフセットをキャンセルするためオフセットを減算することにより、付加したオフセットによる検出電流ずれを防止することができる。このことより、本実施形態において、ステッピングモータ駆動装置の低騒音化および低振動化が実現する。   As described above, according to the stepping motor driving apparatus according to the second embodiment, detection delay can be eliminated by adding an offset to the input of the sense amplifier 22, and waveform distortion particularly near the zero cross can be prevented. . Further, by subtracting the offset to cancel the offset added to the input of the sense amplifier 22, it is possible to prevent a detection current shift due to the added offset. From this, in this embodiment, the noise reduction and the vibration reduction of the stepping motor driving device are realized.

(第3の実施形態)
本発明の第3の実施形態に係るステッピングモータ駆動装置は、第1の実施形態における第2のオフセット加算手段を設けない点が、第1の実施形態に係るステッピングモータ駆動装置と異なる。
(Third embodiment)
The stepping motor driving apparatus according to the third embodiment of the present invention is different from the stepping motor driving apparatus according to the first embodiment in that the second offset adding means in the first embodiment is not provided.

以下、図10を参照しながら、主に第1の実施形態との違いを説明し、第1の実施形態と同一の動作については、詳しい説明は省略する。   Hereinafter, the difference from the first embodiment will be mainly described with reference to FIG. 10, and detailed description of the same operations as those of the first embodiment will be omitted.

図10は、本発明の第3の実施形態に係るステッピングモータ駆動装置の構成例を示すブロック図である。なお、ステッピングモータは複数相の巻線を有し、巻線毎に設けられる構成要素は各相で同一である。このため、1つの相の巻線に設けられる構成要素についてのみ説明する。   FIG. 10 is a block diagram showing a configuration example of a stepping motor driving apparatus according to the third embodiment of the present invention. The stepping motor has a plurality of phase windings, and the components provided for each winding are the same for each phase. Therefore, only the components provided in one phase winding will be described.

コンパレータ16へは、検出電流値を示す信号と電流目標値を示す信号が入力される。図10に示す本実施形態において、電流目標値を示す信号は、参照信号生成手段14から出力される電流目標値であり、検出電流値を示す信号は給電電流測定手段20の出力である。コンパレータ16は、入力された検出電流値を示す信号と、電流目標値を示す信号とを比較し、検出電流値を示す信号が、電流目標値を示す信号を上回った時点で、フリップフロップ17をリセットし、PWMオフ期間へ遷移する。   A signal indicating the detected current value and a signal indicating the current target value are input to the comparator 16. In the present embodiment illustrated in FIG. 10, the signal indicating the current target value is the current target value output from the reference signal generating unit 14, and the signal indicating the detected current value is the output of the feeding current measuring unit 20. The comparator 16 compares the input signal indicating the detected current value with the signal indicating the current target value. When the signal indicating the detected current value exceeds the signal indicating the current target value, the comparator 16 Reset and transition to PWM off period.

次に、給電電流測定手段20の構成と動作について説明する。   Next, the configuration and operation of the feeding current measuring unit 20 will be described.

給電電流測定手段20は、トランジスタ6からトランジスタ9の導通によって、電源1から巻線3へ供給される電流を検出し、検出電流値として出力する。本実施形態における給電電流測定手段20は、検出手段である検出抵抗21と、増幅手段である増幅回路25と、第1のオフセット加算手段40とから構成される。   The feeding current measuring means 20 detects the current supplied from the power source 1 to the winding 3 by the conduction of the transistor 6 to the transistor 9 and outputs it as a detected current value. The feeding current measuring unit 20 in the present embodiment includes a detection resistor 21 that is a detection unit, an amplification circuit 25 that is an amplification unit, and a first offset addition unit 40.

また、増幅回路25は、センスアンプ22と、ゲイン設定抵抗23,24とから構成され、増幅回路25の増幅率、すなわちセンスアンプ22の入力から出力へのゲインは、ゲイン設定抵抗23,24で設定される。   The amplifier circuit 25 includes a sense amplifier 22 and gain setting resistors 23 and 24. The gain of the amplifier circuit 25, that is, the gain from the input to the output of the sense amplifier 22, is determined by the gain setting resistors 23 and 24. Is set.

図10においては、検出手段として検出抵抗21を用いた構成としたが、図4に示すように、ゲート印加電圧45を与えたときのMOSトランジスタ44のオン抵抗を用いて、図10における検出抵抗21と同様の作用を得ることも可能である。巻線3へ供給された電流は検出抵抗21を通じて接地へ流入し、検出抵抗21端には検出抵抗21の抵抗値と流入する電流で決まる電圧が発生する。検出抵抗21端に発生した電圧は、第1のオフセット加算手段40によって、オフセットを加算された後、増幅回路25を構成するセンスアンプ22の非反転入力端子へと入力される。センスアンプ22、すなわち増幅回路25は、入力電圧をゲイン倍に増幅した電圧を、検出電流値としてコンパレータ16へ出力する。   In FIG. 10, the detection resistor 21 is used as the detection means. However, as shown in FIG. 4, the detection resistance in FIG. 10 is obtained by using the ON resistance of the MOS transistor 44 when the gate applied voltage 45 is applied. It is also possible to obtain the same action as 21. The current supplied to the winding 3 flows to the ground through the detection resistor 21, and a voltage determined by the resistance value of the detection resistor 21 and the flowing current is generated at the end of the detection resistor 21. The voltage generated at the end of the detection resistor 21 is added to the offset by the first offset adding means 40 and then input to the non-inverting input terminal of the sense amplifier 22 constituting the amplifier circuit 25. The sense amplifier 22, that is, the amplifier circuit 25 outputs a voltage obtained by amplifying the input voltage by a gain multiple to the comparator 16 as a detected current value.

図10に示す第3の実施形態においても、第1の実施形態と同じく、PWMオフ期間中も第1のオフセット加算手段40によって、センスアンプのループが維持されているため、PWMオフ期間からPWMオン期間への遷移において、センスアンプのループが外れた状態から維持された状態への遷移が発生しない。   Also in the third embodiment shown in FIG. 10, since the sense amplifier loop is maintained by the first offset adding means 40 during the PWM off period as in the first embodiment, the PWM is started from the PWM off period. In the transition to the ON period, the transition from the state where the loop of the sense amplifier is out of the maintained state does not occur.

第1の実施形態で既述したとおり、第1のオフセット加算手段40によるオフセットを、前述の式(1)と式(2)を満たすオフセットとすることにより、電流方向切替信号PHASEが切り替わり、巻線3の電流を反転する際にも検出遅れを排除でき、特にゼロクロス近傍での波形歪を防止することができる。   As already described in the first embodiment, the current direction switching signal PHASE is switched by setting the offset by the first offset adding means 40 to an offset that satisfies the above-described formulas (1) and (2). Even when the current of the line 3 is reversed, detection delay can be eliminated, and waveform distortion particularly near the zero cross can be prevented.

本実施形態においても、第1の実施形態と同じく、第1のオフセット加算手段40が加算するオフセットのため、給電電流測定手段20からの出力値は、実際に前記検出抵抗21を流れる電流量に相当する値からずれることになる。第1のオフセット加算手段40が加算するオフセットをoffsetとし、検出抵抗21の抵抗値をRcsとするとき、検出電流のずれは[offset/Rcs]であり、実際に検出抵抗21を流れる電流量が、電流目標値より小さくなる方向にずれが生じる。   Also in this embodiment, since the offset added by the first offset adding means 40 is the same as in the first embodiment, the output value from the feeding current measuring means 20 is the current amount actually flowing through the detection resistor 21. It will deviate from the corresponding value. When the offset added by the first offset adding means 40 is offset and the resistance value of the detection resistor 21 is Rcs, the deviation of the detection current is [offset / Rcs], and the amount of current actually flowing through the detection resistor 21 is A deviation occurs in a direction smaller than the current target value.

本実施形態においては、第1の実施形態における第2のオフセット加算手段が存在せず、また第2の実施形態におけるオフセット減算手段も存在しないため、巻線3を流れる電流の電流目標値からのずれをキャンセルすることができない。検出電流のずれが小さく、該ずれが許容可能な場合には、構成要素削減の観点から本実施形態が有用である。   In the present embodiment, the second offset addition means in the first embodiment does not exist, and the offset subtraction means in the second embodiment does not exist, so the current flowing through the winding 3 from the current target value The deviation cannot be canceled. In the case where the deviation of the detection current is small and the deviation is permissible, this embodiment is useful from the viewpoint of reducing the number of components.

また、実際に検出抵抗21を流れる電流量において、電流目標値より小さくなる方向にずれが生じるということは、電流目標値が0Aを示すときに、巻線3を流れる電流がばらつき等に依存せず、確実に0Aとなることである。第1のオフセット加算手段40が加算するオフセットを、巻線3を流れる電流が確実に0Aとなることを保証するオフセットとして用いることが可能であり、電流目標値が0Aを示すときに、巻線3を流れる電流が確実に0Aとなることを保証する場合にも本実施形態が有用である。   Further, the fact that the amount of current actually flowing through the detection resistor 21 is shifted in a direction smaller than the current target value means that when the current target value indicates 0 A, the current flowing through the winding 3 depends on variations and the like. It is surely to be 0A. The offset added by the first offset adding means 40 can be used as an offset for guaranteeing that the current flowing through the winding 3 is 0A. When the current target value indicates 0A, the winding This embodiment is also useful when it is guaranteed that the current flowing through 3 is surely 0A.

以上説明したとおり、第3の実施形態に係るステッピングモータ駆動装置によれば、センスアンプ22の入力へオフセットを付加することにより、検出遅れを排除でき、特にゼロクロス近傍での波形歪を防止することができる。なお、センスアンプ22の入力へ付加したオフセットによる検出電流ずれが生じるが、反面、付加したオフセットによって、巻線3を流れる電流が確実に0Aとなることを保証することができる。このことより、本実施形態において、ステッピングモータ駆動装置の低騒音化および低振動化が実現する。   As described above, according to the stepping motor driving apparatus according to the third embodiment, by adding an offset to the input of the sense amplifier 22, detection delay can be eliminated, and waveform distortion particularly near the zero cross can be prevented. Can do. Although a detection current shift occurs due to the offset added to the input of the sense amplifier 22, on the other hand, it can be ensured that the current flowing through the winding 3 is surely 0 A by the added offset. From this, in this embodiment, the noise reduction and the vibration reduction of the stepping motor driving device are realized.

(第4の実施形態)
本発明の第4の実施形態に係るステッピングモータ駆動装置は、第2のオフセット加算手段が存在せず、検出手段の出力または第1のオフセット加算手段の出力のいずれかを選択し、後段へ出力する選択手段(セレクタ)と、パルス幅変調制御手段がスイッチング手段を非導通状態としたことを判別し、その判別結果にしたがい選択手段を制御するセレクタ駆動信号生成部とを設ける点が、第1の実施形態に係るステッピングモータ駆動装置と異なる。
(Fourth embodiment)
In the stepping motor driving apparatus according to the fourth embodiment of the present invention, the second offset adding means does not exist, and either the output of the detecting means or the output of the first offset adding means is selected and output to the subsequent stage. The first means is that a selection means (selector) that performs the determination and that the pulse width modulation control means determines that the switching means has been made non-conductive, and a selector drive signal generator that controls the selection means according to the determination result. This is different from the stepping motor driving apparatus according to the embodiment.

以下、図11,図12を参照しながら、主に第1の実施形態との違いを説明し、第1の実施形態と同一の動作については、詳しい説明を省略する。   Hereinafter, the difference from the first embodiment will be mainly described with reference to FIGS. 11 and 12, and detailed description of the same operation as that of the first embodiment will be omitted.

図11は本発明の第4の実施形態に係るステッピングモータ駆動装置の構成例を示すブロック図である。ステッピングモータ駆動装置はセレクタ65と、セレクタ駆動信号生成部66とを含む。なお、ステッピングモータは複数相の巻線を有し、巻線毎に設けられる構成要素は各相で同一である。このため、1つの相の巻線に設けられる構成要素についてのみ説明する。   FIG. 11 is a block diagram showing a configuration example of a stepping motor driving apparatus according to the fourth embodiment of the present invention. The stepping motor drive device includes a selector 65 and a selector drive signal generator 66. The stepping motor has a plurality of phase windings, and the components provided for each winding are the same for each phase. Therefore, only the components provided in one phase winding will be described.

また、図12(a)〜(c)は第4の実施形態に係るステッピングモータ駆動装置の波形図である。   12A to 12C are waveform diagrams of the stepping motor driving apparatus according to the fourth embodiment.

図11に示す第4の実施形態において、コンパレータ16へは、検出電流値を示す信号と電流目標値を示す信号が入力される。電流目標値を示す信号は参照信号生成手段14から出力される電流目標値である。検出電流値を示す信号は検出抵抗21の出力または第1のオフセット加算手段40の出力のいずれかを選択し、後段へ出力するセレクタ65の出力である。セレクタ65の詳細な動作と効用については後述する。コンパレータ16は、入力された検出電流値を示す信号と電流目標値を示す信号とを比較し、検出電流値を示す信号が電流目標値を示す信号を上回った時点で、フリップフロップ17をリセットし、PWMオフ期間へ遷移する。   In the fourth embodiment shown in FIG. 11, a signal indicating the detected current value and a signal indicating the current target value are input to the comparator 16. The signal indicating the current target value is the current target value output from the reference signal generating unit 14. The signal indicating the detected current value is the output of the selector 65 that selects either the output of the detection resistor 21 or the output of the first offset adding means 40 and outputs it to the subsequent stage. Detailed operation and utility of the selector 65 will be described later. The comparator 16 compares the input signal indicating the detected current value with the signal indicating the current target value, and resets the flip-flop 17 when the signal indicating the detected current value exceeds the signal indicating the current target value. , Transition to the PWM off period.

次に、給電電流測定手段20の構成と動作について説明する。給電電流測定手段20は、トランジスタ6からトランジスタ9の導通によって、電源1から巻線3へ供給される電流を検出し、検出電流値として出力する。本実施形態における給電電流測定手段20は、検出手段である検出抵抗21と、増幅手段である増幅回路25と、第1のオフセット加算手段40と、セレクタ65とから構成される。   Next, the configuration and operation of the feeding current measuring unit 20 will be described. The feeding current measuring means 20 detects the current supplied from the power source 1 to the winding 3 by the conduction of the transistor 6 to the transistor 9 and outputs it as a detected current value. The feeding current measuring unit 20 in the present embodiment includes a detection resistor 21 as a detection unit, an amplification circuit 25 as an amplification unit, a first offset addition unit 40, and a selector 65.

また、増幅回路25は、センスアンプ22と、ゲイン設定抵抗23と24とから構成され、増幅回路25の増幅率、すなわち、センスアンプ22の入力から出力へのゲインは、ゲイン設定抵抗23,24で設定される。   The amplifier circuit 25 includes a sense amplifier 22 and gain setting resistors 23 and 24. The amplification factor of the amplifier circuit 25, that is, the gain from the input to the output of the sense amplifier 22, is the gain setting resistors 23 and 24. Set by.

図11において、検出手段として検出抵抗21を用いた構成としたが、図4に示すように、ゲート印加電圧45を与えたときのMOSトランジスタ44のオン抵抗を用いて、図11における検出抵抗21と同様の作用を得ることも可能である。   11, the detection resistor 21 is used as the detection means. However, as shown in FIG. 4, the detection resistor 21 in FIG. 11 is used by using the on-resistance of the MOS transistor 44 when the gate application voltage 45 is applied. It is also possible to obtain the same action.

前記巻線3へ供給された電流は、検出抵抗21を通じて接地へ流入し、検出抵抗21端には、検出抵抗21の抵抗値と流入する電流で決まる電圧が発生する。検出抵抗21端に発生した電圧は、第1のオフセット加算手段40によってオフセットを加算された後、セレクタ65の一方の端子へ入力される。また、セレクタ65の他方の端子へは、検出抵抗21端に発生した電圧が入力される。   The current supplied to the winding 3 flows to the ground through the detection resistor 21, and a voltage determined by the resistance value of the detection resistor 21 and the flowing current is generated at the end of the detection resistor 21. The voltage generated at the end of the detection resistor 21 is added with an offset by the first offset adding means 40 and then input to one terminal of the selector 65. The voltage generated at the end of the detection resistor 21 is input to the other terminal of the selector 65.

前記セレクタ65は、セレクタ駆動信号生成部66からの指令に応じて、増幅回路25を構成するセンスアンプ22の非反転入力端子へ、オフセットが加算された信号またはオフセットが加算されていない信号のいずれかを出力する。センスアンプ22、すなわち増幅回路25は、入力電圧をゲイン倍に増幅した電圧を検出電流値として、コンパレータ16へ出力する。PWMオフ期間からPWMオン期間への遷移において、セレクタ65が、センスアンプ22へ第1のオフセット加算手段40の出力を導通させている限りは、第1の実施形態と同じく第1のオフセット加算手段40によって、センスアンプ22のループが維持されているため、センスアンプ22のループが外れた状態から維持された状態への遷移が発生しない。すなわち、検出遅れを排除し、波形歪を防止することができる。   In response to a command from the selector drive signal generator 66, the selector 65 is either a signal with an offset added or a signal without an offset added to the non-inverting input terminal of the sense amplifier 22 constituting the amplifier circuit 25. Is output. The sense amplifier 22, that is, the amplifier circuit 25 outputs a voltage obtained by amplifying the input voltage by a gain multiple to the comparator 16 as a detected current value. As long as the selector 65 makes the output of the first offset adding means 40 conductive to the sense amplifier 22 in the transition from the PWM off period to the PWM on period, the first offset adding means is the same as in the first embodiment. Since the loop of the sense amplifier 22 is maintained by 40, the transition from the state where the loop of the sense amplifier 22 is removed to the state where it is maintained does not occur. That is, detection delay can be eliminated and waveform distortion can be prevented.

前記セレクタ駆動信号生成部66が前記セレクタ65の選択動作を制御するタイミングについて、図12(a)〜図12(c)を参照して説明する。   The timing at which the selector drive signal generator 66 controls the selection operation of the selector 65 will be described with reference to FIGS. 12 (a) to 12 (c).

図12(a)に、セレクタ65が、PWMオフ期間において第1のオフセット加算手段40の出力を導通させ、残期間において検出抵抗21の出力を導通させた場合の波形を示す。   FIG. 12A shows a waveform when the selector 65 conducts the output of the first offset adding means 40 in the PWM off period and conducts the output of the detection resistor 21 in the remaining period.

図12(a)において、セレクタ65が第1のオフセット加算手段40の出力を選択し、導通させる場合におけるセレクタ駆動信号生成部66の出力を「A」とする。また、セレクタ65が検出抵抗21の出力を選択し、導通させる場合におけるセレクタ駆動信号生成部66の出力を「B」とする。PWMオフ期間中、セレクタ駆動信号生成部66出力が「A」を出力し、第1のオフセット加算手段40の出力を導通させるため、第1の実施形態において説明したとおり、センスアンプ22のループが維持される。PWMオン期間中、セレクタ駆動信号生成部66出力が「B」を出力し、検出抵抗21の出力を導通させる。PWMオン期間中、検出抵抗21には電流が流れるため、センスアンプ22のループが維持され、センスアンプ22のループが外れた状態から維持された状態への遷移が発生しない。すなわち検出遅れを排除し、波形歪を防止することができる。   In FIG. 12A, the output of the selector drive signal generator 66 when the selector 65 selects the output of the first offset addition means 40 and turns it on is “A”. Further, when the selector 65 selects the output of the detection resistor 21 and makes it conductive, the output of the selector drive signal generation unit 66 is “B”. During the PWM off period, the output of the selector drive signal generator 66 outputs “A”, and the output of the first offset adding means 40 is made conductive. Therefore, as described in the first embodiment, the loop of the sense amplifier 22 is Maintained. During the PWM ON period, the output of the selector drive signal generator 66 outputs “B”, and the output of the detection resistor 21 is made conductive. Since a current flows through the detection resistor 21 during the PWM ON period, the loop of the sense amplifier 22 is maintained, and the transition from the state where the loop of the sense amplifier 22 is removed to the state where it is maintained does not occur. That is, detection delay can be eliminated and waveform distortion can be prevented.

また、PWMオン期間中には、第1のオフセット加算手段40を介さず、検出抵抗21の出力がセンスアンプ22へ入力されるため、第1のオフセット加算手段40による検出電流ずれも発生しない。ただし、電流方向切替信号PHASEが切り替わり、巻線3の電流を反転する際、検出抵抗21に負電位が発生すれば検出遅れが発生するが、負電位が消失すれば本検出遅れも消失する。   Further, since the output of the detection resistor 21 is input to the sense amplifier 22 without going through the first offset addition means 40 during the PWM ON period, the detection current deviation by the first offset addition means 40 does not occur. However, when the current direction switching signal PHASE is switched and the current of the winding 3 is inverted, a detection delay occurs if a negative potential is generated in the detection resistor 21, but this detection delay disappears if the negative potential disappears.

図12(b)に、セレクタ65がPWMオフ期間からPWMオン期間へ遷移する前の所定の時間において、第1のオフセット加算手段40の出力を導通させ、残期間において検出抵抗21の出力を導通させた場合の波形を示す。   In FIG. 12B, the output of the first offset adding means 40 is turned on for a predetermined time before the selector 65 transitions from the PWM off period to the PWM on period, and the output of the detection resistor 21 is turned on for the remaining period. The waveform when this is done is shown.

図12(b)においても、セレクタ65が第1のオフセット加算手段40の出力を選択し、導通させる場合におけるセレクタ駆動信号生成部66の出力を「A」とする。また、セレクタ65が検出抵抗21の出力を選択し、導通させる場合におけるセレクタ駆動信号生成部66の出力を「B」とする。PWMオフ期間からPWMオン期間へ遷移する前の所定の時間、セレクタ駆動信号生成部66の出力が「A」を出力し、第1のオフセット加算手段40の出力を導通させるため、第1の実施形態において説明したとおり、センスアンプ22のループが維持される。   Also in FIG. 12B, the output of the selector drive signal generator 66 when the selector 65 selects the output of the first offset addition means 40 and makes it conductive is “A”. Further, when the selector 65 selects the output of the detection resistor 21 and makes it conductive, the output of the selector drive signal generation unit 66 is “B”. Since the output of the selector drive signal generation unit 66 outputs “A” for a predetermined time before the transition from the PWM off period to the PWM on period, the output of the first offset adding means 40 is made conductive. As described in the embodiment, the loop of the sense amplifier 22 is maintained.

続くPWMオン期間中、セレクタ駆動信号生成部66の出力が「B」を出力し、検出抵抗21の出力を導通させる。PWMオン期間中、検出抵抗21には電流が流れるため、センスアンプ22のループが維持され、センスアンプ22のループが外れた状態から維持された状態への遷移が発生しない。すなわち、検出遅れを排除し、波形歪を防止することができる。   During the subsequent PWM ON period, the output of the selector drive signal generator 66 outputs “B”, and the output of the detection resistor 21 is made conductive. Since a current flows through the detection resistor 21 during the PWM ON period, the loop of the sense amplifier 22 is maintained, and the transition from the state where the loop of the sense amplifier 22 is removed to the state where it is maintained does not occur. That is, detection delay can be eliminated and waveform distortion can be prevented.

ただし、PWMオフ期間かつセレクタ駆動信号生成部66の出力が「B」を出力している期間には、センスアンプ22のループが外れているため、PWMオフ期間からPWMオン期間へ遷移する前の所定の時間は、センスアンプ22のループが外れた状態から維持された状態への遷移に要する時間以上確保する必要がある。さもなければ、センスアンプ22のループが外れた状態のまま、PWMオフ期間からPWMオン期間への遷移を迎えることになり、検出遅れが生じる。   However, since the sense amplifier 22 is out of the loop during the PWM off period and the output of the selector drive signal generation unit 66 outputs “B”, it is before the transition from the PWM off period to the PWM on period. The predetermined time needs to be secured more than the time required for the transition from the state in which the sense amplifier 22 is out of the loop to the maintained state. Otherwise, the transition from the PWM off period to the PWM on period is reached with the sense amplifier 22 being out of the loop, and a detection delay occurs.

なお、PWMオン期間中には、第1のオフセット加算手段40を介さず、検出抵抗21の出力が、センスアンプ22へ入力されるため、第1のオフセット加算手段40による検出電流ずれも発生しない。ただし、電流方向切替信号PHASEが切り替わり、巻線3の電流を反転する際、検出抵抗21に負電位が発生すれば検出遅れが発生するが、負電位が消失すれば本検出遅れも消失する。   During the PWM ON period, the output of the detection resistor 21 is input to the sense amplifier 22 without going through the first offset addition means 40, so that a detection current deviation by the first offset addition means 40 does not occur. . However, when the current direction switching signal PHASE is switched and the current of the winding 3 is inverted, a detection delay occurs if a negative potential is generated in the detection resistor 21, but this detection delay disappears if the negative potential disappears.

図12(c)に、セレクタ65が、PWMオフ期間と、該PWMオフ期間からPWMオン期間へ遷移した後の所定の時間とにおいて、第1のオフセット加算手段40の出力を導通させ、残期間において検出抵抗21の出力を導通させた場合の波形を示す。   In FIG. 12C, the selector 65 makes the output of the first offset adding means 40 conductive during the PWM off period and a predetermined time after transition from the PWM off period to the PWM on period, and the remaining period. Shows the waveform when the output of the detection resistor 21 is conducted.

図12(c)においても、セレクタ65が、第1のオフセット加算手段40の出力を選択し、導通させる場合におけるセレクタ駆動信号生成部66出力を「A」とする。また、セレクタ65が検出抵抗21の出力を選択し、導通させる場合におけるセレクタ駆動信号生成部66の出力を「B」とする。PWMオフ期間と、該PWMオフ期間からPWMオン期間へ遷移した後の所定の時間とにおいて、セレクタ駆動信号生成部66の出力が「A」を出力し、第1のオフセット加算手段40の出力を導通させるため、第1の実施形態において説明したとおり、センスアンプ22のループが維持される。PWMオフ期間からPWMオン期間へ遷移した後の前記所定の時間経過後、セレクタ駆動信号生成部66出力が「B」を出力し、検出抵抗21の出力を導通させる。PWMオン期間中、検出抵抗21には電流が流れるため、センスアンプ22のループが維持され、センスアンプ22のループが外れた状態から維持された状態への遷移が発生しない。すなわち、検出遅れを排除し、波形歪を防止することができる。   Also in FIG. 12C, the selector drive signal generation unit 66 output when the selector 65 selects the output of the first offset addition means 40 and makes it conductive is “A”. Further, when the selector 65 selects the output of the detection resistor 21 and makes it conductive, the output of the selector drive signal generation unit 66 is “B”. In the PWM off period and a predetermined time after transition from the PWM off period to the PWM on period, the output of the selector drive signal generator 66 outputs “A”, and the output of the first offset adding means 40 is output. In order to conduct, the loop of the sense amplifier 22 is maintained as described in the first embodiment. After the predetermined time has elapsed after the transition from the PWM off period to the PWM on period, the output of the selector drive signal generator 66 outputs “B”, and the output of the detection resistor 21 is made conductive. Since a current flows through the detection resistor 21 during the PWM ON period, the loop of the sense amplifier 22 is maintained, and the transition from the state where the loop of the sense amplifier 22 is removed to the state where it is maintained does not occur. That is, detection delay can be eliminated and waveform distortion can be prevented.

なお、PWMオン期間中には、第1のオフセット加算手段40を介さず、検出抵抗21の出力がセンスアンプへ入力されるため、第1のオフセット加算手段40による検出電流ずれも発生しないが、PWMオン期間かつセレクタ駆動信号生成部66の出力が「A」を出力している期間には、第1のオフセット加算手段40による検出電流ずれが発生する。その反面、電流方向切替信号PHASEが切り替わり、巻線3の電流を反転する際、検出抵抗21に発生した負電位が消失するまでの時間以上、セレクタ駆動信号生成部66の出力が「A」を出力することにより、検出抵抗21に発生する負電位に対しても、センスアンプ22のループが維持されるため、検出遅れを排除し、波形歪を防止することができる。   Note that, during the PWM ON period, since the output of the detection resistor 21 is input to the sense amplifier without passing through the first offset addition means 40, a detection current deviation by the first offset addition means 40 does not occur. During the PWM ON period and the period during which the output of the selector drive signal generation unit 66 outputs “A”, a detection current deviation by the first offset adding means 40 occurs. On the other hand, when the current direction switching signal PHASE is switched and the current of the winding 3 is reversed, the output of the selector drive signal generation unit 66 is “A” for a time longer than the time until the negative potential generated in the detection resistor 21 disappears. By outputting, since the loop of the sense amplifier 22 is maintained even for the negative potential generated in the detection resistor 21, detection delay can be eliminated and waveform distortion can be prevented.

また、図12(c)の例では、PWMオフ期間の全期間においてセレクタ65により第1のオフセット加算手段40の出力が選択されたが、PWMオフ期間の一部の期間において第1のオフセット加算手段40の出力が選択されてもよい。すなわち、PWMオフ期間からPWMオン期間へ遷移する前の所定期間において第1のオフセット加算手段40の出力が選択され、PWMオフ期間の残りの期間においては検出抵抗21の出力が選択されてもよい。   In the example of FIG. 12C, the output of the first offset adding means 40 is selected by the selector 65 in the entire PWM off period, but the first offset addition is performed in a part of the PWM off period. The output of the means 40 may be selected. That is, the output of the first offset adding means 40 may be selected in a predetermined period before the transition from the PWM off period to the PWM on period, and the output of the detection resistor 21 may be selected in the remaining period of the PWM off period. .

以上説明したとおり、第4の実施形態に係るステッピングモータ駆動装置によると、PWMオフ期間からPWMオン期間への遷移において、センスアンプ22の入力へオフセットを付加することで、PWMオフ期間からPWMオン期間への遷移する際の検出遅れを排除でき、特にゼロクロス近傍での波形歪を防止できる。また、PWMオン期間の電流検出時にはセンスアンプ22の入力へオフセットを付加しないことにより、オフセットによる検出電流ずれを防止できる。このことより、本実施形態において、ステッピングモータ駆動装置の低騒音化および低振動化が実現する。   As described above, according to the stepping motor drive apparatus according to the fourth embodiment, the offset is added to the input of the sense amplifier 22 in the transition from the PWM off period to the PWM on period, so that the PWM on period is changed from the PWM off period. Detection delay at the time of transition to a period can be eliminated, and waveform distortion particularly near the zero cross can be prevented. In addition, when a current is detected during the PWM on period, an offset is not added to the input of the sense amplifier 22, thereby preventing a detection current shift due to the offset. From this, in this embodiment, the noise reduction and the vibration reduction of the stepping motor driving device are realized.

(第5の実施形態)
本発明の第5の実施形態に係るステッピングモータ駆動装置は、前記第4の実施形態においてセレクタ駆動信号生成部が、パルス幅変調制御手段にてスイッチング手段を非導通状態としたことに加えて、巻線電流の方向切替が指令されたことを判別する点が、第4の実施形態に係るステッピングモータ駆動装置と異なる。以下、図13,図14を参照しながら、主に第4の実施形態との違いを説明し、第4の実施形態と同一の動作については、詳しい説明を省略する。
(Fifth embodiment)
In the stepping motor drive device according to the fifth exemplary embodiment of the present invention, in addition to the selector drive signal generation unit in the fourth exemplary embodiment, the switching unit is made non-conductive by the pulse width modulation control unit, It differs from the stepping motor drive device according to the fourth embodiment in that it is determined that the direction switching of the winding current has been commanded. Hereinafter, the difference from the fourth embodiment will be mainly described with reference to FIGS. 13 and 14, and detailed description of the same operation as that of the fourth embodiment will be omitted.

図13は本発明の第5の実施形態に係るステッピングモータ駆動装置の構成例を示すブロック図である。なお、ステッピングモータは複数相の巻線を有し、巻線毎に設けられる構成要素は各相で同一である。このため、1つの相の巻線に設けられる構成要素についてのみ説明する。図14は第5の実施形態に係るステッピングモータ駆動装置の波形図である。   FIG. 13 is a block diagram showing a configuration example of a stepping motor driving apparatus according to the fifth embodiment of the present invention. The stepping motor has a plurality of phase windings, and the components provided for each winding are the same for each phase. Therefore, only the components provided in one phase winding will be described. FIG. 14 is a waveform diagram of the stepping motor driving apparatus according to the fifth embodiment.

図13に示すように、第5の実施形態に係るステッピングモータ駆動装置においては、セレクタ駆動信号生成部66に電流方向切替信号PHASEが入力され、第4の実施形態における制御に加えて、電流方向切替信号PHASEに基づいたセレクタ65の制御を行う。   As shown in FIG. 13, in the stepping motor drive apparatus according to the fifth embodiment, the current direction switching signal PHASE is input to the selector drive signal generation unit 66, and in addition to the control in the fourth embodiment, the current direction The selector 65 is controlled based on the switching signal PHASE.

セレクタ駆動信号生成部66が、セレクタ65の選択動作を制御するタイミングについて、図14(a)〜図14(c)を参照して説明する。   The timing at which the selector drive signal generation unit 66 controls the selection operation of the selector 65 will be described with reference to FIGS. 14 (a) to 14 (c).

図14(a)に、セレクタ65が、PWMオフ期間と巻線電流の方向切替が指令された後の一定期間において、第1のオフセット加算手段40の出力を導通させ、残期間において検出抵抗21の出力を導通させた場合の波形を示す。   14A, the selector 65 makes the output of the first offset adding means 40 conductive during a certain period after the PWM off period and the direction switching of the winding current are commanded, and the detection resistor 21 in the remaining period. The waveform when the output of is turned on is shown.

図14(a)において、セレクタ65が、第1のオフセット加算手段40の出力を選択し、導通させる場合におけるセレクタ駆動信号生成部66出力を「A」とする。また、セレクタ65が、検出抵抗21の出力を選択し、導通させる場合におけるセレクタ駆動信号生成部66出力を「B」とする。PWMオフ期間と巻線電流の方向切替が指令された後の一定期間中、セレクタ駆動信号生成部66の出力が「A」を出力し、第1のオフセット加算手段40の出力を導通させるため、第1の実施形態において説明したとおり、センスアンプ22のループが維持される。   In FIG. 14A, the output of the selector drive signal generator 66 when the selector 65 selects the output of the first offset adding means 40 and makes it conductive is “A”. Further, the selector drive signal generation unit 66 output when the selector 65 selects the output of the detection resistor 21 and makes it conductive is set to “B”. During a certain period after the PWM off period and the direction switching of the winding current are commanded, the output of the selector drive signal generator 66 outputs “A”, and the output of the first offset adding means 40 is made conductive. As described in the first embodiment, the loop of the sense amplifier 22 is maintained.

続くPWMオン期間中、セレクタ駆動信号生成部66の出力が「B」を出力し、検出抵抗21の出力を導通させる。PWMオン期間中、検出抵抗21には、電流が流れるため、センスアンプ22のループが維持され、センスアンプ22のループが外れた状態から維持された状態への遷移が発生しない。すなわち、検出遅れを排除し、波形歪を防止することができる。   During the subsequent PWM ON period, the output of the selector drive signal generator 66 outputs “B”, and the output of the detection resistor 21 is made conductive. Since a current flows through the detection resistor 21 during the PWM ON period, the loop of the sense amplifier 22 is maintained, and the transition from the state in which the loop of the sense amplifier 22 is removed to the state in which the sense amplifier 22 is maintained does not occur. That is, detection delay can be eliminated and waveform distortion can be prevented.

また、PWMオン期間中には、第1のオフセット加算手段40を介さず、検出抵抗21の出力がセンスアンプ22へ入力されるため、第1のオフセット加算手段40による検出電流ずれも発生しない。本実施形態においては、電流方向切替信号PHASEが切り替わった後の一定時間も、セレクタ駆動信号生成部66が「A」を出力し、第1のオフセット加算手段40の出力を導通させるため、電流方向切替信号PHASEが切り替わり、巻線3の電流を反転した場合であっても、検出遅れを排除し、波形歪を防止することができる。   Further, since the output of the detection resistor 21 is input to the sense amplifier 22 without going through the first offset addition means 40 during the PWM ON period, the detection current deviation by the first offset addition means 40 does not occur. In the present embodiment, the selector drive signal generator 66 outputs “A” for a certain time after the current direction switching signal PHASE is switched, and the output of the first offset adding means 40 is made conductive. Even when the switching signal PHASE is switched and the current of the winding 3 is inverted, detection delay can be eliminated and waveform distortion can be prevented.

図14(b)に、セレクタ65が、PWMオフ期間からPWMオン期間へ遷移する前の所定期間と巻線電流の方向切替が指令された後の一定期間において、第1のオフセット加算手段40の出力を導通させ、残期間において検出抵抗21の出力を導通させた場合の波形を示す。   In FIG. 14B, the first offset adding means 40 has a selector 65 for a predetermined period before the transition from the PWM OFF period to the PWM ON period and for a fixed period after the direction switching of the winding current is commanded. A waveform when the output is conducted and the output of the detection resistor 21 is conducted during the remaining period is shown.

図14(b)においても、セレクタ65が、第1のオフセット加算手段40の出力を選択し、導通させる場合におけるセレクタ駆動信号生成部66の出力を「A」とする。また、セレクタ65が、検出抵抗21の出力を選択し、導通させる場合の、セレクタ駆動信号生成部66の出力を「B」とする。PWMオフ期間からPWMオン期間へ遷移する前の所定の時間と巻線電流の方向切替が指令された後の一定期間、セレクタ駆動信号生成部66の出力が「A」を出力し、第1のオフセット加算手段40の出力を導通させるため、第1の実施形態において説明したとおり、センスアンプ22のループが維持される。   Also in FIG. 14B, when the selector 65 selects the output of the first offset addition means 40 and makes it conductive, the output of the selector drive signal generation unit 66 is “A”. Further, when the selector 65 selects the output of the detection resistor 21 and makes it conductive, the output of the selector drive signal generation unit 66 is “B”. The selector drive signal generator 66 outputs “A” for a predetermined time before the transition from the PWM off period to the PWM on period and for a certain period after the direction switching of the winding current is commanded. In order to make the output of the offset adding means 40 conductive, the loop of the sense amplifier 22 is maintained as described in the first embodiment.

続くPWMオン期間中、セレクタ駆動信号生成部66の出力が「B」を出力し、検出抵抗21の出力を導通させる。PWMオン期間中、検出抵抗21には電流が流れるため、センスアンプ22のループが維持され、センスアンプ22のループが外れた状態から維持された状態への遷移が発生しない。すなわち、検出遅れを排除し、波形歪を防止することができる。   During the subsequent PWM ON period, the output of the selector drive signal generator 66 outputs “B”, and the output of the detection resistor 21 is made conductive. Since a current flows through the detection resistor 21 during the PWM ON period, the loop of the sense amplifier 22 is maintained, and the transition from the state where the loop of the sense amplifier 22 is removed to the state where it is maintained does not occur. That is, detection delay can be eliminated and waveform distortion can be prevented.

ただし、PWMオフ期間かつセレクタ駆動信号生成部66の出力が「B」を出力している期間には、センスアンプ22のループが外れているため、PWMオフ期間からPWMオン期間へ遷移する前の所定の時間は、センスアンプ22のループが外れた状態から維持された状態への遷移に要する時間以上確保する必要がある。さもなければセンスアンプ22のループが外れた状態のまま、PWMオフ期間からPWMオン期間への遷移を迎えることになり、検出遅れが生じる。   However, since the sense amplifier 22 is out of the loop during the PWM off period and the output of the selector drive signal generation unit 66 outputs “B”, it is before the transition from the PWM off period to the PWM on period. The predetermined time needs to be secured more than the time required for the transition from the state in which the sense amplifier 22 is out of the loop to the maintained state. Otherwise, the transition from the PWM off period to the PWM on period is reached while the sense amplifier 22 is out of the loop, and a detection delay occurs.

なお、PWMオン期間中には、第1のオフセット加算手段40を介さず、検出抵抗21の出力がセンスアンプ22へ入力されるため、第1のオフセット加算手段40による検出電流ずれも発生しない。   Note that, during the PWM ON period, since the output of the detection resistor 21 is input to the sense amplifier 22 without going through the first offset addition means 40, the detection current deviation by the first offset addition means 40 does not occur.

また、本実施形態においては、電流方向切替信号PHASEが切り替わった後の一定時間も、セレクタ駆動信号生成部66が「A」を出力し、第1のオフセット加算手段40の出力を導通させるため、電流方向切替信号PHASEが切り替わり、巻線3の電流を反転した場合であっても、検出遅れを排除し、波形歪を防止することができる。   In the present embodiment, the selector drive signal generator 66 outputs “A” for a certain time after the current direction switching signal PHASE is switched, and the output of the first offset adding means 40 is made conductive. Even when the current direction switching signal PHASE is switched and the current of the winding 3 is reversed, detection delay can be eliminated and waveform distortion can be prevented.

図14(c)に、セレクタ65が、PWMオフ期間と、該PWMオフ期間からPWMオン期間へ遷移した後の所定期間と、巻線電流の方向切替が指令された後の一定期間とにおいて、第1のオフセット加算手段40の出力を導通させ、残期間において検出抵抗21の出力を導通させた場合の波形を示す。   In FIG. 14C, the selector 65 includes a PWM off period, a predetermined period after transition from the PWM off period to the PWM on period, and a certain period after the command to switch the direction of the winding current is given. A waveform when the output of the first offset adding means 40 is conducted and the output of the detection resistor 21 is conducted during the remaining period is shown.

図14(c)においても、セレクタ65が、第1のオフセット加算手段40の出力を選択し、導通させる場合におけるセレクタ駆動信号生成部66出力を「A」とする。また、セレクタ65が、検出抵抗21の出力を選択し、導通させる場合におけるセレクタ駆動信号生成部66出力を「B」とする。   Also in FIG. 14C, the selector drive signal generation unit 66 output when the selector 65 selects the output of the first offset addition means 40 and makes it conductive is “A”. Further, the selector drive signal generation unit 66 output when the selector 65 selects the output of the detection resistor 21 and makes it conductive is set to “B”.

PWMオフ期間と、該PWMオフ期間からPWMオン期間へ遷移した後の所定の時間と、巻線電流の方向切替が指令された後の一定期間、セレクタ駆動信号生成部66の出力が「A」を出力し、第1のオフセット加算手段40の出力を導通させるため、第1の実施形態において説明したとおり、センスアンプ22のループが維持される。PWMオフ期間からPWMオン期間へ遷移した後の所定の時間経過後、セレクタ駆動信号生成部66出力が「B」を出力し、検出抵抗21の出力を導通させる。PWMオン期間中、検出抵抗21には電流が流れるため、センスアンプ22のループが維持され、センスアンプ22のループが外れた状態から維持された状態への遷移が発生しない。すなわち、検出遅れを排除し、波形歪を防止することができる。   The output of the selector drive signal generator 66 is “A” for a PWM off period, a predetermined time after the transition from the PWM off period to the PWM on period, and a certain period after the direction of winding current is commanded. , And the output of the first offset adding means 40 is conducted, so that the loop of the sense amplifier 22 is maintained as described in the first embodiment. After a lapse of a predetermined time after transition from the PWM off period to the PWM on period, the output of the selector drive signal generation unit 66 outputs “B”, and the output of the detection resistor 21 is made conductive. Since a current flows through the detection resistor 21 during the PWM ON period, the loop of the sense amplifier 22 is maintained, and the transition from the state where the loop of the sense amplifier 22 is removed to the state where it is maintained does not occur. That is, detection delay can be eliminated and waveform distortion can be prevented.

なお、PWMオン期間中には、第1のオフセット加算手段40を介さず、検出抵抗21の出力が、センスアンプ22へ入力されるため、第1のオフセット加算手段40による検出電流ずれも発生しないが、PWMオン期間かつセレクタ駆動信号生成部66の出力が「A」を出力している期間には、第1のオフセット加算手段40による検出電流ずれが発生する。   During the PWM ON period, the output of the detection resistor 21 is input to the sense amplifier 22 without going through the first offset addition means 40, so that a detection current deviation by the first offset addition means 40 does not occur. However, during the PWM ON period and the period when the output of the selector drive signal generation unit 66 outputs “A”, a detection current deviation by the first offset adding means 40 occurs.

また、本実施形態においては、電流方向切替信号PHASEが切り替わった後の一定時間も、セレクタ駆動信号生成部66が「A」を出力し、第1のオフセット加算手段40の出力を導通させるため、電流方向切替信号PHASEが切り替わり、巻線3の電流を反転した場合であっても検出遅れを排除し、波形歪を防止することができる。   In the present embodiment, the selector drive signal generator 66 outputs “A” for a certain time after the current direction switching signal PHASE is switched, and the output of the first offset adding means 40 is made conductive. Even when the current direction switching signal PHASE is switched and the current of the winding 3 is reversed, detection delay can be eliminated and waveform distortion can be prevented.

また、図14(c)の例では、PWMオフ期間の全期間においてセレクタ65により第1のオフセット加算手段40の出力が選択されたが、PWMオフ期間の一部の期間において第1のオフセット加算手段40の出力が選択されてもよい。すなわち、PWMオフ期間からPWMオン期間へ遷移する前の所定期間において第1のオフセット加算手段40の出力が選択され、PWMオフ期間の残りの期間においては検出抵抗21の出力が選択されてもよい。   In the example of FIG. 14C, the output of the first offset adding means 40 is selected by the selector 65 during the entire PWM off period, but the first offset addition is performed during a part of the PWM off period. The output of the means 40 may be selected. That is, the output of the first offset adding means 40 may be selected in a predetermined period before the transition from the PWM off period to the PWM on period, and the output of the detection resistor 21 may be selected in the remaining period of the PWM off period. .

以上説明したとおり、本発明に係るステッピングモータ駆動装置によると、PWMオフ期間からPWMオン期間への遷移において、センスアンプ22の入力へオフセットを付加することにより、PWMオフ期間からPWMオン期間への遷移する際の検出遅れを排除でき、特にゼロクロス近傍での波形歪を防止することができる。加えて、電流方向切替信号PHASEが切り替わった後の一定時間も、センスアンプ22の入力へオフセットを付加する。これにより、電流方向切替信号PHASEが切り替わり、巻線3の電流を反転した場合の検出遅れを排除でき、特にゼロクロス近傍での波形歪を防止することができる。   As described above, according to the stepping motor drive device of the present invention, the offset from the PWM off period to the PWM on period is added by adding an offset to the input of the sense amplifier 22 in the transition from the PWM off period to the PWM on period. Detection delay at the time of transition can be eliminated, and waveform distortion particularly near the zero cross can be prevented. In addition, an offset is added to the input of the sense amplifier 22 for a certain time after the current direction switching signal PHASE is switched. Thereby, the current direction switching signal PHASE is switched, the detection delay when the current of the winding 3 is inverted can be eliminated, and the waveform distortion particularly near the zero cross can be prevented.

また、PWMオン期間の電流検出時にはセンスアンプ22の入力へオフセットを付加しないことにより、オフセットによる検出電流ずれを防止することができる。このことにより、本実施形態において、ステッピングモータ駆動装置の低騒音化および低振動化が実現する。   In addition, when a current is detected during the PWM on period, an offset is not added to the input of the sense amplifier 22, thereby preventing a detection current shift due to the offset. Thereby, in this embodiment, the noise reduction and the vibration reduction of the stepping motor driving device are realized.

本発明は、特定の実施形態について説明されてきたが、当業者にとっては他の多くの変形例、修正、他の利用が明らかである。それゆえ、本発明は、ここでの特定の開示に限定されず、添付の請求の範囲によってのみ限定され得る。   Although the present invention has been described with respect to particular embodiments, many other variations, modifications, and other uses will be apparent to those skilled in the art. Accordingly, the invention is not limited to the specific disclosure herein, but can be limited only by the scope of the appended claims.

以上説明したように、本発明は、ステッピングモータ駆動装置に適用され、特に検出遅れによる波形歪と検出電流ずれとの発生を防止することにより、振動と騒音を低減するための装置として有用である。   As described above, the present invention is applied to a stepping motor driving device, and particularly useful as a device for reducing vibration and noise by preventing occurrence of waveform distortion and detection current deviation due to detection delay. .

本発明の第1の実施形態に係るステッピングモータ駆動装置の構成例を示すブロック図The block diagram which shows the structural example of the stepping motor drive device which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係るステッピングモータ駆動装置の電流波形図((a)基準パルス生成部の出力、(b)コンパレータ出力、(c)フリップフロップ出力、(d)参照信号生成手段の出力(電流目標値)(J)と巻線電流(K)、(e)オフセット加算後の参照信号生成手段の出力(電流目標値)(X)、参照信号生成手段の出力(電流目標値)(X’)、給電電流測定手段の出力(検出電流値)(Y))FIG. 4 is a current waveform diagram of the stepping motor driving apparatus according to the first embodiment of the present invention ((a) output of the reference pulse generation unit, (b) comparator output, (c) flip-flop output, and (d) reference signal generation means. Output (current target value) (J) and winding current (K), (e) Output of reference signal generation means (current target value) (X) after offset addition, Output of reference signal generation means (current target value) (X '), power supply current measuring means output (detected current value) (Y)) 本発明の第1の実施形態に係るステッピングモータ駆動装置の電流経路図Current path diagram of stepping motor driving apparatus according to first embodiment of the present invention 本発明の第1の実施形態に係る検出手段の一例を示す図The figure which shows an example of the detection means which concerns on the 1st Embodiment of this invention 本発明の第1の実施形態に係る第1のオフセット加算手段の一例を示す図The figure which shows an example of the 1st offset addition means which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係るセンスアンプ構成図とPWMオフ期間動作点を示す図FIG. 3 is a diagram illustrating a sense amplifier configuration diagram and a PWM off period operating point according to the first embodiment of the present invention; 本発明の第1の実施形態に係るセンスアンプ構成図とPWMオン期間動作点を示す図FIG. 3 is a diagram illustrating a sense amplifier configuration diagram and a PWM on-period operating point according to the first embodiment of the present invention; 本発明の第2の実施形態に係るステッピングモータ駆動装置の構成例を示すブロック図The block diagram which shows the structural example of the stepping motor drive device which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係るオフセット減算手段の一例を示す図The figure which shows an example of the offset subtraction means which concerns on the 2nd Embodiment of this invention. 本発明の第3の実施形態に係るステッピングモータ駆動装置の構成例を示すブロック図The block diagram which shows the structural example of the stepping motor drive device which concerns on the 3rd Embodiment of this invention. 本発明の第4の実施形態に係るステッピングモータ駆動装置の構成例を示すブロック図The block diagram which shows the structural example of the stepping motor drive device which concerns on the 4th Embodiment of this invention. 本発明の第4の実施形態に係るステッピングモータ駆動装置の波形図((i)基準パルス生成部の出力、(ii)コンパレータ出力、(iii)フリップフロップ出力(PWM制御手段の出力)、(iv)電流方向切替信号PHASE、(v)セレクタ駆動信号生成部の出力、(vi)参照信号生成手段の出力(電流目標値)(X)と給電電流測定手段の出力(検出電流値)(Y))Waveform diagram of the stepping motor driving apparatus according to the fourth embodiment of the present invention ((i) output of the reference pulse generator, (ii) comparator output, (iii) flip-flop output (output of the PWM control means), (iv) ) Current direction switching signal PHASE, (v) Output of selector drive signal generation unit, (vi) Output of reference signal generation means (current target value) (X) and output of feed current measurement means (detection current value) (Y) ) 本発明の第5の実施形態に係るステッピングモータ駆動装置の構成例を示すブロック図The block diagram which shows the structural example of the stepping motor drive device which concerns on the 5th Embodiment of this invention. 本発明の第5の実施形態に係るステッピングモータ駆動装置の波形図((i)基準パルス生成部の出力、(ii)コンパレータ出力、(iii)フリップフロップ出力(PWM制御手段の出力)、(iv)電流方向切替信号PHASE、(v)セレクタ駆動信号生成部の出力、(vi)参照信号生成手段の出力(電流目標値)(X)と給電電流測定手段の出力(検出電流値)(Y))Waveform diagram of a stepping motor driving apparatus according to the fifth embodiment of the present invention ((i) output of a reference pulse generation unit, (ii) comparator output, (iii) flip-flop output (output of PWM control means), (iv) ) Current direction switching signal PHASE, (v) Output of selector drive signal generation unit, (vi) Output of reference signal generation means (current target value) (X) and output of feed current measurement means (detection current value) (Y) ) 従来のステッピングモータ駆動装置の構成図Configuration diagram of conventional stepping motor drive device 従来のステッピングモータ駆動装置における参照信号と電流方向切替信号を示す図The figure which shows the reference signal and current direction switching signal in the conventional stepping motor drive device 一般的なセンスアンプ構成図とPWMオフ期間動作点を示す図General sense amplifier configuration diagram and diagram showing the PWM off period operating point 一般的なセンスアンプ構成図とPWMオン期間動作点を示す図General sense amplifier configuration diagram and diagram showing PWM on-period operating point 相切り替わり時電流経路図Current path diagram during phase switching 従来のステッピングモータ駆動装置における電流目標値が大きい場合の電流波形図((a)基準パルス生成部の出力、(b)コンパレータ出力、(c)フリップフロップ出力、(d)参照信号生成手段の出力(電流目標値)(J)と巻線電流(K)、(e)参照信号生成手段の出力(電流目標値)(X)、給電電流測定手段の出力(検出電流値)(Y))Current waveform diagram when current target value is large in conventional stepping motor driving device ((a) output of reference pulse generator, (b) comparator output, (c) flip-flop output, (d) output of reference signal generating means (Current target value) (J) and winding current (K), (e) Output of reference signal generating means (current target value) (X), Output of feeding current measuring means (detected current value) (Y)) 従来のステッピングモータ駆動装置における電流目標値が小さい場合の電流波形図((a)基準パルス生成部の出力、(b)コンパレータ出力、(c)フリップフロップ出力、(d)参照信号生成手段の出力(電流目標値)(J)と巻線電流(K)、(e)参照信号生成手段の出力(電流目標値)(X)、給電電流測定手段の出力(検出電流値)(Y))Current waveform diagram when current target value is small in conventional stepping motor driving device ((a) output of reference pulse generator, (b) comparator output, (c) flip-flop output, (d) output of reference signal generating means (Current target value) (J) and winding current (K), (e) Output of reference signal generating means (current target value) (X), Output of feeding current measuring means (detected current value) (Y)) 従来のステッピングモータ駆動装置における電流波形歪を示す図((a)理想電流波形、(b)歪みを伴う電流波形)The figure which shows the current waveform distortion in the conventional stepping motor drive device ((a) ideal current waveform, (b) current waveform with distortion)

符号の説明Explanation of symbols

1 電源
2 ステッピングモータ
3 巻線
4 回転子
5 スイッチング手段
6〜9 トランジスタ
10〜13 フライホイールダイオード
14 参照信号生成手段
15 パルス幅変調制御手段
16 コンパレータ
17 フリップフロップ
18 基準パルス生成部
19 通電論理部
20 給電電流測定手段
21 検出抵抗
22 センスアンプ
23 ゲイン設定抵抗
24 ゲイン設定抵抗
25 増幅回路
30a〜30c PチャネルMOSトランジスタ
31a〜31c NチャネルMOSトランジスタ
32a,32b 差動トランジスタ
33 電流源
34 位相補償容量
35 電流経路
40 第1のオフセット加算手段
41 第2のオフセット加算手段
42 電流経路
44 MOSトランジスタ
45 ゲート印加電圧
47 抵抗
48 電流源
49 ゲート印加電圧
50 MOSトランジスタ
51 MOSトランジスタ
52 電流源
55 オフセット減算手段
56a〜56c PチャネルMOSトランジスタ
57a〜57c NチャネルMOSトランジスタ
58a,58b 差動トランジスタ
59 電流源
65 セレクタ
66 セレクタ駆動信号生成部
DESCRIPTION OF SYMBOLS 1 Power supply 2 Stepping motor 3 Winding 4 Rotor 5 Switching means 6-9 Transistors 10-13 Flywheel diode 14 Reference signal generation means 15 Pulse width modulation control means 16 Comparator 17 Flip-flop 18 Reference pulse generation part 19 Energization logic part 20 Feeding current measuring means 21 Detection resistor 22 Sense amplifier 23 Gain setting resistor 24 Gain setting resistor 25 Amplifier circuits 30a to 30c P channel MOS transistors 31a to 31c N channel MOS transistors 32a and 32b Differential transistor 33 Current source 34 Phase compensation capacitor 35 Current Path 40 First offset addition means 41 Second offset addition means 42 Current path 44 MOS transistor 45 Gate application voltage 47 Resistance 48 Current source 49 Gate application voltage 50 MOS transistor 51 OS transistor 52 current source 55 offset subtraction means 56 a to 56 c P-channel MOS transistor 57a-57c N-channel MOS transistors 58a, 58b the differential transistor 59 current source 65 the selector 66 selector drive signal generator

Claims (32)

ステッピングモータが備える巻線への給電電流を検出する検出手段と、
前記検出手段の出力にオフセットを加算する第1のオフセット加算手段と、
前記第1のオフセット加算手段の出力を増幅する増幅手段と、
電流制限値を表す参照信号を生成する参照信号生成手段と、
前記参照信号生成手段の出力にオフセットを加算する第2のオフセット加算手段と、
導通状態において前記巻線へ給電し、非導通状態において前記巻線への給電を停止するスイッチング手段と、
所定の周期毎に前記スイッチング手段を導通状態にし、前記増幅手段の出力が前記第2のオフセット電圧加算手段の出力を上回った時点で、前記スイッチング手段を非導通状態にするパルス幅変調制御手段と、
を備えたことを特徴とするステッピングモータ駆動装置。
Detection means for detecting a current supplied to the winding provided in the stepping motor;
First offset addition means for adding an offset to the output of the detection means;
Amplifying means for amplifying the output of the first offset adding means;
Reference signal generating means for generating a reference signal representing a current limit value;
Second offset adding means for adding an offset to the output of the reference signal generating means;
Switching means for supplying power to the winding in a conductive state and stopping power supply to the winding in a non-conductive state;
Pulse width modulation control means for making the switching means conductive at every predetermined period, and for making the switching means non-conductive when the output of the amplification means exceeds the output of the second offset voltage adding means; ,
A stepping motor driving device comprising:
前記第1のオフセット加算手段が加算するオフセットに前記増幅手段の増幅率を乗じた値を、前記第2のオフセット加算手段が加算するオフセットとすることを特徴とする請求項1記載のステッピングモータ駆動装置。   2. The stepping motor drive according to claim 1, wherein a value obtained by multiplying an offset added by the first offset adding means by an amplification factor of the amplifying means is used as an offset added by the second offset adding means. apparatus. ステッピングモータが備える巻線への給電電流を検出する検出手段と、
前記検出手段の出力にオフセットを加算する第1のオフセット加算手段と、
前記第1のオフセット加算手段の出力を増幅する増幅手段と、
前記増幅手段の出力からオフセットを減算するオフセット減算手段と、
電流制限値を表す参照信号を生成する参照信号生成手段と、
導通状態において前記巻線へ給電し、非導通状態において前記巻線への給電を停止するスイッチング手段と、
所定の周期毎に前記スイッチング手段を導通状態にし、前記オフセット減算手段の出力が前記参照信号によって表される電流制限値を上回った時点で、前記スイッチング手段を非導通状態にするパルス幅変調制御手段と、
を備えたことを特徴とするステッピングモータ駆動装置。
Detection means for detecting a current supplied to the winding provided in the stepping motor;
First offset addition means for adding an offset to the output of the detection means;
Amplifying means for amplifying the output of the first offset adding means;
Offset subtracting means for subtracting an offset from the output of the amplifying means;
Reference signal generating means for generating a reference signal representing a current limit value;
Switching means for supplying power to the winding in a conductive state and stopping power supply to the winding in a non-conductive state;
Pulse width modulation control means for making the switching means conductive at every predetermined period, and for making the switching means non-conductive when the output of the offset subtracting means exceeds the current limit value represented by the reference signal. When,
A stepping motor driving device comprising:
前記第1のオフセット加算手段が加算するオフセットに前記増幅手段の増幅率を乗じた値を、前記オフセット減算手段が減算するオフセットとすることを特徴とする請求項3記載のステッピングモータ駆動装置。   4. The stepping motor driving apparatus according to claim 3, wherein a value obtained by multiplying an offset added by the first offset adding means by an amplification factor of the amplifying means is used as an offset to be subtracted by the offset subtracting means. ステッピングモータが備える巻線への給電電流を検出する検出手段と、
前記検出手段の出力にオフセットを加算する第1のオフセット加算手段と、
前記第1のオフセット加算手段の出力を増幅する増幅手段と、
電流制限値を表す参照信号を生成する参照信号生成手段と、
導通状態において前記巻線へ給電し、非導通状態において前記巻線への給電を停止するスイッチング手段と、
所定の周期毎に前記スイッチング手段を導通状態にし、前記増幅手段の出力が前記参照信号によって表される電流制限値を上回った時点で、前記スイッチング手段を非導通状態にするパルス幅変調制御手段と、
を備えたことを特徴とするステッピングモータ駆動装置。
Detection means for detecting a current supplied to the winding provided in the stepping motor;
First offset addition means for adding an offset to the output of the detection means;
Amplifying means for amplifying the output of the first offset adding means;
Reference signal generating means for generating a reference signal representing a current limit value;
Switching means for supplying power to the winding in a conductive state and stopping power supply to the winding in a non-conductive state;
Pulse width modulation control means for bringing the switching means into a conductive state at a predetermined cycle and setting the switching means to a non-conductive state when the output of the amplifying means exceeds a current limit value represented by the reference signal; ,
A stepping motor driving device comprising:
ステッピングモータが備える巻線への給電電流を検出する検出手段と、
前記検出手段の出力にオフセットを加算する第1のオフセット加算手段と、
前記検出手段の出力または前記第1のオフセット加算手段の出力のいずれかを選択して出力する選択手段と、
前記選択手段の出力を増幅する増幅手段と、
電流制限値を表す参照信号を生成する参照信号生成手段と、
導通状態において前記巻線へ給電し、非導通状態において前記巻線への給電を停止するスイッチング手段と、
所定の周期毎に前記スイッチング手段を導通状態にし、前記増幅手段の出力が前記参照信号によって表される電流制限値を上回った時点で、前記スイッチング手段を非導通状態にするパルス幅変調制御手段と、
前記選択手段を制御するセレクタ駆動信号生成部とを備え、
前記セレクタ駆動信号生成部は、前記パルス幅変調制御手段が前記スイッチング手段を非導通状態としたことを判別し、その判別結果を出力し、
前記選択手段は、前記セレクタ駆動信号生成部から前記判別結果を入力し、その判別結果にしたがい前記検出手段の出力または前記第1のオフセット加算手段の出力のいずれかを選択して出力する、ことを特徴とするステッピングモータ駆動装置。
Detection means for detecting a current supplied to the winding provided in the stepping motor;
First offset addition means for adding an offset to the output of the detection means;
Selecting means for selecting and outputting either the output of the detecting means or the output of the first offset adding means;
Amplifying means for amplifying the output of the selecting means;
Reference signal generating means for generating a reference signal representing a current limit value;
Switching means for supplying power to the winding in a conductive state and stopping power supply to the winding in a non-conductive state;
Pulse width modulation control means for bringing the switching means into a conductive state at a predetermined cycle and setting the switching means to a non-conductive state when the output of the amplifying means exceeds a current limit value represented by the reference signal; ,
A selector drive signal generator for controlling the selection means,
The selector drive signal generation unit determines that the pulse width modulation control unit has made the switching unit non-conductive, and outputs the determination result,
The selection unit receives the determination result from the selector drive signal generation unit, and selects and outputs either the output of the detection unit or the output of the first offset addition unit according to the determination result. Stepping motor drive device characterized by the above.
前記選択手段は、前記セレクタ駆動信号生成部の判別結果にしたがい、前記スイッチング手段が非導通状態の全期間において、前記第1のオフセット加算手段の出力を選択し、前記スイッチング手段が導通状態の全期間において前記検出手段の出力を選択することを特徴とする請求項6記載のステッピングモータ駆動装置。   The selection means selects the output of the first offset addition means during the entire period in which the switching means is in a non-conduction state according to the determination result of the selector drive signal generation unit, and the switching means is in the whole conduction state. 7. The stepping motor driving apparatus according to claim 6, wherein an output of the detecting means is selected in a period. 前記選択手段は、前記セレクタ駆動信号生成部の判別結果にしたがい、前記スイッチング手段が非導通状態の一部期間において、前記第1のオフセット加算手段の出力を選択し、前記スイッチング手段が非導通状態の残期間と前記スイッチング手段が導通状態の全期間において前記検出手段の出力を選択することを特徴とする請求項6記載のステッピングモータ駆動装置。   The selection unit selects an output of the first offset addition unit in a partial period in which the switching unit is in a non-conduction state, and the switching unit is in a non-conduction state according to a determination result of the selector drive signal generation unit. 7. The stepping motor driving device according to claim 6, wherein the output of the detecting means is selected in the remaining period of time and in the whole period in which the switching means is in a conductive state. 前記一部期間は、前記スイッチング手段が非導通状態から導通状態へ遷移する前の所定の時間であることを特徴とする請求項8記載のステッピングモータ駆動装置。   9. The stepping motor driving apparatus according to claim 8, wherein the partial period is a predetermined time before the switching unit transitions from a non-conducting state to a conducting state. 前記選択手段は、前記セレクタ駆動信号生成部の判別結果にしたがい、前記スイッチング手段が導通状態の一部期間と前記スイッチング手段が非導通状態の全期間において、前記第1のオフセット加算手段の出力を選択し、前記スイッチング手段が導通状態の残期間において前記検出手段の出力を選択することを特徴とする請求項6記載のステッピングモータ駆動装置。   The selection means outputs the output of the first offset addition means during a part of the period when the switching means is in a conducting state and the whole period when the switching means is in a non-conducting state, according to the determination result of the selector drive signal generation unit. 7. The stepping motor driving device according to claim 6, wherein the switching means selects the output of the detection means in the remaining period of the conduction state. 前記一部期間は、前記スイッチング手段が非導通状態から導通状態へ遷移した後の所定の時間であることを特徴とする請求項10記載のステッピングモータ駆動装置。   11. The stepping motor driving apparatus according to claim 10, wherein the partial period is a predetermined time after the switching unit transitions from a non-conducting state to a conducting state. 前記選択手段は、前記セレクタ駆動信号生成部の判別結果にしたがい、前記スイッチング手段が導通状態の一部期間と前記スイッチング手段が非導通状態の一部期間とにおいて、前記第1のオフセット加算手段の出力を選択し、前記スイッチング手段が導通状態の残期間と前記スイッチング手段が非導通状態の残期間において前記検出手段の出力を選択することを特徴とする請求項6記載のステッピングモータ駆動装置。   In accordance with the determination result of the selector drive signal generation unit, the selection unit includes the first offset adding unit in a partial period in which the switching unit is in a conductive state and a partial period in which the switching unit is in a non-conductive state. 7. The stepping motor driving apparatus according to claim 6, wherein an output is selected, and the output of the detection means is selected in a remaining period in which the switching means is in a conductive state and a remaining period in which the switching means is in a non-conductive state. 前記スイッチング手段が導通状態の一部期間は、前記スイッチング手段が非導通状態から導通状態へ遷移した後の所定の時間であって、
前記スイッチング手段が非導通状態の一部期間は、前記スイッチング手段が非導通状態から導通状態へ遷移する前の所定の時間であることを特徴とする請求項12記載のステッピングモータ駆動装置。
The partial period in which the switching means is in a conductive state is a predetermined time after the switching means has transitioned from a non-conductive state to a conductive state,
13. The stepping motor driving apparatus according to claim 12, wherein the partial period in which the switching unit is in the non-conducting state is a predetermined time before the switching unit transitions from the non-conducting state to the conducting state.
前記セレクタ駆動信号生成部はさらに巻線電流の方向切替が指令されたことを判別し、その判別結果を出力し、
前記選択手段は、前記セレクタ駆動信号生成部の判別結果にしたがい、前記スイッチング手段が非導通状態の全期間と巻線電流の方向切替が指令された後の一定期間において、前記第1のオフセット加算手段の出力を選択し、前記スイッチング手段が導通状態の全期間から前記一定期間を除いた期間において前記検出手段の出力を選択することを特徴とする請求項6記載のステッピングモータ駆動装置。
The selector drive signal generation unit further determines that direction switching of the winding current has been commanded, and outputs the determination result,
In accordance with the determination result of the selector drive signal generation unit, the selection unit adds the first offset addition in the entire period in which the switching unit is in a non-conduction state and in a certain period after the command to switch the direction of the winding current is issued. 7. The stepping motor driving apparatus according to claim 6, wherein the output of the detecting means is selected, and the output of the detecting means is selected in a period in which the switching means excludes the predetermined period from the entire period in the conductive state.
前記セレクタ駆動信号生成部はさらに巻線電流の方向切替が指令されたことを判別し、その判別結果を出力し、
前記選択手段は、前記セレクタ駆動信号生成部の判別結果にしたがい、前記スイッチング手段が非導通状態の一部期間と巻線電流の方向切替が指令された後の一定期間とにおいて、前記第1のオフセット加算手段の出力を選択し、前記スイッチング手段が非導通状態の残期間と前記スイッチング手段が導通状態の全期間から、前記一定期間を除いた期間において前記検出手段の出力を選択することを特徴とする請求項6記載のステッピングモータ駆動装置。
The selector drive signal generation unit further determines that direction switching of the winding current has been commanded, and outputs the determination result,
In accordance with the determination result of the selector drive signal generation unit, the selection unit is configured to perform the first operation in a partial period in which the switching unit is in a non-conduction state and a certain period after the direction switching of the winding current is commanded. The output of the offset adding means is selected, and the output of the detecting means is selected in a period excluding the predetermined period from the remaining period in which the switching means is in a non-conducting state and the entire period in which the switching means is in a conducting state. A stepping motor driving apparatus according to claim 6.
前記一部期間は、前記スイッチング手段が非導通状態から導通状態へ遷移する前の所定の時間であることを特徴とする請求項15記載のステッピングモータ駆動装置。   16. The stepping motor driving apparatus according to claim 15, wherein the partial period is a predetermined time before the switching unit transitions from a non-conducting state to a conducting state. 前記セレクタ駆動信号生成部はさらに巻線電流の方向切替が指令されたことを判別し、その判別結果を出力し、
前記選択手段は、前記セレクタ駆動信号生成部の判別結果にしたがい、前記スイッチング手段が導通状態の一部期間と前記スイッチング手段が非導通状態の全期間と巻線電流の方向切替が指令された後の一定期間とにおいて、前記第1のオフセット加算手段の出力を選択し、前記スイッチング手段が導通状態の残期間から前記一定期間を除いた期間において前記検出手段の出力を選択することを特徴とする請求項6記載のステッピングモータ駆動装置。
The selector drive signal generation unit further determines that direction switching of the winding current has been commanded, and outputs the determination result,
After the selection means is instructed to switch the direction of the winding current in accordance with the determination result of the selector drive signal generation unit, the switching means is in a part of the conduction state, the switching means is in the non-conduction state, and the winding current direction is switched. The output of the first offset adding means is selected during a certain period of time, and the output of the detecting means is selected during a period in which the switching means excludes the certain period from the remaining period of conduction. The stepping motor driving device according to claim 6.
前記一部期間が、前記スイッチング手段が非導通状態から導通状態へ遷移した後の所定の時間であることを特徴とする請求項17記載のステッピングモータ駆動装置。   18. The stepping motor driving apparatus according to claim 17, wherein the partial period is a predetermined time after the switching unit transitions from a non-conducting state to a conducting state. 前記セレクタ駆動信号生成部はさらに巻線電流の方向切替が指令されたことを判別し、その判別結果を出力し、
前記選択手段は、前記セレクタ駆動信号生成部の判別結果にしたがい、前記スイッチング手段が導通状態である一部期間と前記スイッチング手段が非導通状態である一部期間と巻線電流の方向切替が指令された後の一定期間において、前記第1のオフセット加算手段の出力を選択し、前記スイッチング手段が導通状態の残期間と前記スイッチング手段が非導通状態の残期間から前記一定期間を除いた期間において前記検出手段の出力を選択することを特徴とする請求項6記載のステッピングモータ駆動装置。
The selector drive signal generation unit further determines that direction switching of the winding current has been commanded, and outputs the determination result,
According to the determination result of the selector drive signal generation unit, the selection means instructs a partial period in which the switching means is in a conductive state, a partial period in which the switching means is in a non-conductive state, and a direction change of winding current. In a certain period after being selected, an output of the first offset adding means is selected, and in a period obtained by removing the certain period from a remaining period in which the switching means is in a conducting state and a remaining period in which the switching means is in a non-conducting state. 7. The stepping motor driving apparatus according to claim 6, wherein an output of the detecting means is selected.
前記スイッチング手段である導通状態の一部期間が、前記スイッチング手段が非導通状態から導通状態へ遷移した後の所定の時間であって、
前記スイッチング手段が非導通状態である一部期間が、前記スイッチング手段が非導通状態から導通状態へ遷移する前の所定の時間であることを特徴とする請求項19記載のステッピングモータ駆動装置。
The partial period of the conductive state that is the switching means is a predetermined time after the switching means transitions from the non-conductive state to the conductive state,
20. The stepping motor driving device according to claim 19, wherein the partial period in which the switching means is in a non-conductive state is a predetermined time before the switching means transitions from the non-conductive state to the conductive state.
ステッピングモータの駆動方法であって、
ステッピングモータが備える巻線へ供給された電流を検出するステップと、
前記検出された電流値に第1のオフセットを加算するステップと、
前記第1のオフセットが加算された検出電流を増幅するステップと、
電流制限値を表す参照信号を生成するステップと、
前記参照信号に第2のオフセットを加算するステップと、
導通状態において前記巻線へ給電し、非導通状態において前記巻線への給電を停止するスイッチング手段の導通を制御するステップとを含み、
前記制御するステップは、前記スイッチング手段を所定の周期毎に導通状態にし、前記増幅された電流値が、前記第2のオフセットが加算された参照信号の値を上回った時点で、前記スイッチング手段を非導通状態にする、
ことを特徴とするステッピングモータ駆動方法。
A stepping motor driving method,
Detecting a current supplied to a winding provided in the stepping motor;
Adding a first offset to the detected current value;
Amplifying the detected current added with the first offset;
Generating a reference signal representing a current limit value;
Adding a second offset to the reference signal;
Controlling the conduction of the switching means for supplying power to the winding in a conductive state and stopping the power supply to the winding in a non-conductive state,
The controlling step makes the switching means conductive at a predetermined cycle, and when the amplified current value exceeds the value of the reference signal to which the second offset is added, the switching means is turned on. To turn off,
And a stepping motor driving method.
ステッピングモータの駆動方法であって、
ステッピングモータが備える巻線へ供給された電流を検出するステップと、
前記検出された電流値に第1のオフセットを加算するステップと、
前記第1のオフセットが加算された電流値を増幅するステップと、
前記増幅された電流値から第2のオフセットを減算するステップと、
電流制限値を表す参照信号を生成するステップと、
導通状態において前記巻線へ給電し、非導通状態において前記巻線への給電を停止するスイッチング手段の導通を制御するステップとを含み、
前記制御するステップは、前記スイッチング手段を所定の周期毎に導通状態にし、前記第2のオフセットが減算された電流値が、前記参照信号によって表される電流制限値を上回った時点で、前記スイッチング手段を非導通状態にする、
ことを特徴とするステッピングモータ駆動方法。
A stepping motor driving method,
Detecting a current supplied to a winding provided in the stepping motor;
Adding a first offset to the detected current value;
Amplifying the current value to which the first offset is added;
Subtracting a second offset from the amplified current value;
Generating a reference signal representing a current limit value;
Controlling the conduction of the switching means for supplying power to the winding in a conductive state and stopping the power supply to the winding in a non-conductive state,
The controlling step makes the switching means conductive at a predetermined cycle, and when the current value obtained by subtracting the second offset exceeds a current limit value represented by the reference signal, the switching means Make the means non-conductive,
And a stepping motor driving method.
ステッピングモータの駆動方法であって、
ステッピングモータが備える巻線へ供給された電流を検出するステップと、
前記検出された電流値にオフセットを加算するステップと、
前記オフセットが加算された電流値を増幅するステップと、
電流制限値を表す参照信号を生成するステップと、
導通状態において前記巻線へ給電し、非導通状態において前記巻線への給電を停止するスイッチング手段の導通を制御するステップとを含み、
前記制御するステップは、前記スイッチング手段を所定の周期毎に導通状態にし、前記増幅された電流値が、前記参照信号によって表される電流制限値を上回った時点で、前記スイッチング手段を非導通状態にする、
ことを特徴とするステッピングモータ駆動方法。
A stepping motor driving method,
Detecting a current supplied to a winding provided in the stepping motor;
Adding an offset to the detected current value;
Amplifying the current value to which the offset is added;
Generating a reference signal representing a current limit value;
Controlling the conduction of the switching means for supplying power to the winding in a conductive state and stopping the power supply to the winding in a non-conductive state,
In the controlling step, the switching unit is turned on every predetermined period, and when the amplified current value exceeds a current limit value represented by the reference signal, the switching unit is turned off. To
And a stepping motor driving method.
ステッピングモータの駆動方法であって、
ステッピングモータが備える巻線へ供給された電流を検出するステップと、
前記検出された電流値にオフセットを加算するステップと、
前記オフセットが加算された電流値と、前記オフセットが加算されていない、検出された電流値とのいずれかを選択するステップと、
前記選択された電流値を増幅するステップと、
電流制限値を表す参照信号を生成するステップと、
導通状態において前記巻線へ給電し、非導通状態において前記巻線への給電を停止するスイッチング手段を所定の周期毎に導通状態にし、前記増幅された電流値が、前記参照信号によって表される電流制限値を上回った時点で、前記スイッチング手段を非導通状態にするステップとを含み、
前記選択するステップは、前記スイッチング手段が非導通状態にされたことを判別し、その判別結果にしたがい電流値を選択する、ことを特徴とするステッピングモータ駆動方法。
A stepping motor driving method,
Detecting a current supplied to a winding provided in the stepping motor;
Adding an offset to the detected current value;
Selecting one of a current value to which the offset is added and a detected current value to which the offset is not added;
Amplifying the selected current value;
Generating a reference signal representing a current limit value;
Switching means for supplying power to the winding in the conductive state and stopping the power supply to the winding in the non-conductive state is turned on every predetermined cycle, and the amplified current value is represented by the reference signal. When the current limit value is exceeded, the switching means is turned off.
The step of selecting a stepping motor characterized in that, in the selecting step, it is determined that the switching means is in a non-conductive state, and a current value is selected according to the determination result.
前記選択するステップは、前記判別結果にしたがい、前記スイッチング手段が非導通状態の全期間において、前記オフセットが加算された電流値を選択し、前記スイッチング手段が導通状態の全期間において、前記前記オフセットが加算されていない、検出された電流値を選択することを特徴とする請求項24記載のステッピングモータ駆動方法。   The selecting step selects a current value to which the offset is added during the entire period in which the switching unit is in a non-conduction state according to the determination result, and the offset is added in the entire period in which the switching unit is in a conduction state. 25. The stepping motor driving method according to claim 24, wherein the detected current value to which no is added is selected. 前記選択するステップは、前記判別結果にしたがい、前記スイッチング手段が非導通状態の一部期間において、前記オフセットが加算された電流値を選択し、前記スイッチング手段が非導通状態の残期間と前記スイッチング手段が導通状態の全期間において、前記前記オフセットが加算されていない、検出された電流値を選択することを特徴とする請求項24記載のステッピングモータ駆動方法。   The selecting step selects a current value to which the offset is added during a partial period in which the switching unit is in a non-conduction state, and the switching unit is in a non-conduction state remaining period and the switching in accordance with the determination result. 25. The stepping motor driving method according to claim 24, wherein the detected current value to which the offset is not added is selected during the entire period when the means is in the conductive state. 前記選択するステップは、前記判別結果にしたがい、前記スイッチング手段が導通状態の一部期間と前記スイッチング手段が非導通状態の全期間において、前記オフセットが加算された電流値を選択し、前記スイッチング手段が導通状態の残期間において、前記前記オフセットが加算されていない、前記検出された電流値を選択することを特徴とする請求項24記載のステッピングモータ駆動方法。   The selecting step selects a current value obtained by adding the offset in a partial period in which the switching unit is in a conductive state and in a whole period in which the switching unit is in a non-conductive state, according to the determination result, and the switching unit. 25. The stepping motor driving method according to claim 24, wherein the detected current value, to which the offset is not added, is selected in the remaining period of the conduction state. 前記選択するステップは、前記判別結果にしたがい、前記スイッチング手段が導通状態の一部期間と前記スイッチング手段が非導通状態の一部期間とにおいて、前記オフセットが加算された電流値を選択し、前記スイッチング手段が導通状態の残期間と前記スイッチング手段が非導通状態の残期間において、前記前記オフセットが加算されていない、前記検出された電流値を選択することを特徴とする請求項24記載のステッピングモータ駆動方法。   The selecting step selects a current value obtained by adding the offset in a partial period in which the switching unit is in a conductive state and a partial period in which the switching unit is in a non-conductive state according to the determination result, 25. The stepping according to claim 24, wherein the detected current value to which the offset is not added is selected in a remaining period in which the switching means is in a conducting state and a remaining period in which the switching means is in a non-conducting state. Motor drive method. 前記選択するステップは、
さらに巻線電流の方向切替が指令されたことを判別し、
前記判別結果にしたがい、前記スイッチング手段が非導通状態の全期間と巻線電流の方向切替が指令された後の一定期間において、前記オフセットが加算された電流値を選択し、前記スイッチング手段が導通状態の全期間から前記一定期間を除いた期間において、前記前記オフセットが加算されていない検出された電流値を選択することを特徴とする請求項24記載のステッピングモータ駆動方法。
The step of selecting includes
Furthermore, it is determined that the direction switching of the winding current has been commanded,
According to the determination result, a current value added with the offset is selected during the entire period in which the switching means is in a non-conduction state and a certain period after the direction of switching of the winding current is commanded, and the switching means is turned on. 25. The stepping motor driving method according to claim 24, wherein a detected current value to which the offset is not added is selected in a period obtained by excluding the predetermined period from the entire period of the state.
前記選択するステップはさらに巻線電流の方向切替が指令されたことを判別し、さらに、前記選択するステップは、前記判別結果にしたがい、前記スイッチング手段が非導通状態の一部期間と巻線電流の方向切替が指令された後の一定期間とにおいて、前記オフセットが加算された電流値を選択し、前記スイッチング手段が非導通状態の残期間と前記スイッチング手段が導通状態の全期間から、前記一定期間を除いた期間において、前記前記オフセットが加算されていない検出された電流値を選択することを特徴とする請求項24記載のステッピングモータ駆動方法。   The selecting step further determines that the direction switching of the winding current has been commanded, and further, the selecting step determines a partial period in which the switching means is in a non-conductive state and the winding current according to the determination result. In a certain period after the direction switching is commanded, the current value to which the offset is added is selected. The stepping motor driving method according to claim 24, wherein a detected current value to which the offset is not added is selected in a period excluding a period. 前記選択するステップはさらに巻線電流の方向切替が指令されたことを判別し、さらに、前記選択するステップは、前記判別結果にしたがい、前記スイッチング手段が導通状態の一部期間と前記スイッチング手段が非導通状態の全期間と巻線電流の方向切替が指令された後の一定期間とにおいて、前記オフセットが加算された電流値を選択し、前記スイッチング手段が導通状態の残期間から前記一定期間を除いた期間において、前記前記オフセットが加算されていない検出された電流値を選択することを特徴とする請求項24記載のステッピングモータ駆動方法。   The selecting step further determines that the direction switching of the winding current is instructed, and further, the selecting step is performed according to the determination result, and the switching means is in a partial period in which the switching means is in a conductive state. The current value to which the offset is added is selected in the entire period of non-conduction state and the constant period after the command to switch the direction of the winding current, and the switching means changes the constant period from the remaining period of the conduction state. 25. The stepping motor driving method according to claim 24, wherein a detected current value to which the offset is not added is selected in a period excluded. 前記選択するステップはさらに巻線電流の方向切替が指令されたことを判別し、さらに、前記選択するステップは、前記判別結果にしたがい、前記スイッチング手段が導通状態である一部期間と前記スイッチング手段が非導通状態である一部期間と巻線電流の方向切替が指令された後の一定期間において、前記オフセットが加算された電流値を選択し、前記スイッチング手段が導通状態の残期間と前記スイッチング手段が非導通状態の残期間から、前記一定期間を除いた期間において、前記前記オフセットが加算されていない検出された電流値を選択することを特徴とする請求項24記載のステッピングモータ駆動方法。
The selecting step further determines that the direction switching of the winding current is instructed, and the selecting step further includes a partial period in which the switching unit is in a conductive state and the switching unit according to the determination result. Is selected for a certain period after the switching of the direction of the winding current is commanded and a current value to which the offset is added is selected, and the switching means switches between the remaining period of the conduction state and the switching 25. The stepping motor driving method according to claim 24, wherein the means selects the detected current value to which the offset is not added in a period excluding the predetermined period from the remaining period in the non-conduction state.
JP2006189076A 2005-07-08 2006-07-10 Stepping motor driving apparatus and driving method Withdrawn JP2007043895A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006189076A JP2007043895A (en) 2005-07-08 2006-07-10 Stepping motor driving apparatus and driving method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005200170 2005-07-08
JP2006189076A JP2007043895A (en) 2005-07-08 2006-07-10 Stepping motor driving apparatus and driving method

Publications (1)

Publication Number Publication Date
JP2007043895A true JP2007043895A (en) 2007-02-15

Family

ID=37801350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006189076A Withdrawn JP2007043895A (en) 2005-07-08 2006-07-10 Stepping motor driving apparatus and driving method

Country Status (1)

Country Link
JP (1) JP2007043895A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012075196A (en) * 2010-09-27 2012-04-12 On Semiconductor Trading Ltd Drive circuit
JP2016185051A (en) * 2015-03-27 2016-10-20 旭化成エレクトロニクス株式会社 Control device and drive device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012075196A (en) * 2010-09-27 2012-04-12 On Semiconductor Trading Ltd Drive circuit
JP2016185051A (en) * 2015-03-27 2016-10-20 旭化成エレクトロニクス株式会社 Control device and drive device

Similar Documents

Publication Publication Date Title
US7352150B2 (en) Stepping motor driving apparatus and stepping motor driving method
KR100972686B1 (en) Motor drive device and electric device using the same
JP2008043171A (en) Load drive device and electric device using the same
US5869946A (en) PWM control of motor driver
US8569983B2 (en) Motor driving apparatus and method for control of motor revolution
JP5196811B2 (en) Motor drive device and electric apparatus using the same
US9503004B2 (en) Motor driving circuit
US7323838B2 (en) Motor control method and device thereof
US8552702B2 (en) Digital control switching regulator having an input voltage detection circuit
KR20060135559A (en) Switching control circuit and self-contained DC-DC converter
JPH0654578A (en) Circuit and method for delay of commutation
JP2011114995A (en) Drive circuit for motor and motor equipped with the same
US20070024228A1 (en) Stepping motor drive apparatus and control method thereof
JP2008079483A (en) Motor driving circuit, driver and electronic device
JP4899528B2 (en) Power supply
JP2008141376A (en) PWM drive device and output offset correction method thereof
JP2007202281A (en) Power supply circuit
US7671556B2 (en) Image sensing apparatus
JP2007060893A (en) Stepping motor drive device and control method thereof
JP5206380B2 (en) Switching power supply
JP2007043895A (en) Stepping motor driving apparatus and driving method
JP4352319B2 (en) Power supply device
JP7237783B2 (en) Controller and motor drive system
JP2006129543A (en) Stepping motor driver and driving method
JP4717416B2 (en) Motor drive device

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061208

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080707