JP2007042950A - Quality evaluating method of epitaxial layer, quality evaluating method of soi (silicon on insulator) layer and manufacturing method of silicon wafer - Google Patents
Quality evaluating method of epitaxial layer, quality evaluating method of soi (silicon on insulator) layer and manufacturing method of silicon wafer Download PDFInfo
- Publication number
- JP2007042950A JP2007042950A JP2005227122A JP2005227122A JP2007042950A JP 2007042950 A JP2007042950 A JP 2007042950A JP 2005227122 A JP2005227122 A JP 2005227122A JP 2005227122 A JP2005227122 A JP 2005227122A JP 2007042950 A JP2007042950 A JP 2007042950A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- layer
- recombination lifetime
- quality
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 62
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 62
- 239000010703 silicon Substances 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000012212 insulator Substances 0.000 title description 2
- 230000006798 recombination Effects 0.000 claims abstract description 140
- 238000005215 recombination Methods 0.000 claims abstract description 140
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000011282 treatment Methods 0.000 claims description 40
- 230000009849 deactivation Effects 0.000 claims description 31
- 238000005259 measurement Methods 0.000 claims description 16
- 238000013441 quality evaluation Methods 0.000 claims description 15
- 238000006388 chemical passivation reaction Methods 0.000 claims description 12
- 230000002779 inactivation Effects 0.000 claims description 10
- 238000003851 corona treatment Methods 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 238000011156 evaluation Methods 0.000 claims description 3
- 238000001303 quality assessment method Methods 0.000 claims description 3
- 238000000691 measurement method Methods 0.000 claims description 2
- 238000001994 activation Methods 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 99
- 239000010408 film Substances 0.000 description 25
- 239000000243 solution Substances 0.000 description 25
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 18
- BDJXVNRFAQSMAA-UHFFFAOYSA-N quinhydrone Chemical compound OC1=CC=C(O)C=C1.O=C1C=CC(=O)C=C1 BDJXVNRFAQSMAA-UHFFFAOYSA-N 0.000 description 7
- 229940052881 quinhydrone Drugs 0.000 description 7
- DHEIAYDROZXXGS-UHFFFAOYSA-N ethanol;iodine Chemical compound [I].CCO DHEIAYDROZXXGS-UHFFFAOYSA-N 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- 239000002253 acid Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 238000011284 combination treatment Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 208000028659 discharge Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は、シリコンウェーハのエピタキシャル層またはSOI(Silicon On Insulator)層の品質を、再結合ライフタイムを求めることによって評価する方法および前記方法を用いるシリコンウェーハの製造方法に関する。 The present invention relates to a method for evaluating the quality of an epitaxial layer or SOI (Silicon On Insulator) layer of a silicon wafer by determining a recombination lifetime, and a method for manufacturing a silicon wafer using the method.
シリコンウェーハの再結合ライフタイムは、プロセス汚染、バルク結晶部分の金属汚染の評価に幅広く活用されている。また、近年は、n/n+やp/p+のエピタキシャル層、SOI層等の薄膜部分の測定への応用もなされている。 The recombination lifetime of silicon wafers is widely used for evaluating process contamination and metal contamination of bulk crystal parts. Further, in recent years, application to measurement of thin film portions such as n / n + and p / p + epitaxial layers and SOI layers has also been made.
再結合ライフタイムの測定方法としては、反射マイクロ波を用いて光導電減衰により再結合ライフタイムを測定するμ-PCD(μ-wave Photo Conductivity Decay)法が広く用いられている(特許文献1参照)。この方法は、ウェーハ中に過剰キャリアを発生させ、キャリアの再結合による減少を反射マイクロ波により測定し解析するものである。μ-PCD法によりエピタキシャル層やSOI層の再結合ライフタイムを測定する際には、層内ですべての光が吸収されるような短波長レーザー光を用いて測定を行う。
しかし、μ-PCD法によりエピタキシャル層の再結合ライフタイムを測定する場合、ウェーハ表面での再結合および高濃度基板との障壁を過剰キャリアが乗り越えて基板側に流出することに起因する実効的な界面での再結合速度の影響が無視できず、エピタキシャル層本来の再結合ライフタイムを正確に求めることは困難である。この過剰キャリアの流出の程度は、基本的にはエピタキシャル層と基板の抵抗率差で決まるが、界面のストレス等により、一律に抵抗率から予想できるものではないため、正確な評価のためには測定値から求める必要がある。
また同様に、SOIウェーハにおいても、ウェーハ表面および酸化膜層とSOI層との界面での再結合の影響があり、SOI層自体の再結合ライフタイムを正確に求めることは困難である。
However, when the recombination lifetime of the epitaxial layer is measured by the μ-PCD method, it is effective due to the recombination on the wafer surface and the excess carriers passing over the barrier with the high concentration substrate and flowing out to the substrate side. The influence of the recombination rate at the interface cannot be ignored, and it is difficult to accurately determine the intrinsic recombination lifetime of the epitaxial layer. The degree of excess carrier outflow is basically determined by the difference in resistivity between the epitaxial layer and the substrate, but it cannot be predicted from the resistivity uniformly due to interface stress, etc. It is necessary to obtain from the measured value.
Similarly, SOI wafers are also affected by recombination at the wafer surface and at the interface between the oxide film layer and the SOI layer, and it is difficult to accurately determine the recombination lifetime of the SOI layer itself.
かかる状況下、本発明は、エピタキシャル層およびSOI層の再結合ライフタイムを、表面および界面での再結合速度と分離して求めることにより、エピタキシャル層およびSOI層の品質を高い信頼性をもって評価することを目的とする。 Under such circumstances, the present invention evaluates the quality of the epitaxial layer and the SOI layer with high reliability by obtaining the recombination lifetime of the epitaxial layer and the SOI layer separately from the recombination velocity at the surface and the interface. For the purpose.
本発明者は、上記目的を達成するために鋭意検討を重ねた結果、同一ウェーハにおいて、二種類の表面不活性化処理を施した後に測定される二種類の再結合ライフタイムを用いることにより、エピタキシャル層およびSOI層の再結合ライフタイムを、表面および界面での再結合速度と分離して求めることができることを見出し、本発明を完成するに至った。 As a result of intensive studies to achieve the above object, the present inventor uses two types of recombination lifetimes measured after two types of surface deactivation treatment in the same wafer, It has been found that the recombination lifetime of the epitaxial layer and the SOI layer can be determined separately from the recombination velocity at the surface and interface, and the present invention has been completed.
即ち、上記目的を達成する手段は、以下の通りである。
[1]基板上にエピタキシャル層を有するシリコンウェーハにおいて、前記エピタキシャル層の品質を評価する方法であって、
前記品質評価は、前記エピタキシャル層の再結合ライフタイムを求めることによって行われ、
前記再結合ライフタイムを、
前記ウェーハに対して第一の表面不活性化処理を行った後に測定される第一の再結合ライフタイムと、
前記第一の再結合ライフタイム測定後のウェーハに対して第二の表面不活性化処理を行った後に測定される第二の再結合ライフタイム
を用いて求める
ことを特徴とするエピタキシャル層の品質評価方法。
[2]前記表面不活性化処理は、ケミカルパッシベーション溶液を用いて行われる[1]に記載の方法。
[3]前記表面不活性化処理は、前記ウェーハ表面に電荷を照射することによって行われる [1]に記載の方法。
[4]前記シリコンウェーハは、エピタキシャル層表面に酸化膜または絶縁膜を有し、
前記表面不活性化処理は、前記酸化膜または絶縁膜にコロナ放電処理を施すことによって行われる [1]に記載の方法。
[5]基板上にエピタキシャル層を有するシリコンウェーハについて、前記エピタキシャル層の品質を評価し、目標以上の品質を有するシリコンウェーハを選択する工程を含むシリコンウェーハの製造方法であって、
前記品質の評価を、[1]〜[4]のいずれかに記載の方法により行うことを特徴とするシリコンウェーハの製造方法。
[6]基板上に酸化膜層とSOI層をこの順に有するシリコンウェーハにおいて、前記SOI層の品質を評価する方法であって、
前記品質評価は、前記SOI層の再結合ライフタイムを求めることによって行われ、
前記再結合ライフタイムを、
前記ウェーハに対して第一の表面不活性化処理を行った後に測定される第一の再結合ライフタイムと、
前記第一の再結合ライフタイム測定後のウェーハに対して第二の表面不活性化処理を行った後に得られる第二の再結合ライフタイム
を用いて求める
ことを特徴とするSOI層の品質評価方法。
[7]前記表面不活性化処理は、ケミカルパッシベーション溶液を用いて行われる[6]に記載の方法。
[8]前記表面不活性化処理は、前記ウェーハ表面に電荷を照射することによって行われる [6]に記載の方法。
[9]前記シリコンウェーハは、SOI層表面に酸化膜または絶縁膜を有し、
前記表面不活性化処理は、前記酸化膜または絶縁膜にコロナ放電処理を施すことによって行われる[6]に記載の方法。
[10]基板上に酸化膜層とSOI層をこの順に有するシリコンウェーハについて、前記SOI層の品質を評価し、目標以上の品質を有するシリコンウェーハを選択する工程を含むシリコンウェーハの製造方法であって、
前記品質の評価を、[6]〜[9]のいずれかに記載の方法により行うことを特徴とするシリコンウェーハの製造方法。
That is, the means for achieving the above object is as follows.
[1] A method for evaluating the quality of an epitaxial layer in a silicon wafer having an epitaxial layer on a substrate,
The quality evaluation is performed by determining a recombination lifetime of the epitaxial layer,
Said recombination lifetime,
A first recombination lifetime measured after performing a first surface passivation treatment on the wafer;
Epitaxial layer quality obtained by using a second recombination lifetime measured after performing a second surface deactivation treatment on the wafer after the first recombination lifetime measurement Evaluation methods.
[2] The method according to [1], wherein the surface inactivation treatment is performed using a chemical passivation solution.
[3] The method according to [1], wherein the surface inactivation treatment is performed by irradiating a charge on the wafer surface.
[4] The silicon wafer has an oxide film or an insulating film on the surface of the epitaxial layer,
The surface deactivation treatment is performed by performing a corona discharge treatment on the oxide film or the insulating film.
[5] A silicon wafer manufacturing method including a step of evaluating the quality of the epitaxial layer on a silicon wafer having an epitaxial layer on a substrate and selecting a silicon wafer having a quality higher than a target,
The quality evaluation is performed by the method according to any one of [1] to [4].
[6] A method for evaluating the quality of an SOI layer in a silicon wafer having an oxide film layer and an SOI layer in this order on a substrate,
The quality assessment is performed by determining a recombination lifetime of the SOI layer,
Said recombination lifetime,
A first recombination lifetime measured after performing a first surface passivation treatment on the wafer;
SOI layer quality evaluation characterized by using a second recombination lifetime obtained after performing a second surface deactivation treatment on the wafer after the first recombination lifetime measurement Method.
[7] The method according to [6], wherein the surface inactivation treatment is performed using a chemical passivation solution.
[8] The method according to [6], wherein the surface inactivation treatment is performed by irradiating a charge on the wafer surface.
[9] The silicon wafer has an oxide film or an insulating film on the surface of the SOI layer,
The method according to [6], wherein the surface deactivation treatment is performed by performing a corona discharge treatment on the oxide film or the insulating film.
[10] A silicon wafer manufacturing method including a step of evaluating the quality of an SOI layer on a silicon wafer having an oxide film layer and an SOI layer on a substrate in this order, and selecting a silicon wafer having a quality higher than a target. And
The quality evaluation is performed by the method according to any one of [6] to [9].
本発明によれば、エピタキシャル層およびSOI層の品質を、表面および界面での再結合速度の影響を受けずに高い信頼性をもって評価することができる。 According to the present invention, the quality of the epitaxial layer and the SOI layer can be evaluated with high reliability without being affected by the recombination rate at the surface and interface.
以下、本発明について更に詳細に説明する。
[第一の態様(エピタキシャル層の品質評価方法)]
本発明の第一の態様は、
基板上にエピタキシャル層を有するシリコンウェーハにおいて、前記エピタキシャル層の品質を評価する方法であって、
前記品質評価は、前記エピタキシャル層の再結合ライフタイムを求めることによって行われ、
前記再結合ライフタイムを、
前記ウェーハに対して第一の表面不活性化処理を行った後に測定される第一の再結合ライフタイムと、
前記第一の再結合ライフタイム測定後のウェーハに対して第二の表面不活性化処理を行った後に測定される第二の再結合ライフタイム
を用いて求める
ことを特徴とするエピタキシャル層の品質評価方法(以下、「方法I」という)
である。
Hereinafter, the present invention will be described in more detail.
[First embodiment (epitaxial layer quality evaluation method)]
The first aspect of the present invention is:
In a silicon wafer having an epitaxial layer on a substrate, a method for evaluating the quality of the epitaxial layer,
The quality evaluation is performed by determining a recombination lifetime of the epitaxial layer,
Said recombination lifetime,
A first recombination lifetime measured after performing a first surface passivation treatment on the wafer;
Epitaxial layer quality obtained by using a second recombination lifetime measured after performing a second surface deactivation treatment on the wafer after the first recombination lifetime measurement Evaluation method (hereinafter referred to as “Method I”)
It is.
方法Iでは、基板上にエピタキシャル層を有するシリコンウェーハにおいてエピタキシャル層の品質評価を行う。前記ウェーハは、低抵抗のp+型シリコン基板上に所望の抵抗率を有するp型エピタキシャル層を形成したp/p+構造のエピタキシャルウェーハであることができ、低抵抗のn+型シリコン基板上に所望の抵抗率を有するn型エピタキシャル層を形成したn/n+構造のエピタキシャルウェーハであることもできる。エピタキシャルウェーハは、公知の方法、例えば、チョクラルスキー法により育成されたシリコン単結晶から切り出されたシリコン基板上に高純度低欠陥層をエピタキシャル成長させる方法によって製造することができる。 In Method I, the quality of an epitaxial layer is evaluated in a silicon wafer having an epitaxial layer on a substrate. The wafer, it can be an epitaxial wafer of p / p + structure having a p-type epitaxial layer having a desired resistivity to the low resistance of the p + -type silicon substrate, a low-resistance n + -type silicon substrate It is also possible to use an n / n + structure epitaxial wafer in which an n-type epitaxial layer having a desired resistivity is formed. The epitaxial wafer can be manufactured by a known method, for example, a method of epitaxially growing a high-purity low-defect layer on a silicon substrate cut out from a silicon single crystal grown by the Czochralski method.
前記低抵抗p+型シリコン基板としては、例えば、ボロン等を添加したシリコン基板を挙げることができ、その抵抗率は、例えば0.001〜0.1Ωcm、好ましくは0.001〜0.01Ωcmであることができる。また、前記低抵抗n+型シリコン基板としては、例えば、リン、ヒ素、アンチモン等を添加したシリコン基板を挙げることができ、その抵抗率は、例えば0.001〜0.1Ωcm、好ましくは0.001〜0.01Ωcmであることができる。 Examples of the low resistance p + type silicon substrate include a silicon substrate to which boron or the like is added, and its resistivity can be, for example, 0.001 to 0.1 Ωcm, preferably 0.001 to 0.01 Ωcm. Examples of the low resistance n + type silicon substrate include a silicon substrate added with phosphorus, arsenic, antimony, etc., and its resistivity is, for example, 0.001 to 0.1 Ωcm, preferably 0.001 to 0.01 Ωcm. Can be.
基板上にエピタキシャル層を形成する方法としては、通常用いられる方法を用いることができ、例えば、SiCl4、SiHCl3、SiH2Cl2等のSiを含む原料ガスによるCVD法により所望の厚さの層が形成されるようエピタキシャル成長を行う方法を用いることができる。エピタキシャル層の厚さは、例えば1〜150μm、好ましくは10〜150μmとすることができる。また、エピタキシャル層の抵抗率は、例えば1〜100Ωcm、好ましくは5〜100Ωcmであることができる。 As a method for forming the epitaxial layer on the substrate, a commonly used method can be used. For example, a desired thickness can be obtained by a CVD method using a source gas containing Si such as SiCl 4 , SiHCl 3 , SiH 2 Cl 2 or the like. A method of performing epitaxial growth so that the layer is formed can be used. The thickness of the epitaxial layer can be, for example, 1 to 150 μm, preferably 10 to 150 μm. The resistivity of the epitaxial layer can be, for example, 1 to 100 Ωcm, preferably 5 to 100 Ωcm.
前述のような低抵抗基板(高濃度基板)上に形成されたエピタキシャル層の再結合ライフタイムを求める際には、高濃度基板との障壁を過剰キャリアが乗り越えて基板側に流出することに起因する実効的な界面での再結合速度およびウェーハ表面での再結合速度の影響を受け、エピタキシャル層自体の正確な再結合ライフタイムを求めることは困難であった。そこで、方法Iでは、前記再結合ライフタイムを、前記ウェーハに対して第一の表面不活性化処理を行った後に測定される第一の再結合ライフタイムと、前記第一の再結合ライフタイム測定後のウェーハ表面に対して第二の表面不活性化処理を行った後に測定される第二の再結合ライフタイムを用いて求める。このように同一ウェーハに対して二種類の表面不活性化処理を施した後に測定される二種類の再結合ライフタイムを用いることにより、エピタキシャル層の再結合ライフタイムを、表面および界面での再結合速度と分離して求めることができる。以下、エピタキシャル層の再結合ライフタイムを求める方法を具体的に説明する。 When determining the recombination lifetime of an epitaxial layer formed on a low-resistance substrate (high-concentration substrate) as described above, excess carriers cross the barrier with the high-concentration substrate and flow out to the substrate side. Under the influence of the effective recombination rate at the interface and the recombination rate at the wafer surface, it is difficult to obtain an accurate recombination lifetime of the epitaxial layer itself. Therefore, in Method I, the recombination lifetime is measured by performing a first surface deactivation treatment on the wafer, and the first recombination lifetime and the first recombination lifetime. It calculates | requires using the 2nd recombination lifetime measured after performing the 2nd surface deactivation process with respect to the wafer surface after a measurement. Thus, by using two types of recombination lifetime measured after two types of surface deactivation treatments on the same wafer, the recombination lifetime of the epitaxial layer can be reduced at the surface and interface. It can be determined separately from the binding speed. Hereinafter, a method for obtaining the recombination lifetime of the epitaxial layer will be specifically described.
エピタキシャルウェーハにおける表面再結合速度、界面での実効再結合速度、再結合ライフタイム、エピタキシャル層の厚さ、実効再結合ライフタイムとの間には、以下の式(1)、(2)が成り立つことが知られている(J. Appl. Phys. 79 (9), 1 May 1996、IEEE TRANSITIONS ON ELECTRON DEVICES, VOL. 50, No.4, APRIL 2003参照)。
まず、評価対象のウェーハについて、表面再結合速度が既知の第一の表面不活性化処理を行った後のエピタキシャル層の再結合ライフタイム(第一の実効再結合ライフタイム)を測定する。次いで、同一ウェーハについて、表面再結合速度が既知の第二の表面不活性化処理を行った後のエピタキシャル層の再結合ライフタイム(第二の実効再結合ライフタイム)を測定する。測定された第一の実効再結合ライフタイムをτr_eff_1、第二の実効再結合ライフタイムをτr_eff_2として、上記式(1)、(2)にそれぞれ代入すると、以下の式(3)〜(6)が得られる。なお、式(3)および(4)は、第一の表面不活性化処理後のウェーハに関する式であり、式(5)および(6)は、第二の表面不活性化処理後のウェーハに関する式である。
上記式(3)と式(4)を満たすτr_epi.−Sr_interface曲線と、式(5)と式(6)を満たすτr_epi.−Sr_interfaceを描き、この二曲線が交わる点が、求めるτr_epi.(エピタキシャル層の再結合ライフタイム)、Sr_interface(界面での実効再結合速度)となる。このように、本発明によれば、同一ウェーハに対して二種類の表面不活性化処理を施した後に測定される二種類の再結合ライフタイムを用いることにより、エピタキシャル層の再結合ライフタイムを、表面および界面での再結合速度と分離して求めることができる。 A τr_epi.−Sr_interface curve satisfying the above equations (3) and (4) and τr_epi.−Sr_interface satisfying the equations (5) and (6) are drawn, and the point where these two curves intersect is the τr_epi. Layer recombination lifetime) and Sr_interface (effective recombination velocity at the interface). Thus, according to the present invention, the recombination lifetime of the epitaxial layer can be reduced by using two types of recombination lifetime measured after two types of surface deactivation treatments are performed on the same wafer. It can be determined separately from the recombination velocity at the surface and interface.
第一および第二の表面不活性化処理を施したウェーハの表面再結合速度は、例えば、以下の方法により求めることができる。
まず、測定対象のエピタキシャル層と同型、同抵抗率のポリッシュドウェーハを用意し、厚さの異なる二種類の領域を形成する。例えば、表面の一部に耐酸性のシールを貼ったウェーハを、酸溶液(例えばHF/HNO3/CH3COOH溶液)に浸漬する。これにより、シールによってマスキングされていない領域は酸により溶解され、厚みの異なる2つの領域を持つウェーハが得られる。
次いで、厚さの異なる二種類の領域を有するウェーハに対して表面不活性化処理を施し、厚みの異なる二領域それぞれの再結合ライフタイムを測定する。再結合ライフタイムの測定は、μ-PCD法によって行うことができる。
前述の式(1)、(2)において、ウェーハ厚さをエピタキシャル層の厚さ(tepi)に、再結合ライフタイムを実効再結合ライフタイム(τr_eff. )にそれぞれ代入して厚さの異なる二領域について得られる2つの曲線から、表面再結合速度を求めることができる。
The surface recombination rate of the wafer subjected to the first and second surface deactivation treatments can be determined by the following method, for example.
First, a polished wafer having the same type and resistivity as the epitaxial layer to be measured is prepared, and two types of regions having different thicknesses are formed. For example, a wafer having an acid-resistant seal attached to a part of the surface is immersed in an acid solution (for example, HF / HNO 3 / CH 3 COOH solution). Thereby, the area | region which is not masked with a seal | sticker is melt | dissolved with an acid, and the wafer which has two area | regions from which thickness differs is obtained.
Next, a surface inactivation treatment is performed on the wafer having two types of regions having different thicknesses, and the recombination lifetimes of the two regions having different thicknesses are measured. The recombination lifetime can be measured by the μ-PCD method.
In the above formulas (1) and (2), the wafer thickness is substituted into the epitaxial layer thickness (t epi ), and the recombination lifetime is substituted into the effective recombination lifetime (τr_eff.). From the two curves obtained for the two regions, the surface recombination rate can be determined.
表面不活性化処理は、ウェーハ表面を不活性化することでウェーハ表面でのキャリアの再結合を低減するための処理である。表面不活性化処理は、例えばケミカルパッシベーション溶液を用いることにより行うことができる。具体的には、測定対象のウェーハをケミカルパッシベーション溶液に浸漬することにより表面不活性化処理を行うことができる。なお、ケミカルパッシベーション溶液としては、経時変化の小さい良好なパッシベーション特性(表面不活性化特性)が得られる溶液を用いることが好ましい。具体的には、ヨウ素エタノール液(例えば濃度0.005〜0.5N)、HF水溶液(例えば濃度0.1〜20%)、キンヒドロンメタノール液(例えば濃度0.005〜0.5 N)、キンヒドロン・エタノール液(例えば濃度0.005〜0.5 N)等を用いることができる。各溶液の濃度は、所望の表面再結合速度が得られるように適宜設定することができる。ケミカルパッシベーション溶液の詳細については、例えば、Appl. Surf. Sci. 63 (1993) 306、特許第3496058号明細書等を参照することができる。 The surface deactivation process is a process for reducing carrier recombination on the wafer surface by deactivating the wafer surface. The surface inactivation treatment can be performed by using, for example, a chemical passivation solution. Specifically, the surface inactivation treatment can be performed by immersing the wafer to be measured in a chemical passivation solution. As the chemical passivation solution, it is preferable to use a solution that provides good passivation characteristics (surface deactivation characteristics) with little change over time. Specifically, iodine ethanol liquid (for example, concentration 0.005-0.5N), HF aqueous solution (for example, concentration 0.1-20%), quinhydrone methanol liquid (for example, concentration 0.005-0.5 N), quinhydrone ethanol liquid (for example, concentration 0.005) ˜0.5 N) or the like can be used. The concentration of each solution can be appropriately set so as to obtain a desired surface recombination rate. For details of the chemical passivation solution, reference can be made to, for example, Appl. Surf. Sci. 63 (1993) 306, Japanese Patent No. 3496058, and the like.
測定対象のエピタキシャルウェーハがエピタキシャル層表面に酸化膜または絶縁膜を有する場合には、第一および第二の表面不活性化処理として、前記酸化膜または絶縁膜に対し、二種類の異なる条件でのコロナ放電処理を行うことができる。これにより、表面にコロナ放電により発生した電荷を堆積させ、その帯電量を制御するか、または極性を変えることにより、バンドの曲がりを制御し、実効的に表面再結合速度を制御することができる。コロナ放電処理の条件は、例えば、2〜7kVまたは-2〜-7kVで、1〜10分とすることができる。 When the epitaxial wafer to be measured has an oxide film or an insulating film on the surface of the epitaxial layer, as the first and second surface deactivation processes, the oxide film or the insulating film is subjected to two different conditions. Corona discharge treatment can be performed. As a result, charges generated by corona discharge can be deposited on the surface, and the amount of charge can be controlled, or the polarity can be changed to control the bending of the band and effectively control the surface recombination rate. . The conditions of the corona discharge treatment are, for example, 2 to 7 kV or −2 to −7 kV, and can be 1 to 10 minutes.
また、酸化膜や絶縁膜を有さないウェーハにおいては、再結合ライフタイム測定中にウェーハ表面に電荷を照射し続けることにより、上記と同様にバンドの曲がりを制御し、実効的に表面再結合速度を制御することができる。照射条件の詳細については、例えば、米国特許6,653,850 B2を参照することができる。 In addition, for wafers that do not have an oxide film or insulating film, by continuing to irradiate the wafer surface with charges during recombination lifetime measurement, the bending of the band is controlled in the same manner as described above, and surface recombination is effectively performed. The speed can be controlled. For details of the irradiation conditions, refer to, for example, US Pat. No. 6,653,850 B2.
再結合ライフタイムの測定は、μ-PCD法によって行うことができる。具体的には、エピタキシャル層の厚さに応じて、層内ですべての光が吸収されるように照射するレーザー光の波長を設定する。設定波長は、例えば、300〜900nm程度とすることができる。この設定波長において光パルスを発生させ、ウェーハに対して照射すると、光パルスによりウェーハ表面および内部に発生した過剰キャリアによってエピタキシャル層の導電率が増加し、過剰キャリアが再結合によって消滅するに従い導電率が減少する。このときの反射マイクロ波のパワーの時間変化を検出、解析することで、再結合ライフタイムを求めることができる。 The recombination lifetime can be measured by the μ-PCD method. Specifically, the wavelength of the laser beam to be irradiated is set according to the thickness of the epitaxial layer so that all light is absorbed in the layer. The set wavelength can be about 300 to 900 nm, for example. When an optical pulse is generated at this set wavelength and irradiated to the wafer, the conductivity of the epitaxial layer increases due to excess carriers generated on the wafer surface and inside by the optical pulse, and the conductivity increases as the excess carriers disappear due to recombination. Decrease. The recombination lifetime can be obtained by detecting and analyzing the time change of the power of the reflected microwave at this time.
[第二の態様(SOI層の品質評価方法)]
本発明の第二の態様は、
基板上に酸化膜層とSOI層をこの順に有するシリコンウェーハにおいて、前記SOI層の品質を評価する方法であって、
前記品質評価は、前記SOI層の再結合ライフタイムを求めることによって行われ、
前記再結合ライフタイムを、
前記SOI層表面に対して第一の表面不活性化処理を行った後に測定される第一の再結合ライフタイムと、
前記第一の再結合ライフタイム測定後のSOI層表面に対して第二の表面不活性化処理を行った後に得られる第二の再結合ライフタイム
を用いて求める
ことを特徴とするSOI層の品質評価方法(以下、「方法II」という)
である。
[Second embodiment (SOI layer quality evaluation method)]
The second aspect of the present invention is:
In a silicon wafer having an oxide film layer and an SOI layer in this order on a substrate, a method for evaluating the quality of the SOI layer,
The quality assessment is performed by determining a recombination lifetime of the SOI layer,
Said recombination lifetime,
A first recombination lifetime measured after performing a first surface deactivation treatment on the SOI layer surface;
An SOI layer obtained by using a second recombination lifetime obtained after performing a second surface deactivation treatment on the surface of the SOI layer after the first recombination lifetime measurement Quality evaluation method (hereinafter referred to as “Method II”)
It is.
方法IIでは、基板上に酸化膜層とSOI層をこの順に有するシリコンウェーハ(SOIウェーハ)において、SOI層の品質評価を行うものである。前記ウェーハは、二枚のポリッシュドウェーハを酸化膜を介して貼りあわせた張り合わせウェーハであることができ、ポリッシュドウェーハに酸素イオンを注入してウェーハ内部に酸化膜層を形成したSIMOX(Separation by Implanted Oxygen)ウェーハであることもできる。 In Method II, the quality of the SOI layer is evaluated in a silicon wafer (SOI wafer) having an oxide film layer and an SOI layer in this order on the substrate. The wafer may be a bonded wafer in which two polished wafers are bonded together via an oxide film. A SIMOX (Separation by) is formed by injecting oxygen ions into the polished wafer to form an oxide film layer inside the wafer. Implanted Oxygen) wafers.
SOIウェーハは、公知の方法、例えば、チョクラルスキー法により育成されたシリコン単結晶から切り出されたシリコン基板を熱酸化し、他の同様にシリコン単結晶から切り出されたシリコン基板を重ね、熱処理をすることにより接着させた後、片方の面を所望の厚みまで、研磨等により薄層化しSOI層とすることにより製造することができる。シリコン基板としては、例えば、p型の場合は、ボロン等を添加したシリコン基板を挙げることができ、n型の場合は、リン、ヒ素、アンチモン等を添加したシリコン基板を挙げることができる。その抵抗率は、例えば、0.1〜1000Ωcmであることができる。SOI層の厚さは、例えば1〜150μm、好ましくは、10〜150μmとすることができる。SOI層の抵抗率は、例えば、0.1〜1000Ωcm、好ましくは1〜100Ωcmであることができる。 The SOI wafer is obtained by thermally oxidizing a silicon substrate cut out from a silicon single crystal grown by a known method, for example, the Czochralski method, and stacking the silicon substrates cut out from the silicon single crystal in the same manner, and performing heat treatment. After bonding, the surface of one side can be manufactured to a desired thickness by thinning it by polishing or the like to form an SOI layer. Examples of the silicon substrate include a silicon substrate added with boron or the like in the case of p-type, and a silicon substrate added with phosphorus, arsenic, antimony, or the like in the case of n-type. The resistivity can be, for example, 0.1 to 1000 Ωcm. The thickness of the SOI layer can be, for example, 1 to 150 μm, preferably 10 to 150 μm. The resistivity of the SOI layer can be, for example, 0.1 to 1000 Ωcm, preferably 1 to 100 Ωcm.
SOIウェーハにおいて酸化膜層上に設けられたSOI層の再結合ライフタイムを求める際にも、前述のエピタキシャルウェーハと同様に、ウェーハ表面での再結合および酸化膜層とSOI層の界面における再結合速度の影響があり、SOI層自体の再結合ライフタイムを正確に求めることは困難である。そこで、方法IIでは、SOI層の再結合ライフタイムを、ウェーハに対して第一の表面不活性化処理を行った後に測定される第一の再結合ライフタイムと、第一の再結合ライフタイム測定後のウェーハに対して第二の表面不活性化処理を行った後に測定される第二の再結合ライフタイムを用いて求める。このように同一ウェーハに対して二種類の表面不活性化処理を施した後に測定される二種類の再結合ライフタイムを用いることにより、SOI層の再結合ライフタイムを、表面および界面での再結合速度と分離して求めることができる。その詳細は、先に方法Iについて説明した通りである。また、表面不活性化処理および再結合ライフタイム測定の詳細も、先に方法Iについて説明した通りである。 When determining the recombination lifetime of the SOI layer provided on the oxide film layer in the SOI wafer, the recombination on the wafer surface and the recombination at the interface between the oxide film layer and the SOI layer are performed as in the case of the epitaxial wafer described above. Due to speed effects, it is difficult to accurately determine the recombination lifetime of the SOI layer itself. Therefore, in the method II, the recombination lifetime of the SOI layer is determined by the first recombination lifetime measured after the first surface deactivation treatment is performed on the wafer, and the first recombination lifetime. It calculates | requires using the 2nd recombination lifetime measured after performing the 2nd surface deactivation process with respect to the wafer after a measurement. Thus, by using two types of recombination lifetime measured after two types of surface deactivation treatment on the same wafer, the recombination lifetime of the SOI layer can be reduced at the surface and interface. It can be determined separately from the binding rate. The details are as described for Method I above. The details of the surface deactivation treatment and recombination lifetime measurement are also as described for Method I above.
[シリコンウェーハの製造方法]
本発明は更に、
基板上にエピタキシャル層を有するシリコンウェーハについて、前記エピタキシャル層の品質を評価し、目標以上の品質を有するシリコンウェーハを選択する工程を含むシリコンウェーハの製造方法であって、
前記品質の評価を、方法Iにより行うことを特徴とするシリコンウェーハの製造方法(以下、「製法I」という)、および、
基板上に酸化膜層とSOI層をこの順に有するシリコンウェーハについて、前記SOI層の品質を評価し、目標以上の品質を有するシリコンウェーハを選択する工程を含むシリコンウェーハの製造方法であって、
前記品質の評価を、方法IIにより行うことを特徴とするシリコンウェーハの製造方法(以下、「製法II」という)
に関する。
[Manufacturing method of silicon wafer]
The present invention further includes
For a silicon wafer having an epitaxial layer on a substrate, the quality of the epitaxial layer is evaluated, and a method for producing a silicon wafer including a step of selecting a silicon wafer having a quality higher than a target,
The quality evaluation is performed by Method I, a silicon wafer manufacturing method (hereinafter referred to as “Production Method I”), and
For a silicon wafer having an oxide film layer and an SOI layer on a substrate in this order, the quality of the SOI layer is evaluated, and a silicon wafer manufacturing method including a step of selecting a silicon wafer having a quality higher than a target,
The quality evaluation is performed by Method II, which is a method for manufacturing a silicon wafer (hereinafter referred to as “Process II”).
About.
製法Iは、エピタキシャルウェーハの製造方法であり、方法Iにより品質評価を行い目標以上の品質を有するシリコンウェーハを選択する工程を含むものである。また、製法IIは、SOIウェーハの製造方法であり、方法IIにより品質評価を行い目標以上の品質を有するシリコンウェーハを選択する工程を含むものである。前述のように、方法I、方法IIによれば、エピタキシャル層およびSOI層の再結合ライフタイムを、表面および界面での再結合速度と分離し、高い信頼性をもって求めることができる。よって、方法I、方法IIによって品質評価を行い目標以上の品質を有することが確認されたシリコンウェーハを選択することにより、高品質なシリコンウェーハを得ることができる。なお、再結合ライフタイムの目標値は、ウェーハの用途等に応じてウェーハに求められる物性を考慮して設定することができる。 The manufacturing method I is a method for manufacturing an epitaxial wafer, and includes a step of performing quality evaluation by the method I and selecting a silicon wafer having a quality higher than a target. Production method II is a method for producing an SOI wafer, and includes a step of selecting a silicon wafer having a quality higher than a target by performing quality evaluation by method II. As described above, according to Method I and Method II, the recombination lifetime of the epitaxial layer and the SOI layer can be obtained with high reliability by separating from the recombination velocity at the surface and interface. Therefore, a quality silicon wafer can be obtained by performing quality evaluation by Method I and Method II and selecting a silicon wafer that has been confirmed to have a quality higher than the target. The target value of the recombination lifetime can be set in consideration of physical properties required for the wafer according to the use of the wafer.
以下、本発明を実施例に基づき更に説明する。但し、本発明は実施例に示す態様に限定されるものではない。
(1)表面再結合速度の決定
第一のケミカルパッシベーション溶液としてヨウ素エタノール液(0.05N)を、第二のケミカルパッシベーション溶液としてキンヒドロンメタノール液(0.01N)を用いた。まず各々のケミカルパッシベーション溶液の表面再結合速度を、以下の方法で求めた。
測定対象のエピタキシャル層と同型のn型、同抵抗率(7Ωcm)のポリッシュドウェーハを用意し、ウェーハ表面の一領域に耐酸性のシールを貼った。HF:HNO3:CH3COOH溶液(1:10:10)に30分間浸漬し、厚みの異なる領域をもつウェーハを作製した。各領域の厚みを測定したところ、シールを貼った領域(領域A)のウェーハ厚は735μm、貼っていない領域(領域B)は、721μmとなった。上記2種のケミカルパッシベーション溶液に浸漬し、領域A、Bの再結合ライフタイムを、μ-PCD法により測定した。なお測定に先立ち、表面状態を同一にするため、製品出荷レベルの洗浄を実施した。測定された再結合ライフタイムを以下に示す。
(i)ヨウ素エタノール液
A領域:3213.6μs、B領域:3164.6μs
(ii)キンヒドロンメタノール液
A領域:5321.2μs、B領域:5254.6μs。
Hereinafter, the present invention will be further described based on examples. However, this invention is not limited to the aspect shown in the Example.
(1) Determination of surface recombination rate An iodine ethanol solution (0.05 N) was used as the first chemical passivation solution, and a quinhydrone methanol solution (0.01 N) was used as the second chemical passivation solution. First, the surface recombination rate of each chemical passivation solution was determined by the following method.
A polished wafer having the same n-type and resistivity (7 Ωcm) as the epitaxial layer to be measured was prepared, and an acid-resistant seal was attached to a region of the wafer surface. The wafer was immersed in an HF: HNO 3 : CH 3 COOH solution (1:10:10) for 30 minutes to produce wafers having regions with different thicknesses. When the thickness of each region was measured, the wafer thickness of the region where the seal was applied (region A) was 735 μm, and the region where the seal was not applied (region B) was 721 μm. It was immersed in the two types of chemical passivation solutions described above, and the recombination lifetime of regions A and B was measured by the μ-PCD method. Prior to the measurement, cleaning at the product shipment level was performed to make the surface state the same. The measured recombination lifetime is shown below.
(i) Iodine ethanol solution A region: 3213.6 μs, B region: 3164.6 μs
(ii) Quinhydrone methanol solution A region: 5321.2 μs, B region: 5254.6 μs.
前述の式(1)、(2)において、ウェーハ厚さをエピタキシャル層の厚さ(tepi)に、再結合ライフタイムを実効再結合ライフタイム(τr_eff. )にそれぞれ代入して厚さの異なる二領域について得られる2つの曲線から表面再結合速度を求めたところ、ヨウ素エタノール液は9.11cm/s、キンヒドロンメタノール液は4.52cm/sであった。 In the above formulas (1) and (2), the wafer thickness is substituted into the epitaxial layer thickness (t epi ), and the recombination lifetime is substituted into the effective recombination lifetime (τr_eff.). When the surface recombination velocity was determined from the two curves obtained for the two regions, the iodine ethanol solution was 9.11 cm / s and the quinhydrone methanol solution was 4.52 cm / s.
(2)エピタキシャル層の再結合ライフタイムの決定
測定対象として、n型7Ωcmのエピタキシャル層を持つn/n+エピタキシャルウェーハを用いた。このエピタキシャルウェーハをヨウ素エタノール液に浸漬し、μ-PCD法により測定した再結合ライフタイムは、220.6μs、キンヒドロンメタノール液では、242.2μsとなった。測定前には、表面状態を同一にするため、製品出荷レベルの洗浄を実施した。エピタキシャル層の厚さをFTIR法にて測定したところ、114.3μmであった。
前述の式(3)〜(6)に、測定された再結合ライフタイム(実効再結合ライフタイム)、上記(1)で求めた表面再結合速度を代入し、上記二種類の表面不活性化処理に対応する2つのτr_epi−Sr_surface曲線を描き、この二曲線の交点からn/n+界面での実効再結合速度を求めたところ36.7cm/s、エピタキシャル層の再結合ライフタイムを求めたところ、1806μsであった。このように、本発明によれば、エピタキシャル層の再結合ライフタイムを、表面および界面での再結合速度と分離して求めることができる。
(2) Determination of Recombination Lifetime of Epitaxial Layer An n / n + epitaxial wafer having an n-type 7 Ωcm epitaxial layer was used as a measurement target. The epitaxial wafer was immersed in iodine ethanol solution, and the recombination lifetime measured by the μ-PCD method was 220.6 μs, and that of quinhydrone methanol solution was 242.2 μs. Before the measurement, cleaning at the product shipment level was performed to make the surface condition the same. It was 114.3 micrometers when the thickness of the epitaxial layer was measured by FTIR method.
By substituting the measured recombination lifetime (effective recombination lifetime) and the surface recombination rate obtained in the above (1) into the above formulas (3) to (6), the above two types of surface inactivation Two τr_epi-Sr_surface curves corresponding to the treatment were drawn, and the effective recombination velocity at the n / n + interface was determined from the intersection of the two curves. The recombination lifetime of the epitaxial layer was determined to be 36.7 cm / s. However, it was 1806 μs. Thus, according to the present invention, the recombination lifetime of the epitaxial layer can be determined separately from the recombination velocity at the surface and interface.
(3)SOI層の再結合ライフタイムの決定
測定対象として、p型10Ωcm、厚さ12.4μmのSOI層を持つSOIウェーハを用いた。このSOIウェーハをヨウ素エタノール液に浸漬し、μ−PCD法により測定した再結合ライフタイムは、19.84μs、キンヒドロンメタノール液では、21.42μsとなった。測定前には、表面状態を同一にするため、製品出荷レベルの洗浄を実施した。
前述の式(3)〜(6)に、測定された再結合ライフタイム(実効再結合ライフタイム)、上記(1)で求めた表面再結合速度を代入し、上記二種類の表面不活性化処理に対応する2つのτr_epi−Sr_surface曲線を描き、この二曲線の交点から酸化膜層界面での再結合速度を求めたところ51.43cm/s、SOI層の再結合ライフタイムを求めたところ、626.7μsであった。このように、本発明によれば、SOI層の再結合ライフタイムを、表面および酸化膜層との界面での再結合速度と分離して求めることができる。
(3) Determination of recombination lifetime of SOI layer An SOI wafer having a p-type 10 Ωcm, 12.4 μm thick SOI layer was used as a measurement target. This SOI wafer was immersed in iodine ethanol solution, and the recombination lifetime measured by μ-PCD method was 19.84 μs, and that of quinhydrone methanol solution was 21.42 μs. Before the measurement, cleaning at the product shipment level was performed to make the surface condition the same.
By substituting the measured recombination lifetime (effective recombination lifetime) and the surface recombination rate obtained in the above (1) into the above formulas (3) to (6), the above two types of surface inactivation When two τr_epi-Sr_surface curves corresponding to the treatment were drawn, the recombination velocity at the oxide layer interface was calculated from the intersection of the two curves, 51.43 cm / s, and the recombination lifetime of the SOI layer was determined. It was 626.7 μs. Thus, according to the present invention, the recombination lifetime of the SOI layer can be obtained separately from the recombination rate at the interface between the surface and the oxide film layer.
本発明によれば、エピタキシャル層およびSOI層の再結合ライフタイムを、高い信頼性をもって求めることができる。
According to the present invention, the recombination lifetime of the epitaxial layer and the SOI layer can be obtained with high reliability.
Claims (10)
前記品質評価は、前記エピタキシャル層の再結合ライフタイムを求めることによって行われ、
前記再結合ライフタイムを、
前記ウェーハに対して第一の表面不活性化処理を行った後に測定される第一の再結合ライフタイムと、
前記第一の再結合ライフタイム測定後のウェーハに対して第二の表面不活性化処理を行った後に測定される第二の再結合ライフタイム
を用いて求める
ことを特徴とするエピタキシャル層の品質評価方法。 In a silicon wafer having an epitaxial layer on a substrate, a method for evaluating the quality of the epitaxial layer,
The quality evaluation is performed by determining a recombination lifetime of the epitaxial layer,
Said recombination lifetime,
A first recombination lifetime measured after performing a first surface passivation treatment on the wafer;
Epitaxial layer quality obtained by using a second recombination lifetime measured after performing a second surface deactivation treatment on the wafer after the first recombination lifetime measurement Evaluation methods.
前記表面不活性化処理は、前記酸化膜または絶縁膜にコロナ放電処理を施すことによって行われる請求項1に記載の方法。 The silicon wafer has an oxide film or an insulating film on the surface of the epitaxial layer,
The method according to claim 1, wherein the surface deactivation treatment is performed by performing a corona discharge treatment on the oxide film or the insulating film.
前記品質の評価を、請求項1〜4のいずれか1項に記載の方法により行うことを特徴とするシリコンウェーハの製造方法。 For a silicon wafer having an epitaxial layer on a substrate, the quality of the epitaxial layer is evaluated, and a method for producing a silicon wafer including a step of selecting a silicon wafer having a quality higher than a target,
The method for producing a silicon wafer, wherein the quality is evaluated by the method according to claim 1.
前記品質評価は、前記SOI層の再結合ライフタイムを求めることによって行われ、
前記再結合ライフタイムを、
前記ウェーハに対して第一の表面不活性化処理を行った後に測定される第一の再結合ライフタイムと、
前記第一の再結合ライフタイム測定後のウェーハに対して第二の表面不活性化処理を行った後に得られる第二の再結合ライフタイム
を用いて求める
ことを特徴とするSOI層の品質評価方法。 In a silicon wafer having an oxide film layer and an SOI layer in this order on a substrate, a method for evaluating the quality of the SOI layer,
The quality assessment is performed by determining a recombination lifetime of the SOI layer,
Said recombination lifetime,
A first recombination lifetime measured after performing a first surface passivation treatment on the wafer;
SOI layer quality evaluation characterized by using a second recombination lifetime obtained after performing a second surface deactivation treatment on the wafer after the first recombination lifetime measurement Method.
前記表面不活性化処理は、前記酸化膜または絶縁膜にコロナ放電処理を施すことによって行われる請求項6に記載の方法。 The silicon wafer has an oxide film or an insulating film on the SOI layer surface,
The method according to claim 6, wherein the surface inactivation treatment is performed by performing a corona discharge treatment on the oxide film or the insulating film.
前記品質の評価を、請求項6〜9のいずれか1項に記載の方法により行うことを特徴とするシリコンウェーハの製造方法。
For a silicon wafer having an oxide film layer and an SOI layer on a substrate in this order, the quality of the SOI layer is evaluated, and a silicon wafer manufacturing method including a step of selecting a silicon wafer having a quality higher than a target,
The method for producing a silicon wafer, wherein the quality is evaluated by the method according to any one of claims 6 to 9.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005227122A JP2007042950A (en) | 2005-08-04 | 2005-08-04 | Quality evaluating method of epitaxial layer, quality evaluating method of soi (silicon on insulator) layer and manufacturing method of silicon wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005227122A JP2007042950A (en) | 2005-08-04 | 2005-08-04 | Quality evaluating method of epitaxial layer, quality evaluating method of soi (silicon on insulator) layer and manufacturing method of silicon wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007042950A true JP2007042950A (en) | 2007-02-15 |
Family
ID=37800641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005227122A Pending JP2007042950A (en) | 2005-08-04 | 2005-08-04 | Quality evaluating method of epitaxial layer, quality evaluating method of soi (silicon on insulator) layer and manufacturing method of silicon wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007042950A (en) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013026461A (en) * | 2011-07-21 | 2013-02-04 | Semiconductor Energy Lab Co Ltd | Method for evaluating semiconductor substrate |
CN103063729A (en) * | 2011-10-21 | 2013-04-24 | 上海华虹Nec电子有限公司 | Method for detecting epitaxial silicon defects |
JP2013093434A (en) * | 2011-10-26 | 2013-05-16 | Semiconductor Energy Lab Co Ltd | Method for analyzing semiconductor substrate |
JP2013162026A (en) * | 2012-02-07 | 2013-08-19 | Shin Etsu Handotai Co Ltd | Cleanliness evaluation method for vapor phase growth device, and method of manufacturing silicon epitaxial wafer |
JP2014036122A (en) * | 2012-08-09 | 2014-02-24 | Sumco Corp | Method for evaluating epitaxial growth furnace and method for manufacturing epitaxial wafer |
WO2016016776A1 (en) * | 2014-07-31 | 2016-02-04 | 株式会社半導体エネルギー研究所 | Semiconductor device and method for evaluating semiconductor device |
JP2017017237A (en) * | 2015-07-03 | 2017-01-19 | 信越半導体株式会社 | Pretreatment method for recombination life time measurement |
JP2017103275A (en) * | 2015-11-30 | 2017-06-08 | 株式会社Sumco | Method for evaluating silicon wafer and use thereof |
WO2019146505A1 (en) * | 2018-01-24 | 2019-08-01 | 株式会社Sumco | Method for evaluating silicon layer, and method for producing silicon epitaxial wafer |
CN112366146A (en) * | 2020-11-05 | 2021-02-12 | 天津中环领先材料技术有限公司 | Method for testing service life of wafer |
JP2021036558A (en) * | 2019-08-30 | 2021-03-04 | 株式会社Sumco | Evaluation method for semiconductor samples |
CN115824287A (en) * | 2023-02-24 | 2023-03-21 | 西安泰瑞环保技术有限公司 | Method, device, equipment and medium for analyzing effect of copper foil passivation solution wastewater recovery |
JP7713198B2 (en) | 2022-09-20 | 2025-07-25 | 株式会社Sumco | Semiconductor sample evaluation method |
-
2005
- 2005-08-04 JP JP2005227122A patent/JP2007042950A/en active Pending
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013026461A (en) * | 2011-07-21 | 2013-02-04 | Semiconductor Energy Lab Co Ltd | Method for evaluating semiconductor substrate |
CN103063729A (en) * | 2011-10-21 | 2013-04-24 | 上海华虹Nec电子有限公司 | Method for detecting epitaxial silicon defects |
JP2013093434A (en) * | 2011-10-26 | 2013-05-16 | Semiconductor Energy Lab Co Ltd | Method for analyzing semiconductor substrate |
JP2013162026A (en) * | 2012-02-07 | 2013-08-19 | Shin Etsu Handotai Co Ltd | Cleanliness evaluation method for vapor phase growth device, and method of manufacturing silicon epitaxial wafer |
JP2014036122A (en) * | 2012-08-09 | 2014-02-24 | Sumco Corp | Method for evaluating epitaxial growth furnace and method for manufacturing epitaxial wafer |
JPWO2016016776A1 (en) * | 2014-07-31 | 2017-07-27 | 株式会社半導体エネルギー研究所 | Semiconductor device and method for evaluating semiconductor device |
WO2016016776A1 (en) * | 2014-07-31 | 2016-02-04 | 株式会社半導体エネルギー研究所 | Semiconductor device and method for evaluating semiconductor device |
JP2017017237A (en) * | 2015-07-03 | 2017-01-19 | 信越半導体株式会社 | Pretreatment method for recombination life time measurement |
JP2017103275A (en) * | 2015-11-30 | 2017-06-08 | 株式会社Sumco | Method for evaluating silicon wafer and use thereof |
WO2019146505A1 (en) * | 2018-01-24 | 2019-08-01 | 株式会社Sumco | Method for evaluating silicon layer, and method for producing silicon epitaxial wafer |
JP2019129223A (en) * | 2018-01-24 | 2019-08-01 | 株式会社Sumco | Silicon layer evaluation method and method for manufacturing silicon epitaxial wafer |
US11183433B2 (en) | 2018-01-24 | 2021-11-23 | Sumco Corporation | Method of evaluating silicon layer and a method of manufacturing silicon epitaxial wafer |
JP2021036558A (en) * | 2019-08-30 | 2021-03-04 | 株式会社Sumco | Evaluation method for semiconductor samples |
JP7185879B2 (en) | 2019-08-30 | 2022-12-08 | 株式会社Sumco | Semiconductor sample evaluation method |
CN112366146A (en) * | 2020-11-05 | 2021-02-12 | 天津中环领先材料技术有限公司 | Method for testing service life of wafer |
JP7713198B2 (en) | 2022-09-20 | 2025-07-25 | 株式会社Sumco | Semiconductor sample evaluation method |
CN115824287A (en) * | 2023-02-24 | 2023-03-21 | 西安泰瑞环保技术有限公司 | Method, device, equipment and medium for analyzing effect of copper foil passivation solution wastewater recovery |
CN115824287B (en) * | 2023-02-24 | 2023-09-15 | 西安泰瑞环保技术有限公司 | Method, device, equipment and medium for analyzing effect of recycling copper foil passivation solution wastewater |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7563319B2 (en) | Manufacturing method of silicon wafer | |
JP5024865B2 (en) | Semiconductor substrate evaluation method | |
JP2007042950A (en) | Quality evaluating method of epitaxial layer, quality evaluating method of soi (silicon on insulator) layer and manufacturing method of silicon wafer | |
JP4940737B2 (en) | Minority carrier diffusion length measuring method and silicon wafer manufacturing method | |
JPH0774392A (en) | Luminous silicon | |
EP1403931A3 (en) | Method for growing a silicon film, method for manufacturing a solar cell, semiconductor substrate, and solar cell | |
US10641708B2 (en) | Method of evaluating semiconductor substrate and method of manufacturing semiconductor substrate | |
JPH0762523A (en) | Epitaxial wafer | |
JP2010062452A (en) | Method of manufacturing semiconductor substrate | |
CN105900220B (en) | The heat treatment method of monocrystalline silicon wafer crystal | |
US11639558B2 (en) | Method for producing a semiconductor wafer composed of monocrystalline silicon | |
EP2204479B1 (en) | Method for cleaning AlGaInN and AlN substrates | |
Nguyen et al. | Stable and Reversible Photoluminescence from GaN Nanowires in Solution Tuning by Ionic Concentration | |
CN101312165A (en) | AlxGayIn1-x-yN substrate and its cleaning method | |
JP2021177556A (en) | How to evaluate semiconductor structure | |
JP2017224695A (en) | Method of evaluating epitaxial layer of silicon epitaxial wafer and method of producing silicon epitaxial wafer | |
JP5042445B2 (en) | Method for evaluating gettering efficiency of silicon wafers | |
Saputro et al. | High Doping Activation (≥ 1020 cm–3) in Tensile-Strained n-Ge Alloys Achieved by High-Speed Continuous-Wave Laser Annealing | |
US20050020095A1 (en) | Method for surface treating a semiconductor | |
JP5706776B2 (en) | Semiconductor substrate evaluation method | |
JP2010103400A (en) | Method of measuring carrier life time of silicon wafer | |
JP3260516B2 (en) | Laminated SOI and manufacturing method thereof | |
JP5574244B2 (en) | Cleanliness evaluation method for vapor phase growth apparatus | |
US20170098720A1 (en) | Method, process and fabrication technology for oxide layers | |
JP5454298B2 (en) | Manufacturing method of semiconductor substrate |