[go: up one dir, main page]

JP2007012781A - Circuit board, manufacturing method thereof, and display apparatus - Google Patents

Circuit board, manufacturing method thereof, and display apparatus Download PDF

Info

Publication number
JP2007012781A
JP2007012781A JP2005189993A JP2005189993A JP2007012781A JP 2007012781 A JP2007012781 A JP 2007012781A JP 2005189993 A JP2005189993 A JP 2005189993A JP 2005189993 A JP2005189993 A JP 2005189993A JP 2007012781 A JP2007012781 A JP 2007012781A
Authority
JP
Japan
Prior art keywords
circuit board
polymer film
resistant polymer
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005189993A
Other languages
Japanese (ja)
Inventor
Nobuhiko Sasaki
順彦 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2005189993A priority Critical patent/JP2007012781A/en
Publication of JP2007012781A publication Critical patent/JP2007012781A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit board which is thin and light in weight, highly accurate and highly reliable, and can be manufactured at a low cost, and its manufacturing method. <P>SOLUTION: The manufacturing method of the circuit board comprises a laminating process of subsequently laminating an exfoliation layer 2 and a diffusion prevention layer 3 on a plate board 1; an element formation process of laminating a heat resistant high polymer film 4 on the diffusion prevention layer 3, and forming a thin film semiconductor element 14 on the heat resistant high polymer film 4 into a laminate plate board 15; a transfer process of superimposing a support resin layer 16 on the laminate plate board 15, and fixing the thin film semiconductor element 14 and the heat resistant high polymer film 4 on the laminate plate board 15 to the support resin layer 16; and a removal process of removing the plate board 1 and the exfoliation layer 2. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、回路基板の製造方法及び回路基板及び表示装置に関し、特に、支持樹脂層の内部に薄膜半導体素子が埋め込まれてなる回路基板及びその製造方法に関する。   The present invention relates to a circuit board manufacturing method, a circuit board, and a display device, and more particularly to a circuit board in which a thin film semiconductor element is embedded in a supporting resin layer and a manufacturing method thereof.

例えば、携帯電話やPDAなどの携帯電子機器では、小型軽量化およびローコスト化のために、回路基板と各種部品とを一体化した薄板状の回路部品モジュールが採用されつつある。こうした回路部品モジュールは、例えば、特許文献1に示すように、樹脂などの基板内に各種部品が埋め込まれ、表面に導電性の回路パターンが形成されたものであり、凹凸の少ない平板状に形成され、薄型軽量でかつ量産性に優れているので、小型軽量化が要求される携帯電子機器の部品基板として好適である。
特開平11−220262号公報
For example, in portable electronic devices such as mobile phones and PDAs, a thin plate-like circuit component module in which a circuit board and various components are integrated is being adopted in order to reduce the size and weight and reduce the cost. Such a circuit component module is, for example, as shown in Patent Document 1, in which various components are embedded in a substrate such as a resin, and a conductive circuit pattern is formed on the surface, and is formed in a flat plate shape with little unevenness. In addition, since it is thin and lightweight and has excellent mass productivity, it is suitable as a component substrate for portable electronic devices that are required to be reduced in size and weight.
Japanese Patent Laid-Open No. 11-220262

ところで、特許文献1に記載された回路部品モジュールにおいては、ICチップ等の回路部品が、エポキシ樹脂、フェノール樹脂、シアネート樹脂等の熱硬化性樹脂を主成分とする絶縁基板に埋め込まれている。エポキシ樹脂やフェノール樹脂等の熱硬化性樹脂は、それ自体優れた特性を有する樹脂材料ではあるが、これら熱硬化性樹脂に代えて、熱可塑性に優れるとともにコスト的にも有利な、ポリカーボネート、ポリエチレンテレフタレート等といった所謂エンジニアリングプラスチックを使用したい要請がある。また、電子機器の更なる小型薄型化の要請に伴い、ICチップ等の回路部品に代えて、薄膜トランジスタ素子(TFT)等を絶縁基板に埋め込んだ回路部品モジュールの実現も要請されている。   By the way, in the circuit component module described in Patent Document 1, circuit components such as an IC chip are embedded in an insulating substrate whose main component is a thermosetting resin such as an epoxy resin, a phenol resin, or a cyanate resin. Thermosetting resins such as epoxy resins and phenolic resins are resin materials having excellent properties themselves, but instead of these thermosetting resins, polycarbonate and polyethylene are excellent in thermoplasticity and advantageous in cost. There is a demand to use so-called engineering plastics such as terephthalate. In addition, with the demand for further downsizing and thinning of electronic devices, it is also required to realize a circuit component module in which a thin film transistor element (TFT) or the like is embedded in an insulating substrate instead of a circuit component such as an IC chip.

しかし、こうした回路部品モジュールは、特許文献1に記載された従来の技術をそのまま適用しただけでは、その実現が困難であった。即ち、TFT等の薄膜半導体素子は、その形成工程において、SiNからなる絶縁膜を形成するために300℃程度の温度に加熱する必要がある。このような加熱工程を要する薄膜半導体素子形成工程を、エポキシ樹脂等の熱硬化性樹脂と比べて耐熱性に劣るエンジニアリングプラスチックの上で行うのはほとんど不可能であった。 However, it is difficult to realize such a circuit component module simply by applying the conventional technique described in Patent Document 1 as it is. That is, a thin film semiconductor element such as a TFT needs to be heated to a temperature of about 300 ° C. in order to form an insulating film made of SiN x in the formation process. It has been almost impossible to perform such a thin film semiconductor element forming process that requires a heating process on an engineering plastic that is inferior in heat resistance as compared with a thermosetting resin such as an epoxy resin.

本発明は、上記事情に鑑みてなされたものであって、薄型かつ軽量であり、高精度で信頼性が高く、かつローコストで生産が可能な回路基板およびその製造方法を提供することを目的とする。また本発明は、薄型かつ軽量な回路基板を備えた表示装置を提供することを目的とする。   The present invention has been made in view of the above circumstances, and aims to provide a circuit board that is thin and lightweight, highly accurate, highly reliable, and that can be produced at low cost, and a method for manufacturing the circuit board. To do. It is another object of the present invention to provide a display device including a thin and lightweight circuit board.

上記の目的を達成するために、本発明は以下の構成を採用した。
本発明の回路基板の製造方法は、版基板上に剥離層及び拡散防止層を順次積層する積層工程と、前記拡散防止層上に耐熱性高分子膜を積層するとともに、前記耐熱性高分子膜上に薄膜半導体素子を形成して積層版基板とする素子形成工程と、前記積層版基板に支持樹脂層を重ね合わせて、前記積層版基板上の前記薄膜半導体素子と前記耐熱性高分子膜とを前記支持樹脂層に固定する移転工程と、前記版基板と前記剥離層を除去する除去工程と、を具備してなることを特徴とする。
In order to achieve the above object, the present invention employs the following configuration.
The method for producing a circuit board of the present invention includes a laminating step of sequentially laminating a release layer and a diffusion preventing layer on a plate substrate, laminating a heat resistant polymer film on the diffusion preventing layer, and the heat resistant polymer film. An element forming step of forming a thin film semiconductor element on the laminated plate substrate; and a supporting resin layer superimposed on the laminated plate substrate to form the thin film semiconductor element and the heat resistant polymer film on the laminated plate substrate; And a removal step of removing the plate substrate and the release layer.

なお、「固定」とは、薄膜半導体素子を支持樹脂層に埋め込むとともに耐熱性高分子膜を支持層に積層することを含む意である。より具体的には、軟化させた支持樹脂層に薄膜半導体素子を埋め込むとともに耐熱性高分子膜を支持層に積層することを含む意である。   Note that “fixing” includes embedding a thin film semiconductor element in a support resin layer and laminating a heat-resistant polymer film on the support layer. More specifically, it includes embedding a thin film semiconductor element in a softened support resin layer and laminating a heat resistant polymer film on the support layer.

また、本発明の回路基板の製造方法では、前記素子形成工程において、前記剥離層の熱膨張係数より大きく、且つ前記版基板の熱膨張係数より小さな熱膨張係数を有する耐熱性高分子膜を用いることが好ましい。より具体的には、前記耐熱性高分子膜の熱膨張係数が6ppm/℃以上17.5ppm/℃以下の範囲であることが好ましく、8ppm/℃以上14ppm/℃以下の範囲であることがより好ましい。
更にまた、本発明の回路基板の製造方法では、前記薄膜半導体素子が薄膜トランジスタ素子であることが好ましい。
また、本発明の回路基板の製造方法では、前記素子形成工程において前記薄膜半導体素子を形成する際に、150℃以上350℃以下の範囲の加熱工程を伴うことが好ましい。
In the circuit board manufacturing method of the present invention, in the element formation step, a heat resistant polymer film having a thermal expansion coefficient larger than the thermal expansion coefficient of the release layer and smaller than the thermal expansion coefficient of the plate substrate is used. It is preferable. More specifically, the thermal expansion coefficient of the heat resistant polymer film is preferably in the range of 6 ppm / ° C. to 17.5 ppm / ° C., more preferably in the range of 8 ppm / ° C. to 14 ppm / ° C. preferable.
Furthermore, in the method for manufacturing a circuit board according to the present invention, the thin film semiconductor element is preferably a thin film transistor element.
In the method for producing a circuit board of the present invention, it is preferable that a heating step in a range of 150 ° C. or higher and 350 ° C. or lower is involved in forming the thin film semiconductor element in the element forming step.

上記の構成によれば、版基板上に耐熱性高分子膜を形成するとともに更にその上に薄膜半導体素子を予め形成し、薄膜半導体素子を支持樹脂層に埋め込んで固定するので、最終的に薄膜半導体素子を支持樹脂層上に形成することができる。
また、耐熱性に優れた耐熱性高分子膜上に薄膜半導体素子を予め形成するので、薄膜半導体素子の形成に300℃程度の加熱工程を要する場合であっても、薄膜半導体素子を何らの問題なく形成することができ、こうして形成した薄膜半導体素子は、支持樹脂層に容易に埋め込ませることができる。
更に、拡散防止層が形成されているので、耐熱性高分子膜に対する剥離層を構成材の熱拡散を防止することができる。
また、上記の構成によれば、耐熱性高分子膜の熱膨張係数が、剥離層の熱膨張係数より大きく、版基板の熱膨張係数より小さいものであるため、薄膜半導体素子を形成する際に版基板等が300℃程度に加熱された場合であっても、耐熱性高分子膜または剥離層が剥離するおそれがない。
According to the above configuration, the heat-resistant polymer film is formed on the plate substrate, and further, the thin film semiconductor element is previously formed thereon, and the thin film semiconductor element is embedded and fixed in the supporting resin layer. A semiconductor element can be formed on a support resin layer.
In addition, since the thin film semiconductor element is formed in advance on the heat resistant polymer film having excellent heat resistance, the thin film semiconductor element has no problem even when a heating step of about 300 ° C. is required to form the thin film semiconductor element. The thin film semiconductor element thus formed can be easily embedded in the supporting resin layer.
Furthermore, since the diffusion preventing layer is formed, it is possible to prevent the thermal diffusion of the constituent material of the release layer with respect to the heat resistant polymer film.
Further, according to the above configuration, the thermal expansion coefficient of the heat resistant polymer film is larger than the thermal expansion coefficient of the release layer and smaller than the thermal expansion coefficient of the plate substrate. Even when the plate substrate or the like is heated to about 300 ° C., there is no possibility that the heat-resistant polymer film or the release layer is peeled off.

次に、本発明の回路基板は、耐熱性高分子膜と、前記耐熱性高分子膜上に形成された薄膜半導体素子と、前記耐熱性高分子膜上に重ね合わされるとともに内部に前記薄膜半導体素子を埋め込ませた支持樹脂層とを具備してなることを特徴とする。
また、本発明の回路基板では、前記薄膜半導体素子が薄膜トランジスタ素子であることが好ましい。
Next, the circuit board of the present invention includes a heat resistant polymer film, a thin film semiconductor element formed on the heat resistant polymer film, and the thin film semiconductor layered on the heat resistant polymer film. And a supporting resin layer in which the element is embedded.
In the circuit board of the present invention, the thin film semiconductor element is preferably a thin film transistor element.

上記の構成によれば、薄膜半導体素子が支持樹脂層に埋め込まれているので、支持樹脂層によって薄膜半導体素子を保護できると共に、この支持樹脂層が回路基板の主要な構成部材となり、回路基板の薄型化及び軽量化を図ることができる。   According to the above configuration, since the thin film semiconductor element is embedded in the support resin layer, the thin film semiconductor element can be protected by the support resin layer, and the support resin layer serves as a main component of the circuit board. Thinner and lighter can be achieved.

次に、本発明の表示装置は、先のいずれかに記載の回路基板を備えたことを特徴とする。   Next, a display device according to the present invention includes any one of the circuit boards described above.

以上説明したように、本発明によれば、薄型かつ軽量であり、高精度で信頼性が高く、かつローコストで生産が可能な回路基板およびその製造方法を提供することができる。また、本発明によれば、薄型かつ軽量な回路基板を備えた表示装置を提供することができる。   As described above, according to the present invention, it is possible to provide a circuit board that is thin and lightweight, highly accurate, highly reliable, and that can be produced at low cost, and a method for manufacturing the circuit board. In addition, according to the present invention, a display device including a thin and lightweight circuit board can be provided.

以下、本発明の実施の形態を図面を参照して説明する。
本実施形態の回路基板の製造方法は、版基板上に剥離層及び拡散防止層を積層する積層工程と、拡散防止層上に耐熱性高分子膜及び薄膜半導体素子を形成して積層版基板とする素子形成工程と、積層版基板上の薄膜半導体素子と耐熱性高分子膜とを支持樹脂層に固定する移転工程と、版基板と剥離層とを除去する除去工程とから概略構成されている。以下、各工程について、図面を参照して説明する。図1ないし図17には、本実施形態の回路基板の製造方法の工程図を示す。なお、これらの図は本実施形態の回路基板およびその製造方法を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の回路基板の寸法関係とは必ずしも一致するものではない。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
The method for manufacturing a circuit board according to the present embodiment includes a lamination step of laminating a release layer and a diffusion prevention layer on a plate substrate, and forming a heat resistant polymer film and a thin film semiconductor element on the diffusion prevention layer, Element forming step, a transfer step for fixing the thin film semiconductor element and the heat-resistant polymer film on the laminated plate substrate to the supporting resin layer, and a removing step for removing the plate substrate and the release layer. . Hereinafter, each process will be described with reference to the drawings. 1 to 17 show process diagrams of a method for manufacturing a circuit board according to the present embodiment. These drawings are for explaining the circuit board of the present embodiment and the manufacturing method thereof, and the size, thickness, dimensions, etc. of the respective parts shown in the drawings are not necessarily the same as the actual dimensional relation of the circuit board. It is not a thing.

「積層工程」
以下、積層工程について図1〜図3を参照して説明する。この積層工程では、まず図1に示す版基板1を用意し、次に図2に示すように版基板1の少なくとも一面上1aに剥離層2を形成する。版基板1は300℃程度の耐熱性を有する基板が好ましく、具体的には厚さ700μm程度のステンレス板が好ましい。また、剥離層2は例えば、膜厚3μm程度の金属銅層(以下、Cu層と表記する)が好ましい。剥離層2は版基板1の一面1aのみならず、図2に示すように版基板1の表面全部に形成してもよい。版基板1の表面全部に剥離層2を形成することで、剥離層2における剥離性を向上できる。この剥離層2(Cu層)は無電解メッキ法で形成できる。
"Lamination process"
Hereinafter, the lamination process will be described with reference to FIGS. In this laminating step, first, a plate substrate 1 shown in FIG. 1 is prepared, and then a release layer 2 is formed on at least one surface 1a of the plate substrate 1 as shown in FIG. The plate substrate 1 is preferably a substrate having a heat resistance of about 300 ° C., specifically, a stainless plate having a thickness of about 700 μm is preferable. The release layer 2 is preferably a metal copper layer (hereinafter referred to as a Cu layer) having a thickness of about 3 μm, for example. The release layer 2 may be formed not only on one surface 1a of the plate substrate 1 but also on the entire surface of the plate substrate 1 as shown in FIG. By forming the release layer 2 on the entire surface of the plate substrate 1, the peelability of the release layer 2 can be improved. The release layer 2 (Cu layer) can be formed by an electroless plating method.

次に図3に示すように、剥離層2上に拡散防止層3を積層する。拡散防止層3には例えば、厚みが0.2μm〜0.7μm程度、より具体的には0.5μm程度のCr層、Ta層、Mo層のいずれかを用いることができる。このような拡散防止層3は、蒸着法またはスパッタリング法で形成することができる。拡散防止層3を剥離層2の上に積層することによって、剥離層2を構成するCuが他の層に熱拡散するのを防止できる。   Next, as shown in FIG. 3, the diffusion prevention layer 3 is laminated on the release layer 2. For the diffusion prevention layer 3, for example, any one of a Cr layer, a Ta layer, and a Mo layer having a thickness of about 0.2 μm to 0.7 μm, more specifically about 0.5 μm can be used. Such a diffusion preventing layer 3 can be formed by vapor deposition or sputtering. By laminating the diffusion preventing layer 3 on the release layer 2, Cu constituting the release layer 2 can be prevented from being thermally diffused to other layers.

「素子形成工程」
次に、素子形成工程について図4〜10を参照して説明する。この素子形成工程では、まず図4に示すように、拡散防止層3上に耐熱性高分子膜4を形成する。耐熱性高分子膜4の膜厚は2μm〜10μm程度が良く、より具体的には5μm程度が良い。この耐熱性高分子膜4の上には、後述するように薄膜半導体素子を形成するので、耐熱性高分子膜4は、版基板1と同様に300℃程度の耐熱性を有するものが好ましい。具体的にはポリイミド膜、芳香族ポリアミド膜、ポリベンゾイミダゾール膜等が好ましい。ポリイミド膜の場合は、印刷法で形成すると良い。
"Element formation process"
Next, an element formation process will be described with reference to FIGS. In this element formation step, first, as shown in FIG. 4, a heat resistant polymer film 4 is formed on the diffusion preventing layer 3. The film thickness of the heat-resistant polymer film 4 is preferably about 2 μm to 10 μm, more specifically about 5 μm. Since a thin film semiconductor element is formed on the heat resistant polymer film 4 as will be described later, it is preferable that the heat resistant polymer film 4 has a heat resistance of about 300 ° C. like the plate substrate 1. Specifically, a polyimide film, an aromatic polyamide film, a polybenzimidazole film or the like is preferable. In the case of a polyimide film, it may be formed by a printing method.

また、耐熱性高分子膜4または剥離層2の剥がれを防止するために、耐熱性高分子膜4の熱膨張係数を、剥離層2の熱膨張係数より大きく、版基板1の熱膨張係数より小さくすることが好ましい。より具体的には、耐熱性高分子膜4の熱膨張係数を6ppm/℃以上17.5ppm/℃以下の範囲とすることが好ましく、8ppm/℃以上14ppm/℃以下の範囲とすることがより好ましい。熱膨張係数が6ppm/℃未満では、版基板1と剥離層2との間で剥がれが生じたり、剥離層2が部分的に剥がれてドーム状に浮いてしまうおそれがあるので好ましくない。また、熱膨張係数が17.5ppm/℃を超えると、拡散防止層3と耐熱性高分子膜4との間で剥がれが起きたり、耐熱性高分子膜4が部分的に剥がれてドーム状に浮いてしまうおそれがあるので好ましくない。
熱膨張係数が8〜14ppm/℃の間では、剥がれやドーム状の浮きといった不具合がほとんど起こらない。
なお、耐熱性高分子膜4の熱膨張係数が4ppm/℃未満になると、剥離層2の剥がれ及びドーム状の浮きが多発するので好ましくない。また、熱膨張係数が19ppm/℃を超えると、耐熱性高分子膜4の剥がれ及びドーム状の浮きが多発するので好ましくない。
Further, in order to prevent the heat-resistant polymer film 4 or the release layer 2 from being peeled off, the thermal expansion coefficient of the heat-resistant polymer film 4 is larger than the thermal expansion coefficient of the release layer 2 and more than the thermal expansion coefficient of the plate substrate 1. It is preferable to make it small. More specifically, the thermal expansion coefficient of the heat resistant polymer film 4 is preferably in the range of 6 ppm / ° C. to 17.5 ppm / ° C., more preferably in the range of 8 ppm / ° C. to 14 ppm / ° C. preferable. If the thermal expansion coefficient is less than 6 ppm / ° C., peeling between the plate substrate 1 and the peeling layer 2 may occur, or the peeling layer 2 may be partially peeled and floated in a dome shape, which is not preferable. Further, when the thermal expansion coefficient exceeds 17.5 ppm / ° C., peeling occurs between the diffusion preventing layer 3 and the heat resistant polymer film 4, or the heat resistant polymer film 4 is partially peeled to form a dome shape. Since it may float, it is not preferable.
When the thermal expansion coefficient is between 8 and 14 ppm / ° C., problems such as peeling and dome-shaped floating hardly occur.
If the thermal expansion coefficient of the heat resistant polymer film 4 is less than 4 ppm / ° C., peeling of the release layer 2 and dome-shaped float frequently occur, which is not preferable. On the other hand, if the thermal expansion coefficient exceeds 19 ppm / ° C., peeling of the heat-resistant polymer film 4 and dome-shaped float frequently occur, which is not preferable.

例えば、剥離層2がCu層(熱膨張係数:8ppm/℃)であり、版基板1がステンレス板(熱膨張係数:14〜17.5ppm/℃)であるときは、耐熱性高分子膜4としてポリイミド膜(熱膨張係数:8〜17.5ppm/℃程度)を用いることが好ましい。   For example, when the release layer 2 is a Cu layer (thermal expansion coefficient: 8 ppm / ° C.) and the plate substrate 1 is a stainless steel plate (thermal expansion coefficient: 14-17.5 ppm / ° C.), the heat resistant polymer film 4 It is preferable to use a polyimide film (thermal expansion coefficient: about 8 to 17.5 ppm / ° C.).

次に、耐熱性高分子膜4上に、薄膜半導体素子である薄膜トランジスタ素子(以下、TFTと記載する)を形成する。その工程を図5〜図10に示す。
まず図5に示すように、耐熱性高分子膜4上にゲート電極となるCr膜5を形成する。Cr膜5は、スパッタリング法によって0.1μmの厚さに形成することが好ましい。
次に、図6に示すように、Cr膜5をフォトリソグラフィー技術によりエッチングしてパターニングし、ゲート電極6とする。
Next, a thin film transistor element (hereinafter referred to as TFT) which is a thin film semiconductor element is formed on the heat resistant polymer film 4. The process is shown in FIGS.
First, as shown in FIG. 5, a Cr film 5 to be a gate electrode is formed on the heat resistant polymer film 4. The Cr film 5 is preferably formed to a thickness of 0.1 μm by a sputtering method.
Next, as shown in FIG. 6, the Cr film 5 is etched and patterned by a photolithography technique to form a gate electrode 6.

次に、ゲート電極6及び耐熱性高分子膜4上に、厚み0.3μm程度のSiNからなるゲート絶縁膜7と、厚み0.2μm程度のアモルファスシリコンからなる半導体膜8と、厚み0.05μm程度のn型のアモルファスシリコンからなる接合膜9を順次積層する。ゲート絶縁膜7、半導体膜8及び接合膜9はそれぞれ、CVD法により形成する。この際に、版基板1等が150℃〜350℃程度に加熱される。
特に、ゲート絶縁膜7を形成する際には、CVD法でSiN膜を成膜してから150℃〜350℃の範囲で加熱する工程が伴われる。このとき、加熱温度が150℃未満であると、ゲート絶縁膜7の電気耐圧不良が発生し、また、TFTを支持層に埋め込む際の加熱でゲート絶縁膜7の特性が変化してしまうので好ましくない。また、加熱温度が350℃を超えると、版基板1と剥離層2との間で剥がれが起きたり、剥離層2が部分的に剥がれてドーム状に浮いてしまうおそれがあるので好ましくない。
ゲート絶縁膜7を形成する際の加熱温度としてより好ましくは、250℃〜300℃の範囲が良い。この範囲であれば、電気耐性の不良や剥離層2の剥がれといった問題はほとんど起きない。
Next, on the gate electrode 6 and the heat-resistant polymer film 4, a gate insulating film 7 made of SiN x having a thickness of about 0.3 μm, a semiconductor film 8 made of amorphous silicon having a thickness of about 0.2 μm, and a thickness of 0. A bonding film 9 made of n + type amorphous silicon of about 05 μm is sequentially laminated. The gate insulating film 7, the semiconductor film 8, and the bonding film 9 are each formed by a CVD method. At this time, the plate substrate 1 and the like are heated to about 150 ° C. to 350 ° C.
In particular, when the gate insulating film 7 is formed, a process of heating in the range of 150 ° C. to 350 ° C. is performed after the SiN x film is formed by the CVD method. At this time, it is preferable that the heating temperature is lower than 150 ° C., because an electric withstand voltage failure of the gate insulating film 7 occurs, and the characteristics of the gate insulating film 7 change due to heating when the TFT is embedded in the support layer. Absent. On the other hand, if the heating temperature exceeds 350 ° C., peeling between the plate substrate 1 and the peeling layer 2 may occur, or the peeling layer 2 may be partially peeled and floated in a dome shape, which is not preferable.
The heating temperature for forming the gate insulating film 7 is more preferably in the range of 250 ° C. to 300 ° C. Within this range, problems such as poor electrical resistance and peeling of the release layer 2 hardly occur.

また、CVD法により各膜7〜9を成膜する際には、図7に示すように、耐熱性高分子膜4の上方に、複数の矩形状の開口部10aを有する金属マスク10を配置し、開口部10aを通して耐熱性高分子膜4上に各膜7〜9を成膜すると良い。開口部10aは、ゲート電極6の形成領域に重なり、かつゲート電極6の形成領域よりも広い領域に重なるように配置するのが好ましい。こうすることで、開口部10aに対応する形で各膜7〜9が矩形の島状に分断されると共に、ゲート電極6が各膜7〜9で完全に覆われる。また、各膜7〜9を島状に形成することに伴い、耐熱性高分子膜4には各膜7〜9の非形成領域が形成される。
このように各膜7〜9を島状に分断して形成することで、各膜7〜9における熱応力が小さくなり、版基板1から耐熱性高分子膜4の間での膜の剥離が防止されると共に、版基板1自体の反りが防止される。
Further, when the respective films 7 to 9 are formed by the CVD method, as shown in FIG. 7, a metal mask 10 having a plurality of rectangular openings 10a is disposed above the heat-resistant polymer film 4. The films 7 to 9 are preferably formed on the heat-resistant polymer film 4 through the openings 10a. The opening 10 a is preferably arranged so as to overlap with a region where the gate electrode 6 is formed and over a region wider than the region where the gate electrode 6 is formed. As a result, the films 7 to 9 are divided into rectangular islands corresponding to the openings 10a, and the gate electrode 6 is completely covered with the films 7 to 9. In addition, as the respective films 7 to 9 are formed in an island shape, the non-formation regions of the respective films 7 to 9 are formed in the heat resistant polymer film 4.
By thus dividing each film 7-9 into islands, the thermal stress in each film 7-9 is reduced, and film peeling between the plate substrate 1 and the heat resistant polymer film 4 is eliminated. This prevents the warpage of the plate substrate 1 itself.

次に、図8に示すように、半導体膜8及び接合膜9を、フォトリソグラフィー技術によりエッチングしてパターニングし、ゲート絶縁膜7の周辺部7aを露出させる。
次に、図9に示すように、厚み0.3μm程度のCr等からなる電極膜11を成膜する。電極膜11は、フォトリソグラフィー技術によりパターニングして、ゲート絶縁膜7の一部、半導体膜8の一部及び接合膜9の一部を覆うように形成する。
次に、図10に示すように、電極膜11を2つに分断する。分断は、接合膜9上にある電極膜11の一部をフォトリソグラフィー技術によりエッチングすることによって行う。これにより、分断された一方の電極膜がソース電極12となり、他方の電極膜がドレイン電極13となる。このようにして、ゲート電極6、ソース電極12、ドレイン電極13、ゲート絶縁膜7、半導体膜8及び接合膜9からなるTFT14(薄膜トランジスタ素子)が、耐熱性高分子膜4上に形成される。以下、版基板1からTFT14までを含めた積層体全体を積層版基板15とする。
Next, as shown in FIG. 8, the semiconductor film 8 and the bonding film 9 are etched and patterned by a photolithography technique to expose the peripheral portion 7 a of the gate insulating film 7.
Next, as shown in FIG. 9, an electrode film 11 made of Cr or the like having a thickness of about 0.3 μm is formed. The electrode film 11 is formed by patterning using a photolithography technique so as to cover a part of the gate insulating film 7, a part of the semiconductor film 8, and a part of the bonding film 9.
Next, as shown in FIG. 10, the electrode film 11 is divided into two. The division is performed by etching a part of the electrode film 11 on the bonding film 9 by a photolithography technique. Thereby, one of the divided electrode films becomes the source electrode 12 and the other electrode film becomes the drain electrode 13. In this manner, a TFT 14 (thin film transistor element) composed of the gate electrode 6, the source electrode 12, the drain electrode 13, the gate insulating film 7, the semiconductor film 8, and the bonding film 9 is formed on the heat resistant polymer film 4. Hereinafter, the entire laminated body including the plate substrate 1 to the TFT 14 is referred to as a laminated plate substrate 15.

「移転工程」
次に、移転工程について図11〜14を参照して説明する。この移転工程では、まず図11に示すように、積層版基板15の上に支持樹脂層16を配置する。支持樹脂層16は、樹脂の融点若しくは軟化点近傍、具体的には120〜130℃程度まで加熱して、ある程度軟化させた状態にしておくことが望ましい。また、支持樹脂層16に溶剤を含ませて支持樹脂層16自体を膨潤させることにより、支持樹脂層16を軟化させても良い。支持樹脂層16は、厚み3〜9μm程度、具体的には5μm程度の樹脂フィルムからなるものであり、具体的には、ポリカーボネート、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリアセタール、ナイロン等のポリアミド、変成ポリフェニレンオキシド/ポリフェニレンエーテル等のいわゆるエンジニアリングプラスチックからなるものが好ましい。
"Relocation process"
Next, the transfer process will be described with reference to FIGS. In this transfer step, first, as shown in FIG. 11, the support resin layer 16 is disposed on the laminated plate substrate 15. The supporting resin layer 16 is desirably heated to a temperature near the melting point or softening point of the resin, specifically about 120 to 130 ° C., and is softened to some extent. Further, the support resin layer 16 may be softened by adding a solvent to the support resin layer 16 to swell the support resin layer 16 itself. The support resin layer 16 is made of a resin film having a thickness of about 3 to 9 μm, specifically about 5 μm. Specifically, polycarbonate, polyethylene terephthalate, polybutylene terephthalate, polyacetal, nylon or other polyamide, modified polyphenylene What consists of what is called engineering plastics, such as an oxide / polyphenylene ether, is preferable.

次に図12に示すように、軟化させた状態の支持樹脂層16を積層版基板15に押し当てて積層する。軟化状態の支持樹脂層16を積層版基板15に押し当てることによって、図12に示すように、TFT14が支持樹脂層16に埋め込まれるとともに耐熱性高分子膜4上に支持樹脂層16が重ね合わされる。   Next, as shown in FIG. 12, the supporting resin layer 16 in a softened state is pressed against the laminated plate substrate 15 to be laminated. By pressing the support resin layer 16 in a soft state against the laminated plate substrate 15, the TFT 14 is embedded in the support resin layer 16 and the support resin layer 16 is overlaid on the heat resistant polymer film 4 as shown in FIG. The

次に図13に示すように、支持樹脂層16にスルーホール用の穴17を設ける。この穴17は、ソース電極12及びドレイン電極13に突き当たるまで支持樹脂層16をエッチングして形成する。
次に図14に示すように、スルーホール用の穴17に、Cr等からなる電極層18を形成する。電極層18は、その一端18aがソース電極12及びドレイン電極13に接続され、他端18bが支持樹脂層16上に露出される。これにより、ソース電極12及びドレイン電極13が支持樹脂層16上に引き出される。このようにしてスルーホール19が形成される。
Next, as shown in FIG. 13, the support resin layer 16 is provided with holes 17 for through holes. The hole 17 is formed by etching the supporting resin layer 16 until it hits the source electrode 12 and the drain electrode 13.
Next, as shown in FIG. 14, an electrode layer 18 made of Cr or the like is formed in the through hole 17. One end 18 a of the electrode layer 18 is connected to the source electrode 12 and the drain electrode 13, and the other end 18 b is exposed on the support resin layer 16. Thereby, the source electrode 12 and the drain electrode 13 are drawn on the support resin layer 16. In this way, the through hole 19 is formed.

「除去工程」
次に、除去工程について図15〜17を参照して説明する。この除去工程では、まず図15に示すように版基板1を剥離層2ごと剥がし、次に図16に示すように拡散防止層3をエッチングで取り除く。拡散防止層3を取り除く際には、あらかじめ支持樹脂層16にレジストを塗布して保護しておくことが望ましい。
以上のようにして図16に示すように、耐熱性高分子膜4に形成されたTFT14と、耐熱性高分子膜4上に重ね合わされるとともに内部にTFT14が埋め込まれた支持樹脂層16とを具備してなる回路基板20が得られる。
尚、図17に示すように、必要に応じて、TFT14ごとに支持樹脂層16を切り分けても良い。
"Removal process"
Next, the removal process will be described with reference to FIGS. In this removing step, first, the plate substrate 1 is peeled off together with the peeling layer 2 as shown in FIG. 15, and then the diffusion preventing layer 3 is removed by etching as shown in FIG. When removing the diffusion preventing layer 3, it is desirable to protect the support resin layer 16 by applying a resist in advance.
As described above, as shown in FIG. 16, the TFT 14 formed on the heat resistant polymer film 4 and the supporting resin layer 16 superimposed on the heat resistant polymer film 4 and embedded with the TFT 14 are formed. The provided circuit board 20 is obtained.
As shown in FIG. 17, the support resin layer 16 may be cut for each TFT 14 as necessary.

以上説明したように、本実施形態の回路基板の製造方法によれば、版基板1上に耐熱性高分子膜4を形成するとともに更にその上にTFT14を予め形成し、その後、TFT14を支持樹脂層16に埋め込んで固定するので、最終的にTFT14を支持樹脂層16内部に形成することができる。これにより、TFT14の製造時に、支持樹脂層16の耐熱温度を超える温度で加熱する工程が含まれたとしても、TFT14の製造後に支持樹脂層16にTFT14を埋め込むので、支持樹脂層16が高温で加熱されることはなく、支持樹脂層16の劣化を防止できる。
支持樹脂層16を構成するエンジニアリングプラスチックの耐熱温度は一般的に150℃程度であるから、300℃程度の加熱工程を伴うTFT14の製造を支持樹脂層16上で行うことは不可能であり、このようなことから本実施形態の回路基板の製造方法は、エンジニアリングプラスチックにTFT14を埋め込ませることができる点において優れた方法といえる。
As described above, according to the circuit board manufacturing method of the present embodiment, the heat-resistant polymer film 4 is formed on the plate substrate 1 and the TFT 14 is further formed thereon, and then the TFT 14 is supported on the supporting resin. Since it is embedded and fixed in the layer 16, the TFT 14 can be finally formed inside the support resin layer 16. As a result, even when the TFT 14 is manufactured at a temperature exceeding the heat resistance temperature of the support resin layer 16, the TFT 14 is embedded in the support resin layer 16 after the TFT 14 is manufactured. The support resin layer 16 can be prevented from being deteriorated without being heated.
Since the heat resistance temperature of the engineering plastic constituting the support resin layer 16 is generally about 150 ° C., it is impossible to manufacture the TFT 14 with a heating process of about 300 ° C. on the support resin layer 16. Therefore, the circuit board manufacturing method of this embodiment is an excellent method in that the TFT 14 can be embedded in engineering plastic.

また、耐熱性高分子膜4上にTFT14を予め形成するので、TFT14の形成に300℃程度の加熱工程を要したとしても、TFT14を何らの問題なく形成することができ、こうして形成したTFT14は、支持樹脂層16に容易に埋め込ませることができる。
また、上記の構成によれば、耐熱性高分子膜4の熱膨張係数が、剥離層2の熱膨張係数より大きく、版基板1の熱膨張係数より小さいものであるため、TFTを形成する際に版基板1等が300℃程度に加熱された場合であっても、耐熱性高分子膜4または剥離層2が剥離するおそれがない。
更に、TFT14を構成するゲート絶縁膜7,半導体膜8及び接合膜9を島状に形成することにより、これらの膜7〜9を耐熱性高分子膜4の全面に形成した場合と比べて、これらの膜7〜9に加わる熱応力を緩和させることができ、TFT14の破損を防止することができる。
更にまた、剥離層2と耐熱性高分子膜4との間にCr等からなる拡散防止層3を設けたので、TFT14の形成時に剥離層2が加熱された場合であっても、剥離層を構成するCuの拡散が拡散防止層によって遮られ、これにより耐熱性高分子膜がCuによって劣化するおそれがない。
In addition, since the TFT 14 is formed in advance on the heat-resistant polymer film 4, even if a heating step of about 300 ° C. is required for forming the TFT 14, the TFT 14 can be formed without any problems. The support resin layer 16 can be easily embedded.
Further, according to the above configuration, the thermal expansion coefficient of the heat resistant polymer film 4 is larger than the thermal expansion coefficient of the release layer 2 and smaller than the thermal expansion coefficient of the plate substrate 1. Even if the plate substrate 1 or the like is heated to about 300 ° C., the heat resistant polymer film 4 or the release layer 2 is not likely to be peeled off.
Furthermore, by forming the gate insulating film 7, the semiconductor film 8, and the bonding film 9 constituting the TFT 14 in an island shape, compared to the case where these films 7 to 9 are formed on the entire surface of the heat resistant polymer film 4, The thermal stress applied to these films 7 to 9 can be relaxed, and damage to the TFT 14 can be prevented.
Furthermore, since the diffusion prevention layer 3 made of Cr or the like is provided between the release layer 2 and the heat resistant polymer film 4, even if the release layer 2 is heated during the formation of the TFT 14, The diffusion of the constituent Cu is blocked by the diffusion preventing layer, whereby there is no possibility that the heat resistant polymer film is deteriorated by Cu.

また、本実施形態の回路基板によれば、エンジニアリングプラスチックからなる支持樹脂層16を回路基板20の主要な構成部材とするので、回路基板20自体を高強度で軽量なものとすることができる。更に、ガラスエポキシ樹脂を使用しないので、回路基板自体のコストを低下させることができる。
また、本実施形態の回路基板によれば、TFT14を支持樹脂層16に埋め込むので、TFT14を保護することができる。
In addition, according to the circuit board of the present embodiment, the supporting resin layer 16 made of engineering plastic is used as the main constituent member of the circuit board 20, so that the circuit board 20 itself can be made strong and lightweight. Furthermore, since no glass epoxy resin is used, the cost of the circuit board itself can be reduced.
Moreover, according to the circuit board of this embodiment, since TFT14 is embedded in the support resin layer 16, TFT14 can be protected.

次に、図18には、本実施形態の回路基板を備えた液晶表示装置21(表示装置)の断面模式図を示す。この液晶表示装置21は、所謂アクティブマトリックス型液晶表示装置と呼ばれるもので、本実施形態に係る回路基板22と、この回路基板22に対向配置された対向基板23と、回路基板22と対向基板23との間に配置された液晶層24とから概略構成されている。   Next, FIG. 18 shows a schematic cross-sectional view of a liquid crystal display device 21 (display device) provided with the circuit board of the present embodiment. The liquid crystal display device 21 is a so-called active matrix type liquid crystal display device, and includes a circuit board 22 according to the present embodiment, a counter board 23 disposed opposite to the circuit board 22, and the circuit board 22 and the counter board 23. And a liquid crystal layer 24 disposed between the two.

回路基板22は、ポリイミド等からなる耐熱性高分子膜4と、耐熱性高分子膜4上に形成されたTFT14と、耐熱性高分子膜4上に積層されると共に内部にTFT14が埋め込まれたポリエステル等からなる支持樹脂層16とから概略構成されている。また、TFT14は、Cr等からなるゲート電極6と、このゲート電極6を覆うSiN等からなるゲート絶縁膜7と、ゲート絶縁膜7上に積層された半導体膜8及び接合膜9と、接合膜9及びゲート絶縁膜7を覆うソース電極12とドレイン電極13とから構成されている。また、ソース電極12及びドレイン電極13にはスルーホール19が接続されており、このスルーホール19によってソース電極12及びドレイン電極13が支持樹脂層16上に引き出されている。また、支持樹脂層16上にはAlからなる反射型画素電極25が積層されている。この反射型画素電極25は、スルーホール19を介してドレイン電極13に接続されている。また、支持樹脂層16及び反射型画素電極25上には、ポリイミドからなる配向膜26が積層されている。 The circuit board 22 is laminated on the heat-resistant polymer film 4, the TFT 14 formed on the heat-resistant polymer film 4, and the TFT 14 embedded therein. It is schematically composed of a support resin layer 16 made of polyester or the like. The TFT 14 includes a gate electrode 6 made of Cr or the like, a gate insulating film 7 made of SiN x or the like covering the gate electrode 6, a semiconductor film 8 and a bonding film 9 stacked on the gate insulating film 7, and a bonding The source electrode 12 and the drain electrode 13 cover the film 9 and the gate insulating film 7. A through hole 19 is connected to the source electrode 12 and the drain electrode 13, and the source electrode 12 and the drain electrode 13 are drawn out on the support resin layer 16 by the through hole 19. Further, a reflective pixel electrode 25 made of Al is laminated on the support resin layer 16. The reflective pixel electrode 25 is connected to the drain electrode 13 through the through hole 19. An alignment film 26 made of polyimide is laminated on the support resin layer 16 and the reflective pixel electrode 25.

次に、対向基板23は、ポリエステル等からなる樹脂層27と、樹脂層27の液晶層24側の面に積層されたITO等の透明導電材料からなる対向電極膜28と、対向電極膜28に積層されたポリイミドからなる配向膜29とから構成されている。   Next, the counter substrate 23 includes a resin layer 27 made of polyester or the like, a counter electrode film 28 made of a transparent conductive material such as ITO laminated on the surface of the resin layer 27 on the liquid crystal layer 24 side, and a counter electrode film 28. The alignment film 29 is made of a laminated polyimide film.

図18に示す液晶表示装置21においては、TFT14が作動して反射型画素電極25に電圧がかかると、反射型画素電極25と対向電極膜28との間にある液晶層24の液晶分子が配向し、さらに反射型画素電極25の電圧を制御することによって液晶分子の配向の程度が変化し、これにより階層表示を行うことができる。
また、回路基板22が、耐熱性高分子膜4とTFT14とポリエステル等からなる支持樹脂層16とから概略構成されることから、回路基板22自体が柔軟性に富むことになる。また対向基板23についても、ポリエステル等からなる樹脂層27と対向電極膜28と配向膜29とから構成されるために、回路基板と同様に対向基板23自体が柔軟性に富むことになる。従って、図18に示す液晶表示装置21は、本実施形態に係る回路基板を22を採用することによって、柔軟性に富んだ変形自在な表示装置とすることができる。
In the liquid crystal display device 21 shown in FIG. 18, when the TFT 14 operates and a voltage is applied to the reflective pixel electrode 25, the liquid crystal molecules in the liquid crystal layer 24 between the reflective pixel electrode 25 and the counter electrode film 28 are aligned. Further, by controlling the voltage of the reflective pixel electrode 25, the degree of orientation of the liquid crystal molecules is changed, whereby hierarchical display can be performed.
Further, since the circuit board 22 is roughly composed of the heat-resistant polymer film 4, the TFT 14, and the support resin layer 16 made of polyester or the like, the circuit board 22 itself is rich in flexibility. Further, since the counter substrate 23 is composed of the resin layer 27 made of polyester or the like, the counter electrode film 28, and the alignment film 29, the counter substrate 23 itself is highly flexible like the circuit board. Accordingly, the liquid crystal display device 21 shown in FIG. 18 can be a flexible and deformable display device by adopting the circuit board 22 according to this embodiment.

図1は本発明の実施形態である回路基板の製造方法を示す工程図であって、積層工程を説明する図である。FIG. 1 is a process diagram showing a circuit board manufacturing method according to an embodiment of the present invention, and is a diagram for explaining a lamination process. 図2は本発明の実施形態である回路基板の製造方法を示す工程図であって、積層工程を説明する図である。FIG. 2 is a process diagram showing a circuit board manufacturing method according to an embodiment of the present invention, and is a diagram for explaining a stacking process. 図3は本発明の実施形態である回路基板の製造方法を示す工程図であって、積層工程を説明する図である。FIG. 3 is a process diagram showing a circuit board manufacturing method according to an embodiment of the present invention, and is a diagram for explaining a stacking process. 図4は本発明の実施形態である回路基板の製造方法を示す工程図であって、素子形成工程を説明する図である。FIG. 4 is a process diagram showing a circuit board manufacturing method according to an embodiment of the present invention, and is a diagram for explaining an element formation process. 図5は本発明の実施形態である回路基板の製造方法を示す工程図であって、素子形成工程を説明する図である。FIG. 5 is a process diagram showing a circuit board manufacturing method according to an embodiment of the present invention, and is a diagram for explaining an element formation process. 図6は本発明の実施形態である回路基板の製造方法を示す工程図であって、素子形成工程を説明する図である。FIG. 6 is a process diagram showing a method for manufacturing a circuit board according to an embodiment of the present invention, and is a diagram for explaining an element formation process. 図7は本発明の実施形態である回路基板の製造方法を示す工程図であって、素子形成工程を説明する図である。FIG. 7 is a process diagram showing a circuit board manufacturing method according to an embodiment of the present invention, and is a diagram for explaining an element formation process. 図8は本発明の実施形態である回路基板の製造方法を示す工程図であって、素子形成工程を説明する図である。FIG. 8 is a process diagram showing a method of manufacturing a circuit board according to an embodiment of the present invention, and is a diagram for explaining an element formation process. 図9は本発明の実施形態である回路基板の製造方法を示す工程図であって、素子形成工程を説明する図である。FIG. 9 is a process diagram showing a circuit board manufacturing method according to an embodiment of the present invention, and is a diagram for explaining an element formation process. 図10は本発明の実施形態である回路基板の製造方法を示す工程図であって、素子形成工程を説明する図である。FIG. 10 is a process diagram showing a circuit board manufacturing method according to an embodiment of the present invention, and is a diagram for explaining an element formation process. 図11は本発明の実施形態である回路基板の製造方法を示す工程図であって、移転工程を説明する図である。FIG. 11 is a process diagram illustrating a circuit board manufacturing method according to an embodiment of the present invention, and is a diagram illustrating a transfer process. 図12は本発明の実施形態である回路基板の製造方法を示す工程図であって、移転工程を説明する図である。FIG. 12 is a process diagram showing a circuit board manufacturing method according to an embodiment of the present invention, and is a diagram for explaining a transfer process. 図13は本発明の実施形態である回路基板の製造方法を示す工程図であって、移転工程を説明する図である。FIG. 13 is a process diagram showing a circuit board manufacturing method according to an embodiment of the present invention, and is a diagram for explaining a transfer process. 図14は本発明の実施形態である回路基板の製造方法を示す工程図であって、移転工程を説明する図である。FIG. 14 is a process diagram illustrating a circuit board manufacturing method according to an embodiment of the present invention, and is a diagram illustrating a transfer process. 図15は本発明の実施形態である回路基板の製造方法を示す工程図であって、除去工程を説明する図である。FIG. 15 is a process diagram showing a circuit board manufacturing method according to an embodiment of the present invention, and is a diagram for explaining a removal process. 図16は本発明の実施形態である回路基板の製造方法を示す工程図であって、除去工程を説明する図である。FIG. 16 is a process diagram illustrating a circuit board manufacturing method according to an embodiment of the present invention, and is a diagram illustrating a removal process. 図17は本発明の実施形態である回路基板の製造方法を示す工程図であって、除去工程を説明する図である。FIG. 17 is a process diagram illustrating a circuit board manufacturing method according to an embodiment of the present invention, and is a diagram illustrating a removal process. 図18は本発明の実施形態である液晶表示装置の要部を示す断面模式図である。FIG. 18 is a schematic cross-sectional view showing a main part of a liquid crystal display device according to an embodiment of the present invention.

符号の説明Explanation of symbols

1…版基板、2…剥離層、3…拡散防止層、4…耐熱性高分子膜、14…薄膜トランジスタ素子(薄膜半導体素子)、15…積層版基板、16…支持樹脂層、20、22…回路基板、21…液晶表示装置(表示装置)

DESCRIPTION OF SYMBOLS 1 ... Plate substrate, 2 ... Release layer, 3 ... Diffusion prevention layer, 4 ... Heat-resistant polymer film, 14 ... Thin-film transistor element (thin film semiconductor element), 15 ... Laminated plate board, 16 ... Support resin layer, 20, 22 ... Circuit board, 21 ... Liquid crystal display device (display device)

Claims (8)

版基板上に剥離層及び拡散防止層を順次積層する積層工程と、
前記拡散防止層上に耐熱性高分子膜を積層するとともに、前記耐熱性高分子膜上に薄膜半導体素子を形成して積層版基板とする素子形成工程と、
前記積層版基板に支持樹脂層を重ね合わせて、前記積層版基板上の前記薄膜半導体素子と前記耐熱性高分子膜とを前記支持樹脂層に固定する移転工程と、
前記版基板と前記剥離層を除去する除去工程と、を具備してなることを特徴とする回路基板の製造方法。
A laminating step of sequentially laminating a release layer and a diffusion prevention layer on the plate substrate;
An element forming step of laminating a heat resistant polymer film on the diffusion preventing layer, and forming a thin film semiconductor element on the heat resistant polymer film to form a laminated plate substrate;
A transfer step of superimposing a supporting resin layer on the laminated plate substrate, and fixing the thin film semiconductor element and the heat-resistant polymer film on the laminated plate substrate to the supporting resin layer;
A circuit board manufacturing method comprising: a plate substrate and a removing step of removing the release layer.
前記素子形成工程において、前記剥離層の熱膨張係数より大きく、且つ前記版基板の熱膨張係数より小さな熱膨張係数を有する耐熱性高分子膜を用いることを特徴とする請求項1に記載の回路基板の製造方法。   2. The circuit according to claim 1, wherein in the element formation step, a heat resistant polymer film having a thermal expansion coefficient larger than a thermal expansion coefficient of the release layer and smaller than a thermal expansion coefficient of the plate substrate is used. A method for manufacturing a substrate. 前記耐熱性高分子膜の熱膨張係数が17.5ppm/℃以下であることを特徴とする請求項2に記載の回路基板の製造方法。   The method for manufacturing a circuit board according to claim 2, wherein the heat-resistant polymer film has a coefficient of thermal expansion of 17.5 ppm / ° C or less. 前記薄膜半導体素子が薄膜トランジスタ素子であることを特徴とする請求項1ないし請求項3のいずれかに記載の回路基板の製造方法。   4. The method for manufacturing a circuit board according to claim 1, wherein the thin film semiconductor element is a thin film transistor element. 前記素子形成工程において前記薄膜半導体素子を形成する際に、150℃以上350℃以下の範囲の加熱工程を伴うことを特徴とする請求項1ないし請求項4のいずれかに記載の回路基板の製造方法。   5. The circuit board manufacturing method according to claim 1, wherein a heating step in a range of 150 ° C. or more and 350 ° C. or less is involved in forming the thin film semiconductor element in the element forming step. Method. 耐熱性高分子膜と、前記耐熱性高分子膜上に形成された薄膜半導体素子と、前記耐熱性高分子膜上に重ね合わされるとともに内部に前記薄膜半導体素子を埋め込ませた支持樹脂層とを具備してなることを特徴とする回路基板。   A heat-resistant polymer film; a thin-film semiconductor element formed on the heat-resistant polymer film; and a support resin layer that is superimposed on the heat-resistant polymer film and has the thin-film semiconductor element embedded therein. A circuit board comprising the circuit board. 前記薄膜半導体素子が薄膜トランジスタ素子であることを特徴とする請求項6に記載の回路基板。   The circuit board according to claim 6, wherein the thin film semiconductor element is a thin film transistor element. 請求項6または請求項7に記載の回路基板を備えたことを特徴とする表示装置。

A display device comprising the circuit board according to claim 6.

JP2005189993A 2005-06-29 2005-06-29 Circuit board, manufacturing method thereof, and display apparatus Withdrawn JP2007012781A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005189993A JP2007012781A (en) 2005-06-29 2005-06-29 Circuit board, manufacturing method thereof, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005189993A JP2007012781A (en) 2005-06-29 2005-06-29 Circuit board, manufacturing method thereof, and display apparatus

Publications (1)

Publication Number Publication Date
JP2007012781A true JP2007012781A (en) 2007-01-18

Family

ID=37750923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005189993A Withdrawn JP2007012781A (en) 2005-06-29 2005-06-29 Circuit board, manufacturing method thereof, and display apparatus

Country Status (1)

Country Link
JP (1) JP2007012781A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211191A (en) * 2007-02-02 2008-09-11 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2009021322A (en) * 2007-07-11 2009-01-29 Hitachi Displays Ltd Manufacturing method of semiconductor device
WO2009110042A1 (en) * 2008-03-06 2009-09-11 シャープ株式会社 Display device, liquid crystal display device, organic el display device, thin-film substrate, and method for manufacturing display device
CN101510563B (en) * 2009-04-03 2013-03-27 清华大学 Flexible thin-film transistor and preparation method thereof
JP2013238863A (en) * 2009-08-28 2013-11-28 Samsung Display Co Ltd Flexible display device and method of manufacturing the same
US8902597B2 (en) 2010-12-01 2014-12-02 Seiko Epson Corporation Thin-film transistor forming substrate, semiconductor device, and electric apparatus
US11538966B2 (en) 2019-04-05 2022-12-27 Nichia Corporation Method of manufacturing light emitting device
US12027501B2 (en) 2020-04-02 2024-07-02 Nichia Corporation Surface light source and method of manufacturing surface light source

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101470806B1 (en) * 2007-02-02 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method of manufacturing semiconductor device
JP2008211191A (en) * 2007-02-02 2008-09-11 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
US9184221B2 (en) 2007-02-02 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101467973B1 (en) * 2007-02-02 2014-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and display device
US8994060B2 (en) 2007-02-02 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2009021322A (en) * 2007-07-11 2009-01-29 Hitachi Displays Ltd Manufacturing method of semiconductor device
WO2009110042A1 (en) * 2008-03-06 2009-09-11 シャープ株式会社 Display device, liquid crystal display device, organic el display device, thin-film substrate, and method for manufacturing display device
CN101510563B (en) * 2009-04-03 2013-03-27 清华大学 Flexible thin-film transistor and preparation method thereof
JP2013238863A (en) * 2009-08-28 2013-11-28 Samsung Display Co Ltd Flexible display device and method of manufacturing the same
US9623633B2 (en) 2009-08-28 2017-04-18 Samsung Display Co., Ltd. Flexible display and method for manufacturing the same
US8902597B2 (en) 2010-12-01 2014-12-02 Seiko Epson Corporation Thin-film transistor forming substrate, semiconductor device, and electric apparatus
US11538966B2 (en) 2019-04-05 2022-12-27 Nichia Corporation Method of manufacturing light emitting device
US12027501B2 (en) 2020-04-02 2024-07-02 Nichia Corporation Surface light source and method of manufacturing surface light source

Similar Documents

Publication Publication Date Title
CN110429089B (en) Driving backboard, manufacturing method thereof and display device
US12514076B2 (en) Display substrate and display apparatus
US9131633B2 (en) Display device and method for manufacturing same
KR101618157B1 (en) Display device and method for manufacturing the display device
KR102424969B1 (en) Display device and method for manufacturing the same
KR20030028481A (en) Thin film-device manufacturing method, and semiconductor device
US12376452B2 (en) Display module stack structure and display device
US20090050352A1 (en) Substrate structures for flexible electronic devices and fabrication methods thereof
JP2007012781A (en) Circuit board, manufacturing method thereof, and display apparatus
CN110519911A (en) A kind of flip chip and preparation method thereof, display device
JP2004077856A (en) Active matrix substrate, method for manufacturing the same, and liquid crystal display device having the same
CN101241917B (en) Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
CN114074470A (en) Window module
KR101908498B1 (en) Signal transfer film, method of manufacturing the same, and display device including the same
JP4621713B2 (en) Active matrix display device
JP2005302869A (en) Manufacturing method of electronic component mounting body, electronic component mounting body, and electro-optical device
CN108336245B (en) Flexible electronic device and manufacturing method thereof
JP2010034217A (en) Method of manufacturing organic thin-film transistor
JP2007088235A (en) Thin film element transfer method, manufacturing method, thin film device manufacturing method, and electronic apparatus
CN113261105A (en) Flexible display panel and manufacturing method thereof
CN116417470A (en) Display substrate, manufacturing method thereof, and display device
US8058653B2 (en) Thin film transistor array panel
JP4396472B2 (en) Method for transferring thin film element
JP4495939B2 (en) Thin film device device manufacturing method, active matrix substrate manufacturing method, and electro-optical device manufacturing method
CN110277422B (en) Electronic device and method of making the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070824

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090612