JP2007012748A - 積層型半導体装置およびその製造方法 - Google Patents

Abstract

【課題】 配線基板の上方への樹脂封止部の突出を最小限にして、信頼性に優れるとともに、小型化を図ることのできる積層型半導体装置およびその製造方法を提供する。
【解決手段】 第１の基板５の上に搭載された第１の半導体チップ４は、第１の基板５の上面に形成された第１の配線９と第１のワイヤ１５によって接続している。また、第１の配線９は、第１のスルーホール１１を通じて第１の配線９と電気的に接続しており、第２の配線１０には第１の半田ボール１２が設けられている。さらに、第１の配線９は、第２の基板６に設けられた第２のスルーホール１４を通じて、第３の配線１３と電気的に接続している。第１の導体チップ４の上面を第２の基板６より低くすることにより、第１のワイヤ１５が第２の基板６の上方に大きく突出して形成されないようにすることができる。
【選択図】 図１

Description

本発明は、積層型半導体装置およびその製造方法に関する。

従来より、複数の半導体チップを積層することによって、半導体装置の小型化を図り実装密度を向上させる技術が提案されている。こうした技術の中で、半導体チップを配線基板に接続した状態で電気的特性試験を行い、良品と判定された半導体チップを選別して積層することにより、半導体装置の製造工程における歩留まり向上を図るものがある。この方法は、多数の半導体チップが積層される大規模なＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）を構成する上で特に有用である。

一方、半導体チップを各配線基板に接続する技術としては、従来より、ワイヤボンディング方式およびフリップチップ方式が知られている。この内、ワイヤボンディング方式を用いた後に、各半導体チップを積層する技術としては、例えば、特許文献１に開示されているものがある。また、フリップチップ方式を用いた後に積層する技術としては、例えば、特許文献２に開示されているものがある。

しかし、これらの技術では、半導体チップが搭載された領域の周囲に、上下の配線基板を接続する半田バンプが配置される領域を確保する必要がある。このことは、小型化を図ることと相反する結果を招くため、半導体チップを積層したことによるメリットが十分に生かされないという問題があった。

こうした問題に対しては、半導体チップの周囲に配置する内部接続用の電極（ランド）間のピッチを、外部端子となる半田ボール間のピッチより狭くする技術が提案されている（特許文献３参照）。

特開２００３−１３３５１９号公報 特開２００２−７６２６５号公報 特開２００２−３４３８９９号公報

しかし、上記の技術では、上下の配線基板間での接続に関する信頼性の確保が困難になるという問題があった。これについて、以下に詳しく説明する。

特許文献３では、半導体チップに接続するワイヤが配線基板の上面に接続している。そして、半導体チップおよびワイヤを被覆する樹脂封止部は、配線基板の上方に大きく突出した形状を有している。このため、上下の配線基板を電気的に接続する突起電極を、樹脂封止部より十分に高くなるようにして形成することが必要となる。しかし、直径の小さい電極（ランド）の上に、背の高い突起電極を形成することは非常に困難である。

本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、配線基板の上方への樹脂封止部の突出を最小限にして、信頼性に優れるとともに、小型化を図ることのできる積層型半導体装置およびその製造方法を提供することにある。

本発明の他の目的および利点は、以下の記載から明らかとなるであろう。

本願の第１の発明は、第１の半導体装置の上に第２の半導体装置が積層された積層型半導体装置において、第１の半導体装置は、第１の基板の上に搭載された半導体チップと、第１の基板の上面に形成された第１の配線と、半導体チップと第１の配線を接続するワイヤと、第１の基板の下面に形成され、第１の基板に設けられた第１の貫通孔を通じて第１の配線と電気的に接続する第２の配線と、この第２の配線に設けられた第１の半田ボールと、第１の基板の上に設けられて、少なくとも半導体チップ、ワイヤおよび第１の配線の一部を露出させる開口部を有する第２の基板と、この第２の基板の上面に形成され、第２の基板に設けられた第２の貫通孔を通じて第１の配線と電気的に接続する第３の配線と、開口部に形成され、半導体チップ、ワイヤおよび第１の配線を被覆する樹脂封止部とを有し、第２の半導体装置は、第３の配線の上に形成された第２の半田ボールを介して第１の半導体装置の上に積層されていて、半導体チップの上面は第２の基板の上面より低いことを特徴とする積層型半導体装置に関する。

本願の第２の発明は、第１の半導体装置の上に第２の半導体装置が積層された積層型半導体装置において、第１の半導体装置は、第１の基板の上に搭載された半導体チップと、第１の基板の上面に形成された第１の配線と、半導体チップと第１の配線を接続する第１のワイヤと、第１の基板の下面に形成され、第１の基板に設けられた第１の貫通孔を通じて第１の配線と電気的に接続する第２の配線と、この第２の配線に設けられた第１の半田ボールと、第１の基板の上に設けられて、少なくとも半導体チップ、第１のワイヤおよび第１の配線の一部を露出させる第１の開口部を有する第２の基板と、この第２の基板の上面に形成された第３の配線と、半導体チップと第３の配線を接続する第２のワイヤと、第２の基板の上に設けられて、少なくとも半導体チップ、第１のワイヤ、第１の配線の一部、第２のワイヤおよび第３の配線の一部を露出させる第２の開口部を有する第３の基板と、この第３の基板の上面に形成され、第３の基板に設けられた第２の貫通孔を通じて第３の配線と電気的に接続する第４の配線と、第１の開口部および第２の開口部に形成され、半導体チップ、第１のワイヤ、第１の配線、第２のワイヤおよび第３の配線を被覆する樹脂封止部とを有し、第２の半導体装置は、第４の配線の上に形成された第２の半田ボールを介して第１の半導体装置の上に積層されていて、半導体チップの上面は第３の基板の上面より低いことを特徴とする積層型半導体装置に関する。

本願の第３の発明は、第１の半導体装置の上に第２の半導体装置が積層された積層型半導体装置の製造方法において、第１の半導体装置を製造する工程は、上面に第１の配線を、下面に第２の配線をそれぞれ有し、第１の配線と第２の配線とが第１の貫通孔を通じて電気的に接続している第１の基板を形成する工程と、中央部に開口部を、上面に第３の配線をそれぞれ有し、第３の配線に接続する第２の貫通孔を備えた第２の基板を形成する工程と、第１の基板の上に第２の基板を設け、第２の貫通孔を通じて第１の配線と第３の配線を電気的に接続する工程と、開口部から露出している第１の基板の上に、第２の基板の上面より低い上面を有する第１の半導体チップを搭載する工程と、第１の配線と第１の半導体チップを第１のワイヤで接続する工程と、第１の配線、第１の半導体チップおよび第１のワイヤを樹脂で封止し、開口部の内部に第１の樹脂封止部を形成する工程と、第２の配線に第１の半田ボールを設ける工程と、第３の配線に第２の半田ボールを設ける工程とを有し、第２の半導体装置を製造する工程は、上面に第４の配線を、下面に第５の配線をそれぞれ有し、第４の配線と第５の配線とが第３の貫通孔を通じて電気的に接続している第３の基板を形成する工程と、第３の基板の上に第２の半導体チップを搭載する工程と、第４の配線と第２の半導体チップを第２のワイヤで接続する工程と、第４の配線、第２の半導体チップおよび第２のワイヤを樹脂で封止し、開口部の内部に第２の樹脂封止部を形成する工程とを有し、第１の半導体装置から良品を選別する工程と、第２の半導体装置から良品を選別する工程と、良品として選別された第１の半導体装置の上に、第２の半田ボールを介して、良品として選別された第２の半導体装置を積層する工程とを有することを特徴とする積層型半導体装置の製造方法に関する。

本願の第１の発明によれば、半導体チップの上面が第２の基板の上面より低いので、ワイヤが第２の基板の上方に大きく突出して形成されないようにすることができる。これにより、第２の基板の上方への樹脂封止部の突出を最小限に抑えることが可能となる。

本願の第２の発明によれば、半導体チップの上面が第３の基板の上面より低いので、第１のワイヤおよび第２のワイヤが、第３の基板の上方に大きく突出して形成されないようにすることができる。これにより、第３の基板の上方への樹脂封止部の突出を最小限に抑えることが可能となる。

本願の第３の発明によれば、積層型半導体装置の製造工程における歩留まり向上を図ることができる。

実施の形態１．
図１は、本実施の形態における積層型半導体装置の断面図である。図に示すように、積層型積層型半導体装置１は、第１の半導体装置２の上に第２の半導体装置３が積層された構造を有する。

第１の半導体装置２は、第１の半導体チップ４が搭載された第１の基板５の上に、中央に開口部Ａが設けられた第２の基板６を有する。また、第１の半導体装置２の上には、第２の半導体チップ７が搭載された第３の基板８を有する第２の半導体装置３が積層されている。そして、第１の半導体チップ４と第２の半導体チップ７とは、以下に述べるように電気的に接続している。

第１の基板５、第２の基板６および第３の基板８としては、例えば、ガラス繊維を含んだエポキシ樹脂（ガラス・エポキシ樹脂）などを主成分として構成された基板や、セラミック基板などを使用することができる。

第１の基板５の上面には第１の配線９が形成されており、下面には第２の配線１０が形成されている。そして、第１の基板５に設けられた第１のスルーホール（貫通孔；以下、本明細書において同じ。）１１を通じて、第１の配線９と第２の配線１０は電気的に接続している。

第１の配線９は、第１の半導体チップ４と第２の半導体チップ７を電気的に接続するのに用いられる。また、第２の配線１０には第１の半田ボール１２が接続されている。第１の半田ボール１２は、積層型半導体装置１をマザーボード（図示せず）に搭載する際の外部端子として用いられる。

第２の基板６に設けられた開口部は、少なくとも第１の半導体チップ４および第１の配線９の一部を露出させる大きさを有する。また、第２の基板６の上面には第３の配線１３が形成されており、第２の基板６に設けられた第２のスルーホール１４を通じて、第３の配線１３は第１の配線９に電気的に接続している。

図１で、第１の半導体チップ４の上面に設けられた電極パッド部（図示せず）には、第１のワイヤ１５の一端が接続している。また、第１のワイヤ１５の他端は、第１の配線９の上面に設けられたワイヤボンド用端子部（図示せず）に接続している。ここで、第１の半導体チップ４の上面は、第１の配線９の上面より高く、第２の基板６の上面より低い。したがって、第１のワイヤ１５は、主として、第１の配線９の上面から第２の基板６の上面までの空間に設けることができる。これにより、第１の半導体チップ４、第１の配線９および第１のワイヤ１５を被覆する第１の樹脂封止部１６が、第２の基板６の上面から大きく突出して形成されるのを抑制することができる。このことについて、以下にさらに詳しく説明する。

上述した特許文献３では、開口部を有する第１配線基板と、第２配線基板とが貼り合わされて半導体装置用基板を構成している。また、半導体チップは、第２配線基板の上であって、第１配線基板の開口部内に搭載される。ここで、半導体チップの上面と第１配線基板の上面とは同じ高さである。したがって、半導体チップの電極パッド部と、第１配線基板のワイヤボンド用端子部とを接続するワイヤは、第１配線基板より上方の空間に設けられる。このため、半導体チップ、ワイヤおよびワイヤボンド用端子部を覆うようにして形成された樹脂封止部は、第１配線基板の上方に大きく突出した形状を有することになる。

一方、本実施の形態では、上記の第１配線基板は第２の基板６に、第２配線基板は第１の基板５に、半導体チップは第１の半導体チップ４にそれぞれ対応する。図１に示すように、第１の半導体チップ４の上面は第２の基板６の上面より低い位置に設けられる。また、第１の半導体チップ４の電極パッド部に接続する第１のワイヤ１５は、第２の基板６ではなく、第１の基板５の上に設けられた第１の配線９のワイヤボンド用端子部に接続する。

したがって、本実施の形態によれば、特許文献３と異なって、第１のワイヤ１５が第２の基板６の上方に大きく突出して形成されないようにすることができる。特に、第１の半導体チップ４の上面と第２の基板６の上面との間の距離を大きくとることによって、第１のワイヤ１５が第２の基板６の上方に形成されないようにすることも可能である。それ故、本実施の形態によれば、第２の基板６の上方への第１の樹脂封止部１６の突出を最小限に抑えることが可能となる。

図１で、第３の基板８の上面には第４の配線１７が形成されており、下面には第５の配線１８が形成されている。そして、第３の基板８に設けられた第３のスルーホール１９を通じて、第４の配線１７と第５の配線１８は電気的に接続している。そして、第５の配線１８は、半田接続部２０を介して第３の配線１３に接続している。

このような構造とすることによって、外部接続端子としての第１の半田ボール１２の数と、第１の半導体装置２と第２の半導体装置３を接続するための半田接続部２０の数とを必要数確保しつつ、第１の半田ボール１２間のピッチを、半田接続部２０間のピッチより大きくすることができる。したがって、半導体チップを積層することと相まって、半導体装置を小型化することが可能となる。

第３の基板８の上面に搭載された第２の半導体チップ７の上面には電極パッド部（図示せず）が設けられていて、これと第２のワイヤ２１の一端とが接続している。一方、第２のワイヤ２１の他端は、第４の配線１７の上面に設けられたワイヤボンド用端子部（図示せず）に接続している。そして、第２の半導体チップ７、第２のワイヤ２１および第４の配線１７は、第２の樹脂封止部２２によって被覆されている。

以上の構成によって、第１の半導体チップ４は、第２の半導体チップ７に電気的に接続している。そして、本実施の形態によれば、第１の樹脂封止部１６が第２の基板６の上方へ突出するのを最小限に抑えることができるので、第１の半田ボール１２間のピッチを、半田接続部２０間のピッチより大きくするとともに、上下の基板間での接続に関する信頼性を確保することが可能となる。すなわち、本実施の形態によれば、第２の基板６からの第１の樹脂封止部１６の高さを考慮して、第２の基板６と第３の基板８の距離を大きく設定する必要がなくなる。したがって、半田接続部２０となる半田ボールの直径を小さくしても、第１の樹脂封止部１６と第３の基板８とが接触しないようにすることが容易となる。

尚、本実施の形態は、図１の構造に限られるものではない。例えば、図１の第１の半導体装置２と第２の半導体装置３との間に、第１の半導体装置２と同様の構造を有する半導体装置が１つまたは２つ以上積層されていてもよい。但し、この場合、間に設けられる半導体装置の下面には、外部接続端子となる半田ボールの代わりに、上下の配線基板同士を接続する直径の小さな半田接続部用の配線を有する構造となる。

図２は、第１の半導体チップ２としてマイコンチップを用い、第２の半導体チップ３としてメモリチップを用いた場合の積層型半導体装置１のシステム構成を示す図である。

図２に示すように、マイコンチップは、外部インタフェース回路、メモリインタフェース回路およびＣＰＵを有し、これらはチップ内バスによって接続されている。また、マイコンチップは、メモリバスによってメモリチップに接続されている。そして、マイコンチップからメモリバスへの信号の入出力は、図１の半田接続部２０を介して行われる。一方、マイコンチップ内のデータは、外部インタフェースから外部バスを通じて出力される。このとき、外部バスとの信号の入出力は、図１の第１の半田ボール１２を介して行われる。

実施の形態２．
図３は、本実施の形態における積層型半導体装置の断面図である。図に示すように、積層型半導体装置１０１は、第１の半導体装置１０２の上に第２の半導体装置１０３が積層された構造を有する。

第１の半導体装置１０２は、第１の半導体チップ１０４が搭載された第１の基板１０５の上に、第１の開口部Ｂを備えた第２の基板１０６を有する。また、第２の基板１０６の上には、第１の開口部より大きい面積の第２の開口部Ｃを有する第３の基板１０７を有する。そして、第１の半導体装置１０２の上には、第２の半導体チップ１０８が搭載された第４の基板１０９を有する第２の半導体装置１０３が積層されている。

第１の半導体チップ１０４と第２の半導体チップ１０８とは、以下に述べるように電気的に接続している。

第１の基板１０５、第２の基板１０６、第３の基板１０７および第４の基板１０９としては、例えば、ガラス繊維を含んだエポキシ樹脂（ガラス・エポキシ樹脂）などを主成分として構成された基板や、セラミック基板などを使用することができる。

第１の基板１０５の上面には第１の配線１１０が形成されており、下面には第２の配線１１１が形成されている。そして、第１の基板１０５に設けられた第１のスルーホール１１２を通じて、第１の配線１１０と第２の配線１１１は電気的に接続している。また、第２の配線１１１には第１の半田ボール１１３が接続されている。第１の半田ボール１１３は、積層型半導体装置１０１をマザーボード（図示せず）に搭載する際の外部端子として用いられる。

第２の基板１０６に設けられた第１の開口部Ｂは、少なくとも第１の半導体チップ１０４および第１の配線１１０の一部を露出させる大きさを有する。また、第２の基板１０６の上面には第３の配線１１４が形成されている。

また、第３の基板１０７に設けられた第２の開口部Ｃは、少なくとも第１の半導体チップ１０４、第１の配線１１０の一部および第３の配線１１４の一部を露出させる大きさを有する。また、第３の基板１０７の上には第４の配線１１５が形成されており、第３の基板１０７に設けられた第２のスルーホール１１６を通じて、第４の配線１１５は第３の配線１１４に電気的に接続している。

図２で、第１の半導体チップ１０４の上面に設けられた電極パッド部（図示せず）には、第１のワイヤ１１７の一端が接続している。一方、第１のワイヤ１１７の他端は、第１の配線１１０の上面に設けられたワイヤボンド用端子部（図示せず）に接続している。また、同じ電極パッド部には、第２のワイヤ１１８の一端が接続しており、第２のワイヤ１１８の他端は、第３の配線１１４の上面に設けられたワイヤボンド用端子部（図示せず）に接続している。そして、第１の半導体チップ１０４、第１の配線１１０、第３の配線１１４、第１のワイヤ１１７および第２のワイヤ１１８は、第１の樹脂封止部１１９によって被覆されている。

図２に示すように、第１の半導体チップ１０４の上面は、第１の配線１１０の上面より高く、第３の基板１０７の上面より低い。したがって、第１のワイヤ１１７および第２のワイヤ１１８は、主として、第１の配線１１０の上面から第３の基板１０７の上面までの空間に設けることができる。特に、第１の半導体チップ１０４の上面と第３の基板１０７の上面との間の距離を大きくとることによって、第１のワイヤ１１７および第２のワイヤ１１８が、第３の基板１０７の上方に形成されないようにすることも可能である。それ故、本実施の形態によれば、第３の基板１０７の上方への第１の樹脂封止部１１９の突出を最小限に抑えることが可能となる。

図２で、第４の基板１０９の上面には第５の配線１２０が形成されており、下面には第６の配線１２１が形成されている。そして、第４の基板１０９に設けられた第３のスルーホール１２２を通じて、第５の配線１２０と第６の配線１２１は電気的に接続している。そして、第６の配線１２１は、半田接続部１２３を介して第４の配線１１５に接続している。

このような構造とすることによって、外部接続端子としての第１の半田ボール１１３の数と、第１の半導体装置１０２と第２の半導体装置１０３を接続するための半田接続部１２３の数とを必要数確保しつつ、第１の半田ボール１１３間のピッチを、半田接続部１２３間のピッチより大きくすることができる。したがって、半導体チップを積層することと相まって、半導体装置を小型化することが可能となる。

第４の基板１０９の上面に搭載された第２の半導体チップ１０８の上面には電極パッド部（図示せず）が設けられていて、これと第３のワイヤ１２４の一端とが接続している。一方、第３のワイヤ１２４の他端は、第５の配線１２０の上面に設けられたワイヤボンド用端子部（図示せず）に接続している。そして、第２の半導体チップ１０８、第３のワイヤ１２４および第５の配線１２０は、第２の樹脂封止部１２５によって被覆されている。

以上の構成によって、第１の半導体チップ１０４は、第２の半導体チップ１０８に電気的に接続している。そして、本実施の形態によれば、第１の樹脂封止部１１９が第３の基板１０７の上方へ突出するのを最小限に抑えることができるので、第１の半田ボール１１３間のピッチを、半田接続部１２３間のピッチより大きくするとともに、上下の基板間での接続に関する信頼性を確保することが可能となる。すなわち、本実施の形態によれば、第３の基板１０７からの第１の樹脂封止部１１９の高さを考慮して、第３の基板１０７と第４の基板１０９の距離を大きく設定する必要がなくなる。したがって、半田接続部１２３となる半田ボールの直径を小さくしても、第１の樹脂封止部１１９と第４の基板１０９とが接触しないようにすることが容易となる。

尚、本実施の形態は、図２の構造に限られるものではない。例えば、図２の第１の半導体装置１０２と第２の半導体装置１０３との間に、第１の半導体装置１０２と同様の構造を有する半導体装置が１つまたは２つ以上積層されていてもよい。但し、この場合、間に設けられる半導体装置に外部接続端子となる半田ボールは不要であることは言うまでもない。

実施の形態３．
図４〜図８を用いて、図１に示した半導体装置を製造する方法について説明する。尚、特に断らない限り、これらの図において、（ａ）は断面図、（ｂ）は上面図、（ｃ）は下面図をそれぞれ表す。また、図１と同じ符号を付した部分は同じものであることを示している。

まず、第１の基板５を用意し、フォトリソグラフィー法と電界メッキ法によって第１の配線９、第２の配線１０および第１のスルーホール１１を形成する。また、開口部Ａを有し、第２のスルーホール１４および第３の配線１３が形成された第２の基板６を準備する。次いで、第１の基板５と第２の基板６をエポキシ系の接着剤などを用いて貼り合わせ、図４（ａ）〜（ｃ）に示す構造とする。

次に、開口部Ａから露出している第１の基板５の上に、第１の半導体チップ４をダイボンディングによって搭載する。次いで、第１の半導体チップ４の上面に配置されている電極パッド部４ａと、第１の配線９の上面に配置されているワイヤボンド用端子部９ａとを第１のワイヤ１５で接続する。第１のワイヤ１５としては、例えば、Ａｕワイヤなどを用いることができる。これにより、図５（ａ）〜（ｃ）に示す構造が得られる。

次に、トランスファーモールド法によって開口部Ａに樹脂を注入し、第１の半導体チップ４、第１の配線９および第１のワイヤ１５を封止する。これにより、図６（ａ）〜（ｃ）に示す構造が得られる。

図６（ａ）に示すように、第１の半導体チップ４の上面は、第１の配線９の上面より高く、第２の基板６の上面より低く形成されている。これにより、第１のワイヤ１５は、第１の配線９の上面から第２の基板６の上面までの空間に設けられる。したがって、第１の樹脂封止部１６は、第２の基板６の上面から大きく突出することなしに形成される。

第１の樹脂封止部１６を形成した後は、第２の配線１０に第１の半田ボール１２を、第３の配線１３に第２の半田ボール２３をそれぞれ接合する（図７（ａ）〜（ｃ））。具体的には、半田ペーストを印刷法によって電極のパターンに印刷し、これをリフローさせることによって各電極に接合させる。半田ペーストとしては、例えば、Ｓｎに、１％のＡｇと０．５％のＣｕとを含むものを用いることができる。また、Ｓｎに、３％のＡｇと０．５％のＣｕとを含むものを用いてもよい。

第１の半田ボール１２については、例えば、直径を０．５ｍｍとし、第１の半田ボール１２間のピッチを１．０ｍｍとすることができる。一方、第２の半田ボール２３については、例えば、直径を０．１ｍｍとし、第２の半田ボール２３間のピッチを０．２ｍｍとすることができる。さらに、例えば、第１の半田ボール１２の数を５００とすると、第２の半田ボール２３の数は１００とすることができる。

以上の工程によって、第１の半導体装置２が製造される。

第１の半導体装置２を製造した後は、所定の電気的特性試験を行う。そして、良品と判定されたもののみを選別して積層型半導体装置１の製造に使用する。これにより、積層型半導体装置１の製造工程における歩留まり向上を図ることができる。電気的特性試験としては、例えば、１２５℃で５時間バイアスを印加するバーンイン試験を行うことができる。

次に、第２の半導体装置３を製造する工程について説明する。

まず、第２の基板６を用意し、フォトリソグラフィー法とメッキ法によって第４の配線１７、第５の配線１８および第３のスルーホール１９を形成する。

次に、第２の基板６の上に、第２の半導体チップ７をダイボンディングによって搭載する。次いで、第２の半導体チップ７の上面に配置されている電極バッド部（図示せず）と、第４の配線１７の上面に配置されているワイヤボンド用端子部（図示せず）とを第２のワイヤ２１で接続する。第２のワイヤ２１としては、例えば、Ａｕワイヤなどを用いることができる。

次に、第２の半導体チップ７、第４の配線１７および第２のワイヤ２１を樹脂で封止して、第２の樹脂封止部２２を形成する。これにより、図８（ａ）および（ｂ）に示す構造が得られる。尚、図８（ａ）は、第２の半導体装置３の断面図を、図８（ｂ）はその下面図をそれぞれ表している。

第２の半導体装置３を製造した後は、所定の電気的特性試験を行う。そして、良品と判定されたもののみを選別して積層型半導体装置１の製造に使用する。これにより、積層型半導体装置１の製造工程における歩留まり向上を図ることができる。電気的特性試験としては、例えば、１２５℃で５時間バイアスを印加するバーンイン試験を行うことができる。

最後に、第１の半導体装置２の上に第２の半導体装置３を搭載すると、図１に示す積層型半導体装置１が得られる。尚、図１の半田接続部２０は第２の半田ボール２３に対応する。

実施の形態１における積層型半導体装置の断面図である。 実施の形態１における積層型半導体装置のシステム構成図の一例である。 実施の形態２における積層型半導体装置の断面図である。 実施の形態３で第１の半導体装置の製造方法を示す図であり、（ａ）は断面図、（ｂ）は上面図、（ｃ）は下面図である。 実施の形態３で第１の半導体装置の製造方法を示す図であり、（ａ）は断面図、（ｂ）は上面図、（ｃ）は下面図である。 実施の形態３で第１の半導体装置の製造方法を示す図であり、（ａ）は断面図、（ｂ）は上面図、（ｃ）は下面図である。 実施の形態３で第１の半導体装置の製造方法を示す図であり、（ａ）は断面図、（ｂ）は上面図、（ｃ）は下面図である。 実施の形態３で第２の半導体装置の製造方法を示す図であり、（ａ）は断面図、（ｂ）は下面図である。

符号の説明

１，１０１ 積層型半導体装置
２，１０２ 第１の半導体装置
３，１０３ 第２の半導体装置
４，１０４ 第１の半導体チップ
５，１０５ 第１の基板
６，１０６ 第２の基板
７，１０８ 第２の半導体チップ
８，１０７ 第３の基板
９，１１０ 第１の配線
１０，１１１ 第２の配線
１１，１１２ 第１のスルーホール
１２，１１３ 第１の半田ボール
１３，１１４ 第３の配線
１４，１１６ 第２のスルーホール
１５，１１７ 第１のワイヤ
１６，１１９ 第１の樹脂封止部
１７，１１５ 第４の配線
１８，１２０ 第５の配線
１９，１２２ 第３のスルーホール
２０，１２３ 半田接続部
２１，１１８ 第２のワイヤ
２２，１２５ 第２の樹脂封止部
１０９ 第４の基板
１２１ 第６の配線
１２４ 第３のワイヤ
２３ 第２の半田ボール

Claims (9)

1. 第１の半導体装置の上に第２の半導体装置が積層された積層型半導体装置において、
   前記第１の半導体装置は、第１の基板の上に搭載された半導体チップと、
   前記第１の基板の上面に形成された第１の配線と、
   前記半導体チップと前記第１の配線を接続するワイヤと、
   前記第１の基板の下面に形成され、前記第１の基板に設けられた第１の貫通孔を通じて前記第１の配線と電気的に接続する第２の配線と、
   前記第２の配線に設けられた第１の半田ボールと、
   前記第１の基板の上に設けられて、少なくとも前記半導体チップ、前記ワイヤおよび前記第１の配線の一部を露出させる開口部を有する第２の基板と、
   前記第２の基板の上面に形成され、前記第２の基板に設けられた第２の貫通孔を通じて前記第１の配線と電気的に接続する第３の配線と、
   前記開口部に形成され、前記半導体チップ、前記ワイヤおよび前記第１の配線を被覆する樹脂封止部とを有し、
   前記第２の半導体装置は、前記第３の配線の上に形成された第２の半田ボールを介して前記第１の半導体装置の上に積層されていて、
   前記半導体チップの上面は前記第２の基板の上面より低いことを特徴とする積層型半導体装置。
2. 前記ワイヤは、前記第２の基板の上面より下方に位置する請求項１に記載の積層型半導体装置。
3. 前記第１の半田ボール間のピッチは、前記第２の半田ボール間のピッチより大きい請求項１または２に記載の積層型半導体装置。
4. 第１の半導体装置の上に第２の半導体装置が積層された積層型半導体装置において、
   前記第１の半導体装置は、第１の基板の上に搭載された半導体チップと、
   前記第１の基板の上面に形成された第１の配線と、
   前記半導体チップと前記第１の配線を接続する第１のワイヤと、
   前記第１の基板の下面に形成され、前記第１の基板に設けられた第１の貫通孔を通じて前記第１の配線と電気的に接続する第２の配線と、
   前記第２の配線に設けられた第１の半田ボールと、
   前記第１の基板の上に設けられて、少なくとも前記半導体チップ、前記第１のワイヤおよび前記第１の配線の一部を露出させる第１の開口部を有する第２の基板と、
   前記第２の基板の上面に形成された第３の配線と、
   前記半導体チップと前記第３の配線を接続する第２のワイヤと、
   前記第２の基板の上に設けられて、少なくとも前記半導体チップ、前記第１のワイヤ、前記第１の配線の一部、前記第２のワイヤおよび前記第３の配線の一部を露出させる第２の開口部を有する第３の基板と、
   前記第３の基板の上面に形成され、前記第３の基板に設けられた第２の貫通孔を通じて前記第３の配線と電気的に接続する第４の配線と、
   前記第１の開口部および前記第２の開口部に形成され、前記半導体チップ、前記第１のワイヤ、前記第１の配線、前記第２のワイヤおよび前記第３の配線を被覆する樹脂封止部とを有し、
   前記第２の半導体装置は、前記第４の配線の上に形成された第２の半田ボールを介して前記第１の半導体装置の上に積層されていて、
   前記半導体チップの上面は前記第３の基板の上面より低いことを特徴とする積層型半導体装置。
5. 前記第１のワイヤおよび前記第２のワイヤは、前記第３の配線基板の上面より下方に位置する請求項４に記載の積層型半導体装置。
6. 前記第１の半田ボール間のピッチは、前記第２の半田ボール間のピッチより大きい請求項４または５に記載の積層型半導体装置。
7. 第１の半導体装置の上に第２の半導体装置が積層された積層型半導体装置の製造方法において、
   前記第１の半導体装置を製造する工程は、上面に第１の配線を、下面に第２の配線をそれぞれ有し、前記第１の配線と前記第２の配線とが第１の貫通孔を通じて電気的に接続している第１の基板を形成する工程と、
   中央部に開口部を、上面に第３の配線をそれぞれ有し、前記第３の配線に接続する第２の貫通孔を備えた第２の基板を形成する工程と、
   前記第１の基板の上に前記第２の基板を設け、前記第２の貫通孔を通じて前記第１の配線と前記第３の配線を電気的に接続する工程と、
   前記開口部から露出している前記第１の基板の上に、前記第２の基板の上面より低い上面を有する第１の半導体チップを搭載する工程と、
   前記第１の配線と前記第１の半導体チップを第１のワイヤで接続する工程と、
   前記第１の配線、前記第１の半導体チップおよび前記第１のワイヤを樹脂で封止し、前記開口部の内部に第１の樹脂封止部を形成する工程と、
   前記第２の配線に第１の半田ボールを設ける工程と、
   前記第３の配線に第２の半田ボールを設ける工程とを有し、
   前記第２の半導体装置を製造する工程は、上面に第４の配線を、下面に第５の配線をそれぞれ有し、前記第４の配線と前記第５の配線とが第３の貫通孔を通じて電気的に接続している第３の基板を形成する工程と、
   前記第３の基板の上に第２の半導体チップを搭載する工程と、
   前記第４の配線と前記第２の半導体チップを第２のワイヤで接続する工程と、
   前記第４の配線、前記第２の半導体チップおよび前記第２のワイヤを樹脂で封止し、前記開口部の内部に第２の樹脂封止部を形成する工程とを有し、
   前記第１の半導体装置から良品を選別する工程と、
   前記第２の半導体装置から良品を選別する工程と、
   良品として選別された前記第１の半導体装置の上に、前記第２の半田ボールを介して、良品として選別された前記第２の半導体装置を積層する工程とを有することを特徴とする積層型半導体装置の製造方法。
8. 前記第１の半導体装置から良品を選別する工程は、電気的特性試験を行う工程である請求項７に記載の積層型半導体装置の製造方法。
9. 前記第２の半導体装置から良品を選別する工程は、電気的特性試験を行う工程である請求項７または８に記載の積層型半導体装置の製造方法。

Images