JP2007004576A - Regulator circuit - Google Patents
Regulator circuit Download PDFInfo
- Publication number
- JP2007004576A JP2007004576A JP2005185123A JP2005185123A JP2007004576A JP 2007004576 A JP2007004576 A JP 2007004576A JP 2005185123 A JP2005185123 A JP 2005185123A JP 2005185123 A JP2005185123 A JP 2005185123A JP 2007004576 A JP2007004576 A JP 2007004576A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- output
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【課題】 様々な負荷が接続されても、その負荷の状態に合わせて伝達特性が補償されるレギュレータ回路を提供する。
【解決手段】 このレギュレータ回路は、参照電圧と帰還電圧との間の誤差を増幅する差動アンプ１０と、差動アンプの出力電圧に従って電流を生成するトランジスタＱＮ１１と、トランジスタＱＮ１１によって生成される電流に従って出力端子に電流を供給するトランジスタＱＰ１１及びＱＰ１２と、トランジスタＱＰ１２によって供給される電流の大きさに従ってドレイン・ソース端子間のインピーダンスが変化するトランジスタＱＰ１３と、トランジスタＱＰ１３のドレイン・ソース端子間に発生する電圧が所定の値を超えたときに出力端子に電流を供給するトランジスタＱＰ１４と、出力端子に発生する電圧に基づいて帰還電圧を生成して差動アンプに入力する帰還抵抗Ｒ１及びＲ２とを具備する。
【選択図】 図１PROBLEM TO BE SOLVED: To provide a regulator circuit whose transfer characteristics are compensated according to the state of the load even when various loads are connected.
The regulator circuit includes a differential amplifier that amplifies an error between a reference voltage and a feedback voltage, a transistor QN11 that generates a current according to an output voltage of the differential amplifier, and a current that is generated by the transistor QN11. Are generated between the drain and source terminals of the transistor QP13, the transistor QP11 and the transistor QP12 that supply current to the output terminal, the transistor QP13 whose impedance between the drain and source terminals changes according to the magnitude of the current supplied by the transistor QP12, and the transistor QP13. A transistor QP14 for supplying a current to the output terminal when the voltage exceeds a predetermined value; and feedback resistors R1 and R2 for generating a feedback voltage based on the voltage generated at the output terminal and inputting the feedback voltage to the differential amplifier. To do.
[Selection] Figure 1
Description
本発明は、外部から供給される電源電圧を安定化し、安定化された電源電圧を負荷となる他の回路に供給するレギュレータ回路（シリーズレギュレータ）に関する。 The present invention relates to a regulator circuit (series regulator) that stabilizes a power supply voltage supplied from the outside and supplies the stabilized power supply voltage to another circuit serving as a load.
レギュレータ回路は、入力される電源電圧や負荷が変動しても、一定の電源電圧を出力する回路であり、様々な家電製品等において使用されている。図３に、従来のレギュレータ回路の構成例を示す。このレギュレータ回路は、差動アンプ１０と、差動アンプ１０の出力電圧に従ってドレイン電流を生成するＮチャネルＭＯＳトランジスタＱＮ３１と、定電流源として機能するＰチャネルＭＯＳトランジスタＱＰ３１と、トランジスタＱＮ３１及びトランジスタＱＰ３１のドレイン電位に従って出力端子に電流を供給するＰチャネルＭＯＳトランジスタＱＰ３２とを有している。トランジスタＱＰ３２としては、大きな出力電流を得るために、サイズの大きいパワートランジスタが用いられる。
The regulator circuit is a circuit that outputs a constant power supply voltage even when the input power supply voltage or load varies, and is used in various home appliances. FIG. 3 shows a configuration example of a conventional regulator circuit. This regulator circuit includes a
差動アンプ１０の非反転入力端子には、参照電圧ＶＲＥＦが印加され、差動アンプ１０の反転入力端子には、出力端子の電圧ＶＲＥＧが帰還用の抵抗Ｒ１及びＲ２によって分圧されて印加される。これによって、レギュレータ回路はフィードバック動作を行い、参照電圧ＶＲＥＦに基づいて、出力端子の電圧ＶＲＥＧを安定化する。
A reference voltage V REF is applied to the non-inverting input terminal of the
ここで、出力端子には様々な負荷が接続されるが、レギュレータ回路は、無負荷状態から重い負荷が接続された状態までにおいて、正常に動作しなければならない。出力端子に接続される負荷の重さによってパワートランジスタＱＰ３２に流れるドレイン電流（出力電流）が変化するので、パワートランジスタＱＰ３２の出力インピーダンスは、数百Ω〜数百ｋΩの範囲で１０００倍程度も変化する。これにより、レギュレータ回路の伝達関数において極となる周波数が移動してしまう。一方、トランジスタＱＰ３２の入力側において極となる周波数は、出力電流の値にほとんど依存しない。このように極の位置が変化してもレギュレータ回路の周波数特性を保証するように位相補償を行うことは、きわめて困難である。 Here, various loads are connected to the output terminal, but the regulator circuit must operate normally from a no-load state to a state where a heavy load is connected. Since the drain current (output current) flowing through the power transistor QP32 changes depending on the weight of the load connected to the output terminal, the output impedance of the power transistor QP32 changes about 1000 times in the range of several hundred Ω to several hundred kΩ. To do. This shifts the frequency that becomes the pole in the transfer function of the regulator circuit. On the other hand, the frequency that becomes a pole on the input side of the transistor QP32 hardly depends on the value of the output current. Thus, it is extremely difficult to perform phase compensation so as to guarantee the frequency characteristics of the regulator circuit even if the pole position changes.
関連する技術として、下記の特許文献１には、集積回路チップの消費電力増大をもたらすことなく、内部回路の消費電流変化によらず安定した内部電源電圧を与えることを可能とした電源電圧降下回路を有する半導体集積回路が開示されている。この半導体集積回路においては、基準電圧発生回路と、外部電源電圧を降下して内部電源電圧を得るためのパワートランジスタと、内部電源電圧と基準電圧との比が一定になるようにパワートランジスタを制御する差動増幅回路とを有する電源電圧降下回路に対して、パワートランジスタと並列に出力電流補償用トランジスタが設けられ、さらに、この出力電流補償用トランジスタを所定のタイミングでオン駆動するタイミング制御回路が設けられている。 As a related technique, the following Patent Document 1 discloses a power supply voltage drop circuit that can provide a stable internal power supply voltage regardless of a change in current consumption of the internal circuit without increasing the power consumption of the integrated circuit chip. A semiconductor integrated circuit having the above is disclosed. In this semiconductor integrated circuit, the power transistor is controlled so that the ratio between the internal power supply voltage and the reference voltage is constant, and the reference voltage generation circuit, the power transistor for dropping the external power supply voltage to obtain the internal power supply voltage An output current compensation transistor is provided in parallel with the power transistor for a power supply voltage drop circuit having a differential amplifier circuit that further includes a timing control circuit that drives the output current compensation transistor on at a predetermined timing. Is provided.
例えば、上記の電源電圧降下回路に、常にロー・アドレス・ストローブ信号（／ＲＡＳ信号）の変化から同じタイミングで動作する回路を含むＤＲＡＭが負荷として接続された場合に、／ＲＡＳ信号のレベルが変化してから所定時間の間だけ出力電流補償用トランジスタがオンされる。しかしながら、この半導体集積回路においては、任意の負荷が接続された場合に、その負荷の状態に合わせてレギュレータ回路の伝達特性を補償することはできない。
そこで、上記の点に鑑み、本発明は、様々な負荷が接続されても、その負荷の状態に合わせて伝達特性が補償されるレギュレータ回路を提供することを目的とする。 In view of the above, an object of the present invention is to provide a regulator circuit whose transfer characteristics are compensated according to the state of the load even when various loads are connected.
以上の課題を解決するため、本発明に係るレギュレータ回路は、外部から供給される電源電圧を参照電圧に基づいて安定化し、安定化された電源電圧を出力端子から負荷に供給するレギュレータ回路であって、参照電圧と帰還電圧との間の誤差を増幅する差動増幅手段と、差動増幅手段の出力電圧に従って電流を生成する電流生成手段と、電流生成手段によって生成される電流に従って出力端子に電流を供給する第１の出力手段と、第１の出力手段によって供給される電流の大きさに従って２つの端子間のインピーダンスが変化する可変インピーダンス手段と、可変インピーダンス手段の２つの端子間に発生する電圧が所定の値を超えたときに出力端子に電流を供給する第２の出力手段と、出力端子に発生する電圧に基づいて帰還電圧を生成し、該帰還電圧を差動増幅手段に入力する帰還手段とを具備する。 In order to solve the above problems, a regulator circuit according to the present invention is a regulator circuit that stabilizes a power supply voltage supplied from the outside based on a reference voltage and supplies the stabilized power supply voltage to a load from an output terminal. Differential amplifying means for amplifying an error between the reference voltage and the feedback voltage, a current generating means for generating a current according to the output voltage of the differential amplifying means, and an output terminal according to the current generated by the current generating means. The first output means for supplying current, the variable impedance means for changing the impedance between the two terminals according to the magnitude of the current supplied by the first output means, and the two terminals of the variable impedance means are generated. Second output means for supplying current to the output terminal when the voltage exceeds a predetermined value, and a feedback voltage is generated based on the voltage generated at the output terminal Comprises a feedback means for inputting the feedback voltage to the differential amplifying means.
ここで、出力端子から負荷に供給される電流の絶対値が所定の値よりも小さいときに、第１の出力手段から供給される電流の絶対値が第２の出力手段から供給される電流の絶対値よりも大きくなり、出力端子から負荷に供給される電流の絶対値が所定の値よりも大きいときに、第２の出力手段から供給される電流の絶対値が第１の出力手段から供給される電流の絶対値よりも大きくなるようにしても良い。 Here, when the absolute value of the current supplied from the output terminal to the load is smaller than a predetermined value, the absolute value of the current supplied from the first output means is equal to the current supplied from the second output means. When the absolute value becomes larger than the absolute value and the absolute value of the current supplied from the output terminal to the load is larger than a predetermined value, the absolute value of the current supplied from the second output means is supplied from the first output means. The absolute value of the generated current may be larger.
また、電流生成手段が、ゲートに供給される差動増幅手段の出力電圧に従ってドレイン電流を生成する第１のトランジスタを含み、第１の出力手段が、第１のトランジスタのドレイン電流がドレイン・ソース間を通過する飽和接続された第２のトランジスタと、第２のトランジスタのゲート電位がゲートに供給されることにより出力端子にドレイン電流を供給する第３のトランジスタとを含み、可変インピーダンス手段が、一定の電圧がゲート・ソース間に印加され、第２のトランジスタを介して第１のトランジスタにドレイン電流を供給すると共に、第３のトランジスタのドレイン電流の大きさに従ってドレイン・ソース間のインピーダンスが変化する第４のトランジスタを含むようにしても良い。 The current generating means includes a first transistor that generates a drain current in accordance with an output voltage of the differential amplifying means supplied to the gate, and the first output means has the drain current of the drain of the first transistor. A saturation-connected second transistor passing between the second transistor and a third transistor for supplying a drain current to the output terminal by supplying a gate potential of the second transistor to the gate; and the variable impedance means includes: A constant voltage is applied between the gate and the source to supply the drain current to the first transistor via the second transistor, and the impedance between the drain and source changes according to the magnitude of the drain current of the third transistor. A fourth transistor may be included.
さらに、第２の出力手段が、可変インピーダンス手段の２つの端子間に発生する電圧がゲート・ソース間に印加されることによって出力端子にドレイン電流を供給するトランジスタを含むようにしても良い。 Further, the second output means may include a transistor that supplies a drain current to the output terminal by applying a voltage generated between the two terminals of the variable impedance means between the gate and the source.
本発明によれば、出力端子に電流を供給する第１の出力手段及び第２の出力手段を設け、負荷が重い場合に第１の出力手段によって供給される電流が増加すると、可変インピーダンス手段のインピーダンスが大きくなって２つの端子間に発生する電圧が増大し、それにより第２の出力手段が動作を開始して出力端子側のインピーダンスを低下させる。その結果、出力手段の入力側における極の位置と出力側の極の位置とが入れ替わり、極の移動による影響が打ち消されるので、伝達特性が補償される。 According to the present invention, the first output means and the second output means for supplying current to the output terminal are provided, and when the current supplied by the first output means increases when the load is heavy, the variable impedance means As the impedance increases, the voltage generated between the two terminals increases, whereby the second output means starts operating to lower the impedance on the output terminal side. As a result, the position of the pole on the input side of the output means and the position of the pole on the output side are interchanged, and the influence of the movement of the pole is canceled out, so that the transfer characteristics are compensated.
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。
図１は、本発明の第１の実施形態に係るレギュレータ回路の構成を示す回路図である。本発明の第１の実施形態に係るレギュレータ回路は、外部から供給される正の電源電圧ＶＤＤを参照電圧ＶＲＥＦに基づいて安定化し、安定化された電源電圧ＶＲＥＧを出力端子から負荷に供給する。
Hereinafter, the best mode for carrying out the present invention will be described in detail with reference to the drawings.
FIG. 1 is a circuit diagram showing a configuration of a regulator circuit according to the first embodiment of the present invention. The regulator circuit according to the first embodiment of the present invention stabilizes the positive power supply voltage V DD supplied from the outside based on the reference voltage V REF, and supplies the stabilized power supply voltage V REG from the output terminal to the load. Supply.
図１に示すように、このレギュレータ回路は、差動アンプ１０と、ゲートに供給される差動アンプ１０の出力電圧に従ってドレイン電流を生成するＮチャネルＭＯＳトランジスタＱＮ１１と、トランジスタＱＮ１１のドレイン電流がドレイン・ソース間を通過する飽和接続されたＰチャネルＭＯＳトランジスタＱＰ１１と、トランジスタＱＰ１１のゲート電位がゲートに供給されることにより出力端子にドレイン電流を供給するＰチャネルＭＯＳトランジスタＱＰ１２とを有している。
As shown in FIG. 1, this regulator circuit includes a
さらに、このレギュレータ回路は、一定の電圧がゲート・ソース間に印加されて定電流源として機能し、トランジスタＱＰ１１を介してトランジスタＱＮ１１にドレイン電流を供給すると共に、トランジスタＱＰ１２のドレイン電流の大きさに従ってドレイン・ソース端子間のインピーダンスが変化する可変インピーダンス手段としてのＰチャネルＭＯＳトランジスタＱＰ１３と、トランジスタＱＰ１３のドレイン・ソース端子間に発生する電圧がゲート・ソース間に印加されることによって出力端子にドレイン電流を供給するＰチャネルＭＯＳトランジスタＱＰ１４と、帰還用の抵抗Ｒ１及びＲ２とを有している。 Further, the regulator circuit functions as a constant current source when a constant voltage is applied between the gate and the source, supplies a drain current to the transistor QN11 via the transistor QP11, and according to the magnitude of the drain current of the transistor QP12. P channel MOS transistor QP13 as a variable impedance means for changing the impedance between the drain and source terminals, and the voltage generated between the drain and source terminals of transistor QP13 is applied between the gate and the source, whereby the drain current is applied to the output terminal. P channel MOS transistor QP14 and feedback resistors R1 and R2.
差動アンプ１０の非反転入力端子には、参照電圧ＶＲＥＦが印加され、差動アンプ１０の反転入力端子には、出力端子の電圧ＶＲＥＧが、抵抗Ｒ１及びＲ２によって分圧されて印加される。これによって、レギュレータ回路はフィードバック動作を行い、参照電圧ＶＲＥＦに基づいて、出力端子の電圧ＶＲＥＧを安定化する。レギュレータ回路から出力される電圧ＶＲＥＧは、近似的に次式で表される。
ＶＲＥＧ＝ＶＲＥＦ・（Ｒ１＋Ｒ２）／Ｒ２
The reference voltage V REF is applied to the non-inverting input terminal of the
V REG = V REF · (R1 + R2) / R2
ここで、出力端子には様々な負荷が接続されるが、レギュレータ回路は、無負荷状態から重い負荷が接続された状態までにおいて、正常に動作しなければならない。そのために、本実施形態においては、出力端子に電流を供給する出力手段として、トランジスタＱＰ１４の他に、トランジスタＱＰ１１及びＱＰ１２を設けている。 Here, various loads are connected to the output terminal, but the regulator circuit must operate normally from a no-load state to a state where a heavy load is connected. Therefore, in this embodiment, transistors QP11 and QP12 are provided in addition to the transistor QP14 as output means for supplying current to the output terminal.
最終段のトランジスタＱＰ１２及びＱＰ１４としては、大きな出力電流を得るために、パワートランジスタが用いられる。さらに、トランジスタＱＰ１４のゲート幅ＷをトランジスタＱＰ１２のゲート幅Ｗの５０倍程度とし、トランジスタＱＰ１２及びＱＰ１４のゲート長Ｌを同程度とすれば、トランジスタＱＰ１４におけるゲート幅とゲート長との比Ｗ／Ｌは、トランジスタＱＰ１２におけるゲート幅とゲート長との比Ｗ／Ｌの５０倍程度となる。これにより、大電流出力時においては、出力電流のほとんどが、トランジスタＱＰ１４によって供給される。 As the final stage transistors QP12 and QP14, power transistors are used to obtain a large output current. Further, if the gate width W of the transistor QP14 is about 50 times the gate width W of the transistor QP12 and the gate lengths L of the transistors QP12 and QP14 are about the same, the ratio W / L of the gate width and the gate length in the transistor QP14. Is about 50 times the ratio W / L of the gate width to the gate length in the transistor QP12. Thereby, at the time of outputting a large current, most of the output current is supplied by the transistor QP14.
一方、図１に示すように、トランジスタＱＰ１２のゲート電位は、トランジスタＱＰ１４のゲート電位よりも低くなるように設定されており、従って、小電流出力時において先に動作を開始するのはトランジスタＱＰ１２である。このように、小電流出力時においては、出力電流がトランジスタＱＰ１２によって供給される。 On the other hand, as shown in FIG. 1, the gate potential of the transistor QP12 is set to be lower than the gate potential of the transistor QP14. Therefore, the transistor QP12 starts the operation first when a small current is output. is there. Thus, when a small current is output, the output current is supplied by the transistor QP12.
このとき、トランジスタＱＰ１４はオフ状態であり、従って、トランジスタＱＰ１３のソース・ドレイン間電圧は小さく、トランジスタＱＰ１３はリニア領域で動作する。そのため、トランジスタＱＰ１３のソース・ドレイン端子間のインピーダンス、即ち、パワートランジスタＱＰ１２及びＱＰ１４の入力側に接続される抵抗成分は小さく、その抵抗成分とパワートランジスタＱＰ１２及びＱＰ１４の入力容量等とによって決定される極の周波数は高周波側にある。一方、トランジスタＱＰ１２のドレイン電流が小さいために、トランジスタＱＰ１２の出力インピーダンスはかなり高く、出力端子側においては、極の位置が低周波側にある。 At this time, the transistor QP14 is in an off state, and therefore the voltage between the source and drain of the transistor QP13 is small, and the transistor QP13 operates in the linear region. Therefore, the impedance between the source and drain terminals of the transistor QP13, that is, the resistance component connected to the input side of the power transistors QP12 and QP14 is small, and is determined by the resistance component and the input capacitance of the power transistors QP12 and QP14. The pole frequency is on the high frequency side. On the other hand, since the drain current of the transistor QP12 is small, the output impedance of the transistor QP12 is quite high, and the pole position is on the low frequency side on the output terminal side.
負荷が重くなりレギュレータ回路の出力電流が大きくなるに連れて、トランジスタＱＰ１２のゲート・ソース間電圧（絶対値）が増加し、トランジスタＱＰ１１のゲート・ソース間電圧（絶対値）も増加して、トランジスタＱＰ１１のドレイン電流が増加する。これによって、トランジスタＱＰ１３のドレイン電位が降下して、トランジスタＱＰ１４のゲート電位が下がり、トランジスタＱＰ１４がオン状態に移行する。 As the load increases and the output current of the regulator circuit increases, the gate-source voltage (absolute value) of the transistor QP12 increases, and the gate-source voltage (absolute value) of the transistor QP11 also increases. The drain current of QP11 increases. As a result, the drain potential of the transistor QP13 is lowered, the gate potential of the transistor QP14 is lowered, and the transistor QP14 is turned on.
即ち、レギュレータ回路の出力端子から負荷に供給される電流が所定の値よりも小さいときには、トランジスタＱＰ１２から供給される電流がトランジスタＱＰ１４から供給される電流よりも大きくなり、レギュレータ回路の出力端子から負荷に供給される電流が所定の値よりも大きいときには、トランジスタＱＰ１４から供給される電流がトランジスタＱＰ１２から供給される電流よりも大きくなる。 That is, when the current supplied from the output terminal of the regulator circuit to the load is smaller than a predetermined value, the current supplied from the transistor QP12 is larger than the current supplied from the transistor QP14, and the load is supplied from the output terminal of the regulator circuit. Is larger than a predetermined value, the current supplied from the transistor QP14 is larger than the current supplied from the transistor QP12.
トランジスタＱＰ１４がオン状態に移行すると、トランジスタＱＰ１３のソース・ドレイン間電圧が増加することにより、トランジスタＱＰ１３のソース・ドレイン端子間インピーダンスが増大する。即ち、パワートランジスタＱＰ１２及びＱＰ１４の入力側に接続される抵抗成分が大きくなり、その抵抗成分とパワートランジスタＱＰ１２及びＱＰ１４の入力容量等とによって決定される極の周波数は低周波側に移動する。 When the transistor QP14 shifts to the ON state, the source-drain voltage of the transistor QP13 increases, thereby increasing the impedance between the source and drain terminals of the transistor QP13. That is, the resistance component connected to the input side of the power transistors QP12 and QP14 increases, and the pole frequency determined by the resistance component and the input capacitance of the power transistors QP12 and QP14 moves to the low frequency side.
同時に、トランジスタＱＰ１４のドレイン電流の増加によってトランジスタＱＰ１４の出力インピーダンスが低下して、出力端子側においては、極の位置が高周波側に移動する。このように、負荷が軽い時と重い時とにおいて、パワートランジスタＱＰ１２及びＱＰ１４の入力側における極の位置と出力側における極の位置とが入れ替わり、極の移動による影響が打ち消されることによって伝達特性が補償される。その結果、広い出力電流範囲においてレギュレータ回路の位相補償が容易になり、負荷電流によらずに安定して動作するシリーズレギュレータを実現することができる。 At the same time, the output impedance of the transistor QP14 decreases due to the increase in the drain current of the transistor QP14, and the pole position moves to the high frequency side on the output terminal side. Thus, when the load is light and heavy, the position of the pole on the input side and the position of the pole on the output side of the power transistors QP12 and QP14 are interchanged, and the transfer characteristic is canceled by canceling the influence of the movement of the pole. Compensated. As a result, phase compensation of the regulator circuit is facilitated in a wide output current range, and a series regulator that operates stably regardless of the load current can be realized.
次に、本発明の第２の実施形態について説明する。
図２は、本発明の第２の実施形態に係るレギュレータ回路の構成を示す回路図である。本実施形態に係るレギュレータ回路は、外部から供給される負の電源電圧ＶＳＳを参照電圧ＶＲＥＦに基づいて安定化し、安定化された電源電圧ＶＲＥＧを出力端子から負荷に供給する。
Next, a second embodiment of the present invention will be described.
FIG. 2 is a circuit diagram showing a configuration of a regulator circuit according to the second embodiment of the present invention. Regulator circuit according to the present embodiment, stabilized on the basis of the reference voltage V REF to negative supply voltage V SS supplied from the outside, supplied from the output terminal to a load a regulated supply voltage V REG.
図２に示すように、このレギュレータ回路は、差動アンプ１０と、ゲートに供給される差動アンプ１０の出力電圧に従ってドレイン電流を生成するＰチャネルＭＯＳトランジスタＱＰ２１と、トランジスタＱＰ２１のドレイン電流がドレイン・ソース間を通過する飽和接続されたＮチャネルＭＯＳトランジスタＱＮ２１と、トランジスタＱＮ２１のゲート電位がゲートに供給されることにより出力端子にドレイン電流を供給するＮチャネルＭＯＳトランジスタＱＮ２２とを有している。
As shown in FIG. 2, the regulator circuit includes a
さらに、このレギュレータ回路は、一定の電圧がゲート・ソース間に印加されて定電流源として機能し、トランジスタＱＮ２１を介してトランジスタＱＰ２１にドレイン電流を供給すると共に、トランジスタＱＮ２２のドレイン電流の大きさに従ってドレイン・ソース端子間のインピーダンスが変化する可変インピーダンス手段としてのＮチャネルＭＯＳトランジスタＱＮ２３と、トランジスタＱＮ２３のドレイン・ソース端子間に発生する電圧がゲート・ソース間に印加されることによって出力端子にドレイン電流を供給するＮチャネルＭＯＳトランジスタＱＮ２４と、帰還用の抵抗Ｒ１及びＲ２とを有している。 Further, the regulator circuit functions as a constant current source when a constant voltage is applied between the gate and the source, supplies the drain current to the transistor QP21 via the transistor QN21, and according to the magnitude of the drain current of the transistor QN22. An N-channel MOS transistor QN23 as a variable impedance means for changing the impedance between the drain and source terminals, and a voltage generated between the drain and source terminals of the transistor QN23 is applied between the gate and the source, whereby a drain current is applied to the output terminal. N channel MOS transistor QN24 and feedback resistors R1 and R2.
差動アンプ１０の非反転入力端子には、参照電圧ＶＲＥＦが印加され、差動アンプ１０の反転入力端子には、出力端子の電圧ＶＲＥＧが、抵抗Ｒ１及びＲ２によって分圧されて印加される。これによって、レギュレータ回路はフィードバック動作を行い、参照電圧ＶＲＥＦに基づいて、出力端子の電圧ＶＲＥＧを安定化する。レギュレータ回路から出力される電圧ＶＲＥＧは、近似的に次式で表される。
ＶＲＥＧ＝−ＶＲＥＦ・（Ｒ１＋Ｒ２）／Ｒ２
The reference voltage V REF is applied to the non-inverting input terminal of the
V REG = −V REF · (R1 + R2) / R2
ここで、出力端子には様々な負荷が接続されるが、レギュレータ回路は、無負荷状態から重い負荷が接続された状態までにおいて、正常に動作しなければならない。そのために、本実施形態においては、出力端子に電流を供給する出力手段として、トランジスタＱＮ２４の他に、トランジスタＱＮ２１及びＱＮ２２を設けている。 Here, various loads are connected to the output terminal, but the regulator circuit must operate normally from a no-load state to a state where a heavy load is connected. Therefore, in this embodiment, transistors QN21 and QN22 are provided in addition to the transistor QN24 as output means for supplying current to the output terminal.
最終段のトランジスタＱＮ２２及びＱＮ２４としては、大きな出力電流を得るために、パワートランジスタが用いられる。さらに、トランジスタＱＮ２４のゲート幅ＷをトランジスタＱＮ２２のゲート幅Ｗの５０倍程度とし、トランジスタＱＮ２２及びＱＮ２４のゲート長Ｌを同程度とすれば、トランジスタＱＮ２４におけるゲート幅とゲート長との比Ｗ／Ｌは、トランジスタＱＮ２２におけるゲート幅とゲート長との比Ｗ／Ｌの５０倍程度となる。これにより、大電流出力時においては、出力電流のほとんどが、トランジスタＱＮ２４によって供給される。 As the final stage transistors QN22 and QN24, power transistors are used to obtain a large output current. Furthermore, if the gate width W of the transistor QN24 is about 50 times the gate width W of the transistor QN22 and the gate lengths L of the transistors QN22 and QN24 are about the same, the ratio W / L of the gate width to the gate length in the transistor QN24 Is about 50 times the ratio W / L of the gate width to the gate length in the transistor QN22. Thereby, at the time of outputting a large current, most of the output current is supplied by the transistor QN24.
一方、図２に示すように、トランジスタＱＮ２２のゲート電位は、トランジスタＱＮ２４のゲート電位よりも高くなるように設定されており、従って、小電流出力時において先に動作を開始するのはトランジスタＱＮ２２である。このように、小電流出力時においては、出力電流がトランジスタＱＮ２２によって供給される。 On the other hand, as shown in FIG. 2, the gate potential of the transistor QN22 is set to be higher than the gate potential of the transistor QN24. Therefore, the transistor QN22 starts the operation first when a small current is output. is there. Thus, when a small current is output, the output current is supplied by the transistor QN22.
このとき、トランジスタＱＮ２４はオフ状態であり、従って、トランジスタＱＮ２３のソース・ドレイン間電圧は小さく、トランジスタＱＮ２３はリニア領域で動作する。そのため、トランジスタＱＮ２３のソース・ドレイン端子間のインピーダンス、即ち、パワートランジスタＱＮ２２及びＱＮ２４の入力側に接続される抵抗成分は小さく、その抵抗成分とパワートランジスタＱＮ２２及びＱＮ２４の入力容量等とによって決定される極の周波数は高周波側にある。一方、トランジスタＱＮ２２のドレイン電流が小さいために、トランジスタＱＮ２２の出力インピーダンスはかなり高く、出力端子側においては、極の位置が低周波側にある。 At this time, the transistor QN24 is in the off state, and therefore the voltage between the source and drain of the transistor QN23 is small, and the transistor QN23 operates in the linear region. Therefore, the impedance between the source and drain terminals of the transistor QN23, that is, the resistance component connected to the input side of the power transistors QN22 and QN24 is small and is determined by the resistance component and the input capacitance of the power transistors QN22 and QN24. The pole frequency is on the high frequency side. On the other hand, since the drain current of the transistor QN22 is small, the output impedance of the transistor QN22 is considerably high, and the pole position is on the low frequency side on the output terminal side.
負荷が重くなりレギュレータ回路の出力電流が大きくなるに連れて、トランジスタＱＮ２２のゲート・ソース間電圧が増加し、トランジスタＱＮ２１のゲート・ソース間電圧も増加して、トランジスタＱＮ２１のドレイン電流が増加する。これによって、トランジスタＱＮ２３のドレイン電位が上昇して、トランジスタＱＮ２４のゲート電位が上がり、トランジスタＱＮ２４がオン状態に移行する。 As the load increases and the output current of the regulator circuit increases, the gate-source voltage of the transistor QN22 increases, the gate-source voltage of the transistor QN21 also increases, and the drain current of the transistor QN21 increases. As a result, the drain potential of the transistor QN23 is increased, the gate potential of the transistor QN24 is increased, and the transistor QN24 is turned on.
即ち、レギュレータ回路の出力端子から負荷に供給される電流（絶対値）が所定の値よりも小さいときには、トランジスタＱＮ２２から供給される電流（絶対値）がトランジスタＱＮ２４から供給される電流（絶対値）よりも大きくなり、レギュレータ回路の出力端子から負荷に供給される電流（絶対値）が所定の値よりも大きいときには、トランジスタＱＮ２４から供給される電流（絶対値）がトランジスタＱＮ２２から供給される電流（絶対値）よりも大きくなる。 That is, when the current (absolute value) supplied from the output terminal of the regulator circuit to the load is smaller than a predetermined value, the current (absolute value) supplied from the transistor QN22 is the current (absolute value) supplied from the transistor QN24. When the current (absolute value) supplied from the output terminal of the regulator circuit to the load is larger than a predetermined value, the current (absolute value) supplied from the transistor QN24 is the current (absolute value) supplied from the transistor QN22 ( (Absolute value).
トランジスタＱＮ２４がオン状態に移行すると、トランジスタＱＮ２３のソース・ドレイン間電圧が増加することにより、トランジスタＱＮ２３のソース・ドレイン端子間インピーダンスが増大する。即ち、パワートランジスタＱＮ２２及びＱＮ２４の入力側に接続される抵抗成分が大きくなり、その抵抗成分とパワートランジスタＱＮ２２及びＱＮ２４の入力容量等とによって決定される極の周波数は低周波側に移動する。 When the transistor QN24 is turned on, the source-drain voltage of the transistor QN23 increases, thereby increasing the impedance between the source and drain terminals of the transistor QN23. That is, the resistance component connected to the input side of the power transistors QN22 and QN24 increases, and the frequency of the pole determined by the resistance component and the input capacitance of the power transistors QN22 and QN24 moves to the low frequency side.
同時に、トランジスタＱＮ２４のドレイン電流の増加によってトランジスタＱＮ２４の出力インピーダンスが低下して、出力端子側においては、極の位置が高周波側に移動する。このように、負荷が軽い時と重い時とにおいて、パワートランジスタＱＮ２２及びＱＮ２４の入力側における極の位置と出力側における極の位置とが入れ替わり、極の移動による影響が打ち消されることによって伝達特性が補償される。その結果、広い出力電流範囲においてレギュレータ回路の位相補償が容易になり、負荷電流によらずに安定して動作するシリーズレギュレータを実現することができる。 At the same time, the output impedance of the transistor QN24 decreases due to the increase in the drain current of the transistor QN24, and the position of the pole moves to the high frequency side on the output terminal side. Thus, when the load is light and heavy, the position of the pole on the input side and the position of the pole on the output side of the power transistors QN22 and QN24 are interchanged, and the transfer characteristics are canceled by canceling the influence of the movement of the pole. Compensated. As a result, phase compensation of the regulator circuit is facilitated in a wide output current range, and a series regulator that operates stably regardless of the load current can be realized.
１０ 差動アンプ、 ＱＰ１１〜ＱＰ２１ ＰチャネルＭＯＳトランジスタ、 ＱＮ１１〜ＱＮ２４ ＮチャネルＭＯＳトランジスタ、 Ｒ１、Ｒ２ 抵抗 10 differential amplifier, QP11 to QP21 P channel MOS transistor, QN11 to QN24 N channel MOS transistor, R1, R2 resistance
Claims (4)
参照電圧と帰還電圧との間の誤差を増幅する差動増幅手段と、
前記差動増幅手段の出力電圧に従って電流を生成する電流生成手段と、
前記電流生成手段によって生成される電流に従って前記出力端子に電流を供給する第１の出力手段と、
前記第１の出力手段によって供給される電流の大きさに従って２つの端子間のインピーダンスが変化する可変インピーダンス手段と、
前記可変インピーダンス手段の２つの端子間に発生する電圧が所定の値を超えたときに前記出力端子に電流を供給する第２の出力手段と、
前記出力端子に発生する電圧に基づいて帰還電圧を生成し、該帰還電圧を前記差動増幅手段に入力する帰還手段と、
を具備するレギュレータ回路。 A regulator circuit that stabilizes a power supply voltage supplied from the outside based on a reference voltage, and supplies the stabilized power supply voltage from an output terminal to a load.
Differential amplification means for amplifying an error between the reference voltage and the feedback voltage;
Current generating means for generating a current according to the output voltage of the differential amplifying means;
First output means for supplying current to the output terminal according to the current generated by the current generation means;
Variable impedance means in which the impedance between two terminals changes according to the magnitude of the current supplied by the first output means;
Second output means for supplying current to the output terminal when a voltage generated between two terminals of the variable impedance means exceeds a predetermined value;
Feedback means for generating a feedback voltage based on the voltage generated at the output terminal, and inputting the feedback voltage to the differential amplification means;
A regulator circuit comprising:
前記第１の出力手段が、前記第１のトランジスタのドレイン電流がドレイン・ソース間を通過する飽和接続された第２のトランジスタと、前記第２のトランジスタのゲート電位がゲートに供給されることにより前記出力端子にドレイン電流を供給する第３のトランジスタとを含み、
前記可変インピーダンス手段が、一定の電圧がゲート・ソース間に印加され、前記第２のトランジスタを介して前記第１のトランジスタにドレイン電流を供給すると共に、前記第３のトランジスタのドレイン電流の大きさに従ってドレイン・ソース間のインピーダンスが変化する第４のトランジスタを含む、
請求項１又は２記載のレギュレータ回路。 The current generating means includes a first transistor that generates a drain current according to an output voltage of the differential amplifying means supplied to a gate;
The first output means is configured to supply a saturation-connected second transistor in which a drain current of the first transistor passes between a drain and a source, and a gate potential of the second transistor is supplied to a gate. A third transistor for supplying a drain current to the output terminal,
The variable impedance means supplies a drain current to the first transistor through the second transistor when a constant voltage is applied between the gate and the source, and the magnitude of the drain current of the third transistor. Including a fourth transistor whose drain-source impedance varies according to
The regulator circuit according to claim 1 or 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005185123A JP4741886B2 (en) | 2005-06-24 | 2005-06-24 | Regulator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005185123A JP4741886B2 (en) | 2005-06-24 | 2005-06-24 | Regulator circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007004576A true JP2007004576A (en) | 2007-01-11 |
| JP4741886B2 JP4741886B2 (en) | 2011-08-10 |
Family
ID=37690131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005185123A Expired - Fee Related JP4741886B2 (en) | 2005-06-24 | 2005-06-24 | Regulator circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4741886B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009182304A (en) * | 2008-02-01 | 2009-08-13 | Sanyo Electric Co Ltd | Semiconductor device |
| EP2775371A1 (en) * | 2013-03-04 | 2014-09-10 | Dialog Semiconductor GmbH | Current control for output device biasing stage |
| US9400514B2 (en) | 2013-03-04 | 2016-07-26 | Dialog Semiconductor Gmbh | Current control for output device biasing stage |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0552880A (en) * | 1991-08-23 | 1993-03-02 | Nippon Motoroola Kk | Current detection circuit |
| JPH10133754A (en) * | 1996-10-28 | 1998-05-22 | Fujitsu Ltd | Regulator circuit and semiconductor integrated circuit device |
| JPH10161757A (en) * | 1996-11-26 | 1998-06-19 | New Japan Radio Co Ltd | Series path regulator circuit |
| JPH11167422A (en) * | 1997-12-04 | 1999-06-22 | Fuji Electric Co Ltd | 3 terminal regulator |
| JP2005107948A (en) * | 2003-09-30 | 2005-04-21 | Seiko Instruments Inc | Voltage regulator |
-
2005
- 2005-06-24 JP JP2005185123A patent/JP4741886B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0552880A (en) * | 1991-08-23 | 1993-03-02 | Nippon Motoroola Kk | Current detection circuit |
| JPH10133754A (en) * | 1996-10-28 | 1998-05-22 | Fujitsu Ltd | Regulator circuit and semiconductor integrated circuit device |
| JPH10161757A (en) * | 1996-11-26 | 1998-06-19 | New Japan Radio Co Ltd | Series path regulator circuit |
| JPH11167422A (en) * | 1997-12-04 | 1999-06-22 | Fuji Electric Co Ltd | 3 terminal regulator |
| JP2005107948A (en) * | 2003-09-30 | 2005-04-21 | Seiko Instruments Inc | Voltage regulator |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009182304A (en) * | 2008-02-01 | 2009-08-13 | Sanyo Electric Co Ltd | Semiconductor device |
| EP2775371A1 (en) * | 2013-03-04 | 2014-09-10 | Dialog Semiconductor GmbH | Current control for output device biasing stage |
| US9052729B2 (en) | 2013-03-04 | 2015-06-09 | Dialog Semiconductor Gmbh | Current control for output device biasing stage |
| US9400514B2 (en) | 2013-03-04 | 2016-07-26 | Dialog Semiconductor Gmbh | Current control for output device biasing stage |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4741886B2 (en) | 2011-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Tang et al. | Low-power fast-transient capacitor-less LDO regulator with high slew-rate class-AB amplifier | |
| US10481625B2 (en) | Voltage regulator | |
| US9651966B2 (en) | Compensation network for a regulator circuit | |
| US7196504B2 (en) | Constant-voltage circuit, semiconductor device using the same, and constant-voltage outputting method | |
| KR101939843B1 (en) | Voltage regulator | |
| US20080238385A1 (en) | Constant voltage circuit | |
| KR101248338B1 (en) | Voltage regulator | |
| JP2009116679A (en) | Linear regulator circuit, linear regulation method, and semiconductor device | |
| EP1947544A1 (en) | Voltage regulator and method for voltage regulation | |
| US20120001605A1 (en) | Differential amplifier circuit and series regulator | |
| JP2009069964A (en) | Constant-voltage circuit | |
| KR101274280B1 (en) | Voltage regulator | |
| KR20120064617A (en) | Voltage regulator | |
| US8102163B2 (en) | Voltage regulator | |
| CN111694393B (en) | Low static fast linear regulator | |
| JP6700550B2 (en) | regulator | |
| JP2010141589A (en) | Differential amplifier circuit | |
| US9582015B2 (en) | Voltage regulator | |
| US8305135B2 (en) | Semiconductor device | |
| JP4741886B2 (en) | Regulator circuit | |
| Lee et al. | Integrated current-mode DC–DC boost converter with high-performance control circuit | |
| CN100514246C (en) | Low dropout linear regulator | |
| JP2016015076A (en) | Regulator circuit | |
| KR20160012858A (en) | Low dropout regulator | |
| JP4389681B2 (en) | Constant voltage power circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080619 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110509 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |