[go: up one dir, main page]

JP2007003909A - 表示装置、アレイ基板、及び表示装置の駆動方法 - Google Patents

表示装置、アレイ基板、及び表示装置の駆動方法 Download PDF

Info

Publication number
JP2007003909A
JP2007003909A JP2005185150A JP2005185150A JP2007003909A JP 2007003909 A JP2007003909 A JP 2007003909A JP 2005185150 A JP2005185150 A JP 2005185150A JP 2005185150 A JP2005185150 A JP 2005185150A JP 2007003909 A JP2007003909 A JP 2007003909A
Authority
JP
Japan
Prior art keywords
gate
transistor
potential
drain
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005185150A
Other languages
English (en)
Inventor
Makoto Shibusawa
誠 澁沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2005185150A priority Critical patent/JP2007003909A/ja
Publication of JP2007003909A publication Critical patent/JP2007003909A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】各画素で表示する階調を映像信号の大きさで制御する表示装置において、階調再現性が不十分となるのを抑制する。
【解決手段】本発明の表示装置は、ソースが電源端子ＮＤ１に接続された駆動トランジスタＤＲと、画素電極と電源端子ＮＤ２に接続された対向電極とそれらの間に介在した活性層とを含んだ表示素子ＯＬＥＤと、駆動トランジスタのドレインと画素電極との間に接続されたスイッチＳＷａと、駆動トランジスタＤＲのドレインとゲートとの間に接続されたスイッチングトランジスタＳＷｃと、駆動トランジスタＤＲのドレインとスイッチングトランジスタＳＷｃのゲートとの間に接続されたスイッチＳＷｅと、スイッチングトランジスタＳＷｃのゲートとスイッチング信号出力端子ＮＤ３との間に接続されたスイッチＳＷｄとを各々が備えた複数の画素ＰＸを具備したことを特徴とする。
【選択図】 図１

Description

本発明は、表示装置、アレイ基板、及び表示装置の駆動方法に関する。
アクティブマトリクス型有機エレクトロルミネッセンス（ＥＬ）表示装置で画像を表示する場合、例えば、画素を行毎に選択する。画素を選択している選択期間では、その画素に映像信号を書き込む。各画素は、非選択期間において、映像信号に対応した大きさの駆動電流を有機ＥＬ素子に流す。有機ＥＬ素子は、駆動電流の大きさに対応した輝度で発光する。このように、アクティブマトリクス型有機ＥＬ表示装置では、各画素で表示する階調を、映像信号の大きさで制御する。
ところで、アクティブマトリクス型有機ＥＬ表示装置では、映像信号として、電流信号及び電圧信号を利用することができる。
特許文献１には、映像信号として電流信号を利用するアクティブマトリクス型有機ＥＬ表示装置が記載されている。この表示装置の画素は、ｎチャネル電界効果トランジスタである駆動トランジスタと、有機ＥＬ素子と、キャパシタと、第１乃至第３スイッチングトランジスタとを含んでいる。駆動トランジスタと第１スイッチングトランジスタと有機ＥＬ素子とは、低電位電源線と高電位電源線との間で、この順に直列に接続されている。キャパシタは、低電位電源線と駆動トランジスタのゲートとの間に接続されている。第２スイッチングトランジスタは、駆動トランジスタのドレインとゲートとの間に接続されている。第３スイッチングトランジスタは、駆動トランジスタのドレインと映像信号線との間に接続されている。
特許文献２には、映像信号として電圧信号を利用するアクティブマトリクス型有機ＥＬ表示装置が記載されている。この表示装置の画素は、この表示装置の画素は、ｐチャネル電界効果トランジスタである駆動トランジスタと、有機ＥＬ素子と、第１及び第２キャパシタと、第１乃至第３スイッチングトランジスタとを含んでいる。駆動トランジスタと第１スイッチングトランジスタと有機ＥＬ素子とは、高電位電源線と低電位電源線との間で、この順に直列に接続されている。第１キャパシタは、高電位電源線と駆動トランジスタのゲートとの間に接続されている。第２スイッチングトランジスタは、駆動トランジスタのドレインとゲートとの間に接続されている。第２キャパシタの一方の電極は、駆動トランジスタのゲートに接続されている。第３スイッチングトランジスタは、映像信号線と第２キャパシタの一方の電極との間に接続されている。
特許文献１に記載された有機ＥＬ表示装置では、画素間で駆動トランジスタの閾値電圧及び移動度がばらついていたとしても、それらのばらつきに起因して、有機ＥＬ素子に流す駆動電流の大きさがばらつくことはない。また、特許文献２に記載された有機ＥＬ表示装置では、画素間で駆動トランジスタの閾値電圧がばらついていたとしても、そのばらつきに起因して、有機ＥＬ素子に流す駆動電流の大きさがばらつくことはない。したがって、これら有機ＥＬ表示装置によると、高い階調再現性を実現できる筈である。
しかしながら、本発明者は、これら有機ＥＬ表示装置であっても、十分に高い階調再現性を実現できない可能性があることを見い出している。
米国特許第６３７３４５４号明細書 米国特許第６２２９５０６号明細書
本発明の目的は、各画素で表示する階調を映像信号の大きさで制御する表示装置において、階調再現性が不十分となるのを抑制することにある。
本発明の第１側面によると、ソースが第１電源端子に接続された駆動トランジスタと、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを含んだ表示素子と、前記駆動トランジスタのドレインと前記画素電極との間に接続された第１スイッチと、前記駆動トランジスタのドレインとゲートとの間に接続されたスイッチングトランジスタと、前記駆動トランジスタのドレインと前記スイッチングトランジスタのゲートとの間に接続された第２スイッチと、前記スイッチングトランジスタのゲートとスイッチング信号出力端子との間に接続された第３スイッチとを各々が備えた複数の画素を具備したことを特徴とする表示装置が提供される。
本発明の第２側面によると、ソースが第１電源端子に接続された駆動トランジスタと、画素電極と、前記駆動トランジスタのドレインと前記画素電極との間に接続された第１スイッチと、前記駆動トランジスタのドレインとゲートとの間に接続されたスイッチングトランジスタと、前記駆動トランジスタのドレインと前記スイッチングトランジスタのゲートとの間に接続された第２スイッチと、前記スイッチングトランジスタのゲートとスイッチング信号出力端子との間に接続された第３スイッチとを各々が備えた複数の画素回路を具備したことを特徴とするアレイ基板が提供される。
本発明の第３側面によると、ソースが第１電源端子に接続された駆動トランジスタと、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを含んだ表示素子と、前記駆動トランジスタのドレインとゲートとの間に接続されたスイッチングトランジスタとを各々が備えた複数の画素を具備した表示装置の駆動方法であって、前記画素電極と前記駆動トランジスタのドレインとの接続を断っている選択期間において、前記スイッチングトランジスタのゲートをスイッチング信号出力端子に接続すると共に前記スイッチング信号出力端子の電位を前記スイッチングトランジスタを閉じるオン電位に設定する第１動作と、前記スイッチングトランジスタのゲートと前記スイッチング信号出力端子との接続を断つ第２動作と、前駆駆動トランジスタのドレインと前記スイッチングトランジスタのゲートとを一時的に接続すると共に前記スイッチング信号出力端子の電位を前記スイッチングトランジスタを開くオフ電位に設定する第３動作と、前記スイッチングトランジスタのゲートを前記スイッチング信号出力端子に接続する第４動作とをこの順に行うことを特徴とする駆動方法が提供される。
本発明によると、各画素で表示する階調を映像信号の大きさで制御する表示装置において、階調再現性が不十分となるのを抑制することができる。
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
図１は、本発明の第１態様に係る表示装置を概略的に示す平面図である。図２は、図１の表示装置に採用可能な構造の一例を概略的に示す断面図である。図３は、図１の表示装置が含む画素の等価回路図である。なお、図２では、表示装置を、その表示面，すなわち前面又は光出射面，が下方を向き、背面が上方を向くように描いている。
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、図１に示すように、表示パネルＤＰと、映像信号線ドライバＸＤＲと、走査信号線ドライバＹＤＲとを含んでいる。
表示パネルＤＰは、図１及び図２に示すように、例えば、ガラス基板などの絶縁基板ＳＵＢを含んでいる。
基板ＳＵＢ上には、図２に示すように、アンダーコート層ＵＣが形成されている。アンダーコート層ＵＣは、例えば、基板ＳＵＢ上にＳｉＮx層とＳｉＯx層とをこの順に積層してなる。
アンダーコート層ＵＣ上では、図２に示す半導体層ＳＣが、後述する画素ＰＸに対応して配列している。各半導体層ＳＣは、例えば、ｐ型領域とｎ型領域とを含んだポリシリコン層である。この例では、半導体層ＳＣのうち、参照符号Ｇで示す部材と向き合っている領域はイントリンシック型領域であり、それ以外の領域はｐ+型領域である。
アンダーコート層ＵＣ上では、図示しない下部電極が、画素ＰＸに対応してさらに配列している。下部電極は、例えば、ｎ+型ポリシリコン層である。
半導体層ＳＣ及び下部電極は、図２に示すゲート絶縁膜ＧＩで被覆されている。ゲート絶縁膜ＧＩは、例えばＴＥＯＳ（TetraEthyl OrthoSilicate）などを用いて形成することができる。
ゲート絶縁膜ＧＩ上には、図１及び図３に示す走査信号線ＳＬ１乃至ＳＬ５が形成されている。走査信号線ＳＬ１乃至ＳＬ５は、図１に示すように、各々が画素ＰＸの行方向（Ｘ方向）に延びており、画素ＰＸの列方向（Ｙ方向）に配列している。走査信号線ＳＬ１乃至ＳＬ５は、例えばＭｏＷなどからなる。
ゲート絶縁膜ＧＩ上には、図示しない上部電極がさらに配置されている。上部電極は画素ＰＸに対応して配列している。上部電極は、例えばＭｏＷなどからなる。また、上部電極は、走査信号線ＳＬ１乃至ＳＬ５と同一の工程で形成することができる。
各画素ＰＸにおいて、走査信号線ＳＬ１乃至ＳＬ５及び上部電極を含む導体パターンは、半導体層と６箇所で交差している。これら交差部は、図１及び図３に示す駆動トランジスタＤＲ及びスイッチＳＷａ乃至ＳＷｅを構成している。
また、各画素ＰＸにおいて、上部電極は下部電極と向き合っている。上部電極及び下部電極とそれらの間に介在した絶縁膜ＧＩとは図１及び図３に示すキャパシタＣを構成している。
なお、この例では、駆動トランジスタＤＲ及びスイッチＳＷａ乃至ＳＷｅは、トップゲート型のｐチャネル薄膜トランジスタである。また、図２に参照符号Ｇで示す部分は、薄膜トランジスタのゲートである。
ゲート絶縁膜ＧＩ、走査信号線ＳＬ１乃至ＳＬ５、並びに上部電極は、図２に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法などにより成膜されたＳｉＯxなどからなる。
層間絶縁膜ＩＩ上には、図１及び図３に示す映像信号線ＤＬと電源線ＰＳＬとが形成されている。映像信号線ＤＬは、図１に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。電源線ＰＳＬは、この例では、各々がＹ方向に延びており、Ｘ方向に配列している。
層間絶縁膜ＩＩ上には、図２に示すソース電極ＳＥとドレイン電極ＤＥとがさらに形成されている。ソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＩ及びゲート絶縁膜ＧＩに設けられたコンタクトホールを介して薄膜トランジスタのソース及びドレインにそれぞれ接続されている。
映像信号線ＤＬと電源線ＰＳＬとソース電極ＳＥとドレイン電極ＤＥとは、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。これらは、同一工程で形成可能である。
映像信号線ＤＬと電源線ＰＳＬとソース電極ＳＥとドレイン電極ＤＥとは、図２に示すパッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えばＳｉＮxなどからなる。
パッシベーション膜ＰＳ上では、図２に示す画素電極ＰＥが、画素ＰＸに対応して配列している。各画素電極ＰＥは、パッシベーション膜ＰＳに設けたコンタクトホールを介して、ドレイン電極ＤＥに接続されている。
画素電極ＰＥは、この例では光透過性の前面電極である。また、画素電極ＰＥは、この例では陽極である。画素電極ＰＥの材料としては、例えば、ＩＴＯ（Indium Tin Oxide）などの透明導電性酸化物を使用することができる。
パッシベーション膜ＰＳ上には、さらに、図２に示す隔壁絶縁層ＰＩが形成されている。隔壁絶縁層ＰＩには、画素電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、画素電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩには、画素電極ＰＥに対応した位置に貫通孔が設けられていることとする。
隔壁絶縁層ＰＩは、例えば、有機絶縁層である。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成することができる。
画素電極ＰＥ上には、活性層として、発光層を含んだ有機物層ＯＲＧが形成されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、対向電極ＣＥで被覆されている。この例では、対向電極ＣＥは、画素ＰＸ間で互いに接続された電極，すなわち共通電極，である。また、この例では、対向電極ＣＥは、陰極であり且つ光反射性の背面電極である。対向電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、映像信号線ＤＬと同一の層上に形成された電極配線（図示せず）に電気的に接続されている。各々の有機ＥＬ素子ＯＬＥＤは、画素電極ＰＥと、有機物層ＯＲＧと、対向電極ＣＥとを含んでいる。
各画素ＰＸは、図１及び図３に示すように、駆動トランジスタＤＲと、スイッチＳＷａ乃至ＳＷｅと、有機ＥＬ素子ＯＬＥＤと、キャパシタＣとを含んでいる。上記の通り、この例では、駆動トランジスタＤＲ及びスイッチＳＷａ乃至ＳＷｅはｐチャネル薄膜トランジスタである。
駆動トランジスタＤＲとスイッチＳＷａと有機ＥＬ素子ＯＬＥＤとは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。この例では、電源端子ＮＤ１は高電位電源端子であり、電源端子ＮＤ２は低電位電源端子である。
スイッチＳＷａのゲートは、走査信号線ＳＬ１に接続されている。スイッチＳＷｂは駆動トランジスタＤＲのドレインと映像信号線ＤＬとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。スイッチＳＷｃは駆動トランジスタＤＲのドレインとゲートとの間に接続されている。スイッチＳＷｄは走査信号線ＳＬ３とスイッチＳＷｃのゲートとの間に接続されており、そのゲートは走査信号線ＳＬ４に接続されている。スイッチＳＷｅはスイッチＳＷｃのドレインとゲートとの間に接続されており、そのゲートは走査信号線ＳＬ５に接続されている。なお、図１及び図３において、参照符号ＮＤ３はスイッチング信号出力端子を示している。
キャパシタＣは、駆動トランジスタＤＲのゲートと定電位端子ＮＤ１’との間に接続されている。この例では、定電位端子ＮＤ１’は、電源端子ＮＤ１に接続されている。
なお、この表示パネルＤＰから対向電極ＣＥや有機物層ＯＲＧを除いた構造がアレイ基板に相当している。また、画素ＰＸから対向電極ＣＥや有機物層ＯＲＧを除いたものが画素回路に相当している。
映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲは、この例では、表示パネルＤＰにＣＯＧ（chip on glass）実装している。映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲは、ＣＯＧ実装する代わりに、ＴＣＰ（tape carrier package）実装してもよい。
映像信号線ドライバＸＤＲには、映像信号線ＤＬが接続されている。この例では、映像信号線ドライバＸＤＲには、電源線ＰＳＬがさらに接続されている。映像信号線ドライバＸＤＲは、映像信号線ＤＬに映像信号として電流信号を出力すると共に、電源線ＰＳＬに電源電圧を供給する。
走査信号線ドライバＹＤＲには、走査信号線ＳＬ１乃至ＳＬ５が接続されている。走査信号線ドライバＹＤＲは、走査信号線ＳＬ１乃至ＳＬ５にそれぞれ第１乃至第５走査信号として電圧信号を出力する。
図４は、図１に示す表示装置の駆動方法の一例を示すタイミングチャートである。図中、横軸は時間を示し、縦軸は電位を示している。
図４において、「ＸＤＲ出力」のうち、「Ｉsig（Ｍ）」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬに映像信号Ｉsig（Ｍ）を出力する期間を示している。また、図４において、「ＳＬ１電位」乃至「ＳＬ５電位」で示す波形は、走査信号線ＳＬ１乃至ＳＬ５の電位をそれぞれ示している。
図４の方法では、図１の表示装置が含む画素ＰＸを線順次駆動する。
例えば、ｍ行目の画素ＰＸで或る階調を表示する場合、ｍ行目の画素ＰＸを選択する期間，すなわち、ｍ行目選択期間，では、まず、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ１をオフ電位に設定する。これにより、スイッチＳＷａを開く（非導通状態）。スイッチＳＷａを開いている期間内に、以下の書込動作を行う。
まず、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ２をオン電位に設定する。さらに、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ３をオン電位に設定する。このとき、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ４の電位はオン電位のままとしておき、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ５の電位はオフ電位のままとしておく。すなわち、スイッチＳＷｄは閉じた（導通状態）ままとしておき、スイッチＳＷｅは開いたままとしておく。これにより、スイッチＳＷｂ及びＳＷｃを閉じる。
この状態で、映像信号線ドライバＸＤＲから走査信号線ＤＬに映像信号を電流信号として出力する。すなわち、第１電源端子ＮＤ１から映像信号線ＤＬへと電流Ｉsig（ｍ）を流す。これにより、駆動トランジスタＤＲのゲート−ソース間電圧Ｖgsを、駆動トランジスタＤＲが電流Ｉsig（ｍ）を流すときの値に設定する。
次に、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ４をオフ電位に設定して、スイッチＳＷｄを開く。スイッチＳＷｄを開いている期間内に、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ３の電位をオン電位からオフ電位へと変化させる。また、スイッチＳＷｄを開いている期間内に、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ５の電位をオフ電位からオン電位に変化させ、さらにオフ電位に戻す。すなわち、スイッチＳＷｅを一時的に閉じる。これにより、スイッチＳＷｃのゲート電位を駆動トランジスタＤＲのドレイン電位と等しくして、スイッチＳＷｃを開く。
次に、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ４をオン電位に設定して、スイッチＳＷｄを閉じる。ｍ行目の画素ＰＸが接続された走査信号線ＳＬ３はオフ電位に設定しているので、スイッチＳＷｃは開いた状態を維持する。
さらに、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ２をオフ電位に設定して、スイッチＳＷｂを開く。その後、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ１をオン電位に設定して、スイッチＳＷａを閉じる。ｍ行目選択期間は、スイッチＳＷａを閉じることにより終了する。
この選択期間に続く非選択期間では、ｍ行目の画素ＰＸは、ｍ行目選択期間において設定した駆動トランジスタＤＲのゲート−ソース間電圧Ｖgsを保持する。なお、ｍ行目の画素ＰＸの非選択期間において、この画素ＰＸが接続された走査信号線ＳＬ１及びＳＬ４の電位はオン電位のままとしておき、走査信号線ＳＬ２、ＳＬ３及びＳＬ５の電位はオフ電位のままとしておく。有機ＥＬ素子ＯＬＥＤには、映像信号Ｉsig（ｍ）に対応した大きさの駆動電流Ｉdrv（ｍ）が流れる。有機ＥＬ素子ＯＬＥＤは、駆動電流Ｉdrv（ｍ）の大きさに対応した輝度で発光する。
さて、この駆動方法によれば、優れた階調再現性を実現することができる。これについて、以下に説明する。
例えば、図１の表示装置からスイッチＳＷｄ及びＳＷｅ並びに走査信号線ＳＬ４及びＳＬ５を省略し、さらに、スイッチＳＷｃのゲートを走査信号線ＳＬ３に接続してなる表示装置を図４の方法で駆動する場合を考える。この場合、ｍ行目選択期間において走査信号線ＳＬ３の電位をオン電位からオフ電位へと変化させるのに伴い、駆動トランジスタＤＲのゲート−ソース間電圧が変化する。より詳細には、スイッチＳＷｃのゲート−チャネル間に形成される寄生容量の影響で、走査信号線ＳＬ３の電位変化に伴って駆動トランジスタＤＲのゲート電位が変化する。
スイッチＳＷｃのスイッチング動作が速い場合には、スイッチＳＷｃが閉じる過程において、スイッチＳＷｃのソース−ドレイン間で電荷は殆ど移動しない。そのため、スイッチＳＷｃのゲートに走査信号を供給することでそのスイッチング動作を制御する場合、走査信号線ＳＬ３の電位変化に伴う駆動トランジスタＤＲの電位変化は大きい。また、この電位変化の大きさは、スイッチＳＷｃの閾値電圧に依存する。
それゆえ、スイッチＳＷｃの閾値電圧が画素ＰＸ間でばらついている場合には、走査信号線ＳＬ３の電位変化に伴う駆動トランジスタＤＲのゲート電位変化の大きさが画素ＰＸ間でばらつき、その結果、輝度ムラを生じる可能性がある。すなわち、この場合、優れた階調再現性を実現することは不可能である。
上記の通り、図１の表示装置では、スイッチＳＷｄを介してスイッチＳＷｃのゲートと走査信号線ＳＬ３とを接続すると共に、スイッチＳＷｃのドレインとゲートとの間にスイッチＳＷｅを接続している。また、図４の駆動方法では、スイッチＳＷｄを開いている期間内に、走査信号線ＳＬ３の電位をオン電位からオフ電位へと変化させている。さらに、図４の駆動方法では、スイッチＳＷｄを開いている期間内に、スイッチＳＷｅを閉じて駆動トランジスタＤＲのドレインとスイッチＳＷｃのゲートとを接続することにより、スイッチＳＷｃを開いている。
スイッチＳＷｅを閉じることによってスイッチＳＷｃを開くとき、スイッチＳＷｅのチャネル抵抗はスイッチＳＷｃのスイッチング動作を遅くする役割を果たす。そのため、スイッチＳＷｅを閉じてからスイッチＳＷｃのゲート−ソース間電圧がその閾値電圧に達するまでの期間においては、スイッチＳＷｃのソース−ドレイン間で電荷が十分に移動することができ、それゆえ、スイッチＳＷｃのソースは駆動トランジスタＤＲのドレインと等しい電位に維持される。また、スイッチＳＷｃのゲート−ソース間電圧がその閾値電圧に達すると、その寄生容量は消滅するため、スイッチＳＷｃのゲート電位変化に伴う駆動トランジスタＤＲのゲート電位変化は生じない。
したがって、図４の方法によると、スイッチＳＷｃの閾値電圧が画素ＰＸ間でばらついていたとしても、これに起因した輝度ムラを生じることはない。すなわち、優れた階調再現性を実現することができる。
次に、本発明の第２態様について説明する。
図５は、本発明の第２態様に係る表示装置を概略的に示す平面図である。図６は、図５の表示装置が含む画素の等価回路図である。
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この表示装置は、映像信号として電圧信号を出力する映像信号線ドライバＸＤＲを使用すると共に、表示パネルＤＰに以下の構造を採用していること以外は、第１態様に係る表示装置とほぼ同様の構造を有している。
この表示パネルＤＰでは、画素ＰＸ毎に１つのキャパシタＣを配置する代わりに、画素ＰＸ毎に２つのキャパシタＣ１及びＣ２を配置している。各画素ＰＸは、駆動トランジスタＤＲと、スイッチＳＷａ乃至ＳＷｅと、有機ＥＬ素子ＯＬＥＤと、キャパシタＣ１及びＣ２とを含んでいる。
駆動トランジスタＤＲとスイッチＳＷａと有機ＥＬ素子ＯＬＥＤとは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。スイッチＳＷａのゲートは、走査信号線ＳＬ１に接続されている。キャパシタＣ１は、駆動トランジスタＤＲのゲートと定電位端子ＮＤ１’との間に接続されている。この例では、定電位端子ＮＤ１’は、電源端子ＮＤ１に接続されている。スイッチＳＷｂとキャパシタＣ２とは、映像信号線ＤＬと駆動トランジスタＤＲのドレインとの間で、この順に直列に接続されている。スイッチＳＷｂのゲートは、走査信号線ＳＬ２に接続されている。スイッチＳＷｃは駆動トランジスタＤＲのドレインとゲートとの間に接続されている。スイッチＳＷｄは走査信号線ＳＬ３とスイッチＳＷｃのゲートとの間に接続されており、そのゲートは走査信号線ＳＬ４に接続されている。スイッチＳＷｅは駆動トランジスタＤＲのドレインとスイッチＳＷｃのゲートとの間に接続されており、そのゲートは走査信号線ＳＬ５に接続されている。
なお、この表示パネルＤＰから図２を参照しながら説明した対向電極ＣＥや有機物層ＯＲＧを除いた構造がアレイ基板に相当している。また、画素ＰＸから対向電極ＣＥや有機物層ＯＲＧを除いたものが画素回路に相当している。
図７は、図５に示す表示装置の駆動方法の一例を示すタイミングチャートである。図中、横軸は時間を示し、縦軸は電位を示している。
図７において、「ＸＤＲ出力」のうち、「Ｖsig（Ｍ）」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬに映像信号Ｖsig（Ｍ）を出力する期間を示し、「Ｖrst」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬにリセット信号Ｖrstを出力する期間を示している。また、図７において、「ＳＬ１電位」乃至「ＳＬ５電位」で示す波形は、走査信号線ＳＬ１乃至ＳＬ５の電位をそれぞれ示している。
図７の方法では、図５の表示装置が含む画素ＰＸを線順次駆動する。
例えば、ｍ行目の画素ＰＸで或る階調を表示する場合、ｍ行目の画素ＰＸを選択する期間，すなわち、ｍ行目選択期間，では、まず、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ１をオフ電位に設定する。これにより、スイッチＳＷａを開く（非導通状態）。スイッチＳＷａを開いている期間内に、以下のリセット動作と書込動作とを順次行う。
まず、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ２をオン電位に設定する。さらに、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ３をオン電位に設定する。このとき、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ４の電位はオン電位のままとしておき、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ５の電位はオフ電位のままとしておく。すなわち、スイッチＳＷｄは閉じた（導通状態）ままとしておき、スイッチＳＷｅは開いたままとしておく。これにより、スイッチＳＷｂ及びＳＷｃを閉じる。また、このとき、映像信号線ドライバＸＤＲから走査信号線ＤＬにリセット信号を電圧信号として出力する。すなわち、映像信号線ＤＬの電位はリセット電位Ｖrstに設定しておく。こうして、駆動トランジスタＤＲのゲート−ソース間電圧Ｖgsを、その閾値電圧Ｖthに設定する。
次に、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ４をオフ電位に設定して、スイッチＳＷｄを開く。スイッチＳＷｄを開いている期間内に、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ３の電位をオン電位からオフ電位へと変化させる。また、スイッチＳＷｄを開いている期間内に、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ５の電位をオフ電位からオン電位に変化させ、さらにオフ電位に戻す。すなわち、スイッチＳＷｅを一時的に閉じる。これにより、スイッチＳＷｃのゲート電位を駆動トランジスタＤＲのドレイン電位と等しくして、スイッチＳＷｃを開く。なお、この間、映像信号線ＤＬの電位はリセット電位Ｖrstに設定しておく。
次に、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ４をオン電位に設定して、スイッチＳＷｄを閉じる。ｍ行目の画素ＰＸが接続された走査信号線ＳＬ３はオフ電位に設定しているので、スイッチＳＷｃは開いた状態を維持する。
続いて、映像信号線ドライバＸＤＲから走査信号線ＤＬに映像信号Ｖsig（ｍ）を電圧信号として出力する。例えば、キャパシタＣ１とキャパシタＣ２とでキャパシタンスが等しいとすると、これにより、駆動トランジスタＤＲのゲート−ソース間電圧Ｖgsは電圧Ｖth＋１／２×［Ｖsig（ｍ）−Ｖrst］に設定される。
さらに、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ２をオフ電位に設定して、スイッチＳＷｂを開く。その後、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ１をオン電位に設定して、スイッチＳＷａを閉じる。ｍ行目選択期間は、スイッチＳＷａを閉じることにより終了する。
この選択期間に続く非選択期間では、ｍ行目の画素ＰＸは、ｍ行目選択期間において設定した駆動トランジスタＤＲのゲート−ソース間電圧Ｖgsを保持する。なお、ｍ行目の画素ＰＸの非選択期間において、この画素ＰＸが接続された走査信号線ＳＬ１及びＳＬ４の電位はオン電位のままとしておき、走査信号線ＳＬ２、ＳＬ３及びＳＬ５の電位はオフ電位のままとしておく。有機ＥＬ素子ＯＬＥＤには、電圧Ｖth＋１／２×［Ｖsig（ｍ）−Ｖrst］に対応した大きさの駆動電流Ｉdrv（ｍ）が流れる。有機ＥＬ素子ＯＬＥＤは、駆動電流Ｉdrv（ｍ）の大きさに対応した輝度で発光する。
この駆動方法では、スイッチＳＷｃのスイッチング動作に第１態様で説明したのと同様の方法を採用している。したがって、本態様でも、第１態様で説明したのと同様の効果を得ることができる。
本発明の第１態様に係る表示装置を概略的に示す平面図。 図１の表示装置に採用可能な構造の一例を概略的に示す断面図。 図１の表示装置が含む画素の等価回路図。 図１に示す表示装置の駆動方法の一例を示すタイミングチャート。 本発明の第２態様に係る表示装置を概略的に示す平面図。 図５の表示装置が含む画素の等価回路図。 図５に示す表示装置の駆動方法の一例を示すタイミングチャート。
符号の説明
Ｃ…キャパシタ、Ｃ１…キャパシタ、Ｃ２…キャパシタ、ＣＥ…対向電極、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＰ…表示パネル、ＤＲ…駆動トランジスタ、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、ＩＩ…層間絶縁膜、ＮＤ１…電源端子、ＮＤ１’…定電位端子、ＮＤ２…電源端子、ＮＤ３…スイッチング信号出力端子、ＯＬＥＤ…有機ＥＬ素子、ＯＲＧ…有機物層、ＰＥ…画素電極、ＰＩ…隔壁絶縁層、ＰＳ…パッシベーション膜、ＰＳＬ…電源線、ＰＸ…画素、ＳＣ…半導体層、ＳＥ…ソース電極、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＬ３…走査信号線、ＳＬ４…走査信号線、ＳＬ５…走査信号線、ＳＵＢ…絶縁基板、ＳＷａ…スイッチ、ＳＷｂ…スイッチ、ＳＷｃ…スイッチ、ＳＷｄ…スイッチ、ＳＷｅ…スイッチ、ＵＣ…アンダーコート層、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。

Claims (6)

  1. ソースが第１電源端子に接続された駆動トランジスタと、
    画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを含んだ表示素子と、
    前記駆動トランジスタのドレインと前記画素電極との間に接続された第１スイッチと、
    前記駆動トランジスタのドレインとゲートとの間に接続されたスイッチングトランジスタと、
    前記駆動トランジスタのドレインと前記スイッチングトランジスタのゲートとの間に接続された第２スイッチと、
    前記スイッチングトランジスタのゲートとスイッチング信号出力端子との間に接続された第３スイッチとを各々が備えた複数の画素を具備したことを特徴とする表示装置。
  2. 前記複数の画素が形成する列に対応して配列した複数の映像信号線をさらに具備し、前記複数の画素のそれぞれは、
    定電位端子と前記駆動トランジスタのゲートとの間に接続されたキャパシタと、
    前記映像信号線と前記駆動トランジスタのゲートとの間に接続された第４スイッチとをさらに備えたことを特徴とする請求項１に記載の表示装置。
  3. 前記複数の画素が形成する列に対応して配列した複数の映像信号線をさらに具備し、前記複数の画素のそれぞれは、
    定電位端子と前記駆動トランジスタのゲートとの間に接続された第１キャパシタと、
    一方の電極が前記駆動トランジスタのゲートに接続された第２キャパシタと、
    前記第２キャパシタの他方の電極と前記映像信号線との間に接続された第４スイッチとをさらに備えたことを特徴とする請求項１に記載の表示装置。
  4. 前記表示素子は有機ＥＬ素子であることを特徴とする請求項１に記載の表示装置。
  5. ソースが第１電源端子に接続された駆動トランジスタと、
    画素電極と、
    前記駆動トランジスタのドレインと前記画素電極との間に接続された第１スイッチと、
    前記駆動トランジスタのドレインとゲートとの間に接続されたスイッチングトランジスタと、
    前記駆動トランジスタのドレインと前記スイッチングトランジスタのゲートとの間に接続された第２スイッチと、
    前記スイッチングトランジスタのゲートとスイッチング信号出力端子との間に接続された第３スイッチとを各々が備えた複数の画素回路を具備したことを特徴とするアレイ基板。
  6. ソースが第１電源端子に接続された駆動トランジスタと、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを含んだ表示素子と、前記駆動トランジスタのドレインとゲートとの間に接続されたスイッチングトランジスタとを各々が備えた複数の画素を具備した表示装置の駆動方法であって、
    前記画素電極と前記駆動トランジスタのドレインとの接続を断っている選択期間において、前記スイッチングトランジスタのゲートをスイッチング信号出力端子に接続すると共に前記スイッチング信号出力端子の電位を前記スイッチングトランジスタを閉じるオン電位に設定する第１動作と、前記スイッチングトランジスタのゲートと前記スイッチング信号出力端子との接続を断つ第２動作と、前駆駆動トランジスタのドレインと前記スイッチングトランジスタのゲートとを一時的に接続すると共に前記スイッチング信号出力端子の電位を前記スイッチングトランジスタを開くオフ電位に設定する第３動作と、前記スイッチングトランジスタのゲートを前記スイッチング信号出力端子に接続する第４動作とをこの順に行うことを特徴とする駆動方法。
JP2005185150A 2005-06-24 2005-06-24 表示装置、アレイ基板、及び表示装置の駆動方法 Pending JP2007003909A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005185150A JP2007003909A (ja) 2005-06-24 2005-06-24 表示装置、アレイ基板、及び表示装置の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005185150A JP2007003909A (ja) 2005-06-24 2005-06-24 表示装置、アレイ基板、及び表示装置の駆動方法

Publications (1)

Publication Number Publication Date
JP2007003909A true JP2007003909A (ja) 2007-01-11

Family

ID=37689591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005185150A Pending JP2007003909A (ja) 2005-06-24 2005-06-24 表示装置、アレイ基板、及び表示装置の駆動方法

Country Status (1)

Country Link
JP (1) JP2007003909A (ja)

Similar Documents

Publication Publication Date Title
US11908409B2 (en) Display apparatus
KR100712152B1 (ko) 디스플레이, 어레이 기판, 및 디스플레이를 구동하는 방법
KR100732106B1 (ko) 유기 ｅｌ 디스플레이 및 액티브 매트릭스 기판
JP2009181014A (ja) アクティブマトリクス型表示装置
JP5548503B2 (ja) アクティブマトリクス型表示装置
JP2010091682A (ja) アクティブマトリクス型有機ｅｌ表示装置及びアクティブマトリクス型有機ｅｌ表示装置の駆動方法
KR100712153B1 (ko) 디스플레이 및 디스플레이를 구동하는 방법
JP2009115840A (ja) アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法
JP2009115839A (ja) アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法
US20060290632A1 (en) Display and array substrate
JP2010256819A (ja) アクティブマトリクス型有機発光表示装置及びアクティブマトリクス型有機発光表示装置の駆動方法
US20060221010A1 (en) Display, array substrate, and method of driving display
JP2009063665A (ja) 表示装置
JP2010091608A (ja) アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法
JP2006276707A (ja) 表示装置及びその駆動方法
JP5449785B2 (ja) アクティブマトリクス型有機発光表示装置
JP2006309179A (ja) 表示装置、アレイ基板、及び表示装置の駆動方法
JP2007003909A (ja) 表示装置、アレイ基板、及び表示装置の駆動方法
JP2007010872A (ja) 表示装置及びアレイ基板
JP2007010993A (ja) 表示装置、アレイ基板、及び表示装置の駆動方法
KR20240131181A (ko) 디스플레이 장치 및 디스플레이 패널
JP2009058769A (ja) 表示装置
JP2009025542A (ja) 表示装置
JP2006284942A (ja) 表示装置及びアレイ基板
JP2006284943A (ja) 表示装置、アレイ基板、及び表示装置の駆動方法