[go: up one dir, main page]

JP2006338947A - Protective film forming method and protective film - Google Patents

Protective film forming method and protective film Download PDF

Info

Publication number
JP2006338947A
JP2006338947A JP2005160085A JP2005160085A JP2006338947A JP 2006338947 A JP2006338947 A JP 2006338947A JP 2005160085 A JP2005160085 A JP 2005160085A JP 2005160085 A JP2005160085 A JP 2005160085A JP 2006338947 A JP2006338947 A JP 2006338947A
Authority
JP
Japan
Prior art keywords
protective film
film
forming
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005160085A
Other languages
Japanese (ja)
Inventor
Ryuji Nishikawa
龍司 西川
Makoto Shirakawa
真 白川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005160085A priority Critical patent/JP2006338947A/en
Publication of JP2006338947A publication Critical patent/JP2006338947A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2101/00Properties of the organic materials covered by group H10K85/00
    • H10K2101/80Composition varying spatially, e.g. having a spatial gradient

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】バリアー性に富むとともに、残留応力が比較的小さい保護膜を得る。
【解決手段】ガラス基板10上に、多数の有機EL素子を含む素子層12を形成し、この素子層12の全体を覆って保護膜14を形成する。特に、この保護膜14は化学気相堆積法を用いることが好適であり、その際の形成条件(温度、原料供給量)を形成途中で変更する。これによって、厚み方向において、緻密度の異なる保護層14が得られる。これによって素子層12の近傍での残留応力が比較的小さく、表面部では緻密で水分等などに対するバリアー性が高い。
【選択図】図1
A protective film having high barrier properties and relatively low residual stress is obtained.
An element layer including a large number of organic EL elements is formed on a glass substrate, and a protective film is formed to cover the entire element layer. In particular, it is preferable to use a chemical vapor deposition method for the protective film 14, and the formation conditions (temperature, raw material supply amount) at that time are changed during the formation. Thereby, the protective layers 14 having different densities in the thickness direction are obtained. As a result, the residual stress in the vicinity of the element layer 12 is relatively small, and the surface portion is dense and has a high barrier property against moisture and the like.
[Selection] Figure 1

Description

本発明は、内部構造を保護する保護膜、特に応力緩和およびバリアー性の両方にすぐれたものに関する。   The present invention relates to a protective film for protecting an internal structure, in particular, a film excellent in both stress relaxation and barrier properties.

従来より、薄型フラットパネルとして、有機ELディスプレイパネルが知られている。この有機ELディスプレイパネルでは、ガラス基板上に、薄膜トランジスタ(TFT)を形成し、これを利用して周辺回路および画素回路を形成し、その上に画素毎に有機EL素子を形成している。   Conventionally, an organic EL display panel is known as a thin flat panel. In this organic EL display panel, a thin film transistor (TFT) is formed on a glass substrate, a peripheral circuit and a pixel circuit are formed using the thin film transistor, and an organic EL element is formed on each pixel.

この有機EL素子は、有機物質により構成されているため、変質しやすく、水分や酸化などにより変質した場合には、所期の発光を維持できないという問題がある。   Since this organic EL element is composed of an organic substance, it easily changes in quality and has a problem in that it cannot maintain desired light emission when it is changed due to moisture or oxidation.

そこで、有機ELパネルにおいては、内部を窒素雰囲気に維持するとともに乾燥剤を配置して、内部空間における水分を除去して、有機EL素子の変質を防止している。   Therefore, in the organic EL panel, the interior is maintained in a nitrogen atmosphere and a desiccant is disposed to remove moisture in the internal space, thereby preventing the organic EL element from being altered.

しかし、この有機EL素子の保護をより確実に行いたいという要求は、常にあり、各種の提案がある。例えば、特許文献1には、画素基板全体を覆って水分や酸素に対するバリア性の高い保護膜を形成することが示されている。   However, there is always a demand for more reliable protection of the organic EL element, and there are various proposals. For example, Patent Document 1 discloses that a protective film having a high barrier property against moisture and oxygen is formed so as to cover the entire pixel substrate.

また、膜形成方法の1つとして、触媒化学気相堆積法(Catalytic Chemical Vapor Deposition:Cat CVD)があり、300℃程度の比較的低温で効果的な膜形成が行える(特許文献2参照)。   Moreover, as one of the film forming methods, there is a catalytic chemical vapor deposition (Catlytic Chemical Vapor Deposition: Cat CVD), and an effective film formation can be performed at a relatively low temperature of about 300 ° C. (see Patent Document 2).

特開2003−297549号公報JP 2003-297549 A 特開2003−309119号公報JP 2003-309119 A

しかし、保護膜は、水分等に対するバリア性を高めると、その膜はかなり緻密なものになるが、このような緻密な膜はその形成後においてその下側の材料との関係で大きな残留応力を発生しやすい。一方、構造が粗な膜は、残留応力が小さいが、バリアー性に劣るという問題があった。   However, when the protective film increases the barrier property against moisture and the like, the film becomes quite dense. Likely to happen. On the other hand, a film having a rough structure has a small residual stress, but has a problem of poor barrier properties.

本発明では、バリアー性に富むとともに、残留応力が比較的小さい保護膜を提供する。   The present invention provides a protective film having a high barrier property and a relatively small residual stress.

本発明は、基板上に、多数の素子を形成し、その後にこの多数の素子を保護する保護膜を形成する保護膜形成方法であって、保護膜形成の条件をその保護膜形成途中で変更することによって、比較的粗に形成され、残留応力が少ない低ストレス層と、比較的緻密に形成され、外部雰囲気からの隔離性能に優れるバリアー層と、を含む厚み方向における傾斜構造を有する保護膜を形成することを特徴とする。   The present invention is a protective film forming method in which a large number of elements are formed on a substrate, and then a protective film is formed to protect the large number of elements, and the conditions for forming the protective film are changed during the formation of the protective film. Thus, a protective film having a gradient structure in the thickness direction, including a low-stress layer that is formed relatively coarsely and has a small residual stress, and a barrier layer that is formed relatively densely and has excellent isolation performance from the external atmosphere. It is characterized by forming.

また、保護膜形成中に温度を変更することで、膜構成物質を同一として、膜の緻密度を変化させることが好適である。   In addition, it is preferable to change the density of the film by changing the temperature during the formation of the protective film so that the film constituent materials are the same.

また、前記保護膜形成は、触媒化学気相堆積法であることが好適である。   The protective film formation is preferably a catalytic chemical vapor deposition method.

また、前記保護膜は、SiN膜であることが好適である。   The protective film is preferably a SiN film.

また、前記保護膜は、基板上に形成された多数の有機EL素子の全体をカバーする電極をカバーするものであり、その電極に近い側に低ストレス層が配置され、その電極から遠い側にバリアー層が配置されることが好適である。   The protective film covers an electrode covering the whole of a large number of organic EL elements formed on the substrate, and a low stress layer is disposed on the side close to the electrode, and on the side far from the electrode. It is preferred that a barrier layer is disposed.

また、前記保護膜形成時の基板温度を100℃以下に維持することが好適である。   Moreover, it is preferable to maintain the substrate temperature at the time of forming the protective film at 100 ° C. or lower.

また、本発明は、基板上に形成された多数の素子構造を保護する保護膜であって、比較的粗に形成され残留応力が少ない低ストレス層と、比較的緻密に形成され、外部雰囲気からの隔離性能に優れるバリアー層と、を含む厚み方向における傾斜構造を有することを特徴とする。   The present invention also provides a protective film for protecting a large number of element structures formed on a substrate, which is formed relatively coarsely and has a low stress layer with little residual stress, and is relatively densely formed from an external atmosphere. And a barrier layer having an excellent isolation performance in the thickness direction.

本発明によれば、保護膜の緻密度を厚み方向に適切なものに制御することができる。例えば、表面部分は、水分等に対するバリア性が高い緻密なものとし、下側の構造を粗にすることによって、その下側の材料との関係で生じる残留応力を小さくすることができる。   According to the present invention, the density of the protective film can be controlled appropriately in the thickness direction. For example, the surface portion is made dense with high barrier properties against moisture and the like, and by making the lower structure rough, the residual stress generated in relation to the lower material can be reduced.

以下、本発明の実施形態について、図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1は、実施形態に係る保護膜の全体構成を示す図であり、ガラス基板10上には、多数の有機EL素子を含む素子層12が形成され、素子層12の全体を覆って保護膜14が形成されている。   FIG. 1 is a diagram illustrating an overall configuration of a protective film according to an embodiment. An element layer 12 including a large number of organic EL elements is formed on a glass substrate 10 and covers the entire element layer 12. 14 is formed.

ここで、この実施形態では、保護膜14は、SiNであり、触媒化学気相堆積法によって形成される。特に、その成膜温度を途中で上昇させることで、膜の緻密度が徐々に変化させられている。また、SiN膜は、SiH4、H2、NH3などの原料ガスを供給しながら成膜する。そこで、SiH4の供給量を減少することによっても、膜の緻密度を小さくできる。そこで、原料の供給量、SiN膜であれば、SiH4の供給量を変更することでも、膜の緻密度を変化させることができ、原料供給量と、成膜温度の両方を変更することで、緻密度の変化幅を大きくすることができる。 Here, in this embodiment, the protective film 14 is SiN, and is formed by catalytic chemical vapor deposition. In particular, the density of the film is gradually changed by raising the film forming temperature halfway. Further, the SiN film is formed while supplying a source gas such as SiH 4 , H 2 , and NH 3 . Therefore, the density of the film can also be reduced by reducing the supply amount of SiH 4 . Therefore, if the supply amount of the raw material is a SiN film, the density of the film can be changed by changing the supply amount of SiH 4 , and both the supply amount of the raw material and the film formation temperature can be changed. , The change width of the density can be increased.

図2には、触媒化学気相堆積法による成膜装置の概略構成が示してある。真空チャンバ20の一側には、真空ポンプに接続される排気口22が設けられており、ここから真空チャンバ20内のガスが排気される。一方、真空チャンバ20の他の一側には、試料導入口24が設けられており、ここから保護膜が形成される対象である試料基板26が導入される。   FIG. 2 shows a schematic configuration of a film forming apparatus using a catalytic chemical vapor deposition method. One side of the vacuum chamber 20 is provided with an exhaust port 22 connected to a vacuum pump, from which the gas in the vacuum chamber 20 is exhausted. On the other hand, a sample introduction port 24 is provided on the other side of the vacuum chamber 20 from which a sample substrate 26 that is a target on which a protective film is to be formed is introduced.

真空チャンバ20の下部には、試料台28が設けられ、この試料台28に試料基板26がセットされる。この試料台28の下部には、冷却器30が設けられている。この冷却器30は、冷媒(例えば、水)が循環され、試料台28および試料基板26を所定温度に維持するものである。冷媒の温度、循環量などによって、試料基板26の温度を所定のものに設定することができる。   A sample stage 28 is provided below the vacuum chamber 20, and a sample substrate 26 is set on the sample stage 28. A cooler 30 is provided below the sample stage 28. The cooler 30 circulates a refrigerant (for example, water) and maintains the sample stage 28 and the sample substrate 26 at a predetermined temperature. The temperature of the sample substrate 26 can be set to a predetermined value depending on the temperature of the refrigerant, the circulation amount, and the like.

この試料台28の上方である真空チャンバ20の中間部分には、加熱触媒体32が設けられる。図においては、省略しているが、加熱触媒体32には、図示しない電源から通電され、これによって加熱触媒体32が所定温度まで加熱される。   A heating catalyst body 32 is provided in an intermediate portion of the vacuum chamber 20 above the sample stage 28. Although not shown in the figure, the heating catalyst body 32 is energized from a power source (not shown), whereby the heating catalyst body 32 is heated to a predetermined temperature.

そして、加熱触媒体32の上方である真空チャンバ20の上部には、ガス供給部34が設けられている。このガス供給部34は、中空円盤状で、その下面に多数の開口が形成されており、外部から原料ガスが供給される。従って、供給された原料ガスが、開口から吹き出される。   A gas supply unit 34 is provided above the vacuum chamber 20 above the heating catalyst body 32. The gas supply unit 34 has a hollow disk shape, and a large number of openings are formed on the lower surface thereof, and a source gas is supplied from the outside. Therefore, the supplied source gas is blown out from the opening.

なお、加熱触媒体32には、ガス供給部34から供給される原料ガスが効果的に接触するように、網目状に形成されている。   Note that the heating catalyst body 32 is formed in a mesh shape so that the source gas supplied from the gas supply unit 34 effectively contacts.

真空ポンプによって、真空チャンバ20内を所定の真空度に維持する。また、試料台28に試料基板26をセットするとともに、冷媒を冷却器30に流通して、試料基板26の温度を所定温度にセットする。この状態で、原料ガスの供給を開始する。そして、加熱触媒体32に電流を流し、所定温度まで加熱する。   The inside of the vacuum chamber 20 is maintained at a predetermined degree of vacuum by a vacuum pump. In addition, the sample substrate 26 is set on the sample stage 28, and the refrigerant is circulated through the cooler 30 to set the temperature of the sample substrate 26 to a predetermined temperature. In this state, the supply of the source gas is started. And an electric current is sent through the heating catalyst body 32, and it heats to predetermined temperature.

SiN膜を形成する場合、原料ガスとしては、SiH4、H2、NH3が用いられ、加熱触媒体32としてはタングステンが利用される。加熱触媒体32は、例えば200℃程度まで加熱されており、ここに原料ガスが通ることで、原料ガス中のSiH3、H、NH2などのラジカルが生成され、これが低温の試料基板26の表面上に堆積し、SiN膜が形成される。 When the SiN film is formed, SiH 4 , H 2 , and NH 3 are used as the source gas, and tungsten is used as the heating catalyst body 32. The heating catalyst body 32 is heated to, for example, about 200 ° C., and when the raw material gas passes through it, radicals such as SiH 3 , H, and NH 2 in the raw material gas are generated. A SiN film is formed by depositing on the surface.

本実施形態では、SiH4の流量を途中で増加させるとともに、冷却器30による試料基板26の温度を途中で増加させることによって、緻密度を徐々に上昇させたSiN傾斜膜を形成する。 In this embodiment, the SiN 4 flow rate is increased in the middle, and the temperature of the sample substrate 26 by the cooler 30 is increased in the middle, thereby forming a SiN gradient film having a gradually increased density.

これによって、SiN膜の下方との応力を小さく維持するとともに、表面における水分などに対するバリアー性を向上した保護膜が得られる。   As a result, it is possible to obtain a protective film that keeps the stress below the SiN film small and has improved barrier properties against moisture and the like on the surface.

図3は、触媒化学気相堆積法による成膜において、成膜温度を変更した場合の作製された膜の成膜温度と、その膜の酸(例えば、バッファード(緩衝)フッ酸)によるエッチングレートの関係を示す図である。ここで、このエッチングレートは、膜の緻密度と比例するため、エッチングレートは、緻密度とみなしてもよい。このように、成膜温度を高くするとそれだけエッチングレートが下がり、緻密度が上昇する。     FIG. 3 shows the film formation temperature when the film formation temperature is changed in the film formation by catalytic chemical vapor deposition, and the etching of the film with an acid (for example, buffered hydrofluoric acid). It is a figure which shows the relationship of a rate. Here, since this etching rate is proportional to the density of the film, the etching rate may be regarded as the density. As described above, when the film formation temperature is increased, the etching rate is lowered and the density is increased.

図4は、図3と同じ膜について、残留応力を計測し、残留応力とエッチングレートの関係を示した図である。このように、残留応力が高いほど、エッチングレートが低い(緻密度が高い)。   FIG. 4 is a diagram showing the relationship between the residual stress and the etching rate by measuring the residual stress for the same film as FIG. Thus, the higher the residual stress, the lower the etching rate (higher density).

図5には、Si基板上にSiN膜を300nm堆積させた場合の残留応力[MPa]と、ガラス基板上にSiN膜を300nm堆積させた場合の緩衝フッ酸によるエッチングレートの関係を示す。さらに、図において、Cは基板温度60℃で、シラン(SiH4)流量が小の場合、B60は基板温度60℃でシラン(SiH4)流量が中の場合、B80は基板温度80℃でシラン(SiH4)流量が中の場合、A60は基板温度60℃でシラン(SiH4)流量が大の場合、A80は基板温度80℃でシラン(SiH4)流量が大の場合を示している。 FIG. 5 shows the relationship between the residual stress [MPa] when a 300 nm SiN film is deposited on a Si substrate and the etching rate by buffered hydrofluoric acid when a 300 nm SiN film is deposited on a glass substrate. Further, in the figure, C is a substrate temperature of 60 ° C. and the flow rate of silane (SiH 4 ) is small, B 60 is a substrate temperature of 60 ° C. and the flow rate of silane (SiH 4 ) is medium, and B 80 is a silane at a substrate temperature of 80 ° C. When the (SiH 4 ) flow rate is medium, A60 indicates that the substrate temperature is 60 ° C. and the silane (SiH 4 ) flow rate is large, and A80 indicates that the substrate temperature is 80 ° C. and the silane (SiH 4 ) flow rate is large.

これより、シラン流量を変更するか、基板温度を変更するか、またはその両方を変更することで、生成膜の緻密度を変更することができることが確認された。   From this, it was confirmed that the density of the generated film can be changed by changing the silane flow rate, changing the substrate temperature, or both.

このようなSiN膜は、有機EL表示パネルにおける画素基板を覆う保護膜として好適である。特に、本実施形態では、冷却器30に冷媒を流通し、基板温度を100℃以下(好ましくは60〜80℃)に冷却する。これによって、EL素子の表面に形成して好適なSiN膜を得ることができる。すなわち、従来の化学気相堆積法では、基板温度を300℃程度の温度に加温していた。しかし、特に有機ELの電極上に形成するSiN膜においては、100℃以下という低温での成膜が好適であることが分かった。また、100℃以下では、冷媒として水を用いることができるというメリットもある。   Such a SiN film is suitable as a protective film that covers the pixel substrate in the organic EL display panel. In particular, in this embodiment, a refrigerant is circulated through the cooler 30 to cool the substrate temperature to 100 ° C. or lower (preferably 60 to 80 ° C.). Thereby, a suitable SiN film can be obtained by being formed on the surface of the EL element. That is, in the conventional chemical vapor deposition method, the substrate temperature is heated to about 300 ° C. However, it has been found that film formation at a low temperature of 100 ° C. or lower is suitable particularly for a SiN film formed on an organic EL electrode. Moreover, at 100 degrees C or less, there also exists a merit that water can be used as a refrigerant | coolant.

図6は、1画素の発光領域と駆動TFTの部分の構成を示す断面図である。なお、各画素には、複数のTFTがそれぞれ設けられ、駆動TFTは、電源ラインから有機EL素子へ供給する電流を制御するTFTである。   FIG. 6 is a cross-sectional view showing the configuration of the light emitting region of one pixel and the portion of the driving TFT. Each pixel is provided with a plurality of TFTs, and the driving TFT is a TFT that controls a current supplied from the power supply line to the organic EL element.

ガラス基板130上には、SiNとSiO2の積層からなるバッファ層111が全面に形成され、その上に所定のエリア(TFTを形成するエリア)にポリシリコンの能動層122が形成される。 A buffer layer 111 made of a stack of SiN and SiO 2 is formed on the entire surface of the glass substrate 130, and a polysilicon active layer 122 is formed on the buffer layer 111 in a predetermined area (an area for forming a TFT).

能動層122およびバッファ層111を覆って全面にゲート絶縁膜113が形成される。このゲート絶縁膜113は、例えばSiO2およびSiNを積層して形成される。このゲート絶縁膜113上方であって、チャネル領域122cの上に例えばCrのゲート電極124が形成される。そして、ゲート電極124をマスクとして、能動層122へ不純物をドープすることで、この能動層122には、中央部分のゲート電極の下方に不純物がドープされていないチャネル領域122c、その両側に不純物のドープされたソース領域122sおよびドレイン領域122dが形成される。 A gate insulating film 113 is formed on the entire surface covering the active layer 122 and the buffer layer 111. This gate insulating film 113 is formed, for example, by laminating SiO 2 and SiN. Above this gate insulating film 113 and on the channel region 122c, for example, a Cr gate electrode 124 is formed. Then, by doping the active layer 122 with impurities using the gate electrode 124 as a mask, the active layer 122 has a channel region 122c that is not doped with impurities under the gate electrode in the central portion, and impurity impurities on both sides thereof. Doped source region 122s and drain region 122d are formed.

そして、ゲート絶縁膜113およびゲート電極124を覆って全面に層間絶縁膜115が形成され、この層間絶縁膜115内部のソース領域122s、ドレイン領域122dの上部にコンタクトホールが形成され、このコンタクトホールを介し、層間絶縁膜115の上面に配置されるソース電極153、およびドレイン電極126が形成される。なお、ソース電極153には、電源ライン(図示せず)が接続される。ここで、このようにして形成された駆動TFTは、この例ではpチャネルTFTであるが、nチャネルとすることもできる。   Then, an interlayer insulating film 115 is formed on the entire surface so as to cover the gate insulating film 113 and the gate electrode 124, and contact holes are formed above the source region 122s and the drain region 122d in the interlayer insulating film 115. Thus, a source electrode 153 and a drain electrode 126 disposed on the upper surface of the interlayer insulating film 115 are formed. Note that a power supply line (not shown) is connected to the source electrode 153. Here, the drive TFT thus formed is a p-channel TFT in this example, but may be an n-channel.

層間絶縁膜115およびソース電極153、ドレイン電極126を覆って、全面に平坦化膜117が形成され、その上に陽極として機能する透明電極161が設けられる。また、ドレイン電極126の上方の平坦化膜117には、これらを貫通するコンタクトホールが形成され、このコンタクトホールを介し、ドレイン電極126と透明電極161が接続される。   A planarization film 117 is formed on the entire surface so as to cover the interlayer insulating film 115, the source electrode 153, and the drain electrode 126, and a transparent electrode 161 that functions as an anode is provided thereon. In addition, a contact hole is formed in the planarizing film 117 above the drain electrode 126, and the drain electrode 126 and the transparent electrode 161 are connected through the contact hole.

なお、層間絶縁膜115および平坦化膜117には、通常アクリル樹脂などの有機膜が利用されるが、TEOSなどの無機膜を利用することも可能である。また、ソース電極153、ドレイン電極126は、アルミなどの金属が利用され、透明電極161には通常ITOが利用される。   Note that an organic film such as an acrylic resin is usually used for the interlayer insulating film 115 and the planarizing film 117, but an inorganic film such as TEOS can also be used. The source electrode 153 and the drain electrode 126 are made of metal such as aluminum, and the transparent electrode 161 is usually made of ITO.

この透明電極161は、通常各画素の大部分の領域に形成され、全体としてほぼ四角形状で、ドレイン電極126との接続用のコンタクト部分が突出部として形成されており、コンタクトホール内にものびている。   The transparent electrode 161 is usually formed in most of the area of each pixel, and has a substantially quadrangular shape as a whole, and a contact portion for connection with the drain electrode 126 is formed as a protruding portion, and extends in the contact hole. .

この透明電極161の上には、全面に形成されたホール輸送層162、有機発光層163、電子輸送層164からなる有機層165と、例えばAlの対向電極166が陰極として形成されている。   On the transparent electrode 161, an organic layer 165 composed of a hole transport layer 162, an organic light emitting layer 163, and an electron transport layer 164 formed on the entire surface, and an opposing electrode 166 made of, for example, Al are formed as a cathode.

透明電極161の周辺部分上のホール輸送層162の下方には、平坦化膜167が形成されており、この平坦化膜167によって、各画素の発光領域が透明電極161上であって、ホール輸送層162が透明電極161に直接接している部分が限定され、ここが発光領域となる。なお、平坦化膜167にも、通常アクリル樹脂などの有機膜が利用されるがTEOSなどの無機膜を利用することも可能である。   A planarization film 167 is formed below the hole transport layer 162 on the peripheral portion of the transparent electrode 161, and the planarization film 167 allows the light emitting region of each pixel to be on the transparent electrode 161, thereby transporting holes. A portion where the layer 162 is in direct contact with the transparent electrode 161 is limited, and this is a light emitting region. Note that an organic film such as an acrylic resin is usually used for the planarizing film 167, but an inorganic film such as TEOS can also be used.

そして、対向電極166は、画素領域全面に渡って形成されており、この対向電極166の全体を覆って、SiNからなる保護膜170が形成されている。この保護膜170は、上述のように、対向電極166に接する部分が粗で表面部が緻密な傾斜構造を有しており、これによって対向電極166に接する部分の残留応力が小さく、かつ緻密な表面によって透湿度が非常に小さく、水分などの有機層への侵入を効果的に防止している。   The counter electrode 166 is formed over the entire pixel region, and a protective film 170 made of SiN is formed so as to cover the entire counter electrode 166. As described above, the protective film 170 has an inclined structure in which the portion in contact with the counter electrode 166 is rough and the surface portion thereof is dense, whereby the residual stress in the portion in contact with the counter electrode 166 is small and dense. The surface has very low moisture permeability and effectively prevents moisture and other organic layers from entering the organic layer.

なお、ホール輸送層162、有機発光層163及び電子輸送層164には、有機EL素子に通常利用される材料が使用される。有機発光層163はその材料(通常はドーパント)によって、発光色が決定され、適宜選択される。   For the hole transport layer 162, the organic light emitting layer 163, and the electron transport layer 164, materials usually used for organic EL elements are used. The organic light-emitting layer 163 has an emission color determined by its material (usually a dopant) and is appropriately selected.

このような構成において、ゲート電極124の設定電圧に応じて、駆動TFTがオンすると、電源ラインからの電流が、透明電極161から対向電極166に流れ、この電流によって有機発光層163において、発光が起こり、この光が、ガラス基板130を介し射出される。   In such a configuration, when the driving TFT is turned on according to the set voltage of the gate electrode 124, a current from the power supply line flows from the transparent electrode 161 to the counter electrode 166, and light is emitted from the organic light emitting layer 163 by this current. This occurs and this light is emitted through the glass substrate 130.

なお、この例では、ガラス基板130側から光を射出するボトムエミッションタイプとしたが、これに限らずトップエミッションタイプとすることもできる。この場合、対向電極166をITOなどの透明導電材料から構成し、透明電極161の下面には、Agなどの反射膜を配置する。   In this example, a bottom emission type in which light is emitted from the glass substrate 130 side is used. However, the present invention is not limited to this, and a top emission type may be used. In this case, the counter electrode 166 is made of a transparent conductive material such as ITO, and a reflective film such as Ag is disposed on the lower surface of the transparent electrode 161.

また、ガラス基板130上には、多数の画素がマトリクス状に配置され、その周辺部には周辺回路が形成され、これによって画素基板が形成される。そして、画素基板に対向して封止基板を配置し、両者の周辺部がシール材を用いて気密に接続される。従って、画素基板の上方空間は、気密であり、かつ画素基板の表面は保護膜170によってカバーされているため、有機層に水分が侵入するのが効果的に防止される。   In addition, a large number of pixels are arranged in a matrix on the glass substrate 130, and peripheral circuits are formed in the periphery thereof, whereby a pixel substrate is formed. Then, a sealing substrate is disposed facing the pixel substrate, and the peripheral portions of both are hermetically connected using a sealing material. Therefore, since the upper space of the pixel substrate is airtight and the surface of the pixel substrate is covered with the protective film 170, moisture can be effectively prevented from entering the organic layer.

本実施形態では、保護膜として、SiN膜を採用し、これによって有機EL素子を保護した。しかし、これに限定されることなく、各種の半導体装置などにおける保護膜としても利用することができる。   In the present embodiment, a SiN film is employed as the protective film, thereby protecting the organic EL element. However, the present invention is not limited to this, and can also be used as a protective film in various semiconductor devices.

また、成膜条件を徐々に変更して、膜組成を徐々に変更してもよいし、異なる条件の膜の積層構造としてもよい。   Alternatively, the film formation conditions may be gradually changed to gradually change the film composition, or a laminated structure of films having different conditions may be employed.

さらに、保護膜を成膜する下側の膜の組成によっては、保護膜の下側ほど緻密に形成した方がよい場合もあり、この場合には成膜時に温度を徐々に下降させまたは原料供給量を徐々に減少させればよい。   Furthermore, depending on the composition of the lower film on which the protective film is formed, it may be better to form the denser as the lower side of the protective film. In this case, the temperature is gradually lowered during film formation or the raw material is supplied. What is necessary is just to reduce an amount gradually.

実施形態の概略構成を示す図である。It is a figure which shows schematic structure of embodiment. 成膜装置の構成を示す図である。It is a figure which shows the structure of the film-forming apparatus. 成膜温度とエッチングレートの関係を示す図である。It is a figure which shows the relationship between film-forming temperature and an etching rate. 残留応力とエッチングレートの関係を示す図である。It is a figure which shows the relationship between a residual stress and an etching rate. 種々の条件における残留応力およびエッチングレートを示す図である。It is a figure which shows the residual stress and etching rate in various conditions. 画素部分の構造を示す図である。It is a figure which shows the structure of a pixel part.

符号の説明Explanation of symbols

10 ガラス基板、12 素子層、14 保護膜、20 真空チャンバ、22 排気口、24 試料導入口、26 試料基板、28 試料台、30 冷却器、32 加熱触媒体、34 ガス供給部、60,80基板温度、111 バッファ層、113 ゲート絶縁膜、115 層間絶縁膜、117 平坦化膜、122 能動層、122c チャネル領域、122d ドレイン領域、122s ソース領域、124 ゲート電極、126 ドレイン電極、130 ガラス基板、153 ソース電極、161 透明電極、162 ホール輸送層、163 有機発光層、164 電子輸送層、165 有機層、166 対向電極、167 平坦化膜、170 保護膜。   DESCRIPTION OF SYMBOLS 10 Glass substrate, 12 Element layer, 14 Protective film, 20 Vacuum chamber, 22 Exhaust port, 24 Sample inlet, 26 Sample substrate, 28 Sample stand, 30 Cooler, 32 Heating catalyst body, 34 Gas supply part, 60, 80 Substrate temperature, 111 buffer layer, 113 gate insulating film, 115 interlayer insulating film, 117 planarization film, 122 active layer, 122c channel region, 122d drain region, 122s source region, 124 gate electrode, 126 drain electrode, 130 glass substrate, 153 source electrode, 161 transparent electrode, 162 hole transport layer, 163 organic light emitting layer, 164 electron transport layer, 165 organic layer, 166 counter electrode, 167 planarization film, 170 protective film.

Claims (10)

基板上に、多数の素子を形成し、その後にこの多数の素子を保護する保護膜を形成する保護膜形成方法であって、
保護膜形成の条件を保護膜形成途中で変更することによって、
比較的粗に形成され、残留応力が少ない低ストレス層と、
比較的緻密に形成され、外部雰囲気からの隔離性能に優れるバリアー層と、
を含む厚み方向における傾斜構造を有する保護膜を形成することを特徴とする保護膜形成方法。
A protective film forming method for forming a large number of elements on a substrate and then forming a protective film for protecting the large number of elements,
By changing the protective film formation conditions during the protective film formation,
A low-stress layer that is relatively rough and has little residual stress,
A barrier layer that is formed relatively densely and has excellent isolation performance from the external atmosphere;
Forming a protective film having an inclined structure in the thickness direction including the protective film.
請求項1に記載の保護膜形成方法において、
保護膜形成中に温度を変更することで、膜構成物質を同一として、膜の緻密度を変化させることを特徴とする保護膜形成方法。
In the protective film formation method of Claim 1,
A method for forming a protective film, characterized by changing the temperature during the formation of the protective film to change the density of the film with the same film constituent material.
請求項1または2に記載の保護膜形成方法において、
前記保護膜形成は、触媒化学気相堆積法であることを特徴とする保護膜形成方法。
In the protective film formation method of Claim 1 or 2,
The protective film formation method is characterized in that the protective film formation is a catalytic chemical vapor deposition method.
請求項1〜3のうちいずれか1項に記載の保護膜形成方法において、
前記保護膜は、SiN膜であることを特徴とする保護膜形成方法。
In the protective film formation method of any one of Claims 1-3,
The method for forming a protective film, wherein the protective film is a SiN film.
請求項1〜4のうちいずれか1項に記載の保護膜形成方法において、
前記保護膜は、基板上に形成された多数の有機EL素子の全体をカバーする電極をカバーするものであり、その電極に近い側に低ストレス層が配置され、その電極から遠い側にバリアー層が配置されることを特徴とする保護膜形成方法。
In the protective film formation method of any one of Claims 1-4,
The protective film covers an electrode covering the whole of a large number of organic EL elements formed on a substrate, and a low stress layer is disposed on the side close to the electrode, and a barrier layer on the side far from the electrode. A protective film forming method, wherein:
請求項1〜5のうちいずれか1項に記載の保護膜形成方法において、
前記保護膜形成時の基板温度を100℃以下に維持することを特徴とする保護膜形成方法。
In the protective film formation method of any one of Claims 1-5,
A method for forming a protective film, comprising maintaining a substrate temperature at 100 ° C. or lower when forming the protective film.
基板上に形成された多数の素子構造を保護する保護膜であって、
比較的粗に形成され残留応力が少ない低ストレス層と、
比較的緻密に形成され、外部雰囲気からの隔離性能に優れるバリアー層と、
を含む厚み方向における傾斜構造を有することを特徴とする保護膜。
A protective film for protecting a large number of element structures formed on a substrate,
A low-stress layer that is relatively rough and has little residual stress,
A barrier layer that is relatively dense and has excellent isolation performance from the external atmosphere;
A protective film having an inclined structure in the thickness direction including
請求項7に記載の保護膜において、
前記バリアー層と、前記低ストレス層は、その構成物質が同一であることを特徴とする保護膜。
The protective film according to claim 7,
The barrier layer and the low stress layer have the same constituent material.
請求項7または8に記載の保護膜において、
前記保護膜は、SiN膜であることを特徴とする保護膜。
The protective film according to claim 7 or 8,
The protective film is a SiN film.
請求項7〜9のいずれか1つに記載の保護膜において、
前記保護膜は、基板上に形成された多数の有機EL素子の全体をカバーする電極をカバーするものであり、その電極に近い側に低ストレス層が配置され、その電極から遠い側にバリアー層が配置されることを特徴とする保護膜。
In the protective film as described in any one of Claims 7-9,
The protective film covers an electrode covering the whole of a large number of organic EL elements formed on a substrate, and a low stress layer is disposed on the side close to the electrode, and a barrier layer on the side far from the electrode. A protective film characterized by being arranged.
JP2005160085A 2005-05-31 2005-05-31 Protective film forming method and protective film Pending JP2006338947A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005160085A JP2006338947A (en) 2005-05-31 2005-05-31 Protective film forming method and protective film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005160085A JP2006338947A (en) 2005-05-31 2005-05-31 Protective film forming method and protective film

Publications (1)

Publication Number Publication Date
JP2006338947A true JP2006338947A (en) 2006-12-14

Family

ID=37559338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005160085A Pending JP2006338947A (en) 2005-05-31 2005-05-31 Protective film forming method and protective film

Country Status (1)

Country Link
JP (1) JP2006338947A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007066719A1 (en) * 2005-12-07 2007-06-14 Sony Corporation Display
US8080935B2 (en) 2005-09-29 2011-12-20 Panasonic Corporation Organic EL display and method for manufacturing same
JP2013504863A (en) * 2009-09-10 2013-02-07 サン−ゴバン パフォーマンス プラスティックス コーポレイション Layered element for encapsulating sensitive elements
JP2013206811A (en) * 2012-03-29 2013-10-07 Toppan Printing Co Ltd Organic electroluminescent panel
US8766280B2 (en) 2009-09-10 2014-07-01 Saint-Gobain Performance Plastics Corporation Protective substrate for a device that collects or emits radiation
US9887387B2 (en) 2016-03-31 2018-02-06 Joled Inc. Organic EL display panel
US10036832B2 (en) 2011-04-08 2018-07-31 Saint-Gobain Performance Plastics Corporation Multilayer component for the encapsulation of a sensitive element
CN114551607B (en) * 2022-02-25 2023-12-12 陕西迪泰克新材料有限公司 A light-shielding layer, composite film layer and preparation method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056890A (en) * 1990-10-15 1993-01-14 Seiko Epson Corp Semiconductor device having passivation multilayer film and method of manufacturing the same
JP2000269510A (en) * 1998-12-29 2000-09-29 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacture
JP2002134270A (en) * 2000-10-27 2002-05-10 Matsushita Electric Works Ltd Organic electroluminescent device
JP2004063304A (en) * 2002-07-30 2004-02-26 Shimadzu Corp Method for producing protective film and organic EL device
JP2004127606A (en) * 2002-09-30 2004-04-22 Seiko Epson Corp Electro-optical devices and electronic equipment
JP2004292877A (en) * 2003-03-26 2004-10-21 Ishikawa Seisakusho Ltd Silicon nitride film and method for manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056890A (en) * 1990-10-15 1993-01-14 Seiko Epson Corp Semiconductor device having passivation multilayer film and method of manufacturing the same
JP2000269510A (en) * 1998-12-29 2000-09-29 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacture
JP2002134270A (en) * 2000-10-27 2002-05-10 Matsushita Electric Works Ltd Organic electroluminescent device
JP2004063304A (en) * 2002-07-30 2004-02-26 Shimadzu Corp Method for producing protective film and organic EL device
JP2004127606A (en) * 2002-09-30 2004-04-22 Seiko Epson Corp Electro-optical devices and electronic equipment
JP2004292877A (en) * 2003-03-26 2004-10-21 Ishikawa Seisakusho Ltd Silicon nitride film and method for manufacturing the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8080935B2 (en) 2005-09-29 2011-12-20 Panasonic Corporation Organic EL display and method for manufacturing same
WO2007066719A1 (en) * 2005-12-07 2007-06-14 Sony Corporation Display
JP2007184251A (en) * 2005-12-07 2007-07-19 Sony Corp Display device
US8237361B2 (en) 2005-12-07 2012-08-07 Sony Corporation Display device with protective film having a low density silicon nitride film between high density silicon nitride films
JP2013504863A (en) * 2009-09-10 2013-02-07 サン−ゴバン パフォーマンス プラスティックス コーポレイション Layered element for encapsulating sensitive elements
US8766280B2 (en) 2009-09-10 2014-07-01 Saint-Gobain Performance Plastics Corporation Protective substrate for a device that collects or emits radiation
US9246131B2 (en) 2009-09-10 2016-01-26 Saint-Gobain Performance Plastics Corporation Layered element for encapsulating a senstive element
US10036832B2 (en) 2011-04-08 2018-07-31 Saint-Gobain Performance Plastics Corporation Multilayer component for the encapsulation of a sensitive element
JP2013206811A (en) * 2012-03-29 2013-10-07 Toppan Printing Co Ltd Organic electroluminescent panel
US9887387B2 (en) 2016-03-31 2018-02-06 Joled Inc. Organic EL display panel
CN114551607B (en) * 2022-02-25 2023-12-12 陕西迪泰克新材料有限公司 A light-shielding layer, composite film layer and preparation method thereof

Similar Documents

Publication Publication Date Title
JP5123141B2 (en) Display device
US6706544B2 (en) Light emitting device and fabricating method thereof
CN100433399C (en) Organic electroluminescent display device and method of manufacturing the same
US7820464B2 (en) Light emitting device and manufacturing method thereof
US7633223B2 (en) Organic light emitting device provided with drying agent at side surfaces of a sealing member
TWI381569B (en) Organic light emitting diode apparatus and package method thereof
US8247826B2 (en) Light emitting display device
US7452257B2 (en) Method of manufacturing a display device
KR20160053001A (en) Transparent display substrates, transparent display devices and methods of manufacturing transparent display devices
KR101009646B1 (en) Thin film transistor and display device having same
CN102347454A (en) Display device and method of manufacturing thereof
JP2004165067A (en) Organic electroluminescent panel
KR20170033965A (en) Transparent display devices and methods of manufacturing transparent display devices
JP2007273274A (en) Organic el element and its manufacturing method
JP2004079512A (en) Organic el panel and its manufacturing method
JP4251874B2 (en) Electroluminescence display device
US6943496B2 (en) Electroluminescent display device
JP2006338947A (en) Protective film forming method and protective film
WO2014196107A1 (en) Thin film transistor element, production method for same, and display device
JP2006351314A (en) Top emission type organic light emitting display
JP4188807B2 (en) Display device and manufacturing method of display device
JP2006032156A (en) Display device and manufacturing method of display device
JP7139504B2 (en) Organic EL display device and manufacturing method thereof
JP2003217855A (en) Electroluminescence display device and method of manufacturing the same
CN110383434B (en) Active matrix substrate manufacturing method, organic EL display device manufacturing method, and active matrix substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110329