[go: up one dir, main page]

JP2006332314A - Semiconductor device, electro-optical device, electronic device, and manufacturing method of semiconductor device - Google Patents

Semiconductor device, electro-optical device, electronic device, and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2006332314A
JP2006332314A JP2005153566A JP2005153566A JP2006332314A JP 2006332314 A JP2006332314 A JP 2006332314A JP 2005153566 A JP2005153566 A JP 2005153566A JP 2005153566 A JP2005153566 A JP 2005153566A JP 2006332314 A JP2006332314 A JP 2006332314A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
alignment mark
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005153566A
Other languages
Japanese (ja)
Inventor
Hiroaki Jiroku
寛明 次六
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005153566A priority Critical patent/JP2006332314A/en
Publication of JP2006332314A publication Critical patent/JP2006332314A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】大粒径の略単結晶粒に半導体装置のチャネル形成領域がアライメント精度良く形成されている半導体装置、それを用いた電気光学装置と電子デバイス、及び半導体装置の製造方法を提供することを目的とする。
【解決手段】基板20上に第一アライメント・マーク21を形成する。結晶成長の起点となるグレイン・フィルタ26の位置は、第一アライメント・マーク21を基準に決定する。グレイン・フィルタ26上に半導体膜を形成し、その後半導体膜を結晶化して略単結晶半導体膜を形成する。略単結晶半導体膜をパターニングする際には、第一アライメント・マーク21の位置を基準とする。
【選択図】図5
A semiconductor device in which a channel formation region of a semiconductor device is formed with high alignment accuracy in a substantially single crystal grain having a large grain size, an electro-optical device and an electronic device using the semiconductor device, and a method for manufacturing the semiconductor device are provided. With the goal.
A first alignment mark is formed on a substrate. The position of the grain filter 26 that is the starting point of crystal growth is determined with reference to the first alignment mark 21. A semiconductor film is formed on the grain filter 26, and then the semiconductor film is crystallized to form a substantially single crystal semiconductor film. When patterning a substantially single crystal semiconductor film, the position of the first alignment mark 21 is used as a reference.
[Selection] Figure 5

Description

本発明は、半導体装置、電気光学装置、電子デバイス、及び半導体装置の製造方法に関する。   The present invention relates to a semiconductor device, an electro-optical device, an electronic device, and a method for manufacturing a semiconductor device.

電気光学装置、例えば、液晶表示装置や有機EL(エレクトロルミネセンス)表示装置などにおいては、半導体装置を含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の半導体装置は、非晶質珪素膜を用いて、チャネル形成領域等の活性領域を形成している。また、多結晶珪素膜を用いて活性領域を形成した半導体装置も実用化されている。多結晶珪素膜を用いることにより、非晶質珪素膜を用いた場合に比較して電界効果移動度などの電気的特性が向上し、半導体装置の性能を向上させることができる。   In an electro-optical device such as a liquid crystal display device or an organic EL (electroluminescence) display device, pixel switching is performed using a thin film circuit including a semiconductor device. In a conventional semiconductor device, an active region such as a channel formation region is formed using an amorphous silicon film. A semiconductor device in which an active region is formed using a polycrystalline silicon film has also been put into practical use. By using the polycrystalline silicon film, electric characteristics such as field effect mobility can be improved and the performance of the semiconductor device can be improved as compared with the case where an amorphous silicon film is used.

また、半導体装置の性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成し、半導体装置のチャネル形成領域を略単結晶粒で形成する技術が検討されている。例えば、基板上に微細な穴(凹部)を形成し、この穴を結晶成長の起点として半導体膜の結晶化を行うことにより、大粒径の略単結晶粒を形成する技術が提案されている。この技術を用いて形成される大結晶粒径の珪素膜を用いて半導体装置を形成することにより、1つの半導体装置の形成領域(特に、チャネル形成領域)を単一の略単結晶粒で構成することが可能となる。これにより、電界効果移動度といった電気的特性に優れた半導体装置を実現することが可能になる。(例えば非特許文献1または非特許文献2参照。)   In order to further improve the performance of a semiconductor device, a technique for forming a semiconductor film made of large crystal grains and forming a channel formation region of the semiconductor device with substantially single crystal grains has been studied. For example, a technique has been proposed in which a fine hole (concave portion) is formed on a substrate and a semiconductor film is crystallized using this hole as a starting point for crystal growth to form a substantially single crystal grain having a large grain size. . By forming a semiconductor device using a silicon film having a large crystal grain size formed by using this technique, a single semiconductor device formation region (particularly, a channel formation region) is configured with a single substantially single crystal grain. It becomes possible to do. This makes it possible to realize a semiconductor device having excellent electrical characteristics such as field effect mobility. (For example, see Non-Patent Document 1 or Non-Patent Document 2.)

非特許文献1および2における基板上の微細な穴を、以下「グレイン・フィルタ」と称する。グレイン・フィルタの形成方法の一例を以下に示す。基板上に酸化珪素膜を形成し、その上にフォトレジスト膜を塗布する。グレイン・フィルタのパターンが配置されたマスクを用いて、フォトレジスト膜を露光、現像して、グレイン・フィルタの形成位置を露出させる開口部をフォトレジスト膜に形成する。フォトレジスト膜をエッチングマスクとして酸化珪素膜をエッチングし、その後、フォトレジスト膜を除去することによって、グレイン・フィルタが形成される。ここで、グレイン・フィルタの大きさは直径100nm程度が好ましい。このような微細な穴をフォト・リソグラフィ技術によって形成するのが困難な場合は、上記工程において、フォトレジスト膜を除去した後に、PECVD法やLPCVD法などの方法によって酸化珪素膜を堆積し、グレイン・フィルタの穴径を小さくすることが可能である。   The fine holes on the substrate in Non-Patent Documents 1 and 2 are hereinafter referred to as “grain filters”. An example of a method for forming a grain filter is shown below. A silicon oxide film is formed on the substrate, and a photoresist film is applied thereon. The photoresist film is exposed and developed using a mask on which a grain filter pattern is arranged, and an opening for exposing the formation position of the grain filter is formed in the photoresist film. The silicon oxide film is etched using the photoresist film as an etching mask, and then the photoresist film is removed to form a grain filter. Here, the size of the grain filter is preferably about 100 nm in diameter. If it is difficult to form such fine holes by photolithography, after removing the photoresist film in the above step, a silicon oxide film is deposited by a method such as PECVD method or LPCVD method, -The hole diameter of the filter can be reduced.

グレイン・フィルタを形成した後、非晶質珪素膜や多結晶珪素膜等の半導体膜を堆積する。その半導体膜にレーザ光を照射して半導体膜を結晶化することにより、大粒径の略単結晶粒を形成することができる。その後、半導体膜をフォト・リソグラフィ法によって所望のパターンに加工する。そして、ゲート絶縁膜、ゲート電極、層間絶縁膜、ソース・ドレイン電極等を形成することによって、半導体装置が完成する。   After forming the grain filter, a semiconductor film such as an amorphous silicon film or a polycrystalline silicon film is deposited. By irradiating the semiconductor film with laser light to crystallize the semiconductor film, large single crystal grains can be formed. Thereafter, the semiconductor film is processed into a desired pattern by photolithography. Then, a semiconductor device is completed by forming a gate insulating film, a gate electrode, an interlayer insulating film, a source / drain electrode, and the like.

「Single Crystal Thin Film Transistors」(IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257−258)“Single Crystal Thin Film Transistors” (IBM Technical DISCLOSURE BULLETIN Aug. 1993 pp 257-258) 「Advanced Excimer−Laser Crystallization Techniques of Si Thin−Film For Location Control of Large Grain on Glass」(R.Ishihara等、proc.SPIE 2001、vol.4295 p.14〜23)“Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass” (R. Ishihara et al., Proc.

上記の半導体装置製造工程において、大粒径の略単結晶粒に半導体装置のチャネル形成領域を形成する為には、半導体膜をパターニングする際に、グレイン・フィルタのマスクによって形成したアライメント・マークに半導体膜のマスクのアライメント・マークを合わせる必要がある。しかし、上記のように酸化珪素膜を堆積することによってグレイン・フィルタの穴径を小さくすると、グレイン・フィルタのマスクによって形成したアライメント・マークの形状がマスクの形状と異なってしまう。本来の形状ではないアライメント・マークに半導体膜のアライメント・マークを合わせると、マスクの合わせずれが生じ、大粒径の略単結晶粒に半導体装置のチャネル形成領域を形成できなくなってしまう。   In the semiconductor device manufacturing process described above, in order to form a channel formation region of a semiconductor device in a substantially single crystal grain having a large grain size, an alignment mark formed by a grain filter mask is used when patterning a semiconductor film. It is necessary to align the alignment mark on the mask of the semiconductor film. However, if the hole diameter of the grain filter is reduced by depositing the silicon oxide film as described above, the shape of the alignment mark formed by the mask of the grain filter is different from the shape of the mask. When the alignment mark of the semiconductor film is aligned with an alignment mark that is not the original shape, misalignment of the mask occurs, and the channel formation region of the semiconductor device cannot be formed in a substantially single crystal grain having a large grain size.

本発明は、大粒径の略単結晶粒に半導体装置のチャネル形成領域がアライメント精度良く形成されている半導体装置、それを用いた電気光学装置と電子デバイス、及び半導体装置の製造方法を提供することを目的とする。   The present invention provides a semiconductor device in which a channel formation region of a semiconductor device is formed with high alignment accuracy in substantially single crystal grains having a large grain size, an electro-optical device and an electronic device using the semiconductor device, and a method for manufacturing the semiconductor device For the purpose.

上記目的を達成するために、本発明の半導体装置は、アライメント・マークが形成された基板と、前記基板と前記アライメント・マーク上に形成された絶縁膜と、前記絶縁膜上に形成された大粒径の略単結晶半導体膜と、を備え、前記略単結晶半導体膜にチャネル形成領域が形成されていることを特徴とする。   In order to achieve the above object, a semiconductor device according to the present invention includes a substrate on which an alignment mark is formed, an insulating film formed on the substrate and the alignment mark, and a large substrate formed on the insulating film. A substantially single crystal semiconductor film having a grain size, and a channel formation region is formed in the substantially single crystal semiconductor film.

上記の半導体装置によれば、基板上にアライメント・マークが形成されているので、そのアライメント・マークを基準として、略単結晶半導体膜が所望の位置に精度よく形成されており、略単結晶半導体膜にチャネル形成領域が形成されている。よって、半導体装置の電気特性を向上させることができる。   According to the above semiconductor device, since the alignment mark is formed on the substrate, the substantially single crystal semiconductor film is accurately formed at a desired position on the basis of the alignment mark. A channel formation region is formed in the film. Therefore, electrical characteristics of the semiconductor device can be improved.

また、本発明の半導体装置は、上記構成に加えて、前記アライメント・マークと同じ層に形成された遮光膜を備え、前記基板を介して前記半導体膜へ入射する光が前記遮光膜によって遮蔽されるように構成されていることが好ましい。   In addition to the above configuration, the semiconductor device of the present invention includes a light shielding film formed in the same layer as the alignment mark, and light incident on the semiconductor film through the substrate is shielded by the light shielding film. It is preferable that it is comprised so that.

上記の半導体装置によれば、基板を介して半導体膜へ入射する光が遮光膜によって遮蔽されるように構成されているので、光によるキャリアの発生を抑制することができ、光リーク電流を低減することができる。また、遮光膜と同一層にアライメント・マークがあるので、遮光膜と半導体膜の位置を精度良く合わせることができ、半導体膜へ入射する光を効率良く遮蔽することができる。   According to the above semiconductor device, the light incident on the semiconductor film through the substrate is configured to be shielded by the light shielding film, so that generation of carriers due to light can be suppressed, and light leakage current is reduced. can do. In addition, since the alignment mark is provided in the same layer as the light shielding film, the positions of the light shielding film and the semiconductor film can be accurately aligned, and light incident on the semiconductor film can be efficiently shielded.

本発明は、上記のような本発明による半導体装置を備える液晶装置、電子デバイスをも提供する。これらは、略単結晶半導体膜にチャネル形成領域が形成されていることによって、優れた電気特性を有する半導体装置を備える高性能な液晶装置及び電子デバイスである。また基板を介して半導体膜へ入射する光が遮光膜によって遮蔽されるように構成されていることによって、光リーク電流が低減された半導体装置を備える高性能な液晶装置及び電子デバイスである。   The present invention also provides a liquid crystal device and an electronic device comprising the semiconductor device according to the present invention as described above. These are high-performance liquid crystal devices and electronic devices each including a semiconductor device having excellent electrical characteristics by forming a channel formation region in a substantially single crystal semiconductor film. Further, the present invention is a high-performance liquid crystal device and electronic device including a semiconductor device in which light leakage current is reduced by being configured such that light incident on the semiconductor film through the substrate is shielded by the light shielding film.

本発明の半導体装置の製造方法は、基板上にアライメント・マークを形成する工程と、前記基板と前記アライメント・マーク上に絶縁膜を形成する工程と、前記絶縁膜上に大粒径の略単結晶半導体膜を形成する工程と、前記略単結晶半導体膜にチャネル形成領域を形成する工程と、を含むことを特徴とする。   The method for manufacturing a semiconductor device of the present invention includes a step of forming an alignment mark on a substrate, a step of forming an insulating film on the substrate and the alignment mark, and a substantially single particle having a large particle size on the insulating film. The method includes a step of forming a crystalline semiconductor film and a step of forming a channel formation region in the substantially single crystal semiconductor film.

上記の半導体装置の製造方法によれば、基板上にアライメント・マークを形成し、そのマークを基準位置として略単結晶半導体膜を所望の位置に精度良く形成することができるので、略単結晶半導体膜にチャネル形成領域を形成することができる。よって、優れた電気特性を示す半導体装置を製造することができる。   According to the method for manufacturing a semiconductor device, an alignment mark is formed on a substrate, and a substantially single crystal semiconductor film can be accurately formed at a desired position using the mark as a reference position. A channel formation region can be formed in the film. Therefore, a semiconductor device exhibiting excellent electrical characteristics can be manufactured.

また、本発明の半導体装置の製造方法は、上記製造方法に加えて、前記アライメント・マークと同じ層に、前記基板を介して前記半導体膜へ入射する光を遮蔽する為の遮光膜を形成する工程を含んでいることが好ましい。   In the semiconductor device manufacturing method of the present invention, in addition to the above manufacturing method, a light-shielding film for shielding light incident on the semiconductor film through the substrate is formed on the same layer as the alignment mark. It is preferable that the process is included.

上記の半導体装置の製造方法によれば、基板を介して半導体膜へ入射する光が遮光膜によって遮蔽されるので、光によるキャリアの発生を抑制することができ、光リーク電流を低減することができる。また、遮光膜と同一層にアライメント・マークがあるので、遮光膜と半導体膜の位置を精度良く合わせることができ、半導体膜へ入射する光を効率良く遮蔽することができる。また、アライメント・マークと遮光膜を同時に形成することができるので、工程を簡略化することができる。   According to the above method for manufacturing a semiconductor device, light incident on the semiconductor film through the substrate is shielded by the light shielding film, so that generation of carriers due to light can be suppressed and light leakage current can be reduced. it can. In addition, since the alignment mark is provided in the same layer as the light shielding film, the positions of the light shielding film and the semiconductor film can be accurately aligned, and light incident on the semiconductor film can be efficiently shielded. In addition, since the alignment mark and the light shielding film can be formed at the same time, the process can be simplified.

以下、本発明の実施の形態について図面を参照して説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(実施例1)
図1は、本発明の実施例1としての半導体装置についての説明図である。
(Example 1)
FIG. 1 is an explanatory diagram of a semiconductor device as Example 1 of the present invention.

基板として石英基板10上に島状にパターニングされた第一アライメント・マーク11が形成されている。基板は石英基板に限られるものではなく、単結晶珪素基板でも良いし、ガラス基板やプラスチック基板でも良い。第一アライメント・マーク11の膜厚は50nmから500nm程度が好ましく、材質は珪素膜等の半導体膜や、Ti、Cr、W、Ta、Mo、Pd等の少なくとも一つを含む金属或いは金属シリサイド膜が好ましい。   A first alignment mark 11 patterned in an island shape is formed on a quartz substrate 10 as a substrate. The substrate is not limited to a quartz substrate, and may be a single crystal silicon substrate, a glass substrate, or a plastic substrate. The film thickness of the first alignment mark 11 is preferably about 50 nm to 500 nm, and the material is a semiconductor film such as a silicon film, or a metal or metal silicide film containing at least one of Ti, Cr, W, Ta, Mo, Pd, etc. Is preferred.

石英基板10と第一アライメント・マーク11上に、絶縁膜としての酸化珪素膜12が膜厚300nm程度から1.5μm程度に形成されている。酸化珪素膜12には直径50nmから150nm程度、好ましくは100nm程度の微細な穴(凹部)であるグレイン・フィルタ13が形成されている。また、酸化珪素膜12には第二アライメント・マークとしての穴14が形成されている。第二アライメント・マーク14の位置は、第一アライメント・マーク11の位置を基準に決められている。   On the quartz substrate 10 and the first alignment mark 11, a silicon oxide film 12 as an insulating film is formed with a film thickness of about 300 nm to about 1.5 μm. The silicon oxide film 12 is formed with a grain filter 13 which is a fine hole (concave portion) having a diameter of about 50 nm to 150 nm, preferably about 100 nm. Further, a hole 14 is formed in the silicon oxide film 12 as a second alignment mark. The position of the second alignment mark 14 is determined based on the position of the first alignment mark 11.

グレイン・フィルタ13内とグレイン・フィルタ13周辺の酸化珪素膜12上に半導体膜としての珪素膜が形成されており、その珪素膜に半導体装置のソース領域15、ドレイン領域16、チャネル形成領域17が形成されている。珪素膜に存在する結晶粒界(図示しない)の位置はグレイン・フィルタ13の位置によって制御されており、結晶粒界の位置はチャネル形成領域17の外側であることが望ましい。すなわち、チャネル形成領域17は略単結晶半導体膜で形成されていることが望ましい。これにより、半導体装置の電気特性が優れたものになる。また、酸化珪素膜12上に、第三アライメント・マークとしての珪素膜18が形成されている。珪素膜の膜厚は30nm程度から300nm程度が好ましい。薄すぎると膜厚制御が困難となり、厚すぎると優れた電気特性が得られないからである。より好ましい膜厚は30nmから60nm程度である。   A silicon film as a semiconductor film is formed in the grain filter 13 and on the silicon oxide film 12 around the grain filter 13, and a source region 15, a drain region 16, and a channel formation region 17 of the semiconductor device are formed on the silicon film. Is formed. The position of a crystal grain boundary (not shown) existing in the silicon film is controlled by the position of the grain filter 13, and the position of the crystal grain boundary is preferably outside the channel formation region 17. That is, the channel formation region 17 is preferably formed of a substantially single crystal semiconductor film. Thereby, the electrical characteristics of the semiconductor device become excellent. A silicon film 18 as a third alignment mark is formed on the silicon oxide film 12. The thickness of the silicon film is preferably about 30 nm to about 300 nm. This is because it is difficult to control the film thickness if it is too thin, and excellent electrical characteristics cannot be obtained if it is too thick. A more preferable film thickness is about 30 nm to 60 nm.

本発明の半導体装置においては、第三アライメント・マーク18の位置は、第二アライメント・マーク14ではなく、第一アライメント・マーク11の位置を基準に決められている。よって、第二アライメント・マーク14の形状が第三アライメント・マーク18形成前に変化してしまった場合でも、第三アライメント・マーク18と半導体膜、すなわち大粒径の略単結晶半導体膜を、第一アライメント・マーク11の位置を基準として所望の位置に形成することができる。第一アライメント・マーク11が存在するので、グレイン・フィルタ13を形成した後は、第二アライメント・マーク14を使用しなくても良いのである。   In the semiconductor device of the present invention, the position of the third alignment mark 18 is determined based on the position of the first alignment mark 11, not the second alignment mark 14. Therefore, even when the shape of the second alignment mark 14 has changed before the formation of the third alignment mark 18, the third alignment mark 18 and the semiconductor film, that is, the substantially single crystal semiconductor film having a large grain size, The first alignment mark 11 can be formed at a desired position with reference to the position. Since the first alignment mark 11 exists, the second alignment mark 14 need not be used after the grain filter 13 is formed.

略単結晶珪素膜であるソース領域15、ドレイン領域16、チャネル形成領域17上にゲート絶縁膜としての酸化珪素膜19が形成されており、ゲート絶縁膜としての酸化珪素膜19上にゲート電極20と第四アライメント・マーク21が形成されている。ゲート電極20の材質は、例えば金属膜や不純物が注入された半導体膜である。第四アライメント・マーク21の位置は、第一アライメント・マーク11の位置を基準に決められている。   A silicon oxide film 19 as a gate insulating film is formed on the source region 15, the drain region 16, and the channel forming region 17 that are substantially single crystal silicon films, and a gate electrode 20 is formed on the silicon oxide film 19 as a gate insulating film. And a fourth alignment mark 21 is formed. The material of the gate electrode 20 is, for example, a metal film or a semiconductor film into which impurities are implanted. The position of the fourth alignment mark 21 is determined based on the position of the first alignment mark 11.

これにより、ゲート電極20及びチャネル形成領域17とグレイン・フィルタ13との位置関係精度が良くなる。すなわち、チャネル形成領域17と半導体膜の結晶粒界の位置関係精度が良くなるので、チャネル形成領域17には結晶粒界が含まれず、チャネル形成領域は略単結晶半導体膜で形成される。よって、優れた電気特性を持つ半導体装置となる。   Thereby, the positional relationship accuracy between the gate electrode 20 and the channel formation region 17 and the grain filter 13 is improved. That is, since the positional relationship accuracy between the channel formation region 17 and the crystal grain boundary of the semiconductor film is improved, the channel formation region 17 does not include a crystal grain boundary, and the channel formation region is formed of a substantially single crystal semiconductor film. Therefore, the semiconductor device has excellent electrical characteristics.

層間絶縁膜としての酸化珪素膜22が形成されており、ソース電極23とドレイン電極24が形成されている。ソース電極23とドレイン電極24の材質は、例えば金属膜や不純物が注入された半導体膜である。また、ソース電極23とドレイン電極24は、略単結晶珪素膜に形成されたソース領域15とドレイン領域16にそれぞれ接続されている。   A silicon oxide film 22 as an interlayer insulating film is formed, and a source electrode 23 and a drain electrode 24 are formed. The material of the source electrode 23 and the drain electrode 24 is, for example, a metal film or a semiconductor film into which impurities are implanted. The source electrode 23 and the drain electrode 24 are connected to a source region 15 and a drain region 16 formed in a substantially single crystal silicon film, respectively.

このように、実施例1の半導体装置では、基板上に第一アライメント・マークが存在し、略単結晶半導体膜にチャネル形成領域が形成されているので、優れた電気特性を示す半導体装置となる。   As described above, in the semiconductor device of Example 1, the first alignment mark exists on the substrate, and the channel formation region is formed in the substantially single crystal semiconductor film. Therefore, the semiconductor device exhibits excellent electrical characteristics. .

(実施例2)
図2は、本発明の実施例2としての半導体装置についての説明図である。
(Example 2)
FIG. 2 is an explanatory diagram of a semiconductor device as a second embodiment of the present invention.

実施例1と異なるのは、石英基板10上の第一アライメント・マーク11と同一層に遮光膜11bが存在する点のみである。遮光膜11bには石英基板10を介して半導体膜へ入射する光を遮蔽する役割がある。この遮光膜11bによって、半導体膜中における光によるキャリアの発生を抑制することができ、光リーク電流を低減することができる。   The difference from the first embodiment is only that the light shielding film 11b exists in the same layer as the first alignment mark 11 on the quartz substrate 10. The light shielding film 11 b has a role of shielding light incident on the semiconductor film through the quartz substrate 10. With this light shielding film 11b, generation of carriers due to light in the semiconductor film can be suppressed, and light leakage current can be reduced.

遮光膜11bは第一アライメント・マーク11と同一材質から成る。材質は、Ti、Cr、W、Ta、Mo、Pd等の少なくとも一つを含む金属或いは金属シリサイド膜が好ましい。膜厚は100nmから500nm程度が好ましい。膜厚100nm以下になると、遮光性が悪くなり、半導体装置に光リーク電流が流れやすくなってしまう。   The light shielding film 11 b is made of the same material as the first alignment mark 11. The material is preferably a metal or metal silicide film containing at least one of Ti, Cr, W, Ta, Mo, Pd and the like. The film thickness is preferably about 100 nm to 500 nm. When the film thickness is 100 nm or less, the light shielding property is deteriorated, and the light leakage current easily flows through the semiconductor device.

また、遮光膜11bと同一層に第一アライメント・マーク11があり、第一アライメント・マーク11の位置を基準として第三アライメント・マーク18の位置が決められている。すなわち、遮光膜11bと半導体膜の位置関係精度が良く、遮光膜11bによって半導体膜へ入射する光を効率よく遮蔽することができる。   Further, the first alignment mark 11 is provided in the same layer as the light shielding film 11b, and the position of the third alignment mark 18 is determined based on the position of the first alignment mark 11. That is, the positional relationship accuracy between the light shielding film 11b and the semiconductor film is good, and the light incident on the semiconductor film can be efficiently shielded by the light shielding film 11b.

(実施例3)
図3は、本発明の実施例3としての半導体装置の製造方法についての説明図である。
(Example 3)
FIG. 3 is an explanatory diagram for a method of manufacturing a semiconductor device as a third embodiment of the present invention.

図3(a)に示すように、基板としての石英基板30上に、スパッタリング等により、Ti、Cr、W、Ta、Mo、Pd等の少なくとも一つを含む金属或いは金属シリサイド膜を、膜厚100nmから500nm程度に形成する。そして、フォト・リソグラフィ法によって前記金属或いは金属シリサイド膜を島状に加工し、第一アライメント・マーク31と遮光膜31bを形成する。遮光膜31bは半導体装置の用途によっては無くすこともできる。   As shown in FIG. 3A, a metal or metal silicide film containing at least one of Ti, Cr, W, Ta, Mo, Pd, etc. is formed on a quartz substrate 30 as a substrate by sputtering or the like. It is formed to a thickness of about 100 nm to 500 nm. Then, the metal or metal silicide film is processed into an island shape by photolithography to form the first alignment mark 31 and the light shielding film 31b. The light shielding film 31b can be eliminated depending on the application of the semiconductor device.

前記石英基板30と第一アライメント・マーク31と遮光膜31bの上に、第一絶縁膜としての酸化珪素膜32を形成する。低圧化学気相堆積法(LPCVD法)により、TEOSを原料として、膜厚800nmの酸化珪素膜を形成する。堆積方法はLPCVD法以外でも良く、プラズマ化学気相堆積法(PECVD法)等を用いても良い。また、膜厚は500nmから1.5μm程度であれば好ましい。   A silicon oxide film 32 as a first insulating film is formed on the quartz substrate 30, the first alignment mark 31, and the light shielding film 31b. A silicon oxide film having a thickness of 800 nm is formed using TEOS as a raw material by low pressure chemical vapor deposition (LPCVD). The deposition method may be other than LPCVD, and plasma chemical vapor deposition (PECVD) may be used. The film thickness is preferably about 500 nm to 1.5 μm.

次に、図3(b)に示すように、前記第一絶縁膜32に対して、凹部33と第二アライメント・マーク34を形成する。第二アライメント・マーク34の位置は、第一アライメント・マーク31の位置を基準に決められている。凹部33は、直径が1μm、深さが第一絶縁膜の膜厚と同じ800nm程度の円筒状にする。凹部33は上記以外にも、直径または一辺が0.75μm以上1.5μm以下程度の円筒状または角柱状でも良い。凹部33の深さは第一絶縁膜32の膜厚程度、または1μm以上が好ましい。第二アライメント・マーク34の形状は、一辺が1μm以上で深さは凹部と同程度の角柱状が好ましい。   Next, as shown in FIG. 3B, a recess 33 and a second alignment mark 34 are formed in the first insulating film 32. The position of the second alignment mark 34 is determined based on the position of the first alignment mark 31. The recess 33 has a cylindrical shape with a diameter of 1 μm and a depth of about 800 nm, which is the same as the thickness of the first insulating film. In addition to the above, the recess 33 may have a cylindrical shape or a prism shape with a diameter or one side of about 0.75 μm to 1.5 μm. The depth of the recess 33 is preferably about the thickness of the first insulating film 32 or 1 μm or more. The shape of the second alignment mark 34 is preferably a prismatic shape having a side of 1 μm or more and a depth similar to that of the recess.

次に、図3(c)に示すように、前記第一絶縁膜32と凹部33と第二アライメント・マーク34上に、低圧化学気相堆積法(LPCVD法)やプラズマ化学気相堆積法(PECVD法)等により、第二絶縁膜としての酸化珪素膜35を形成する。第二絶縁膜35の形成により、凹部33の穴径を小さくし、これをグレイン・フィルタ36とする。グレイン・フィルタ36は、直径50nm以上150nm以下程度、深さ750nm程度以上の円筒状に形成することが好適である。ここでは、TEOSを原料としたLPCVD法により、酸化珪素膜を膜厚600nm形成し、直径100nm程度で深さ900nm程度の円筒状のグレイン・フィルタを形成した。なお、グレイン・フィルタ36は、円筒状以外の形状(例えば、角柱状など)としてもよい。このグレイン・フィルタ36は、後に行う半導体膜の結晶化を行う際の起点となるべき起点部であり、かつ1つの結晶核のみを成長させるための穴である。ここで、第二絶縁膜35を形成したことにより、第二アライメント・マーク34の穴径は小さくなっている。直径1μmの凹部が直径100nmのグレイン・フィルタになった場合、直径が0.9μm小さくなっている。すなわち、第二アライメント・マークの大きさも同程度小さくなっている。よって、第二アライメント・マークの一辺が1μmであった場合、第二アライメント・マークの一辺は100nm程度になってしまい、一辺が数μm程度あったとしても数%から数十%程度形状が小さくなってしまう。   Next, as shown in FIG. 3C, a low pressure chemical vapor deposition method (LPCVD method) or a plasma chemical vapor deposition method (LPCVD method) (on the first insulating film 32, the recess 33, and the second alignment mark 34). A silicon oxide film 35 as a second insulating film is formed by PECVD) or the like. By forming the second insulating film 35, the hole diameter of the recess 33 is reduced, and this is used as the grain filter 36. The grain filter 36 is preferably formed in a cylindrical shape having a diameter of about 50 nm to 150 nm and a depth of about 750 nm. Here, a silicon oxide film having a thickness of 600 nm is formed by LPCVD using TEOS as a raw material, and a cylindrical grain filter having a diameter of about 100 nm and a depth of about 900 nm is formed. The grain filter 36 may have a shape other than a cylindrical shape (for example, a prism shape). The grain filter 36 is a starting point portion to be a starting point when crystallization of a semiconductor film to be performed later, and is a hole for growing only one crystal nucleus. Here, since the second insulating film 35 is formed, the hole diameter of the second alignment mark 34 is reduced. When a concave portion having a diameter of 1 μm becomes a grain filter having a diameter of 100 nm, the diameter is reduced by 0.9 μm. That is, the size of the second alignment mark is also reduced to the same extent. Therefore, if one side of the second alignment mark is 1 μm, one side of the second alignment mark is about 100 nm, and even if the side is about several μm, the shape is small from about several percent to several tens of percent. turn into.

次に、図3(d)に示すように、LPCVD法などの製膜法によって、第二絶縁膜35とグレイン・フィルタ36と第二アライメント・マーク34上に半導体膜としての非晶質珪素膜37を形成する。この半導体膜37の膜厚は、50nm以上300nm以下にする。なお、半導体膜37としては、非晶質珪素膜に代えて、多結晶珪素膜を形成してもよい。   Next, as shown in FIG. 3D, an amorphous silicon film as a semiconductor film is formed on the second insulating film 35, the grain filter 36, and the second alignment mark 34 by a film forming method such as LPCVD. 37 is formed. The thickness of the semiconductor film 37 is 50 nm or more and 300 nm or less. As the semiconductor film 37, a polycrystalline silicon film may be formed instead of the amorphous silicon film.

ここで半導体膜37は、前記グレイン・フィルタ36を十分に埋め込む程度の膜厚が必要であり、例えばグレイン・フィルタの直径が50nmであれば、半導体膜の膜厚は30nm程度以上必要となる。仮にこれより薄い半導体膜を堆積した場合には、前記グレイン・フィルタが十分に埋め込まれず、隙間ができてしまう。またグレイン・フィルタの直径を50nmより更に小さくした場合には、原理的に半導体膜の膜厚を薄くすることができるが、このような小さな直径のグレイン・フィルタを安定的に形成することは製造プロセス上非常に困難であり、更に半導体膜の堆積時にはグレイン・フィルタ内部まで十分に半導体を供給することができない。これらのことから、後に述べる半導体膜の略単結晶粒成長を安定的に行うためには、半導体膜37の最小膜厚は30nmとなる。最小膜厚は30nmであるが、半導体膜の結晶成長は半導体膜の膜厚が厚い方が良好に行うことができる。本願発明者らの実験では、半導体膜37の膜厚が50nm以上であれば、良好な結晶化を行うことができる。   Here, the semiconductor film 37 needs to have a thickness sufficient to embed the grain filter 36. For example, if the diameter of the grain filter is 50 nm, the thickness of the semiconductor film needs to be about 30 nm or more. If a semiconductor film thinner than this is deposited, the grain filter is not sufficiently embedded, and a gap is formed. In addition, when the diameter of the grain filter is made smaller than 50 nm, the thickness of the semiconductor film can be reduced in principle, but it is possible to stably form such a grain filter with a small diameter. The process is very difficult, and further, the semiconductor cannot be sufficiently supplied to the inside of the grain filter when the semiconductor film is deposited. For these reasons, the minimum film thickness of the semiconductor film 37 is 30 nm in order to stably perform substantially single crystal grain growth of the semiconductor film described later. Although the minimum film thickness is 30 nm, the crystal growth of the semiconductor film can be performed better when the semiconductor film is thicker. In the experiments by the present inventors, if the thickness of the semiconductor film 37 is 50 nm or more, good crystallization can be performed.

半導体膜の膜厚が厚い方が大きい略単結晶粒を形成することができる。本願発明者らの実験では、半導体膜厚が50nmの場合には最大結晶粒径は約3.0μmであったが、半導体膜厚を100nmとすると最大結晶粒径は約4.0μmとなり、半導体膜厚を250nmとすると最大結晶粒径は約6.5μmとなった。この様に、半導体膜の膜厚が厚い方が大きい結晶粒を形成することができるが、厚くし過ぎると問題が出てくる。まず、装置の制約上、堆積できる膜厚には上限がある。膜厚を厚くし過ぎると、膜が剥がれてしまう可能性がある。また、膜厚を厚く形成すると膜形成に時間がかかり、生産性が低下する。更に、結晶化の為の熱処理装置に負担がかかり、あまりにも厚すぎると装置の制約上結晶化が十分にできなくなってしまう。本願発明者らの実験では、半導体膜37の最大膜厚は300nm程度である。300nm以下の膜厚であれば、上記の様な問題は発生せず、半導体装置の製造するのに必要十分な大きさの結晶粒を得ることができる。   When the semiconductor film is thicker, larger single crystal grains can be formed. In the experiments of the present inventors, the maximum crystal grain size was about 3.0 μm when the semiconductor film thickness was 50 nm, but the maximum crystal grain size was about 4.0 μm when the semiconductor film thickness was 100 nm. When the film thickness was 250 nm, the maximum crystal grain size was about 6.5 μm. As described above, larger crystal grains can be formed when the semiconductor film is thicker. However, if the semiconductor film is too thick, a problem arises. First, there is an upper limit to the film thickness that can be deposited due to device limitations. If the film thickness is too thick, the film may be peeled off. Further, when the film thickness is increased, it takes time to form the film, and the productivity is lowered. Furthermore, the heat treatment apparatus for crystallization is burdened, and if it is too thick, crystallization cannot be sufficiently performed due to the restrictions of the apparatus. In the experiments by the present inventors, the maximum film thickness of the semiconductor film 37 is about 300 nm. When the film thickness is 300 nm or less, the above-described problems do not occur, and crystal grains having a size sufficient for manufacturing a semiconductor device can be obtained.

次に、図4(a)に示すように、半導体膜としての珪素膜37に対して熱処理としてのレーザ光38の照射を行う。このレーザ照射は、例えば、波長308nm、パルス幅約200ns程度のXeClパルスエキシマレーザを用いて、レーザ光28のエネルギー密度が0.4〜1.5J/cm2 程度となるように行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザ光38は、そのほとんどが珪素膜37の表面付近で吸収される。これは、XeClパルスエキシマレーザ光の波長(308nm)における非晶質珪素の吸収係数が0.139nm-1と比較的に大きいためである。 Next, as shown in FIG. 4A, the silicon film 37 as a semiconductor film is irradiated with a laser beam 38 as a heat treatment. This laser irradiation is preferably performed using, for example, an XeCl pulse excimer laser having a wavelength of 308 nm and a pulse width of about 200 ns so that the energy density of the laser light 28 is about 0.4 to 1.5 J / cm 2. It is. By performing laser irradiation under such conditions, most of the irradiated laser light 38 is absorbed near the surface of the silicon film 37. This is because the absorption coefficient of amorphous silicon at the wavelength of XeCl pulsed excimer laser light (308 nm) is relatively large at 0.139 nm −1 .

ここで、照射するエキシマレーザ光は、従来多く用いられているパルス幅20ns乃至30ns程度のエキシマレーザ光よりも、パルス幅150ns乃至250ns程度のエキシマレーザ光を用いる方が好適である。これは、このような比較的長いパルス幅を有するエキシマレーザ光を照射することにより、珪素膜の溶融時間が顕著に長くなるためである。このことは「Experimental and numerical nanalysis of surface melt dynamics in 200 ns−excimer laser crystallization of a−Si films on glass」(E.Fogarassyら、Thin Solid Films 383、2001、p.48−52)に報告されている。溶融した珪素膜が凝固・結晶化する際の結晶粒の大きさは、結晶成長速度と溶融時間の乗算に依存する。すなわち、前記比較的長いパルス幅を有するエキシマレーザ光を照射することによって珪素膜の溶融時間が長くなると、それに伴って大きな略単結晶粒の形成が可能となる。例えば本願発明者らの実験では、室温の珪素膜試料に対して前記比較的長いパルス幅を有するエキシマレーザ光を照射することによって、例えば珪素膜厚100nmの場合には、直径約4μmの略単結晶粒の形成を確認している。これに対して先に挙げたR.Ishiharaらの文献では、従来の比較的パルス幅の短いエキシマレーザを用いており、珪素膜厚が90nmの時の略単結晶粒の最大粒径は約2.5μmである。これら両者の珪素膜厚は若干異なるものの、前記パルス幅の長いエキシマレーザを用いることによって、数十%程度大きな結晶粒の成長が実現できる。   Here, as the excimer laser light to be irradiated, it is preferable to use an excimer laser light having a pulse width of about 150 ns to 250 ns, rather than an excimer laser light having a pulse width of about 20 ns to 30 ns, which is conventionally used. This is because the melting time of the silicon film is remarkably increased by irradiating the excimer laser light having such a relatively long pulse width. This is reported in “Experimental and numerical narrative of surface melt dynamics in 200 ns-excimer laser crystallisation, in 38 s. Yes. The size of the crystal grains when the molten silicon film is solidified and crystallized depends on the multiplication of the crystal growth rate and the melting time. That is, when the melting time of the silicon film is increased by irradiating the excimer laser beam having a relatively long pulse width, a large substantially single crystal grain can be formed accordingly. For example, in the experiments of the present inventors, by irradiating a silicon film sample at room temperature with the excimer laser light having the relatively long pulse width, for example, in the case of a silicon film thickness of 100 nm, the diameter is about 4 μm. The formation of crystal grains is confirmed. On the other hand, R. mentioned above. In Ishihara et al., A conventional excimer laser having a relatively short pulse width is used, and the maximum grain size of a substantially single crystal grain when the silicon film thickness is 90 nm is about 2.5 μm. Although the silicon film thicknesses of these two are slightly different, by using the excimer laser having a long pulse width, it is possible to realize growth of a crystal grain that is several tens of percent larger.

更に本願発明者らの実験では、前記パルス幅の長いエキシマレーザ照射時に珪素膜試料を200℃程度に加熱しておくことにより、珪素膜厚100nmの試料では略単結晶粒の最大粒径約7μm、同膜厚150nmの試料では約8μmの大結晶粒の形成を確認している。これは、試料を加熱することによって、珪素膜の溶融時間が長くなった為である。エキシマレーザ照射時の珪素膜試料の加熱温度は200℃程度から500℃程度が好ましい。   Furthermore, in the experiments by the inventors of the present application, the silicon film sample is heated to about 200 ° C. during the irradiation with the excimer laser having a long pulse width, so that the maximum single crystal grain size of about 7 μm is obtained in the sample having a silicon film thickness of 100 nm. In the sample with the same film thickness of 150 nm, formation of large crystal grains of about 8 μm was confirmed. This is because the silicon film was melted for a long time by heating the sample. The heating temperature of the silicon film sample during excimer laser irradiation is preferably about 200 ° C. to about 500 ° C.

一方、パルス幅の長いレーザを用いて珪素膜を結晶化する技術は、例えば特開2000-36464や特開平7-283151にも開示されている。しかしながらこれらの技術では、珪素膜に結晶化の起点となる起点部が無く、結晶成長が開始する場所は制御されていない。すなわちパルス幅の長いレーザ光を照射することにより珪素膜の溶融時間は長くなるものの、ランダムな位置に結晶核が発生し、各々の結晶核より結晶粒が成長するため、結果として最終的な結晶粒の大きさは従来に比べて大きな変化は認められない。これに対し本実施例では、グレイン・フィルタを形成することで珪素膜の結晶化の起点部を制御しているため、ここから優先的に結晶成長が始まり、パルス幅の長いレーザ照射によって溶融時間が長くなった効果により、先に述べた通り、従来に比べて数十%大きな結晶粒の形成が実現する。   On the other hand, techniques for crystallizing a silicon film using a laser having a long pulse width are also disclosed in, for example, Japanese Patent Application Laid-Open Nos. 2000-36464 and 7-283151. However, in these techniques, the silicon film does not have a starting point as a starting point for crystallization, and the place where crystal growth starts is not controlled. In other words, irradiation with laser light having a long pulse width increases the melting time of the silicon film, but crystal nuclei are generated at random positions and crystal grains grow from the respective crystal nuclei. There is no significant change in the size of the grains compared to the conventional one. On the other hand, in this embodiment, since the starting point of the crystallization of the silicon film is controlled by forming a grain filter, crystal growth starts preferentially from here, and the melting time is increased by laser irradiation with a long pulse width. Due to the effect of increasing the length, as described above, the formation of crystal grains several tens of percent larger than the conventional one is realized.

上述したレーザ照射の条件は、適宜に選択することにより、珪素膜37を、グレイン・フィルタ36内の内部、特に底部付近には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これにより、レーザ照射後の珪素の結晶成長は、グレイン・フィルタ36内の前記非溶融状態の珪素近傍で先に始まり、珪素膜37の表面付近、すなわち略完全溶融状態の部分へ進行する。   By appropriately selecting the laser irradiation conditions described above, the silicon film 37 is left in an unmelted state inside the grain filter 36, particularly in the vicinity of the bottom, and the other portions are substantially completely melted. To be in a state. As a result, the crystal growth of silicon after the laser irradiation starts first in the vicinity of the unmelted silicon in the grain filter 36 and proceeds to the vicinity of the surface of the silicon film 37, that is, the substantially completely melted portion.

レーザ照射後のグレイン・フィルタ36の内部では、いくつかの結晶粒が発生し得る。このとき、グレイン・フィルタ36の断面寸法(本実施形態では、円の直径)を1個の結晶粒と同程度か少し小さい程度にしておくことにより、グレイン・フィルタ36の上部(開口部)には1個の結晶粒のみが到達するようになる。これにより、珪素膜37の略完全溶融状態の部分では、グレイン・フィルタ36の上部に到達した前記結晶粒を核として結晶成長が進行するようになり、図4(b)に示すように、グレイン・フィルタ36を中心とした珪素の略単結晶粒37aが形成される。   Several crystal grains may be generated inside the grain filter 36 after laser irradiation. At this time, the cross-sectional dimension of the grain filter 36 (in this embodiment, the diameter of a circle) is set to be approximately the same as or slightly smaller than one crystal grain, so that the upper part (opening) of the grain filter 36 is formed. Will reach only one crystal grain. As a result, in the substantially completely melted portion of the silicon film 37, crystal growth proceeds with the crystal grains reaching the upper part of the grain filter 36 as nuclei. As shown in FIG. A substantially single crystal grain 37a of silicon centering on the filter 36 is formed.

図6は、基板30上に形成される珪素の略単結晶粒37aを示す平面図である。同図に示すように、珪素の略単結晶粒37aは、グレイン・フィルタ36を略中心とした範囲に形成される。このような略単結晶粒37aを用いて、以下に述べるように半導体装置を形成する。   FIG. 6 is a plan view showing substantially single crystal grains 37 a of silicon formed on the substrate 30. As shown in the figure, the substantially single crystal grains 37a of silicon are formed in a range having the grain filter 36 as a substantial center. Using such substantially single crystal grains 37a, a semiconductor device is formed as described below.

次に、図4(c)に示すように、フォト・リソグラフィ法によって、前記半導体膜37及び略単結晶粒37aを島状に加工し、第三アライメント・マーク37bと島状の略単結晶膜37cを形成する。ここで、第三アライメント・マーク37bの位置は、第一アライメント・マーク31の位置を基準に決められている。第二アライメント・マーク34は、第二絶縁膜35の形成によって形状が変わっている為、第二アライメント・マーク34の位置を基準に第三アライメント・マーク37bの位置を決めると、第三アライメント・マーク37bの位置が所望の位置に精度よく形成できない。第二絶縁膜の形成によって、第二アライメント・マークの形状が1μm程度変わってしまうと、それだけアライメント精度が悪くなり、半導体膜を所望の位置に形成できない。本発明では、基板上に第一アライメント・マーク31を形成しているので、第三アライメント・マーク37bが位置精度良く形成できる。すなわち、略単結晶膜37cを所望の位置に制度良く形成できるのである。   Next, as shown in FIG. 4C, the semiconductor film 37 and the substantially single crystal grains 37a are processed into an island shape by photolithography, and the third alignment mark 37b and the island-like substantially single crystal film are processed. 37c is formed. Here, the position of the third alignment mark 37 b is determined based on the position of the first alignment mark 31. Since the shape of the second alignment mark 34 has changed due to the formation of the second insulating film 35, if the position of the third alignment mark 37b is determined based on the position of the second alignment mark 34, the third alignment mark The position of the mark 37b cannot be accurately formed at a desired position. If the shape of the second alignment mark changes by about 1 μm due to the formation of the second insulating film, the alignment accuracy deteriorates accordingly, and the semiconductor film cannot be formed at a desired position. In the present invention, since the first alignment mark 31 is formed on the substrate, the third alignment mark 37b can be formed with high positional accuracy. That is, the substantially single crystal film 37c can be systematically formed at a desired position.

次に、図5に示すように、ゲート絶縁膜としての酸化珪素膜39を形成する。酸化珪素膜は珪素膜を熱酸化あるいはプラズマ酸化して形成しても良いし、LPCVD法やPECVD法によって堆積しても良い。   Next, as shown in FIG. 5, a silicon oxide film 39 as a gate insulating film is formed. The silicon oxide film may be formed by thermal oxidation or plasma oxidation of a silicon film, or may be deposited by LPCVD or PECVD.

次にゲート電極40と第四アライメント・マーク41を、不純物元素が注入された多結晶珪素膜や、タンタル、アルミニウム等の金属膜等を用いて形成する。第四アライメント・マーク41の位置は第一アライメント・マーク31または第三アライメント・マーク37bの位置を基準に決められる。第二アライメント・マーク34を使用しないので、ゲート電極40は位置制度良く形成される。   Next, the gate electrode 40 and the fourth alignment mark 41 are formed using a polycrystalline silicon film into which an impurity element is implanted, a metal film such as tantalum or aluminum, or the like. The position of the fourth alignment mark 41 is determined based on the position of the first alignment mark 31 or the third alignment mark 37b. Since the second alignment mark 34 is not used, the gate electrode 40 is formed with a good position system.

そして、このゲート電極40をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、半導体膜にソース領域42、ドレイン領域43及びチャネル形成領域44を形成する。例えば、本実施形態では、不純物元素としてリン(P)を打ち込み、その後、熱処理を行って不純物元素を活性化し、N型の半導体装置を形成する。言うまでも無く、P型の半導体装置を形成することもできる。なお、不純物元素の活性化は、XeClエキシマレーザを200mJ/cmから400mJ/cm2程度のエネルギー密度に調整して照射しても良い。ゲート電極40が位置精度良く形成されているので、チャネル形成領域44も略単結晶半導体膜中の所望の位置に形成される。図7に平面図を示す。AA’間の一点鎖線の断面図が図5にあたる。但し、図7にはアライメント・マークとソース電極、ドレイン電極、遮光膜は省略してある。チャネル形成領域44が略単結晶半導体膜37aに形成されていることが分かる。 Then, a source region 42, a drain region 43, and a channel formation region 44 are formed in the semiconductor film by implanting an impurity element serving as a donor or acceptor using the gate electrode 40 as a mask, so-called self-aligned ion implantation. For example, in this embodiment, phosphorus (P) is implanted as an impurity element, and then heat treatment is performed to activate the impurity element to form an N-type semiconductor device. Needless to say, a P-type semiconductor device can also be formed. Note that the impurity element may be activated by irradiating the XeCl excimer laser with an energy density of about 200 mJ / cm to 400 mJ / cm 2 . Since the gate electrode 40 is formed with high positional accuracy, the channel formation region 44 is also formed at a desired position in the substantially single crystal semiconductor film. FIG. 7 shows a plan view. A cross-sectional view taken along the alternate long and short dash line between AA ′ corresponds to FIG. However, in FIG. 7, the alignment mark, the source electrode, the drain electrode, and the light shielding film are omitted. It can be seen that the channel formation region 44 is formed in the substantially single crystal semiconductor film 37a.

その後、層間絶縁膜としての酸化珪素膜45をLPCVD法やPECVD法等によって形成する。次に、前記層間絶縁膜45、ゲート絶縁膜39を貫通してソース領域42及びドレイン領域43のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内に、スパッタリング法などの製膜法によってアルミニウム、タングステン等の金属を埋め込み、パターニングすることによって、ソース電極46及びドレイン電極47を形成する。以上に説明した製造方法によって、図5に示すような本実施例2の半導体装置が形成される。   Thereafter, a silicon oxide film 45 as an interlayer insulating film is formed by LPCVD, PECVD, or the like. Next, contact holes are formed through the interlayer insulating film 45 and the gate insulating film 39 to reach the source region 42 and the drain region 43, and aluminum is formed in these contact holes by a film forming method such as a sputtering method. A source electrode 46 and a drain electrode 47 are formed by embedding and patterning a metal such as tungsten. By the manufacturing method described above, the semiconductor device of Example 2 as shown in FIG. 5 is formed.

このように、実施例3の半導体装置では、基板上に第一アライメント・マークを形成し、この第一アライメント・マークの位置を基準にグレイン・フィルタ、半導体膜、ゲート電極、チャネル形成領域の位置を決めているので、各層を所望の位置に形成することができる。よって、略単結晶半導体膜にチャネル形成領域を形成することができ、優れた電気特性を示す半導体装置を形成することができる。   Thus, in the semiconductor device of Example 3, the first alignment mark is formed on the substrate, and the position of the grain filter, the semiconductor film, the gate electrode, and the channel formation region is based on the position of the first alignment mark. Therefore, each layer can be formed at a desired position. Therefore, a channel formation region can be formed in a substantially single crystal semiconductor film, and a semiconductor device having excellent electrical characteristics can be formed.

(実施例4)
図8に、本発明に係る液晶装置の例として液晶表示装置100を示す。
(Example 4)
FIG. 8 shows a liquid crystal display device 100 as an example of the liquid crystal device according to the present invention.

図8に示すように、液晶装置100は、TFT1が形成された側の素子基板52と対向基板53とが対向配置され、これらの素子基板(アクティブマトリクス基板)52と対向基板53との間に誘電率異方性が正の液晶からなる液晶層(図示省略)が封入されている。   As shown in FIG. 8, in the liquid crystal device 100, the element substrate 52 on the side where the TFT 1 is formed and the counter substrate 53 are arranged to face each other, and between these element substrate (active matrix substrate) 52 and the counter substrate 53. A liquid crystal layer (not shown) made of liquid crystal having positive dielectric anisotropy is enclosed.

液晶表示装置100は、互いに交差してなる多数のソース線(走査線)54及び多数のゲート線(データ線)55を有する画素回路が形成された表示画素領域と、これらソース線54及びゲート線55に駆動信号をそれぞれ供給するための駆動回路が形成された駆動回路領域とから構成されている。   The liquid crystal display device 100 includes a display pixel region in which a pixel circuit having a large number of source lines (scanning lines) 54 and a large number of gate lines (data lines) 55 that intersect with each other, and the source lines 54 and the gate lines. And a drive circuit region in which drive circuits for supplying drive signals to 55 are formed.

素子基板52の内面側に配された各ソース線54と各ゲート線55の交差部には、対応する各画素電極57(負荷)のスイッチング動作を行うTFT1が形成されている。別言すると、マトリクス状に配置された各画素に1つのTFT1と1つの画素電極57とが設けられている。また、対向基板53の内面側全面には、多数の画素がマトリクス状に配列されてなる表示画素領域の全体にわたって一つの共通電極58が形成されている。   At the intersection of each source line 54 and each gate line 55 arranged on the inner surface side of the element substrate 52, a TFT 1 that performs a switching operation of each corresponding pixel electrode 57 (load) is formed. In other words, one TFT 1 and one pixel electrode 57 are provided for each pixel arranged in a matrix. A common electrode 58 is formed on the entire inner surface of the counter substrate 53 over the entire display pixel region in which a large number of pixels are arranged in a matrix.

一方、TFT1に接続された画素の駆動を制御する駆動回路(ソースドライバ)60、61は、TFT1と同様に素子基板52の内面側に形成されており、図示せぬ多数のTFTを含んで構成されている。この駆動回路60、61には、制御回路(図示略)から制御信号が供給されており、この制御信号に基づいて各TFT1を駆動するための駆動信号(走査信号)を生成する。また、TFT1に接続された画素の駆動を制御するためのもう一つの駆動回路(ゲートドライバ)62、63も駆動回路60、61と同様、多数のTFTを含んで構成され、供給される制御信号から各TFT1を駆動するための駆動信号(データ信号)を生成する。   On the other hand, the drive circuits (source drivers) 60 and 61 for controlling the drive of the pixels connected to the TFT 1 are formed on the inner surface side of the element substrate 52 like the TFT 1 and include a large number of TFTs (not shown). Has been. The drive circuits 60 and 61 are supplied with a control signal from a control circuit (not shown), and generate a drive signal (scanning signal) for driving each TFT 1 based on the control signal. Also, another drive circuit (gate driver) 62 and 63 for controlling the drive of the pixel connected to the TFT 1 is configured to include a large number of TFTs as in the drive circuits 60 and 61 and is supplied. Drive signals (data signals) for driving the TFTs 1 are generated.

(実施例5)
図9は、本発明に係る電子機器の例を示す図である。本発明に係る電子機器は、上述のようにTFTを形成して得られた、本発明に係る半導体装置であるアクティブマトリクス基板を備えることを特徴とする。
(Example 5)
FIG. 9 is a diagram showing an example of an electronic apparatus according to the present invention. An electronic apparatus according to the present invention includes an active matrix substrate which is a semiconductor device according to the present invention obtained by forming a TFT as described above.

図9(a)は本発明の製造方法によって製造される半導体装置等が搭載された携帯電話の例であり、当該携帯電話230は、液晶表示装置(表示パネル)100、アンテナ部231、音声出力部232、音声入力部233及び操作部234を備えている。本発明の半導体装置の製造方法は、例えば表示パネル100や内蔵される集積回路に設けられる半導体装置の製造に適用される。   FIG. 9A shows an example of a mobile phone on which a semiconductor device or the like manufactured by the manufacturing method of the present invention is mounted. The mobile phone 230 includes a liquid crystal display device (display panel) 100, an antenna unit 231, an audio output. A unit 232, a voice input unit 233, and an operation unit 234. The method for manufacturing a semiconductor device of the present invention is applied to the manufacture of a semiconductor device provided in, for example, the display panel 100 or a built-in integrated circuit.

図9(b)は本発明の製造方法によって製造される半導体装置等が搭載されたビデオカメラの例であり、当該ビデオカメラ240は、電気光学装置(表示パネル)100、受像部241、操作部242及び音声入力部243を備えている。本発明の半導体装置の製造方法は、例えば表示パネル100や内蔵される集積回路に設けられる半導体装置の製造に適用される。   FIG. 9B shows an example of a video camera on which a semiconductor device or the like manufactured by the manufacturing method of the present invention is mounted. The video camera 240 includes an electro-optical device (display panel) 100, an image receiving unit 241, and an operation unit. 242 and a voice input unit 243 are provided. The method for manufacturing a semiconductor device of the present invention is applied to the manufacture of a semiconductor device provided in, for example, the display panel 100 or a built-in integrated circuit.

図9(c)は本発明の製造方法によって製造される半導体装置等が搭載された携帯型パーソナルコンピュータの例であり、当該コンピュータ250は、電気光学装置(表示パネル)100、カメラ部251及び操作部252を備えている。本発明の半導体装置の製造方法は、例えば表示パネル100や内蔵される集積回路に設けられる半導体装置の製造に適用される。   FIG. 9C shows an example of a portable personal computer on which a semiconductor device or the like manufactured by the manufacturing method of the present invention is mounted. The computer 250 includes an electro-optical device (display panel) 100, a camera unit 251, and an operation. Part 252. The method for manufacturing a semiconductor device of the present invention is applied to the manufacture of a semiconductor device provided in, for example, the display panel 100 or a built-in integrated circuit.

図9(d)は本発明の製造方法によって製造される半導体装置等が搭載されたヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ260は、電気光学装置(表示パネル)100、バンド部261及び光学系収納部262を備えている。本発明の半導体装置の製造方法は、例えば表示パネル100や内蔵される集積回路に設けられる半導体装置の製造に適用される。   FIG. 9D shows an example of a head-mounted display on which a semiconductor device or the like manufactured by the manufacturing method of the present invention is mounted. The head-mounted display 260 includes an electro-optical device (display panel) 100, a band unit 261, and the like. An optical system storage unit 262 is provided. The method for manufacturing a semiconductor device of the present invention is applied to the manufacture of a semiconductor device provided in, for example, the display panel 100 or a built-in integrated circuit.

図9(e)は本発明の製造方法によって製造される半導体装置等が搭載されたリア型プロジェクターの例であり、当該プロジェクター270は、電気光学装置(光変調器)100、光源272、合成光学系273、ミラー274、275を筐体271内に備えている。本発明の半導体装置の製造方法は、例えば光変調器100や内蔵される回路に設けられる半導体装置の製造に適用される。   FIG. 9E shows an example of a rear projector on which a semiconductor device or the like manufactured by the manufacturing method of the present invention is mounted. The projector 270 includes an electro-optical device (light modulator) 100, a light source 272, and combined optics. A system 273 and mirrors 274 and 275 are provided in the housing 271. The semiconductor device manufacturing method of the present invention is applied to the manufacture of a semiconductor device provided in, for example, the optical modulator 100 or a built-in circuit.

図9(f)は本発明の製造方法によって製造される半導体装置等が搭載されたフロント型プロジェクターの例であり、当該プロジェクター280は、電気光学装置(画像表示源)100及び光学系281を筐体282内に備え、画像をスクリーン283に表示可能になっている。本発明の半導体装置の製造方法は、例えば画像表示源100や内蔵される集積回路に設けられる半導体装置の製造に適用される。   FIG. 9F shows an example of a front projector on which a semiconductor device or the like manufactured by the manufacturing method of the present invention is mounted. The projector 280 includes an electro-optical device (image display source) 100 and an optical system 281. It is provided in the body 282 and can display an image on the screen 283. The semiconductor device manufacturing method of the present invention is applied to, for example, the manufacture of a semiconductor device provided in the image display source 100 or an integrated circuit incorporated therein.

上記例に限らず本発明に係る半導体装置の製造方法は、あらゆる電子機器の製造に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ICカードなどにも適用することができる。   The method for manufacturing a semiconductor device according to the present invention is not limited to the above example, and can be applied to the manufacture of any electronic device. For example, the present invention can be applied to a fax machine with a display function, a digital camera finder, a portable TV, a DSP device, a PDA, an electronic notebook, an electric bulletin board, an advertisement display, an IC card, and the like.

なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。例えば、上述した実施形態では、半導体膜の一例として珪素膜を採り上げて説明していたが、半導体膜はこれに限定されるものではない。また、上述した実施形態では、本発明に係る半導体装置の一例として、TFT(半導体素子)を備えるアクティブマトリクス基板を採り上げて説明していたが、半導体装置はこれに限定されるものではなく、他の素子(例えば、薄膜ダイオード等)を備えるものであってもよい。また、TFTとして、トップゲート型の構造を例示したが、ボトムゲート型のTFTも同様に用いることができる。   The present invention is not limited to the above-described embodiments, and various modifications and changes can be made within the scope of the gist of the present invention. For example, in the above-described embodiments, a silicon film is taken as an example of the semiconductor film, but the semiconductor film is not limited to this. In the above-described embodiment, an active matrix substrate including a TFT (semiconductor element) is taken as an example of the semiconductor device according to the present invention. However, the semiconductor device is not limited to this, and other These elements (for example, thin film diodes) may be provided. Further, although a top gate type structure is exemplified as the TFT, a bottom gate type TFT can also be used similarly.

以上説明したように、本発明によれば、大粒径の略単結晶粒に半導体装置のチャネル形成領域がアライメント精度良く形成されている半導体装置を提供することができるので、電気特性の優れた半導体装置を得ることができる。   As described above, according to the present invention, it is possible to provide a semiconductor device in which a channel formation region of a semiconductor device is formed with high alignment accuracy in a substantially single crystal grain having a large grain size, and thus has excellent electrical characteristics. A semiconductor device can be obtained.

本発明に係る半導体装置は、液晶表示装置のスイッチング素子として、あるいは有機EL表示装置の駆動素子として利用することができる。   The semiconductor device according to the present invention can be used as a switching element of a liquid crystal display device or a drive element of an organic EL display device.

また、これらの表示装置は、種々の電子機器に適用可能である。例としては、携帯電話の表示部、ビデオカメラのファインダや表示部、携帯型パーソナルコンピュータ(所謂PDA)の表示部、ヘッドマウントディスプレイの画像表示源、リア型及びフロント型プロジェクターの画像表示源等が挙げられる。   These display devices can be applied to various electronic devices. Examples include mobile phone display units, video camera viewfinders and display units, portable personal computer (so-called PDA) display units, head mounted display image display sources, rear and front projector image display sources, and the like. Can be mentioned.

本発明の半導体装置を使用した表示装置は、上述した例に限らずアクティブ型あるいはパッシブマトリクス型の、液晶表示装置及び有機EL表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。   The display device using the semiconductor device of the present invention is not limited to the above-described example, and can be applied to any electronic apparatus to which an active or passive matrix liquid crystal display device and organic EL display device can be applied. For example, in addition to this, it can also be used for a fax machine with a display function, a finder for a digital camera, a portable TV, an electronic notebook, an electric bulletin board, a display for advertisements, and the like.

本発明の実施例1に示す半導体装置の断面図である。It is sectional drawing of the semiconductor device shown in Example 1 of this invention. 本発明の実施例2に示す半導体装置の断面図である。It is sectional drawing of the semiconductor device shown in Example 2 of this invention. 本発明の実施例3に示す半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the semiconductor device shown in Example 3 of this invention. 本発明の実施例3に示す半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the semiconductor device shown in Example 3 of this invention. 本発明の実施例3に示す半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the semiconductor device shown in Example 3 of this invention. 本発明の実施例3に示す半導体装置の製造方法を説明する平面図である。It is a top view explaining the manufacturing method of the semiconductor device shown in Example 3 of this invention. 本発明の実施例3に示す半導体装置の製造方法を説明する平面図である。It is a top view explaining the manufacturing method of the semiconductor device shown in Example 3 of this invention. 本発明の実施例4に示す液晶装置の接続図である。It is a connection diagram of the liquid crystal device shown in Example 4 of the present invention. 本発明の実施例5に示す電子機器を示す図である。It is a figure which shows the electronic device shown in Example 5 of this invention.

符号の説明Explanation of symbols

1・・・TFT
10、30・・・基板
11、31・・・第一アライメント・マーク
11b、31b・・・遮光膜
12・・・絶縁膜
13、36・・・グレイン・フィルタ
14、34・・・第二アライメント・マーク
15、42・・・ソース領域
16、43・・・ドレイン領域
17、44・・・チャネル形成領域
18・・・第三アライメント・マーク
19、39・・・ゲート絶縁膜
20、40・・・ゲート電極
21、41・・・第四アライメント・マーク
22、45・・・層間絶縁膜
23、46・・・ソース電極
24、47・・・ドレイン電極
32・・・第一絶縁膜
33・・・凹部
35・・・第二絶縁膜
37・・・半導体膜
37a・・・略単結晶粒
37b・・・第三アライメント・マーク
37c・・・島状の略単結晶膜
38・・・レーザ光
52・・・素子基板
53・・・対向基板
54・・・走査線
55・・・ゲート線
57・・・画素電極
58・・・共通電極
60、61、62、63・・・駆動回路
100・・・液晶表示装置
230・・・携帯電話
231・・・アンテナ部
232・・・音声出力部
233、243・・・音声入力部
234、242、252・・・操作部
240・・・ビデオカメラ
241・・・受像部
250・・・コンピュータ
251・・・カメラ部
260・・・ヘッドマウントディスプレイ
261・・・バンド部
262・・・光学系収納部
270、280・・・プロジェクター
271、282・・・筐体
272・・・光源
273・・・合成光学系
274、275・・・ミラー
281・・・光学系
283・・・スクリーン
1 ... TFT
10, 30 ... Substrate 11, 31 ... First alignment mark 11b, 31b ... Light shielding film 12 ... Insulating film 13, 36 ... Grain filter 14, 34 ... Second alignment Marks 15, 42 ... Source regions 16, 43 ... Drain regions 17, 44 ... Channel formation region 18 ... Third alignment marks 19, 39 ... Gate insulating films 20, 40 ... Gate electrodes 21, 41 ... fourth alignment marks 22, 45 ... interlayer insulating films 23, 46 ... source electrodes 24, 47 ... drain electrodes 32 ... first insulating film 33 ... · Recess 35 · · · Second insulating film 37 · · · Semiconductor film 37a · · · substantially single crystal grain 37b · · · third alignment mark 37c · · · island-like substantially single crystal film 38 · · · laser light 52... Element substrate 5 ... counter substrate 54 ... scanning line 55 ... gate line 57 ... pixel electrode 58 ... common electrodes 60, 61, 62, 63 ... drive circuit 100 ... liquid crystal display device 230 .. Mobile phone 231... Antenna unit 232... Audio output unit 233, 243... Audio input unit 234 242 252... Operation unit 240. .. Computer 251... Camera unit 260... Head mounted display 261... Band unit 262... Optical system storage unit 270, 280. 273: Synthetic optical system 274, 275 ... Mirror 281 ... Optical system 283 ... Screen

Claims (6)

アライメント・マークが形成された基板と、
前記基板と前記アライメント・マーク上に形成された絶縁膜と、
前記絶縁膜上に形成された大粒径の略単結晶半導体膜と、を備え、
前記略単結晶半導体膜にチャネル形成領域が形成されていることを特徴とする半導体装置。
A substrate on which an alignment mark is formed;
An insulating film formed on the substrate and the alignment mark;
A substantially single crystal semiconductor film having a large grain size formed on the insulating film,
A semiconductor device, wherein a channel formation region is formed in the substantially single crystal semiconductor film.
前記アライメント・マークと同じ層に形成された遮光膜を備え、前記基板を介して前記半導体膜へ入射する光が前記遮光膜によって遮蔽されるように構成されている、請求項2に記載の半導体装置。   The semiconductor according to claim 2, further comprising: a light shielding film formed in the same layer as the alignment mark, and configured to shield light incident on the semiconductor film through the substrate by the light shielding film. apparatus. 請求項1乃至2のいずれか1項に記載の半導体装置を備える液晶装置。   A liquid crystal device comprising the semiconductor device according to claim 1. 請求項1乃至2のいずれか1項に記載の半導体装置を備える電子デバイス。   An electronic device comprising the semiconductor device according to claim 1. 基板上にアライメント・マークを形成する工程と、
前記基板と前記アライメント・マーク上に絶縁膜を形成する工程と、
前記絶縁膜上に大粒径の略単結晶半導体膜を形成する工程と、
前記略単結晶半導体膜にチャネル形成領域を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
Forming alignment marks on the substrate;
Forming an insulating film on the substrate and the alignment mark;
Forming a substantially single crystal semiconductor film having a large grain size on the insulating film;
And a step of forming a channel formation region in the substantially single crystal semiconductor film.
前記アライメント・マークと同じ層に、前記基板を介して前記半導体膜へ入射する光を遮蔽する為の遮光膜を形成する工程を含むことを特徴とする請求項5に記載の半導体装置の製造方法。   6. The method of manufacturing a semiconductor device according to claim 5, further comprising a step of forming a light shielding film for shielding light incident on the semiconductor film through the substrate on the same layer as the alignment mark. .
JP2005153566A 2005-05-26 2005-05-26 Semiconductor device, electro-optical device, electronic device, and manufacturing method of semiconductor device Withdrawn JP2006332314A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005153566A JP2006332314A (en) 2005-05-26 2005-05-26 Semiconductor device, electro-optical device, electronic device, and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005153566A JP2006332314A (en) 2005-05-26 2005-05-26 Semiconductor device, electro-optical device, electronic device, and manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2006332314A true JP2006332314A (en) 2006-12-07

Family

ID=37553693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005153566A Withdrawn JP2006332314A (en) 2005-05-26 2005-05-26 Semiconductor device, electro-optical device, electronic device, and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2006332314A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788551B1 (en) 2006-12-29 2007-12-26 삼성에스디아이 주식회사 Organic electroluminescent display and manufacturing method thereof
US7910919B2 (en) 2006-12-29 2011-03-22 Samsung Mobile Display Co., Ltd. Organic light emitting display and fabricating method thereof
JP2013182274A (en) * 2012-03-02 2013-09-12 Lg Display Co Ltd Liquid crystal display device
WO2019186901A1 (en) * 2018-03-29 2019-10-03 シャープ株式会社 Display device production method
US10884286B2 (en) 2018-10-26 2021-01-05 Seiko Epson Corporation Electro-optical device, method for manufacturing electro-optical device, and member for manufacturing electro-optical device
US11215889B2 (en) 2018-10-26 2022-01-04 Seiko Epson Corporation Electro-optical device, and method of manufacturing electro-optical device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788551B1 (en) 2006-12-29 2007-12-26 삼성에스디아이 주식회사 Organic electroluminescent display and manufacturing method thereof
US7910919B2 (en) 2006-12-29 2011-03-22 Samsung Mobile Display Co., Ltd. Organic light emitting display and fabricating method thereof
US9496321B2 (en) 2006-12-29 2016-11-15 Samsung Display Co., Ltd. Organic light emitting display and method of manufacturing the same
JP2013182274A (en) * 2012-03-02 2013-09-12 Lg Display Co Ltd Liquid crystal display device
JP2015111289A (en) * 2012-03-02 2015-06-18 エルジー ディスプレイ カンパニー リミテッド Liquid crystal display
US9323119B2 (en) 2012-03-02 2016-04-26 Lg Display Co., Ltd. Liquid crystal display device
WO2019186901A1 (en) * 2018-03-29 2019-10-03 シャープ株式会社 Display device production method
US10884286B2 (en) 2018-10-26 2021-01-05 Seiko Epson Corporation Electro-optical device, method for manufacturing electro-optical device, and member for manufacturing electro-optical device
US11215889B2 (en) 2018-10-26 2022-01-04 Seiko Epson Corporation Electro-optical device, and method of manufacturing electro-optical device

Similar Documents

Publication Publication Date Title
JP5997802B2 (en) Semiconductor device
JP4501859B2 (en) Thin film transistor, thin film transistor substrate, electronic device, and method for manufacturing polycrystalline semiconductor thin film
JP4193206B2 (en) Semiconductor thin film manufacturing method, semiconductor device manufacturing method, semiconductor device, integrated circuit, electro-optical device, and electronic apparatus
KR100577795B1 (en) Polycrystalline Silicon Film Formation Method
US7804096B2 (en) Semiconductor device comprising planarized light-shielding island films for thin-film transistors
JP4059095B2 (en) Complementary thin film transistor circuit, electro-optical device, electronic equipment
JP2004006800A (en) Method of manufacturing semiconductor device, semiconductor device, electro-optical device, integrated circuit, electronic equipment
US6911359B2 (en) Method for manufacturing a semiconductor device, semiconductor device, display device, and electronic device
US20040178452A1 (en) Complementary thin film transistor circuit, electro-optical device, and electronic apparatus
JP2006332314A (en) Semiconductor device, electro-optical device, electronic device, and manufacturing method of semiconductor device
JP4433404B2 (en) Semiconductor device, liquid crystal device, electronic device, and manufacturing method of semiconductor device
KR100613162B1 (en) Semiconductor device, electro-optical device, integrated circuit and electronic equipment
JP2007149803A (en) Active matrix substrate manufacturing method, active matrix substrate, electro-optical device, and electronic apparatus
JP3845566B2 (en) Thin film semiconductor device, method for manufacturing the same, and electronic device including the device
JP2007059426A (en) Semiconductor device manufacturing method, electro-optical device, and electronic apparatus
JP2003289040A (en) Semiconductor device manufacturing method, semiconductor device, electro-optical device, and electronic equipment
JP2003289040A5 (en)
JP4155039B2 (en) Thin film transistor, electro-optical device, electronic equipment
JP4085762B2 (en) Semiconductor thin film manufacturing method, semiconductor device manufacturing method, and thin film transistor manufacturing method
JP2007288122A (en) Active matrix substrate manufacturing method, active matrix substrate, electro-optical device, and electronic apparatus
JP4281834B2 (en) Complementary thin film transistor circuit
JP2006049646A (en) Active matrix substrate, electro-optical device, electronic device, and manufacturing method of active matrix substrate
JP2004186206A (en) Semiconductor device manufacturing method, semiconductor device, electro-optical device, and electronic equipment

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080805