JP2006294837A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 パッシベーション膜にさらに保護膜を有する製品でも電解めっきのためのシード層のカバレッジを良好にし、一様なバンプ電極の形成が実現できる半導体装置及びその製造方法を提供する。
【解決手段】 パッシベーション膜１４は、少なくとも電極パッド１２周縁及びガードリング１３の形状を反映させた隆起部１４１，１４２を伴う。パッシベーション膜１４上において、樹脂系の保護膜１５が電極パッド１２周縁による隆起部１４１の外側からガードリング１３による隆起部１４２の内側の領域にわたって形成されている。パッシベーション膜１４による周囲領域１４３及び１４４は、保護膜１５を伸ばさない領域である。周囲領域１４３及び１４４は、後述する電解めっき用シード層のカバレッジを改善するために設けられている。
【選択図】 図１

Description

本発明は、電解めっき法によって形成されるバンプ電極を有する半導体装置及びその製造方法に関する。

ＩＣチップ製品の外部接続端子としてバンプ電極が知られている。定評のあるバンプ電極として例えばＡｕバンプある。Ａｕバンプは電解めっき法による形成が一般化されている。バンプ電極による外部接続は、応力に変形し難く信頼性の高いものとするために、バンプ電極周囲のパッシベーション膜の構成も重要である。パッシベーション膜の最上層にポリイミド膜を設けるのも有効な手段である（例えば特許文献１参照）。

図７は、従来の一例で、半導体チップ製品におけるバンプ領域周辺の断面図である。ＩＣチップ３０は、集積回路側とスクライブの領域側を隔てるように、ガードリング（防湿リング）３３が設けられている。図示のガードリング（防湿リング）３３は、その最上部が示されており、ＩＣチップ３０の最上層配線と同じ層を用いている。従って、電極パッド３２もメタル配線の最上層で形成される。パッシベーション膜３４は、電極パッド３２を除いてＩＣチップ全面に被覆されている。さらに、パッシベーション膜３４上にポリイミド膜３５が形成されており、保護形態を構成している。ポリイミド膜３５は、電極パッド３２及びその周辺を除き、ガードリング３３の内側に形成されている。ポリイミド膜３５は、製品をチップに切り分けるときに塵埃を増大させる懸念からスクライブの領域側には設けない。

破線に示すバンプ電極３７形成時、電極パッド３２上にバリアや密着性を考慮したアンダーバンプメタルと電解めっきのためのシード層（Ａｕ）を含む金属積層３６をウェハ構成上全面に形成する。図示しないが、フォトリソグラフィ技術により電極パッド３２の電気的接続領域及びその周囲部を露出させたバンプ形成用のレジストパターンを形成する。レジストパターンに従って電解めっき法によりＡｕをめっき成長させる。レジストパターン剥離後、めっき成長したバンプ電極３７をマスクにして不要な金属積層３６を除去し、アニールなどを経る。
特開２００３−３３２３４１号公報（図７、図８、段落番号［００２１］〜［００２３］）

上記図７に示すように、ポリイミド膜３５は、パッシベーション膜３４上においてガードリング３３の内側上方に形成されている。これにより、ガードリング３３の段差とポリイミド膜３５の縁部の段差とで起伏が激しく、Ｖ字形溝３８ができ易い。これにより、金属積層３６の段差被覆性の劣化（カバレッジ不足）が懸念される。金属積層３６は、その上面に電解めっき用のシード層（Ａｕ）を含む。シード層のカバレッジ不足は、電解めっきにおける導電性異常を招き、めっき成長のばらつき、バンプ形成不良の原因となる。

本発明は上記のような事情を考慮してなされたもので、パッシベーション膜にさらに保護膜を有する製品でも電解めっきのためのシード層のカバレッジを良好にし、一様なバンプ電極の形成が実現できる半導体装置及びその製造方法を提供しようとするものである。

本発明に係る半導体装置は、半導体基板の集積回路に関係する配線層の一部で形成された電極パッドと、前記集積回路周辺に設けられ前記配線層の一部で最上部が構成されたガードリングと、前記電極パッド周縁から前記ガードリング上及びその外側にわたって被覆され、少なくとも前記電極パッド周縁及び前記ガードリングの形状を反映させた隆起部を伴う第１保護膜と、前記第１保護膜上において、前記電極パッド周縁による前記隆起部の外側から前記ガードリングによる隆起部の内側の領域にわたって形成された第２保護膜と、前記電極パッド周縁による前記隆起部と前記第２保護膜の間、及び前記ガードリングによる隆起部と前記第２保護膜の間に設けられた前記第１保護膜による周囲領域と、前記電極パッド上に形成された金属積層と、前記金属積層上に設けられた電極部材と、を含む。

本発明に係る半導体装置は、半導体基板の集積回路に関係する配線層の一部で形成された電極パッドと、前記集積回路周辺に設けられ前記配線層の一部で最上部が構成されたガードリングと、前記電極パッド周縁から前記ガードリング上及びその外側にわたって被覆され、少なくとも前記電極パッド周縁及び前記ガードリングの形状を反映させた隆起部を伴う第１保護膜と、前記第１保護膜上において、前記電極パッド周縁による前記隆起部の外側から前記ガードリングによる隆起部上にわたる領域に形成された第２保護膜と、前記電極パッド周縁による前記隆起部と前記第２保護膜の間に設けられた前記第１保護膜による周囲領域と、前記電極パッド上に形成された金属積層と、前記金属積層上に設けられた電極部材と、を含む。

本発明に係る半導体装置は、半導体基板の集積回路に関係する配線層の一部で形成された電極パッドと、前記集積回路周辺に設けられ前記配線層の一部で最上部が構成されたガードリングと、前記電極パッド周縁から前記ガードリング上及びその外側にわたって被覆され、少なくとも前記電極パッド周縁及び前記ガードリングの形状を反映させた隆起部を伴う第１保護膜と、前記第１保護膜上において、前記電極パッド周縁による前記隆起部上から前記ガードリングによる隆起部の内側の領域にわたって形成された第２保護膜と、前記ガードリングによる隆起部と前記第２保護膜の間に設けられた前記第１保護膜による周囲領域と、前記電極パッド上に形成された金属積層と、前記金属積層上に設けられた電極部材と、を含む。

上記それぞれ本発明に係る半導体装置によれば、第１保護膜に対して第２の保護膜の配置が制御された構成を有する。これにより、第１保護膜の隆起部と第２保護膜が激しい起伏を持たない位置関係になる。これにより、電極部材を形成する電解めっき時に必要なシード層のカバレッジが改善される。
なお、上記それぞれ本発明に係る半導体装置において、好ましくは、前記第１保護膜による周囲領域は、その幅が１μｍ以上設けられていることを特徴とする。

本発明に係る半導体装置は、半導体基板の集積回路に関係する配線層の一部で形成された電極パッドと、前記集積回路周辺に設けられ前記配線層の一部で最上部が構成されたガードリングと、前記電極パッド周縁から前記ガードリング上及びその外側にわたって被覆され、少なくとも前記電極パッド周縁及び前記ガードリングの形状を反映させた隆起部を伴う第１保護膜と、前記第１保護膜上において、前記電極パッド周縁による前記隆起部上から前記ガードリングによる隆起部上にわたる領域に形成された第２保護膜と、前記電極パッド上に形成された金属積層と、前記金属積層上に設けられた電極部材と、を含む。

上記本発明に係る半導体装置によれば、第２の保護膜が各隆起部上にかかるよう制御されることによって、第１保護膜の隆起部と第２保護膜が激しい起伏を持たない位置関係になる。これにより、電解めっき時に必要なシード層のカバレッジが改善される。

上記各々の本発明に係る半導体装置において、好ましくは次のようないずれかの特徴を有し、保護形態の安定化に寄与する。
前記第２保護膜は、樹脂系で構成されることを特徴とする。
前記第２保護膜は、ポリイミドで構成されることを特徴とする。

本発明に係る半導体装置の製造方法は、半導体基板の集積回路に関係する所定の配線層と共に電極パッド及びガードリングを形成する工程と、前記電極パッド周縁から前記ガードリング上及びその外側にわたって第１保護膜を被覆する工程と、前記第１保護膜上において第２保護膜を形成し、前記電極パッド周縁の形状を反映する隆起部上またはこの隆起部より所定間隔空けた外側から、前記ガードリングの形状を反映する隆起部上またはこの隆起部より所定間隔空けた内側の領域にわたるいずれかの被覆形態をとるように前記第２保護膜をパターニングする工程と、前記電極パッド、前記第１保護膜及び前記第２保護膜の構成上全域に拡散防止用の金属層、密着用及びめっき用の金属層を含む金属積層を被覆する工程と、前記めっき用の金属層を利用した電解めっき法により前記電極パッド上に電極部材を形成する工程と、前記電極部材をマスクに前記金属積層の不要部分を選択的に除去する工程と、を含む。

上記本発明に係る半導体装置の製造方法によれば、第２の保護膜の、第１保護膜上への被覆形態が制御される。これにより、第１保護膜の隆起部に対し第２保護膜が激しい起伏をもたらさないよう配置される。これにより、電解めっき法で用いられる金属層の段差被覆性が改善され、電極部材のめっき成長の安定性向上に寄与する。

なお、上記本発明に係る半導体装置において、前記電極部材は、レジストパターンを形成し、前記レジストパターンに従って前記電極部材を前記第２保護膜上方にかかるようにめっき成長させることを特徴とする。第２の保護膜の、第１保護膜上への被覆形態によっては電極部材の配置形態は変化し得る。

発明を実施するための形態

図１は、本発明の第１実施形態に係る半導体装置の要部構成を示す断面図である。図２（ａ），（ｂ）は、それぞれ図１中の一部の構成を示す断面図である。
半導体基板１０は、ＩＣチップ製品の基材である。電極パッド１２は、半導体基板１０の集積回路に関係する配線層１１の一部、例えば配線層１１の最上層で形成されている。電極パッド１２は、例えば図２（ａ）に示すように、第ｎ層の配線層１１ｎで最上部が形成され、ビアＶＩＡを介して接続される第ｎ−１層の配線層１１（ｎ−１）で二重パッド構造となっており、ビアＶＩＡ及び第ｎ−２層の配線層１１（ｎ−２）などを介して図示しない回路素子に接続されている。

ガードリング１３は、防湿リングとも呼ばれ、集積回路周辺に設けられ、電極パッド１２と同様に配線層１１の一部で図示の最上部が構成されている。ガードリング１３は、例えば図２（ｂ）に示すように、第ｎ層の配線層１１ｎで最上部が形成され、第ｎ−１層の配線層１１（ｎ−１）、第ｎ−２層の配線層１１（ｎ−２）、図示しない最下層まで各々スリットビアＳＶＩＡを介して接続されている。これにより、ガードリング１３は、集積回路側とスクライブ側を隔てる防護壁を構成している。

パッシベーション膜１４は、電極パッド１２周縁からガードリング１３上及びその外側のスクライブ領域にわたって全域に被覆されている。パッシベーション膜１４は、例えば酸化シリコン膜または窒化シリコン膜、酸化シリコン膜／窒化シリコン膜の積層形態など多層でもよく、様々考えられる。パッシベーション膜１４は、少なくとも電極パッド１２周縁及びガードリング１３の形状を反映させた隆起部１４１，１４２を伴う。

パッシベーション膜１４上において、樹脂系の保護膜１５が電極パッド１２周縁による隆起部１４１の外側からガードリング１３による隆起部１４２の内側の領域にわたって形成されている。保護膜１５は例えば耐熱性に優れたポリイミド膜である。

上記保護膜１５は、パッシベーション膜１４上における縁部配置位置が重要である。電極パッド１２周縁による隆起部１４１と保護膜１５の間に、パッシベーション膜１４による周囲領域１４３が設けられている。さらに、ガードリング１３による隆起部１４２と保護膜１５の間に、パッシベーション膜１４による周囲領域１４４が設けられている。すなわち、パッシベーション膜１４による周囲領域１４３及び１４４は、保護膜１５を伸ばさない領域である。周囲領域１４３及び１４４は、後述する電解めっき用シード層のカバレッジを改善するために設けられるものであり、それぞれ幅Ｗ１，Ｗ２は少なくとも１μｍ以上ある方がよい。

電極パッド１２上に金属積層１６が形成されている。金属積層１６上に電極部材１７が形成されている。電極部材１７は、ここではＡｕバンプとしている。金属積層１６は、パッド１２のアルミニウムとＡｕの相互拡散防止用のバリア層（例えばＴｉＷやＴｉ等）と、バリア層と電極部材１７の密着性を考慮しためっき用シード層（Ａｕ）を含む。金属積層１６は、いわゆるアンダーバンプメタルと同様の構成である。

破線で示す金属積層１６は、電極部材１７完成時には除去されるものである。破線で示す金属積層１６は、めっき用シード層（Ａｕ）を含む。パッシベーション膜１４による周囲領域１４３及び１４４が設けられているため、めっき用シード層を含む金属積層１６のカバレッジは良好となる。これにより、電解めっき法を利用し、図示しないレジストパターンに従って、電極部材１７がめっき成長される。

上記実施形態の構成によれば、パッシベーション膜１４に対して保護膜１５の配置が制御された構成を有する。これにより、パッシベーション膜１４の隆起部（１４１，１４２）と保護膜１５が、前記図７におけるＶ字形溝３８のような激しい起伏を持たない位置関係になる。これにより、電極部材１７を形成する電解めっき時に必要なシード層のカバレッジが改善される。よって、電解めっきにおける導電性異常は回避され、めっき成長のばらつきは大幅に低減される。これにより、バンプ形成不良のない、高信頼性のバンプ電極（電極部材１７）の形成が可能となる。

図３は、本発明の第２実施形態に係る半導体装置の要部構成を示す断面図である。前記第１実施形態と同様の箇所には図１と同一の符号を付す。
この実施形態は、前記第１実施形態に比べて次のような構成が異なっている。樹脂系の保護膜１５の配置が若干異なる。図示のように、パッシベーション膜１４上において、保護膜１５が、電極パッド１２周縁による隆起部１４１の外側からガードリング１３による隆起部１４２上の領域にわたって形成されている。その他の構成は、前記第１実施形態で説明した構成と同様である。

上記のような構成においても前記第１実施形態と同様の効果が得られる。すなわち、破線で示す金属積層１６は、めっき用シード層（Ａｕ）を含む。パッシベーション膜１４による周囲領域１４３が設けられ、かつ保護膜１５が隆起部１４２上に載る形態となる。このため、前記図７におけるＶ字形溝３８のような激しい起伏を持たず、めっき用シード層を含む金属積層１６のカバレッジは良好となる。この結果、電解めっきにおける導電性異常は回避され、めっき成長のばらつきは大幅に低減される。これにより、バンプ形成不良のない、高信頼性のバンプ電極（電極部材１７）の形成が可能となる。

図４は、本発明の第３実施形態に係る半導体装置の要部構成を示す断面図である。前記第１実施形態と同様の箇所には図１と同一の符号を付す。
この実施形態は、前記第１実施形態に比べて次のような構成が異なっている。樹脂系の保護膜１５の配置が若干異なる。図示のように、パッシベーション膜１４上において、保護膜１５が、電極パッド１２周縁による隆起部１４１上からガードリング１３による隆起部１４２の内側の領域にわたって形成されている。その他の構成は、前記第１実施形態で説明した構成と同様である。

上記のような構成においても前記第１実施形態と同様の効果が得られる。すなわち、破線で示す金属積層１６は、めっき用シード層（Ａｕ）を含む。保護膜１５が隆起部１４１上に載り、かつパッシベーション膜１４による周囲領域１４４が設けられる形態となる。このため、前記図７におけるＶ字形溝３８のような激しい起伏を持たず、めっき用シード層を含む金属積層１６のカバレッジは良好となる。この結果、電解めっきにおける導電性異常は回避され、めっき成長のばらつきは大幅に低減される。これにより、バンプ形成不良のない、高信頼性のバンプ電極（電極部材１７）の形成が可能となる。
なお、電極部材１７は、レジストパターン（図示せず）によっては破線１７１に示すように、保護膜１５上方にかかるようにめっき成長させることも考えられる。

図５は、本発明の第４実施形態に係る半導体装置の要部構成を示す断面図である。前記第１実施形態と同様の箇所には図１と同一の符号を付す。
この実施形態は、前記第１実施形態に比べて次のような構成が異なっている。樹脂系の保護膜１５の配置が若干異なる。図示のように、パッシベーション膜１４上において、保護膜１５が、電極パッド１２周縁による隆起部１４１上からガードリング１３による隆起部１４２上にわたる領域に形成されている。その他の構成は、前記第１実施形態で説明した構成と同様である。

上記のような構成においても前記第１実施形態と同様の効果が得られる。すなわち、破線で示す金属積層１６は、めっき用シード層（Ａｕ）を含む。保護膜１５が隆起部１４１及び１４２それぞれの上に載る形態となる。このため、前記図７におけるＶ字形溝３８のような激しい起伏を持たず、めっき用シード層を含む金属積層１６のカバレッジは良好となる。この結果、電解めっきにおける導電性異常は回避され、めっき成長のばらつきは大幅に低減される。これにより、バンプ形成不良のない、高信頼性のバンプ電極（電極部材１７）の形成が可能となる。
なお、電極部材１７は、レジストパターン（図示せず）によっては破線１７１に示すように、保護膜１５上方にかかるようにめっき成長させることも考えられる。

図６は、本発明の第５実施形態に係る半導体装置の製造方法の要部を示す断面図である。前記第１実施形態と同様の箇所には図１と同一の符号を付す。上述してきたように、保護膜１５に関する、パッシベーション膜１４上における縁部配置位置が重要である。保護膜１５として、感光性ポリイミドまたは非感光性ポリイミドが用いられる。保護膜１５はフォトリソグラフィ工程を経てパターニングされるようにすればよい。

図６において、領域Ｆ１は、図１の保護膜１５の構成を実現するためのパターニング領域を示す。領域Ｆ３は、図３の保護膜１５の構成を実現するためのパターニング領域を示す。領域Ｆ４は、図４の保護膜１５の構成を実現するためのパターニング領域を示す。領域Ｆ５は、図５の保護膜１５の構成を実現するためのパターニング領域を示す。
保護膜１５のパターニング後、上記各図１、図３〜図５に示されるように、破線図示を含むめっき用シード層付きの金属積層１６の形成、図示しないレジストパターンに従ったて電解めっき法による電極部材１７の形成が達成される。

上記実施形態方法によれば、保護膜１５の、パッシベーション膜１４上への被覆形態が制御される。これにより、パッシベーション膜１４の隆起部（１４１，１４２）に対し保護膜１５が激しい起伏をもたらさないよう配置される。これにより、電解めっき法で用いられる金属積層１６の段差被覆性が改善され、電極部材１７のめっき成長の安定性向上に寄与する。

以上説明したように本発明によれば、パッシベーション膜に対してさらに積層される保護膜の配置が制御された構成を有する。これにより、パッシベーション膜の隆起部と上層の保護膜が激しい起伏を持たない位置関係を構成する。これにより、電極部材を形成する電解めっき時に必要なシード層のカバレッジが改善される。この結果、パッシベーション膜にさらに保護膜を有する製品でも電解めっきのためのシード層のカバレッジを良好にし、一様なバンプ電極の形成が実現できる半導体装置及びその製造方法を提供することができる。

なお、本発明は、上述した実施形態及び方法に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々の変更、応用を実施することが可能である。

第１実施形態に係る半導体装置の要部構成を示す断面図。 図１中の一部の構成を示す各断面図。 第２実施形態に係る半導体装置の要部構成を示す断面図。 第３実施形態に係る半導体装置の要部構成を示す断面図。 第４実施形態に係る半導体装置の要部構成を示す断面図。 第５実施形態に係る半導体装置の製造方法の要部を示す断面図。 従来の一例で、半導体チップ製品におけるバンプ領域周辺の断面図。

符号の説明

１０…半導体基板、１１…配線層、１２，３２…電極パッド、１３，３３…ガードリング、１４，３４…パッシベーション膜、１４１，１４２…隆起部、１４３，１４４…周囲領域、１５…保護膜、１６，３６…金属積層、１７，１７１…電極部材、３０…ＩＣチップ製品、３５…ポリイミド膜、３７…バンプ電極、３８…Ｖ字形溝。

Claims (9)

1. 半導体基板の集積回路に関係する配線層の一部で形成された電極パッドと、
   前記集積回路周辺に設けられ前記配線層の一部で最上部が構成されたガードリングと、
   前記電極パッド周縁から前記ガードリング上及びその外側にわたって被覆され、少なくとも前記電極パッド周縁及び前記ガードリングの形状を反映させた隆起部を伴う第１保護膜と、
   前記第１保護膜上において、前記電極パッド周縁による前記隆起部の外側から前記ガードリングによる隆起部の内側の領域にわたって形成された第２保護膜と、
   前記電極パッド周縁による前記隆起部と前記第２保護膜の間、及び前記ガードリングによる隆起部と前記第２保護膜の間に設けられた前記第１保護膜による周囲領域と、
   前記電極パッド上に形成された金属積層と、
   前記金属積層上に設けられた電極部材と、
   を含む半導体装置。
2. 半導体基板の集積回路に関係する配線層の一部で形成された電極パッドと、
   前記集積回路周辺に設けられ前記配線層の一部で最上部が構成されたガードリングと、
   前記電極パッド周縁から前記ガードリング上及びその外側にわたって被覆され、少なくとも前記電極パッド周縁及び前記ガードリングの形状を反映させた隆起部を伴う第１保護膜と、
   前記第１保護膜上において、前記電極パッド周縁による前記隆起部の外側から前記ガードリングによる隆起部上にわたる領域に形成された第２保護膜と、
   前記電極パッド周縁による前記隆起部と前記第２保護膜の間に設けられた前記第１保護膜による周囲領域と、
   前記電極パッド上に形成された金属積層と、
   前記金属積層上に設けられた電極部材と、
   を含む半導体装置。
3. 半導体基板の集積回路に関係する配線層の一部で形成された電極パッドと、
   前記集積回路周辺に設けられ前記配線層の一部で最上部が構成されたガードリングと、
   前記電極パッド周縁から前記ガードリング上及びその外側にわたって被覆され、少なくとも前記電極パッド周縁及び前記ガードリングの形状を反映させた隆起部を伴う第１保護膜と、
   前記第１保護膜上において、前記電極パッド周縁による前記隆起部上から前記ガードリングによる隆起部の内側の領域にわたって形成された第２保護膜と、
   前記ガードリングによる隆起部と前記第２保護膜の間に設けられた前記第１保護膜による周囲領域と、
   前記電極パッド上に形成された金属積層と、
   前記金属積層上に設けられた電極部材と、
   を含む半導体装置。
4. 前記第１保護膜による周囲領域は、その幅が１μｍ以上設けられていることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
5. 半導体基板の集積回路に関係する配線層の一部で形成された電極パッドと、
   前記集積回路周辺に設けられ前記配線層の一部で最上部が構成されたガードリングと、
   前記電極パッド周縁から前記ガードリング上及びその外側にわたって被覆され、少なくとも前記電極パッド周縁及び前記ガードリングの形状を反映させた隆起部を伴う第１保護膜と、
   前記第１保護膜上において、前記電極パッド周縁による前記隆起部上から前記ガードリングによる隆起部上にわたる領域に形成された第２保護膜と、
   前記電極パッド上に形成された金属積層と、
   前記金属積層上に設けられた電極部材と、
   を含む半導体装置。
6. 前記第２保護膜は、樹脂系で構成されることを特徴とする請求項１〜５のいずれか一つに記載の半導体装置。
7. 前記第２保護膜は、ポリイミドで構成されることを特徴とする請求項１〜６のいずれか一つに記載の半導体装置。
8. 半導体基板の集積回路に関係する所定の配線層と共に電極パッド及びガードリングを形成する工程と、
   前記電極パッド周縁から前記ガードリング上及びその外側にわたって第１保護膜を被覆する工程と、
   前記第１保護膜上において第２保護膜を形成し、前記電極パッド周縁の形状を反映する隆起部上またはこの隆起部より所定間隔空けた外側から、前記ガードリングの形状を反映する隆起部上またはこの隆起部より所定間隔空けた内側の領域にわたるいずれかの被覆形態をとるように前記第２保護膜をパターニングする工程と、
   前記電極パッド、前記第１保護膜及び前記第２保護膜の構成上全域に拡散防止用の金属層、密着用及びめっき用の金属層を含む金属積層を被覆する工程と、
   前記めっき用の金属層を利用した電解めっき法により前記電極パッド上に電極部材を形成する工程と、
   前記電極部材をマスクに前記金属積層の不要部分を選択的に除去する工程と、
   を含む半導体装置の製造方法。
9. 前記電極部材は、レジストパターンを形成し、前記レジストパターンに従って前記電極部材を前記第２保護膜上方にかかるようにめっき成長させることを特徴とする請求項８記載の半導体装置の製造方法。

Images