[go: up one dir, main page]

JP2006292726A - 検査基板 - Google Patents

検査基板 Download PDF

Info

Publication number
JP2006292726A
JP2006292726A JP2006048827A JP2006048827A JP2006292726A JP 2006292726 A JP2006292726 A JP 2006292726A JP 2006048827 A JP2006048827 A JP 2006048827A JP 2006048827 A JP2006048827 A JP 2006048827A JP 2006292726 A JP2006292726 A JP 2006292726A
Authority
JP
Japan
Prior art keywords
inspection
terminal
inspection terminal
substrate
probe pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006048827A
Other languages
English (en)
Inventor
Yuichi Haruzono
祐一 春園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006048827A priority Critical patent/JP2006292726A/ja
Publication of JP2006292726A publication Critical patent/JP2006292726A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】 半導体ウェハ上に形成された高密度の半導体素子の回路を、一括して高精度に電気検査が行える高密度の検査基板を提供すること。
【解決手段】 絶縁基板3の上面に検査用端子2を形成するとともに絶縁基板3の下面に検査用端子2と電気的に接続された外部接続端子5を形成して成る検査基板1において、検査用端子2の上面の中央部を外周部よりも低く窪ませた。
【選択図】 図1

Description

本発明は、半導体素子等の電子部品の電気的特性を一括して測定検査するための検査基板に関するものである。
従来、半導体素子を搭載した半導体装置は、半導体素子とリードフレームとがワイヤーボンディングによって電気的に接続され、その後、樹脂封止またはセラミック容器内に収納封止された状態で供給され、外部のプリント基板等に実装されていた。近年、半導体装置の小型化の要求から、フリップチップと呼ばれる半導体素子をそのままセラミック基板やプリント基板に実装する構成が主流になりつつある。
Siウェハ等の半導体ウェハに多数個同時に形成される大規模集積回路を有する半導体素子には、半導体ウェハ上で作製される初期段階より異物の付着などに起因する電気不良等によって、ほぼ一定の割合で電気的接続および、電気的特性の不良品が含まれている。その上、従来は半導体ウェハから個片の半導体素子に切り出してから、電気検査等が行われていたため検査時間およびコストが非常にかかるという問題があった。
これらの問題を解消するために、半導体ウェハのまま同時に多数の半導体素子を一括して電気検査を行うことができるプローブカードが提案されている(下記の特許文献1参照)。
このプローブカードには、従来から一般的なカンチレバー型のプローブカードがある。このカンチレバー型はプリント基板の中央部に開いた円形の貫通穴の周囲に放射状にのびた金属針からなる。このカンチレバー型のプローブカードでは金属針の本数の制限より同時に検査可能な半導体素子数が少ないという問題があった。
また、このほかに配線基板を用いたプローブカード(検査用基板)がある。この検査基板は、検査基板に形成した端子とプローブピンが電気的に接続され半導体素子とプローブピンとを接触させて電気検査を行う。そのためにカンチレバー型のプローブカードの金属針に対し、検査基板では多くのプローブピンを接続することが可能となり、同時に多数の半導体素子を一括して電気検査を行うことができる。その検査基板は以下のようにして製造される。
まず、セラミックグリーンシートに上下面間の電気的導通をとるための貫通孔を形成し、このセラミックグリーンシートの貫通孔や配線パターン部にタングステン(W)からなる導体ペーストを印刷塗布する。
次に、このセラミックグリーンシートを配線パターンが電気的に接続されるように積層し、約1500℃の温度で焼結する。
このようにして製造されたセラミック製の検査基板は約1500℃の温度で焼結されるため、セラミックグリーンシートの大きさが約8割の大きさに収縮する。このため、求める検査基板は、予め焼結による収縮を見込んで設計される。しかしながら、セラミックグリーンシートの原料製造時や、セラミックグリーンシート成型時の部位によるばらつきやセラミックグリーンシート焼成時の炉内の焼成温度ばらつき等により、検査基板の寸法や表面におけるプローブピン接続用の端子の位置に検査基板の収縮ばらつきが発生する。
このような問題点を解決するため、下記の特許文献2には、焼成後の基板の表面に薄膜形成技術によって形成されたプローブピン接続用の端子を備えたセラミック検査基板が提案されている。
これによれば、焼成後の基板に薄膜形成技術によって微細な配線パターンを形成するのでプローブピン接続用の端子の位置精度が非常に良好となり、このプローブピン接続用の端子にプローブピンを微細に、かつ絶対座標に対して高精度に配置することができる。よって、この精度良く配置されたプローブピンによって、半導体ウェハに同時に形成された多数の半導体素子に形成された端子に精度良く接続することができる結果、半導体ウェハに同時に形成された多数の半導体素子を一括して精度良く電気測定検査することができる。
特開平7−231019号公報 特開平11−160356号公報
近年、半導体ウェハの大型化が進み、これに伴い、半導体ウェハに同時に形成された多数の半導体素子を一括して精度良く電気測定検査する検査基板においても高密度化が要求されており、プローブピン接続用の端子の寸法が小さくなるとともに端子間の間隔が非常に狭くなってきている。
このような高密度化された検査基板においてプローブピンを接続した場合、正確な電気測定検査ができないという問題点があった。つまり、端子と接触するプローブピンは先端が概ね円筒形または半球形のもので材質は硬質な金属が主流であり、そのため電気検査測定のために端子にプローブピンを接触させた際、プローブピンが横滑りをしやすく、高密度化によって小さい寸法に形成された端子からプローブピンが容易にはずれ、プローブピンと端子との完全な接続を確保できないという問題点があった。また、プローブピンが端子上を横滑りすると端子の金属が削られやすく、その金属屑が高密度化によって非常に接近したプローブピン接続用の端子同士を電気的に短絡するという問題点があった。
従って、本発明の検査基板は上記問題点を鑑みて完成されたものであり、その目的は、半導体ウェハ上に形成された高密度の半導体素子の回路を、一括して高精度に電気検査が行える高密度の検査基板を提供することにある。
本発明の検査基板は、絶縁基板の上面に検査用端子を形成するとともに前記絶縁基板の下面に前記検査用端子と電気的に接続された外部接続端子を形成して成る検査基板において、前記検査用端子の上面の中央部を外周部よりも低く窪ませたことを特徴とする。
本発明の検査基板において好ましくは、前記検査用端子の上面を外周部から中央部に向かって漸次深くなるように窪ませたことを特徴とする。
本発明の検査基板において好ましくは、前記検査用端子の周囲を前記検査用端子の最上部と同じかまたは前記最上部よりも高さの高い絶縁体で取り囲んだことを特徴とする。
本発明の検査基板において好ましくは、前記絶縁体は有機物を含むことを特徴とする。
本発明の検査基板において好ましくは、前記絶縁体は前記検査端子の外周部を覆うとともに前記くぼみの外周部に達していることを特徴とする。
本発明の検査基板は、絶縁基板の上面に検査用端子を形成するとともに絶縁基板の下面に検査用端子と電気的に接続された外部接続端子を形成して成る検査基板において、検査用端子の上面の中央部を外周部よりも低く窪ませたことにより、検査用端子にプローブピンを接触させた際、プローブピンが横滑りしても、検査用端子の外周部でプローブピンを停止させることができるので、高精度に電気的な接続をすることができる。
また、プローブピンが横滑りして検査用端子が削れ、金属屑が発生しても、中央部が窪んだ検査用端子上に溜まりやすくすることができ、隣接する検査用端子同士が電気的に短絡することを有効に防ぐことができる。
本発明の検査基板において好ましくは、検査用端子の周囲を検査用端子の最上部と同じかまたは最上部よりも高さの高い絶縁体で取り囲んだことにより、プローブピンを検査用端子に接触させる際、プローブピンが検査用端子から多少外れたとしても周囲が絶縁体で囲まれているため、プローブピンを検査用端子に引き込むように力が加わり、より高精度に電気的な接続をすることができる。
また、プローブピンの横滑りによって生じた金属屑が検査用端子上により溜まり易くすることができ、隣接する検査用端子同士の電気的な短絡をより有効に防止できる。
本発明の検査基板において好ましくは、絶縁体は有機物を含むことにより、検査基板の加工性を容易とし、より安価に検査基板を供給することができるとともに、プローブピンの接触による絶縁基板のカケを有効に防止できる。
本発明の検査基板において好ましくは、絶縁体は検査用端子の外周部を覆うとともにくぼみの外周部に達していることにより、検査用端子を絶縁基板に確実に固定することができる。
次に本発明の検査基板を添付の図面に基づいて詳細に説明する。
図1は、本発明の検査基板の実施の形態の一例を示す断面図である。同図において1は検査基板、2はプローブピン接続用としての検査用端子、3は絶縁基板、4は絶縁体、5は外部電気回路に接続するための外部接続端子である。
ここで、絶縁基板3は、アルミナ(Al)セラミックス、ムライト(3Al・2SiO)セラミックス、窒化アルミニウム(AlN)セラミックス、ガラスセラミックス等の各種セラミックスからなる。このようにセラミック基板を用いると、スルーホール導体を同時焼成によって形成できるため量産性に優れるとともに、剛性の高いセラミックスから成るので、絶縁基板1と半導体素子が多数形成された半導体ウェハとをプローブピンを介して接続する際、プローブピンが絶縁基板3に沈みこんでプローブピンの接続不良が生じるのを有効に抑制できる。
また、絶縁基板3は、四ふっ化エチレン樹脂(ポリテトラフルオロエチレン;PTFE)、四ふっ化エチレン・エチレン共重合樹脂(テトラフルオロエチレン−エチレン共重合樹脂;ETFE)、四ふっ化エチレン・パーフルオロアルコキシエチレン共重合樹脂(テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂;PFA)等のフッ素樹脂よりなる基板、ガラスエポキシ樹脂よりなる基板、ポリイミド等の樹脂よりなる基板などでもよい。このような樹脂を用いた場合は、絶縁基板3の誘電率が低くなり、100MHz以上の高周波信号の伝送性に優れるため、高周波用の半導体素子の電気検査測定に適したものとなる。
なお、絶縁基板3は、内部や表面に配線導体層やスルーホール等の配線導体が形成されていてもよく、これにより検査用端子2と外部接続端子5とを電気的に接続することができる。
ここで、絶縁基板1が例えばアルミナセラミックスから成る場合、先ずアルミナ(Al)やシリカ(SiO)、カルシア(CaO)、マグネシア(MgO)等の原料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状と成し、これを従来周知のドクターブレード法やカレンダーロール法等によりシート状に成形してセラミックグリーンシート(以下、グリーンシートともいう)を得る。
その後、グリーンシートにタングステンを主成分とし、それに有機溶剤、溶媒を添加混合した印刷ペーストをスクリーン印刷等によって印刷する。またグリーンシートの上下面間の電気的導通をとるために穿設した貫通孔に加圧注入等で先の印刷ペーストを埋め込み等を行い、所定形状に打ち抜き加工するとともに必要に応じて複数枚積層し、これを約1500℃の温度で焼成することにより製作する。
次に、この絶縁基板3の上下面をアルミナの砥粒を用いて研磨し、端子および配線導体用の薄膜を安定して形成するために算術平均粗さ(Ra)を0.1μm以下程度とするのがよい。
絶縁基板3の上面にはプローブピン接続用の検査用端子2が形成されている。また、絶縁基板3の下面には外部接続端子5が形成されている。そして、本発明の検査基板1においては、検査用端子2の上面が外周部から中央部に向かって漸次深くなっている。これにより、検査用端子2にプローブピンを接触させた際、プローブピンが横滑りしても、検査用端子2の外周部でプローブピンを停止させることができるので、高精度に電気的な接続をすることができる。
また、プローブピンが横滑りして検査用端子2が削れ、金属屑が発生しても、中央部が窪んだ検査用端子2上に溜まりやすくすることができ、隣接する検査用端子2同士が電気的に短絡することを有効に防ぐことができる。
検査用端子2の上面における中央部と外周部との高さの差は5〜45μmであるのがよい。5μm未満ではプローブピンの横滑りに対して、検査用端子2の外周部でプローブピンを停止させるのが困難になりやすい。また45μmを超えると検査用端子2の中央部の厚みと外周部の厚みとの差が大きくなり、プローブピンの接触位置によって電気特性が変化し易くなる。
これらの検査用端子2、外部接続端子5は、薄膜形成法、印刷ペーストによるメタライズ法、金属箔をエッチングしてパターン化する方法、パターン状の金属箔を転写する方法、またはメッキ法等によって形成される。また、これらの形成手法を組み合わせてもよい。
薄膜形成法の場合、スパッタリング法、蒸着法、CVD法等を用いることができる。例えば、絶縁基板1の研磨した主面に、スパッタリング法によって厚さ0.1μm程度のチタン(Ti)層等から成る密着金属層、厚さ2μm程度のチタン(Ti)−タングステン(W)合金層等から成る拡散防止層、および厚さ52μm程度の銅(Cu)層等から成る主導体層を順次成膜し、フォトリソグラフィ法および、エッチング法によりパターン加工することにより形成される。
なお、Cu層等からなる主導体層の表面が酸化しないように、主導体層の表面に無電解めっきによって厚さ2μmのニッケル(Ni)めっき層および厚さ0.2μmの金(Au)めっき層を順次被着させるのがよい。
また、印刷ペーストによるメタライズ法の場合、W、モリブデン(Mo)、マンガン(Mn)またはCuのうち少なくとも1種類を含む金属ペーストをスクリーン印刷法によってパターン加工し、焼結させることにより形成しても良い。
金属箔をエッチングしてパターン化する方法により形成することもでき、その場合は絶縁基板1に予め被着されたCu等の金属箔をドライフィルム等を用いたフォトリソグラフィ法およびエッチング法によって検査用端子2および外部接続端子5を形成する。または、予めパターン加工した金属箔を絶縁基板1上に転写することによって形成してもよい。
メッキ法により形成する場合は、無電解メッキ法によるCuメッキ層や電解メッキ法によるCuメッキ層等を形成し、パターン加工して形成する。
検査用端子2および外部接続端子5の厚みは0.5μm〜50μmがよく、0.5μm未満では導通抵抗値が高くなる傾向にあり、50μmを超えると微細な配線パターンに加工するのが困難となる。
さらに、検査用端子2は、その周縁部に絶縁体4やレジスト層を形成したのちに、機械的もしくは化学的、あるいは、その両方を組み合わせて、研磨加工を施すことにより、上面を外周部から中央部に向かって漸次深くなるように形成できる。その上面形状としては、例えば、検査用端子2の縦断面において、上面が、円弧状などの凹形状、外周部が円弧状で中央部が平坦な凹形状(図1参照)などの形状とし得る。
なお、本実施形態による検査基板では、検査用端子2の上面を外周部から中央部に向かって漸次深くなるように窪ませたが、外周部と中央部との間に段差を設けることにより中央部を外周部より低く窪ませてもよい。検査用端子2の上面の高さを外周部から中央部にまで緩やかに変化させるか急峻に変化させるかに関わらず、検査用端子2の上面において中央部を外周部よりも低く窪ませることができれば、検査用端子2にプローブピンを接触させた際、プローブピンが横滑りしても、検査用端子2の外周部でプローブピンを停止させることができる。
好ましくは、検査用端子2の周囲を検査用端子2の最上部と同じかまたは最上部よりも高さの高い絶縁体4で取り囲むのがよい。これにより、プローブピンを検査用端子2に接触させる際、プローブピンが検査用端子2から多少外れたとしても周囲が絶縁体4で囲まれているため、プローブピンを検査用端子2に引き込むように力が加わり、より高精度に電気的な接続をすることができる。
また、プローブピンの横滑りによって生じた金属屑が検査用端子2上により溜まり易くすることができ、隣接する検査用端子2同士の電気的な短絡をより有効に防止できる。
絶縁体4は、セラミックスや樹脂等から成り、絶縁基板3と同じ材料であってもよく、異なるものであってもよい。好ましくは、ポリイミド、BCB(ベンゾシクロブテン)、エポキシ樹脂、フッ素系樹脂などの有機物であるのがよい。これにより、検査基板1の加工性を容易とし、より安価に検査基板1を供給することができるとともに、プローブピンの接触による絶縁基板3のカケを有効に防止できる。なお、絶縁体4には、有機物のほかに、その有機物の熱膨張率を抑える無機物のフィラー等が含まれていてよい。
このような絶縁体4は、スピンコート法、ロールコート法、ダイコート法または印刷法等を用いて絶縁基板3に塗布することにより形成できる。また、フィルム状に加工された樹脂を絶縁基板3に被着させることによって形成してもかまわない。絶縁基板3を、研削加工や、マイクロブラスト加工で掘り下げて絶縁体4のような形状にすることも可能である。
また、好ましくは絶縁体4の検査用端子2を取り囲む開口縁部において、上面が検査用端子2に近づくほど低くなった傾斜面とされているのがよい。これにより、プローブピンが検査用端子2から多少ずれて接触したとしても、絶縁体4の傾斜面を伝って良好に検査用端子2上にプローブピンを誘導させることができ、より正確な電気検査測定を行なうことができる。
さらに、上記絶縁体4は、検査用端子2の外周部を覆うとともにくぼみの外周部に達していてもよい。すなわち、上記絶縁体4は、検査用端子2の上面における窪んだ中央部を残して、検査用端子2の周縁部からその窪んだ中央部の周囲までも覆うように形成されてよい。このように検査用端子2の周縁部だけでなく、検査用端子2の上面の一部領域上にも絶縁体4を形成することにより、検査用端子4を絶縁基板3に確実に固定することができる。
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更を行うことは何等差し支えない。
本発明の検査基板の実施の形態の一例を示す断面図である。
符号の説明
1:検査基板
2:検査用端子
3:絶縁基板
4:絶縁体
5:外部接続端子

Claims (5)

  1. 絶縁基板の上面に検査用端子を形成するとともに前記絶縁基板の下面に前記検査用端子と電気的に接続された外部接続端子を形成して成る検査基板において、前記検査用端子の上面の中央部を外周部よりも低く窪ませたことを特徴とする検査基板。
  2. 前記検査用端子の上面を外周部から中央部に向かって漸次深くなるように窪ませたことを特徴とする請求項1記載の検査基板。
  3. 前記検査用端子の周囲を前記検査用端子の最上部と同じかまたは前記最上部よりも高さの高い絶縁体で取り囲んだことを特徴とする請求項1または請求項2記載の検査基板。
  4. 前記絶縁体は有機物を含むことを特徴とする請求項3記載の検査基板。
  5. 前記絶縁体は前記検査用端子の外周部を覆うとともに前記くぼみの外周部に達していることを特徴とする請求項3または請求項4記載の検査基板。
JP2006048827A 2005-03-17 2006-02-24 検査基板 Pending JP2006292726A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006048827A JP2006292726A (ja) 2005-03-17 2006-02-24 検査基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005077320 2005-03-17
JP2006048827A JP2006292726A (ja) 2005-03-17 2006-02-24 検査基板

Publications (1)

Publication Number Publication Date
JP2006292726A true JP2006292726A (ja) 2006-10-26

Family

ID=37413429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006048827A Pending JP2006292726A (ja) 2005-03-17 2006-02-24 検査基板

Country Status (1)

Country Link
JP (1) JP2006292726A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101238949B1 (ko) 2011-03-29 2013-03-04 안영진 검사용 더미 기판
CN103325739A (zh) * 2012-03-23 2013-09-25 南茂科技股份有限公司 半导体封装基板
WO2017169760A1 (ja) * 2016-03-30 2017-10-05 株式会社村田製作所 電子デバイス
JPWO2021246331A1 (ja) * 2020-06-04 2021-12-09

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101238949B1 (ko) 2011-03-29 2013-03-04 안영진 검사용 더미 기판
CN103325739A (zh) * 2012-03-23 2013-09-25 南茂科技股份有限公司 半导体封装基板
WO2017169760A1 (ja) * 2016-03-30 2017-10-05 株式会社村田製作所 電子デバイス
JPWO2017169760A1 (ja) * 2016-03-30 2019-03-07 株式会社村田製作所 電子デバイス
JPWO2021246331A1 (ja) * 2020-06-04 2021-12-09
JP7612689B2 (ja) 2020-06-04 2025-01-14 東京エレクトロン株式会社 検査基板、その再生方法、および基板処理装置

Similar Documents

Publication Publication Date Title
US20040016570A1 (en) Substrate and method of manufacturing the same
US20080138576A1 (en) Electronic component-inspection wiring board and method of manufacturing the same
JP6687100B1 (ja) 半導体素子テストのための多層セラミック基板およびその製造方法
JPWO2013031822A1 (ja) 薄膜配線基板およびプローブカード用基板
JP2019016741A (ja) 配線基板、プローブカード、及び、配線基板の製造方法
JP2006292726A (ja) 検査基板
JP5449719B2 (ja) 配線基板、ic電気特性検査用配線基板、及び配線基板の製造方法
JP2019096817A (ja) 配線基板およびプローブ基板
JP6151572B2 (ja) 電子素子搭載用基板および電子装置
US11497126B2 (en) Multilayer wiring board and probe card including same
JP2005079144A (ja) 多層配線基板およびプローブカード
KR100903291B1 (ko) 스루 비아를 갖는 스페이스 트랜스포머와 그 제조 방법
JP5964658B2 (ja) 薄膜配線基板
JP2004214586A (ja) 多層配線基板
JP5334815B2 (ja) 配線基板
JP5145089B2 (ja) 電気特性測定用配線基板、及び電気特性測定用配線基板の製造方法
JP2006275579A (ja) 検査基板および検査装置
US20080003819A1 (en) Laser isolation of metal over alumina underlayer and structures formed thereby
KR100811466B1 (ko) 스페이스 트랜스포머 제조 방법
JP2006098146A (ja) 配線基板およびそれを用いた半導体素子検査装置
JP2008241594A (ja) プローブカード・アセンブリ用基板およびそれを用いたプローブカード
JP2004317162A (ja) プローブカード、プローブピン及びその製造方法
JP2008187193A (ja) 配線基板
JP7237474B2 (ja) セラミック配線基板およびプローブ基板
JP2002373924A (ja) プローブカード