[go: up one dir, main page]

JP2006286966A - 半導体装置の生産管理方法及び半導体基板 - Google Patents

半導体装置の生産管理方法及び半導体基板 Download PDF

Info

Publication number
JP2006286966A
JP2006286966A JP2005105228A JP2005105228A JP2006286966A JP 2006286966 A JP2006286966 A JP 2006286966A JP 2005105228 A JP2005105228 A JP 2005105228A JP 2005105228 A JP2005105228 A JP 2005105228A JP 2006286966 A JP2006286966 A JP 2006286966A
Authority
JP
Japan
Prior art keywords
tag
production management
semiconductor device
wafer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005105228A
Other languages
English (en)
Inventor
Yoshiyuki Yoneda
義之 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005105228A priority Critical patent/JP2006286966A/ja
Priority to US11/229,728 priority patent/US20060223340A1/en
Priority to KR1020050095585A priority patent/KR100721356B1/ko
Priority to CNB2005101137623A priority patent/CN100388417C/zh
Publication of JP2006286966A publication Critical patent/JP2006286966A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/54466—Located in a dummy or reference die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Factory Administration (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】 本発明はウェハレベルパッケージの生産に用いて好適な半導体装置の生産管理方法に関し、簡単な処理で精度の高い生産管理を行うことを課題とする。
【解決手段】 複数の半導体素子１１が形成されたウェハ１０に、非接触で情報の読み出し／書き込みを行いうるタグが設けられるタグ領域１２Ａを少なくとも一つ設け、複数の半導体素子１１のそれぞれの生産管理情報をウェハ１０と非接触でタグに書き込み処理し、ウェハ１０のダイシング後、タグに書き込まれた生産管理情報２１を読み出すことにより、この生産管理情報２１に基づき良品である半導体素子（ＣＳＰ）を選定する。
【選択図】 図２

Description

本発明は半導体装置の生産管理方法及び半導体基板に係り、特にウェハレベルパッケージの生産に用いて好適な半導体装置の生産管理方法及び半導体基板に関する。
一般に、銅再配線を使用したウェハレベルＣＳＰ（ＣＳＰ：チップサイズパッケージ）では、ウェハプロセス完了後もチップ単位で個片化することなく、そのままパッケージング工程（ウェハレベルパッケージング工程）が進められる。また、複数のパッケージング工程の各工程間では適宜外観検査等がウェハ単位で行われる。
この検査結果は、ウェハの有効素子のレイアウトから紙マップを作成し、これに対して検査員がパッケージの内部や外観の検査結果（モード等）と位置を転記するか、または自動外観検査機を使用し、位置と検査結果（モード等）を電子データ化する手法が取られる。更にこれらのデータは、検査マップデータとして製造中の製品と一緒に添付され、検査結果が随時追記するか、電子データとして不良が重ね合わせられる。
更に、ウェハレベルＣＳＰは、ダイシングによる個片化がなされるまではウェハ単位で取り扱われることを利用し、ウェハレベルテストが行われる。このウェハレベルテストの結果、ウェハ上における良品の位置（良品マップ）を求めることができ、テスターから電子データとして良品マップが出力される。
このテスターから出力された良品マップは、前述の検査結果と重ね合わされ、最終的な良品マップが作成される。そして、この最終的な良品マップに基づき、ダイシング後に良品選別（ピックアップ）が実施される。
この際、良品マップとウェハとの対応付けを行っておく必要がある。このため、各ウェハは各々に固有の識別標識（ウェハＩＤ）が付けられており、このウェハＩＤを用いて紙マップや電子データは照合される。このウェハＩＤは、ウェハの回路面にレーザで刻印されるのが一般的であるが、近年では特許文献１，２に開示されるように、ＩＣタグを利用したものも提案されている。
また、ウェハレベルパッケージング工程では、回路面側に絶縁樹脂や配線金属層が形成されるため、認識が困難となることがある。このような場合には、パッケージング工程最初に、予め回路面にあるウェハＩＤをウェハの裏面に転載することも実施されている。
特開２００４−１７９２３４号公報 特開２００４−１５７７６５号公報
しかしながら、上記のように従来の製造方法では、ウェハには識別標識となるウェハＩＤが刻印或いはＩＣタグの形態で付されているのみである。そして、各種検査等により検出されるウェハに形成された個々の半導体素子の良否データ、製造処理がされるロットナンバー、製造処理で実施され作業レシピ等（以下，このウェハレベルパッケージング工程の生産管理に必要な各種情報を生産管理情報という）は、直接ウェハに記録することはできず、前記ように良品マップ等のウェハとは別体の形態で記録することが行われていた。
このため、最終工程で実施されるダイシング後の良品選別（ピックアップ）において、
必然的にウェハの識別標識（ウェハＩＤ）と生産管理情報が記録された良品マップ等との照合が必要となる。しかしながら、個々のウェハに対してこの照合処理を行うのは困難で、また通常ウェハ上には多数の半導体素子が形成されるため、個々の半導体素子と良品マップとの対照処理も面倒であった。このため、従来の生産管理方法では、管理に要する処理が煩雑で、また誤認識も発生しやすいという問題点があった。
本発明は上記の点に鑑みてなされたものであり、簡単な処理で精度の高い生産管理を行いうる半導体装置の生産管理方法及び半導体基板を提供することを目的とする。
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項１記載の発明は、
複数の半導体素子が形成された半導体基板に、非接触で情報の読み出し／書き込みを行いうるタグが設けられるタグ領域を少なくとも一つ設け、
前記複数の半導体素子のそれぞれの生産管理情報を、前記半導体基板と非接触で前記タグに書き込み処理し、
前記半導体基板の分割処理後、前記タグに書き込まれた前記生産管理情報を読み出すことにより、前記生産管理情報に基づき良品である半導体装置を選定することを特徴とするものである。
上記発明によれば、半導体基板に複数形成された半導体素子の夫々の生産管理情報が、半導体基板に設けられたタグ領域のタグに直接書き込まれるため、従来のように半導体基板と別個にされたマップを用いる方法に比べ、良品である半導体装置の選定処理の精度を高めることができる。
また、請求項２記載の発明は、
請求項１記載の半導体装置の生産管理方法において、
前記半導体装置の生産工程で使用する全て或いは一部の生産装置に、前記タグと非接触で情報の読み出し／書き込みを行いうる手段を設けたことを特徴とするものである。
上記発明によれば、半導体装置の生産工程で使用する生産装置に、タグに対し非接触で情報の読み出し／書き込みを行いうる手段を設けたことにより、当該生産装置は前工程で当該半導体基板に対して実施された処理の情報を読み出すことができ、当該生産装置により処理にこの情報を生かすことが可能となる。
また、請求項３記載の発明のように、
請求項１または２記載の半導体装置の生産管理方法において、
前記生産管理情報は、前記半導体基板に対する検査／試験情報を含むことが望ましい。
また、請求項４記載の発明は、
請求項１乃至３のいずれか１項に記載の半導体装置の生産管理方法において、
前記半導体基板は、ウェハレベルパッケージング工程によって、前記半導体素子、再配線、はんだ電極が形成されることを特徴とするものである。
上記発明によれば、半導体基板はウェハレベルで再配線等の処理が行われるため、タグにより半導体基板に複数形成される各半導体素子の生産管理情報の一括管理が可能となる。
また、請求項５記載の発明は、
請求項１乃至４のいずれか１項に記載の半導体装置の生産管理方法において、
前記タグ領域は、前記半導体基板上で前記半導体素子の領域に干渉しない位置に形成されることを特徴とするものである。
上記発明によれば、半導体基板上にタグ領域を形成しても、半導体素子の形成領域に不都合が生じるようなことはない。
また、請求項６記載の発明は、
請求項１乃至５のいずれか１項に記載の半導体装置の生産管理方法において、
前記タグ領域は記憶素子を含み、該記憶素子は前記半導体素子の形成工程において形成されることを特徴とするものである。
上記発明によれば、記憶素子は半導体素子の形成工程において形成されるため、記憶素子を形成するための独自の工程は不要となり、半導体装置の製造処理の簡略化を図ることができる。
また、請求項７記載の発明のように、
請求項１乃至６のいずれか１項に記載の半導体装置の生産管理方法において、
前記タグ領域内に前記タグと接続するアンテナを設けてもよい。
また、請求項８記載の発明は、
請求項７記載の半導体装置の生産管理方法において、
前記アンテナは、前記半導体素子の形成工程、或いは前記再配線の形成工程において形成されることを特徴とするものである。
上記発明によれば、アンテナは半導体素子の形成工程或いは再配線の形成工程において形成されるため、アンテナを形成するための独自の工程は不要となり、半導体装置の製造処理の簡略化を図ることができる。
また、請求項９記載の発明のように、
請求項７または８記載の半導体装置の生産管理方法において、
前記タグは、前記アンテナ上に搭載されたタグチップとしてもよい。
また、請求項１０記載の発明に係る半導体基板は、
複数の半導体素子、及び非接触で情報の読み出し／書き込みを行いうるタグが設けられるタグ領域が形成されていることを特徴とするものである。
上述の如く本発明によれば、従来のように半導体基板と別個にされたマップを用いる方法に比べ、良品である半導体素子の選定処理の精度を高めることができる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図１乃至図３は、本発明の一実施例である半導体装置の生産管理方法を説明するための図である。図１はウェハプロセスが終了したウェハ１０を示しており、図２は本実施例に係る生産管理方法を適用したウェハレベルＣＳＰ（半導体装置）の製造方法を示す工程図であり、図３は本実施例に係る生産管理方法を用いて製造されたウェハレベルＣＳＰの第１実施例を示している。尚、本実施例では、各図に示されようにウェハレベルＣＳＰ（半導体装置）の生産管理方法を例に挙げて説明するものとする。
図１は、図２に示すステップ１０（図では、ステップをＳと略称している）の処理であるウェハプロセスが終了した状態のウェハ１０を示している。ウェハ１０には、ウェハプロセスにおいて多数の半導体素子１１が形成されている。
また、ウェハ１０の半導体素子１１の形成面には、非接触で情報の読み出し／書き込みを行いうるタグ（ＲＦＩＤ：Radio Frequency Identification）が設けられたタグ領域１２Ａが少なくとも一つ設けられている（図１に示す例では１個設けられている）。このタグ領域１２Ａは、ウェハ１０上で半導体素子１１の領域に干渉しない位置に形成されている。よって、ウェハ１０上にタグ領域１２Ａを形成しても、半導体素子１１の形成領域に不都合が生じるようなことはない。
本実施例では、タグはステップ１０のウェハプロセスにおいて半導体素子１１と同時に形成されている。また、タグには外部と電磁誘導或いは電波通信を用いて非接触で情報の読み出し／書き込みを行うためのアンテナ１３Ａが形成されている。また本実施例では、このアンテナ１３Ａもステップ１０のウェハプロセスにおいて半導体素子１１と同時に形成されている。このため、アンテナ１３Ａを形成するための独自の工程は不要となり、半導体装置の製造処理の簡略化を図ることができる。
図１に示すウェハ１０に対し、図２にステップ１０〜ステップ３４示すウェハレベルパッケージング工程処理（ウェハ状態で全てのパッケージ加工を行う処理）が実施されることにより、図３に示すウェハレベルＣＳＰが形成される。図３に示すウェハレベルＣＳＰは、ウェハ１０上に複数（同図では、図示の便宜上、２個のみ示す）の半導体素子１１が形成されている。
シリコン製の１０の上面には、前記したようにステップ１０のウェハプロセスを実施することにより、複数の半導体素子１１が形成される。また、ウェハ１０上のタグ領域１２Ａには、ウェハプロセス（ステップ１０）において、アンテナ１３Ａも予め形成されている。このウェハ１０の上部には、絶縁樹脂１４，１７、銅再配線１５、及びはんだボール１６等が設けられている。
絶縁樹脂１４は半導体素子１１及びアンテナ１３Ａが予め形成されたウェハ１０の上部に形成されている。この絶縁樹脂１４の所定位置には、ウェハ１０に形成された電極と接続するための開口が形成されている。この絶縁樹脂１４は、タグ領域１２Ａにおいては、アンテナ１３Ａの上部を完全に被覆した構成となっている。
また、絶縁樹脂１４の上部には銅再配線１５が形成されている。この銅再配線１５は、絶縁樹脂１４に形成された開口を介してウェハ１０に形成された電極と電気的に接続されている。この銅再配線１５の上部には、絶縁樹脂１７が形成されている。
この絶縁樹脂１７は、銅再配線１５と対向する所定位置に開口が形成されており、この開口にははんだボール１６が配設されている。これにより、各半導体素子１１の形成領域において、ウェハレベルＣＳＰが形成される。
また、タグ領域１２Ａの領域には、前記したようにタグが形成されているが、このタグは記憶素子であり、アンテナ１３Ａを介してウェハ１０の外部から非接触で情報の読み出し／書き込みを行いうる構成となっている。
続いて、図２に示したウェハレベルＣＳＰの製造工程を例に挙げ、この製造工程と本実施例に係る半導体装置の生産管理方法とを関連付けしつつ、以下説明する。
図２に示すステップ１０のウェハプロセスは、いわゆる半導体製造プロセスにおける前工程であり、このウェハプロセスを実施することにより、ウェハ１０上に半導体素子１１及びタグ領域１２Ａ（アンテナ１３Ａを含む）が形成される。このウェハプロセスでは、プロセス不良が発生することがあり、このプロセス不良は製造されるウェハレベルＣＳＰの不良原因となるため、従来では良品マップに記載される内容である。
しかしながら、本実施例では、ウェハ１０にタグ（図示せず）が内設されたタグ領域１２Ａが形成されており、またウェハプロセスの終了時ではアンテナ１３Ａも形成されているため、直ちにタグに書き込むことが可能である。よって本実施例では、ウェハプロセスの終了時において、プロセス不良を生産管理情報２１の一つとしてタグに書き込み処理を行っている。
このプロセス不良に係る生産管理情報２１のタグへの書き込み処理は、ウェハプロセスに用いる製造装置や検査装置等に設けられた送信装置を用いて行われる。この送信装置は、ウェハプロセスに用いる製造装置である場合には、最終工程で用いる製造装置に配設することが望ましい。また、製造装置による処理終了後において、ウェハ１０を搬送するハンドリング装置等に設けても良い。
続くプローブ試験工程（ステップ１２）では、ウェハ１０に形成されている電極にテスターに接続されたプローブを接触させ、電気試験が実施される。ここで生成される電気試験結果は、生産管理情報２１としてタグに書き込みされる。
また、ウェハ１０上に絶縁樹脂１４を形成する絶縁膜形成工程（ステップ１４）では、絶縁樹脂１４となる樹脂の塗布、露光、現像、検査の各処理が実施される。この絶縁膜形成工程では、外観検査結果及び膜厚が生産管理情報２１としてタグに書き込みされる。
ステップ１６〜ステップ２６は、銅再配線１５を形成するための工程である。この内、スパッタ膜形成工程（ステップ１６）では，銅再配線１５をめっきするための密着層及び給電層としての役割を持ち、シード膜（Ｔｉ／Ｃｕ或いはＣｒ／Ｃｕ等）がスパッタにより形成される。このスパッタ膜形成工程では、シード膜のシード抵抗値や膜厚、使用号機が生産管理情報２１としてタグに書き込みされる。
また、再配線めっき工程（ステップ２０）では、ステップ１６で形成されたシード膜を電極として、めっき装置から給電し、銅再配線１５を形成するための電解銅めっきが実施される。この再配線めっき工程では、めっき条件等が生産管理情報２１としてタグに書き込みされる。
尚、この再配線めっき工程では、タグに書き込まれている生産管理情報２１を読み出すことにより、品種毎のめっき条件やエッチング条件など装置のレシピを読み出す等して、オペレーションのミスを防止することも可能である。
また、エッチング工程（ステップ２４）では、スパッタ工程で形成されたシード膜をエッチングし、シード層で電気的に接合された再配線を分離し、完成させる。このエッチング工程では、エッチング条件やエッチング後に実施される配線の厚さの検査結果等が生産管理情報２１としてタグに書き込みされる。
上記のようにして銅再配線１５が形成されると、この銅再配線１５や絶縁膜１４に対して外観検査（ステップ２６）が実施される。この外観検査の結果も、生産管理情報２１としてタグに書き込みされる。再配線や絶縁膜の異常は、人の目による検査か、または自動外観検査機による検査で検出され、これらは電子マップ化される。
ステップ３０及びステップ３２は、はんだボール１６の形成工程である。周知の方法によりはんだボール１６が形成された後（ステップ３０）、形成されたはんだボール１６が所定の形状となっているかどうかを検査する外観検査工程（ステップ３２）が実施される。また、ボールの寸法・形状もここで確認される。このはんだボール１６の外観検査の結果や寸法異常の結果もマップ化し、生産管理情報２１としてタグに書き込みされる。
上記のステップ１０〜ステップ３２の工程を実施することにより、ウェハ１０上にはウェハレベルＣＳＰが形成される。続くステップ３４では、このウェハ１０上に形成されたウェハレベルＣＳＰに対し、ウェハレベルにおけるファイナル試験（ＦＴ）が実施される（ステップ３４）。このファイナル試験による試験結果も良不良判定結果や不良カテゴリなどと一緒に、生産管理情報２１としてタグに書き込みされる。
上記のステップ１０〜ステップ３４の工程が終了し、ウェハ１０上に複数のＣＳＰ（半導体装置）が形成されると、続いて各ＣＳＰを個片化するためにダイシング工程（ステップ３６）が実施される。このダイシング処理は、ウェハ１０をダイシングテープに貼着した上で、ダイシングブレードを用いて行われる。よって、ダイシングが終了した状態では、ＣＳＰは個片化されているが、依然としてダイシングテープに貼着された状態を維持している。
続いて、例えば紫外線照射等によりダイシングテープの貼着剤の接着力を低下させた上で、ピックアップ装置を用いて個片化されたＣＳＰのピックアップが実施される（ステップ３８）。この際、ピックアップ装置は、タグ領域１２Ａに配設されたタグに書き込まれた生産管理情報２１を読み取る読取り装置を有している。このため、読取り装置は、タグに書き込まれた生産管理情報２１に基づき良品であるＣＳＰのみに対しピックアップを実施する。
上記したように、本実施例に係る生産管理方法では、ウェハ１０に形成されたタグに生産管理情報２１（いわゆる、半導体素子１１の良品マップ）が書き込まれるため、ウェハ１０は生産管理情報２１を保持した状態で各工程（ステップ１２〜ステップ３８）を流れる。また、各工程にタグの情報を読み書き可能な機構を持たせることにより、その工程以前の生産管理情報２１を装置側で読み取り、装置で行われる加工・検査にその生産管理情報２１を活かすことが可能となる。また、各装置において発生した結果を生産管理情報２１としてウェハ１０のタグに書き込めば、次工程への生産管理情報２１の申し送りが可能となる。
また、上記のように本実施例では、ウェハ１０に複数形成されたＣＳＰの夫々の生産管理情報２１（半導体素子１１における情報も含む）がタグに直接書き込まれるため、従来のようにウェハと別個に作成されたマップを用い、このマップとウェハとを対照して良品判別を行なっていた方法に比べ、良品選定処理の簡単化を図れると共に精度の向上を図ることもできる。更に、ステップ３６で実施されるダイシング後に、個片化されたタグ領域１２Ａを保管・管理することにより、そのウェハ１０の履歴を残すことが可能となり、トレーサビリティに有効である。
続いて、図４乃至図７を参照し、本実施例に係る生産管理方法を適用しうるウェハレベルＣＳＰの他実施例、及びタグ領域に形成されるアンテナの他実施例について説明する。尚、図４乃至図７において、図１乃至図３に示した構成と対応する構成については、同一符号を付してその説明を省略する。
図４に示すウェハレベルＣＳＰは、銅再配線１５上にメタルポスト１８を形成し、このメタルポスト１８の上部に、バリアメタル１９を介してはんだボール１６を形成したことを特徴とするものである。また、メタルポスト１８を覆うようにモールド樹脂２０が形成されている。
この構成とすることにより、メタルポスト１８により応力緩和作用が発生し、またモールド樹脂２０の存在によりメタルポスト１８が支持されるため、ＣＳＰを実装する場合にアンダーフィルレジンを不要とすることができる。また、本実施例におけるタグ領域１２Ａは図３に示した構成と同一であり、タグ領域１２Ａを構成するタグ及びアンテナ１３Ａは、ウェハプロセス（ステップ１０。図２参照）で形成される。
図５に示すウェハレベルＣＳＰは、図３に示したウェハレベルＣＳＰと類似しているが、アンテナ１３Ｂを銅再配線１５の形成工程（ステップ１６〜ステップ２６）において、銅再配線１５と同時に形成したことを特徴とするものである。また、タグについては第１実施例と同様に、ウェハプロセス（ステップ１０。図２参照）で形成される。
このアンテナ１３Ｂは、タグ領域１２Ｂの領域内に形成されている。また、タグとアンテナ１３Ｂとの電気的接続は、アンテナ１３Ｂの端部に形成された接合部１３ａ（図５（Ｂ）参照）を絶縁樹脂１４に形成された開口を介してタグの電極（図示せず）と接続することにより行なわれている。
本実施例の構成によれば、タグはウェハプロセス（ステップ１０）で形成され、アンテナ１３Ｂは銅再配線１５の形成工程において同時形成されるため、タグ領域１２Ｂ（タグ及びアンテナ１３Ｂ）を形成するに際し、タグ領域１２Ｂを形成するための独自の工程は不要となり製造処理の簡略化を図ることができる。
前記した各実施例においては、ウェハプロセス（ステップ１０）においてタグをウェハ１０に一体的に形成した構成とした。これに対して図５に示すウェハレベルＣＳＰは、タグとしてチップ部品であるＩＣタグ２２を用いたことを特徴とするものである。
また、アンテナ１３Ｃは、銅再配線１５の形成工程において絶縁樹脂１４の上部に形成される。この際、図６（Ｂ）に示されるように、絶縁樹脂１４の上部には、タグ領域１２Ｃと接合される接合部１３ａが形成されたアンテナ１３Ｃが形成とれると共に、ＩＣタグ２２を搭載するためのダミーパッド２３も形成される。
図７は、図６に示すウェハレベルＣＳＰの製造方法を示す工程図である。尚、図７において、図２に示したウェハレベルＣＳＰの製造方法と同一工程については、同一のステップ数を付してその説明を省略するものとする。
本実施例に係る製造方法では、ステップ１６〜ステップ２６の銅再配線１５の形成処理が終了した後、レジスト形成処理（ステップ２３−１）及び銅ポストめっき処理（ステップ２３−２）等を実施することにより、メタルポスト１８を形成する。この際、ステップ１６〜ステップ２６の銅再配線１５の形成処理において、アンテナ１３Ｃ及びダミーパッド２３の形成も同時行う。
また、ステップ２６の配線検査工程が終了すると、本実施例ではＩＣタグ２２の実装処理が行われる。この実装処理は、表面実装タイプのＩＣタグ２２を用い、アンテナ１３Ｃの接合部１３ａ及びダミーパッド２３にフリップチップ接合することにより行われる。続くステップ２７−２では、ＩＣタグ２２が実装されたウェハ１０に対し、モールド樹脂２０が形成され、ＩＣタグ２２は確実にウェハ１０上に固定される。
本実施例係る製造方法では、ＩＣタグ２２として汎用部品を用いることが可能となり、またタグをウェハプロセス（ステップ１０）において形成する必要がなくなるため、ウェハプロセスにおける負担（工数の増大等）を軽減することができる。
図１は、タグ領域を有したウェハを示す平面図である。 図２は、第１実施例に係るウェハレベルＣＳＰの製造方法を例に挙げ、本発明の一実施例である生産管理方法を説明する図である。 図３は、タグ領域を有したウェハレベルＣＳＰの第１実施例を示す断面図である。 図４は、タグ領域を有したウェハレベルＣＳＰの第２実施例を示す断面図である。 図５は、タグ領域を有したウェハレベルＣＳＰの第３実施例を示す断面図である。 図６は、タグ領域を有したウェハレベルＣＳＰの第４実施例を示す断面図である。 図７は、第４実施例に係るウェハレベルＣＳＰの製造方法を説明するための図である。
符号の説明
１０ ウェハ
１１ 半導体素子
１２Ａ〜１２Ｃ タグ領域
１３Ａ〜１３Ｃ アンテナ
１５ 銅再配線
１６ はんだボール
１８ メタルポスト
２０ モールド樹脂
２１ 生産管理情報
２２ ＩＣタグ

Claims (10)

  1. 複数の半導体素子が形成された半導体基板に、非接触で情報の読み出し／書き込みを行いうるタグが設けられるタグ領域を少なくとも一つ設け、
    前記複数の半導体素子のそれぞれの生産管理情報を、前記半導体基板と非接触で前記タグに書き込み処理し、
    前記半導体基板の分割処理後、前記タグに書き込まれた前記生産管理情報を読み出すことにより、前記生産管理情報に基づき良品である半導体装置を選定することを特徴とする半導体装置の生産管理方法。
  2. 請求項１記載の半導体装置の生産管理方法において、
    前記半導体装置の生産工程で使用する全て或いは一部の生産装置に、前記タグと非接触で情報の読み出し／書き込みを行いうる手段を設けたことを特徴とする半導体装置の生産管理方法。
  3. 請求項１または２記載の半導体装置の生産管理方法において、
    前記生産管理情報は、前記半導体基板に対する検査／試験情報を含むことを特徴とする半導体装置の生産管理方法。
  4. 請求項１乃至３のいずれか１項に記載の半導体装置の生産管理方法において、
    前記半導体基板は、ウェハレベルパッケージング工程によって、前記半導体素子、再配線、はんだ電極が形成されることを特徴とする半導体装置の生産管理方法。
  5. 請求項１乃至４のいずれか１項に記載の半導体装置の生産管理方法において、
    前記タグ領域は、前記半導体基板上で前記半導体素子の領域に干渉しない位置に形成されることを特徴とする半導体装置の生産管理方法。
  6. 請求項１乃至５のいずれか１項に記載の半導体装置の生産管理方法において、
    前記タグ領域は記憶素子を含み、該記憶素子は前記半導体素子の形成工程において形成されることを特徴とする半導体装置の生産管理方法。
  7. 請求項１乃至６のいずれか１項に記載の半導体装置の生産管理方法において、
    前記タグ領域は、前記タグと接続するアンテナを有することを特徴とする半導体装置の生産管理方法。
  8. 請求項７記載の半導体装置の生産管理方法において、
    前記アンテナは、前記半導体素子の形成工程、或いは前記再配線の形成工程において形成されることを特徴とする半導体装置の生産管理方法。
  9. 請求項７または８記載の半導体装置の生産管理方法において、
    前記タグは、前記アンテナ上に搭載されたタグチップであることを特徴とする半導体装置の生産管理方法。
  10. 複数の半導体素子、及び非接触で情報の読み出し／書き込みを行いうるタグが設けられるタグ領域が形成されている半導体基板。
JP2005105228A 2005-03-31 2005-03-31 半導体装置の生産管理方法及び半導体基板 Pending JP2006286966A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005105228A JP2006286966A (ja) 2005-03-31 2005-03-31 半導体装置の生産管理方法及び半導体基板
US11/229,728 US20060223340A1 (en) 2005-03-31 2005-09-20 Manufacturing managing method of semiconductor devices and a semiconductor substrate
KR1020050095585A KR100721356B1 (ko) 2005-03-31 2005-10-11 반도체 장치의 생산 관리 방법
CNB2005101137623A CN100388417C (zh) 2005-03-31 2005-10-14 半导体器件的生产管理方法及半导体衬底

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005105228A JP2006286966A (ja) 2005-03-31 2005-03-31 半導体装置の生産管理方法及び半導体基板

Publications (1)

Publication Number Publication Date
JP2006286966A true JP2006286966A (ja) 2006-10-19

Family

ID=37030594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005105228A Pending JP2006286966A (ja) 2005-03-31 2005-03-31 半導体装置の生産管理方法及び半導体基板

Country Status (4)

Country Link
US (1) US20060223340A1 (ja)
JP (1) JP2006286966A (ja)
KR (1) KR100721356B1 (ja)
CN (1) CN100388417C (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008225588A (ja) * 2007-03-08 2008-09-25 Fujitsu Ltd Ｒｆｉｄシステム及びｒｆｉｄタグ
WO2011055781A1 (ja) * 2009-11-05 2011-05-12 株式会社ニコン 基板カートリッジ、基板処理装置、基板処理システム、基板処理方法、制御装置及び表示素子の製造方法
JP2011098809A (ja) * 2009-11-05 2011-05-19 Nikon Corp 基板カートリッジ、基板処理装置、基板処理システム、基板処理方法、制御装置及び表示素子の製造方法
JP2011098808A (ja) * 2009-11-05 2011-05-19 Nikon Corp 基板カートリッジ、基板処理装置、基板処理システム、基板処理方法、制御装置及び表示素子の製造方法
JP2014208555A (ja) * 2014-05-12 2014-11-06 株式会社ニコン 表示素子の製造方法
JP2015021805A (ja) * 2013-07-18 2015-02-02 株式会社日立ハイテクノロジーズ レプリカ採取装置およびそれを備えた検査システム

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713121B1 (ko) * 2005-09-27 2007-05-02 한국전자통신연구원 칩과 이를 이용한 칩 스택 및 그 제조방법
US7884725B2 (en) 2006-06-21 2011-02-08 Neology, Inc. Systems and methods for stirring electromagnetic fields and interrogating stationary RFID tags
WO2009034496A2 (en) * 2007-09-12 2009-03-19 Nxp B.V. Wafer, method of manufacturing integrated circuits on a wafer, and method of storing data about said circuits
FR2973563A1 (fr) * 2011-04-01 2012-10-05 St Microelectronics Rousset Memorisation de donnees sur une plaquette de circuits electroniques
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
JP6377936B2 (ja) * 2014-04-01 2018-08-22 エイブリック株式会社 半導体ウェハ
US10685918B2 (en) * 2018-08-28 2020-06-16 Semiconductor Components Industries, Llc Process variation as die level traceability

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002074294A (ja) * 2000-08-25 2002-03-15 Dainippon Printing Co Ltd 非接触式データキャリア
JP2002083894A (ja) * 2000-06-21 2002-03-22 Hitachi Maxell Ltd 半導体チップ及びこれを用いた半導体装置
JP2005057203A (ja) * 2003-08-07 2005-03-03 Renesas Technology Corp ウェハ、集積回路チップおよび半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3255292B2 (ja) * 1996-03-19 2002-02-12 株式会社日立製作所 プロセス管理システム
WO2000002236A2 (en) * 1998-07-07 2000-01-13 Memc Electronic Materials, Inc. Radio frequency identification system and method for tracking silicon wafers
AR022299A1 (es) * 1999-01-29 2002-09-04 Sensormatic Electronics Corp Manejo de produccion y operaciones utilizando etiquetas rfid de lectura/escritura
SE522531C2 (sv) * 1999-11-24 2004-02-17 Micronic Laser Systems Ab Metod och anordning för märkning av halvledare
CN1275328C (zh) * 2000-06-21 2006-09-13 日立马库塞鲁株式会社 半导体芯片和使用了该半导体芯片的半导体器件
US6524881B1 (en) * 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
US6974782B2 (en) * 2002-08-09 2005-12-13 R. Foulke Development Company, Llc Reticle tracking and cleaning
JP2004157765A (ja) * 2002-11-06 2004-06-03 Tokyo Seimitsu Co Ltd 識別タグを備える半導体ウエハ、マスク、ウエハキャリアおよびマスクキャリアならびにこれらを用いる露光装置および半導体検査装置
JP2004179234A (ja) * 2002-11-25 2004-06-24 Renesas Technology Corp 半導体装置の製造方法
WO2004072747A1 (ja) * 2003-02-14 2004-08-26 Ntn Corporation Ｉｃタグを用いた機械部品ならびにその品質管理方法および異常検査システム
US7348887B1 (en) * 2004-06-15 2008-03-25 Eigent Technologies, Llc RFIDs embedded into semiconductors
KR100604869B1 (ko) * 2004-06-16 2006-07-31 삼성전자주식회사 식별수단을 가지는 반도체 웨이퍼 및 이를 이용한 식별방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083894A (ja) * 2000-06-21 2002-03-22 Hitachi Maxell Ltd 半導体チップ及びこれを用いた半導体装置
JP2002074294A (ja) * 2000-08-25 2002-03-15 Dainippon Printing Co Ltd 非接触式データキャリア
JP2005057203A (ja) * 2003-08-07 2005-03-03 Renesas Technology Corp ウェハ、集積回路チップおよび半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008225588A (ja) * 2007-03-08 2008-09-25 Fujitsu Ltd Ｒｆｉｄシステム及びｒｆｉｄタグ
US8274367B2 (en) 2007-03-08 2012-09-25 Fujitsu Limited RFID system and RFID tag
WO2011055781A1 (ja) * 2009-11-05 2011-05-12 株式会社ニコン 基板カートリッジ、基板処理装置、基板処理システム、基板処理方法、制御装置及び表示素子の製造方法
JP2011098809A (ja) * 2009-11-05 2011-05-19 Nikon Corp 基板カートリッジ、基板処理装置、基板処理システム、基板処理方法、制御装置及び表示素子の製造方法
JP2011098808A (ja) * 2009-11-05 2011-05-19 Nikon Corp 基板カートリッジ、基板処理装置、基板処理システム、基板処理方法、制御装置及び表示素子の製造方法
US9379339B2 (en) 2009-11-05 2016-06-28 Nikon Corporation Substrate cartridge, substrate-processing apparatus, substrate-processing system, substrate-processing method, control apparatus, and method of manufacturing display element
JP2015021805A (ja) * 2013-07-18 2015-02-02 株式会社日立ハイテクノロジーズ レプリカ採取装置およびそれを備えた検査システム
JP2014208555A (ja) * 2014-05-12 2014-11-06 株式会社ニコン 表示素子の製造方法

Also Published As

Publication number Publication date
CN100388417C (zh) 2008-05-14
KR20060106601A (ko) 2006-10-12
KR100721356B1 (ko) 2007-05-25
CN1841649A (zh) 2006-10-04
US20060223340A1 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
JP3055104B2 (ja) 半導体パッケ―ジの製造方法
US8649896B2 (en) Manufacturing method of semiconductor device
US6392433B2 (en) Method and apparatus for testing semiconductor devices
JP4257844B2 (ja) 半導体装置およびその製造方法
JP2006286966A (ja) 半導体装置の生産管理方法及び半導体基板
JP2005268611A (ja) 半導体装置の製造方法
CN100555622C (zh) 具有识别码的半导体芯片及其制造方法和管理系统
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
JP2007072853A (ja) 電子装置の製造方法
JP4509901B2 (ja) 半導体部品製造システム、制御装置、およびコンピュータプログラム
US8445906B2 (en) Method for sorting and acquiring semiconductor element, method for producing semiconductor device, and semiconductor device
JP2014062828A (ja) パターンマッチング方法および半導体装置の製造方法
JP5205189B2 (ja) 半導体装置の製造方法
CN100426481C (zh) 半导体装置及其制造方法
JP4356207B2 (ja) 非接触式ｉｃカードの製造方法
JP2009152450A (ja) 半導体装置の製造方法
JP2008053443A (ja) 半導体装置の製造方法
JP2015228531A (ja) 半導体装置の製造方法
KR100379084B1 (ko) 반도체패키지제조방법
US20050275062A1 (en) Semiconductor bare chip, method of recording ID information thereon, and method of identifying the same
US20230154860A1 (en) Semiconductor chip including align mark protection pattern and semiconductor package including semiconductor chip including the align mark protection pattern
US11257723B2 (en) Inspection system and method for inspecting semiconductor package, and method of fabricating semiconductor package
JP5257238B2 (ja) プリント配線基板の製造情報管理方法、プリント配線基板の製造情報管理システム
KR20090098066A (ko) 반도체 패키지용 기판 및 이를 이용한 반도체 패키지의제조 방법
JP2010141364A (ja) 半導体部品製造システム、制御装置、およびコンピュータプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080125

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100831