JP2006278645A - 磁気メモリ装置 - Google Patents

Abstract

【課題】スピン注入磁化反転機構を用いた磁気抵抗効果素子を有する磁気メモリ装置において、ワード線やビット線などの磁気抵抗効果素子の近傍に設けられた配線からの漏洩磁界による誤動作を防止しうる磁気メモリ装置及びその製造方法を提供する。
【解決手段】強磁性層５０と、強磁性層５０上に形成された非磁性層５２と、非磁性層５２上に形成された強磁性層５４とを有し、スピンの注入により強磁性層５４を磁化反転する磁気抵抗効果素子と、磁気抵抗効果素子の近傍に設けられ、非磁性導体材料７４が磁性導体材料７２，７６よりなるシールド層により被覆されてなる第１の配線７８とを有する。
【選択図】図１

Description

本発明は、磁気メモリ装置に係り、特にスピン注入磁化反転機構を用いた磁気抵抗効果素子を有する磁気メモリ装置及びその製造方法に関する。

ここから 近年、書き換え可能な不揮発性メモリとして、磁気抵抗効果素子をマトリクス状に配列した磁気ランダムアクセスメモリ（以下、ＭＲＡＭ：Magnetic Random Access Memoryという）が注目されている。ＭＲＡＭは、２つの磁性層における磁化方向の組み合わせを利用して情報を記憶し、これら磁性層間の磁化方向が平行である場合と反平行である場合とにおける抵抗変化（すなわち電流或いは電圧の変化）を検知することによって記憶情報の読み出しを行うものである。

ＭＲＡＭを構成する磁気抵抗効果素子としては、ＧＭＲ（Giant Magnetoresistive）素子やＴＭＲ（Tunneling Magnetoresistive）素子が検討されている。なかでも、大きな抵抗変化が得られるＴＭＲ素子が、ＭＲＡＭに用いる磁気抵抗効果素子として注目されている。

ＴＭＲ素子は、２つの強磁性磁性層がトンネル絶縁膜を介して積層されたものであり、２つの強磁性層の磁化方向の関係に基づいてトンネル絶縁膜を介して磁性層間を流れるトンネル電流が変化する現象を利用したものである。すなわち、ＴＭＲ素子は、２つの強磁性層の磁化方向が平行のときに低い素子抵抗を有し、反平行のときには高い素子抵抗を有する。この２つの状態をデータ“０”及びデータ“１”に関連づけることにより、記憶素子として用いることができる。

磁気抵抗効果素子に書き込む方法としては、直交する２本の信号線（例えばビット線及び書き込みワード線）に電流を流し、これら信号線から発生する磁界の合成磁界をＭＴＪ素子に印加することで、一方の強磁性層（自由磁化層）の磁化方向を印加磁界に応じた向きに変化させる方式（電流磁界書き込み方式）が一般的である。

しかしながら、この方法では、ビット線及び書き込みワード線により生じる合成磁界の発生効率及び自由磁化層の外部磁場反転容易性が、消費電力や信頼性を左右することとなる。特に、記録密度を向上するために磁気抵抗効果素子のサイズを縮小していくと自由磁化層の反磁界が増大するため、自由磁化層の磁化反転磁界Ｈｃが増加する。すなわち、高集積化に伴い、書き込み電流が増加し、消費電力が増加してしまう。

これを解消するために、磁気抵抗効果素子部の対向する面以外の書き込みワード線及びビット線の周囲を磁性材料でシールドして磁束集中させる構造、いわゆるクラッド構造が提案されている（例えば、特許文献１を参照）。しかしながら、自由磁化層の磁化反転磁界は素子サイズの縮小にほぼ反比例して増加するため、従来の電流磁界書き込み方式では書き込み電流が著しく増加してしまい、ひいては事実上書き込みが困難となることが予測されている（例えば、非特許文献１を参照）。

また、データ書き込みの際には、ビット線と書き込みワード線に電流を印加して重畳した磁界によって所定の選択素子の自由磁化層の磁化反転を行うが、このとき電流を流したビット線及び書き込みワード線に連なっている多数の非選択素子にも電流磁場が作用している。このような状態の素子を半選択状態と定義しており、不安定に磁化反転が生じやすく誤動作の原因となっている。また、選択トランジスタを接続した構造のＭＲＡＭでは、ビット線、ワード線のほかに書き込み用の書き込みワード線が必要であり、デバイス構造及び製造プロセスが複雑になってしまう。

このような観点から、近年、スピン注入磁化反転素子が注目されている（例えば非特許文献１を参照）。スピン注入磁化反転素子は、ＧＭＲ素子やＴＭＲ素子と同様、２つの強磁性層間に絶縁層又は非磁性金属層を挟んで構成される磁気抵抗効果素子である。

スピン注入磁化反転素子において、膜面に垂直に自由磁化層側から固定磁化層側へ電流を流すと、スピン偏極した伝導電子が固定磁化層から自由磁化層に流れ込み、自由磁化層の電子と交換相互作用をする。この結果、電子間にはトルクが発生し、このトルクが十分に大きいと自由磁化層の磁気モーメントは反平行から平行に反転する。一方、電流印加を逆方向にすると、前述とは逆作用の効果により、平行から反平行に反転することができる。すなわち、スピン注入磁化反転素子は、電流制御（印加方向及び印加電流値）のみによって自由磁化層の磁化反転を誘発し、記憶状態を書き換えることができる記憶素子である。

スピン注入磁化反転素子では、素子サイズが減少して磁化反転磁界Ｈｃが増加しても体積減少効果により反転電流が減少するため、電流磁界書き込み方式の素子と比較して大容量化・低消費電力化に極めて有利である。また、書き込みワード線が不要であり、デバイス構造及び製造方法を簡略化することができる。
特開２００２−２４６５６６号公報 特開２００４−２５９９１３号公報 特開２００４−２８１５９９号公報 特開２００１−００６１２７号公報 特開２００３−３１８４６０号公報 屋上公二郎等、「スピン注入磁化反転の研究動向」、日本応用磁気学会誌、Vol. 28 No. 9, 2004, pp.937-948 Michael A. Seigler et al., "Use of a permanent magnet in the synthetic antiferromagnet of a spin-valve", Journal of Applied Physics, Vol. 91, p. 2176, 2002

しかしながら、スピン注入磁化反転素子を用いた磁気メモリ装置では、ワード線やビット線などのスピン注入磁化反転素子の近傍に設けられた配線からの漏洩磁界により、自由磁化層の磁化反転が誘発されて誤動作が生じることがあった。

本発明の目的は、スピン注入磁化反転機構を用いた磁気抵抗効果素子を有する磁気メモリ装置において、ワード線やビット線などの磁気抵抗効果素子の近傍に設けられた配線からの漏洩磁界による誤動作を防止しうる磁気メモリ装置及びその製造方法を提供することにある。

本発明の一観点によれば、第１の強磁性層と、前記第１の強磁性層上に形成された非磁性層と、前記被磁性層上に形成された第２の強磁性層とを有し、スピンの注入により前記第２の強磁性層を磁化反転する磁気抵抗効果素子と、前記磁気抵抗効果素子の近傍に設けられ、非磁性導体材料が磁性導体材料により被覆されてなる第１の配線とを有することを特徴とする磁気メモリ装置が提供される。

本発明によれば、スピン注入磁化反転機構を用いた磁気抵抗効果素子を有する磁気メモリ装置において、磁気抵抗効果素子の近傍に設けられた配線をシールド配線構造とするので、これら配線からの漏洩磁界による誤動作を防止することができる。また、磁気抵抗効果素子に電気的に接続される配線については、シールド配線構造にするとともに、磁気抵抗効果素子と配線との間に非磁性導体材料よりなる接続層を設けるので、磁気抵抗効果素子と配線との間の磁気的な結合を切断することができる。これにより、配線からの漏洩磁界の影響を効果的に防止することができる。

［第１実施形態］
本発明の第１実施形態による磁気メモリ装置及びその製造方法について図１乃至図６を用いて説明する。

図１は本実施形態による磁気メモリ装置の構造を示す斜視図、図２は本実施形態による磁気メモリ装置の構造を示す概略断面図、図３乃至図６は本実施形態による磁気メモリ装置の製造方法を示す工程断面図である。

はじめに、本実施形態による磁気メモリ装置の構造について図１及び図２を用いて説明する。本実施形態による磁気メモリ装置は、単純マトリクス型の磁気メモリ装置である。

図１に示すように、シリコン基板１０上には、層間絶縁膜２８が形成されている。層間絶縁膜２８には、Ｔａ膜３６と、ＮｉＦｅ膜３８と、Ｃｕ膜４０と、ＮｉＦｅ膜４４とからなるワード線６４が埋め込まれている。

ＮｉＦｅ膜４４上には、下部電極層４６が形成されている。下部電極層４６上には、反強磁性層４８、固定磁化層５０、トンネル絶縁膜５２、自由磁化層５４及びキャップ層５６が積層されてなる磁気抵抗効果素子６０が形成されている。

磁気抵抗効果素子６０が形成された層間絶縁膜２８上には、層間絶縁膜６６が形成されている。層間絶縁膜６６上には、Ｔｉ膜７０、ＮｉＦｅ膜７２、Ａｌ膜７４及びＮｉＦｅ膜７６よりなり、磁気抵抗効果素子６０のキャップ層６０に電気的に接続されたビット線７８が形成されている。ビット線７８上には、層間絶縁膜８０が形成されている。

図２に示すように、ワード線６４は、例えばＹ方向に延在して複数並列して形成されており、ビット線７８は、例えばＸ方向に延在して複数並列して形成されている。磁気抵抗効果素子６０は、ワード線６４とビット線７８との各交点に、それぞれに電気的に接続して形成されている。

ここで、本実施形態による磁気メモリ装置は、ワード線６４及びビット線７８が、低抵抗の非磁性導体材料が高透磁率の磁性導体材料によって囲まれたシールド配線構造を有していることに主たる特徴がある。

すなわち、ワード線６４は、低抵抗の非磁性導体材料からなる主配線部であるＣｕ膜４０の底面及び側面が高透磁率の磁性導体材料であるＮｉＦｅ膜３８により覆われ、上面がＮｉＦｅ膜４４により覆われている。また、ビット線７８は、低抵抗の非磁性導体材料からなる主配線部であるＡｌ膜７４の底面がＮｉＦｅ膜７２により覆われ、Ａｌ膜７４の側面及び上面がＮｉＦｅ膜７６により覆われている。

このようにして主な電流経路である主配線部の外周部を被覆するように高透磁率の磁性導体材料よりなるシールド層を設けることにより、電流を流すことにより主配線部から生じる磁界は、これを囲むシールド層によって閉じ込められ漏洩磁界を最小にすることができる。これにより、漏洩磁界による磁気抵抗効果素子の誤動作を防止することができる。

シールド配線構造に適用する高透磁率の磁性導体材料としては、Ｃｏ，Ｎｉ，Ｆｅ又はこれらの合金からなる磁性材料を適用することができる。

また、本実施形態による磁気メモリ装置では、ワード線６４と磁気抵抗効果素子６０との間に非磁性導体材料よりなる下部電極層４６が設けられ、磁気抵抗効果素子６０とビット線７８との間に非磁性導体材料よりなるキャップ層５６が設けられている。下部電極層４６及びキャップ層５６は、ワード線６４及びビット線７８と磁気抵抗効果素子６０とを電気的に低抵抗で接続するための役割を有するほかに、ワード線６４及びビット線７８と磁気抵抗効果素子６０との間において磁気的交換結合が生じることを防止する役割をも有している。すなわち、下部電極層４６はワード線６４と磁気抵抗効果素子６０との間の磁気的な結合を切断し、キャップ層５６は磁気抵抗効果素子６０とビット線７８との間の磁気的な結合を切断するものである。

ワード線６４及びビット線７８と磁気抵抗効果素子６０との間に形成する非磁性導体材料としては、Ｔａ，Ｔｉ，Ｗ等の高融点金属或いはその窒化化合物であるＴａＮ，ＴｉＮ，ＷＮ、又はＲｕ，Ｉｒ等の導電性酸化物（ＲｕＯ_２，ＩｒＯ_２）等となる金属材料を適用することができる。また、これら材料からなる２以上の膜を積層してもよい。

次に、本実施形態による磁気メモリ装置の製造方法について図３乃至図６を用いて説明する。

まず、シリコン基板１０上に、例えばＣＶＤ法によりシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜２８を形成する。

次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜２８に、例えば深さ約４３０ｎｍの配線溝３４を形成する（図３（ａ））。

次いで、例えばスパッタ法又はＣＶＤ法により、下地導体材料として例えば膜厚１０ｎｍのＴａ膜３６を、高透磁率の磁性導体材料として例えば膜厚３０ｎｍのＮｉＦｅ膜３８を、低抵抗の非磁性導体材料として例えば膜厚６００ｎｍのＣｕ膜４０とを、順次堆積する（図３（ｂ））。Ｃｕ膜４０は、シード層をスパッタ法又はＣＶＤ法により堆積後、電解めっき法により堆積してもよい。

次いで、Ｃｕ膜４０、ＮｉＦｅ膜３８及びＴａ膜３６を、層間絶縁膜２８が露出するまで例えばＣＭＰ法により平坦化する（図３（ｃ））。

次いで、Ｔａ膜３６、ＮｉＦｅ膜３８及びＣｕ膜４０が埋め込まれた層間絶縁膜２８上に、例えばスパッタ法又はＣＶＤ法により、高透磁率の磁性導体材料として例えば膜厚３０ｎｍＮｉＦｅ膜４４を堆積する。

次いで、ＮｉＦｅ膜４４上に、例えば膜厚５０ｎｍのＴａ膜を堆積し、Ｔａ膜よりなる下部電極層４６を形成する。

次いで、下部電極層４６上に、例えばスパッタ法により、膜厚８〜３０ｎｍのＰｔＭｎ，ＩｒＭｎ，ＰｄＰｔＭｎ等の反強磁性材料、例えば膜厚１５ｎｍのＩｒＭｎ膜を堆積し、ＩｒＭｎ膜よりなる反強磁性層４８を形成する。

次いで、反強磁性層４８上に、例えばスパッタ法により、膜厚１〜１０ｎｍのＣｏ，ＣｏＦｅ，ＮｉＦｅ等の強磁性材料、例えば膜厚４ｎｍのＣｏＦｅ膜と、非磁性材料として例えば膜厚０．８ｎｍのＲｕ膜と、膜厚１〜１０ｎｍのＣｏ，ＣｏＦｅ，ＮｉＦｅ等の強磁性材料、例えば膜厚４ｎｍのＣｏＦｅ膜とを積層し、ＣｏＦｅ／Ｒｕ／ＣｏＦｅよりなる積層フェリ型の固定磁化層５０を形成する。固定磁化層５０からの漏れ磁界が自由磁化層５４に影響しない構造である場合には、ＣｏＦｅ膜単層としてもよい。

次いで、固定磁化層５０上に、例えばスパッタ法により、膜厚０．１〜１０ｎｍのＡｌＯ，ＴｉＯ，ＭｇＯ，ＴａＯ等の絶縁材料、例えば膜厚０．６ｎｍのアルミナ（Ａｌ_２Ｏ_３）膜を堆積し、アルミナ膜よりなるトンネル絶縁膜５２を形成する。

次いで、トンネル絶縁膜５２上に、例えばスパッタ法により、膜厚０．５〜５ｎｍのＣｏＦｅ，ＣｏＦｅＢ，ＮｉＦｅ等よりなる強磁性材料、例えば膜厚２ｎｍのＣｏＦｅ膜を堆積し、ＣｏＦｅ膜よりなる自由磁化層５４を形成する。

次いで、自由磁化層５４上に、例えばスパッタ法により、膜厚１〜２０ｎｍ、例えば１０ｎｍのＲｕ膜と、膜厚が１０〜２００ｎｍ、例えば４０ｎｍのＴａ膜とを堆積し、非磁性導体材料であるＲｕ膜とＴａ膜との積層膜よりなるキャップ層５６を形成する（図４（ａ））。

次いで、キャップ層５６上に、フォトリソグラフィにより、形成しようとする磁気抵抗効果素子のパターンを有するフォトレジスト膜５８を形成する。

次いで、フォトレジスト膜５８をマスクとして、ドライエッチングにより、キャップ層５６、自由磁化層５４、トンネル絶縁膜５２、固定磁化層５０及び反強磁性層４８を異方性エッチングする。これにより、例えば２００×４００ｎｍのサイズを有する磁気抵抗効果素子６０を形成する（図４（ｂ））。

次いで、例えばアッシングにより、フォトレジスト膜５８を除去する。

次いで、フォトリソグラフィにより、磁気抵抗効果素子６０を覆うフォトレジスト膜６２を形成する。

次いで、フォトレジスト膜６２をマスクとして、ドライエッチングにより、下部電極層４６及びＮｉＦｅ膜４４を異方性エッチングする。これにより、Ｔａ膜３６、ＮｉＦｅ膜３８、Ｃｕ膜４０及びＮｉＦｅ膜４４よりなるワード線６４が形成される（図４（ｃ））。ワード線６４は、低抵抗の非磁性導体材料よりなる主配線部分であるＣｕ膜４０の周囲が高透磁率の磁性導体材料であるＮｉＦｅ膜３８，４４に囲まれたシールド構造となる。

次いで、例えばアッシングにより、フォトレジスト膜６２を除去する。

次いで、例えばＣＶＤ法によりシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜６６を形成する。

次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜６６に、磁気抵抗効果素子６０のキャップ層５６に達するコンタクトホール６８を形成する（図５（ａ））。

次いで、例えばＣＶＤ法又はスパッタ法により、下地導体材料として例えば膜厚１０ｎｍのＴｉ膜７０を、高透磁率の磁性導体材料として例えば膜厚３０ｎｍのＮｉＦｅ膜７２を、低抵抗の非磁性導体材料として例えば膜厚６００ｎｍのＡｌ膜７４を、順次堆積する（図５（ｂ））。

次いで、フォトリソグラフィ及びドライエッチングにより、Ａｌ膜７４、ＮｉＦｅ膜７２及びＴｉ膜７０を異方性エッチングし、形成しようとするビット線の形状にパターニングする。

次いで、例えばＣＶＤ法又はスパッタ法により、高透磁率の磁性導体材料として例えば膜厚３０ｎｍのＮｉＦｅ膜７６を堆積する。

次いで、フォトリソグラフィ及びドライエッチングにより、ＮｉＦｅ膜７６を異方性エッチングし、形成しようとするビット線の形状にパターニングする。これにより、Ｔｉ膜７０、ＮｉＦｅ膜７２、Ａｌ膜７４及びＮｉＦｅ膜７６よりなるビット線７８が形成される（図６（ａ））。ビット線７８は、低抵抗の非磁性導体材料よりなる主配線部分であるＡｌ膜７４の周囲が高透磁率の磁性導体材料であるＮｉＦｅ膜７２，７８に囲まれたシールド構造となる。

次いで、全面に、例えばＣＶＤ法により、例えばシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜８０を形成する（図６（ｂ））。

この後、必要に応じて更に上層に絶縁層や配線層等を形成し、磁気メモリ装置を完成する。

このように、本実施形態によれば、スピン注入磁化反転機構を用いた磁気抵抗効果素子を有する磁気メモリ装置において、磁気抵抗効果素子の近傍に設けられた配線をシールド配線構造とするので、これら配線からの漏洩磁界による誤動作を防止することができる。また、磁気抵抗効果素子に電気的に接続される配線については、シールド配線構造にするとともに、磁気抵抗効果素子と配線との間に非磁性導体材料よりなる接続層を設けるので、磁気抵抗効果素子と配線との間の磁気的な結合を切断することができる。これにより、配線からの漏洩磁界の影響を効果的に防止することができる。

［第２実施形態］
本発明の第２実施形態による磁気メモリ装置及びその製造方法について図７乃至図１０を用いて説明する。なお、図１乃至図６に示す第１実施形態による磁気メモリ装置及びその製造方法と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

図７は本実施形態による磁気メモリ装置の構造を示す概略断面図、図８乃至図１０は本実施形態による磁気メモリ装置の製造方法を示す工程断面図である。

はじめに、本実施形態による磁気メモリ装置の構造について図７を用いて説明する。本実施形態による磁気メモリ装置は、アクティブマトリクス型の磁気メモリ装置である。

シリコン基板１０には、その表面に活性領域を画定する素子分離膜１２が形成されている。

素子分離膜１２により画定されたシリコン基板１０の活性領域には、ゲート電極１４と、その両側のシリコン基板１０内に形成されたソース／ドレイン領域１６，１８とを有する選択トランジスタが形成されている。

選択トランジスタが形成されたシリコン基板１０上には、層間絶縁膜２０が形成されている。層間絶縁膜２０には、ソース／ドレイン領域１６に接続されたコンタクトプラグ２４が埋め込まれている。層間絶縁膜２０上には、コンタクトプラグ２４を介してソース／ドレイン領域１６に電気的に接続されたグラウンド線２６が形成されている。

グラウンド線２６が形成された層間絶縁膜２０上には、層間絶縁膜２８が形成されている。層間絶縁膜２８には、ソース／ドレイン領域１８に接続されたコンタクトプラグ３２が埋め込まれている。層間絶縁膜２８上には、コンタクトプラグ３２を介してソース／ドレイン領域１８に電気的に接続された下部電極層４６が形成されている。

下部電極層４６上には、反強磁性層４８、固定磁化層５０、トンネル絶縁膜５２、自由磁化層５４及びキャップ層５６が積層されてなる磁気抵抗効果素子６０が形成されている。磁気抵抗素子６０が形成された領域以外の層間絶縁膜２８上及び下部電極層６４上には、層間絶縁膜６６が埋め込まれている。磁気抵抗効果素子６０が埋め込まれた層間絶縁膜６６上には、Ｔｉ膜７０、ＮｉＦｅ膜７２、Ａｌ膜７４及びＮｉＦｅ膜７６よりなり、磁気抵抗効果素子６０のキャップ層６０に電気的に接続されたビット線７８が形成されている。ビット線７８上には、層間絶縁膜８０が形成されている。

ゲート電極１４は、紙面垂直方向に延在するワード線としても機能する。そして、複数のワード線と複数のビット線７８とがマトリクス状に配され、アクティブマトリクス型の磁気メモリ装置が構成される。

ここで、本実施形態による磁気メモリ装置は、ビット線７８が、低抵抗の非磁性導体材料が高透磁率の磁性導体材料によって囲まれたシールド配線構造を有していることに主たる特徴がある。

すなわち、ビット線７８は、低抵抗の非磁性導体材料からなる主配線部であるＡｌ膜７４の底面がＮｉＦｅ膜７２により覆われ、Ａｌ膜７４の側面及び上面がＮｉＦｅ膜７６により覆われている。

このようにして主な電流経路である主配線部の外周部を被覆するように高透磁率の磁性導体材料よりなるシールド層を設けることにより、電流を流すことにより主配線部から生じる磁界は、これを囲むシールド層によって閉じ込められ漏洩磁界を最小にすることができる。これにより、漏洩磁界による磁気抵抗効果素子の誤動作を防止することができる。

また、本実施形態による磁気メモリ装置では、磁気抵抗効果素子６０とビット線７８との間に非磁性導体材料よりなるキャップ層５６が設けられている。キャップ層５６は、ビット線７８と磁気抵抗効果素子６０とを電気的に低抵抗で接続するための役割を有するほかに、ビット線７８と磁気抵抗効果素子６０との間において磁気的交換結合が生じることを防止する役割をも有している。すなわち、キャップ層５６は磁気抵抗効果素子６０とビット線７８との間の磁気的な結合を切断するものである。

本実施形態による磁気メモリ装置では、ワード線として機能するゲート電極１４をシールド配線構造とはしていない。これは、ワード線が磁気抵抗効果素子６０から離間していることに加え、ワード線を流れる電流は漏洩磁界が問題となるほどには大きくないからである。

また、磁気抵抗効果素子６０の下部電極層４６へは、コンタクトプラグ３２を介して電流が流れるため、電流経路は磁気抵抗効果素子６０の膜面に垂直方向である。したがって、磁気抵抗効果素子６０への漏洩磁界の影響は無視することができる。

次に、本実施形態による磁気メモリ装置の製造方法について図８乃至図１０を用いて説明する。

まず、シリコン基板１０に、例えばＳＴＩ（Shallow Trench Isolation）法により、素子分離膜１２を形成する。

次いで、素子分離膜１２により画定された活性領域に、通常のＭＯＳトランジスタの形成方法と同様にして、ゲート電極１４及びソース／ドレイン領域１６，１８を有する選択トランジスタを形成する（図８（ａ））。

次いで、選択トランジスタが形成されたシリコン基板１０上に、例えばＣＶＤ法によりシリコン酸化膜を堆積後、ＣＭＰ法によりこの表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜２０を形成する。

次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜２０に、ソース／ドレイン領域１６に達するコンタクトホール２２を形成する。

次いで、例えばＣＶＤ法により、バリアメタルとしての窒化チタン膜及びタングステン膜を堆積後、これら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール２２に埋め込まれソース／ドレイン領域１６に電気的に接続されたコンタクトプラグ２４を形成する。

次いで、コンタクトプラグ２４が埋め込まれた層間絶縁膜２０上に導電膜を堆積してパターニングし、コンタクトプラグ２４を介してソース／ドレイン領域１６に電気的に接続されたグラウンド線２６を形成する（図８（ｂ））。

次いで、グラウンド線２６が形成された層間絶縁膜２０上に、例えばＣＶＤ法によりシリコン酸化膜を堆積後、ＣＭＰ法によりこの表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜２８を形成する。

次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜４０，２８に、ソース／ドレイン領域１８に達するコンタクトホール３０を形成する。

次いで、例えばＣＶＤ法により、バリアメタルとしての窒化チタン膜及びタングステン膜を堆積後、これら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール３０に埋め込まれソース／ドレイン領域１８に電気的に接続されたコンタクトプラグ３２を形成する（図８（ｃ））。

次いで、コンタクトプラグ３２が埋め込まれた層間絶縁膜２８上に、例えば膜厚５０ｎｍのＴａ膜を堆積し、Ｔａ膜よりなる下部電極層４６を形成する。

次いで、下部電極層４６上に、例えばスパッタ法により、膜厚８〜３０ｎｍのＰｔＭｎ，ＩｒＭｎ，ＰｄＰｔＭｎ等の反強磁性材料、例えば膜厚１５ｎｍのＰｔＭｎ膜を堆積し、ＰｔＭｎ膜よりなる反強磁性層４８を形成する。

次いで、反強磁性層４８上に、例えばスパッタ法により、膜厚１〜１０ｎｍのＣｏ，ＣｏＦｅ，ＮｉＦｅ等の強磁性材料、例えば膜厚４ｎｍのＣｏＦｅ膜と、非磁性材料として例えば膜厚０．８ｎｍのＲｕ膜と、膜厚１〜１０ｎｍのＣｏ，ＣｏＦｅ，ＮｉＦｅ等の強磁性材料、例えば膜厚４ｎｍのＣｏＦｅ膜とを積層し、ＣｏＦｅ／Ｒｕ／ＣｏＦｅよりなる積層フェリ型の固定磁化層５０を形成する。固定磁化層５０からの漏れ磁界が自由磁化層５４に影響しない構造である場合には、ＣｏＦｅ膜単層としてもよい。

次いで、固定磁化層５０上に、例えばスパッタ法により、膜厚０．１〜１０ｎｍのＡｌＯ，ＴｉＯ，ＭｇＯ，ＴａＯ等の絶縁材料、例えば膜厚０．６ｎｍのアルミナ（Ａｌ_２Ｏ_３）膜を堆積し、アルミナ膜よりなるトンネル絶縁膜５２を形成する。

次いで、トンネル絶縁膜５２上に、例えばスパッタ法により、膜厚０．５〜５ｎｍのＣｏＦｅ，ＣｏＦｅＢ，ＮｉＦｅ等よりなる強磁性材料、例えば膜厚２ｎｍのＣｏＦｅ膜を堆積し、ＣｏＦｅ膜よりなる自由磁化層５４を形成する。

次いで、自由磁化層５４上に、例えばスパッタ法により、膜厚１〜２０ｎｍ、例えば１０ｎｍのＲｕ膜と、膜厚が１０〜２００ｎｍ、例えば４０ｎｍのＴａ膜とを堆積し、非磁性導体材料であるＲｕ膜とＴａ膜との積層膜よりなるキャップ層５６を形成する。

次いで、フォトリソグラフィ及びドライエッチングにより、キャップ層５６、自由磁化層５４、トンネル絶縁膜５２、固定磁化層５０及び反強磁性層４８を異方性エッチングし、例えば２００×４００ｎｍのサイズを有する磁気抵抗効果素子６０を形成する（図９（ａ））。

次いで、フォトリソグラフィ及びドライエッチングにより、下部電極層４６を所定の形状にパターニングする。

次いで、磁気抵抗効果素子６０が形成された層間絶縁膜２８上に、例えばＣＶＤ法によりシリコン酸化膜を堆積後、このシリコン酸化膜をＣＭＰ法により磁気抵抗効果素子６０が露出するまで平坦化し、表面が平坦化されたシリコン酸化膜よりなる層間絶縁膜６６を形成する。

次いで、例えばＣＶＤ法又はスパッタ法により、下地導体材料として例えば膜厚１０ｎｍのＴｉ膜７０を、高透磁率の磁性導体材料として例えば膜厚３０ｎｍのＮｉＦｅ膜７２を、低抵抗の非磁性導体材料として例えば膜厚６００ｎｍのＡｌ膜７４を、順次堆積する。

次いで、フォトリソグラフィ及びドライエッチングにより、Ａｌ膜７４、ＮｉＦｅ膜７２及びＴｉ膜７０を異方性エッチングし、形成しようとするビット線の形状にパターニングする（図１０（ａ））。

次いで、例えばＣＶＤ法又はスパッタ法により、高透磁率の磁性導体材料として例えば膜厚３０ｎｍのＮｉＦｅ膜７６を堆積する。

次いで、フォトリソグラフィ及びドライエッチングにより、ＮｉＦｅ膜７６を異方性エッチングし、形成しようとするビット線の形状にパターニングする。これにより、Ｔｉ膜７０、ＮｉＦｅ膜７２、Ａｌ膜７４及びＮｉＦｅ膜７６よりなるビット線７８が形成される。ビット線７８は、低抵抗の非磁性導体材料よりなる主配線部分であるＡｌ膜７４の周囲が高透磁率の磁性導体材料であるＮｉＦｅ膜７２，７８に囲まれたシールド構造となる。

次いで、全面に、例えばＣＶＤ法により、例えばシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜８０を形成する（図１０（ｂ））。

この後、必要に応じて更に上層に絶縁層や配線層等を形成し、磁気メモリ装置を完成する。

このように、本実施形態によれば、スピン注入磁化反転機構を用いた磁気抵抗効果素子を有する磁気メモリ装置において、磁気抵抗効果素子の近傍に設けられた配線をシールド配線構造とするので、これら配線からの漏洩磁界による誤動作を防止することができる。また、磁気抵抗効果素子に電気的に接続される配線については、シールド配線構造にするとともに、磁気抵抗効果素子と配線との間に非磁性導体材料よりなる接続層を設けるので、磁気抵抗効果素子と配線との間の磁気的な結合を切断することができる。これにより、配線からの漏洩磁界の影響を効果的に防止することができる。

［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。

例えば、上記実施形態では、磁気抵抗効果素子に直接接続される配線をシールド配線構造としたが、他の配線をシールド配線構造としてもよい。特に、磁気抵抗効果素子の近傍に設けられた配線であって、漏洩磁界が問題となるような電流を流す配線については、シールド配線構造を適用することが望ましい。例えば、上記第２実施形態において、グラウンド線２６をシールド配線構造としてもよい。これにより、グラウンド線２６からの漏洩磁界の影響をも防止することができる。

また、上記実施形態では、磁気抵抗効果素子として、２つの強磁性層間にトンネル絶縁膜を挟んで構成されるＴＭＲ型のスピン注入磁化反転素子を適用した場合について示したが、２つの強磁性層間にＣｕ，Ａｇ，Ａｕ，Ｒｕ等の非磁性金属中間層を挟んで構成されるＧＭＲ型のスピン注入磁化反転素子においても同様に適用することができる。

以上詳述したように、本発明の特徴をまとめると以下の通りとなる。

（付記１） 第１の強磁性層と、前記第１の強磁性層上に形成された非磁性層と、前記被磁性層上に形成された第２の強磁性層とを有し、スピンの注入により前記第２の強磁性層を磁化反転する磁気抵抗効果素子と、
前記磁気抵抗効果素子の近傍に設けられ、非磁性導体材料が磁性導体材料により被覆されてなる第１の配線と
を有することを特徴とする磁気メモリ装置。

（付記２） 付記１記載の磁気メモリ装置において、
前記第１の配線は、非磁性導体材料よりなる接続層を介して、前記磁気抵抗効果素子の前記第２の強磁性層に電気的に接続されている
ことを特徴とする磁気メモリ装置。

（付記３） 付記１又は２記載の磁気メモリ装置において、
前記第１の配線は、ビット線である
ことを特徴とする磁気メモリ装置。

（付記４） 付記１乃至３のいずれか１項に記載の磁気メモリ装置において、
前記第１の配線と交差する方向に延在して形成され、非磁性導体材料が磁性導体材料により被覆されてなる第２の配線を更に有する
ことを特徴とする磁気メモリ装置。

（付記５） 付記４記載の磁気メモリ装置において、
前記第２の配線は、非磁性導体材料よりなる接続層を介して、前記磁気抵抗効果素子の前記第１の強磁性層に電気的に接続されている
ことを特徴とする磁気メモリ装置。

（付記６） 付記４又は５記載の磁気メモリ装置において、
前記第２の配線は、ワード線である
ことを特徴とする磁気メモリ装置。

（付記７） 付記１乃至４のいずれか１項に記載の磁気メモリ装置において、
前記磁気抵抗効果素子の前記第１の強磁性層に電気的に接続された選択トランジスタを更に有する
ことを特徴とする磁気メモリ装置。

（付記８） 付記１乃至７のいずれか１項に記載の磁気メモリ装置において、
前記磁気抵抗効果素子の前記非磁性層は、トンネル絶縁膜である
ことを特徴とする磁気メモリ装置。

（付記９） 付記１又は４記載の磁気メモリ装置において、
前記シールド層を構成する前記磁性導体材料は、Ｃｏ、Ｎｉ、Ｆｅ又はこれらの合金により構成されている
ことを特徴とする磁気メモリ装置。

（付記１０） 付記２又は５記載の磁気メモリ装置において、
前記接続層を構成する前記非磁性導体材料は、Ｔａ、Ｔｉ、Ｗ、ＴａＮ、ＴｉＮ、ＷＮ、Ｒｕ及びＩｒを含むグループから選択される材料又はこれらの積層膜により構成されている
ことを特徴とする磁気メモリ装置。

本発明の第１実施形態による磁気メモリ装置の構造を示す概略断面図である。 本発明の第１実施形態による磁気メモリ装置の構造を示す斜視図である。 本発明の第１実施形態による磁気メモリ装置の製造方法を示す工程断面図（その１）である。 本発明の第１実施形態による磁気メモリ装置の製造方法を示す工程断面図（その２）である。 本発明の第１実施形態による磁気メモリ装置の製造方法を示す工程断面図（その３）である。 本発明の第１実施形態による磁気メモリ装置の製造方法を示す工程断面図（その４）である。 本発明の第２実施形態による磁気メモリ装置の構造を示す概略断面図である。 本発明の第２実施形態による磁気メモリ装置の製造方法を示す工程断面図（その１）である。 本発明の第２実施形態による磁気メモリ装置の製造方法を示す工程断面図（その２）である。 本発明の第２実施形態による磁気メモリ装置の製造方法を示す工程断面図（その３）である。

符号の説明

１０…シリコン基板
１２…素子分離膜
１４…ゲート電極
１６，１８…ソース／ドレイン領域
２０，２８，６６，８０…層間絶縁膜
２２，３０，６８…コンタクトホール
２４，３２…コンタクトプラグ
２６…グラウンド線
３４…配線溝
３６…Ｔａ膜
３８，４４、７２，７６…ＮｉＦｅ膜
４０…Ｃｕ膜
４６…下部電極層
４８…反強磁性層
５０…固定磁化層
５２…トンネル絶縁膜
５４…自由磁化層
５６…キャップ層
５８，６２…フォトレジスト膜
６０…磁気抵抗効果素子
６４…ワード線
７０…Ｔｉ膜
７４…Ａｌ膜
７８…ビット線

Claims (5)

1. 第１の強磁性層と、前記第１の強磁性層上に形成された非磁性層と、前記被磁性層上に形成された第２の強磁性層とを有し、スピンの注入により前記第２の強磁性層を磁化反転する磁気抵抗効果素子と、
   前記磁気抵抗効果素子の近傍に設けられ、非磁性導体材料が磁性導体材料により被覆されてなる第１の配線と
   を有することを特徴とする磁気メモリ装置。
2. 請求項１記載の磁気メモリ装置において、
   前記第１の配線は、非磁性導体材料よりなる接続層を介して、前記磁気抵抗効果素子の前記第２の強磁性層に電気的に接続されている
   ことを特徴とする磁気メモリ装置。
3. 請求項１又は２記載の磁気メモリ装置において、
   前記第１の配線と交差する方向に延在して形成され、非磁性導体材料が磁性導体材料により被覆されてなる第２の配線を更に有する
   ことを特徴とする磁気メモリ装置。
4. 請求項３記載の磁気メモリ装置において、
   前記第２の配線は、非磁性導体材料よりなる接続層を介して、前記磁気抵抗効果素子の前記第１の強磁性層に電気的に接続されている
   ことを特徴とする磁気メモリ装置。
5. 請求項１乃至３のいずれか１項に記載の磁気メモリ装置において、
   前記磁気抵抗効果素子の前記第１の強磁性層に電気的に接続された選択トランジスタを更に有する
   ことを特徴とする磁気メモリ装置。
   

Images