JP2006276733A - 表示装置 - Google Patents

Abstract

【課題】 有機ＥＬ素子を含む表示装置において、消費電力を低減し、かつ、信頼性を向上する。
【解決手段】 表示装置１２０は、走査線・停止制御線駆動部４０、データ線駆動回路２２、マトリックス状に配置された複数の画素５０を含む。表示装置１２０は、走査線１９で総称される走査線１９_１、１９_２、…、１９_Ｎと、停止制御線３２で総称される停止制御線３２_１、３２_２、・・・、３２_Ｎとが行状に配列されている。また、データ線３６で総称される３６_１、３６_２、・・・、が列状に配列されている。走査線１９とデータ線３６の交差部に画素５０が形成されている。
【選択図】 図１

Description

本発明は、表示技術に関し、特に光学素子を有する表示装置に関する。

近年、ＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）やＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）に代わる表示装置として、有機エレクトロルミネッセンス素子（Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｔ Ｄｅｖｉｃｅ：以下、「有機ＥＬ素子」と略称する）を用いた有機ＥＬ表示装置が開発されている。この有機ＥＬ素子を用いた表示装置においては、画質に与える影響が大きいと言われている残像現象が発生してしまう。残像現象は、駆動させるための薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以降、「ＴＦＴ」と略称する）のポリシリコン−ゲート絶縁膜間界面におけるホールキャリアのトラップ単位へのトラップ及びデトラップが原因と考えられている。例えば、画像を表示する際に、黒表示からある中間階調表示へと変更した場合と、全白表示から中間階調表示へ変更した場合とで、過渡的に中間階調表示の輝度が異なってしまい、表示品位が悪化する。言い換えると、十分に駆動ＴＦＴのデトラップを行わなかった場合、残留しているホールキャリアにより、有機ＥＬ素子の発光色が所望の発光色とは異なってしまうこととなる（例えば、非特許文献１参照。）。この残像現象は、画素回路中の駆動ＴＦＴのホールキャリアをいくらかでもデトラッピングした後、各画素における次の画面の発光を開始することによって、低減することができる。間欠駆動の中でも、画素回路中の保持電圧を放電ないし駆動ＴＦＴがＯＦＦになる電圧に変化させて消灯する方式は、消灯期間にデトラッピングをさせることができるので、残像現象の低減に有効な手法である（例えば、特許文献１、特許文献２参照。）。

従来の表示装置は、例えば、特許文献１によれば、図２１に示すような回路構成をとっている。図２１は、従来の第１の表示装置１００の構成を示す。従来の第１の表示装置１００は、走査駆動回路２６、データ駆動回路２３、ＥＬディスプレイ３０を含む。走査駆動回路２６は、ダミー線２１、走査線１９を介してＥＬディスプレイ３０と接続されている。ダミー線２１、走査線１９は、ＥＬディスプレイ３０の行方向への指示線である。また、データ駆動回路２３は、データ線１８を介してＥＬディスプレイ３０と接続されている。データ線１８は、ＥＬディスプレイ３０の列方向への指示線である。また、ＥＬディスプレイ３０は、図２２に示す複数の画素１１から構成されている。

図２２は、図２１の画素１１の構成を示す。画素１１は、有機ＥＬ素子１２、駆動ＴＦＴ１５、スイッチングＴＦＴ１７、制御ＴＦＴ２０、保持コンデンサ１６を含む。有機ＥＬ素子１２は、ＥＬディスプレイ３０のＭ行Ｎ列の画素領域に対応した形状に各々形成されており、このＭ行Ｎ列の有機ＥＬ素子１２にＭ行のデータ線１８とＮ列の走査線１９とがマトリクス接続されている。画素１１は、一対の電源電極として電源線１３と接地線１４とを有しており、有機ＥＬ素子１２は、接地線１４には直接に接続されており、電源線１３には駆動トランジスタである駆動ＴＦＴ１５を介して接続されている。この駆動ＴＦＴ１５のゲート電極には、電圧保持手段として保持コンデンサ１６が接続されており、この保持コンデンサ１６も接地線１４に接続されている。

この保持コンデンサ１６および駆動ＴＦＴ１５のゲート電極には、スイッチング手段であるスイッチングＴＦＴ１７のドレイン電極が接続されており、このスイッチングＴＦＴ１７は、ソース電極にデータ線１８が接続されるとともにゲート電極に走査線１９が接続されている。矩形パルスの走査電圧が第ｎ列目の走査線１９に入力される直前に第ｎ列目のＭ個の有機ＥＬ素子１２への駆動電圧の印加を停止させる通電制御手段として、Ｍ行Ｎ列の制御ＴＦＴ２０がＭ行Ｎ列の有機ＥＬ素子１２の一個ごとに一個ずつ設けられている。この制御ＴＦＴ２０は、ドレイン電極が保持コンデンサ１６と駆動ＴＦＴ１５との接続配線に接続されており、ソース電極が接地線１４に接続されている。ただし、第ｎ列目のＭ個の制御ＴＦＴ２０のゲート電極は、第(ｎ−１)列目の走査線１９に接続されているので、第(ｎ−１)列目の走査線１９に走査電圧が入力されると第ｎ列目の保持コンデンサ１６の保持電圧を放電させる。

ただし、“ｎ＝１”となる第一列目の制御ＴＦＴ２０に対しては、第(ｎ−１)列目の走査線１９が存在しない。そこで、ＥＬディスプレイ３０では、図２１に示すように、ダミー線２１が第一列目の走査線１９に並設されており、このダミー線２１に第一列目のＭ個の制御ＴＦＴ２０のゲート電極が接続されている。そして、Ｎ列の走査線１９と一列のダミー線２１とは一個の走査駆動回路２６に接続されており、この走査駆動回路２６は、(Ｎ＋１)個の走査電圧を一画面の表示ごとに一列のダミー線２１とＮ列の走査線１９とに順番に入力するので、ダミー線２１には、第一列目の走査線１９に走査電圧が入力される直前にダミーの走査電圧が入力される。Ｍ行のデータ線１８は一個のデータ駆動回路２３に接続されており、このデータ駆動回路２３は、一画面の表示ごとに(Ｍ×Ｎ)個のデータ電圧をＭ行のデータ線１８の各々にＮ個の走査電圧に同期して順番に印加するので、一列ごとにＭ個の保持コンデンサ１６にＭ個のデータ電圧が順番に保持される。

図２３は、図２１の従来の第１の表示装置１００のタイミングチャート１０３の構成を示す。上述のような構成において、図２３のタイミングチャート１０３に示すように、Ｎ列の走査線１９に走査電圧が順番に入力されてＭ行Ｎ列のスイッチングＴＦＴ１７が一列ずつ順番にオン状態とされるので、その一列のＭ個の有機ＥＬ素子１２の発光輝度に対応したデータ電圧がＭ行のデータ線１８に個々に印加される。すると、このＭ個のデータ電圧はスイッチングＴＦＴ１７を介して一列のＭ個の保持コンデンサ１６に個々に保持され、この保持コンデンサ１６の保持電圧は一列のＭ個の駆動ＴＦＴ１５のゲート電極に個々に印加されるので、電源線１３に常時印加されている駆動電圧が駆動ＴＦＴ１５により一列のＭ個の有機ＥＬ素子１２に供給される。その電流量は保持コンデンサ１６から駆動ＴＦＴ１５のゲート電極に印加される電圧に対応するので、一列のＭ個の有機ＥＬ素子１２がデータ線１８に供給された制御電流に対応した輝度で発光することになり、この動作状態は走査電圧がオフ状態となっても保持コンデンサ１６の保持電圧により維持される。第(ｎ−１)列目の走査線１９に走査電圧が入力されるとき、その走査電圧により第ｎ列目の制御ＴＦＴ２０をオン状態として第ｎ列目の保持コンデンサ１６の両端を接地線１４に接続し、第ｎ列目の有機ＥＬ素子１２の通電を停止させる。

また、例えば、特許文献２によれば、従来の表示装置は図２４に示すような回路構成をとっている。図２４は、従来の第２の表示装置１１６の構成を示す。従来の第２の表示装置１１６は、走査線駆動回路２０、データ線駆動回路２２、停止制御線駆動回路２８、遅延回路２４、および、マトリクス上に配置された複数の画素３４を含む。従来の第２の表示装置１１６は、走査線１９で総称される走査線１９_１、１９_２、…、１９_Ｎが行状に配列され、また、停止制御線３２で総称される停止制御線３２_１、３２_２、・・・、３２_Ｎが行状に配列され、また、データ線３６で総称されるデータ線３６_１、３６_２、３６_Ｍが列状に配列されている。走査線１９、停止制御線３２とデータ線３６の交差部に画素３４が形成されている。

図２５は、図２４の画素３４の第１の構成例を示す。画素３４は、有機ＥＬ素子１２、駆動ＴＦＴ１５、スイッチングＴＦＴ１７、制御ＴＦＴ２０、保持コンデンサ１６を含む。有機ＥＬ素子１２、又、同一の走査線１９に接続された画素３４の各々の有機ＥＬ素子１２を走査線単位で強制的に消灯する停止制御線３２が走査線１９と平行に形成されている。走査線１９は走査線駆動回路２０に接続されている。走査線駆動回路２０はシフトレジスタを含んでおり、垂直クロックＶＣＫに同期して第１の垂直スタートパルスＶＳＰ１を順次転送することにより、走査線１９の各々を一走査サイクル内で順次選択する。

一方、停止制御線３２は停止制御線駆動回路２８に接続されている。この停止制御線駆動回路２８もシフトレジスタを含んでおり、ＶＣＫに同期して第２の垂直スタートパルスＶＳＰ２を順次転送することにより、停止制御線３２に制御信号を出力する。尚、第２の垂直スタートパルスＶＳＰ２は遅延回路２４により所定時間だけ第１の垂直スタートパルスＶＳＰ１から遅延処理されている。データ線Ｙはデータ線駆動回路２２に接続されており、走査線１９の線順次走査に同期して、データ線３６の各々に輝度情報に対応した電気信号を出力する。この場合、データ線駆動回路２２は、いわゆる線順次駆動を行い、選択された画素の行に対して一斉に電気信号を供給する。或いは、データ線駆動回路２２は、いわゆる点順次駆動を行い、選択された画素の行に対して順次電気信号を供給する。

次に、図２４に示す従来の第２の表示装置１１６の動作を図２６の第１のタイミングチャートにより説明する。図２６は、従来の第２の表示装置１１６の第１のタイミングチャートを示す。まず、第１の垂直スタートパルスＶＳＰ１が走査線駆動回路２０及び遅延回路２４に入力される。走査線駆動回路２０は第１の垂直スタートパルスＶＳＰ１の入力を受けたあと、垂直クロックＶＣＫに同期して走査線１９を順次選択し、走査線単位で輝度情報が画素３４に書き込まれていく。画素３４の各々は書き込まれた輝度情報に応じた強度で発光を開始する。第１の垂直スタートパルスＶＳＰ１は遅延回路２４で遅延され、第２の垂直スタートパルスＶＳＰ２として停止制御線駆動回路２８に入力される。停止制御線駆動回路２８は第２の垂直スタートパルスＶＳＰ２を受けたあと、垂直クロックＶＣＫに同期して停止制御線３２を順次選択し、発光が走査線単位で停止していく。

図２７は、図２４の画素３４の第２の構成例である画素３５を示す。画素３５は、有機ＥＬ素子１２、駆動ＴＦＴ１５、制御ＴＦＴ２０、保持コンデンサ１６を含む。有機ＥＬ素子１２は有機ＥＬ素子１２に供給する電流量を制御する駆動トランジスタ１５に接続される。駆動トランジスタ１５のゲートＧに接続された容量Ｃｓの保持コンデンサ１６の他方の端子が停止制御線３２に接続される。図２８は、図２４に示す表示装置の第２のタイミングチャート１１８を示す図である。すなわち、停止制御線３２は、走査線選択と概ね同時に高レベルとされ、書き込み終了後高レベルが保たれる期間、有機ＥＬ素子１２は書き込まれた輝度情報に応じた輝度にて発光状態となる。次のフレームで新たなデータが書き込まれる以前に停止制御線３２を低レベルにすると、有機ＥＬ素子１２は消灯する。
特開２０００−３４７６２１号公報 特開２００１−０６００７６号公報 Byeong-Koo Kim, et al.、「Recoverable Residual Image Induced by Hysteresis of Thin Film Transistors in Active Matrix Organic Light Emitting Diode Displays」、Japanese Journal of Applied Physics、March 19, 2004、Vol.43 No.4A.

本発明者はこうした状況下、以下の課題を認識するに至った。すなわち、従来の表示装置は走査線駆動回路及び停止制御線駆動回路のそれぞれにシフトレジスタを含んでおり、停止制御線を有さない表示装置に比べ、停止制御線駆動回路の分、シフトレジスタの本数が増大する。そのため、垂直クロックＶＣＫ信号線は概垂直クロックＶＣＫを入力するシフトレジスタの本数が増大するのにともなって負荷容量が増大し、垂直クロックＶＣＫを駆動する回路の消費電力が増大する。また、シフトレジスタの本数が増大する分、ＴＦＴ回路の素子数及びＴＦＴ回路の占有する面積が増大し、ＴＦＴ回路の信頼性が低下するといった課題がある。また、従来の表示装置は、停止制御線駆動回路によるパルス長は短く、また、任意にパルス長を長くすることもできないため、デトラッピングする期間が十分に確保できないので、十分に残像現象を低減することができないといった課題がある。設計変更、たとえば、遅延回路の遅延量、あるいは、走査線の配線の変更などにより、パルス長を長く設定することは不可能ではないものの、そのような設計変更を行うと、回路全体の規模が極端に増大するとともに、回路全体の柔軟性、信頼性が低下するといった別の課題が発生する。

本発明はこうした状況に鑑みてなされたものであり、その目的は、間欠駆動を行っても消費電力を低減しつつ残像現象をより低減し、かつ、信頼性を向上した駆動回路を持つ表示装置を提供することにある。

上記課題を解決するために、本発明のある態様の表示装置は、マトリクス状に配置された複数の画素と、スタートパルスに応じて画素の発光と消灯を制御する制御部と、を有する。画素は光学素子を有する。制御部は、１走査区間内におけるスタートパルスの入力回数をカウントして、入力回数が第１のカウント値に達した場合、光学素子を発光させる制御を行い、かつ、入力回数が第２のカウント値に達した場合、光学素子を消灯させる制御を行う。

この態様によると、画素の発光の制御と消灯の制御を１つの制御装置で行えるので、ハードウェア規模を低減できるとともに、ＴＦＴ回路等のトランジスタ回路の信頼性も向上できる。また、画素の発光と消灯の制御をスタートパルスの入力回数に連動させて行っているので、外部からのソフト的な制御を可能とする。ここで光学素子として有機ＥＬ素子が想定できるがこれに限る趣旨ではない。

本発明の別の態様もまた、表示装置である。この装置は、マトリクス状に配置された複数の画素と、２本のスタートパルス信号線からの入力に応じて、画素の発光と消灯を制御する制御部を有する。制御部は、一方のスタートパルス信号線より入力された画素を発光するための第１のスタートパルスの入力にともなって、画素を発光させる制御を行い、かつ／または、他方のスタートパルス信号線より入力された画素を消灯するための第２のスタートパルスにともなって、画素を消灯させる制御を行う。

この態様によると、画素の発光の制御と消灯の制御を１つの制御装置で行えるので、ハードウェア規模を低減できるとともに、ＴＦＴ回路等のトランジスタ回路の信頼性も向上できる。また、画素の発光と消灯の制御を別々の信号の入力に応じて行っているので、外部からのソフト的な制御によってよりきめ細かな制御を可能とする。

なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、記録媒体、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、有機ＥＬ素子を含む表示装置において、消費電力をより低減することができる。

（実施例）
本発明を具体的に説明する前に、まず、概要を述べる。本発明の実施例は、有機ＥＬ素子を含む表示装置に関する。詳細は後述するが、有機ＥＬ素子の発光、消灯を、スタートパルスの回数に従って各々制御することによって、柔軟な制御を可能とする。また、発光を制御する走査線駆動回路と、消灯を制御する停止制御線駆動回路とを同一の回路で実現することによって、必要なシフトレジスタの本数を削減するとともに、回線負荷を低減させ、表示装置の消費電力の低減、信頼性の向上を図っている。また、残像現象を低減するための駆動トランジスタのデトラッピング期間を設けるために、スタートパルスの回数を制御することによって停止制御線を介して送られるパルスの長さの調節を可能とし、残像現象を低減している。

図１は、本発明の実施例に係る表示装置１２０の構成を示す。表示装置１２０は、走査線・停止制御線駆動部４０、データ線駆動回路２２、マトリックス状に配置された複数の画素５０を含む。表示装置１２０は、走査線１９で総称される走査線１９_１、１９_２、…、１９_Ｎと、停止制御線３２で総称される停止制御線３２_１、３２_２、・・・、３２_Ｎとが行状に配列されている。また、データ線３６で総称される３６_１、３６_２、・・・、が列状に配列されている。走査線１９とデータ線３６の交差部に画素３４が形成されている。

また、走査線・停止制御線駆動部４０は、シフトレジスタ４４と、切替回路４２で総称される複数の切替回路４２_１、４２_２、・・・、４２_Ｎを含む。シフトレジスタは、選択信号線４６で総称される複数の選択信号線４６_１、４６_２、・・・、４６_Ｎを介して、対応する切替回路４２のそれぞれと接続されている。走査線１９に接続された画素５０の各々の有機ＥＬ素子１２を行単位で強制的に消灯する停止制御線３２は、走査線・停止制御線駆動部４０内の切替回路４２に接続される。走査線・停止制御線駆動部４０は一列のシフトレジスタ４４を含み、シフトレジスタ４４は垂直クロックＶＣＫに同期して垂直スタートパルスＶＳＰを順次転送することにより、選択信号線４６を順次選択する。

次に、画素５０が図２５に示す画素３４である場合における表示装置１２０の動作を、図２を用いて説明する。図２は、図１の表示装置１２０の第１のタイミングチャート１２２を示す。まず、１走査期間１発目の第１の垂直スタートパルスＶＳＰが走査線・停止制御線駆動部４０に入力される。走査線・停止制御線駆動部４０のシフトレジスタ４４は１走査期間１発目の垂直スタートパルスＶＳＰの入力を受けたあと、垂直クロックＶＣＫに同期して１走査期間１発目の選択信号線４６に順次出力する。

各段の切替回路４２は、１走査期間１発目の選択信号線４６を受けて、各段に対応する走査線１９を順次選択し、走査線単位で輝度情報が画素３４に書き込まれていく。画素３４は書き込まれた輝度情報に応じた強度で発光を各々開始する。１走査期間２発目の垂直スタートパルスＶＳＰの入力を受けたあと、走査線・停止制御線駆動部４０は垂直クロックＶＣＫに同期して１走査期間２発目の選択信号線４６を順次出力する。各段の切替回路４２は、１走査期間２発目の選択信号線４６を受けて、各段に対応する停止制御線３２を順次選択し、発光が走査線単位で停止していく。切替回路４２では、図２の第１のタイミングチャート１２２中の選択信号線４６_１に一例として付した２進数２桁の数に対応した桁上がり及び２桁目の数ｘと１桁目の数ｙとの論理演算により、走査線１９及び停止制御線３２を駆動する。

図３は、図１の切替回路４２の第１の構成例を示す。図３の切替回路４２は、カウンタ回路５２と論理回路５３を含む。カウンタ回路５２は、図２の第１のタイミングチャート１２２の選択信号線４６_１に付したような２進数２桁の数に対応した桁上がりを行う。さらに、論理回路５３は、２桁目の数ｘと１桁目の数ｙとの論理演算を行い、走査線１９や停止制御線３２に出力する。

図４は、図３の切替回路４２のタイミングチャート１２４を示す。図４のタイミングチャート１２４は、選択信号線の入力回数によって定まるｘとｙによって、走査線１９と停止制御線３２への出力を切り替えることを表している。ここでは、走査線１９においては、論理演算として、ｙの論理反転とｘとを論理加算し、その結果をさらに論理反転する。また、停止制御線３２においては、ｙとｘとを論理加算した後、その結果をさらに論理反転する。

次に、画素５０が図２５に示す画素３４である場合における表示装置１２０の別の動作を、図５を用いて説明する。図５は、図１の表示装置１２０の別のタイミングチャート１２６を示す。停止制御線３２の動作を図５のタイミングチャート１２６に示すように、画素３４が発光を停止している間、すなわち、発光停止側の出力を維持し発光を停止している間において、図２５に示す画素３４の駆動トランジスタ１５のゲート電極をＯＦＦさせる電圧を印加し続けることができ、有機ＥＬ素子１２の発光を確実に停止できる。発光が確実に停止されるため、有機ＥＬ素子を消灯させ続けることができる。図５のタイミングチャート１２６中の選択信号線４６_１に一例として付した２進数２桁の数に対応して論理演算を行い、走査線１９_１及び停止制御線３２_１の出力タイミングが決定されている。

図５のタイミングチャート１２６の動作を行う際の第２の切替回路４３について、図６を用いて説明する。図６は、図３の切替回路４２の第２の構成例である切替回路４３の構成を示す。図６の第２の切替回路４３は、図３の切替回路４２に、入力端にて論理反転を行うインバータ５４を１個追加した構成である。図５のタイミングチャート１２６では、１桁目の数ｙを選択信号線４６と論理を反対としているためである。

図７は、図６の切替回路４３のタイミングチャート１２８を示す。図７のタイミングチャート１２８は、選択信号線４６の入力回数によって定まるｘとｙによって、走査線１９と停止制御線３２への出力を切り替えることを表している。ここでは、走査線１９においては、論理演算として、ｙとｘとを論理加算した後、論理反転を行うとしている。また、停止制御線３２においては、ｘに従って、出力が決定される。

次に、画素５０が図２７に示す画素３５である場合における表示装置１２０の別の動作を、図８を用いて説明する。図８は、図１の表示装置１２０の第３のタイミングチャート１３０を示す。各段の走査線及び停止制御線の動作は図２８のタイミングチャートに示すような動作と同様に、停止制御線３２によるパルスが立ち上がっている区間は、画素３５の有機ＥＬ素子１２が発光し、立ち下がった後は強制的に消去される。発光が確実に停止されるため、有機ＥＬ素子を消灯させ続けることができる。

図８の第３のタイミングチャート１３０に示す動作を行うための第２の切替回路４３の構成例は図６と同様である。図９は、図６の切替回路４３の第２のタイミングチャート１３２を示す。図９の第２のタイミングチャート１３２おいて、図７のタイミングチャート１２８と異なる点は、停止制御線３２においての論理演算が、ｘの論理反転となっている点である。

ここで、図１０、図１１を用いて、図８の第３のタイミングチャート１３０に示す動作を行うための第２の切替回路４３中のカウンタ回路５２及び論理回路５３の具体例をそれぞれ示す。図１０は、図６の切替回路４３の第３の構成例を示す。図１１は、図６の切替回路の第４の構成例を示す。図１０の切替回路４３の構成例と図１１の切替回路４３の構成例の違いは、カウンタ回路５２の構成である。図１０の切替回路４３の構成例は、インバータをラッチ回路として用いてカウンタ回路を構成しているのに対し、図１１の切替回路４３の構成例は、クロックドインバータ５６を用いて構成している。図１０の切替回路４３の構成例と図１１の切替回路４３の構成例の共通点は、双方のカウンタ回路５２とも、状態を初期化するための初期値リセット信号線Ｒによって、カウンタ回路５２が初期化される点である。また、双方の論理回路５３とも、走査線１９の段に、１つのＮＯＲ回路５８と２つのインバータ６０を構成し、停止制御線３２の段に、１つのインバータを有している点である。ここで、ＮＯＲ回路５８の後段の２つのインバータ６０は、２回の論理反転を行うので論理的にはなくてもよい。ここでは、２つのインバータ６０は、バッファとして用いている。

なお、論理回路５３における停止制御線３２の論理演算を適宜変更すれば、有機ＥＬ素子１２の発光停止を別のタイミングに設定できる。例えば、有機ＥＬ素子１２の発光停止を２発目の立ち下がりに設定したければ、停止制御線３２のｘとｙの論理演算をＮＡＮＤにしてやればよい。設定したい発光停止タイミングに応じてあらかじめ停止制御線３２の論理演算を設計しておいても良いし、さらに、第２の切替回路４３に複数種類の停止制御線３２の論理回路を用意しておき、信号切替や、配線変更により、発光停止タイミングを変更できるようにしておいても良い。ただし、素子数最小化等、他の設計要因も鑑み、最適化設計すれば良いことはいうまでもなく、図８の第３のタイミングチャート１３０における停止制御線３２１の論理演算や図１０及び図１１のように停止制御線３２の論理回路５３をインバータ１個で済ませることのできる構成は、素子数最少化の一例である。このような構成をとることによって、論理回路５３を簡易な論理構成とできる。

また、有機ＥＬ素子１２には、Ｔｏｐ Ｅｍｉｓｓｉｏｎ型とＢｏｔｔｏｍ Ｅｍｉｓｓｉｏｎ型の２つの態様がある。Ｔｏｐ Ｅｍｉｓｓｉｏｎ型は、有機ＥＬ素子１２の下部にＴＦＴ等のトランジスタを配置し、上方から光を放出するので、発光面積は画素中のトランジスタに影響されない。一方、Ｂｏｔｔｏｍ Ｅｍｉｓｓｉｏｎ型は、有機ＥＬ素子１２の下部にトランジスタを配置し、下方から光を放出するので、トランジスタの個数、配置によっては、発光面積が影響されてしまう。したがって、Ｂｏｔｔｏｍ Ｅｍｉｓｓｉｏｎ型の有機ＥＬ素子１２を用いる場合には、よりトランジスタの個数の少ない図２７に示す画素３５の構成が望ましい。また、上記にかかわらず、図２７に示す画素３５のほうが、図２５に示す画素３４よりも素子数が少ないため、回路規模を小さくでき、また、歩留まりを向上できる。

このように、有機ＥＬ素子１２の発光、消灯を、スタートパルスの回数に従って各々制御することによって、柔軟な制御を可能としている。また、発光を制御する走査線駆動回路と、消灯を制御する停止制御線駆動回路とを同一の回路で実現することによって、必要なシフトレジスタの本数を削減するとともに、回線負荷を低減させ、表示装置の消費電力の低減、信頼性の向上を図っている。

次に、本発明の変形例を示す。図１２は、別の一実施形態の表示装置６２の構成を示す。表示装置６２は、走査線・停止制御線駆動部６４を除き、表示装置１１０と同様の構成である。走査線・停止制御線駆動部６４は、一列のシフトレジスタ６６と、停止制御線出力部６８で総称されるＮ個の停止制御線出力部６８_１、６８_２、・・・、６８_Ｎと、走査線出力部７０で総称されるＮ個の走査線出力部７０_１、７０_２、・・・、７０_Ｎを含む。

シフトレジスタ６６は垂直クロックＶＣＫの半クロックに同期して第１の垂直スタートパルスＶＳＰ１及び第２の垂直スタートパルスＶＳＰ２を順次転送することにより、走査線選択信号７４で総称される走査線選択信号７４_１、７４_２、・・・、７４_Ｎ、及び停止制御線選択信号７２で総称される７２_１、７２_２、・・・、７２_Ｎを出力する。走査線１９を出力する走査線出力部７０の各々には、２つの走査線選択信号７４のそれぞれが接続されている。また、停止制御線３２を出力する停止制御線出力部６８の各々には、２つの停止制御線選択信号７２のそれぞれが接続される。

次に、画素５０が図２７に示す画素３５である場合の図１２に示す表示装置６２の動作について、図１３を用いて説明する。図１３は、図１２の表示装置６２のタイミングチャート１３４を示す。まず、第１の垂直スタートパルスＶＳＰ１が走査線・停止制御線駆動部６４に入力される。走査線・停止制御線駆動部６４中のシフトレジスタ６６は第１の垂直スタートパルスＶＳＰ１の入力を受けたあと、垂直クロックＶＣＫの半クロックに同期して走査線選択信号７４の各々を順次出力するとともに、停止制御線選択信号７２の各々を順次発光側（この例では高レベル）に切り替える。走査線出力部７０の各々は、対応する２つの走査線選択信号７４を受けて、２本の隣り合う走査線選択信号７４_ｎ、７４_{（ｎ＋１）}がともに選択されている期間、走査線１９_ｎが選択されるといった具合に、走査線１９の各々を順次選択し、走査線単位で輝度情報が画素３５に書き込まれていく。画素３５の有機ＥＬ素子１２は書き込まれた輝度情報に応じた強度で発光を開始する。

停止制御線出力部６８の各々は、対応する停止制御線選択信号７２を受けて、２本の隣り合う停止制御線選択信号７２_ｎ、７２_{（ｎ＋１）}がともに発光側になると、停止制御線３２が発光側となるという具合に、停止制御線３２の各々を順次、対応する走査線選択と概ね同時に発光側（この例では高レベル）に切り替える。

次いで、第２の垂直スタートパルスＶＳＰ２が走査線・停止制御線駆動部６４に入力される。走査線・停止制御線駆動部６４のシフトレジスタ６６は第２の垂直スタートパルスＶＳＰ２の入力を受けたあと、垂直クロックＶＣＫの半クロックに同期して停止制御線選択信号７２の各々を順次停止側（この例では低レベル）に切り替える。停止制御線出力部６８の各々は、対応する２つの停止制御線選択信号７２を受けて、２本の隣り合う停止制御線選択信号７２_ｎ、７２_{（ｎ＋１）}の何れかが停止側になると、停止制御線３２が停止側となるという具合に、停止制御線３２の各々を順次停止側に切り替え、画素３５の発光が走査線単位で停止していく。

図１３に示すタイミングチャート１３４において、停止制御線３２_１は、有機ＥＬ素子１２が発光している期間は、常にパルスが立ち上がっており、また、消灯している期間は常に立ちさがっている。この期間は、第２のスタートパルスの入力タイミングを図示しない外部の機器から制御することによって、長さを調節することができる。この期間を長く設定することによって、残像現象を低減するためのデトラッピングを長く行うことができる。

この変形例では、走査線出力部７０及び停止制御線出力部６８は、入力される走査線選択信号７４と停止制御線選択信号７２の論理積をとれば良いが、これも最適化設計の範囲内で適宜変更してよい。

図１４は、図１２のシフトレジスタ６６の一例である第１のシフトレジスタ７６の構成を示す。第１のシフトレジスタ７６は、ある段における、同期パルス形成部７８、パルス識別部８０、第１のパルス伝達部８２、第２のパルス伝達部８４を含む。第１のパルス伝達部８２は、第１の垂直スタートパルスＶＳＰ１系のパルス信号を入出力し、第２のパルス伝達部８４は、第２の垂直スタートパルスＶＳＰ２系のパルス信号を入出力する。同期パルス形成部７８は、第１のシフトレジスタ７６の各段に入力されたパルスをもとに垂直クロックＶＣＫに同期したパルスを生成する。パルス識別部８０は、当該段に入力されたパルスがＶＳＰ１系かＶＳＰ２系かによって出力パルスを切り替える。第１のパルス伝達部８２及び第２のパルス伝達部８４は、トランスファゲートに代表されるスイッチ手段を含む。図１２の表示装置６２において、上から順方向に走査する場合には、図１４に示す第１のシフトレジスタ７６のように上の段から受け渡されたパルスが入力され、下の段へ出力パルスを受け渡す。一方、逆方向に走査する場合は下の段から受け渡されたパルスが入力され、上の段へ出力パルスを受け渡すように接続を切り替える。

図１５は、一般的なシフトレジスタ８５の構成を示す。一般的なシフトレジスタ８５は、同期パルス形成部７８とパルス伝達部８２から構成される。この構成により従来のシフトレジスタを２列用意する場合に比べ、図１４の第１のシフトレジスタ７６を１列用意することにより、垂直クロックＶＣＫ配線にかかる負荷が低減される。

図１６は、図１４の第１のシフトレジスタ７６のタイミングチャート１３６を示す。第１の垂直スタートパルスＶＳＰ１系の第１パルスｎ−１を受けて同期パルス形成部７８で垂直クロックＶＣＫに同期して同期パルスが生成され、パルス識別部８０で、入力されたのが第１の垂直スタートパルスＶＳＰ１系であることに基づいて同期パルスのタイミングで停止制御線選択信号７２を発光側に切り替えるとともに第１の垂直スタートパルスＶＳＰ１系の第１パルスｎを出力する。第１パルスｎは走査線選択信号７４を兼ね、さらに、第１のパルス伝達部８２から第１の垂直スタートパルスＶＳＰ１ｎとして次段へ受け渡される。第２の垂直スタートパルスＶＳＰ２系の第２パルス（ｎ−１）を受けて同期パルス形成部７８で垂直クロックＶＣＫに同期して同期パルスが生成され、パルス識別部８０で、入力されたのが第２の垂直スタートパルスＶＳＰ２系であることに基づいて同期パルスのタイミングで停止制御線選択信号７２を停止側に切り替えるとともに第２の垂直スタートパルスＶＳＰ２系の第２パルスｎを出力する。第２パルスｎはパルス伝達部２から第２の垂直スタートパルスＶＳＰ２ｎとして次段へ受け渡される。

図１６に示すタイミングチャート１３６においても、図１３に示すタイミングチャート１３４と同様に、停止制御線選択信号７２は、有機ＥＬ素子１２が発光している期間は、常にパルスが立ち上がっており、また、消灯している期間は常に立ちさがっているため、残像現象を低減するためのデトラッピングを行うことができる。

図１７は、図１４の第１のシフトレジスタ７６の構成例を示す。また、図１８は、図１７のパルス識別部８０の構成例を示す。図１７、図１８においては、図１４のパルス識別部８０をさらに具体的に図示している。パルス識別部８０はモード切替ラッチ部８６及びパルス出力部８８を含む。モード切替ラッチ部８６は第１の垂直スタートパルスＶＳＰ１系パルスと第２の垂直スタートパルスＶＳＰ２系パルスとが交互に入力される度に、同期パルスのタイミングでモードを切り替えてラッチし、ラッチに基づいてパルス出力部８８の出力先を第１パルスｎとするか第２パルスｎとするか制御するとともに、停止制御線選択信号７２を出力する。パルス出力部８８はモード切替ラッチ部８６で制御された出力先に同期パルスのタイミングでパルスを出力する。

図１２に示す表示装置６２の画素５０が図２５に示す画素３４である場合は、シフトレジスタ６６の各段を図１９のように構成すればよい。図１９は、図１２のシフトレジスタ６６の構成例として第２のシフトレジスタ９０を示す。図１７の第１のシフトレジスタ７６において停止制御線選択信号７２がモード切替ラッチ部８６から出力されているのに対し、第２のシフトレジスタ９０は、停止制御線選択信号７２がパルス出力部８８から出力されている点が異なる。すなわち、第２パルスｎを停止制御線選択信号７２として出力している。このような構成をとることにより、図２０に示すような動作を得られる。図２０は、図１９の第２のシフトレジスタ９０のタイミングチャート１３８を示す。

以上のように、本発明によれば、間欠駆動を行う有機ＥＬディスプレイにおいて、低消費電力かつ信頼性を向上した周辺駆動回路を持つ有機ＥＬディスプレイを提供できる。

本実施例によれば、有機ＥＬ素子１２の発光、消灯を、スタートパルスの回数に従って各々制御することによって、外部からの柔軟な制御を可能とする。また、発光と消灯の制御を異なる２つの信号を用いて行うことによって、有機ＥＬ素子の発光と消灯をさらに柔軟に制御できる。また、発光を制御する走査線駆動回路と、消灯を制御する停止制御線駆動回路とを同一の回路で実現することによって、必要なシフトレジスタの本数を削減できる。また、回線負荷を低減できる。また、残像現象を低減するための駆動トランジスタのデトラッピング期間を設けるために、停止制御線を介して送られるパルスの長さを大きくすることによって、残像現象をより低減できる。また、表示装置の消費電力の低減し、信頼性の向上ができる。

以上、本発明を実施例をもとに説明した。この実施例は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

本発明の実施例において、第１の垂直スタートパルスＶＳＰ１及び第２の垂直スタートパルスＶＳＰ２ともにディスプレイパネルの外部から入力するものとして説明した。しかしながらこれにかぎらず、外部から１本のスタートパルス入力とし、内部で２本の垂直スタートパルスを生成すれば、端子数を削減できる。すなわち、第１の垂直スタートパルスＶＳＰ１を外部から入力し、図２４にあるような遅延回路で第２の垂直スタートパルスＶＳＰ２を生成しても良いし、概ねの発光期間と消灯期間とを規定した、共通の長い垂直スタートパルスＶＳＰを外部から入力しスタートパルスＶＳＰの立ち上がりをもとに第１の垂直スタートパルスＶＳＰ１を生成し、スタートパルスＶＳＰの立下りをもとに第２の垂直スタートパルスＶＳＰ２を生成しても良い。

本発明の実施例に係る第１の表示装置の構成を示す図である。 図１の表示装置の第１のタイミングチャートを示す図である。 図１の切替回路の第１の構成例を示す図である。 図３の切替回路のタイミングチャートを示す図である。 図１の表示装置の第２のタイミングチャートを示す図である。 図１の切替回路の第２の構成例を示す図である。 図６の切替回路の第１のタイミングチャートを示す図である。 図１の表示装置の第３のタイミングチャートを示す図である。 図６の切替回路の第２のタイミングチャートを示す図である。 図６の切替回路の第３の構成例を示す図である。 図６の切替回路の第４の構成例を示す図である。 本発明の実施例に係る第２の表示装置の構成を示す図である。 図１２の表示装置のタイミングチャートを示す図である。 図１２のシフトレジスタの第１の構成例を示す図である。 図１２のシフトレジスタの第２の構成例を示す図である。 図１４のシフトレジスタのタイミングチャートを示す図である。 図１２のシフトレジスタの第３の構成例を示す図である。 図１７のパルス識別部の構成例を示す図である。 図１２のシフトレジスタの第４の構成例を示す図である。 図１９のシフトレジスタのタイミングチャートを示す図である。 従来の第１の表示装置の構成を示す図である。 図２１の画素の構成を示す図である。 図２１の従来の第１の表示装置のタイミングチャートを示す図である。 従来の第２の表示装置の構成を示す図である。 図２４の画素の第１の構成例を示す図である。 図２４の従来の第２の表示装置の第１のタイミングチャートを示す図である。 図２４の画素の第２の構成例を示す図である。 図２４の従来の第２の表示装置の第２のタイミングチャートを示す図である。

符号の説明

１１ 画素、１２ 有機ＥＬ素子、１３ 電源線、１４ 接地線、１５ 駆動トランジスタ、１６ 保持コンデンサ、１８ データ線、１９ 走査線、２０ 走査線駆動回路、２１ ダミー線、２２ データ線駆動回路、２３ データ駆動回路、２４ 遅延回路、２６ 走査駆動回路、２８ 停止制御線駆動回路、３０ ＥＬディスプレイ、３２ 停止制御線、３４ 画素、３５ 画素、３６ データ線、４０ 停止制御線駆動部、４２ 切替回路、４３ 第２の切替回路、４４ シフトレジスタ、４６ 選択信号線、５０ 画素、５２ カウンタ回路、５３ 論理回路、５４ インバータ、５６ クロックドインバータ、５８ ＮＯＲ回路、６０ インバータ、６２ 表示装置、６４ 停止制御線駆動部、６６ シフトレジスタ、６８ 停止制御線出力部、７０ 走査線出力部、７２ 停止制御線選択信号、７４ 走査線選択信号、７６ 第１のシフトレジスタ、７８ 同期パルス形成部、８０ パルス識別部、８２ 第１のパルス伝達部、８４ 第２のパルス伝達部、８５ シフトレジスタ、８６ モード切替ラッチ部、８８ パルス出力部、９０ 第２のシフトレジスタ、１００ 従来の第１の表示装置、１０３ タイミングチャート、１１０ 表示装置、１１６ 従来の第２の表示装置、１１８ 第２のタイミングチャート、１２０ 表示装置、１２２ 第１のタイミングチャート、１２４ タイミングチャート、１２６ タイミングチャート、１２８ タイミングチャート、１３０ 第３のタイミングチャート、１３２ 第２のタイミングチャート、１３６ タイミングチャート。

Claims (8)

1. マトリクス状に配置された複数の画素と、
   スタートパルスに応じて前記画素の発光と消灯を制御する制御部と、
   を有し、
   前記画素は光学素子を有し、
   前記制御部は、１走査区間内におけるスタートパルスの入力回数をカウントして、入力回数が第１のカウント値に達した場合、前記光学素子を発光させる制御を行い、かつ、入力回数が第２のカウント値に達した場合、前記光学素子を消灯させる制御を行うことを特徴とする表示装置。
2. 前記制御部は、
   最初のスタートパルスの入力にともなって、前記光学素子を発光させる制御を行い、Ｎ番目（Ｎ＞１）のスタートパルスの入力にともなって、前記光学素子を消灯させる制御を行うことを特徴とする請求項１記載の表示装置。
3. 前記画素は、前記光学素子の発光を制御するための第１の信号線と、前記光学素子の消灯を制御するための第２の信号線とを介して、前記制御部と接続され、
   前記制御部は、
   前記スタートパルスの入力にともなって、信号を出力するシフトレジスタと、
   前記シフトレジスタから出力された信号に応じて、前記第１の信号線と、前記第２の信号線のいずれか一方にパルスを出力する切替部を有することを特徴とする請求項１記載の表示装置。
4. 前記画素は、前記光学素子の発光を制御するための第１の信号線と、前記光学素子の消灯を制御するための第２の信号線とを介して、前記制御部と接続され、
   前記制御部は、
   前記光学素子を発光させるための制御信号を、第１の信号線を介して前記画素に送っている期間は、前記光学素子を消灯させないための制御信号を、第２の信号線を介して前記画素に送ることを特徴とする請求項１から２のいずれかに記載の表示装置。
5. 前記画素は、前記光学素子の発光を制御するための第１の信号線と、前記光学素子の消灯を制御するための第２の信号線とを介して、前記制御部と接続され、
   前記制御部は、
   前記第２の信号線を介して、前記光学素子を消灯させるための制御信号を送ることによって、前記光学素子の消灯期間を制御することを特徴とする請求項１から２のいずれかに記載の表示装置。
6. マトリクス状に配置された複数の画素と、
   複数のスタートパルス信号線からの入力に応じて、画素の発光と消灯を制御する制御部を有し、
   前記制御部は、前記複数のスタートパルス信号線のいずれかのスタートパルス信号線より入力された前記画素を発光するための第１のスタートパルスの入力にともなって、前記画素を発光させる制御を行い、かつ／または、他のスタートパルス信号線より入力された前記画素を消灯するための第２のスタートパルスにともなって、前記画素を消灯させる制御を行うことを特徴とする表示装置。
7. 前記画素は、光学素子を有し、前記光学素子の発光を制御するための第１の信号線と前記光学素子の消灯を制御するための第２の信号線とを介して、前記制御部と接続され、
   前記制御部は、
   前記第１のスタートパルスまたは前記第２のスタートパルスの入力にともなって、選択信号を出力するシフトレジスタと、
   前記シフトレジスタから出力された選択信号に応じて、前記第１の信号線と、前記第２の信号線のいずれか一方にパルスを出力する切替部を有することを特徴とする請求項６記載の表示装置。
8. 前記シフトレジスタは、
   第１のスタートパルスを伝達する第１の伝達部と、
   第２のスタートパルスを伝達する第２の伝達部と、
   前記第１の伝達部から出力されたパルスと前記第２の伝達部から出力されたパルスのいずれのパルスが入力されているかを識別して、識別した結果を前記選択信号として前記切替部へ出力するパルス識別部と、
   を有することを特徴とする請求項７記載の表示装置。

Images