[go: up one dir, main page]

JP2006267619A - Plasma television and plasma display device - Google Patents

Plasma television and plasma display device Download PDF

Info

Publication number
JP2006267619A
JP2006267619A JP2005086313A JP2005086313A JP2006267619A JP 2006267619 A JP2006267619 A JP 2006267619A JP 2005086313 A JP2005086313 A JP 2005086313A JP 2005086313 A JP2005086313 A JP 2005086313A JP 2006267619 A JP2006267619 A JP 2006267619A
Authority
JP
Japan
Prior art keywords
video signal
plasma display
digital video
significant bit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005086313A
Other languages
Japanese (ja)
Inventor
Toshiyuki Ohara
寿幸 大原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Funai Electric Co Ltd
Original Assignee
Funai Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Funai Electric Co Ltd filed Critical Funai Electric Co Ltd
Priority to JP2005086313A priority Critical patent/JP2006267619A/en
Publication of JP2006267619A publication Critical patent/JP2006267619A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a plasma television and a plasma display device which are capable of preventing image sticking without depending upon an inputted video signal. <P>SOLUTION: An inversion circuit 20 replaces the most significant bit most contributing to gradation with the least significant bit having the most random nature in gradation data, whereby gradation data processed by the inversion circuit 20 has a random nature. Consequently, random video can be displayed on a PDP panel 13, so that a temperature distribution of each cell is made uniform to be able to resolve image sticking. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、デジタル映像信号を入力して表示面にて映像を再現するプラズマ表示パネルを具備するプラズマテレビジョンおよびプラズマ表示装置に関する。   The present invention relates to a plasma television and a plasma display device including a plasma display panel that inputs a digital video signal and reproduces an image on a display surface.

従来、この種のプラズマ表示装置として、表示画像が静止画である場合に、同静止画の反転画像をスクリーンセイバとして表示させるものが知られている(例えば、特許文献1参照。)。
かかる構成によれば、静止画を表示しているときに輝度が高かったセルは、スクリーンセイバの表示時において低輝度となる。反対に、静止画を表示しているときに輝度が低かったセルは、スクリーンセイバの表示時において高輝度となる。従って、スクリーンセイバの表示時において、前者のセルを冷却するとともに、後者のセルを加熱することができる。そのため、両セルの温度差は解消され、同温度差によって生じていた焼き付きを解消することが可能であった。
特開平11‐65541号公報
Conventionally, as this type of plasma display device, when a display image is a still image, an apparatus that displays a reverse image of the still image as a screen saver is known (for example, see Patent Document 1).
According to this configuration, a cell having a high luminance when displaying a still image has a low luminance when the screen saver is displayed. On the other hand, a cell having a low luminance when displaying a still image has a high luminance when the screen saver is displayed. Therefore, when the screen saver is displayed, the former cell can be cooled and the latter cell can be heated. Therefore, the temperature difference between the two cells is eliminated, and it is possible to eliminate the image sticking caused by the temperature difference.
JP-A-11-65541

上述したプラズマ表示装置は、静止画のときに焼き付きが防止されるものである。ところが、動画であっても動きが少ない動画においては、輝度分布に偏りが生じ、焼き付きが発生する。従って、静止画による焼き付きを対象とした従来技術においては、動きが少ない動画によって生じる焼き付きを解消することができないという課題があった。   The above-described plasma display device prevents burn-in during a still image. However, even in the case of a moving image, a moving image with little movement causes a deviation in luminance distribution and burn-in occurs. Therefore, in the conventional technology targeted for burn-in by still images, there is a problem that burn-in caused by a moving image with little movement cannot be eliminated.

また、動きが少ない動画に対しても反転動画をスクリーンセイバとして表示させることにより、同様に焼き付きを解消することができるとも考えられる。しかしながら、動きが少ない動画においては、輝度に変化があったセルも一部存在する。このようなセルについて、反転動画をスクリーンセイバとして表示させることにより、かえって焼き付きが助長されることとなる。例えば、高輝度から低輝度に転じたセルは反転動画において再度高輝度とされるため、温度上昇が著しいものとなる。一方、低輝度から高輝度に転じたセルは反転動画において再度低輝度とされるため、低温のままとなる。すなわち、局所的に焼き付きが助長されるため、動きが少ない動画に対して反転動画をスクリーンセイバとして表示させることができなかった。   Also, it is considered that burn-in can be eliminated in the same manner by displaying an inverted moving image as a screen saver even for a moving image with little movement. However, in a moving image with little motion, there are some cells whose luminance has changed. For such a cell, a reverse moving image is displayed as a screen saver, so that burn-in is promoted. For example, a cell that has changed from a high luminance to a low luminance is again set to a high luminance in the inverted moving image, so that the temperature rise is significant. On the other hand, a cell that has changed from a low luminance to a high luminance is set to a low luminance again in the inverted moving image, and therefore remains at a low temperature. That is, since burn-in is promoted locally, a reverse moving image cannot be displayed as a screen saver for a moving image with little movement.

本発明は、上記課題にかんがみてなされたもので、入力される映像信号に依存することなく焼き付き防止が可能なプラズマテレビジョンおよびプラズマ表示装置を提供することを目的とする。   The present invention has been made in view of the above problems, and an object thereof is to provide a plasma television and a plasma display device capable of preventing burn-in without depending on an input video signal.

上記目的を達成するために請求項2の発明は、デジタル映像信号を入力して表示面にて映像を再現するプラズマ表示パネルを具備するプラズマ表示装置において、
アナログ映像信号をデジタル映像信号に変換するA/D変換手段と、上記A/D変換手段と上記プラズマ表示パネルとの間に介在し、所定の条件に応じて上記デジタル映像信号の階調を表すデータの最上位ビットを最下位ビットで置き換える反転手段とを具備する構成としてある。
In order to achieve the above object, a second aspect of the present invention provides a plasma display device including a plasma display panel that inputs a digital video signal and reproduces an image on a display surface.
An A / D conversion means for converting an analog video signal into a digital video signal, and interposed between the A / D conversion means and the plasma display panel, represent the gradation of the digital video signal according to a predetermined condition. Inversion means for replacing the most significant bit of data with the least significant bit is provided.

上記のように構成した請求項2においては、プラズマ表示パネルの表示面において、デジタル映像信号に基づく映像が再現される。アナログ映像信号がA/D変換手段に入力され、同A/D変換手段にてデジタル映像信号に変換される。さらに、デジタル映像信号は、反転手段を介してプラズマ表示パネルに入力され、上記デジタル映像信号に基づく映像が同プラズマ表示パネルの表示面にて再現される。   According to the second aspect configured as described above, an image based on the digital image signal is reproduced on the display surface of the plasma display panel. An analog video signal is input to the A / D conversion means, and converted into a digital video signal by the A / D conversion means. Further, the digital video signal is input to the plasma display panel through the inverting means, and an image based on the digital video signal is reproduced on the display surface of the plasma display panel.

上記反転手段は、所定の条件に応じて上記デジタル映像信号の階調を表すデータの最上位ビットを最下位ビットで置き換える。すなわち、上記反転手段が動作する際には、本来は最下位ビットの値が、最上位ビットの値となるように上記デジタル映像信号が加工される。そして、ランダムな誤差が反映されやすい上記最下位ビットの値を、上記デジタル映像信号の上記階調の大小に最も寄与する最上位ビットの値として使用することができる。これにより、ランダムな画像が再現可能な上記デジタル映像信号を上記プラズマ表示パネルに出力することができる。従って、上記反転手段が動作する際には、上記デジタル映像信号の不均衡を解消し、焼き付きを解消することができる。むろん、最下位ビットのランダム性は上記アナログ映像信号に依存しないため、いかなるアナログ映像信号が入力された場合でも、焼き付き防止効果を発揮することができる。   The inversion means replaces the most significant bit of the data representing the gradation of the digital video signal with the least significant bit according to a predetermined condition. That is, when the inversion means operates, the digital video signal is processed so that the value of the least significant bit becomes the value of the most significant bit. The value of the least significant bit that easily reflects a random error can be used as the value of the most significant bit that contributes most to the gradation level of the digital video signal. Accordingly, the digital video signal capable of reproducing a random image can be output to the plasma display panel. Therefore, when the inverting means operates, the digital video signal imbalance can be eliminated and burn-in can be eliminated. Of course, the randomness of the least significant bit does not depend on the analog video signal, and therefore any burn-in prevention effect can be exhibited when any analog video signal is input.

さらに、請求項3にかかる発明は、アナログ映像信号をデジタル映像信号に変換するA/D変換手段を具備するとともに、上記反転手段は、上記A/D変換手段と上記プラズマ表示パネルとの間に介在する構成としてある。
上記のように構成した請求項3の発明において、上記デジタル映像信号は上記A/D変換手段にて生成されているため、A/D変換時のサンプリング誤差等によって同デジタル映像信号の階調を表すデータの上記最下位ビットにランダム性を持たせることができる。これにより、ランダム性の高い画像が再現可能な上記デジタル映像信号を上記プラズマ表示パネルに出力することができる。
The invention according to claim 3 further comprises A / D conversion means for converting an analog video signal into a digital video signal, and the inversion means is provided between the A / D conversion means and the plasma display panel. As an intervening configuration.
In the invention of claim 3 configured as described above, since the digital video signal is generated by the A / D conversion means, the gradation of the digital video signal is adjusted by a sampling error at the time of A / D conversion. The least significant bit of the data to be represented can be given randomness. Thus, the digital video signal capable of reproducing a highly random image can be output to the plasma display panel.

さらに、請求項4にかかる発明は、上記反転手段は、上記プラズマ表示パネルが上記A/D変換手段から出力された上記デジタル映像信号を入力する状態において、上記デジタル映像信号の階調を表すデータの最上位ビットを最下位ビットで置き換える構成としてある。
上記のように構成した請求項4の発明において、上記デジタル映像信号の階調を表すデータの最下位ビットにランダム性が付与される状態において、同データの最上位ビットを最下位ビットで置き換えることとしている。これにより、焼き付き防止効果が発揮される状態において、上記反転手段を動作させることができる。
Further, in the invention according to claim 4, the inversion means is a data representing gradation of the digital video signal in a state where the plasma display panel inputs the digital video signal output from the A / D conversion means. The most significant bit is replaced with the least significant bit.
In the invention of claim 4 configured as described above, the most significant bit of the data is replaced with the least significant bit in a state where randomness is given to the least significant bit of the data representing the gradation of the digital video signal. It is said. Thereby, the said inversion means can be operated in the state where the burn-in prevention effect is exhibited.

また、請求項5にかかる発明は、上記反転手段は、上記デジタル映像信号の階調を表すデータの最上位ビットを最下位ビットで置き換え開始後、所定時間の経過したとき、同置き換えを終了させる構成としてある。
上記のように構成した請求項5の発明において、所定時間の経過するまで、上記デジタル映像信号の階調を表すデータの最上位ビットを最下位ビットで置き換えを継続する。すなわち、ある程度まで焼き付きが解消されたところで、通常の表示を行わせることができる。
According to a fifth aspect of the present invention, the inversion means terminates the replacement when a predetermined time has elapsed after starting to replace the most significant bit of the data representing the gradation of the digital video signal with the least significant bit. As a configuration.
In the invention of claim 5 configured as described above, the most significant bit of the data representing the gradation of the digital video signal is continuously replaced with the least significant bit until a predetermined time elapses. That is, when the image sticking is eliminated to some extent, normal display can be performed.

さらに、請求項6にかかる発明は、上記反転手段は、ユーザーによる所定の操作が受け付けられたとき、上記デジタル映像信号の階調を表すデータの最上位ビットを最下位ビットで置き換える構成としてある。
上記のように構成した請求項6の発明において、ユーザーの操作に応じて上記反転手段を動作させることができる。すなわち、ユーザーの要望に応じて、焼き付き防止を実行することができる。
Furthermore, the invention according to claim 6 is configured such that the inversion means replaces the most significant bit of the data representing the gradation of the digital video signal with the least significant bit when a predetermined operation by the user is accepted.
In the invention of claim 6 configured as described above, the reversing means can be operated in accordance with a user operation. That is, burn-in prevention can be performed according to the user's request.

さらに、請求項7にかかる発明は、上記A/D変換手段は、放送電波から所用の信号を抽出しアナログ映像信号を生成する選局手段から入力された上記アナログ映像信号を上記デジタル映像信号に変換する構成としてある。
上記のように構成した請求項7の発明において、放送電波から所用の信号を抽出しアナログ映像信号を生成する選局手段が備えられ、同選局手段から入力された上記アナログ映像信号を上記A/D変換手段が上記デジタル映像信号に変換する。すなわち、テレビジョンの受信時において、ランダム性の高い画像を上記プラズマ表示パネルにて再現し、焼き付きを防止することができる。
Further, in the invention according to claim 7, the A / D conversion means extracts the analog video signal inputted from the channel selection means for extracting a desired signal from the broadcast radio wave and generating an analog video signal, to the digital video signal. It is configured to convert.
In the invention of claim 7 configured as described above, there is provided channel selection means for extracting a desired signal from a broadcast radio wave and generating an analog video signal, and the analog video signal input from the channel selection means is converted into the A / D conversion means converts to the digital video signal. That is, at the time of television reception, an image with high randomness can be reproduced on the plasma display panel, and burn-in can be prevented.

さらに、請求項8にかかる発明は、上記反転手段は、上記デジタル映像信号の階調を表すデータをビット順位の低い順に並べ替える構成としてある。
上記のように構成した請求項8の発明において、ランダム性を有する可能性が高いビットの値ほど、上記デジタル映像信号の階調の大小の寄与が高いビットの値として使用されることとなる。従って、ランダム性の高い画像を上記プラズマ表示パネルにて再現し、焼き付きを防止することができる。
Furthermore, the invention according to claim 8 is configured such that the inversion means rearranges data representing the gradation of the digital video signal in ascending order of bit order.
In the invention of claim 8 configured as described above, a bit value having a high possibility of having randomness is used as a bit value having a higher contribution of the gradation of the digital video signal. Therefore, an image with high randomness can be reproduced on the plasma display panel, and burn-in can be prevented.

以上の構成を踏まえたうえで、請求項1の発明は、デジタル映像信号を入力して表示面にて映像を再現するプラズマ表示パネルを具備するプラズマテレビジョンにおいて、
放送電波から所用の信号を抽出し、アナログ映像信号を生成する選局手段と、上記アナログ映像信号をデジタル映像信号に変換するA/D変換手段と、上記A/D変換手段と上記プラズマ表示パネルとの間に介在し、上記プラズマ表示パネルが上記A/D変換手段から出力された上記デジタル映像信号を入力する状態において、ユーザーによる所定の操作が受け付けられた後、所定時間が経過するまで、上記デジタル映像信号の階調を表すデータをビット順位の低い順に並べ替えることを特徴とする反転手段とを具備する構成としてある。
Based on the above configuration, the invention of claim 1 is a plasma television including a plasma display panel that inputs a digital video signal and reproduces an image on a display surface.
Channel selection means for extracting a desired signal from broadcast radio waves and generating an analog video signal, A / D conversion means for converting the analog video signal into a digital video signal, the A / D conversion means, and the plasma display panel In a state in which the plasma display panel inputs the digital video signal output from the A / D conversion means, until a predetermined time elapses after a predetermined operation by the user is received, Inverting means characterized in that the data representing the gradation of the digital video signal is rearranged in ascending order of bit order.

このような、より具体的な構成において上述した請求項2〜請求項8の各発明と同様の作用を奏することは言うまでもない。
また、本発明にかかる技術的思想は、上記各手段が実行する処理と同様の処理をコンピュータに実行させるプログラムの発明としても把握できる。
Needless to say, in such a more specific configuration, the same effects as the above-described inventions of claims 2 to 8 can be obtained.
The technical idea according to the present invention can also be grasped as an invention of a program that causes a computer to execute the same processing as the processing executed by each of the above means.

以上説明したように請求項1および請求項2の発明によれば、入力される映像信号に依存することなく焼き付き防止が可能なプラズマテレビジョンおよびプラズマ表示装置を提供することができる。
請求項3の発明によれば、ランダム性の高い画像を表示して、焼き付きを防止することができる。
請求項4の発明によれば、焼き付き防止効果が高くなる状態において、焼き付き防止画像を表示させることができる。
As described above, according to the first and second aspects of the invention, it is possible to provide a plasma television and a plasma display device capable of preventing burn-in without depending on an input video signal.
According to the invention of claim 3, an image with high randomness can be displayed and burn-in can be prevented.
According to the invention of claim 4, it is possible to display a burn-in prevention image in a state where the burn-in prevention effect is high.

請求項5の発明によれば、通常の表示に復帰することができる。
請求項6の発明によれば、ユーザーの要望に応じて焼き付きを防止することができる。
請求項7の発明によれば、テレビジョン受信時において焼き付きを防止することができる。
請求項8の発明によれば、ランダム性の高い画像を表示して焼き付きを防止することができる。
According to the invention of claim 5, the normal display can be restored.
According to the sixth aspect of the present invention, burn-in can be prevented according to the user's request.
According to the invention of claim 7, burn-in can be prevented at the time of television reception.
According to the eighth aspect of the present invention, it is possible to prevent burn-in by displaying a highly random image.

以下の順序に従って本発明の実施形態を説明する。
(1)プラズマテレビジョンの構成:
(2)反転回路の構成:
(3)信号切替処理:
(4)変形例:
(5)まとめ:
Embodiments of the present invention will be described in the following order.
(1) Configuration of plasma television:
(2) Configuration of inverting circuit:
(3) Signal switching process:
(4) Modification:
(5) Summary:

(1)第一の実施形態:
図1は、本発明にかかるプラズマ(PDP)テレビジョンの一実施形態における構成を示したブロック構成図である。
同図において、PDPテレビジョン10は、概略、チューナ11と、ビデオ信号処理回路12と、PDPパネル13と、マイコン14と、セレクタ回路15と、反転回路20から構成されている。ビデオ信号処理回路12は内部にデジタル信号処理回路12aと、調整回路12bとを有し、IICバス等のバス12eを介して、制御回路12cと、マイコンI/F12dとが接続されている。このマイコンI/Fにはマイコン14が接続されており、マイコン14は、マイコンI/F12dを介して、ビデオ信号処理回路12の各回路の制御を実行可能になっている。
(1) First embodiment:
FIG. 1 is a block diagram showing the configuration of an embodiment of a plasma (PDP) television according to the present invention.
In FIG. 1, a PDP television 10 generally includes a tuner 11, a video signal processing circuit 12, a PDP panel 13, a microcomputer 14, a selector circuit 15, and an inverting circuit 20. The video signal processing circuit 12 includes a digital signal processing circuit 12a and an adjustment circuit 12b inside, and a control circuit 12c and a microcomputer I / F 12d are connected via a bus 12e such as an IIC bus. A microcomputer 14 is connected to the microcomputer I / F, and the microcomputer 14 can control each circuit of the video signal processing circuit 12 via the microcomputer I / F 12d.

ここで、マイコン14には操作パネル14aとリモコンI/F14bとROM14cとRAM14dとフラッシュメモリスロット14eとタイマ14fとが接続されており、当該マイコン14はROM14cに予め格納されている各種制御プログラムを読み出して、RAM14dをワークエリアとしつつ実行し、上述した各回路の制御を実行する。また、フラッシュメモリスロット14eには、例えばコンパクトフラッシュメモリ等の可搬メモリを装着することが可能となっており、同可搬メモリに記憶されたデジタル画像データをマイコン14が取得することが可能となっている。マイコン14にて取得されたデジタル画像データは、後述するフレームメモリ12b2に書き込まれ、プラズマ表示(PDP)パネル13にて表示される。   Here, the microcomputer 14 is connected with an operation panel 14a, a remote control I / F 14b, a ROM 14c, a RAM 14d, a flash memory slot 14e, and a timer 14f, and the microcomputer 14 reads various control programs stored in advance in the ROM 14c. The RAM 14d is used as a work area, and the control of each circuit described above is executed. In addition, a portable memory such as a compact flash memory can be mounted in the flash memory slot 14e, and the microcomputer 14 can acquire digital image data stored in the portable memory. It has become. Digital image data acquired by the microcomputer 14 is written in a frame memory 12b2 described later and displayed on a plasma display (PDP) panel 13.

ここで、PDPパネル13は、多数の放電セルが表示面にドットマトリクス状に配列した表示素子であり、各放電セルに封入されたプラズマが発光する。プラズマから発光された光は、所定の蛍光体に衝突し、RGBの可視光に変換される。各放電セルにおける発光量(輝度)を制御することにより、RGBの可視光のバランスを調整することができる。これにより、RGBのセルで構成される一画素を所望の色および輝度で発光させることができる。   Here, the PDP panel 13 is a display element in which a large number of discharge cells are arranged in a dot matrix on the display surface, and plasma sealed in each discharge cell emits light. The light emitted from the plasma collides with a predetermined phosphor and is converted into RGB visible light. The balance of RGB visible light can be adjusted by controlling the light emission amount (luminance) in each discharge cell. As a result, it is possible to emit light with a desired color and brightness in one pixel composed of RGB cells.

チューナ11は、アナログテレビ用のチューナであり、接続するアンテナ11aにてテレビジョン放送電波を受信する。そして、同チューナ11からは、受信したテレビジョン放送電波に基づいたアナログ映像信号としてのテレビジョン放送信号(コンポジットビデオ信号)が出力される。また、このPDPテレビジョン10は、外部入力端子としてVTRからのアナログ映像信号(コンポジットビデオ信号)を入力するための外部入力端子15aと、LDプレイヤーからのアナログ映像信号(コンポジットビデオ信号)を入力するための外部入力端子15bと、DVDプレイヤーからのアナログ映像信号(コンポジットビデオ信号)を入力するための外部入力端子15cとを備えている。   The tuner 11 is a tuner for analog television, and receives television broadcast radio waves with a connected antenna 11a. The tuner 11 outputs a television broadcast signal (composite video signal) as an analog video signal based on the received television broadcast radio wave. The PDP television 10 also receives an external input terminal 15a for inputting an analog video signal (composite video signal) from the VTR as an external input terminal, and an analog video signal (composite video signal) from the LD player. And an external input terminal 15c for inputting an analog video signal (composite video signal) from the DVD player.

チューナ11および外部入力端子15a〜15cは、セレクタ回路15に接続されており、チューナ11から出力されるコンポジットビデオ信号(テレビジョン放送信号)および外部入力端子15aから入力されるコンポジットビデオ信号と外部入力端子15bから入力されるコンポジットビデオ信号と外部入力端子15cから入力されるコンポジットビデオ信号とのうちから、1つのコンポジットビデオ信号を選択可能になっている。この選択は、マイコン14に接続された操作パネル14aおよびリモコンI/F14bを介して入力されるリモコンによる操作によって行われる。セレクタ回路15によって選択されたコンポジットビデオ信号は、ビデオ信号処理回路12に送出される。この送出されたコンポジットビデオ信号は、ビデオ信号処理回路12内部のデジタル信号処理回路12aに入力される。   The tuner 11 and the external input terminals 15a to 15c are connected to the selector circuit 15. The composite video signal (television broadcast signal) output from the tuner 11 and the composite video signal input from the external input terminal 15a and the external input. One composite video signal can be selected from the composite video signal input from the terminal 15b and the composite video signal input from the external input terminal 15c. This selection is performed by an operation by a remote controller that is input via an operation panel 14a connected to the microcomputer 14 and a remote controller I / F 14b. The composite video signal selected by the selector circuit 15 is sent to the video signal processing circuit 12. The sent composite video signal is input to the digital signal processing circuit 12 a inside the video signal processing circuit 12.

このデジタル信号処理回路12aは、A/D変換回路12a1と、Y/C分離回路12a2と、クロマデコーダ回路12a3と、画質調整回路12a4と、マトリクス回路12a5とを有している。かかる構成において、A/D変換回路12a1は、コンポジットビデオ信号を入力すると、このコンポジットビデオ信号における白レベルと黒レベルとの間の所定の信号レベル範囲を各信号レベルに応じた階調のデジタル信号に変換する。以降の所定の信号処理はこのデジタル信号に基づいて実行されることになる。Y/C分離回路12a2はこのデジタル信号に基づいてY信号とC信号への分離処理を行う、分離後のY信号およびC信号はクロマデコーダ回路12a3に入力され、所定の信号処理が行われた後にYUV信号として出力される。   The digital signal processing circuit 12a includes an A / D conversion circuit 12a1, a Y / C separation circuit 12a2, a chroma decoder circuit 12a3, an image quality adjustment circuit 12a4, and a matrix circuit 12a5. In this configuration, when the composite video signal is input, the A / D conversion circuit 12a1 has a predetermined signal level range between the white level and the black level in the composite video signal, and a digital signal having a gradation corresponding to each signal level. Convert to Subsequent predetermined signal processing is executed based on this digital signal. The Y / C separation circuit 12a2 performs separation processing into a Y signal and a C signal based on this digital signal. The separated Y signal and C signal are input to the chroma decoder circuit 12a3 and subjected to predetermined signal processing. Later, it is output as a YUV signal.

デジタル信号処理回路12aの画質調整回路12a4は、YUV信号に対して、シャープネス、色彩およびTINTの調整を行う。マトリクス回路12a5は、画質調整回路12a4によって画質調整が施されたYUV信号に対してRGBマトリクス変換処理を行って、RGBデータを生成する。この生成されたRGBデータは調整回路12bに送出される。調整回路12bは、画素数変換回路12b1と、画質調整回路12b2と、出力処理回路12b3と、フレームメモリ12b4とを有している。画素数変換回路12b1は、デジタル信号処理回路12aにて生成されたRGBデータを入力し、このRGBデータに対して、スケーリング処理を行いつつ、PDPパネル13に表示される1画面分のRGBデータを生成する。そして、この1画面分のRGBデータをフレームメモリ12b4に格納する。本実施形態において、PDPパネル13の各セルに対応するRGBの階調データは、それぞれ256階調(8ビット)で表現されているものとする。そして、階調データに略比例した輝度で各セルのプラズマが発光させられる。   The image quality adjustment circuit 12a4 of the digital signal processing circuit 12a adjusts sharpness, color, and TINT for the YUV signal. The matrix circuit 12a5 performs RGB matrix conversion processing on the YUV signal whose image quality has been adjusted by the image quality adjustment circuit 12a4 to generate RGB data. The generated RGB data is sent to the adjustment circuit 12b. The adjustment circuit 12b includes a pixel number conversion circuit 12b1, an image quality adjustment circuit 12b2, an output processing circuit 12b3, and a frame memory 12b4. The pixel number conversion circuit 12b1 receives the RGB data generated by the digital signal processing circuit 12a, and performs RGB data for one screen displayed on the PDP panel 13 while performing scaling processing on the RGB data. Generate. The RGB data for one screen is stored in the frame memory 12b4. In the present embodiment, it is assumed that RGB gradation data corresponding to each cell of the PDP panel 13 is expressed by 256 gradations (8 bits). Then, the plasma of each cell is emitted with a luminance substantially proportional to the gradation data.

また、調整回路12bの画質調整回路12b2は、画素数変換回路12b1によってスケーリング処理が施され、フレームメモリ12b4に格納されたRGBデータに対して、ブライトネス、コントラスト、黒バランスおよび白バランスの調整を行う。出力処理回路12b3は、画質調整回路12b2によって画質調整が施されたRGBの階調データに対して、ガンマ補正、ディザ処理等を行うとともに、背景信号、OSD信号、ブランキング信号等を付加して、反転回路20に同階調データを出力する。   The image quality adjustment circuit 12b2 of the adjustment circuit 12b is subjected to scaling processing by the pixel number conversion circuit 12b1, and adjusts brightness, contrast, black balance, and white balance for the RGB data stored in the frame memory 12b4. . The output processing circuit 12b3 performs gamma correction, dither processing, and the like on the RGB gradation data that has undergone image quality adjustment by the image quality adjustment circuit 12b2, and adds a background signal, an OSD signal, a blanking signal, and the like. The same gradation data is output to the inverting circuit 20.

後に詳述する反転回路20は、階調データに対して所定の加工を行い、後段のPDPパネル13に対して同階調データを出力する。上述したようにセレクタ回路15にて選択された選択先から入力されるコンポジットビデオ信号は、デジタル信号処理回路12aのA/D変換回路12a1に入力されデジタル信号に変換される。そして、PDPパネル13は、このデジタル信号に基づいて加工されたRGBの階調データに応じて各セルを放電させることにより、表示面にて画像を再現する。ただし、フラッシュメモリスロット14eからマイコン14にて取得されたデジタル画像データについては、A/D変換回路12a1を経由することなく、フレームメモリ12b2に書き込まれ、プラズマ表示(PDP)パネル13にて表示される。   The inversion circuit 20 described in detail later performs predetermined processing on the gradation data and outputs the gradation data to the subsequent PDP panel 13. As described above, the composite video signal input from the selection destination selected by the selector circuit 15 is input to the A / D conversion circuit 12a1 of the digital signal processing circuit 12a and converted into a digital signal. The PDP panel 13 reproduces an image on the display surface by discharging each cell in accordance with RGB gradation data processed based on the digital signal. However, the digital image data acquired by the microcomputer 14 from the flash memory slot 14e is written in the frame memory 12b2 without being passed through the A / D conversion circuit 12a1, and displayed on the plasma display (PDP) panel 13. The

(2)反転回路の構成:
図2は、反転回路20の回路構成を示している。同図において、反転回路20は、交差回路21とスイッチ部22とから構成されている。交差回路は22は入力端子B0〜B7を有しており、各入力端子B0〜B7に輝度階調を表現する8ビットパラレルデータが入力される。入力端子B0には上記パラレルデータの最上位(最も桁が高い)ビットの信号が入力され、入力端子B1には第2ビットの信号が入力され、入力端子B2には第3ビットの信号が入力され、入力端子B3には第4ビットの信号が入力され、入力端子B4には第5ビットの信号が入力され、入力端子B5には第6ビットの信号が入力され、入力端子B6には第7ビットの信号が入力され、入力端子B7には最下位ビットの信号が入力される。
(2) Configuration of inverting circuit:
FIG. 2 shows a circuit configuration of the inverting circuit 20. In the figure, the inverting circuit 20 includes a cross circuit 21 and a switch unit 22. The cross circuit 22 has input terminals B0 to B7, and 8-bit parallel data representing luminance gradation is input to the input terminals B0 to B7. The most significant (highest digit) bit signal of the parallel data is input to the input terminal B0, the second bit signal is input to the input terminal B1, and the third bit signal is input to the input terminal B2. The fourth bit signal is input to the input terminal B3, the fifth bit signal is input to the input terminal B4, the sixth bit signal is input to the input terminal B5, and the sixth terminal signal is input to the input terminal B6. A 7-bit signal is input, and the least significant bit signal is input to the input terminal B7.

スイッチ部22は、ダイオードやバイポーラやトランジスタやMOSFET等を利用したスイッチ素子S0〜S7を備えており、各スイッチ素子S0〜S7はマイコン14から出力される選択信号を入力している。スイッチ素子S0は、上記選択信号に応じて端子S0a,S0bのいずれかに接続することが可能となっている。同様に、各スイッチ素子S1〜S7も、上記選択信号に応じて端子S1a,S1b,S2a,S2b,S3a,S3b,S4a,S4b,S5a,S5b,S6a,S6b,S7a,S7bのいずれかに接続することが可能となっている。なお、上記選択信号がローであるときに、各スイッチ素子S0〜S7は紙面上側の端子S0a,S1a,S2a,S3a,S4a,S5a,S6a,S7aと接続する。一方、上記選択信号がハイであるときに、各スイッチ素子S0〜S7は紙面下側の端子S0b,S1b,S2b,S3b,S4b,S5b,S6b,S7bと接続する。   The switch unit 22 includes switch elements S0 to S7 using diodes, bipolars, transistors, MOSFETs, or the like. Each switch element S0 to S7 receives a selection signal output from the microcomputer 14. The switch element S0 can be connected to either of the terminals S0a and S0b according to the selection signal. Similarly, each of the switch elements S1 to S7 is connected to any one of the terminals S1a, S1b, S2a, S2b, S3a, S3b, S4a, S4b, S5a, S5b, S6a, S6b, S7a, S7b according to the selection signal. It is possible to do. When the selection signal is low, the switch elements S0 to S7 are connected to the terminals S0a, S1a, S2a, S3a, S4a, S5a, S6a, and S7a on the upper side of the drawing. On the other hand, when the selection signal is high, each of the switch elements S0 to S7 is connected to terminals S0b, S1b, S2b, S3b, S4b, S5b, S6b, and S7b on the lower side of the drawing.

交差回路21の入力端子B0に入力された階調データの最上位ビットは、交差回路21にて分岐し、スイッチ素子S0の端子S0aおよびスイッチ素子S7の端子S7bに到達する。交差回路21の入力端子B1に入力された第2ビットは、交差回路21にて分岐し、スイッチ素子S1の端子S1aおよびスイッチ素子S6の端子S6bに到達する。交差回路21の入力端子B2に入力された階調データの第3ビットは、交差回路21にて分岐し、スイッチ素子S2の端子S2aおよびスイッチ素子S5の端子S5bに到達する。交差回路21の入力端子B3に入力された階調データの第4ビットは、交差回路21にて分岐し、スイッチ素子S3の端子S3aおよびスイッチ素子S4の端子S4bに到達する。   The most significant bit of the gradation data input to the input terminal B0 of the cross circuit 21 branches at the cross circuit 21 and reaches the terminal S0a of the switch element S0 and the terminal S7b of the switch element S7. The second bit input to the input terminal B1 of the cross circuit 21 branches in the cross circuit 21 and reaches the terminal S1a of the switch element S1 and the terminal S6b of the switch element S6. The third bit of the gradation data input to the input terminal B2 of the cross circuit 21 branches at the cross circuit 21 and reaches the terminal S2a of the switch element S2 and the terminal S5b of the switch element S5. The fourth bit of the gradation data input to the input terminal B3 of the cross circuit 21 branches at the cross circuit 21 and reaches the terminal S3a of the switch element S3 and the terminal S4b of the switch element S4.

さらに、同様に交差回路21の入力端子B4に入力された階調データの第5ビットは、交差回路21にて分岐し、スイッチ素子S4の端子S4aおよびスイッチ素子S3の端子S3bに到達する。交差回路21の入力端子B5に入力された階調データの第6ビットは、交差回路21にて分岐し、スイッチ素子S5の端子S5aおよびスイッチ素子S2の端子S2bに到達する。交差回路21の入力端子B6に入力された階調データの第7ビットは、交差回路21にて分岐し、スイッチ素子S6の端子S6aおよびスイッチ素子S1の端子S1bに到達する。交差回路21の入力端子B6に入力された階調データの最終ビットは、交差回路21にて分岐し、スイッチ素子S7の端子S7aおよびスイッチ素子S0の端子S0bに到達する。   Similarly, the fifth bit of the gradation data input to the input terminal B4 of the cross circuit 21 branches at the cross circuit 21 and reaches the terminal S4a of the switch element S4 and the terminal S3b of the switch element S3. The sixth bit of the gradation data input to the input terminal B5 of the cross circuit 21 branches at the cross circuit 21 and reaches the terminal S5a of the switch element S5 and the terminal S2b of the switch element S2. The seventh bit of the gradation data input to the input terminal B6 of the cross circuit 21 branches at the cross circuit 21 and reaches the terminal S6a of the switch element S6 and the terminal S1b of the switch element S1. The last bit of the gradation data input to the input terminal B6 of the cross circuit 21 branches at the cross circuit 21 and reaches the terminal S7a of the switch element S7 and the terminal S0b of the switch element S0.

スイッチ素子S0〜S7は、反転回路20の各出力端子O0〜O7と接続している。各出力端子O0〜O7は、PDPパネル13に接続されており。PDPパネル13は、出力端子O0〜O7に出力されたパラレルデータを入力し、同パラレルデータに基づいて対応するセルにて放電を行う。例えば、図3に示すように反転回路20に対して最上位から各ビットが”1,0,1,0,1,0,1,0”で表される階調データが入力されたとする。なお、この階調データを10進数で表現すると、”170”となる。すると、各入力端子B0〜B7に”1,0,1,0,1,0,1,0”の信号レベルが入力される。   The switch elements S0 to S7 are connected to the output terminals O0 to O7 of the inverting circuit 20. The output terminals O0 to O7 are connected to the PDP panel 13. The PDP panel 13 inputs the parallel data output to the output terminals O0 to O7, and discharges in corresponding cells based on the parallel data. For example, as shown in FIG. 3, it is assumed that gradation data in which each bit is represented by “1, 0, 1, 0, 1, 0, 1, 0” is input to the inverting circuit 20 from the highest order. When this gradation data is expressed in decimal, it becomes “170”. Then, a signal level of “1, 0, 1, 0, 1, 0, 1, 0” is input to each of the input terminals B0 to B7.

ここで、スイッチ部22に入力された選択信号がローである場合には、各スイッチ素子S0〜S7は紙面上側の端子S0a,S1a,S2a,S3a,S4a,S5a,S6a,S7aと接続するため、各出力端子O0〜O7には”1,0,1,0,1,0,1,0”の信号レベルが出力されることとなる。従って、出力端子O0〜O7からPDPパネル13に出力されるパラレルデータは、最上位からから各ビットが”1,0,1,0,1,0,1,0”となるデータとなる。すなわち、スイッチ部22に入力された選択信号がローである場合には、反転回路20は、入力された階調データに加工を行うことなく、後段のPDPパネル13に同階調データを出力する。   Here, when the selection signal input to the switch unit 22 is low, the switch elements S0 to S7 are connected to the terminals S0a, S1a, S2a, S3a, S4a, S5a, S6a, and S7a on the upper side of the drawing. The signal levels of “1, 0, 1, 0, 1, 0, 1, 0” are output to the output terminals O0 to O7. Accordingly, the parallel data output from the output terminals O0 to O7 to the PDP panel 13 is data in which each bit is “1, 0, 1, 0, 1, 0, 1, 0” from the top. That is, when the selection signal input to the switch unit 22 is low, the inverting circuit 20 outputs the same gradation data to the subsequent PDP panel 13 without processing the input gradation data. .

これに対して、スイッチ部22に入力された選択信号がハイである場合には、図4に示すように各スイッチ素子S0〜S7は紙面下側の端子S0b,S1b,S2b,S3b,S4b,S5b,S6b,S7bと接続するため、P/S変換部24の各出力端子O0〜O7には”0,1,0,1,0,1,0,1”のレベルが入力されることとなる。従って、出力端子O0〜O7からPDPパネル13に出力されるパラレルデータは、最上位から各ビットが”0,1,0,1,0,1,0,1”となるデータとなる。すなわち、スイッチ部22に入力された選択信号がハイである場合には、反転回路20は、入力された階調データをビット順位の低い順に並べ替えて、後段のPDPパネル13に同並べ替えた階調データを出力する。なお、このときPDPパネル13に入力される階調データを10進数で表すと、”85”となる。   On the other hand, when the selection signal input to the switch unit 22 is high, as shown in FIG. 4, each switch element S0 to S7 has terminals S0b, S1b, S2b, S3b, S4b, In order to connect to S5b, S6b, and S7b, levels of “0, 1, 0, 1, 0, 1, 0, 1” are input to the output terminals O0 to O7 of the P / S converter 24. Become. Accordingly, the parallel data output from the output terminals O0 to O7 to the PDP panel 13 is data in which each bit is “0, 1, 0, 1, 0, 1, 0, 1” from the most significant. That is, when the selection signal input to the switch unit 22 is high, the inverting circuit 20 rearranges the input grayscale data in ascending order of the bit order and rearranges the same on the subsequent PDP panel 13. Outputs gradation data. At this time, the gradation data input to the PDP panel 13 is expressed as “85” in decimal.

(3)信号切替処理:
図5は、信号切替処理の流れを示している。同図において、ステップS100において選択信号がローに設定されている。すなわち、通常の表示においては、入力された映像信号に忠実に映像を再現する必要があるため、原則的にマイコン14がローの選択信号を出力し、反転回路20が階調データを加工しないように設定される。ステップS110においては、焼き付き防止モードを実行する旨の指示入力を受け付けており、同指示が受け付けられない限り、マイコン14はローの選択信号の出力を継続する。なお、マイコン14がリモコンI/F14bまたは操作パネル14aを介して、ユーザーからの指示入力を受け付けている。
(3) Signal switching process:
FIG. 5 shows the flow of signal switching processing. In the figure, the selection signal is set to low in step S100. That is, in normal display, since it is necessary to reproduce an image faithfully to the input video signal, in principle, the microcomputer 14 outputs a low selection signal and the inversion circuit 20 does not process the gradation data. Set to In step S110, an instruction input for executing the burn-in prevention mode is accepted, and the microcomputer 14 continues to output the low selection signal unless the instruction is accepted. Note that the microcomputer 14 receives an instruction input from the user via the remote control I / F 14b or the operation panel 14a.

一方、ステップS110において、焼き付き防止モードを実行する旨の指示入力が受け付けられると、ステップS120を実行する。ステップS120においては、現在のA/D変換回路12a1を経由した映像ソースがPDPパネル13にて表示されているかどうかが確認される。マイコン14は、セレクタ回路15やフラッシュメモリスロット14eの動作を管理しているため、どのような画像ソースをPDPパネル13にて表示されているかを確認することができる。   On the other hand, when an instruction input for executing the burn-in prevention mode is accepted in step S110, step S120 is executed. In step S120, it is confirmed whether or not the current video source via the A / D conversion circuit 12a1 is displayed on the PDP panel 13. Since the microcomputer 14 manages the operation of the selector circuit 15 and the flash memory slot 14e, it is possible to confirm what image source is displayed on the PDP panel 13.

ここで、チューナ11から入力された映像信号に基づいてPDPパネル13の表示が行われているテレビモードと、外部入力端子15a〜15cから入力された映像信号に基づいてPDPパネル13の表示が行われているビデオ入力モードにおいては、A/D変換回路12a1を経由した映像ソースがPDPパネル13にて表示されるため、ステップS130が実行される。一方、フラッシュメモリスロット14eから読み出したデジタル画像データに基づいてPDPパネル13の表示が行われているデジカメモードにおいては、A/D変換回路12a1を経由しない映像ソースがPDPパネル13にて表示されるため、ステップS100が実行される。すなわち、ユーザーの指示は無視され、通常の表示が継続されることとなる。   Here, the television mode in which the display of the PDP panel 13 is performed based on the video signal input from the tuner 11 and the display of the PDP panel 13 is performed based on the video signal input from the external input terminals 15a to 15c. In the video input mode, the video source that has passed through the A / D conversion circuit 12a1 is displayed on the PDP panel 13, so step S130 is executed. On the other hand, in the digital camera mode in which the display of the PDP panel 13 is performed based on the digital image data read from the flash memory slot 14e, a video source that does not pass through the A / D conversion circuit 12a1 is displayed on the PDP panel 13. Therefore, step S100 is executed. That is, the user's instruction is ignored and the normal display is continued.

ステップS130においては、マイコン14がハイの選択信号を出力する。上述したように、マイコン14がハイの選択信号を出力すると、PDPパネル13にはビット順位の低い順に並べ替えられた階調データが入力されることとなる。これにより、本来、A/D変換回路12a1を経由して入力された映像信号に依存することなく、ランダムな画像をPDPパネル13にて表示することができる。A/D変換回路12a1にてデジタル映像信号を生成する際には、サンプリング誤差等によって生成される階調にわずかなランダム誤差が生じることとなる。むろん、全体の階調に対してわずかな誤差であるため、このランダム誤差が通常の表示を劣化させることはない。また、このランダム誤差は、階調データにおける下位ビットに表れる。   In step S130, the microcomputer 14 outputs a high selection signal. As described above, when the microcomputer 14 outputs a high selection signal, the gradation data rearranged in the order from the lowest bit order is input to the PDP panel 13. As a result, a random image can be displayed on the PDP panel 13 without depending on the video signal originally input via the A / D conversion circuit 12a1. When the digital video signal is generated by the A / D conversion circuit 12a1, a slight random error occurs in the gradation generated by a sampling error or the like. Of course, since this is a slight error with respect to the entire gradation, this random error does not deteriorate the normal display. This random error appears in the lower bits in the gradation data.

例えば、10進数において、”171”に対して上下”1”の誤差がある場合には、2進数の階調データは”1,0,1,0,1,0,1,0”(=170)または”1,0,1,0,1,0,1,1”(=171)または”1,0,1,0,1,0,0,1”(=169)のいずれかとなる。これらの階調データにおいて、上位ビットは差異がないのに対して、下位ビットには大きな差異が見られる。そして、これらの階調データを反転回路20にてビット順位の低い順に並べ替えすると、それぞれ階調データは”0,1,0,1,0,1,0,1”(=85)と”1,1,0,1,0,1,0,1”(=106)と”1,0,0,1,0,1,0,1,”(=149)となる。すなわち、A/D変換回路12a1のランダム誤差によって大きな差異が見られた下位ビットで、階調の大小に大きく寄与する上位ビットを置き換えることにより、大きな階調の変化を生じさせることができる。   For example, in the decimal number, when there is an error of “1” above and below “171”, the binary gradation data is “1, 0, 1, 0, 1, 0, 1, 0” (= 170) or “1,0,1,0,1,0,1,1” (= 171) or “1,0,1,0,1,0,0,1” (= 169) . In these gradation data, the upper bits are not different, while the lower bits are greatly different. When these gradation data are rearranged in ascending order of the bit order by the inverting circuit 20, the gradation data are “0, 1, 0, 1, 0, 1, 0, 1” (= 85) and “ “1,1,0,1,0,1,0,1” (= 106) and “1,0,0,1,0,1,0,1,” (= 149). In other words, a large gradation change can be caused by replacing the low-order bits that greatly differ due to the random error of the A / D conversion circuit 12a1 with the high-order bits that greatly contribute to the magnitude of the gradation.

従って、A/D変換回路12a1の特性上ランダムに発生するランダム誤差に応じて、PDPパネル13の各セルにおける放電強度を大きく変動させることができる。例えば、画像が一色で構成されるべた映像信号が入力された場合でも、PDPパネル13の各セルごとに異なるランダム誤差が大きく反映された階調で放電が行われることとなる。従って、PDPパネル13の各セルを位置ごとに偏りなく放電させることができ、PDPパネル13の焼き付きを防止することができる。また、静止画像を入力する場合であっても、A/D変換回路12a1は経時的にランダム誤差を変動させるため、各セル放電強度を経時的に変動させることができる。このように、PDPパネル13の各セルの放電強度を位置的および経時的にランダム化することにより、各セルの温度差を解消し、PDPパネル13の焼き付きを防止することができる。   Accordingly, the discharge intensity in each cell of the PDP panel 13 can be greatly varied in accordance with a random error that occurs randomly due to the characteristics of the A / D conversion circuit 12a1. For example, even when a video signal composed of a single color image is input, discharge is performed at a gradation that greatly reflects a different random error for each cell of the PDP panel 13. Therefore, each cell of the PDP panel 13 can be discharged without deviation for each position, and the PDP panel 13 can be prevented from being burned. Even when a still image is input, the A / D conversion circuit 12a1 changes the random error over time, so that each cell discharge intensity can be changed over time. As described above, by randomizing the discharge intensity of each cell of the PDP panel 13 in terms of position and time, the temperature difference between the cells can be eliminated and the burn-in of the PDP panel 13 can be prevented.

ステップS130においては、マイコン14がハイの選択信号出力を開始するとともに、タイマ14fにて計時をスタートさせる。そして、ステップS140において、ステップS130実行から30秒経過したことを確認すると、ステップS100に戻り、マイコン14がローの選択信号を出力させる。すなわち、焼き付き防止が完了したとして、通常の映像表示に復帰する。なお、焼き付き防止が完了まで時間は、PDPパネル13の特性によって異なるため、PDPパネル13の特性に適合した時間を設定しておくことが望ましい。   In step S130, the microcomputer 14 starts outputting a high selection signal and starts measuring time with the timer 14f. In step S140, when it is confirmed that 30 seconds have elapsed since the execution of step S130, the process returns to step S100, and the microcomputer 14 outputs a low selection signal. In other words, the normal image display is restored after the burn-in prevention is completed. It should be noted that since the time until burn-in prevention is completed differs depending on the characteristics of the PDP panel 13, it is desirable to set a time suitable for the characteristics of the PDP panel 13.

(4)変形例:
以上説明したように、反転回路20にて階調データをビット順位の低い順に並べ替えることにより、ランダムな画像データを作成し、焼き付き防止を実現することができる。ただし、ランダムな画像データを作成するにあたっては、必ずしも階調データをビット順位の低い順に並べ替える必要はない。例えば、図6のような反転回路120を適用してもよい。同図において、反転回路120は、選択信号がハイであるときに、最下位ビットと最上位ビットとが入れ替えられる回路構成となっている。この場合であっても、ランダム性を有する最下位ビットで、階調の大小に大きく寄与する最上位ビットを置き換えることができるため、階調に大きなランダム性を付与することができる。
(4) Modification:
As described above, by rearranging the gradation data in ascending order of the bit order in the inverting circuit 20, random image data can be created and burn-in prevention can be realized. However, when creating random image data, it is not always necessary to rearrange the gradation data in ascending order of bit order. For example, an inverting circuit 120 as shown in FIG. 6 may be applied. In the figure, the inverting circuit 120 has a circuit configuration in which the least significant bit and the most significant bit are switched when the selection signal is high. Even in this case, since the most significant bit that greatly contributes to the magnitude of the gradation can be replaced with the least significant bit having randomness, a large randomness can be imparted to the gradation.

また、図6においては、入力端子I0〜I9および出力端子O0〜O9がそれぞれ10個設けられており、10ビットの階調データと取り扱うことが可能となっている。階調データのビット数は種々考えられ、そのビット数に応じた反転回路を形成しておけばよい。また、反転回路20はA/D変換回路12a1よりも後段に配置されればよく、PDPパネル13の直前に配置される必要はない。従って、例えばデジタル信号処理回路12aと調整回路12bとの間に、反転回路20を介在させてもよい。また、階調データがパラレル転送される区間において反転回路20を介在させるものを例示したが、階調データがシリアル転送される区間に反転回路20を配置してもよい。また、反転回路20と同様の機能をソフトウェアによって行ってもよい。   In FIG. 6, ten input terminals I0 to I9 and ten output terminals O0 to O9 are provided, respectively, and can be handled as 10-bit gradation data. Various bits of gradation data can be considered, and an inversion circuit corresponding to the number of bits may be formed. Further, the inversion circuit 20 may be disposed at a stage subsequent to the A / D conversion circuit 12a1, and need not be disposed immediately before the PDP panel 13. Therefore, for example, the inverting circuit 20 may be interposed between the digital signal processing circuit 12a and the adjustment circuit 12b. Further, although the example in which the inverting circuit 20 is interposed in the section in which the gradation data is transferred in parallel, the inverting circuit 20 may be arranged in the section in which the gradation data is serially transferred. The function similar to that of the inverting circuit 20 may be performed by software.

さらに、本発明はテレビジョンに限られず、映像信号を入力しPDPパネルにて画像を表示するいかなる表示装置に対しても適用することができる。すなわち、PDPパネルよりも前段に反転手段が備えられていれば、ランダム性を有する画像データをPDPパネルに出力してPDPパネルの焼き付きを防止することができる。なお、このような表示装置においてデジタルカメラ等の光学機器によって作成された画像データを表示する場合にも、本発明によってランダムな画像を表示することができる。   Furthermore, the present invention is not limited to a television, and can be applied to any display device that inputs a video signal and displays an image on a PDP panel. That is, if the reversing means is provided before the PDP panel, image data having randomness can be output to the PDP panel to prevent the PDP panel from being burned. Even when image data created by an optical device such as a digital camera is displayed on such a display device, a random image can be displayed according to the present invention.

すなわち、反転手段を有する表示装置自体がA/D変換手段を備えない場合であっても、デジタルカメラ等の光学機器が有するA/D変換手段がその代替となるため、デジタルカメラ等の画像データからランダム性のある画像を作成することができる。従って、必ずしも上述した実施形態のようにデジカメモードでは焼き付き防止を実行させないようにしなくてもよい。ただし、デジタルスチルカメラ等の静止画像データを表示する場合には、ランダム誤差が経時的に変化しないため、A/D変換手段を使用した場合と比較してランダム性がやや劣ることとなる。   That is, even when the display device itself having the reversing means does not include the A / D conversion means, the A / D conversion means included in the optical device such as a digital camera is an alternative, so that the image data such as the digital camera is displayed. A random image can be created from the image. Therefore, it is not always necessary to prevent burn-in prevention in the digital camera mode as in the above-described embodiment. However, when displaying still image data of a digital still camera or the like, the random error does not change with time, so the randomness is slightly inferior compared with the case where the A / D conversion means is used.

(5)まとめ:
以上説明したように、本発明において、反転回路20は、階調データにおいて最もランダム性を有する最下位ビットで、最も階調の大小に大きく寄与する最上位ビットを置き替えている。これにより、反転回路20にて加工された階調データはランダム性を有することとなる。従って、PDPパネル13において、ランダムな画像を表示することが可能となり、各セルの温度分布を均一にし、焼き付きを解消することができる。
(5) Summary:
As described above, in the present invention, the inverting circuit 20 replaces the most significant bit that contributes most to the magnitude of the gradation, with the least significant bit having the most randomness in the gradation data. As a result, the gradation data processed by the inverting circuit 20 has randomness. Therefore, it is possible to display a random image on the PDP panel 13, uniform the temperature distribution of each cell, and eliminate burn-in.

本発明にかかるPDPテレビジョンの概略ブロック図である。1 is a schematic block diagram of a PDP television according to the present invention. 反転回路の回路図である。It is a circuit diagram of an inverting circuit. 反転回路の動作説明図である。It is operation | movement explanatory drawing of an inverting circuit. 反転回路の動作説明図である。It is operation | movement explanatory drawing of an inverting circuit. 信号切替処理の流れを示すフローチャートである。It is a flowchart which shows the flow of a signal switching process. 変形例にかかる反転回路の回路図である。It is a circuit diagram of the inversion circuit concerning a modification.

符号の説明Explanation of symbols

10…プラズマ表示(PDP)テレビジョン
11…チューナ
12…ビデオ信号処理回路
12a1…A/D変換回路
13…プラズマ表示(PDP)パネル
14…マイコン
14a…操作パネル
14c…ROM
14d…RAM
14e…フラッシュメモリスロット
14f…タイマ
15…セレクタ回路
15a〜15c…外部入力端子
20…反転回路
21…交差回路
22…スイッチ部
B0〜B7…入力端子
O0〜O7…出力端子
S0〜S7…スイッチ素子
DESCRIPTION OF SYMBOLS 10 ... Plasma display (PDP) television 11 ... Tuner 12 ... Video signal processing circuit 12a1 ... A / D conversion circuit 13 ... Plasma display (PDP) panel 14 ... Microcomputer 14a ... Operation panel 14c ... ROM
14d ... RAM
14e ... Flash memory slot 14f ... Timer 15 ... Selector circuits 15a-15c ... External input terminal 20 ... Inverting circuit 21 ... Crossing circuit 22 ... Switch units B0-B7 ... Input terminals O0-O7 ... Output terminals S0-S7 ... Switch elements

Claims (8)

デジタル映像信号を入力して表示面にて映像を再現するプラズマ表示パネルを具備するプラズマテレビジョンにおいて、
放送電波から所用の信号を抽出し、アナログ映像信号を生成する選局手段と、
上記アナログ映像信号をデジタル映像信号に変換するA/D変換手段と、
上記A/D変換手段と上記プラズマ表示パネルとの間に介在し、上記プラズマ表示パネルが上記A/D変換手段から出力された上記デジタル映像信号を入力する状態において、ユーザーによる所定の操作が受け付けられた後、所定時間が経過するまで、上記デジタル映像信号の階調を表すデータをビット順位の低い順に並べ替えることを特徴とする反転手段とを具備することを特徴とするプラズマテレビジョン。
In a plasma television equipped with a plasma display panel that inputs a digital video signal and reproduces an image on a display surface,
A channel selection means for extracting a desired signal from a broadcast radio wave and generating an analog video signal;
A / D conversion means for converting the analog video signal into a digital video signal;
A predetermined operation by a user is accepted in a state of being interposed between the A / D conversion means and the plasma display panel and the plasma display panel receiving the digital video signal output from the A / D conversion means. And a reversing means for rearranging the data representing the gradation of the digital video signal in ascending order of bit order until a predetermined time elapses.
デジタル映像信号を入力して表示面にて映像を再現するプラズマ表示パネルを具備するプラズマ表示装置において、
所定の条件に応じて上記デジタル映像信号の階調を表すデータの最上位ビットを最下位ビットで置き換えることを特徴とする反転手段とを具備することを特徴とするプラズマ表示装置。
In a plasma display device having a plasma display panel that inputs a digital video signal and reproduces an image on a display surface,
A plasma display device comprising: inversion means for replacing the most significant bit of the data representing the gradation of the digital video signal with the least significant bit according to a predetermined condition.
アナログ映像信号をデジタル映像信号に変換するA/D変換手段を具備するとともに、
上記反転手段は、上記A/D変換手段と上記プラズマ表示パネルとの間に介在することを特徴とする請求項2に記載のプラズマ表示装置。
A / D conversion means for converting an analog video signal into a digital video signal,
3. The plasma display device according to claim 2, wherein the inversion means is interposed between the A / D conversion means and the plasma display panel.
上記反転手段は、上記プラズマ表示パネルが上記A/D変換手段から出力された上記デジタル映像信号を入力する状態において、上記デジタル映像信号の階調を表すデータの最上位ビットを最下位ビットで置き換えることを特徴とする請求項3に記載のプラズマ表示装置。   The inversion means replaces the most significant bit of the data representing the gradation of the digital video signal with the least significant bit in a state where the plasma display panel receives the digital video signal output from the A / D conversion means. The plasma display device according to claim 3. 上記反転手段は、上記デジタル映像信号の階調を表すデータの最上位ビットを最下位ビットで置き換え開始後、所定時間の経過したとき、同置き換えを終了させることを特徴とする請求項2から請求項4のいずれかに記載のプラズマ表示装置。   3. The reversing device according to claim 2, wherein the inversion means ends the replacement when a predetermined time elapses after the most significant bit of the data representing the gradation of the digital video signal is replaced with the least significant bit. Item 5. The plasma display device according to any one of items 4 to 4. 上記反転手段は、ユーザーによる所定の操作が受け付けられたとき、上記デジタル映像信号の階調を表すデータの最上位ビットを最下位ビットで置き換えることを特徴とする請求項2から請求項5のいずれかに記載のプラズマ表示装置。   6. The inversion means replaces the most significant bit of the data representing the gradation of the digital video signal with the least significant bit when a predetermined operation by the user is accepted. A plasma display device according to claim 1. 上記A/D変換手段は、放送電波から所用の信号を抽出しアナログ映像信号を生成する選局手段から入力された上記アナログ映像信号を上記デジタル映像信号に変換することを特徴とする請求項3から請求項6のいずれかに記載のプラズマ表示装置。   The A / D conversion means converts the analog video signal input from the channel selection means for extracting a desired signal from a broadcast radio wave and generating an analog video signal into the digital video signal. The plasma display device according to claim 6. 上記反転手段は、上記デジタル映像信号の階調を表すデータをビット順位の低い順に並べ替えることを特徴とする請求項2から請求項7のいずれかに記載のプラズマ表示装置。   The plasma display device according to any one of claims 2 to 7, wherein the inversion means rearranges data representing gradations of the digital video signal in ascending order of bit order.
JP2005086313A 2005-03-24 2005-03-24 Plasma television and plasma display device Pending JP2006267619A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005086313A JP2006267619A (en) 2005-03-24 2005-03-24 Plasma television and plasma display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005086313A JP2006267619A (en) 2005-03-24 2005-03-24 Plasma television and plasma display device

Publications (1)

Publication Number Publication Date
JP2006267619A true JP2006267619A (en) 2006-10-05

Family

ID=37203669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005086313A Pending JP2006267619A (en) 2005-03-24 2005-03-24 Plasma television and plasma display device

Country Status (1)

Country Link
JP (1) JP2006267619A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090058889A1 (en) * 2007-09-04 2009-03-05 Oki Electric Industry Co., Ltd. Display panel driver

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090058889A1 (en) * 2007-09-04 2009-03-05 Oki Electric Industry Co., Ltd. Display panel driver

Similar Documents

Publication Publication Date Title
US8593482B2 (en) Projector and method that performs a brightness adjustment and a color adjustment
EP1675382A2 (en) Video signal processing
JP4479683B2 (en) Color correction circuit and image display device having the same
US7605871B2 (en) Video signal processing apparatus and video signal processing method
JP2006295377A (en) Video display device
JPWO2018159125A1 (en) Image processing apparatus and image processing method
US7679684B2 (en) White balance adjusting device and video display device
JP2007114864A (en) Image-processing device
JP2006267619A (en) Plasma television and plasma display device
JPH0823460A (en) Dynamic gamma correction circuit
JP2006086728A (en) Image output apparatus
US7205961B1 (en) Display apparatus having uniformity function of pixel luminescence frequency and display method
JP4390506B2 (en) Horizontal contour correction circuit
JP3975357B2 (en) LCD television equipment
JP5132081B2 (en) Display device
JP2001117528A (en) Picture display device
JP4085285B2 (en) Flat panel display television receiver and panel signal generator
US20060109281A1 (en) Video display apparatus
KR100461462B1 (en) Display device having a function of white-washing and method thereof
US20070146190A1 (en) Display driving apparatus and method for controlling output gray voltage level
JP2006010839A (en) Controller for display
KR20080066288A (en) Image display device and image display method
JPH0738778A (en) Gamma correcting circuit
JP3440814B2 (en) Video signal processing device
JPH0738779A (en) Gamma correcting circuit