JP2006245589A - 物性変換層を利用したトランジスタと、その動作及び製造方法 - Google Patents

Abstract

【課題】物性変換層を利用したトランジスタ並びに、その動作及び製造方法を提供する。
【解決手段】基板上に形成された絶縁膜４２と、絶縁膜４２上に離隔された第１導電層パターン４４ａ及び第２導電層パターン４４ｂと、第１導電層パターン４４ａと第２導電層パターン４４ｂとの間の絶縁膜４２上に形成された物性変換層４６と、物性変換層４６上に積層された高誘電膜４８と、高誘電膜４８上に形成されたゲート電極５０と、を備えることを特徴とするトランジスタである。
【選択図】図１

Description

本発明は、半導体素子及びその製造方法に係り、さらに詳細には、物性変換層を利用したトランジスタ並びに、その動作及び製造方法に関する。

半導体技術の発展によって半導体装置の集積度が急速に高まっている。半導体装置の集積度が高まるにつれて、半導体装置を構成する半導体素子、例えば、電界効果トランジスタのサイズも小さくなる。電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）のサイズが小さくなれば、ソースとドレインとの間のチャンネル長が短くなり、その結果、いわゆる短チャンネル効果と称する異常現象が表れる。短チャンネル効果によってＦＥＴの閾電圧が非常に低くなることによって、キャリアの移動度が低くなり、ＤＩＢＬ（Ｄｒａｉｎ Ｉｎｄｕｃｅｄ Ｂａｒｒｉｅｒ Ｌｏｗｅｒｉｎｇ）などによってＦＥＴの特性が低下する。

本発明が解決しようとする技術的課題は、前述した従来技術の問題点を改善するためのものであって、低電圧動作が可能であり、短チャンネル効果を減らし得る物性変換層を利用したトランジスタを提供するところにある。

本発明が解決しようとする他の技術的課題は、このようなトランジスタの動作方法を提供するところにある。

本発明が解決しようとするさらに他の技術的課題は、前記トランジスタの製造方法を提供するところにある。

前記技術的課題を解決するために、本発明は、基板と、前記基板上に形成された絶縁膜と、前記絶縁膜上に離隔された第１導電層パターン及び第２導電層パターンと、前記第１導電層パターンと第２導電層パターンとの間の前記絶縁膜上に形成された物性変換層と、前記物性変換層上に積層された高誘電膜と、前記高誘電膜上に形成されたゲート電極と、を備えることを特徴とするトランジスタを提供する。

前記物性変換層は、前記第１導電層パターンと第２導電層パターンとの電位差によって、物性が金属から半導体、あるいは逆に変わる物質層であって、カルコゲニド物質膜、遷移金属酸化膜、複数の遷移金属酸化物を含む合成物質膜、アルミニウム酸化膜、及び複数のアルミニウム酸化物を含む合成物質膜からなる群から選択された何れか一つでありうる。

前記遷移金属酸化膜をなす遷移金属は、チタン（Ｔｉ）、バナジウム（Ｖ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ニオビウム（Ｎｂ）、及びタンタル（Ｔａ）からなる群から選択された何れか一つでありうる。

前記高誘電膜は、Ａｌ_２Ｏ_３膜、ＨｆＯ_２膜、及びＺｒＯ_２膜のうち何れか一つでありうる。

前記第１導電層パターン及び第２導電層パターンは、前記物性変換層とショットキー接合され得る金属膜及びシリサイド膜のうち何れか一つでありうる。

前記他の技術的課題を解決するために、本発明は、前記第１導電層パターンと第２導電層パターンとの電位差を維持し、前記ゲート電極に０Ｖまたはこれと異なる電圧を印加することを特徴とするトランジスタの動作方法を提供する。

このとき、前記他の電圧は、０Ｖより大きな電圧でありうる。また、前記電位差は、前記ゲート電極に０Ｖが印加された状態で前記物性変換層を金属層に変換するために、前記第１導電層パターンと第２導電層パターンとの間に印加される最小電位差より小さい。

前記さらに他の技術的課題を解決するために、本発明は、基板上に絶縁膜を形成する第１工程と、前記絶縁膜上に離隔された第１導電層パターン及び第２導電層パターンを形成する第２工程と、前記絶縁膜上に前記第１導電層パターン及び第２導電層パターンを覆う物性変換層、高誘電膜及びゲート電極を順次に積層する第３工程と、前記ゲート電極、前記高誘電膜及び前記物性変換層の一部を順次にエッチングして、前記第１導電層パターン及び第２導電層パターンの一部を露出させる第４工程と、を含むことを特徴とするトランジスタの製造方法を提供する。

前記第２工程は、前記絶縁膜の前記第１導電層パターン及び第２導電層パターンが形成される領域を露出させるマスクを形成する工程と、前記絶縁膜の露出された領域上に導電層を形成する工程と、前記マスクを除去する工程と、をさらに含み得る。

前記物性変換層は、前記第１導電層パターンと第２導電層パターンとの電位差によって物性が金属から半導体、あるいは逆に変わる物質層で形成できる。前記物質層は、カルコゲニド物質膜、遷移金属酸化膜、複数の遷移金属酸化物を含む合成物質膜、アルミニウム酸化膜、及び複数のアルミニウム酸化物を含む合成物質膜からなる群から選択された何れか一つで形成できる。

本発明のトランジスタは、ゲート電圧を印加して駆動に必要なソース電極とドレイン電極との間の最小電圧を低め得る。したがって、本発明を利用すれば、低電圧動作が可能であるため、発熱及び電力消耗を減らし得る。また、ソース電極とドレイン電極との間のチャンネルとして物性変換層を利用するので、短チャンネル効果を減らし得る。

以下、本発明の実施形態による物性変換層を利用したトランジスタ並びに、その動作方法及び製造方法を、添付された図面を参照して詳細に説明する。この過程で図面に示す層や領域の厚さは、明細書の明確性のために誇張されて示されている。

まず、本発明の実施形態によるトランジスタ（以下、本発明のトランジスタ）について説明する。

図１に示すように、基板４０上に絶縁膜４２が積層されている。基板４０は、所定の導電性の不純物がドーピングされた半導体基板であり、例えば、ｎ型不純物がドーピングされたシリコン基板でありうる。絶縁膜４２は、例えば、熱酸化膜でありうる。絶縁膜４２上に第１導電層パターン４４ａ及び第２導電層パターン４４ｂが存在する。第１導電層パターン４４ａ及び第２導電層パターン４４ｂは、所定間隔で離隔されている。第１導電層パターン４４ａ及び第２導電層パターン４４ｂのうち何れか一つは、ソースとして使用され、他の一つは、ドレインとして使用される。第１導電層パターン４４ａ及び第２導電層パターン４４ｂは、下記の物性変換層４６とショットキー接合され得る金属膜またはシリサイド膜でありうる。前記金属膜としては、例えば、Ａｌ膜、Ｔｉ膜、Ａｕ膜などが使用され、前記シリサイド膜としては、例えば、ＰｔＳｉ膜、ＮｉＳｉ_２膜が使用され得る。第１導電層パターン４４ａと第２導電層パターン４４ｂとの間の絶縁膜４２上に物性変換層４６が形成されている。物性変換層４６は、第１導電層パターン４４ａ及び第２導電層パターン４４ｂの上部面まで拡張されている。物性変換層４６は、金属−半導体（絶縁体）変換物質膜であって、第１導電層パターン４４ａと第２導電層パターン４４ｂとの間に印加される電圧の大きさによって金属または半導体（絶縁体）となる物質膜である。物性変換層４６は、カルコゲニド物質膜、遷移金属酸化膜、または多様な遷移金属酸化物を含む合成物質膜でありうる。また、物性変換層４６は、アルミニウム酸化膜またはアルミニウム酸化物を含む合成物質膜でありうる。前記遷移金属酸化膜をなす遷移金属は、例えば、Ｔｉ、Ｖ、Ｆｅ、Ｎｉ、Ｎｂ、Ｔａでありうる。物性変換層４６上に高誘電膜４８が存在する。高誘電膜４８は、物性変換層４６と反応性が低く、超薄膜加工の可能な物質膜、例えば、Ａｌ_２Ｏ_３膜、ＨｆＯ_２膜、ＺｒＯ_２膜等でありうる。高誘電膜４８上にゲート電極５０が存在する。

次いで、図１に示すトランジスタの動作について説明する。

まず、図２に示すように、ゲート電極５０に印加される電圧（以下、「ゲート電圧」と称する）Ｖｇを０Ｖに維持して、第１導電層パターン４４ａと第２導電層パターン４４ｂとの電位差Ｖｄを、第１導電層パターン４４ａと第２導電層パターン４４ｂとの間の閾電圧Ｖｔｈより低く維持する場合、第１導電層パターン４４ａと第２導電層パターン４４ｂとの間の物性変換層４６は、半導体あるいは絶縁体のような特性を維持する。したがって、第１導電層パターン４４ａと第２導電層パターン４４ｂとの間にはチャンネルが形成されない。

一方、図３に示すように、ゲート電圧Ｖｇを０Ｖで維持した状態で第１導電層パターン４４ａと第２導電層パターン４４ｂとの電位差Ｖｄが閾電圧Ｖｔｈより大きい場合（Ｖｄ＞Ｖｔｈ）、第１導電層パターン４４ａと第２導電層パターン４４ｂとの間の物性変換層４６は金属と同じ特性を有する。これにより、第１導電層パターン４４ａと第２導電層パターン４４ｂとの間にチャンネルＣが形成されて、第１導電層パターン４４ａと第２導電層パターン４４ｂとの間に電流が流れる。

一方、図４に示すように、ゲート電圧Ｖｇが０より大きい場合、第１導電層パターン４４ａと第２導電層パターン４４ｂとの間の物性変換層４６で底部の近傍のホールｈの密度が高まる。これにより、第１導電層パターン４４ａと第２導電層パターン４４ｂとの電位差Ｖｄが閾電圧Ｖｔｈより小さくても、第１導電層パターン４４ａと第２導電層パターン４４ｂとの間の物性変換層４６にチャンネルＣ１が形成される。このような結果は、ゲート電圧Ｖｇが０より大きいとき、第１導電層パターン４４ａと第２導電層パターン４４ｂとの間の閾電圧Ｖｔｈが低くなるということを意味する。

本発明者は、このような事実を確認するために、実験用のトランジスタを製作し、それを対象として、図２ないし図４に示すような印加条件でＶｄ及びＶｇを印加して電流−電圧の特性を測定した。

前記実験用のトランジスタで第１導電層パターン４４ａ及び第２導電層パターン４４ｂに該当するソース及びドレイン電極は、それぞれ３０μｍ＊３０μｍの面積を有するＰｔで形成した。また、物性変換層４６は、５０ｎｍの厚さのＴｉＡｌＯｘで形成した。

図５は、前記実験用のトランジスタから測定した電流−電圧の特性を示すグラフである。

図５に示すように、前記実験用のトランジスタでソース電極とドレイン電極との間に流れる電流は、前記ソース電極とドレイン電極との電位差が１．６Ｖである時と２Ｖである時とに急増するということが分かる。前記ソース電極とドレイン電極との電位差、２Ｖは、前記実験用のトランジスタのゲート電圧Ｖｇが０Ｖであるときの閾電圧（以下、「第１閾電圧」と称する）である。そして、前記ソース電極とドレイン電極との電位差、１．６Ｖは、前記実験用のトランジスタのゲート電極に０より大きなゲート電圧が印加されることによる低くなった閾電圧（以下、「第２閾電圧」と称する）である。したがって、前記実験用のトランジスタは、前記ソース電極とドレイン電極との電位差を、前記第１閾電圧と第２閾電圧との間の電圧、例えば、約１．８Ｖに維持した状態で、ゲート電極に０より大きな所定の電圧を印加すれば、オン状態になり、前記ゲート電極に０Ｖを印加すれば、オフ状態になるスイッチング素子として使用できる。すなわち、第１導電層パターン４４ａと第２導電層パターン４４ｂとの電位差Ｖｄを、ゲート電極に０Ｖが印加された状態で物性変換層４６を金属層に変換するために、第１導電層パターン４４ａと第２導電層パターン４４ｂとの間に印加されるトランジスタの駆動に必要な最小電位差（第２閾電圧）より小さくすることで、低電圧動作が可能となる。

次いで、前述した本発明の実施形態によるトランジスタの製造方法を、図６ないし図８を参照して説明する。

図６に示すように、基板４０上に絶縁膜４２を形成する。絶縁膜４２上に第１導電層パターン４４ａ及び第２導電層パターン４４ｂを形成する。第１導電層パターン４４ａ及び第２導電層パターン４４ｂは、所定間隔を有して離隔されて形成する。第１導電層パターン４４ａ及び第２導電層パターン４４ｂは、通常の写真及びエッチング工程で形成できる。また、第１導電層パターン４４ａ及び第２導電層パターン４４ｂは、第１導電層パターン４４ａと第２導電層パターン４４ｂとの間の絶縁膜４２上に感光膜パターン（図示せず）を形成した後、第１導電層パターン４４ａ及び第２導電層パターン４４ｂが形成された位置に導電層を積層し、前記感光膜パターンを除去するリフトオフ（ｌｉｆｔ−ｏｆｆ）方式で形成しても良い。基板４０は、所定の導電性の不純物がドーピングされた半導体基板、例えば、ｎ＋型不純物がドーピングされたシリコン基板で形成できる。そして、絶縁膜４２は、熱酸化膜、例えば、ＳｉＯ_２膜で形成することが望ましいが、他の絶縁膜、例えば、ＨｆＯ_２またはＳｉＮｘで形成しても良い。また、第１導電層パターン４４ａ及び第２導電層パターン４４ｂは、後続工程で形成される物性変換層とショットキー接合され得る金属膜またはシリサイド膜でありうる。前記金属膜としては、Ａｌ、Ｔｉ、Ａｕなどが使用され、前記シリサイド膜としては、ＰｔＳｉ膜またはＮｉＳｉ_２膜が使用され得る。

次いで、図７に示すように、絶縁膜４２上に第１導電層パターン４４ａ及び第２導電層パターン４４ｂを覆う物性変換層４６を形成する。物性変換層４６は、第１導電層パターン４４ａと第２導電層パターン４４ｂとの電位差によって、物性が金属から半導体、あるいは逆に変わる物質膜で形成できる。このような物性変換層４６は、カルコゲニド物質膜または遷移金属酸化膜で形成してもよく、また複数の遷移金属酸化物を含む合成物質膜で形成しても良い。前記遷移金属酸化膜をなす遷移金属は、例えば、Ｔｉ、Ｖ、Ｆｅ、Ｎｉ、Ｎｂ、Ｔａでありうる。また、物性変換層４６は、アルミニウム酸化膜またはアルミニウム酸化物を含む合成物質膜で形成しても良い。

次いで、物性変換層４６上に高誘電膜４８とゲート電極５０とを順次に形成する。高誘電膜４８は、物性変換層４６と反応性が低く、超薄膜加工の可能な物質膜で形成できるが、例えば、Ａｌ_２Ｏ_３、ＨｆＯ_２、ＺｒＯ_２等で形成できる。次いで、ゲート電極５０上に感光膜パターンＰＲを形成する。感光膜パターンＰＲは、第１導電層パターン４４ａと第２導電層パターン４４ｂとの間の離隔された部分を覆い、第１導電層パターン４４ａ及び第２導電層パターン４４ｂの一部も覆う。このような感光膜パターンＰＲにより第１導電層パターン４４ａ及び第２導電層パターン４４ｂの露出された領域が決まる。感光膜パターンＰＲを形成した後、これをマスクとしてゲート電極５０の露出された部分をエッチングする。前記エッチングは、第１導電層パターン４４ａ及び第２導電層パターン４４ｂが露出されるまで実施する。前記エッチングの結果、図８に示すように、第１導電層パターン４４ａ及び第２導電層パターン４４ｂが露出される。前記エッチングの後、前記感光膜パターンＰＲを除去すれば、図１のトランジスタが形成される。

前記の説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものと言うより、望ましい実施形態の例示として解釈されねばならない。例えば、当業者ならば、物性変換層４６をソース電極とドレイン電極との間にのみ形成するか、または絶縁膜４２の代わりに、基板４０の表面を所定の厚さほど酸化させ得るであろう。また、高誘電膜４８を複数層として備え得るであろう。また、第１導電層パターン４４ａ及び第２導電層パターン４４ｂを、表面にシリサイド膜が形成された金属で形成できるであろう。したがって、本発明の範囲は、説明された実施形態によって決まらずに、特許請求の範囲に記載された技術的な思想によって決まらねばならない。

本発明は、トランジスタに関連した技術分野に好適に適用され得る。

本発明の実施形態によるトランジスタの断面図である。 図１のトランジスタの動作を示す断面図である。 図１のトランジスタの動作を示す断面図である。 図１のトランジスタの動作を示す断面図である。 図１のトランジスタの動作特性を確認するために製作したテスト用のトランジスタから測定した電流−電圧の特性を示すグラフである。 図１のトランジスタの製造方法を工程別に示す断面図である。 図１のトランジスタの製造方法を工程別に示す断面図である。 図１のトランジスタの製造方法を工程別に示す断面図である。

符号の説明

４０ 基板、
４２ 絶縁膜、
４４ａ 第１導電層パターン、
４４ｂ 第２導電層パターン、
４６ 物性変換層、
４８ 高誘電膜、
５０ ゲート電極。

Claims (23)

1. 基板と、
   前記基板上に形成された絶縁膜と、
   前記絶縁膜上に離隔された第１導電層パターン及び第２導電層パターンと、
   前記第１導電層パターンと第２導電層パターンとの間の前記絶縁膜上に形成された物性変換層と、
   前記物性変換層上に積層された高誘電膜と、
   前記高誘電膜上に形成されたゲート電極と、を備えることを特徴とするトランジスタ。
2. 前記物性変換層は、前記第１導電層パターンと第２導電層パターンとの電位差によって、物性が金属から半導体、あるいは逆に変わる物質層であることを特徴とする請求項１に記載のトランジスタ。
3. 前記物質変換層は、カルコゲニド物質膜、遷移金属酸化膜、複数の遷移金属酸化物を含む合成物質膜、アルミニウム酸化膜、及び複数のアルミニウム酸化物を含む合成物質膜からなる群から選択された何れか一つであることを特徴とする請求項１に記載のトランジスタ。
4. 前記遷移金属酸化膜をなす遷移金属は、Ｔｉ、Ｖ、Ｆｅ、Ｎｉ、Ｎｂ、及びＴａからなる群から選択された何れか一つであることを特徴とする請求項３に記載のトランジスタ。
5. 前記高誘電膜は、Ａｌ_２Ｏ_３膜、ＨｆＯ_２膜、及びＺｒＯ_２膜のうち何れか一つであることを特徴とする請求項１に記載のトランジスタ。
6. 前記第１導電層パターン及び第２導電層パターンは、前記物性変換層とショットキー接合され得る金属膜及びシリサイド膜のうち何れか一つであることを特徴とする請求項１に記載のトランジスタ。
7. 前記金属膜は、Ａｌ膜、Ｔｉ膜、及びＡｕ膜のうち何れか一つであることを特徴とする請求項６に記載のトランジスタ。
8. 前記シリサイド膜は、ＰｔＳｉ膜またはＮｉＳｉ_２膜であることを特徴とする請求項６に記載のトランジスタ。
9. 基板と、前記基板上に形成された絶縁膜と、前記絶縁膜上に離隔された第１導電層パターン及び第２導電層パターンと、前記第１導電層パターンと第２導電層パターンとの間の前記絶縁膜上に形成された物性変換層と、前記物性変換層上に積層された高誘電膜と、前記高誘電膜上に形成されたゲート電極と、を備えるトランジスタの動作方法において、
   前記第１導電層パターンと第２導電層パターンとの電位差を維持し、前記ゲート電極に０Ｖまたはこれと異なる電圧を印加することを特徴とするトランジスタの動作方法。
10. 前記他の電圧は、０Ｖより大きな電圧であることを特徴とする請求項９に記載のトランジスタの動作方法。
11. 前記電位差は、前記ゲート電極に０Ｖが印加された状態で前記物性変換層を金属層に変換するために、前記第１導電層パターンと第２導電層パターンとの間に印加される最小電位差より小さいことを特徴とする請求項９に記載のトランジスタの動作方法。
12. 前記物質変換層は、カルコゲニド物質膜、遷移金属酸化膜、複数の遷移金属酸化物を含む合成物質膜、及びアルミニウム酸化膜及び複数のアルミニウム酸化物を含む合成物質膜からなる群から選択された何れか一つであることを特徴とする請求項９に記載のトランジスタの動作方法。
13. 前記遷移金属酸化膜をなす遷移金属は、Ｔｉ、Ｖ、Ｆｅ、Ｎｉ、Ｎｂ、及びＴａからなる群から選択された何れか一つであることを特徴とする請求項１２に記載のトランジスタの動作方法。
14. 前記第１導電層パターン及び第２導電層パターンは、前記物性変換層とショットキー接合され得る金属膜及びシリサイド膜のうち何れか一つであることを特徴とする請求項９に記載のトランジスタの動作方法。
15. 前記金属膜は、Ａｌ膜、Ｔｉ膜、及びＡｕ膜のうち何れか一つであることを特徴とする請求項１４に記載のトランジスタの動作方法。
16. 前記シリサイド膜は、ＰｔＳｉ膜またはＮｉＳｉ_２膜であることを特徴とする請求項１４に記載のトランジスタの動作方法。
17. 基板上に絶縁膜を形成する第１工程と、
    前記絶縁膜上に離隔された第１導電層パターン及び第２導電層パターンを形成する第２工程と、
    前記絶縁膜上に前記第１導電層パターン及び第２導電層パターンを覆う物性変換層、高誘電膜、及びゲート電極を順次に積層する第３工程と、
    前記ゲート電極、前記高誘電膜及び前記物性変換層の一部を順次にエッチングして、前記第１導電層パターン及び第２導電層パターンの一部を露出させる第４工程と、を含むことを特徴とするトランジスタの製造方法。
18. 前記第２工程は、
    前記絶縁膜の前記第１導電層パターン及び第２導電層パターンが形成される領域を露出させるマスクを形成する工程と、
    前記絶縁膜の露出された領域上に導電層を形成する工程と、
    前記マスクを除去する工程と、をさらに含むことを特徴とする請求項１７に記載のトランジスタの製造方法。
19. 前記物性変換層は、前記第１導電層パターンと第２導電層パターンとの電位差によって物性が金属から半導体、あるいは逆に変わる物質層で形成することを特徴とする請求項１７に記載のトランジスタの製造方法。
20. 前記物質層は、カルコゲニド物質膜、遷移金属酸化膜、複数の遷移金属酸化物を含む合成物質膜、アルミニウム酸化膜、及び複数のアルミニウム酸化物を含む合成物質膜からなる群から選択された何れか一つで形成することを特徴とする請求項１９に記載のトランジスタの製造方法。
21. 前記遷移金属酸化膜をなす遷移金属は、Ｔｉ、Ｖ、Ｆｅ、Ｎｉ、Ｎｂ、及びＴａからなる群から選択された何れか一つで形成することを特徴とする請求項２０に記載のトランジスタの製造方法。
22. 前記高誘電膜は、Ａｌ_２Ｏ_３膜、ＨｆＯ_２膜、及びＺｒＯ_２膜のうち何れか一つで形成することを特徴とする請求項１７に記載のトランジスタの製造方法。
23. 前記第１導電層パターン及び第２導電層パターンは、前記物性変換層とショットキー接合され得る金属膜及びシリサイド膜のうち何れか一つで形成することを特徴とする請求項１７に記載のトランジスタの製造方法。

Images