JP2006203415A - リニアソレノイド駆動回路 - Google Patents

Abstract

【課題】 従来の駆動回路においては、電流検出用に用いられていたシャント抵抗に、ＰＷＭ信号がオンのときもオフのときも、常に電流が流れていたので、発熱量が大きかった。また、電圧ロスも発生するため、効率の悪化が見られる。さらに、温度依存性が高く、高精度の制御が実現できなかった。
【解決手段】 ハイサイド駆動信号が入力されるハイサイドスイッチング素子２と、ローサイド駆動信号が入力されるローサイドスイッチング素子３とを備えたリニアソレノイド駆動回路Ｃにおいて、該ハイサイドスイッチング素子２およびローサイドスイッチング素子３の少なくとも何れか一方のスイッチング素子に対して、並列に電流検出回路４を設け、該リニアソレノイド駆動回路Ｃの電流駆動時および電流還流時に、前記電流検出回路が設けられた側のスイッチング素子に流れる電流の検出を可能とする。
【選択図】 図１

Description

本発明は、ハイサイド駆動信号が入力されるハイサイドスイッチング素子と、ローサイド駆動信号が入力されるローサイドスイッチング素子とを備えたリニアソレノイド駆動回路に関し、特に、リニアソレノイドに流れる電流を高精度で測定可能な電流検出手段を備えたリニアソレノイド駆動回路に関する。

従来、ＥＣＢ（Ｅｌｅｃｔｒｏｎｉｃａｌｙ Ｃｏｎｔｒｏｌｅｄ Ｂｒａｋｅ）システムにおいては、油圧制御用リニアソレノイドをＰＷＭ駆動する回路として、図５に示すような回路が用いられていた。
図５に示すリニアソレノイド駆動回路は、リニアソレノイド１０１をＰＷＭ駆動するための回路であり、ハイサイド駆動信号が入力されるハイサイドスイッチング素子１０２と、ローサイド駆動信号が入力されるローサイドスイッチング素子１０３とを備えている。
また、ローサイドスイッチング素子１０３は、ローサイド駆動信号によりＰＷＭ制御時には常時オンしており、ハイサイドスイッチング素子１０２にはハイサイド駆動信号としてＰＷＭ信号が入力されている。
そして、このリニアソレノイド駆動回路には、リニアソレノイド１０１に流れる電流を検出するために、リニアソレノイド１０１とローサイドスイッチング素子１０３との間にシャント抵抗１０４が介装されており、シャント抵抗１０４に流れる電流による発生電圧を用いて電流検出を行うように構成している。

また、特許文献１に示される同期整流式の制御回路においては、カレントトランスを用いて電流検出を行うように構成している。
特開２００１−７８４４４号公報

前述の図５示すリニアソレノイド駆動回路では、ＰＷＭ信号のオン時（ハイサイドスイッチング素子１０２のオン時）には、電源１０６から、オン状態のハイサイドスイッチング素子１０２、リニアソレノイド１０１、シャント抵抗１０４、およびローサイドスイッチング素子１０３の順に電流が流れる。また、ＰＷＭ信号のオフ時（ハイサイドスイッチング素子１０２のオフ時）には、リニアソレノイド１０１、シャント抵抗１０４、および還流ダイオード１０５の間で電流が還流している。
このように、従来のリニアソレノイド駆動回路におけるシャント抵抗１０４には、ＰＷＭ信号がオンのときもオフのときも、常に電流が流れている状態となっていたので、発熱量が大きくなっていた。また、電圧ロスも発生するため、効率の悪化が見られる。さらに、シャント抵抗１０４による電流検出値は温度依存性が高いため、高精度の制御が実現できなかった。

上記課題を解決するリニアソレノイド駆動回路は、以下の特徴を有する。
即ち、請求項１記載のごとく、ハイサイド駆動信号が入力されるハイサイドスイッチング素子と、ローサイド駆動信号が入力されるローサイドスイッチング素子とを備えたリニアソレノイド駆動回路において、該ハイサイドスイッチング素子およびローサイドスイッチング素子の少なくとも何れか一方のスイッチング素子に対して、並列に電流検出手段を設け、該リニアソレノイド駆動回路の電流駆動時および電流還流時に、前記電流検出手段が設けられた側のスイッチング素子に流れる電流の検出を可能とする。
このように、スイッチング素子により構成される電流検出手段は、シャント抵抗を用いて電流検出を行う場合に比べて発熱量が少なくなり、また、電流を流した場合の電圧降下が小さくて高効率化を図ることもできる。
また、ＥＣＢシステムの油圧制御用に用いられるリニアソレノイドは、その駆動制御によりブレーキフィーリングに大きな影響を与えるため、高精度な駆動制御が望まれるが、電流検出手段にセンスＭＯＳＦＥＴ等のスイッチング素子を用いた場合、シャント抵抗に比べて温度依存性が少ないため、リニアソレノイドの駆動制御を高精度化することができ、ブレーキ操作時のフィーリング向上を図ることが可能となる。
また、検出電流値に閾値を設定することにより、回路中の断線検出や過電流検出の機能を駆動回路に備えさせることが可能となる。

また、請求項２記載のごとく、ハイサイド駆動信号が入力されるハイサイドスイッチング素子と、ローサイド駆動信号が入力されるローサイドスイッチング素子とを備えたリニアソレノイド駆動回路において、該ハイサイドスイッチング素子に対して並列にハイサイド電流検出手段を設けるとともに、ローサイドスイッチング素子に対して並列にローサイド電流検出手段を設け、該ハイサイド電流検出手段およびローサイド電流検出手段により、それぞれハイサイドスイッチング素子およびローサイドスイッチング素子に流れる電流の検出を可能とし、該リニアソレノイド駆動回路の電流駆動時と電流還流時とで、ハイサイド電流検出手段による電流検出と、ローサイド電流検出手段による電流検出とが切り換えられる。
このように設けられるハイサイド電流検出手段およびローサイド電流検出手段としてはセンスＭＯＳＦＥＴ等が用いられるが、シャント抵抗を用いて電流検出を行う場合に比べて発熱量が少なくなり、また、電流を流した場合の電圧降下が小さくて高効率化を図ることもできる。
また、ＥＣＢシステムの油圧制御用に用いられるリニアソレノイドは、その駆動制御によりブレーキフィーリングに大きな影響を与えるため、高精度な駆動制御が望まれるが、電流検出手段にセンスＭＯＳＦＥＴ等を用いた場合、シャント抵抗に比べて温度依存性が少ないため、リニアソレノイドの駆動制御を高精度化することができ、ブレーキ操作時のフィーリング向上を図ることが可能となる。
また、検出電流値に閾値を設定することにより、回路中の断線検出や過電流検出の機能を駆動回路に備えさせることが可能となる。

また、請求項３記載のごとく、前記リニアソレノイド駆動回路におけるデッドタイム期間中、電流検出出力を保持する出力保持手段を有する。
これにより、ハイサイド電流検出手段およびローサイド電流検出手段により検出された電流検出波形の歪を小さくすることができる。
そして、ＥＣＢのブレーキ制御に与える影響が少なくなって、高精度な電流検出を行うことができ、ブレーキの操作フィーリングを向上することが可能となる。

本発明によれば、シャント抵抗を用いて電流検出を行う場合に比べて発熱量が少なくなり、また、電流を流した場合の電圧降下が小さくて高効率化を図ることもできる。
また、シャント抵抗に比べて温度依存性が少ないため、リニアソレノイドの駆動制御を高精度化することができ、ブレーキ操作時のフィーリング向上を図ることが可能となる。

次に、本発明を実施するための形態を、添付の図面を用いて説明する。

図１に示すリニアソレノイド駆動回路Ｃは、リニアソレノイド１をＰＷＭ駆動するための回路であり、ハイサイド駆動信号が入力されるハイサイドスイッチング素子２と、ローサイド駆動信号が入力されるローサイドスイッチング素子３とを備えている。
リニアソレノイド１は、ＥＣＢ（Ｅｌｅｃｔｒｏｎｉｃａｌｙ Ｃｏｎｔｒｏｌｅｄ Ｂｒａｋｅ）システムにおける油圧制御用のリニアソレノイドである。

ハイサイドスイッチング素子２は、ハイサイド駆動信号によりＰＷＭ制御時には常時オンしており、ローサイドスイッチング素子３にはローサイド駆動信号としてＰＷＭ信号が入力されており、リニアソレノイド１に流れる電流をデューティーコントロールして、ＰＷＭ制御するように構成している。

なお、本例では、ハイサイドスイッチング素子２は、Ｐ−ｃｈＭＯＳＦＥＴにて構成され、ローサイドスイッチング素子３はＮ−ｃｈＭＯＳＦＥＴにて構成されている。
また、リニアソレノイド駆動回路Ｃにおいては、ハイサイドスイッチング素子２に対して並列に電流検出回路４が設けられている。

このように構成されるリニアソレノイド駆動回路Ｃでは、ＰＷＭ信号のオン時（ローサイドスイッチング素子３のオン時）には、電源６から、オン状態のハイサイドスイッチング素子２、リニアソレノイド１、およびローサイドスイッチング素子３の順に電流が流れる。
また、ＰＷＭ信号のオフ時（ローサイドスイッチング素子３のオフ時）には、ハイサイドスイッチング素子２、リニアソレノイド１、およびリニアソレノイド駆動回路Ｃ内に設けられる還流ダイオード５の間で電流が還流するように構成している。

このように、リニアソレノイド駆動回路Ｃでは、ＰＷＭ信号がオンのときとオフのときの両方で、ハイサイドスイッチング素子２がオン状態になっており、該ハイサイドスイッチング素子２に流れる電流を電流検出回路４により検出するようにしている。
電流検出回路４は、例えばセンサＭＯＳＦＥＴにて構成されており、ハイサイドスイッチング素子２に流れている電流に比例した小電流を電流検出回路４に流し、その流した電流を電圧に変換して出力するようにしている。
電流検出回路４からの電流検出値は、制御装置７に出力され、リニアソレノイド１の駆動制御にフィードバックされる。

センスＭＯＳＦＥＴ等を用いる前記電流検出回路４は、シャント抵抗を用いて電流検出を行う場合に比べて発熱量が少なくなり、また、電流を流した場合の電圧降下が小さくて高効率化を図ることもできる。
また、ＥＣＢシステムの油圧制御用に用いられるリニアソレノイド１は、その駆動制御によりブレーキフィーリングに大きな影響を与えるため、高精度な駆動制御が望まれるが、電流検出回路４にセンスＭＯＳＦＥＴを用いた場合、シャント抵抗に比べて温度依存性が少ないため、リニアソレノイド１の駆動制御を高精度化することができ、ブレーキ操作時のフィーリング向上を図ることが可能となる。

また、電流検出回路４にセンスＭＯＳＦＥＴを用いた場合、電流検出回路４による検出電流値から、センスＭＯＳＦＥＴとハイサイドスイッチング素子２とのサイズ比に基づいて、リニアソレノイド１に流れる電流値を求めることができる。
従って、検出電流値に閾値を設定することにより、回路中の断線検出や過電流検出の機能をリニアソレノイド駆動回路Ｃに備えさせることが可能となる。

また、前記リニアソレノイド駆動回路ＣはＩＣチップ１０の中に構成されており、一つのＩＣチップ１０内に複数のリニアソレノイド駆動回路Ｃを組み込むことも可能である。
このように、複数のリニアソレノイド駆動回路Ｃを一つのＩＣチップ１０内に組み込むことで、１系統に複数のリニアソレノイド１が用いられるＥＣＢの場合、リニアソレノイド１間における駆動制御の精度向上を図ることができる。

次に、リニアソレノイド駆動回路Ｃの第二の実施形態について説明する。
図２に示すリニアソレノイド駆動回路Ｃは、図１に示した第一の実施形態における駆動回路Ｃの還流ダイオード５を、ＭＯＳＦＥＴ等で構成される還流用スイッチング素子８に置き換えるとともに、ローサイドスイッチング素子３がオン状態にある駆動時と、ローサイドスイッチング素子３がオフ状態にある還流時とを切り換える際に貫通電流が流れないようにするデッドタイムを生成するための貫通防止駆動信号生成回路９を設けたものである。

本例のリニアソレノイド駆動回路Ｃにおいては、ローサイドスイッチング素子３がオフされる還流時に還流用スイッチング素子８がオン状態となって、ハイサイドスイッチング素子２、リニアソレノイド１、および還流用スイッチング素子８の間で電流が還流することとなる。
ＭＯＳＦＥＴ等のスイッチング素子は、ダイオードに比べて順方向電圧降下が小さいため、本例のリニアソレノイド駆動回路Ｃでは、図１のリニアソレノイド駆動回路Ｃが有する効果も備えつつ、図１のリニアソレノイド駆動回路Ｃよりも還流時の電圧ロスを低減することが可能となっている。

なお、リニアソレノイド駆動回路Ｃの駆動制御におけるデッドタイム時には、ローサイドスイッチング素子３および還流用スイッチング素子８の両方がオフ状態になるが、還流用スイッチング素子８には寄生ダイオード８ａが設けられているため、還流電流がカットされることはない。

また、還流用スイッチング素子８がオンしているときと、寄生ダイオード８ａに電流が流れているときとでは、電流検出回路４により検出される検出電流の波形が不連続になるが、ＰＷＭ制御周期に対するデッドタイムの長さを短くしたり、電流検出回路４により電流検出を行う際のサンプリング時期を考慮したりする（例えば、ＰＷＭ駆動信号のオン・オフの切り換えタイミングは制御装置７が認知しているので、そのタイミングを外してサンプリングを行う）ことで、その影響を受けないようにすることができる。
さらに、他の例として、例えば公知のサンプルホールド回路４７を電流検出出力の出力保持手段として用いて、デッドタイム期間直前のサンプル値をデッドタイム期間中ホールドして、ホールドしたサンプル値をデッドタイム期間中のサンプル値として用い、デッドタイム中の実際のサンプル値を無視することで、影響を受けないようにすることもできる。

また、リニアソレノイド駆動回路Ｃにおけるハイサイドスイッチング素子２をＮ−ｃｈ ＭＯＳＦＥＴに構成して、該リニアソレノイド駆動回路Ｃにチャージポンプを加えた構成でも図１における実施形態と同様の効果を奏することができる。
さらに、リニアソレノイド駆動回路Ｃにおける電流検出回路４をローサイドスイッチング素子３側に設ける構成とすることも可能である。

次に、リニアソレノイド駆動回路Ｃの第三の実施形態について説明する。
図３に示すリニアソレノイド駆動回路Ｃは、駆動信号生成回路５０にて生成されたハイサイド駆動信号が入力される前記ハイサイドスイッチング素子２と、同じく駆動信号生成回路５０にて生成されたローサイド駆動信号が入力される前記ローサイドスイッチング素子３とを備えた、リニアソレノイド１のリニアソレノイド駆動回路であり、該ハイサイドスイッチング素子２に対して並列にハイサイド電流検出回路４１が設けられるとともに、ローサイドスイッチング素子３に対して並列にローサイド電流検出回路４２が設けられている。

ハイサイド電流検出回路４１はハイサイドスイッチング素子２に流れる電流を検出可能であり、ローサイド電流検出回路４２はローサイドスイッチング素子３に流れる電流の検出可能である。
また、ハイサイド電流検出回路４１およびローサイド電流検出回路４２は、例えば、センサＭＯＳＦＥＴにて構成されており、ハイサイドスイッチング素子２およびローサイドスイッチング素子３に流れている電流に比例した小電流を、それぞれハイサイド電流検出回路４１およびローサイド電流検出回路４２に流し、その流した電流を電圧に変換して出力するようにしている。
ハイサイド電流検出回路４１による電流検出値およびローサイド電流検出回路４２による電流検出値は、検出切り換え装置４５に入力される。

そして、検出切り換え装置４５では、リニアソレノイド駆動回路ＣのＰＷＭ入力信号に同期して、駆動時と還流時とで、ハイサイド電流検出回路２による電流検出値と、ローサイド電流検出回路３による電流検出値とを切り換えて、制御装置７へ出力するようにしている。
例えば、駆動時にはローサイド電流検出回路３側の電流検出値を選択して出力し、還流時にはハイサイド電流検出回路２側の電流検出値を選択して出力するようにしている。
このように構成される図３に示すリニアソレノイド駆動回路Ｃも、図１のリニアソレノイド駆動回路Ｃが有する効果と同様の効果を奏することができる。

また、図３に示すリニアソレノイド駆動回路Ｃでは、ＰＷＭ入力信号のオン・オフ切り換え時に、ハイサイドスイッチング素子２とローサイドスイッチング素子３とが同時にオンして貫通電流が流れることを防ぐために、ハイサイドスイッチング素子２およびローサイドスイッチング素子３の両方がオフする時間、即ちデッドタイムを、デジタルタイマーやアナログタイマー等により設定している（図４の「デッドタイム設定内部信号」を参照）。

一方、制御装置７へ出力される電流検出出力は、ＰＷＭ入力信号のオン・オフ切り換えに同期して、ハイサイド電流検出回路２側の電流検出値と、ローサイド電流検出回路３側の電流検出値とが切り換えられるが、ＰＷＭ入力信号の切り換えの過渡期にあたるデッドタイムが設定されているタイミングでは、ハイサイドスイッチング素子２およびローサイドスイッチング素子３がともにオフ状態となっているため、電流検出値が正常に検出できず、スパイクノイズＮが発生することとなる（図４の「電流検出出力（保持無し）」を参照）。
制御装置７に入力される電流検出値に、このようなノイズＮが発生して電流検出波形に歪が生ずると、特にＥＣＢのブレーキ制御に高精度な制御が求められている近年においては、ブレーキ制御に悪影響を与え、ブレーキの操作フィーリングが悪化する原因となってしまう。

そこで、本リニアソレノイド駆動回路Ｃにおいては、ハイサイド電流検出回路２およびローサイドスイッチング素子３の電流検出波形が変化するタイミングがＰＷＭ入力信号のオン・オフに同期することから、例えば電流検出出力の出力保持手段である公知のサンプルホールド回路４７により、ＰＷＭ入力信号のオン・オフが切り換わった時点での電流検出値を、ＰＷＭ入力信号のオン・オフが切り換わった時点からデッドタイム期間Ｔｄが経過するまでの間保持し、デットタイム期間Ｔｄ経過後に保持状態を解除するようにしている（図４の「電流検出出力（保持有り）」を参照）。

このように、電流検出波形にノイズＮが発生するデットタイム期間Ｔｄに、ＰＷＭ入力信号のオン・オフが切り換わった時点での電流検出値を保持して、保持した電流検出値をデットタイム期間中のサンプル値として用いることで、電流検出波形の歪を小さくすることができる。
これにより、ＥＣＢのブレーキ制御に与える影響が少なくなって、高精度な電流検出を行うことができ、ブレーキの操作フィーリングを向上することが可能となる。

本発明にかかる駆動回路を示す回路図である。 リニアソレノイド駆動回路の第二の実施形態を示す回路図である。 リニアソレノイド駆動回路の第三の実施形態を示す回路図である。 第三の実施形態におけるリニアソレノイド駆動回路の電流検出波形を示す図である。 従来のリニアソレノイド駆動回路を示す回路図である。

符号の説明

Ｃ リニアソレノイド駆動回路
１ リニアソレノイド
２ ハイサイドスイッチング素子
３ ローサイドスイッチング素子
４ 電流検出回路
５ 還流ダイオード

Claims (3)

1. ハイサイド駆動信号が入力されるハイサイドスイッチング素子と、ローサイド駆動信号が入力されるローサイドスイッチング素子とを備えたリニアソレノイド駆動回路において、
   該ハイサイドスイッチング素子およびローサイドスイッチング素子の少なくとも何れか一方のスイッチング素子に対して、並列に電流検出手段を設け、
   該リニアソレノイド駆動回路の電流駆動時および電流還流時に、前記電流検出手段が設けられた側のスイッチング素子に流れる電流の検出を可能とすることを特徴とするリニアソレノイド駆動回路。
2. ハイサイド駆動信号が入力されるハイサイドスイッチング素子と、ローサイド駆動信号が入力されるローサイドスイッチング素子とを備えたリニアソレノイド駆動回路において、
   該ハイサイドスイッチング素子に対して並列にハイサイド電流検出手段を設けるとともに、ローサイドスイッチング素子に対して並列にローサイド電流検出手段を設け、
   該ハイサイド電流検出手段およびローサイド電流検出手段により、それぞれハイサイドスイッチング素子およびローサイドスイッチング素子に流れる電流の検出を可能とし、
   該リニアソレノイド駆動回路の電流駆動時と電流還流時とで、ハイサイド電流検出手段による電流検出と、ローサイド電流検出手段による電流検出とが切り換えられることを特徴とするリニアソレノイド駆動回路。
3. 前記リニアソレノイド駆動回路におけるデッドタイム期間中、電流検出出力を保持する出力保持手段を有することを特徴とする請求項２に記載のリニアソレノイド駆動回路。
   
   

Images