JP2006189898A - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP2006189898A JP2006189898A JP2006067421A JP2006067421A JP2006189898A JP 2006189898 A JP2006189898 A JP 2006189898A JP 2006067421 A JP2006067421 A JP 2006067421A JP 2006067421 A JP2006067421 A JP 2006067421A JP 2006189898 A JP2006189898 A JP 2006189898A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- display device
- circuit
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010408 film Substances 0.000 claims abstract description 137
- 239000011159 matrix material Substances 0.000 claims abstract description 29
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000010409 thin film Substances 0.000 claims abstract description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 37
- 230000002093 peripheral effect Effects 0.000 claims description 37
- 239000010936 titanium Substances 0.000 claims description 37
- 229910052719 titanium Inorganic materials 0.000 claims description 37
- 239000004973 liquid crystal related substance Substances 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 4
- 239000003566 sealing material Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract 5
- 239000000758 substrate Substances 0.000 description 33
- 229910052782 aluminium Inorganic materials 0.000 description 26
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 26
- 238000004519 manufacturing process Methods 0.000 description 13
- 239000010410 layer Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 8
- 239000011521 glass Substances 0.000 description 6
- 230000010287 polarization Effects 0.000 description 6
- 239000009719 polyimide resin Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000010407 anodic oxide Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002052 molecular layer Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本明細書で開示する発明は、周辺駆動回路を一体化した反射型の液晶表示装置の構成に関する。 The invention disclosed in this specification relates to a configuration of a reflective liquid crystal display device in which peripheral drive circuits are integrated.
TFTを各画素に配置したアクティブマトリクス回路と該回路を駆動する周辺駆動回路とを同一基板上に集積化した構造が知られている。この構成は、周辺駆動回路一体型のアクティブマトリクスディスプレイと称されている。 There is known a structure in which an active matrix circuit in which a TFT is arranged in each pixel and a peripheral driving circuit for driving the circuit are integrated on the same substrate. This configuration is referred to as a peripheral drive circuit integrated active matrix display.
これまでは、周辺駆動回路として、主にシフトレジスタに代表される回路とアクティブマトリクス回路に信号を供給するためのバンファー回路とで構成されるものが一般的であった。 Until now, the peripheral drive circuit has generally been composed of a circuit represented by a shift register and a bunfer circuit for supplying a signal to the active matrix circuit.
しかし、今後の技術トレンドとして、画像情報や各種タイミング信号等を扱える回路(従来は外付けICで構成されていた)をもTFTでもって構成し、周辺駆動回路としてアクティブマトリクス回路と同一基板上に集積化する傾向が進むと考えれている。 However, as a future technology trend, a circuit that can handle image information, various timing signals, etc. (previously configured with an external IC) is also configured with TFTs, and the peripheral drive circuit is on the same substrate as the active matrix circuit. It is thought that the tendency to accumulate will progress.
アクティブマトリクス回路は、基本的にソース線とゲイト線とが格子状に配置され、その交差付近にTFTを配置する構造を有している。 The active matrix circuit basically has a structure in which source lines and gate lines are arranged in a lattice pattern, and TFTs are arranged near the intersections.
他方周辺駆動回路は、CMOS回路を基本にするとはいえ、今後益々複雑な回路構成となることが予想される。 On the other hand, although the peripheral drive circuit is based on a CMOS circuit, it is expected that the circuit configuration will become increasingly complex in the future.
このような構成においては、占有面積を小さくするためにも多層配線を用いることが必要とされる。 In such a configuration, it is necessary to use multilayer wiring in order to reduce the occupied area.
しかし、多層配線を形成するために層を新たに形成することは、作製工程が複雑化する点で問題がある。 However, forming a new layer to form a multilayer wiring has a problem in that the manufacturing process becomes complicated.
本明細書で開示する発明は、アクティブマトリクス回路と周辺駆動回路とを一体化構造において、周辺駆動回路に必要とされる多層配線をより簡便に実現する構成を提供することを課題とする。 An object of the invention disclosed in this specification is to provide a configuration that more easily realizes multilayer wiring required for a peripheral drive circuit in an integrated structure of an active matrix circuit and a peripheral drive circuit.
本明細書で開示する発明は、反射型の液晶表示装置に着目したものである。反射型の液晶表示装置は、反射電極として金属電極が利用される。例えば、アルミニウムを主成分としたような材料が利用される。 The invention disclosed in this specification focuses on a reflective liquid crystal display device. A reflective liquid crystal display device uses a metal electrode as a reflective electrode. For example, a material mainly composed of aluminum is used.
本明細書で開示する発明は、この反射電極の材質に着目したものである。即ち、画素電極を構成する材料でもって、画素電極の形成と同時に周辺駆動回路に配置される配線を構成する。 The invention disclosed in this specification focuses on the material of the reflective electrode. That is, with the material constituting the pixel electrode, the wiring arranged in the peripheral drive circuit is formed simultaneously with the formation of the pixel electrode.
こうすることで、作製工程特に増やさずに(パターンは複雑化する)周辺駆動回路に必要とされる多層配線を構成することができる。 By doing so, it is possible to form a multilayer wiring required for the peripheral driving circuit without increasing the manufacturing process (the pattern becomes complicated).
反射電極は、アルミニウム等の低抵抗材料で構成することができるので、周辺駆動回路の配線を構成するには好適である。 Since the reflective electrode can be made of a low resistance material such as aluminum, it is suitable for forming the wiring of the peripheral drive circuit.
なお、透過型の液晶表示装置においては、ITO等の比較的高抵抗を有する材料を画素電極に利用するので、本明細書で開示する発明を利用することは好ましくない。 Note that in a transmissive liquid crystal display device, a material having a relatively high resistance, such as ITO, is used for the pixel electrode. Therefore, it is not preferable to use the invention disclosed in this specification.
また、本明細書における周辺駆動回路に範疇には、シフトレジスタ回路やバッファー回路等の直接アクティブマトリクス回路を駆動する回路以外に各種タイミング信号を発生する回路や画像情報を取り扱い回路、さらに各種メモリー回路や演算回路等が含まれる。 In addition, the peripheral drive circuit in this specification includes a circuit that generates various timing signals, a circuit that handles image information, a circuit that handles image information, and various memory circuits in addition to a circuit that directly drives an active matrix circuit such as a shift register circuit and a buffer circuit. And arithmetic circuits.
本明細書で開示する発明の一つは、
アクティブマトリクス回路と、
前記アクティブマトクス回路を駆動する回路を少なくとも含んだ周辺回路と、
が同一基板上に薄膜トランジスタでもって構成された構造を有し、
前記アクティブマトリクス回路にはマトリクス状に配置された反射画素電極が配置され、
前記反射画素電極と同一の材料でもって前記周辺回路の配線が形成されていることを特徴とする。
One of the inventions disclosed in this specification is:
An active matrix circuit;
A peripheral circuit including at least a circuit for driving the active matrix circuit;
Has a structure composed of thin film transistors on the same substrate,
The active matrix circuit is provided with reflective pixel electrodes arranged in a matrix,
The wiring of the peripheral circuit is formed of the same material as the reflective pixel electrode.
上記構成において、アクティブマトリクス回路というのは、格子状に配置されたソース線とゲイト線の交点付近にそれぞれ薄膜トランジスタを配置し、この薄膜トランジスタのドレインを画素電極に配置した構造を挙げることができる。 In the above structure, the active matrix circuit can be exemplified by a structure in which thin film transistors are arranged in the vicinity of intersections of source lines and gate lines arranged in a lattice pattern, and the drains of the thin film transistors are arranged in pixel electrodes.
周辺回路としては、シフトレジスタ回路とアナログスイッチ、さらにバファー等で構成される普通言われる周辺駆動回路、さらにそれに加えて発振回路や画像情報を扱う回路、メモリー回路等を備えた回路を挙げることができる。 Peripheral circuits include a shift register circuit, an analog switch, a peripheral drive circuit that is usually called a buffer, and a circuit equipped with an oscillation circuit, a circuit that handles image information, a memory circuit, etc. it can.
今後の技術動向としては、上記周辺回路にさらに色々な機能を持たせたものが必要とされると考えられる。従って、本明細書における周辺回路には、単にアクティブマトリクス回路を駆動する回路のみではなく、システムオンパネルと称されるような多用な機能を有した回路をも含まれる。 As a future technical trend, it is considered that a peripheral circuit having various functions is required. Therefore, the peripheral circuits in this specification include not only a circuit for driving an active matrix circuit but also a circuit having various functions such as a system on panel.
薄膜トランジスタの形式としては、トップゲイト型、ボトムゲイト型、また等価的に多数のTFTを直列に接続したマルチゲイト型のもの等を利用することができる。 As a type of the thin film transistor, a top gate type, a bottom gate type, or a multi-gate type in which a large number of TFTs are equivalently connected in series can be used.
反射電極を構成する材料としては、アルミニウムに代表されるような高反射率を有し、しかも低抵抗を有する材料を用いることが好ましい。 As a material constituting the reflective electrode, it is preferable to use a material having a high reflectivity represented by aluminum and a low resistance.
例えば、VGA規格(640画素×480画素)の場合、水平走査側(ソース線側の周辺駆動回路側)の回路には、1秒間に60回画面を書き換えるとして、640 ×480 ×60=18.5MHzの動作速度が要求される。 For example, in the case of the VGA standard (640 pixels × 480 pixels), if the screen is rewritten 60 times per second in the circuit on the horizontal scanning side (the peripheral driver circuit side on the source line side), 640 × 480 × 60 = 18.5 MHz Operating speed is required.
また、XGA規格(1024画素×768画素)の場合は、1024×768 ×60=47MHzの動作速度が要求される。 In the case of the XGA standard (1024 pixels × 768 pixels), an operation speed of 1024 × 768 × 60 = 47 MHz is required.
このような場合は、周辺駆動回路を構成する配線には極力低抵抗なものを採用することが好ましい。よって、このような場合は、本明細書に開示する発明は極めて有用なものとなる。 In such a case, it is preferable to employ a wiring having a low resistance as much as possible in the peripheral drive circuit. Therefore, in such a case, the invention disclosed in this specification is extremely useful.
反射画素電極と同一の材料でもって周辺回路の配線が形成されているというのは、図6にその具体的な例を示すように、画素電極141を構成する際に、同一材料でもって周辺回路の配線142を形成することをいう。
The wiring of the peripheral circuit is formed of the same material as that of the reflective pixel electrode. As shown in a specific example in FIG. 6, when the
これは、画素電極141を形成する際に、画素電極を構成する図示しない導電膜をパターニングする際に、画素電極141のパターンと配線142のパターンとを同時に形成するとによって実現される。
This is realized by simultaneously forming the pattern of the
同時に形成されたどうかは、断面の電子顕微鏡写真を撮影し、同一層上に画素電極と配線とは存在するかどうか、またその膜厚は同じかどうか、また不純物測定等によりそれらに材質が同じかかどうかを計測することによって判断することができる。 Whether they were formed at the same time was taken by taking an electron micrograph of the cross section, whether the pixel electrode and the wiring existed on the same layer, whether the film thickness was the same, and the same material by impurity measurement etc. It can be determined by measuring whether or not.
本明細書で開示する発明を利用することで、アクティブマトリクス回路と周辺駆動回路とを一体化構造において、周辺駆動回路に必要とされる多層配線をより簡便に実現することができる。 By utilizing the invention disclosed in this specification, a multilayer wiring required for the peripheral drive circuit can be more easily realized in an integrated structure of the active matrix circuit and the peripheral drive circuit.
図6に示すように反射型の液晶パネルにおいて、画素マトリクスに配置される反射電極141の形成と同時に周辺回路の配線142を形成する。
As shown in FIG. 6, in the reflective liquid crystal panel, the
こうすることで、周辺回路を構成する配線を別工程で設けることができ、作製工程と構成を簡略化することができる。 Thus, wirings forming the peripheral circuit can be provided in a separate process, and the manufacturing process and the configuration can be simplified.
さらにまた、反射電極は低抵抗を有する金属材料でもって構成することができるので、同時に形成される周辺駆動の配線も低抵抗なものとして形成することができる。 Furthermore, since the reflective electrode can be made of a metal material having a low resistance, the peripheral drive wiring formed simultaneously can also be formed with a low resistance.
図1乃至図7に本実施例の作製工程の概略を示す。ここでは、反射型のアクティブマトリクス型の液晶表示装置において、画素マトクリクス回路に配置されるNチャネル型のTFTと周辺駆動回路を構成するCMOS回路とを同時に作製する例を示す。 1 to 7 show an outline of manufacturing steps of this embodiment. Here, an example is shown in which, in a reflective active matrix liquid crystal display device, an N-channel TFT disposed in a pixel matrix circuit and a CMOS circuit constituting a peripheral driver circuit are manufactured at the same time.
まず図1に示すようにガラス基板(または石英基板)101を用意する。基板の平坦性が悪い場合は、その表面に酸化珪素膜や酸化窒化珪素膜を成膜しておくことが好ましい。 First, a glass substrate (or quartz substrate) 101 is prepared as shown in FIG. When the flatness of the substrate is poor, it is preferable to form a silicon oxide film or a silicon oxynitride film on the surface.
基板としては、一般に絶縁表面を有する基板を利用することができる。絶縁表面を有する基板としては、ガラス基板、石英基板、ガラス基板や石英基板の表面に酸化珪素膜等の絶縁膜が成膜された基板、シリコンウエハー等の半導体基板の表面に酸化膜を成膜した基板等を挙げることができる。 In general, a substrate having an insulating surface can be used as the substrate. As a substrate having an insulating surface, a glass substrate, a quartz substrate, a substrate in which an insulating film such as a silicon oxide film is formed on the surface of a glass substrate or a quartz substrate, or an oxide film is formed on the surface of a semiconductor substrate such as a silicon wafer And the like.
基板101を用意したら、その表面に減圧熱CVD法で図示しない非晶質珪素膜を50nmの厚さに成膜する。
When the
次に加熱処理により非晶質珪素膜を結晶化させ、結晶性珪素膜を得る。結晶化の方法としては、レーザー光の照射や強光の照射を利用してもよい。 Next, the amorphous silicon film is crystallized by heat treatment to obtain a crystalline silicon film. As a crystallization method, laser light irradiation or strong light irradiation may be used.
次に得られた結晶性珪素膜をパターニングすることにより、102、103、104で示される島状のパターンを得る。この島状のパターンがTFTの活性層となる。 Next, by patterning the obtained crystalline silicon film, island-shaped patterns indicated by 102, 103, and 104 are obtained. This island-shaped pattern becomes the active layer of the TFT.
ここで、102が画素マトリクス回路に配置されるNチャネル型TFT(NTFTと記す)の活性層となる。また、103が周辺駆動回路を構成するCMOS回路を構成するPチャネル型TFT(PTFTと記す)の活性層となる。また、104が周辺駆動回路を構成するCMOS回路を構成するNチャネル型TFT(NTFTと記す)の活性層となる。
Here,
こうして図1に示す状態を得る。次に図2に示すようにゲイト絶縁膜として酸化珪素膜105を100nmの厚さにプラズマCVD法でもって成膜する。
Thus, the state shown in FIG. 1 is obtained. Next, as shown in FIG. 2, a
さらにアルミニウム膜をスパッタ法でもって400nmの厚さに成膜し、さらにその膜をパターニングすることにより、106、107、108で示すパターンを形成する。このパターンが各TFTのゲイト電極(およびそこから延在したゲイト配線)となる。
Further, an aluminum film is formed by sputtering to a thickness of 400 nm, and the film is further patterned to form
106、107、108で示すアルミニウムパターンを形成したら、その表面に陽極酸化膜109、110、111を60nmの厚さに成膜する。
After the
この陽極酸化膜は、各アルミニウムパターンを電気的に絶縁保護し、また物理的に保護する機能を有している。 The anodic oxide film has a function of electrically insulating and protecting each aluminum pattern.
次にPTFTの上部を図示しないレジストマスクで覆い、P(燐)イオンのドーピングをプラズマドーピング法でもって行う。 Next, the upper part of PTFT is covered with a resist mask (not shown), and P (phosphorus) ions are doped by plasma doping.
P(燐)イオンのドーピングを行うことで、画素マトリクスに配置されるNTFTのソース領域112、チャネル領域113、ドレイン領域114が自己整合的に形成される。また、周辺駆動回路のCMOS回路を構成するNTFTのソース領域120、チャネル領域119、ドレイン領域118が自己整合的に形成される。
By doping with P (phosphorus) ions, the
次にPTFTの上部を覆ったレジストマスクを除去し、さらにNTFTの上部にレジストマスクを配置する。この状態でさらにB(ボロン)のドーピングをプラズマドーピング法でもって行う。 Next, the resist mask covering the upper part of the PTFT is removed, and a resist mask is arranged on the upper part of the NTFT. In this state, B (boron) is further doped by plasma doping.
この工程において、周辺駆動回路のCMOS回路を構成するPTFTのソース領域115、チャネル領域116、ドレイン領域117が自己整合的に形成される。
In this process, the
ドーピングが終了したら、図示しないレジストマスクを除去する。そして、レーザー光の照射を行い、不純物がドーピングされた領域の結晶性の改善とドーパント元素の活性化とを行う。 When the doping is completed, the resist mask (not shown) is removed. Then, laser light irradiation is performed to improve the crystallinity of the region doped with impurities and to activate the dopant element.
こうして図2に示す状態を得る。 In this way, the state shown in FIG. 2 is obtained.
次に図3に示すように層間絶縁膜として酸化珪素膜121をプラズマCVD法により、500nmの厚さに成膜する。
Next, as shown in FIG. 3, a
さらにコンタクトホールの形成を行い、図示しないチタン膜とアルミニウム膜とチタン膜との積層膜をスパッタ法でもって成膜する。 Further, contact holes are formed, and a laminated film of a titanium film, an aluminum film and a titanium film (not shown) is formed by sputtering.
ここで、このチタン膜の膜厚は各100nm、アルミニウム膜の膜厚は400nmとする。チタン膜は、半導体や電極との電気的なコンタクトを良好なものとするために機能する。 Here, the thickness of the titanium film is 100 nm and the thickness of the aluminum film is 400 nm. The titanium film functions to make good electrical contact with the semiconductor and the electrode.
次に上記チタン膜とアルミニウム膜とチタン膜との積層膜をパターニングすることにより、図3に示すような状態を得る。 Next, by patterning the laminated film of the titanium film, the aluminum film, and the titanium film, a state as shown in FIG. 3 is obtained.
図3には、画素マトリクスに配置されるNTFTのソース電極を構成するチタン膜122、アルミニウム膜123、チタン膜124でなるの積層膜パターンが示されている。
FIG. 3 shows a laminated film pattern composed of a
また、画素マトリクスに配置されるNTFTのドレイン電極を構成するチタン膜125、アルミニウム膜126、チタン膜127でなる積層膜パターンが示されている。
In addition, a laminated film pattern including a
また、CMOS回路のPTFTのソース電極を構成するチタン膜128、アルミニウム膜129、チタン膜130でなる積層膜パターンが示されている。
Further, a laminated film pattern composed of a
また、CMOS回路のPTFTのドレイン電極を構成するチタン膜131、アルミニウム膜132、チタン膜133でなる積層膜パターンが示されている。
Further, a laminated film pattern composed of a
また、CMOS回路のNTFTのドレイン電極を構成するチタン膜134、アルミニウム膜135、チタン膜136でなる積層膜パターンが示されている。
In addition, a laminated film pattern including a
CMOS回路のNTFTのドレイン電極を構成するチタン膜131、アルミニウム膜132、チタン膜133でなる積層膜パターンが示されている。
A laminated film pattern composed of a
こうして図3に示す状態を得る。 In this way, the state shown in FIG. 3 is obtained.
次に図4に示す窒化珪素膜137をプラズマCVD法でもって50nmの厚さに成膜する。この窒化珪素膜137は、補助容量の誘電体膜を構成する。
Next, a
次に図示しないチタン膜をスパッタ法でもって150nmの厚さに成膜する。そしてこの膜をパターニングすることにより、補助容量用の電極パターン138を形成する。
Next, a titanium film (not shown) is formed to a thickness of 150 nm by sputtering. Then, the auxiliary
補助容量は、チタン膜122、アルミニウム膜123、チタン膜124で構成される電極とチタン電極138との間に誘電体膜として窒化珪素膜137を挟んだものとして構成される。
The auxiliary capacitance is configured by sandwiching a
ここで窒化珪素膜は誘電率が大きく、またその厚さを薄くできるので、大きな容量を稼ぐことができる。 Here, since the silicon nitride film has a large dielectric constant and can be thinned, a large capacity can be obtained.
プロジェクション用の液晶パネルのようにその大きさが2インチ対角以下というような小さなものとなる場合には、画素の面積も小さくなり、一般に補助容量を稼ぐことが困難になる。 When the size is as small as 2 inches diagonal or less like a liquid crystal panel for projection, the area of the pixel becomes small, and it is generally difficult to obtain an auxiliary capacity.
しかし、本実施例に示すような構造で容量を形成することで上記困難性を解決することができる。 However, the difficulty can be solved by forming a capacitor with a structure as shown in this embodiment.
図4に示す状態を得たら、図5に示すように層間絶縁膜としてポリイミド樹脂膜139を成膜する。ポリイミド樹脂膜139の膜厚は、最大で1μmとなるよに調整する。
When the state shown in FIG. 4 is obtained, a
ポリイミド以外には、ポリアミド、ポリイミドアミド、エポキシ、アクリル等の樹脂を利用することができる。 In addition to polyimide, resins such as polyamide, polyimide amide, epoxy, and acrylic can be used.
次に150nm厚のチタン膜をスパッタ法でもって成膜し、それをパターニングすることにより、図5の140で示されるパターンを形成する。このパターンは、その上方に形成される画素電極及び配線と、下方に配置されるTFTや配線と、が互いに電気的に干渉することを防ぐためのシールドパターンとして機能する。 Next, a titanium film having a thickness of 150 nm is formed by sputtering, and is patterned to form a pattern indicated by 140 in FIG. This pattern functions as a shield pattern for preventing the pixel electrode and wiring formed above and the TFT and wiring disposed below from electrically interfering with each other.
また、このシールドパターン140の駆動回路上方の部分は、周辺駆動回路に対して光照射が行われないようにする遮光膜として機能する。
The portion above the drive circuit of the
こうして図5に示す状態を得る。次にコンタクトホールの形成を行い、画素電極となるアルミニウム膜を350nmの厚さにスパッタ法によって成膜する。 Thus, the state shown in FIG. 5 is obtained. Next, contact holes are formed, and an aluminum film to be a pixel electrode is formed to a thickness of 350 nm by sputtering.
そしてこのアルミニウム膜をパターニングすることにより、画素電極141、周辺駆動回路と画素マトリクスTFTとを接続する配線142とを同時に形成する。(図6)
Then, by patterning this aluminum film, the
この配線142は、画素電極141を構成するアルミニウム膜を利用して構成されるので、独立した作製工程を採用する必要がない。即ち、この配線142を設けるために工程を増やす必要がない。
Since the
図6に示す状態を得たら、図7に示すように配向膜として機能するポリイミド樹脂でなる配向膜143を150nmの厚さに成膜する。そして配向処理を施しTFTでなる回路が形成された一方の基板が完成する。
When the state shown in FIG. 6 is obtained, an
図7に示す状態を得たら、他方のガラス基板(または石英基板)を用意し、図7に基板(TFT基板と称する)と貼り合わせる。そして、2枚の基板の隙間に液晶を充填し、図8に示す反射型のアクティブマトリクス型液晶パネルを得る。 When the state shown in FIG. 7 is obtained, the other glass substrate (or quartz substrate) is prepared and bonded to the substrate (referred to as a TFT substrate) in FIG. Then, a liquid crystal is filled in the gap between the two substrates to obtain a reflective active matrix liquid crystal panel shown in FIG.
図8に示す液晶パネルにおいて、147が対向基板(TFT側基板に対しての対向基板)であり、146がITOでもって構成された対向電極(TFT基板側に設けられた画素電極141に対向する電極)である。
In the liquid crystal panel shown in FIG. 8,
148は封止材(シール材)であって、基板147と基板101とを貼り合わせる機能を有している。また、液晶材料が外部に漏れ出ないように封止する機能を有している。
144は液晶材料である。反射型の液晶パネルの場合は、複屈折モードでの表示が行われる。即ち、基板に平行な方向に配向した液晶分子層中を基板面に垂直な方向に進行する光の偏波面が垂直偏波〜楕円偏頗〜円偏波〜楕円偏波〜水平偏波と変化する現象を利用して表示を行う。 144 is a liquid crystal material. In the case of a reflective liquid crystal panel, display in a birefringence mode is performed. That is, the plane of polarization of light traveling in a direction perpendicular to the substrate surface in a liquid crystal molecular layer aligned in a direction parallel to the substrate changes from vertical polarization to elliptical polarization to circular polarization to elliptical polarization to horizontal polarization. Display using the phenomenon.
本実施例では、本発明を利用した液晶パネルを備えた装置の例を示す。このような装置としては、ビデオカメラ、デジタルスチルカメラ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話等)などが挙げられる。 In this embodiment, an example of an apparatus provided with a liquid crystal panel using the present invention is shown. Examples of such a device include a video camera, a digital still camera, a head mounted display, a car navigation system, a personal computer, a portable information terminal (mobile computer, mobile phone, etc.), and the like.
図9(A)に示すのは、モバイルコンピュータであり、本体2001、カメラ部2002、受像部2003、操作スイッチ2004、反射型の液晶パネル2005で構成される。
FIG. 9A illustrates a mobile computer, which includes a main body 2001, a camera portion 2002, an
図9(B)はヘッドマウントディスプレイであり、本体2101、反射型の液晶パネル2102、バンド部2103で構成される。
FIG. 9B illustrates a head mounted display which includes a
図9(C)はフロントプロジェクション型の液晶パネルである。この装置は、光源2202からの光を光学系2204で反射型の液晶表示装置2203に導き、反射型の液晶パネル2203で光学変調された画像を光学系2204で拡大してスクリーン2205に投影するものである。
FIG. 9C illustrates a front projection type liquid crystal panel. In this apparatus, light from a
この形式のプロジェクションは、本体2201とは別にスクリーン2205が必要となる。
This type of projection requires a
図9(D)は携帯電話であり、本体2301、音声出力部2302、音声入力部2303、反射型の液晶パネル2304、操作スイッチ2305、アンテナ2306で構成される。 FIG. 9D illustrates a mobile phone, which includes a main body 2301, an audio output portion 2302, an audio input portion 2303, a reflective liquid crystal panel 2304, operation switches 2305, and an antenna 2306.
図9(E)はビデオカメラであり、本体2401、反射型の液晶表示装置2402、音声入力部2403、操作スイッチ2404、バッテリー2405、受像部2406で構成される。
FIG. 9E illustrates a video camera which includes a main body 2401, a reflective liquid crystal display device 2402, an
図9(F)は、リアプロジェクション型と呼ばれる装置である。この装置は、光源2502から発せられる光を偏光ビームスプリッタ2504で反射型の液晶パネル2503で光学変調し、それをリフレクター2505、2506で反射してスクリンーン2507に投影する。この形式の装置は、本体2501にスクリーン2507が配置されている。
FIG. 9F illustrates an apparatus called a rear projection type. In this apparatus, light emitted from a light source 2502 is optically modulated by a reflective liquid crystal panel 2503 by a
本実施例は、実施例1に示す構成において、ゲイト電極としてシリコンを主成分とした材料を用いる場合の例である。 The present embodiment is an example in the case where a material mainly composed of silicon is used as the gate electrode in the configuration shown in the first embodiment.
図10に本実施例の概略を示す。ここでは、ゲイト電極1001、1002、1003として、一導電型を付与したシリコン材料を用いている。
FIG. 10 shows an outline of the present embodiment. Here, as the
ゲイト電極を構成する他の材料としては、各種シリサイドや金属材料を用いることができる。 As other materials constituting the gate electrode, various silicides and metal materials can be used.
101 ガラス基板(または石英基板)
102 画素マトリクス回路に配置されるNTFTの活性層
103 周辺駆動回路の配置されるPTFTの活性層
104 周辺駆動回路の配置されるNTFTの活性層
112 ドレイン領域
113 チャネル領域
114 ソース領域
115 ソース領域
116 チャネル領域
117 ドレイン領域
118 ドレイン領域
119 チャネル領域
120 ソース領域
122 チタン膜
123 アルミニウム膜
124 チタン膜
125 チタン膜
126 アルミニウム膜
127 チタン膜
128 チタン膜
129 アルミニウム膜
130 チタン膜
131 チタン膜
132 アルミニウム膜
133 チタン膜
134 チタン膜
135 アルミニウム膜
136 チタン膜
137 窒化珪素膜
138 チタン膜
139 ポリイミド樹脂膜
140 チタン膜
141 画素電極(アルミニウム膜)
142 配線(アルミニウム配線)
143 配向膜(ポリイミド樹脂膜)
144 液晶材料
145 配向膜(ポリイミド樹脂膜)
146 対向電極(ITO電極)
147 対向ガラス基板
148 封止材料
101 Glass substrate (or quartz substrate)
102 NTFT active layer disposed in the
129
142 Wiring (aluminum wiring)
143 Alignment film (polyimide resin film)
144
146 Counter electrode (ITO electrode)
147
Claims (11)
前記薄膜トランジスタ上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成された第1の電極および第2の電極と、
前記第1および第2の電極上に形成された窒化珪素膜と、
前記窒化珪素膜上に形成された電極パターンと、
前記窒化珪素膜および前記電極パターン上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成された遮光膜と、
前記遮光膜の上に形成された第3の絶縁膜と、
前記第3の絶縁膜上に形成され、前記第1の電極に接続された画素電極と、を有し、
前記第1の電極、前記窒化珪素膜、前記電極パターンによって、容量が形成されることを特徴とする表示装置。 A display device using a pixel matrix circuit having a thin film transistor,
A first insulating film formed on the thin film transistor;
A first electrode and a second electrode formed on the first insulating film;
A silicon nitride film formed on the first and second electrodes;
An electrode pattern formed on the silicon nitride film;
A second insulating film formed on the silicon nitride film and the electrode pattern;
A light shielding film formed on the second insulating film;
A third insulating film formed on the light shielding film;
A pixel electrode formed on the third insulating film and connected to the first electrode;
A display device, wherein a capacitor is formed by the first electrode, the silicon nitride film, and the electrode pattern.
前記薄膜トランジスタ上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成された第1の電極および第2の電極と、
前記第1および第2の電極上に形成された窒化珪素膜と、
前記窒化珪素膜上に形成された電極パターンと、
前記窒化珪素膜および前記電極パターン上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成されたシールドパターンと、
前記シールドパターンの上に形成された第3の絶縁膜と、
前記第3の絶縁膜上に形成され、前記第1の電極に接続された画素電極と、を有し、
前記第1の電極、前記窒化珪素膜、前記電極パターンによって、容量が形成されることを特徴とする表示装置。 A display device using a pixel matrix circuit having a thin film transistor,
A first insulating film formed on the thin film transistor;
A first electrode and a second electrode formed on the first insulating film;
A silicon nitride film formed on the first and second electrodes;
An electrode pattern formed on the silicon nitride film;
A second insulating film formed on the silicon nitride film and the electrode pattern;
A shield pattern formed on the second insulating film;
A third insulating film formed on the shield pattern;
A pixel electrode formed on the third insulating film and connected to the first electrode;
A display device, wherein a capacitor is formed by the first electrode, the silicon nitride film, and the electrode pattern.
前記遮光膜はチタン膜からなることを特徴とする表示装置。 In claim 1,
The display device, wherein the light shielding film is made of a titanium film.
前記シールドパターンはチタン膜からなることを特徴とする表示装置。 In claim 2,
The display device, wherein the shield pattern is made of a titanium film.
前記薄膜トランジスタのゲイト電極は、シリコンを主成分とした材料からなることを特徴とする表示装置。 In any one of Claims 1 thru | or 4,
The display device according to claim 1, wherein the gate electrode of the thin film transistor is made of a material containing silicon as a main component.
前記第1の絶縁膜は、酸化珪素膜であることを特徴とする表示装置。 In any one of Claims 1 thru | or 5,
The display device, wherein the first insulating film is a silicon oxide film.
前記第2の電極は、前記画素マトリクス回路を駆動するための周辺駆動回路に配置される配線に電気的に接続されていることを特徴とする表示装置。 In any one of Claims 1 thru | or 6,
The display device, wherein the second electrode is electrically connected to a wiring arranged in a peripheral driving circuit for driving the pixel matrix circuit.
前記画素電極および前記配線は、同一材料からなることを特徴とする表示装置。 In claim 7,
The display device, wherein the pixel electrode and the wiring are made of the same material.
前記配線の上方にシール材を有することを特徴とする表示装置。 In claim 7 or claim 8,
A display device comprising a sealing material above the wiring.
前記薄膜トランジスタは、トップゲイト型、ボトムゲイト型またはマルチゲイト型の薄膜トランジスタであることを特徴とする表示装置。 In any one of Claims 1 thru | or 9,
The display device, wherein the thin film transistor is a top gate type, bottom gate type, or multigate type thin film transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006067421A JP3857302B2 (en) | 2006-03-13 | 2006-03-13 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006067421A JP3857302B2 (en) | 2006-03-13 | 2006-03-13 | Display device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11354997A Division JP3856901B2 (en) | 1997-04-15 | 1997-04-15 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006189898A true JP2006189898A (en) | 2006-07-20 |
JP3857302B2 JP3857302B2 (en) | 2006-12-13 |
Family
ID=36797067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006067421A Expired - Lifetime JP3857302B2 (en) | 2006-03-13 | 2006-03-13 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3857302B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7855759B2 (en) | 2008-08-05 | 2010-12-21 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
-
2006
- 2006-03-13 JP JP2006067421A patent/JP3857302B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7855759B2 (en) | 2008-08-05 | 2010-12-21 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP3857302B2 (en) | 2006-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3856901B2 (en) | Display device | |
JP7018918B2 (en) | Semiconductor device | |
KR100663879B1 (en) | Semiconductor device and manufacturing method | |
KR100790525B1 (en) | Contact structure and semiconductor device | |
JP2001250953A (en) | Semiconductor device and manufacturing method thereof | |
JP2006250985A (en) | Electrooptical apparatus and electronic device | |
JP2002082630A (en) | Electro-optic device | |
JP3857302B2 (en) | Display device | |
JP2004006651A (en) | Electro-optical device manufacturing method, electro-optical device, semiconductor device manufacturing method, semiconductor device, projection display device, and electronic apparatus | |
JP4118704B2 (en) | Method for manufacturing liquid crystal display device | |
JP4994491B2 (en) | projector | |
JP5685613B2 (en) | Display device | |
JP5298156B2 (en) | Front type projector and semiconductor device | |
JP6488328B2 (en) | Display device | |
JP5593435B2 (en) | Liquid crystal display | |
JP5526187B2 (en) | Display device | |
JP2015007806A (en) | Liquid crystal display device | |
JP2016012152A (en) | Display device | |
JP2014078033A (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060913 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |