[go: up one dir, main page]

JP2006173408A - Manufacturing method of circuit board and circuit board obtained by the method - Google Patents

Manufacturing method of circuit board and circuit board obtained by the method Download PDF

Info

Publication number
JP2006173408A
JP2006173408A JP2004364956A JP2004364956A JP2006173408A JP 2006173408 A JP2006173408 A JP 2006173408A JP 2004364956 A JP2004364956 A JP 2004364956A JP 2004364956 A JP2004364956 A JP 2004364956A JP 2006173408 A JP2006173408 A JP 2006173408A
Authority
JP
Japan
Prior art keywords
circuit
substrate
metal fine
metal
fine particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004364956A
Other languages
Japanese (ja)
Inventor
Yoichi Ishihara
庸一 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JGC Catalysts and Chemicals Ltd
Original Assignee
Catalysts and Chemicals Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Catalysts and Chemicals Industries Co Ltd filed Critical Catalysts and Chemicals Industries Co Ltd
Priority to JP2004364956A priority Critical patent/JP2006173408A/en
Publication of JP2006173408A publication Critical patent/JP2006173408A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Insulated Conductors (AREA)
  • Paints Or Removers (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 塗料中での金属微粒子の分散性、安定性が向上するとともに、低温でキュアリングしても充分に低い回路抵抗を有する回路を形成しうる製造方法を提供する。
【解決手段】 基板上に、金属微粒子と、多価カルボン酸化合物と、沸点200℃以下の有機溶媒とを含み、多価カルボン酸化合物の重量(WS)と前記金属微粒子の重量(WM)との比(WS)/(WM)が0.001〜0.2の範囲にある回路形成用塗料を、塗布したのち、200℃未満の温度で加熱処理することで、回路を形成することを特徴とする回路付基板の製造方法。
【選択図】 なし
PROBLEM TO BE SOLVED: To provide a production method capable of improving the dispersibility and stability of metal fine particles in a paint and forming a circuit having a sufficiently low circuit resistance even when cured at a low temperature.
On A substrate, a metal fine particle include a polycarboxylic acid compound, and a boiling point 200 ° C. or less of the organic solvent, the weight (W M of the fine metal particles and the weight (W S) of the polycarboxylic acid compound ) And a circuit-forming paint having a ratio (W S ) / (W M ) in the range of 0.001 to 0.2 is applied, followed by heat treatment at a temperature of less than 200 ° C. to form a circuit. A method for manufacturing a circuit board with circuit.
[Selection figure] None

Description

本発明は、基材表面に回路を効率的に形成する製造方法に関する。   The present invention relates to a manufacturing method for efficiently forming a circuit on a substrate surface.

コンピューター、各種電子機器には各種集積回路が用いられており、これらの小型化、高性能化に伴い回路の高密度化、高性能化が求められている。
たとえば、半導体集積回路では、従来、集積度を高めるため、図5に示すような多層配線回路が使用されていた。
Various integrated circuits are used in computers and various electronic devices, and with these miniaturization and high performance, there is a demand for higher circuit density and higher performance.
For example, in a semiconductor integrated circuit, a multilayer wiring circuit as shown in FIG. 5 has been conventionally used in order to increase the degree of integration.

図5は、半導体集積回路の概略断面図を示す。このような集積回路は、シリコンなどの基板31上に、第1絶縁膜32としての熱酸化膜が形成された後、第1絶縁膜表面にアルミニウム膜などからなる第1配線層33が形成される。次いでこの上にCVD法あるいはプラズマCVD法等によって、シリカ膜、窒化ケイ素膜などの層間絶縁膜34が被着され、この層間絶縁膜34上に、この層間絶縁膜34を平坦化するためのシリカ絶縁膜(平坦化膜)35が形成され、このシリカ絶縁膜35上に必要に応じてさらに第2絶縁膜36が被着された後、第2配線層(図示せず)が形成され、必要に応じてさらに第2配線層の表面に、層間絶縁膜、平坦化膜、絶縁膜が形成されている。   FIG. 5 is a schematic cross-sectional view of a semiconductor integrated circuit. In such an integrated circuit, a thermal oxide film as a first insulating film 32 is formed on a substrate 31 such as silicon, and then a first wiring layer 33 made of an aluminum film or the like is formed on the surface of the first insulating film. The Next, an interlayer insulating film 34 such as a silica film or a silicon nitride film is deposited thereon by a CVD method or a plasma CVD method, and silica for flattening the interlayer insulating film 34 is formed on the interlayer insulating film 34. An insulating film (planarizing film) 35 is formed, and a second insulating film 36 is further deposited on the silica insulating film 35 as necessary, and then a second wiring layer (not shown) is formed. Accordingly, an interlayer insulating film, a planarizing film, and an insulating film are further formed on the surface of the second wiring layer.

しかしながら、アルミニウム膜からなる配線層は、多層配線を形成する際のスパッタリング時にアルミニウム膜が酸化されて抵抗値が増大して導電不良を起こすことがあった。また、配線幅(ライン)を小さくすることができないためにより高密度の集積回路を形成するには限界があった。さらに、近年、クロック線やデータバス線のような長距離配線では、チップサイズ増大に伴い配線抵抗が増大することに起因して、電気信号の伝播遅延時間(RC遅延時間=抵抗×容量)が増大することが新たな問題となっている。   However, a wiring layer made of an aluminum film may cause a conductive failure due to oxidation of the aluminum film during sputtering when forming a multilayer wiring, resulting in an increase in resistance. Further, since the wiring width (line) cannot be reduced, there is a limit to forming a higher density integrated circuit. Furthermore, in recent years, in long-distance wiring such as clock lines and data bus lines, the propagation resistance time of electric signals (RC delay time = resistance × capacitance) is increased due to an increase in wiring resistance accompanying an increase in chip size. Increasing is a new problem.

このため配線層として、より低抵抗の材料を使用する必要が生じている。
そこで、従来のAlやAl合金にかえてCu配線を行うことが提案されており、例えば、
基板上の絶縁膜に予め配線溝を形成した後、電解メッキ法、CVD法等によりCuを堆積
させて配線を形成する方法が提案されている。しかしながら、この方法では配線を高密度化させるために、微細な配線溝および接続孔内に、充分にCuを堆積させることができず、また形成された堆積膜の平坦性において必ずしも満足のいくものを得ることが困難であった。さらに、堆積膜が緻密な膜とならずホールが生成することがあった。
For this reason, it is necessary to use a material having a lower resistance as the wiring layer.
Therefore, it has been proposed to perform Cu wiring in place of the conventional Al or Al alloy.
There has been proposed a method of forming a wiring by previously forming a wiring groove in an insulating film on a substrate and then depositing Cu by an electrolytic plating method, a CVD method or the like. However, in this method, in order to increase the wiring density, Cu cannot be sufficiently deposited in the fine wiring grooves and connection holes, and the flatness of the formed deposited film is not always satisfactory. It was difficult to get. In addition, the deposited film may not be a dense film and holes may be generated.

そこで、これらの方法に代わる方法として、金属微粒子、例えばCu超微粒子含有溶液
を、配線溝を有する基板上にスピンコート法により塗布して回路を形成する方法(SOM法)が提案されている(ULVAC TECHNICAL JOURNAL No.51,1999, P.15、非特許文献1)。
Thus, as an alternative to these methods, there has been proposed a method (SOM method) in which a metal fine particle, for example, a Cu ultrafine particle-containing solution is applied onto a substrate having a wiring groove by spin coating to form a circuit (SOM method). ULVAC TECHNICAL JOURNAL No.51, 1999, P.15, Non-Patent Document 1).

しかしながら、金属微粒子を塗料に分散させようとすると、金属微粒子の凝集を抑制し、分散性、安定性を高めるために多量の安定化剤が必要となる。(例えばH. Kamo et. al., J. Jpn. Soc. Colour Mater., 76, 469 (2003)参照、非特許文献2)。   However, if an attempt is made to disperse the metal fine particles in the paint, a large amount of stabilizer is required to suppress the aggregation of the metal fine particles and improve the dispersibility and stability. (For example, see H. Kamo et. Al., J. Jpn. Soc. Color Mater., 76, 469 (2003), Non-Patent Document 2).

このような安定化剤、分散剤としては、ポリビニルアルコール等の高分子安定化剤、ドデシルスルフォン酸ナトリウム等の界面活性剤が用いられている。
このような安定剤などを含む塗料を塗布・乾燥した後、安定剤などを除去し、金属微粒子同士の接合を促進し、さらには配線溝との密着性を向上させるために、酸化および/または還元雰囲気あるいは不活性ガス雰囲気下、約200〜400℃の温度で加熱処理(キュアリング)が行われている。
As such stabilizers and dispersants, polymer stabilizers such as polyvinyl alcohol and surfactants such as sodium dodecyl sulfonate are used.
After applying / drying such a paint containing a stabilizer, the stabilizer and the like are removed, and in order to promote the bonding between the metal fine particles and further improve the adhesion to the wiring groove, oxidation and / or Heat treatment (curing) is performed at a temperature of about 200 to 400 ° C. in a reducing atmosphere or an inert gas atmosphere.

また、本願出願人の提案による再公表公報:WO01/084610(特許文献1)では、超音波を照射しながら、配線溝に集積回路を形成するに際して、金属微粒子の分散液に、安定化剤、分散剤として、ゼラチン、ポリビニルアルコール、ポリビニルピロリドン、シュウ酸、マロン酸、コハク酸、グルタール酸、アジピン酸、セバシン酸、マレイン酸、フマル酸、フタル酸、クエン酸などの多価カルボン酸およびその塩、スルホン酸塩、有機スルホン酸塩、リン酸塩、有機リン酸塩、複素環化合物、ポリカルボン酸、またはこれらの混合物等の有機系安定化剤、界面活性剤を使用することが開示されている。
ULVAC TECHNICAL JOURNAL No.51,1999, P.15 H. Kamo et. al., J. Jpn. Soc. Colour Mater., 76, 469 (2003) 再公表公報:WO01/084610
In addition, in the republication publication WO 01/084610 (Patent Document 1) proposed by the applicant of the present application, when forming an integrated circuit in a wiring groove while irradiating ultrasonic waves, a dispersion of metal fine particles is added to a dispersion of metal fine particles. As dispersants, polyvalent carboxylic acids such as gelatin, polyvinyl alcohol, polyvinyl pyrrolidone, oxalic acid, malonic acid, succinic acid, glutaric acid, adipic acid, sebacic acid, maleic acid, fumaric acid, phthalic acid, citric acid and their salts , Sulfonates, organic sulfonates, phosphates, organophosphates, heterocyclic compounds, polycarboxylic acids, or mixtures thereof are disclosed to use organic stabilizers, surfactants, etc. Yes.
ULVAC TECHNICAL JOURNAL No.51,1999, P.15 H. Kamo et. Al., J. Jpn. Soc. Color Mater., 76, 469 (2003) Re-publication gazette: WO01 / 084610

しかしながらこれらの例示の安定化剤、分散剤によっては、安定化剤を除去するために、前記キュアリング温度を高温で行う必要が生じ、基材によって、軟化点を超える場合があり、使用する基材に制限があったり、キュアリング温度が低いと配線抵抗が高くなったり、断線が起こりやすくなったりすることがあった。   However, depending on these exemplified stabilizers and dispersants, it is necessary to perform the curing temperature at a high temperature in order to remove the stabilizer, and depending on the substrate, the softening point may be exceeded. If the material is limited, or if the curing temperature is low, the wiring resistance may increase, or disconnection may occur easily.

また、このような安定化剤を用いた場合、キュアリング温度が300℃以下では回路抵抗が低くならないことがあった。このため非特許文献1では、200〜400℃でキュアリングが行われ、また特許文献1の明細書の詳細な説明には詳しく加熱温度は記載されていないが、実施例では400℃でキュアリングが行われている。しかしながら、200℃以上でキュアリングする場合、耐熱性の低い基板には採用することができなかった。   Further, when such a stabilizer is used, the circuit resistance may not be lowered when the curing temperature is 300 ° C. or lower. Therefore, in Non-Patent Document 1, curing is performed at 200 to 400 ° C., and the heating temperature is not described in detail in the detailed description of the specification of Patent Document 1, but in the examples, curing is performed at 400 ° C. Has been done. However, when curing at 200 ° C. or higher, it could not be used for a substrate with low heat resistance.

そこで、塗料中での金属微粒子の分散性、安定性が向上するとともに、低温でキュアリングしても充分に低い回路抵抗を有する回路を形成しうる製造方法の出現が望まれていた。   Thus, there has been a demand for the emergence of a production method capable of forming a circuit having sufficiently low circuit resistance even when cured at a low temperature while improving the dispersibility and stability of the metal fine particles in the paint.

そこで、本発明者ら上記課題を解決するために鋭意検討した結果、
金属微粒子と特定の安定化剤と分散媒とからなる回路形成用塗料を用いれば上記課題をいずれも解消することを見出し、本発明を完成するに至った。
(1)すなわち、本発明に係る回路形成用塗料は、基板上に、
金属微粒子と、多価カルボン酸化合物と、沸点200℃以下の有機溶媒とを含み、多価カルボン酸化合物の重量(WS)と前記金属微粒子の重量(WM)との比(WS)/(WM)が0.001〜0.2の範囲にある回路形成用塗料を、
塗布したのち、200℃未満の温度で加熱処理することで、回路を形成することを特徴としている。
(2)前記金属微粒子を構成する金属が、Ag、Au、Cu、Rh、In、Ru、Pd、Pt、Fe、Ni、Co、Sn、Ti、In、Al、Ta、SbおよびWからなる群から選ばれる少なくとも1
種以上である。
(3)回路形成用塗料が、あらかじめ後述する多価カルボン酸化合物が溶解した溶液に、金
属塩水溶液と混合し、必要に応じて還元剤を添加して、金属塩の還元を行なったのち、有機溶媒置換して、金属微粒子を調製したものである。
(4)基材が、樹脂製基板、樹脂製フィルム、低温シリコン基板である。
(5)基材上に配線溝(ライン)が形成され、配線溝に回路形成用塗料を塗布する。
(6)前記金属微粒子の平均粒子径が、配線溝の幅の70%以下であり、かつ1〜50nm
の範囲にある。
(7)前記ラインの幅(WL)とライン間の間隔(スペース、DL)との比(WL/DL)が0
.05〜10の範囲にある。
(8)前記配線溝の深さ(Dc)が0.05〜10μmの範囲にある。
(9)前記ライン(WL)と深さ(Dc)との比(Dc/WL)が0.01〜10の範囲にある。(10)超音波を照射しながら、配線溝に塗料を塗布する。
(11)前記(1)〜(10)の製造方法で得られた回路付基板。
Therefore, as a result of intensive studies to solve the above problems, the present inventors,
It has been found that all of the above problems can be solved by using a circuit-forming paint comprising metal fine particles, a specific stabilizer and a dispersion medium, and the present invention has been completed.
(1) That is, the paint for forming a circuit according to the present invention on a substrate,
A ratio (W S ) of the weight (W S ) of the polyvalent carboxylic acid compound and the weight (W M ) of the metal fine particles, comprising a metal fine particle, a polyvalent carboxylic acid compound, and an organic solvent having a boiling point of 200 ° C. or less. / (W M ) is a circuit forming paint having a range of 0.001 to 0.2,
After the application, the circuit is formed by heat treatment at a temperature of less than 200 ° C.
(2) The group constituting the metal fine particles is composed of Ag, Au, Cu, Rh, In, Ru, Pd, Pt, Fe, Ni, Co, Sn, Ti, In, Al, Ta, Sb and W. At least one selected from
More than a seed.
(3) The circuit-forming paint is mixed with a metal salt aqueous solution in a solution in which a polyvalent carboxylic acid compound described later is dissolved in advance, and a reducing agent is added as necessary to reduce the metal salt. Metal fine particles were prepared by substitution with an organic solvent.
(4) The base material is a resin substrate, a resin film, or a low temperature silicon substrate.
(5) A wiring groove (line) is formed on the substrate, and a circuit forming paint is applied to the wiring groove.
(6) The average particle diameter of the metal fine particles is 70% or less of the width of the wiring groove, and 1 to 50 nm.
It is in the range.
(7) The ratio (W L / D L ) between the width (W L ) of the line and the spacing (space, D L ) between the lines is 0
. It is in the range of 05-10.
(8) The depth (D c ) of the wiring groove is in the range of 0.05 to 10 μm.
(9) The ratio (D c / W L ) between the line (W L ) and the depth (D c ) is in the range of 0.01-10. (10) Apply paint to the wiring groove while irradiating with ultrasonic waves.
(11) A circuit board obtained by the manufacturing method of (1) to (10).

本発明の製造方法は、回路を形成する際に、金属微粒子と、多価カルボン酸化合物と、分散媒とを含む回路形成用塗料を使用している。金属微粒子に多価カルボン酸化合物が吸着しているので塗料中で金属微粒子が凝集することなく安定に高分散し、安定性に優れている。また、特定の溶媒と組み合わせることで、低温キュアリングで容易に除去できるとともに、キュアリング時に金属微粒子同士の接合が起こり、配線溝との密着性に優れた低抵抗値の回路を形成することができる。さらに、低温キュアリングすることにより、また樹脂基板などの耐熱性の低い基板への回路形成に用いることができる。   In the production method of the present invention, when forming a circuit, a circuit-forming paint containing metal fine particles, a polyvalent carboxylic acid compound, and a dispersion medium is used. Since the polyvalent carboxylic acid compound is adsorbed on the metal fine particles, the metal fine particles are stably dispersed in the paint without agglomeration, and the stability is excellent. In addition, by combining with a specific solvent, it can be easily removed by low-temperature curing, and metal particles can be bonded to each other during curing to form a low resistance circuit with excellent adhesion to the wiring groove. it can. Further, it can be used for circuit formation on a substrate having low heat resistance such as a resin substrate by performing low temperature curing.

本発明の回路付基板は、多価カルボン酸化合物が回路中に残存することがなく、残存した場合でも微量かつ低分子であるため電子伝導性の良好な低抵抗値の回路付基板である。さらに、耐熱性のない基板を用いる場合でも低温で金属微粒子が緻密に接合し低抵抗値の回路付基板が得られる。   The substrate with a circuit of the present invention is a substrate with a circuit having a low resistance value with good electron conductivity because the polycarboxylic acid compound does not remain in the circuit, and even if it remains, it is a trace amount and a low molecular weight. Further, even when a substrate having no heat resistance is used, metal fine particles are densely bonded at a low temperature, and a low resistance circuit-equipped substrate can be obtained.

以下、本発明について具体的に説明する。
本発明は、下記回路形成用塗料を基板上に塗布したのち、200℃未満の温度で乾燥することで、回路を形成することを特徴としている。
Hereinafter, the present invention will be specifically described.
The present invention is characterized in that a circuit is formed by applying the following circuit-forming paint on a substrate and then drying at a temperature of less than 200 ° C.

回路形成用塗料
本発明で使用される回路形成用塗料は、(i)金属微粒子と、(ii)多価カルボン酸化合物
と、(ii)分散媒とを含む。多価カルボン酸化合物の重量(WS)と前記金属微粒子の重量
(WM)との比(WS)/(WM)が0.001〜0.2の範囲にあることを特徴としてい
る。
Circuit Forming Paint The circuit forming paint used in the present invention contains (i) metal fine particles, (ii) a polyvalent carboxylic acid compound, and (ii) a dispersion medium. The ratio (W S ) / (W M ) between the weight (W S ) of the polyvalent carboxylic acid compound and the weight (W M ) of the metal fine particles is in the range of 0.001 to 0.2. .

(i)金属微粒子
本発明に用いる金属微粒子は、Ag、Au、Cu、Rh、In、Ru、Pd、Pt、Fe、Ni、Co、Sn、Ti、In、Al、Ta、SbおよびWから選ばれる1種以上の金属、あるいはこ
れらの混合物からなる。
(i) Metal fine particles The metal fine particles used in the present invention are selected from Ag, Au, Cu, Rh, In, Ru, Pd, Pt, Fe, Ni, Co, Sn, Ti, In, Al, Ta, Sb and W. One or more metals, or a mixture thereof.

金属微粒子が2種以上の金属から構成される場合、金属微粒子は、固溶状態にある合金であっても、固溶状態に無い共晶体であってもよく、合金と共晶体が共存していてもよい。このような金属微粒子は耐被毒性に優れていることがあり、長期に使用することができる。また、金属微粒子はコア粒子とその表面層からなる積層構造を有していてもよい。積層構造を有する場合、コアと積層部は同じ金属種からなるものであっても、異なる金属種からなるものであってもよい。   When the metal fine particles are composed of two or more kinds of metals, the metal fine particles may be an alloy in a solid solution state or a eutectic that is not in a solid solution state, and the alloy and the eutectic coexist. May be. Such metal fine particles may have excellent resistance to poisoning and can be used for a long time. The metal fine particles may have a laminated structure composed of core particles and a surface layer thereof. When having a laminated structure, the core and the laminated portion may be made of the same metal species or different metal species.

2種以上の金属からなる金属微粒子の好ましい金属の組合せとしては、用いる反応の種類によっても異なるが、Au-Ag、Au-Cu、Ag-Pt、Ag-Pd、Au-Pd、Au-Rh、Pt-Pd、Pt-Rh、Pt-Ru、Pt-Cu、Pt-Au、Cu-Pdなどが挙げられる。   The preferred metal combination of the metal fine particles composed of two or more metals varies depending on the type of reaction used, but is not limited to Au-Ag, Au-Cu, Ag-Pt, Ag-Pd, Au-Pd, Au-Rh, Pt-Pd, Pt-Rh, Pt-Ru, Pt-Cu, Pt-Au, Cu-Pd and the like can be mentioned.

前記金属微粒子は、平均粒子径が1〜50nm、好ましくは2〜20nmの範囲にあることが好ましい。
金属微粒子の平均粒径が前記範囲にあると、配線溝に金属微粒子が緻密に堆積できると
ともに、堆積した粒子間の粒界抵抗も小さく、酸化もされにくいので、低抵抗値の回路を形成することができる。
The metal fine particles preferably have an average particle diameter in the range of 1 to 50 nm, preferably 2 to 20 nm.
When the average particle size of the metal fine particles is within the above range, the metal fine particles can be densely deposited in the wiring groove, and the grain boundary resistance between the deposited particles is small and is not easily oxidized, thereby forming a low resistance circuit. be able to.

金属微粒子の平均粒径が50nmを越えると、金属微粒子が大きすぎて配線溝に入ることができなかったり、入ったとしても緻密に堆積することができず低抵抗値の回路を形成することが困難となることがある。また、金属微粒子の平均粒径が1nm未満の場合には、堆積した粒子間の粒界抵抗が急激に大きくなったり、また酸化されやすいため、本発明の目的を達成しうる程度の低抵抗値の回路を形成することができないことがある。   If the average particle diameter of the metal fine particles exceeds 50 nm, the metal fine particles are too large to enter the wiring groove, and even if they enter, they cannot be deposited densely, and a low resistance circuit can be formed. It can be difficult. Further, when the average particle diameter of the metal fine particles is less than 1 nm, the intergranular resistance between the deposited particles rapidly increases or is easily oxidized, so that the resistance value is low enough to achieve the object of the present invention. Circuit may not be formed.

このような金属微粒子は、公知の方法(特開平10−188681号公報など参照)によって得ることができる。たとえば、アルコール・水混合溶媒中で、1種の金属塩を還元する方法、あるいは2種以上の金属塩を同時にあるいは別々に還元する方法によって、金属微粒子を調製することができる。このとき、必要に応じて還元剤を添加してもよい。還元剤としては、硫酸第1鉄、クエン酸3ナトリウム、酒石酸、水素化ホウ素ナトリウム、次亜リン酸ナトリウムなどが挙げられる。また、圧力容器中で約100℃以上の温度で加熱処理してもよい。   Such metal fine particles can be obtained by a known method (see JP-A-10-188681, etc.). For example, metal fine particles can be prepared by a method of reducing one metal salt in an alcohol / water mixed solvent or a method of reducing two or more metal salts simultaneously or separately. At this time, a reducing agent may be added as necessary. Examples of the reducing agent include ferrous sulfate, trisodium citrate, tartaric acid, sodium borohydride, sodium hypophosphite and the like. Moreover, you may heat-process at the temperature of about 100 degreeC or more in a pressure vessel.

また、単成分の金属微粒子または合金微粒子の分散液に、金属微粒子または合金微粒子よりも標準水素電極電位が高い金属の微粒子またはイオンを存在させて、金属微粒子または/および合金微粒子上に標準水素電極電位が高い金属を析出させる方法によっても金属微粒子を調製することができる。このとき、得られた複合金属微粒子上に、さらに標準水素電極電位が高い金属を析出させてもよい。   In addition, in a dispersion of single-component metal fine particles or alloy fine particles, metal fine particles or ions having a higher standard hydrogen electrode potential than metal fine particles or alloy fine particles are present, and a standard hydrogen electrode is formed on the metal fine particles or / and alloy fine particles. Metal fine particles can also be prepared by a method of depositing a metal having a high potential. At this time, a metal having a higher standard hydrogen electrode potential may be deposited on the obtained composite metal fine particles.

このような標準水素電極電位の最も高い金属は、複合金属微粒子表面層に多く存在していることが好ましい。このように、標準水素電極電位の最も高い金属が複合金属微粒子の表面層に多く存在すると耐腐食性が高いので、回路抵抗の上昇を抑制することができる。   It is preferable that many metals having the highest standard hydrogen electrode potential exist in the surface layer of the composite metal fine particles. As described above, when a metal having the highest standard hydrogen electrode potential is present in the surface layer of the composite metal fine particles, the corrosion resistance is high, and therefore an increase in circuit resistance can be suppressed.

さらにまた、日本金属学会秋季大会シンポジウム講演概要集(1997)70頁等に記載された超音波照射直接還元法によって、金属微粒子を調製することができる。具体的には、貴金属イオン(Ag+、Au3+、Pd2+、Pt2+、Pt4+等)を含み、必要に応じて界面活性剤等の有機化合物を添加した溶液に、不活性ガス雰囲気下で超音波を、例えば200kHz、6W/cm2の条件で照射することによって金属微粒子を調製することができる。 Furthermore, metal fine particles can be prepared by the ultrasonic irradiation direct reduction method described in the Symposium of the Autumn Meeting of the Japan Institute of Metals (1997), p. Specifically, it contains a noble metal ion (Ag + , Au 3+ , Pd 2+ , Pt 2+ , Pt 4+, etc.) and is inert to a solution to which an organic compound such as a surfactant is added as necessary. Fine metal particles can be prepared by irradiating ultrasonic waves in a gas atmosphere under the conditions of, for example, 200 kHz and 6 W / cm 2 .

さらに、あらかじめ後述する多価カルボン酸化合物が溶解した溶液に、金属塩水溶液と混合し、必要に応じて還元剤を添加して、金属塩の還元を行ない、金属微粒子を調製することも可能である。この製造方法によれば、表面に多価カルボン酸化合物が吸着した金属微粒子が得られる。なお、多価カルボン酸化合物に還元作用があるものは、還元剤を添加せずとも金属塩の還元を行うことが可能である。この場合、後述の溶媒に、エバポレーターなどの公知の手段を用いて溶媒置換される。   Furthermore, it is also possible to prepare metal fine particles by mixing with a metal salt aqueous solution in a solution in which a polyvalent carboxylic acid compound described later is dissolved in advance and adding a reducing agent as necessary to reduce the metal salt. is there. According to this production method, fine metal particles having a polyvalent carboxylic acid compound adsorbed on the surface can be obtained. If the polyvalent carboxylic acid compound has a reducing action, the metal salt can be reduced without adding a reducing agent. In this case, the solvent is replaced with a solvent described later using a known means such as an evaporator.

このようにして調製された金属微粒子は均一な粒子径分布を有するとともに、粒子表面には分子量の低い多価カルボン酸が吸着しているので、従来の高分子安定化剤と比べ、導電性阻害が少なく、また脱離が容易なことからキュアリング温度を低くすることができ、低温で緻密な膜あるいは回路を形成することができるという優れた特性を有している。
多価カルボン酸化合物
多価カルボン酸化合物は、金属微粒子の安定化剤として使用される。
The fine metal particles prepared in this way have a uniform particle size distribution, and polyvalent carboxylic acid having a low molecular weight is adsorbed on the particle surface, so that the conductivity is inhibited compared to conventional polymer stabilizers. In addition, it has an excellent characteristic that the curing temperature can be lowered because it is small and desorption is easy, and a dense film or circuit can be formed at a low temperature.
Polyvalent carboxylic acid compound The polyvalent carboxylic acid compound is used as a stabilizer for metal fine particles.

二価、三価化合物が好適に用いられる。これは、炭素数3〜20、好ましくは3〜10の範囲にある多価カルボン酸化合物が望ましい。
このような炭素数であれば、多価カルボン酸化合物は、200℃以下の温度で、容易に
分解・揮散されるので、回路形成後に悪影響することもない。
Divalent and trivalent compounds are preferably used. This is desirably a polyvalent carboxylic acid compound having 3 to 20 carbon atoms, preferably 3 to 10 carbon atoms.
With such a carbon number, since the polyvalent carboxylic acid compound is easily decomposed and volatilized at a temperature of 200 ° C. or lower, there is no adverse effect after circuit formation.

二価カルボン酸化合物としては、酒石酸、リンゴ酸、コハク酸、グルコン酸、L-グルタミン酸等およびこれらのアルカリ金属塩、アルカリ土類金属塩、アンモニウム塩等、エステル化合物、アミド化合物等の化合物が挙げられる。   Examples of the divalent carboxylic acid compounds include tartaric acid, malic acid, succinic acid, gluconic acid, L-glutamic acid and the like, and alkali metal salts, alkaline earth metal salts, ammonium salts, ester compounds, amide compounds, and the like. It is done.

三価カルボン酸化合物としては、L-アスコルビン酸、クエン酸等およびこれらのアルカリ金属塩、アンモニウム塩、エステル化合物、アミド化合物等の化合物が挙げられる。
これらの多価カルボン酸化合物は、塗料中で金属微粒子に吸着して存在するか、溶媒に溶解して存在している。
Examples of the trivalent carboxylic acid compound include L-ascorbic acid, citric acid, and the like, and alkali metal salts, ammonium salts, ester compounds, amide compounds, and the like.
These polyvalent carboxylic acid compounds are present by being adsorbed on metal fine particles in the paint or dissolved in a solvent.

なお、従来より使用されていたポリビニルピロリドンやポリビニルアルコールなどの高分子系安定化剤は、分子量が大きいので、分解しにくく、回路形成後に残存して、粒界抵抗を高くさせてしまうことがある。   Conventional polymer stabilizers such as polyvinyl pyrrolidone and polyvinyl alcohol, which have a high molecular weight, are difficult to decompose and may remain after circuit formation to increase the grain boundary resistance. .

なお、本発明では、所望の金属塩の極性溶媒溶液に、多価カルボン酸化合物と、必要に応じて還元剤とを添加して、あらかじめ、金属シード粒子分散液を調製し、ついで、該金属シード粒子分散液に、所望の金属塩の極性溶媒溶液、多価カルボン酸化合物と、必要に応じて還元剤とを添加して、金属シード粒子を成長させて得られた球状金属微粒子を用いることも可能である。   In the present invention, a metal seed particle dispersion is prepared in advance by adding a polyvalent carboxylic acid compound and, if necessary, a reducing agent to a polar solvent solution of a desired metal salt. Use spherical metal particles obtained by growing metal seed particles by adding a polar solvent solution of a desired metal salt, a polyvalent carboxylic acid compound, and, if necessary, a reducing agent to the seed particle dispersion. Is also possible.

球状金属微粒子は、1種の金属からなる単一金属微粒子であっても、シード粒子と積層
部が異なる金属種からなるものであってもよい。この多価カルボン酸化合物は上記したものであり、このような分散液であれば、金属濃度、多価カルボン酸化合物濃度を調整すれば、使用に供することができる。
The spherical metal fine particles may be single metal fine particles made of one kind of metal, or may be made of a metal species having a different layer from the seed particles. This polyvalent carboxylic acid compound is as described above, and if it is such a dispersion, it can be used by adjusting the metal concentration and the polyvalent carboxylic acid compound concentration.

分散媒
分散媒としては、沸点300℃以下の温度で容易に揮散する溶媒が使用される。
具体的に有機溶媒としては、メタノール、エタノール、プロパノール、ブタノール、ジアセトンアルコール、フルフリルアルコール、テトラヒドロフルフリルアルコール、エチレングリコール、ヘキシレングリコールなどのアルコール類;トルエン、キシレン、ベンゼン、ヘキサンなどの炭化水素類:酢酸メチルエステル、酢酸エチルエステルなどのエステル類;ジエチルエーテル、エチレングリコールモノメチルエーテル、エチレングリコールモノエチルエーテル、エチレングリコールモノブチルエーテル、エチレングリコールイソプロピルエーテル、ジエチレングリコールモノメチルエーテル、ジエチレングリコールモノエチルエーテルなどのエーテル類;アセトン、メチルエチルケトン、アセチルアセトン、4-ヒドロキシ-4-メチル-2-ペンタノン、アセト酢酸エステルなどのケトン類などの極性溶媒が挙げられる。これらは単独で使用してもよく、また2種以上混合して使用してもよい。
As the dispersion medium, a solvent that readily evaporates at a temperature of boiling point of 300 ° C. or lower is used.
Specific examples of the organic solvent include alcohols such as methanol, ethanol, propanol, butanol, diacetone alcohol, furfuryl alcohol, tetrahydrofurfuryl alcohol, ethylene glycol and hexylene glycol; carbonization such as toluene, xylene, benzene and hexane. Hydrogen: Esters such as acetic acid methyl ester and acetic acid ethyl ester; ethers such as diethyl ether, ethylene glycol monomethyl ether, ethylene glycol monoethyl ether, ethylene glycol monobutyl ether, ethylene glycol isopropyl ether, diethylene glycol monomethyl ether, diethylene glycol monoethyl ether Acetone, methyl ethyl ketone, acetylacetone, 4-hydroxy-4-methyl-2-pe Thanong include polar solvents such as ketones, such as acetoacetate. These may be used singly or in combination of two or more.

このうち溶媒としては、それぞれアルコール類、エーテル類、およびエステル類から1
種ずつ選択し、3種を混合した混合溶媒が好適である。このうち、アルコール類がエタノール、1-プロパノール、2-プロパノール、1-メトキシ-2-プロパノールであり、エーテル
類がエチレングリコールイソプロピルエーテル、プロピレングリコールモノプロピルエーテルであり、ケトン類が4-ヒドロキシ-4-メチル-2-ペンタノンからなる組み合わせが好ましい。このうち、特に、エタノール:エチレングリコールモノプロピルエーテル:4-ヒドロキシ-4-メチル-2-ペンタノン、1-プロパノール:エチレングリコールモノプロピルエーテル:4-ヒドロキシ-4-メチル-2-ペンタノンの組み合わせが好適である。
Of these, the solvents are 1 each from alcohols, ethers, and esters.
A mixed solvent obtained by selecting each species and mixing three species is preferable. Of these, the alcohols are ethanol, 1-propanol, 2-propanol, 1-methoxy-2-propanol, the ethers are ethylene glycol isopropyl ether, propylene glycol monopropyl ether, and the ketones are 4-hydroxy-4 A combination consisting of -methyl-2-pentanone is preferred. Of these, combinations of ethanol: ethylene glycol monopropyl ether: 4-hydroxy-4-methyl-2-pentanone and 1-propanol: ethylene glycol monopropyl ether: 4-hydroxy-4-methyl-2-pentanone are particularly preferable. It is.

これを3種の混合溶媒を使用する場合、重量比は、アルコール:エーテル:ケトンが、9
0:5:5〜20:20:60、好ましくは70:10:20〜40:15:45の比率であることが望ましい
When using three kinds of mixed solvents, the weight ratio is 9: alcohol: ether: ketone
A ratio of 0: 5: 5 to 20:20:60, preferably 70:10:20 to 40:15:45 is desirable.

この範囲であれば、得られる回路形成用塗料の安定性が高く、比較的低温で揮散し、高温でなくとも分解することが容易である。また、塗料の流動性に優れ、塗布性に優れた塗料が得られる。   If it is this range, the stability of the coating composition for circuit formation obtained is high, volatilizes at a relatively low temperature, and it is easy to decompose even at a high temperature. In addition, a paint having excellent fluidity and excellent coating properties can be obtained.

回路形成用塗料中の金属微粒子の濃度は、塗料の流動性が確保できれば特に制限はないが、金属に換算して0.1〜50重量%、好ましくは0.5〜30重量%の量で含まれていることが望ましい。この範囲にあれば、溶媒の蒸発が容易であり、また金属微粒子が凝集することもない。   The concentration of the metal fine particles in the circuit-forming coating is not particularly limited as long as the fluidity of the coating can be secured, but is 0.1 to 50% by weight, preferably 0.5 to 30% by weight in terms of metal. It is desirable that it be included. If it exists in this range, evaporation of a solvent will be easy and metal microparticles will not aggregate.

金属微粒子の濃度が低すぎると、繰り返し塗布する必要があったり、溶媒の蒸発に時間を要するので回路形成に長時間を要することとなる。また、金属微粒子の濃度が多すぎても、塗料中で導電性微粒子が凝集することがあり、このため導電性微粒子が緻密に堆積できず低抵抗値の回路が得られない場合があり、得られたとしても長期の使用期間中に導電性が低下することがある。   If the concentration of the metal fine particles is too low, it may be necessary to repeatedly apply, or it will take a long time to form a circuit because it takes time to evaporate the solvent. In addition, even if the concentration of the metal fine particles is too high, the conductive fine particles may aggregate in the paint. For this reason, the conductive fine particles may not be densely deposited and a low resistance circuit may not be obtained. Even if it is done, the conductivity may decrease during a long period of use.

塗料中の多価カルボン酸化合物の重量(WS)と金属微粒子の重量(WM)との比(WS
/WM)が0.001〜0.3、さらには0.005〜0.1の範囲にあることが好まし
い。この範囲にあれば、金属微粒子の分散性が高いので、塗料の安定性が高く、多価カルボン酸化合物の量が多すぎないので緻密な回路を形成することができる。なお、(WS
M)が小さいと、塗料の安定性が低下し、金属微粒子が凝集することがあり、緻密な回
路の形成が困難であったり、そのため所望の低抵抗値が得られないことがある。また、(WS/WM)が多いと、回路形成時に堆積した粒子間の接触抵抗が急激に大きくなり、本発明の目的を満足する低抵抗値の回路を形成することができないことがある。
Ratio of weight (W S ) of polyvalent carboxylic acid compound in paint and weight of metal fine particles (W M ) (W S
/ W M ) is preferably in the range of 0.001 to 0.3, more preferably 0.005 to 0.1. Within this range, the dispersibility of the metal fine particles is high, so that the stability of the coating is high and the amount of the polyvalent carboxylic acid compound is not too large, so that a dense circuit can be formed. (W S /
When W M ) is small, the stability of the coating material is lowered and the metal fine particles may be aggregated, so that it is difficult to form a dense circuit, and thus a desired low resistance value may not be obtained. In addition, when (W S / W M ) is large, the contact resistance between particles deposited at the time of circuit formation increases rapidly, and it may not be possible to form a low resistance circuit that satisfies the object of the present invention. .

本発明では多価カルボン酸化合物とともに、ゼラチン、ポリビニルアルコール、ポリビニルピロリドン、ポリアクリル酸、ポリカルボン酸エステルなどの界面活性剤を混合して用いることも可能である。このような界面活性剤を併用すると塗料の安定性が向上する場合がある。ただし、これらの使用量が多くなると、分解、揮散が困難になるので、多価カルボン酸化合物の重量に対して50重量%以下、好適には30重量%以下であることが望ましい。   In the present invention, a surfactant such as gelatin, polyvinyl alcohol, polyvinyl pyrrolidone, polyacrylic acid or polycarboxylic acid ester can be mixed and used together with the polyvalent carboxylic acid compound. When such a surfactant is used in combination, the stability of the paint may be improved. However, since the decomposition and volatilization becomes difficult when the amount of use increases, the amount is preferably 50% by weight or less, and preferably 30% by weight or less based on the weight of the polyvalent carboxylic acid compound.

配線溝付基板
基板上に回路を形成する場合、基板には、通常、回路形成用の配線溝が設けられ、配線溝に回路形成用塗料を、従来公知の方法で塗布し、乾燥し、必要に応じて研磨し、ついで加熱処理(キュアリング)し、研磨することによって形成される。
When a circuit is formed on a substrate substrate with wiring grooves, the substrate is usually provided with wiring grooves for circuit formation, and a circuit forming paint is applied to the wiring grooves by a conventionally known method, dried, and necessary. It is formed by polishing according to the above, followed by heat treatment (curing) and polishing.

また、配線溝を設けることなく公知の印刷方法(インクジェットやスクリーン印刷)で塗料を印刷・乾燥して回路を形成してもよい。
本発明では、例えば、図1に示される配線溝付基板が使用される。図1は、本発明に係る回路付基板の製造方法で使用される配線溝付基板の概略断面図を表すものであり、図中、添字1は基板、2は絶縁膜、3は配線溝を示す。
Further, the circuit may be formed by printing and drying a paint by a known printing method (inkjet or screen printing) without providing a wiring groove.
In the present invention, for example, a wiring grooved substrate shown in FIG. 1 is used. FIG. 1 is a schematic cross-sectional view of a substrate with wiring grooves used in the method for manufacturing a substrate with circuit according to the present invention. In the figure, subscript 1 is a substrate, 2 is an insulating film, and 3 is a wiring groove. Show.

[基板1]
本発明に用いる基板1としては、低温シリコン、ガラス、セラミックス、樹脂等からなる基板を用いることができる。特に、本発明では、樹脂製基板、樹脂製フィルム、低温シリコン基板(ガラス基板上に低温シリコンを被着させたもの)のように今までに高温加熱に不向きであった、基板であっても高い平坦性、接着性、緻密性を有する回路を作製する
ことができる。
[Substrate 1]
As the substrate 1 used in the present invention, a substrate made of low temperature silicon, glass, ceramics, resin or the like can be used. In particular, in the present invention, even a substrate that has hitherto been unsuitable for high-temperature heating, such as a resin substrate, a resin film, or a low-temperature silicon substrate (a low-temperature silicon deposited on a glass substrate). A circuit having high flatness, adhesiveness, and denseness can be manufactured.

このような基板であっても、上記したような塗布液を使用すれば、低温でも金属微粒子同士の接合が起こるので、極めて低い加熱温度であっても回路を形成することが可能となる。さらに、低温加熱であっても、配線溝との密着性に優れた低抵抗値の回路を形成することができる。   Even in such a substrate, if the coating liquid as described above is used, the metal fine particles are bonded to each other even at a low temperature, so that a circuit can be formed even at an extremely low heating temperature. Furthermore, even with low temperature heating, it is possible to form a low resistance circuit having excellent adhesion to the wiring groove.

[絶縁膜2]
この基板の上に、通常、絶縁膜2が形成されている。
絶縁膜としては、絶縁性材料からなるものであれば特に制限されるものではなく、たとえば、シリカ、アルミナ、チタニア、窒化ケイ素、炭化ケイ素、有機樹脂ポリマー、およびプラズマTEOS(なお、プラズマTEOSとは、テトラエチルオルソシリケート(TEOS)をプラズマ蒸着したもの)などからなるものが形成される。
[Insulating film 2]
An insulating film 2 is usually formed on this substrate.
The insulating film is not particularly limited as long as it is made of an insulating material. For example, silica, alumina, titania, silicon nitride, silicon carbide, an organic resin polymer, and plasma TEOS (with plasma TEOS) , Tetraethylorthosilicate (TEOS) plasma-deposited) and the like.

なお、絶縁膜2は、1種の絶縁材料からなってもいてもよく、また2種以上の絶縁材料からなるものであってもよい。さらに、上下に別の絶縁膜が形成された多層のものであってもよい。   The insulating film 2 may be made of one kind of insulating material or may be made of two or more kinds of insulating materials. Further, it may be a multilayer structure in which different insulating films are formed on the upper and lower sides.

このような絶縁膜2は従来公知の方法で形成され、例えばスピンコート法、CVD法、スパッタリング法等、プラズマCVD法等によって形成することができる。また、たとえば本願出願人の出願による特開平2−237030号公報に開示されたシリカからなる絶縁膜(SOG膜)はコンタクト抵抗が高く、低誘電率でさらに平坦性に優れているので好ましい。このとき、絶縁膜はこのような絶縁膜は膜厚が0.1〜6μmの範囲にあること
が望ましい。この範囲にあれば、十分に高い絶縁性を保持できる。2種以上の絶縁膜が積層して設けられていてもよい。絶縁膜が2種以上からなる場合は最終的な絶縁膜の膜厚が0.1〜6μmの範囲となるようにすることが望ましい。
Such an insulating film 2 is formed by a conventionally known method, and can be formed by, for example, a plasma CVD method such as a spin coating method, a CVD method, or a sputtering method. In addition, for example, an insulating film made of silica (SOG film) disclosed in Japanese Patent Application Laid-Open No. 2-237030 filed by the applicant of the present application is preferable because of high contact resistance, low dielectric constant, and excellent flatness. At this time, it is desirable that the insulating film has a thickness in the range of 0.1 to 6 μm. If it is in this range, sufficiently high insulation can be maintained. Two or more insulating films may be provided in a stacked manner. When the insulating film is composed of two or more kinds, it is desirable that the final insulating film has a thickness in the range of 0.1 to 6 μm.

[配線溝3]
本発明で使用される配線溝付基板では、絶縁膜に配線溝が形成されている。
配線溝の深さ(Dc)は、所望する回路の集積度および回路抵抗によって適宜設定でき
るが、0.05〜10μmの範囲にあることが好ましく、さらに好ましくは0.1〜5μmの範囲であることが望ましい。
[Wiring groove 3]
In the substrate with wiring grooves used in the present invention, wiring grooves are formed in the insulating film.
The depth (D c ) of the wiring groove can be set as appropriate depending on the desired degree of circuit integration and circuit resistance, but is preferably in the range of 0.05 to 10 μm, more preferably in the range of 0.1 to 5 μm. It is desirable to be.

また、配線溝の幅(WL)は0.05〜50μmの範囲にあることが好ましく、さらに好ましくは0.1〜20μmの範囲であることが望ましい。なお、配線溝の幅(WL)は回路にあってはラインということがある。この範囲にあれば、本発明に係る塗料を配線溝に供給することが可能であるとともに、高密度・高集積回路を形成することができる。 The width (W L ) of the wiring groove is preferably in the range of 0.05 to 50 μm, more preferably in the range of 0.1 to 20 μm. Note that the width (W L ) of the wiring groove may be a line in the circuit. Within this range, the paint according to the present invention can be supplied to the wiring groove, and a high-density and highly integrated circuit can be formed.

また、配線溝の深さ(Dc)が前記範囲にあれば、高度に集積した集積回路を形成する
ことができる。
前記配線溝の深さ(Dc)と配線溝の幅(WL)との比(Dc)/(WL)は0.01〜10の範囲にあることが好ましい。配線溝の深さ(Dc)と配線溝の幅(WC)が前記範囲にあって、(Dc)/(WL)が10を超えると、回路の導電性を確保できないことがあり、このため回路の幅を広げると高密度の回路を形成することができない場合がある。また、前記比(Dc)/(WL)が0.01未満の場合は、回路の導電性を確保できないことがあり、このため回路の高さを高くすると縦方向に高度に集積した回路を形成することができない場合がある。
Further, when the depth (D c ) of the wiring trench is in the above range, a highly integrated integrated circuit can be formed.
The ratio (D c ) / (W L ) between the depth (D c ) of the wiring groove and the width (W L ) of the wiring groove is preferably in the range of 0.01-10. If the wiring groove depth (D c ) and wiring groove width (W C ) are within the above ranges and (D c ) / (W L ) exceeds 10, the circuit conductivity may not be secured. For this reason, if the width of the circuit is increased, a high-density circuit may not be formed. In addition, when the ratio (D c ) / (W L ) is less than 0.01, the conductivity of the circuit may not be ensured. Therefore, if the height of the circuit is increased, a highly integrated circuit in the vertical direction May not be able to form.

配線溝の間隔(以下、スペースということがある、DL)が、(WL/DL)が0.05
〜10、好ましくは0.1〜8の範囲にあることが望ましい。このような範囲にあれば、
より高集積な回路を形成することができる。
The interval between wiring grooves (hereinafter sometimes referred to as a space, D L ) is (W L / D L ) is 0.05.
-10, preferably in the range of 0.1-8. If within this range,
A more highly integrated circuit can be formed.

このような配線溝は、基板上に配線溝の間隔(以下、スペースということがある。)が0.1〜10μmのフォトレジスト膜(PR膜)を形成し、次いでスパッタリングにより
形成することができる。
Such a wiring groove can be formed by forming a photoresist film (PR film) having a wiring groove interval (hereinafter also referred to as a space) of 0.1 to 10 μm on a substrate and then sputtering. .

塗料中に含まれる金属微粒子の平均粒子径が、配線溝の幅の70%以下であり、かつ1〜50nmの範囲にあることが好ましい。この範囲にあれば、配線溝中で金属微粒子が、緻密に充填し、回路抵抗を低く、断線のおこりにくい回路を形成することができる。   It is preferable that the average particle diameter of the metal fine particles contained in the paint is 70% or less of the width of the wiring groove and in the range of 1 to 50 nm. If it is in this range, the metal fine particles are densely filled in the wiring groove, and it is possible to form a circuit that has low circuit resistance and hardly breaks.

バリアメタル層の形成
回路形成用塗料を塗布する前に、前記配線溝の内面にバリアメタル層を形成してもよい。このようなバリアメタル層の形成は、従来公知の方法を採用することができ、例えば、TiN、Ta、TaN等のスパッタリングによって行うことができる。このときのバリアメ
タル層の厚さは通常50〜200nmの範囲にある。
Formation of the barrier metal layer Before applying the circuit forming paint, a barrier metal layer may be formed on the inner surface of the wiring groove. Such a barrier metal layer can be formed by a conventionally known method, for example, sputtering by TiN, Ta, TaN or the like. At this time, the thickness of the barrier metal layer is usually in the range of 50 to 200 nm.

バリアメタル層を形成することによって、回路形成用の金属微粒子成分、有機系安定化剤の他、イオン等の不純物の絶縁膜への拡散や浸食を防止することができるとともに、これらの絶縁膜への拡散や浸食に伴う絶縁膜の絶縁性の低下を抑制することができる。   By forming a barrier metal layer, it is possible to prevent diffusion and erosion of impurities such as ions in addition to metal fine particle components for circuit formation and organic stabilizers, and to these insulating films. It is possible to suppress a decrease in insulating properties of the insulating film due to diffusion and erosion of the metal.

塗料の塗布方法
上記回路形成用塗料の塗布方法は、特に制限はないが、前述したSOM法等従来公知の方法を採用することができる。また、塗布の際、あるいは塗布後、超音波を照射することができる。
Coating Method There are no particular restrictions on the method for coating the circuit-forming coating material, but a conventionally known method such as the SOM method described above can be employed. Further, ultrasonic waves can be irradiated during or after application.

超音波の照射条件は、回路形成用塗料中の金属微粒子の濃度、平均粒子径あるいは溶媒の沸点や塗料の塗布速度等によって異なるが、概ね20〜400kHz、5〜400Wの範囲で選択することができる。   The ultrasonic irradiation conditions vary depending on the concentration of metal fine particles in the circuit-forming coating material, the average particle diameter, the boiling point of the solvent, the coating speed of the coating material, etc., but can be selected in the range of about 20 to 400 kHz and 5 to 400 W. it can.

超音波を照射すると金属微粒子が超音波によるエネルギーを吸収し、配線溝内に入った金属微粒子は配線溝の底面、側壁あるいは金属微粒子同士の衝突により、配線構内の下部から順次金属微粒子が緻密に堆積して回路抵抗の低い回路が形成される。   When the ultrasonic wave is irradiated, the metal fine particles absorb energy from the ultrasonic waves, and the metal fine particles that enter the wiring groove become dense in order from the bottom of the wiring premises due to the collision of the bottom, side walls, or metal fine particles of the wiring groove. Deposited to form a circuit with low circuit resistance.

また、超音波を照射する場合、前記した金属塩および必要に応じて、安定化剤、還元剤が含まれていてもよく、超音波照射によって金属塩が還元されて、金属粒子間の隙間を埋めることができる。   In addition, when irradiating with ultrasonic waves, the above-described metal salt and, if necessary, a stabilizer and a reducing agent may be contained, and the metal salt is reduced by ultrasonic irradiation, and gaps between metal particles are formed. Can be filled.

また、このような超音波の照射により、従来のメッキ法、CVD法、PVD法や前述したSOM法のように配線溝の上端面を越えて高く金属微粒子層(犠牲層)が形成されることが少ないので回路形成後の基板の上面が平坦化でき、回路形成後に必要に応じて行う平坦化処理(例えば、化学機械研磨(CMP)処理)が容易となる。   In addition, by such ultrasonic irradiation, a metal fine particle layer (sacrificial layer) is formed so as to be higher than the upper end surface of the wiring groove as in the conventional plating method, CVD method, PVD method and SOM method described above. Therefore, the upper surface of the substrate after circuit formation can be planarized, and planarization processing (for example, chemical mechanical polishing (CMP) processing) performed as necessary after circuit formation is facilitated.

前記回路形成用塗料を塗布した後、乾燥する。なお、超音波を照射した場合は、溶媒が揮散していることがあるので、必ずしも乾燥はしなくともよい。
塗布後、還元雰囲気あるいは不活性ガス雰囲気下、200℃以下の温度、好ましくは120〜180℃の温度で加熱処理(キュアリング)を行う。この加熱処理によって前記多価カルボン酸化合物および塗料中に不純物が存在する場合はこれを除去できるとともに、金属微粒子同士の接合がより促進され、配線溝との密着性に優れるとともに、低抵抗値の回路が得られる。また、配線溝にバリアメタルが設けられていると、特に密着性に優れた回路が得られる。
After applying the circuit forming paint, it is dried. In addition, when the ultrasonic wave is irradiated, the solvent may be volatilized, and thus it is not always necessary to dry.
After the application, heat treatment (curing) is performed in a reducing atmosphere or an inert gas atmosphere at a temperature of 200 ° C. or lower, preferably 120 to 180 ° C. If there is an impurity in the polyvalent carboxylic acid compound and paint by this heat treatment, it can be removed, the bonding between the metal fine particles is further promoted, the adhesion to the wiring groove is excellent, and the low resistance value A circuit is obtained. In addition, when a barrier metal is provided in the wiring groove, a circuit having particularly excellent adhesion can be obtained.

形成された金属微粒子層に必要に応じて平坦化処理を行ってもよい。
平坦化処理は、図2に示されるようにして行われる。図2は平坦化処理の概略を示す模式図であり、添字11は基板、12は絶縁膜、13は形成された金属微粒子層、14はバリアメタル層を示す。
The formed fine metal particle layer may be planarized as necessary.
The flattening process is performed as shown in FIG. FIG. 2 is a schematic diagram showing an outline of the flattening process. The subscript 11 is a substrate, 12 is an insulating film, 13 is a formed metal fine particle layer, and 14 is a barrier metal layer.

図2(1)に示されように、形成直後の金属微粒子層は、配線溝の上部および絶縁膜表面
に形成されている。この金属微粒子層が、図2(2)に示すように絶縁膜の上端面と研磨後
の導金属微粒子層の上端面が、水平、かつ平坦に一致するように平坦化処理が行われる。このような平坦化処理は、例えば、化学機械研磨(CMP)処理などによって行われる。
As shown in FIG. 2 (1), the metal fine particle layer immediately after formation is formed on the upper part of the wiring trench and on the surface of the insulating film. As shown in FIG. 2 (2), the metal fine particle layer is flattened so that the upper end surface of the insulating film and the upper end surface of the conductive metal fine particle layer after polishing are aligned horizontally and flatly. Such planarization processing is performed by, for example, chemical mechanical polishing (CMP) processing.

こうして回路形成後、回路表面にさらに別の絶縁膜を形成してもよい。絶縁膜の形成方法は、前記絶縁膜の形成方法と同様である。
この絶縁膜を形成した後、必要に応じてこの絶縁膜の所定の位置に、形成した回路と電気的に接続するためのスルーホール(接続溝)を設けてもよく、接続溝は、例えばドライエッチング等に形成され、通常1.5μm程度の径である。
After forming the circuit in this manner, another insulating film may be formed on the circuit surface. The method for forming the insulating film is the same as the method for forming the insulating film.
After forming this insulating film, if necessary, a through hole (connection groove) for electrical connection with the formed circuit may be provided at a predetermined position of this insulating film. It is formed by etching or the like and usually has a diameter of about 1.5 μm.

この後、必要に応じて、さらに絶縁膜(平坦化膜ともいう)を形成し、配線溝を形成し、さらに配線溝および接続溝に回路形成用塗料を塗布した後、再度別の絶縁膜を形成する一連の工程を繰り返すことによって多層の集積回路付基板を作製することができる。   After that, if necessary, an insulating film (also referred to as a flattening film) is formed, wiring grooves are formed, a circuit-forming paint is applied to the wiring grooves and connection grooves, and another insulating film is formed again. By repeating a series of steps to be formed, a multilayer integrated circuit-attached substrate can be manufactured.

回路付基板
本発明に係る回路付基板は、前記回路形成用塗料を用い、上記方法で製造される。
この回路付基板について以下に示す図面を参照しながら説明する。図3は本発明に係る回路付基板の一実施例を示す概略断面図である。図3中、添字21は基板、22は第1絶縁膜、23は配線層、24は第2絶縁膜を示す。
Circuit Board A circuit board according to the present invention is manufactured by the above method using the circuit forming paint.
The circuit board will be described with reference to the drawings shown below. FIG. 3 is a schematic sectional view showing an embodiment of a circuit board according to the present invention. In FIG. 3, the subscript 21 indicates a substrate, 22 indicates a first insulating film, 23 indicates a wiring layer, and 24 indicates a second insulating film.

本発明の回路付基板は、基板21上に第1絶縁膜22が積層され、この絶縁膜内に上記した方法によって金属微粒子からなる配線層23が形成され、さらに絶縁膜22および配線層上に第2絶縁膜24が形成されている。(これらを第1配線層という)
さらに第2絶縁膜24の上に第1配線層と同一の構成の第2配線層(図示せず)が形成されている。第1配線層と第2配線層はスルーホール(接続溝、図示せず)を通じて接続されている。同様にして第3配線層,,,,,第n配線層が形成されている。
また、本発明の多層の集積回路付基板では、上下各配線層はスルーホール(接続溝、図示せず)を通じて接続されている。
In the substrate with circuit of the present invention, the first insulating film 22 is laminated on the substrate 21, and the wiring layer 23 made of metal fine particles is formed in the insulating film by the method described above, and further on the insulating film 22 and the wiring layer A second insulating film 24 is formed. (These are called first wiring layers.)
Further, a second wiring layer (not shown) having the same configuration as the first wiring layer is formed on the second insulating film 24. The first wiring layer and the second wiring layer are connected through a through hole (connection groove, not shown). Similarly, a third wiring layer,..., N-th wiring layer is formed.
In the multilayer substrate with integrated circuit of the present invention, the upper and lower wiring layers are connected through through holes (connection grooves, not shown).

また、第1配線層は、平坦化膜(絶縁膜の1種)で平坦化されていてもよい。
上記の接続は、絶縁膜に例えばRIE(Reactive Ion Etching)法によるドライエッチングにより所望の径(通常約1.5μm)のスルーホール(接続溝)を設け、スパッタリ
ングにより接続することができる。また上層の回路を形成する際に、前記した回路の形成と同様に回路形成用塗料を塗布しながら超音波を照射して配線溝と接続溝に金属微粒子を緻密に堆積させることにより接続することもできる。
Further, the first wiring layer may be planarized with a planarizing film (a kind of insulating film).
For the above connection, a through hole (connection groove) having a desired diameter (usually about 1.5 μm) is formed in the insulating film by dry etching using, for example, RIE (Reactive Ion Etching) method, and can be connected by sputtering. In addition, when forming the upper layer circuit, as in the case of forming the circuit described above, the connection is made by depositing fine metal particles in the wiring groove and the connecting groove by applying ultrasonic waves while applying the circuit forming paint. You can also.

本発明の回路付基板は、前記回路形成用塗料を用いて形成されているので多価カルボン散化合物が回路中に残存することがなく、残存した場合でも微量かつ低分子であるため電子伝導性の良好な低抵抗値の回路付基板である。さらに、低温で加熱処理するので、耐熱性のない基板を用いる場合でも低温で金属微粒子が緻密に接合し低抵抗値の回路付基板が得られる。   Since the circuit-attached substrate of the present invention is formed using the circuit-forming paint, the polyvalent carboxylic compound does not remain in the circuit, and even if it remains, it is a small amount and low molecular weight, so This is a circuit board with a low resistance value. Further, since the heat treatment is performed at a low temperature, even when a substrate having no heat resistance is used, the metal fine particles are densely bonded at a low temperature, and a substrate with a circuit having a low resistance value is obtained.

実施例
以下、実施例により説明するが、本発明はこれらの実施例により限定されるものではない。
EXAMPLES Hereinafter, the present invention will be described with reference to examples, but the present invention is not limited to these examples.

調製例1
金属微粒子分散液の調製
実施例で用いた金属微粒子分散液の組成を表1に示す。
Preparation Example 1
Preparation of metal fine particle dispersion The composition of the metal fine particle dispersion used in the examples is shown in Table 1.

金属微粒子(S-1、S-2、S-3、S-4、S-5、S-6、S-7)の分散液は、以下の方法で調製した

純水100gに、あらかじめ表1に示した多価カルボン酸を、生成する金属微粒子に対して所定の重量比となるように加え、これに金属換算で濃度が10重量%となり、金属種が表1の重量比となるように硝酸銀、硝酸パラジウム、硝酸銅水溶液を加え、さらに硝酸銀、硝酸パラジウム、塩化銅の合計モル数と等モル数の硫酸第一鉄の水溶液を添加し、窒素雰囲気下で1時間攪拌して金属微粒子の分散液を得た。得られた分散液は遠心分離器により水洗して不純物を除去した後、水に分散させ、ついで表1に示した溶媒(4−ヒドロキシ−4−メチル−2−ペンタノン)を混合した後ロータリーエバポレーターにて水分を除去するとともに濃縮して表(1)に示す固形分濃度の金属微粒子分散液(S-1、S-2、S-3、S-4、S-5、S-6、S-7)を調製した。
Dispersions of metal fine particles (S-1, S-2, S-3, S-4, S-5, S-6, S-7) were prepared by the following method.
In 100 g of pure water, the polyvalent carboxylic acid shown in Table 1 is added in advance so as to have a predetermined weight ratio with respect to the fine metal particles to be produced. Add silver nitrate, palladium nitrate, and copper nitrate aqueous solution to a weight ratio of 1, and then add an aqueous solution of ferrous sulfate equivalent to the total number of moles of silver nitrate, palladium nitrate, and copper chloride under a nitrogen atmosphere. The mixture was stirred for 1 hour to obtain a dispersion of fine metal particles. The obtained dispersion was washed with water by a centrifugal separator to remove impurities, then dispersed in water, then mixed with the solvent shown in Table 1 (4-hydroxy-4-methyl-2-pentanone), and then a rotary evaporator. Remove the water and concentrate it in the metal fine particle dispersion (S-1, S-2, S-3, S-4, S-5, S-6, S) -7) was prepared.

Figure 2006173408
Figure 2006173408

調製例2
金属微粒子分散液の調製
比較例で用いた金属微粒子分散液の組成を表2に示す。
Preparation Example 2
Preparation of metal fine particle dispersion The composition of the metal fine particle dispersion used in Comparative Examples is shown in Table 2.

金属微粒子(R-1、R-2、R-3)の分散液は、以下の方法で調製した。
純水100gに、あらかじめ表2に示した安定剤を金属微粒子に対して所定の重量比となるように加え、これに金属換算で濃度が10重量%となるように硝酸銀水溶液を加え、さらに硝酸銀のモル数と等モル数の硫酸第一鉄の水溶液を添加し、窒素雰囲気下で1時間攪拌して金属微粒子の分散液を得た。得られた分散液は遠心分離器により水洗して不純物を除去した後、水に分散させ、ついで表2に示した溶媒(4−ヒドロキシ−4−メチル−2−ペンタノン)を混合した後ロータリーエバポレーターにて水分を除去するとともに濃縮して表2に示す固形分濃度の金属微粒子分散液(R-1、R-2、R-3)を調製した。
A dispersion of metal fine particles (R-1, R-2, R-3) was prepared by the following method.
A stabilizer shown in Table 2 is added to 100 g of pure water in advance so as to have a predetermined weight ratio with respect to the metal fine particles, and an aqueous silver nitrate solution is added thereto so that the concentration in terms of metal is 10% by weight. An aqueous solution of ferrous sulfate having the same number of moles as was added and stirred for 1 hour in a nitrogen atmosphere to obtain a dispersion of metal fine particles. The obtained dispersion was washed with water by a centrifugal separator to remove impurities, then dispersed in water, and then mixed with the solvent (4-hydroxy-4-methyl-2-pentanone) shown in Table 2 and then a rotary evaporator. After removing water and concentrating, metal fine particle dispersions (R-1, R-2, R-3) having solid content concentrations shown in Table 2 were prepared.

Figure 2006173408
Figure 2006173408

回路形成用塗料の調製(1)
上記で調製した各金属微粒子分散液(S-1、S-2、S-3、S-4、S-5、S-6、S-7)および金
属微粒子分散液(R-1、R-2、R-3)に、エタノール、4−ヒドロキシ−4−メチル−2−
ペンタノンおよびエチレングリコール・イソプロピルエーテルの混合溶媒(混合重量比:エタノール/4−ヒドロキシ−4−メチル−2−ペンタノン/エチレングリコール・イソプロピルエーテル=3/1/1)を加えて希釈し、各々濃度が0.5重量%の回路形成用塗布液(SC-1、SC-2、SC-3、SC-4、SC-5、SC-6、SC-7)および回路形成用塗布液(RC-1、RC-2、RC-3)を調製した。
回路形成用塗料の調製(2)
上記で調製した金属微粒子分散液(S-2、R-1)に、エタノール、4−ヒドロキシ−4−メチル−2−ペンタノンおよびエチレングリコール・イソプロピルエーテルの混合溶媒(混合重量比:エタノール/4−ヒドロキシ−4−メチル−2−ペンタノン/エチレングリコール・イソプロピルエーテル=3/1/1)を加えて希釈し、各々濃度が8.0重量%の回路形成用塗布液(SC-8)および回路形成用塗布液(RC-4)を調製した。
Preparation of paint for circuit formation (1)
Each metal fine particle dispersion (S-1, S-2, S-3, S-4, S-5, S-6, S-7) prepared above and metal fine particle dispersion (R-1, R- 2, R-3) to ethanol, 4-hydroxy-4-methyl-2-
Diluted by adding a mixed solvent of pentanone and ethylene glycol / isopropyl ether (mixing weight ratio: ethanol / 4-hydroxy-4-methyl-2-pentanone / ethylene glycol / isopropyl ether = 3/1/1). 0.5% by weight of circuit forming coating solution (SC-1, SC-2, SC-3, SC-4, SC-5, SC-6, SC-7) and circuit forming coating solution (RC-1) RC-2, RC-3) were prepared.
Preparation of circuit forming paint (2)
To the fine metal particle dispersion (S-2, R-1) prepared above, a mixed solvent of ethanol, 4-hydroxy-4-methyl-2-pentanone and ethylene glycol / isopropyl ether (mixing weight ratio: ethanol / 4- Hydroxy-4-methyl-2-pentanone / ethylene glycol isopropyl ether = 3/1/1) and diluted to form a circuit forming coating solution (SC-8) and a circuit forming each having a concentration of 8.0% by weight. Coating solution (RC-4) was prepared.

実施例1
[回路付基板の作成]
絶縁膜として、窒化ケイ素からなる絶縁膜A(厚さ0.2μm)の表面に、シリカから
なる絶縁膜B(厚さ0.4μm)が積層され、さらに、絶縁膜Bの表面に窒化ケイ素から
なる絶縁膜C(厚さ0.2μm)が順次形成されたシリコンウェーハー(8インチウェー
ハー)基板上にポジ型フォトレジストを塗布し、0.3μmのラインアンドスペースの露
光処理を行った。
Example 1
[Create circuit board]
As an insulating film, an insulating film B (thickness 0.4 μm) made of silica is laminated on the surface of an insulating film A (thickness 0.2 μm) made of silicon nitride, and further, an insulating film B is made of silicon nitride on the surface of the insulating film B. A positive photoresist was applied on a silicon wafer (8-inch wafer) substrate on which an insulating film C (thickness 0.2 μm) to be formed was sequentially formed, and a 0.3 μm line-and-space exposure process was performed.

次いでテトラメチルアンモニウムハイドライド(TMAH)の現像液で露光部分を除去した。次ぎに、CF4とCHF3の混合ガスを用いて、下層の絶縁膜にパターンを形成し、ついでO2プラズマによりレジストを除去し、幅(WC)が0.3μmで、深さ(DC)が0.5μm、アスペクト比D/WCが1.67の配線溝を形成した。 Subsequently, the exposed part was removed with a developer of tetramethylammonium hydride (TMAH). Next, a pattern is formed in the lower insulating film using a mixed gas of CF 4 and CHF 3 , and then the resist is removed by O 2 plasma. The width (W C ) is 0.3 μm and the depth (D C ) was 0.5 μm, and a wiring groove having an aspect ratio D / W C of 1.67 was formed.

ついで、配線溝を形成した基板に、先に調製した回路形成用分散液(SC-1)を室温にてスピンコートし、100℃で1時間乾燥した後、配線溝上端面を越えて僅かに堆積した金属微粒子層をCMP処理して平坦化し、窒素雰囲気下180℃で30分間キュアリングし、次ぎにCVD法により厚さ200nmのSiO2膜(絶縁膜)を形成して回路付基板(A)を得た。 Next, the circuit-forming dispersion liquid (SC-1) prepared above is spin-coated at room temperature on the substrate on which the wiring grooves are formed, dried at 100 ° C. for 1 hour, and then slightly deposited beyond the upper end surface of the wiring grooves. The metal fine particle layer is flattened by CMP treatment, cured at 180 ° C. for 30 minutes in a nitrogen atmosphere, and then a 200 nm thick SiO 2 film (insulating film) is formed by CVD to form a circuit board (A) Got.

得られた集積回路付基板(A)について、回路の平坦性、導通性および堆積粒子の緻密性を調べた。結果を表3に示す。
なお、表3における評価は以下のようにして行った。
(a)回路の平坦性
回路断面10点の走査型電子顕微鏡写真(SEM)により観察し、以下の基準で評価した
With respect to the obtained substrate with integrated circuit (A), the flatness of the circuit, the electrical conductivity and the denseness of the deposited particles were examined. The results are shown in Table 3.
The evaluation in Table 3 was performed as follows.
(A) Flatness of the circuit The circuit was observed with a scanning electron micrograph (SEM) of 10 circuit cross sections and evaluated according to the following criteria.

平坦である : ◎
ほぼ平坦である : ○
明らかに凹凸がある: ×
(b)導通性
実施例と同様にして絶縁膜を形成した後、シリコンウェーハー基板上にポジ型フォトレジストを塗布し、図4のような1本の0.3μmのラインとテスター用端子(TaおよびTb)のためレジスト部分の露光処理を行い、次いで、露光部分の除去し、CF4とCHF3
の混合ガスを用いて、下層の絶縁膜にパターンを形成し、ついでO2プラズマによりレジ
ストを除去し、幅(WC)が0.3μmで、深さ(DC)が0.6μm、アスペクト比D/WCが2の配線溝を形成した。両テスター用端子にテスターを接続して抵抗(Ta−Tb間)
値を測定した。
また、抵抗値測定のブランクとして、図4のRc-1とRc-2間の抵抗値を測定し、以下の基準により導通性を評価した。
Flat: ◎
Almost flat: ○
Clearly uneven: ×
(B) Conductivity After forming an insulating film in the same manner as in the example, a positive photoresist was applied on a silicon wafer substrate, and one 0.3 μm line and a tester terminal (Ta And Tb), the resist portion is exposed, and then the exposed portion is removed. CF 4 and CHF 3
A pattern is formed in the lower insulating film using a mixed gas of O 2 , and then the resist is removed by O 2 plasma, the width (W C ) is 0.3 μm, the depth (D C ) is 0.6 μm, and the aspect A wiring groove having a ratio D / W C of 2 was formed. Connect a tester to both tester terminals and connect the resistor (between Ta and Tb)
The value was measured.
Moreover, the resistance value between Rc-1 and Rc-2 of FIG. 4 was measured as a resistance value measurement blank, and the conductivity was evaluated according to the following criteria.

TaとTbとの間の抵抗値が、Rc-1−Rc-2間の抵抗値の10/1未満 : ◎
TaとTbとの間の抵抗値が、Rc-1−Rc-2間の抵抗値の100/3未満 : ○
TaとTbとの間の抵抗値が、Rc-1−Rc-2間の抵抗値の100/3以上 : △
(c)回路密度
集積回路形成用塗布液塗布し、キュアリング後の回路の断面をSEMで観察した。
The resistance value between Ta and Tb is less than 10/1 of the resistance value between R c-1 and R c-2 : ◎
The resistance value between Ta and Tb is less than 100/3 of the resistance value between R c-1 and R c-2 : ○
The resistance value between Ta and Tb is 100/3 or more of the resistance value between R c-1 and R c-2 : △
(C) Circuit density A coating solution for forming an integrated circuit was applied, and a cross section of the circuit after curing was observed with an SEM.

ホールが無く緻密な堆積 :◎
ホールが僅かにあるが緻密な堆積 :○
ホールが僅かにあり疎な堆積 :△
空洞が認められる :×
実施例2〜7
実施例1において、回路形成用塗料(SC-2〜SC-7)を用いた以外は同様にして、回路付基板(B)〜(G)を得た。得られた各回路付基板について、回路の平坦性、導通性および緻密性を調べた。結果を表3に示す。
Accurate deposition without holes: ◎
Dense deposition with few holes: ○
Slightly sparse deposition with holes: △
Cavity is recognized: ×
Examples 2-7
In Example 1, substrates with circuits (B) to (G) were obtained in the same manner except that the circuit-forming paints (SC-2 to SC-7) were used. About each obtained board | substrate with a circuit, the flatness of the circuit, electrical conductivity, and preciseness were investigated. The results are shown in Table 3.

実施例8
実施例1において、幅(WC)が0.3μmで、深さ(DC)が0.1μm、アスペクト比D/WCが0.33の配線溝を形成して回路を形成した以外は同様にして回路付基板(H
)を得た。得られた回路付基板(H)について、回路の平坦性、導通性および緻密性を調べた。結果を表3に示す。
Example 8
In Example 1, except that the circuit was formed by forming a wiring groove having a width (W C ) of 0.3 μm, a depth (D C ) of 0.1 μm, and an aspect ratio D / W C of 0.33. Similarly, circuit board (H
) About the obtained board | substrate with a circuit (H), the flatness of the circuit, electrical conductivity, and denseness were investigated. The results are shown in Table 3.

実施例9
実施例1において、幅(WC)が0.3μmで、深さ(DC)が0.8μm、アスペクト比D/WCが2.67の配線溝を形成して回路を形成した以外は同様にして回路付基板(I
)を得た。得られた回路付基板(I)について、回路の平坦性、導通性および緻密性を調べた。結果を表3に示す。
Example 9
In Example 1, a circuit was formed by forming a wiring groove having a width (W C ) of 0.3 μm, a depth (D C ) of 0.8 μm, and an aspect ratio D / W C of 2.67. Similarly, a circuit board (I
) About the obtained board | substrate (I) with a circuit, the flatness of the circuit, the electrical conductivity, and the denseness were investigated. The results are shown in Table 3.

実施例10
実施例1において、100℃でキュアリングした以外は同様にして回路付基板(J)を得た。得られた回路付基板(J)について、回路の平坦性、導通性および緻密性を調べた。結果を表3に示す。
Example 10
A substrate with circuit (J) was obtained in the same manner as in Example 1 except that it was cured at 100 ° C. About the obtained board | substrate with a circuit (J), the flatness of the circuit, the electrical conductivity, and the denseness were investigated. The results are shown in Table 3.

比較例1
実施例1において、回路形成用塗料(RC-1)を用いた以外は同様にして、回路付基板
(L)を得た。得られた回路付基板(L)について、回路の平坦性、導通性および緻密性を調べた。結果を表3に示す。
Comparative Example 1
A substrate with circuit (L) was obtained in the same manner as in Example 1, except that the circuit-forming paint (RC-1) was used. About the obtained board | substrate with a circuit (L), the flatness of the circuit, electrical conductivity, and preciseness were investigated. The results are shown in Table 3.

比較例2
実施例1において、回路形成用塗料(RC-2)を用いた以外は同様にして、回路付基板(M)を得た。得られた回路付基板(M)について、回路の平坦性、導通性および緻密性を調べた。結果を表3に示す。
Comparative Example 2
A substrate with circuit (M) was obtained in the same manner as in Example 1, except that the circuit forming paint (RC-2) was used. With respect to the obtained substrate with circuit (M), the flatness, continuity and denseness of the circuit were examined. The results are shown in Table 3.

比較例3
実施例1において、回路形成用塗料(RC-3)を用いた以外は同様にして、回路付基板(N)を得た。得られた回路付基板(N)について、回路の平坦性、導通性および緻密性を調べた。結果を表3に示す。
Comparative Example 3
A substrate with circuit (N) was obtained in the same manner as in Example 1, except that the circuit-forming paint (RC-3) was used. With respect to the obtained substrate with circuit (N), the flatness, continuity and denseness of the circuit were examined. The results are shown in Table 3.

比較例4
比較例1において、400℃でキュアリングした以外は同様にして回路付基板(O)を得た。得られた回路付基板(O)について、回路の平坦性、導通性および緻密性を調べた。結果を表3に示す。
Comparative Example 4
A substrate with circuit (O) was obtained in the same manner as in Comparative Example 1 except that it was cured at 400 ° C. With respect to the obtained substrate with circuit (O), the flatness, continuity and denseness of the circuit were examined. The results are shown in Table 3.

Figure 2006173408
Figure 2006173408

実施例11(樹脂基材の回路形成、評価)
樹脂製基板(材質PET、厚さ3mm、大きさ10cm×10cm)上に、回路形成用塗料(SC-8)を室温にて、インクジェット法で塗布し、乾燥し、ついで窒素雰囲気下1
20℃で30分間キュアリングし、厚さ0.5μm、幅50μm、長さ50mmの回路付基板(K)を得た。得られた回路付基板(K)について、回路の平坦性、導通性および緻密性を調べた。結果を表4に示す。
Example 11 (Circuit formation and evaluation of resin base material)
On a resin substrate (material PET, thickness 3 mm, size 10 cm × 10 cm), a circuit-forming paint (SC-8) is applied at room temperature by an inkjet method, dried, and then in a nitrogen atmosphere 1
Curing was performed at 20 ° C. for 30 minutes to obtain a circuit board (K) having a thickness of 0.5 μm, a width of 50 μm, and a length of 50 mm. With respect to the obtained substrate with circuit (K), the flatness, continuity, and denseness of the circuit were examined. The results are shown in Table 4.

導通性の評価
上記で得られた回路両端に抵抗率計を接続して抵抗値を測定した。
結果を併せて表4に示す。
Evaluation of conductivity The resistivity was measured by connecting a resistivity meter to both ends of the circuit obtained above.
The results are also shown in Table 4.

比較例5
実施例11において、回路形成用塗料(SC-8)の代わりに回路形成用塗料(RC-4)を用いた以外は同様にして回路付基板(P)を得た。得られた回路付基板(P)について、回路の平坦性、導通性および緻密性を調べた。結果を表4に示す。
Comparative Example 5
A substrate with circuit (P) was obtained in the same manner as in Example 11 except that the circuit forming paint (RC-4) was used instead of the circuit forming paint (SC-8). About the obtained board | substrate (P) with a circuit, the flatness of the circuit, the electroconductivity, and the denseness were investigated. The results are shown in Table 4.

また、導通性は実施例11と同様にして評価した。結果をあわせて表4に示す。   The electrical conductivity was evaluated in the same manner as in Example 11. The results are shown in Table 4.

Figure 2006173408
Figure 2006173408

本発明で使用される配線溝付基板の概略断面図を示す。The schematic sectional drawing of the board | substrate with a wiring groove | channel used by this invention is shown. 平坦化処理の概略模式図を示す。The schematic diagram of a planarization process is shown. 本発明に係る回路付基板の概略断面図を示す。The schematic sectional drawing of the board | substrate with a circuit which concerns on this invention is shown. 実施例における評価用のレジスト露光処理の模式図を示す。The schematic diagram of the resist exposure process for evaluation in an Example is shown. 半導体集積回路の概略断面図を示す。1 is a schematic cross-sectional view of a semiconductor integrated circuit.

符号の説明Explanation of symbols

1・・・基板
2・・・絶縁膜
3・・・配線溝
11・・基板
12・・絶縁膜
13・・金属微粒子層
14・・バリアメタル層
21・・基板
22・・第1絶縁膜
23・・配線層
24・・第2絶縁膜
31・・基板
32・・第1絶縁膜
33・・第1配線層
34・・層間絶縁膜
35・・シリカ絶縁膜(平坦化膜)
36・・第2絶縁膜

DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... Insulating film 3 ... Wiring trench 11 ... Substrate 12 ... Insulating film 13 ... Metal fine particle layer 14 ... Barrier metal layer 21 ... Substrate 22 ... First insulating film 23 · · Wiring layer 24 · · Second insulating film 31 · · Substrate 32 · · First insulating film 33 · · First wiring layer 34 · · Interlayer insulating film 35 · · Silica insulating film (flattening film)
36 .. Second insulating film

Claims (11)

基板上に、
金属微粒子と、多価カルボン酸化合物と、沸点200℃以下の有機溶媒とを含み、多価カルボン酸化合物の重量(WS)と前記金属微粒子の重量(WM)との比(WS)/(WM)が0.001〜0.2の範囲にある回路形成用塗料を、
塗布したのち、200℃未満の温度で加熱処理することで、回路を形成することを特徴とする回路付基板の製造方法。
On the board
A ratio (W S ) of the weight (W S ) of the polyvalent carboxylic acid compound and the weight (W M ) of the metal fine particles, comprising a metal fine particle, a polyvalent carboxylic acid compound, and an organic solvent having a boiling point of 200 ° C. or less. / (W M ) is a circuit forming paint having a range of 0.001 to 0.2,
A method of manufacturing a substrate with circuit, wherein the circuit is formed by applying heat treatment at a temperature of less than 200 ° C. after coating.
前記金属微粒子を構成する金属が、Ag、Au、Cu、Rh、In、Ru、Pd、Pt、Fe、
Ni、Co、Sn、Ti、In、Al、Ta、SbおよびWからなる群から選ばれる少なくとも1
種以上であることを特徴とする請求項1に記載の製造方法。
The metal constituting the fine metal particles is Ag, Au, Cu, Rh, In, Ru, Pd, Pt, Fe,
At least one selected from the group consisting of Ni, Co, Sn, Ti, In, Al, Ta, Sb and W
The production method according to claim 1, wherein the production method is a seed or more.
回路形成用塗料が、あらかじめ後述する多価カルボン酸化合物が溶解した溶液に、金属塩水溶液と混合し、必要に応じて還元剤を添加して、金属塩の還元を行なったのち、有機溶媒置換して、金属微粒子を調製したものであることを特徴とする請求項1に記載の製造方法。   The circuit-forming paint is mixed with a metal salt aqueous solution in a solution in which a polyvalent carboxylic acid compound described later is dissolved in advance, and if necessary, a reducing agent is added to reduce the metal salt. The method according to claim 1, wherein metal fine particles are prepared. 基材が、樹脂製基板、樹脂製フィルム、低温シリコン基板であることを特徴とする請求項1に記載の製造方法。   The manufacturing method according to claim 1, wherein the base material is a resin substrate, a resin film, or a low temperature silicon substrate. 基材上に配線溝(ライン)が形成され、配線溝に回路形成用塗料を塗布することを特徴とする請求項1に記載の製造方法。   The manufacturing method according to claim 1, wherein a wiring groove (line) is formed on the substrate, and a circuit forming paint is applied to the wiring groove. 前記金属微粒子の平均粒子径が、配線溝の幅の70%以下であり、かつ1〜50nmの範囲にあることを特徴とする請求項5に記載の回路付基板の製造方法。   6. The method for manufacturing a circuit board according to claim 5, wherein an average particle diameter of the metal fine particles is 70% or less of a width of the wiring groove and is in a range of 1 to 50 nm. 前記ラインの幅(WL)とライン間の間隔(スペース、DL)との比(WL/DL)が0.05〜10の範囲にあることを特徴とする請求項5または6に記載の回路付基板の製造方法。 The ratio (W L / D L ) between the width (W L ) of the line and the distance (space, D L ) between the lines is in the range of 0.05 to 10, according to claim 5 or 6 The manufacturing method of the board | substrate with a description. 前記配線溝の深さ(Dc)が0.05〜10μmの範囲にあることを特徴とする請求項
5〜7のいずれかに記載の回路付基板の製造方法。
8. The method for manufacturing a circuit board according to claim 5, wherein a depth (D c ) of the wiring groove is in a range of 0.05 to 10 μm. 9.
前記ライン(WL)と深さ(Dc)との比(Dc/WL)が0.01〜10の範囲にあるこ
とを特徴とする請求項8に記載の回路付基板の製造方法。
9. The method for manufacturing a circuit board according to claim 8, wherein a ratio (D c / W L ) of the line (W L ) to the depth (D c ) is in a range of 0.01 to 10. 10. .
超音波を照射しながら、配線溝に塗料を塗布することを特徴とする請求項5に記載の回路付基板の製造方法。   6. The method for manufacturing a circuit board according to claim 5, wherein a coating material is applied to the wiring groove while irradiating ultrasonic waves. 請求項1〜10のいずれかに記載の製造方法で得られてなる回路付基板。

The board | substrate with a circuit obtained by the manufacturing method in any one of Claims 1-10.

JP2004364956A 2004-12-16 2004-12-16 Manufacturing method of circuit board and circuit board obtained by the method Pending JP2006173408A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004364956A JP2006173408A (en) 2004-12-16 2004-12-16 Manufacturing method of circuit board and circuit board obtained by the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004364956A JP2006173408A (en) 2004-12-16 2004-12-16 Manufacturing method of circuit board and circuit board obtained by the method

Publications (1)

Publication Number Publication Date
JP2006173408A true JP2006173408A (en) 2006-06-29

Family

ID=36673812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004364956A Pending JP2006173408A (en) 2004-12-16 2004-12-16 Manufacturing method of circuit board and circuit board obtained by the method

Country Status (1)

Country Link
JP (1) JP2006173408A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016360A (en) * 2006-07-07 2008-01-24 Nippon Shokubai Co Ltd Manufacturing method of conductive metal coating
JP2008072052A (en) * 2006-09-15 2008-03-27 Osaka Univ Method for sintering metal nanoparticles and method for forming wiring on a substrate using the sintering method
JP2008251814A (en) * 2007-03-30 2008-10-16 Nec Lcd Technologies Ltd Method for forming embedded wiring, display device substrate, and display device having the substrate
JP2009170907A (en) * 2008-01-14 2009-07-30 Xerox Corp Method for removing stabilizers from metal nanoparticles using destabilizing agents
JP2010515618A (en) * 2007-01-12 2010-05-13 エアバス・オペレーションズ・ゲーエムベーハー Aircraft seat mounting rail or aircraft seat stud bolt coating
JP2011100573A (en) * 2009-11-04 2011-05-19 Kyoto Elex Kk Thermosetting conductive paste composition
WO2013077448A1 (en) * 2011-11-24 2013-05-30 昭和電工株式会社 Conductive-pattern formation method and composition for forming conductive pattern via light exposure or microwave heating
WO2013077447A1 (en) * 2011-11-24 2013-05-30 昭和電工株式会社 Conductive-pattern formation method and composition for forming conductive pattern via light exposure or microwave heating
JP2016040407A (en) * 2014-08-13 2016-03-24 Jsr株式会社 Composition for copper film formation, copper film, circuit board, semiconductor package, and electronic apparatus
WO2018147469A1 (en) 2017-02-13 2018-08-16 富士フイルム株式会社 Ink composition, ink set, image recording method, and recorded matter
CN110021461A (en) * 2019-03-06 2019-07-16 苏州蓝沛光电科技有限公司 The production method of transparent conductive film structure

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302819A (en) * 1991-03-29 1992-10-26 Sony Corp Magnetic recording medium
JPH10188681A (en) * 1996-09-26 1998-07-21 Catalysts & Chem Ind Co Ltd Transparent-conductive-film forming application liquid, base material with transparent conductive film, its manufacture, and display device
WO2001084610A1 (en) * 2000-05-02 2001-11-08 Catalysts & Chemicals Industries Co., Ltd. Method of manufacturing integrated circuit, and substrate with integrated circuit formed by the method of manufacturing integrated circuit
JP2002205352A (en) * 2001-01-11 2002-07-23 Catalysts & Chem Ind Co Ltd Substrate with transparent conductive film and display device
JP2002294301A (en) * 2001-03-30 2002-10-09 Catalysts & Chem Ind Co Ltd Metal fine particles, a method for producing the fine particles, a coating liquid for forming a transparent conductive film containing the fine particles, a substrate with a transparent conductive film, and a display device
JP2003073583A (en) * 2001-08-31 2003-03-12 Catalysts & Chem Ind Co Ltd Method for producing coating liquid for forming transparent conductive film, base material with transparent conductive film, display device
JP2003105268A (en) * 2001-09-28 2003-04-09 Catalysts & Chem Ind Co Ltd Coating solution for forming transparent film, substrate with transparent conductive film, display device
JP2003308729A (en) * 2002-04-12 2003-10-31 Fujikura Kasei Co Ltd Conductive composition, conductive film and its formation method
JP2004083812A (en) * 2002-08-28 2004-03-18 Catalysts & Chem Ind Co Ltd Coating liquid for forming transparent film, substrate with transparent film, display device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302819A (en) * 1991-03-29 1992-10-26 Sony Corp Magnetic recording medium
JPH10188681A (en) * 1996-09-26 1998-07-21 Catalysts & Chem Ind Co Ltd Transparent-conductive-film forming application liquid, base material with transparent conductive film, its manufacture, and display device
WO2001084610A1 (en) * 2000-05-02 2001-11-08 Catalysts & Chemicals Industries Co., Ltd. Method of manufacturing integrated circuit, and substrate with integrated circuit formed by the method of manufacturing integrated circuit
JP2002205352A (en) * 2001-01-11 2002-07-23 Catalysts & Chem Ind Co Ltd Substrate with transparent conductive film and display device
JP2002294301A (en) * 2001-03-30 2002-10-09 Catalysts & Chem Ind Co Ltd Metal fine particles, a method for producing the fine particles, a coating liquid for forming a transparent conductive film containing the fine particles, a substrate with a transparent conductive film, and a display device
JP2003073583A (en) * 2001-08-31 2003-03-12 Catalysts & Chem Ind Co Ltd Method for producing coating liquid for forming transparent conductive film, base material with transparent conductive film, display device
JP2003105268A (en) * 2001-09-28 2003-04-09 Catalysts & Chem Ind Co Ltd Coating solution for forming transparent film, substrate with transparent conductive film, display device
JP2003308729A (en) * 2002-04-12 2003-10-31 Fujikura Kasei Co Ltd Conductive composition, conductive film and its formation method
JP2004083812A (en) * 2002-08-28 2004-03-18 Catalysts & Chem Ind Co Ltd Coating liquid for forming transparent film, substrate with transparent film, display device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016360A (en) * 2006-07-07 2008-01-24 Nippon Shokubai Co Ltd Manufacturing method of conductive metal coating
JP2008072052A (en) * 2006-09-15 2008-03-27 Osaka Univ Method for sintering metal nanoparticles and method for forming wiring on a substrate using the sintering method
JP2010515618A (en) * 2007-01-12 2010-05-13 エアバス・オペレーションズ・ゲーエムベーハー Aircraft seat mounting rail or aircraft seat stud bolt coating
JP2008251814A (en) * 2007-03-30 2008-10-16 Nec Lcd Technologies Ltd Method for forming embedded wiring, display device substrate, and display device having the substrate
JP2009170907A (en) * 2008-01-14 2009-07-30 Xerox Corp Method for removing stabilizers from metal nanoparticles using destabilizing agents
JP2011100573A (en) * 2009-11-04 2011-05-19 Kyoto Elex Kk Thermosetting conductive paste composition
WO2013077448A1 (en) * 2011-11-24 2013-05-30 昭和電工株式会社 Conductive-pattern formation method and composition for forming conductive pattern via light exposure or microwave heating
WO2013077447A1 (en) * 2011-11-24 2013-05-30 昭和電工株式会社 Conductive-pattern formation method and composition for forming conductive pattern via light exposure or microwave heating
US9318243B2 (en) 2011-11-24 2016-04-19 Showa Denko K.K. Conductive-pattern forming method and composition for forming conductive pattern by photo irradiation or microwave heating
JP2016040407A (en) * 2014-08-13 2016-03-24 Jsr株式会社 Composition for copper film formation, copper film, circuit board, semiconductor package, and electronic apparatus
WO2018147469A1 (en) 2017-02-13 2018-08-16 富士フイルム株式会社 Ink composition, ink set, image recording method, and recorded matter
CN110021461A (en) * 2019-03-06 2019-07-16 苏州蓝沛光电科技有限公司 The production method of transparent conductive film structure
CN110021461B (en) * 2019-03-06 2020-05-12 苏州蓝沛光电科技有限公司 Method for manufacturing transparent conductive film structure

Similar Documents

Publication Publication Date Title
CN100397612C (en) Interconnect structures containing conductive electrolessly deposited etch stop layers, liner layers, and via plugs
JP4362170B2 (en) Silver ultrafine particle independent dispersion
KR101679434B1 (en) Method of preparing an electrical insulation film and application for the metallization of through-vias
JP4894266B2 (en) Conductive powder surface treatment method, conductive powder and conductive paste
JP3764349B2 (en) Method of forming an alternative conductive metal film for plating using metal fine particle dispersion
JP5235669B2 (en) Electroplating composition for coating substrate surface with metal
US7625814B2 (en) Filling deep features with conductors in semiconductor manufacturing
US7476974B2 (en) Method to fabricate interconnect structures
JP4578755B2 (en) Integrated circuit manufacturing method
JP6474410B2 (en) Copper electrodeposition bath containing electrochemically inert cations
JP2006173408A (en) Manufacturing method of circuit board and circuit board obtained by the method
JP2007019506A (en) Semiconductor substrate cleaning liquid composition, method for manufacturing the cleaning liquid composition, method for cleaning a semiconductor substrate using the cleaning liquid composition, and method for manufacturing a semiconductor element including the cleaning method
CN101640979A (en) Manufacturing method of conducting circuit
WO2006112202A1 (en) Semiconductor device and process for producing the same
WO2016096390A1 (en) Trench pattern wet chemical copper metal filling using a hard mask structure
JP2011077177A (en) Conductor paste for hole filling, substrate with hole filled with conductor, method of manufacturing substrate with hole filled with conductor, circuit substrate, electronic component, and semiconductor package
CN1321439C (en) Electroless plating method for copper wire
JP4952332B2 (en) CAPACITOR LAYER FORMING MATERIAL, MANUFACTURING METHOD THEREOF, AND PRINTED WIRING BOARD
JP2003273041A (en) Manufacturing method of integrated circuit and substrate with integrated circuit formed by the manufacturing method
JP2006041514A (en) Slurry composition and method for chemical mechanical polishing copper integrated with tungsten-based barrier metal
JP3488193B2 (en) Copper thin film plating method
JP2014143225A (en) Method of manufacturing semiconductor device, and semiconductor device
JP4202016B2 (en) Method for preparing an electroplating bath and associated copper plating process
JP2006120664A (en) Method for manufacturing semiconductor device
JP4064595B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100816

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110215