[go: up one dir, main page]

JP2006173343A - Plasma CVD apparatus and electrode for CVD apparatus - Google Patents

Plasma CVD apparatus and electrode for CVD apparatus Download PDF

Info

Publication number
JP2006173343A
JP2006173343A JP2004363437A JP2004363437A JP2006173343A JP 2006173343 A JP2006173343 A JP 2006173343A JP 2004363437 A JP2004363437 A JP 2004363437A JP 2004363437 A JP2004363437 A JP 2004363437A JP 2006173343 A JP2006173343 A JP 2006173343A
Authority
JP
Japan
Prior art keywords
electrode
processing chamber
cvd apparatus
thin film
plasma cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004363437A
Other languages
Japanese (ja)
Inventor
Koichi Yamaho
公一 山舗
Takashi Tsukamoto
剛史 塚本
Tetsuo Kikuchi
哲郎 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004363437A priority Critical patent/JP2006173343A/en
Publication of JP2006173343A publication Critical patent/JP2006173343A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】上部電極に付着した薄膜を上部電極から剥がれにくくして、処理室の内部におけるパーティクルの発生を可及的に抑止する。
【解決手段】処理室1と、処理室1の内部に原料ガスを供給する原料ガス供給部と、処理室1の内部で互いに対向配置された第1電極2及び第2電極3とを備え、第1電極2及び第2電極3の間にプラズマを発生させて、処理室1の内部に供給された原料ガスを励起することにより、第2電極3の第1基板2側に配置された処理基板4の表面に薄膜を成膜するプラズマCVD装置であって、第1電極2は、第2電極3側の表面が全面に亘って粗面(表面粗さRaが0.5μm以上且つ40μm未満)に形成されている。
【選択図】図1
A thin film adhering to an upper electrode is prevented from peeling off from the upper electrode, and generation of particles in a processing chamber is suppressed as much as possible.
A processing chamber, a source gas supply unit that supplies a source gas to the inside of the processing chamber, and a first electrode and a second electrode that are disposed to face each other inside the processing chamber are provided. The processing disposed on the first substrate 2 side of the second electrode 3 by generating plasma between the first electrode 2 and the second electrode 3 and exciting the source gas supplied into the processing chamber 1. In the plasma CVD apparatus for forming a thin film on the surface of the substrate 4, the first electrode 2 has a rough surface over the entire surface on the second electrode 3 side (surface roughness Ra is 0.5 μm or more and less than 40 μm). ).
[Selection] Figure 1

Description

本発明は、プラズマCVD装置及びCVD装置用電極に関するものである。   The present invention relates to a plasma CVD apparatus and an electrode for a CVD apparatus.

液晶表示装置等のスイッチング素子として使用される薄膜トランジスタを構成するアモルファスシリコン膜、窒化シリコン膜等のケイ素系の薄膜は、CVD(Chemical Vapor Deposition)法により好適に成膜される。   Silicon-based thin films such as an amorphous silicon film and a silicon nitride film constituting a thin film transistor used as a switching element in a liquid crystal display device or the like are preferably formed by a CVD (Chemical Vapor Deposition) method.

このCVD法に用いられる成膜装置としては、プラズマCVD装置がよく知られている。   As a film forming apparatus used for this CVD method, a plasma CVD apparatus is well known.

例えば、平行平板型のプラズマCVD装置では、処理室の内部に設けられた一対の平行平板電極を有し、上記平行平板電極の一方を接地された下部電極とし、他方を高周波電源に接続された上部電極としている。そして、この上部電極に高周波電力を印加すると共に、両電極間に原料ガスを供給して、両電極間に形成したプラズマによって原料ガスを励起して成膜物質を生成させ、上記下部電極上に載置されたガラス基板の表面に薄膜を堆積させるようになっている。   For example, a parallel plate type plasma CVD apparatus has a pair of parallel plate electrodes provided inside a processing chamber, one of the parallel plate electrodes is a grounded lower electrode, and the other is connected to a high frequency power source. The upper electrode is used. A high-frequency power is applied to the upper electrode, a source gas is supplied between both electrodes, and a source gas is excited by plasma formed between the two electrodes to generate a film-forming substance, on the lower electrode. A thin film is deposited on the surface of the placed glass substrate.

特許文献1には、上記上部電極に対応するカソード電極の中央部分の表面に波状の凹凸を設けることにより、プラズマを電極の全面に一様な強さで発生させ、大面積の基板の表面に均一に膜質の良好な薄膜を形成することができる高周波プラズマCVD装置が記載されている。   In Patent Document 1, plasma is generated on the entire surface of the electrode with uniform intensity by providing a wavy unevenness on the surface of the central portion of the cathode electrode corresponding to the upper electrode, and on the surface of a large area substrate. A high-frequency plasma CVD apparatus capable of uniformly forming a thin film with good film quality is described.

ところで、プラズマCVD装置において、薄膜は、処理室の内部に保持されたガラス基板の表面に成膜されるだけでなく、上部電極の表面にも成膜されてしまう。この上部電極の表面に形成された余分な薄膜は、その電極表面から剥離した後、処理室の内部に飛散する恐れがある。例えば、その飛散物が上記ガラス基板にパーティクル(浮遊塵埃)として付着すると、そのガラス基板は不良となる恐れがある。   By the way, in the plasma CVD apparatus, the thin film is formed not only on the surface of the glass substrate held inside the processing chamber but also on the surface of the upper electrode. The excess thin film formed on the surface of the upper electrode may be scattered from the surface of the electrode and then scattered inside the processing chamber. For example, if the scattered matter adheres to the glass substrate as particles (floating dust), the glass substrate may be defective.

そこで、ガラス基板を所定枚数、成膜処理する毎に、処理室の内部に、例えば、NF3ガスを導入して、上記余分な薄膜を除去するセルフクリーニングを行うことも知られている。具体的には、上記両電極間に形成するプラズマを用いてNF3ガスを分解して、活性なフッ素ラジカルを生じさせ、そのフッ素ラジカルによって、上部電極の表面に付着している例えばケイ素系の薄膜をエッチング除去する。 Accordingly, it is also known that, every time a predetermined number of glass substrates are formed, self-cleaning is performed to remove the excess thin film by introducing, for example, NF 3 gas into the processing chamber. Specifically, NF 3 gas is decomposed using the plasma formed between the two electrodes to generate active fluorine radicals, and the fluorine radicals adhere to the surface of the upper electrode, for example, silicon-based The thin film is removed by etching.

しかしながら、上記のような定期的なセルフクリーニングを行うだけでは、セルフクリーニングを行った後の成膜処理の回数が増加すると、上記上部電極に成膜された薄膜がガラス基板の表面に落下して、パーティクルとなることが避けられない。   However, if only the periodic self-cleaning as described above is performed and the number of film forming processes after the self-cleaning is increased, the thin film formed on the upper electrode falls on the surface of the glass substrate. Inevitably becoming particles.

これに対して、成膜処理を1回行う毎にセルフクリーニングを行えば、確実にパーティクルの発生を低減することができるが、成膜に係る製造コストが高くなり、液晶表示装置等の製造においては、非現実的である。   On the other hand, if the self-cleaning is performed every time the film forming process is performed, the generation of particles can be surely reduced, but the manufacturing cost for the film forming becomes high, and the liquid crystal display device is manufactured. Is unrealistic.

そこで、特許文献2には、反応室(処理室)の構成部品に一部あるいは全部品材料の表面処理として、ブラスト処理による粗化、あるいは多数の気孔を有するポーラスなメッキを施すことにより、連続して膜堆積してもパーティクルの発生が少なくすることができるプラズマCVD装置が記載されている。   Therefore, Patent Document 2 discloses that a continuous or rough surface by blasting or porous plating having a large number of pores is applied to the components of the reaction chamber (processing chamber) as a surface treatment of a part or all of the components. Thus, a plasma CVD apparatus is described in which the generation of particles can be reduced even when a film is deposited.

また、特許文献3には、CVDによる堆積層が剥離して生じるダスト(パーティクル)の量を低減するために、プラズマCVD装置用の電極板の表面をブラスト処理又は溶射により、表面粗さが最大高さ(Rmax)において40〜100μmとすると記載されている。   Further, in Patent Document 3, the surface roughness of the electrode plate for plasma CVD apparatus is maximized by blasting or spraying in order to reduce the amount of dust (particles) generated by peeling off the deposited layer by CVD. It is described that the height (Rmax) is 40 to 100 μm.

さらに、特許文献4には、パーティクル、コンタミネーション等の発生が殆ど起こらなくするために、反応ガス整流用の多数の小径孔を有する電極板において、小径孔内壁の表面粗さRaを0.01〜5μmの範囲に仕上げると記載されている。
特開平6−5522号公報 特開平7−201742号公報 特開平11−181570号公報 特開平11−104950号公報
Furthermore, in Patent Document 4, in order to prevent generation of particles, contamination, and the like, the surface roughness Ra of the inner wall of the small diameter hole is 0.01% in the electrode plate having a large number of small diameter holes for reaction gas rectification. It is described as finishing in the range of ˜5 μm.
JP-A-6-5522 JP-A-7-201742 Japanese Patent Laid-Open No. 11-181570 JP-A-11-104950

しかしながら、上記のように上部電極の表面を粗面にするだけでは、パーティクルの発生が低減できるとは限らない。   However, it is not always possible to reduce the generation of particles just by making the surface of the upper electrode rough as described above.

具体的に、特許文献2には、粗化(表面粗さ)の程度が記載されておらず、上部電極の表面粗さを規定しないと、電極表面とその電極表面に堆積する薄膜との密着性を保証することができず、パーティクルの発生が低減できるとは限らない。   Specifically, Patent Document 2 does not describe the degree of roughening (surface roughness), and unless the surface roughness of the upper electrode is defined, the adhesion between the electrode surface and the thin film deposited on the electrode surface Therefore, it is not always possible to guarantee the property and the generation of particles cannot be reduced.

また、特許文献3には、表面粗さが最大高さ値(Rmax)で規定されているので、電極表面とその電極表面に堆積する、例えば、1μm程度の薄膜との密着性を保証することができず、パーティクルの発生が低減できるとは限らない。   Further, in Patent Document 3, since the surface roughness is defined by the maximum height value (Rmax), the adhesion between the electrode surface and a thin film of about 1 μm, for example, deposited on the electrode surface is ensured. It is not always possible to reduce the generation of particles.

さらに、上記特許文献1のように、上部電極の中央部分の表面に対し、比較的ピッチ及び深さが大きい凹凸形状を形成するだけでは、上部電極の全面に付着する余分な薄膜を剥がれにくくすることは困難である。   Furthermore, as in Patent Document 1, it is difficult to peel off an excessive thin film adhering to the entire surface of the upper electrode only by forming an uneven shape having a relatively large pitch and depth on the surface of the central portion of the upper electrode. It is difficult.

本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、上部電極に付着した薄膜を上部電極から剥がれにくくして、処理室の内部におけるパーティクルの発生を可及的に抑止することにある。   The present invention has been made in view of such a point, and the object of the present invention is to make it difficult for the thin film attached to the upper electrode to peel off from the upper electrode, and to generate particles inside the processing chamber as much as possible. It is to deter.

本発明は、第1電極(上部電極)の第2電極(下部電極)側の表面が全面に亘って粗面に形成されるようにしたものである。   In the present invention, the surface of the first electrode (upper electrode) on the second electrode (lower electrode) side is formed to be a rough surface over the entire surface.

具体的に本発明に係るプラズマCVD装置は、処理室と、上記処理室の内部に原料ガスを供給する原料ガス供給部と、上記処理室の内部で互いに対向配置された第1電極及び第2電極とを備え、上記第1電極及び第2電極の間にプラズマを発生させて、上記処理室の内部に供給された原料ガスを励起することにより、上記第2電極の上記第1基板側に配置された基板の表面に薄膜を成膜するプラズマCVD装置であって、上記第1電極は、上記第2電極側の表面が全面に亘って粗面に形成されていることを特徴とする。   Specifically, a plasma CVD apparatus according to the present invention includes a processing chamber, a source gas supply unit that supplies a source gas to the inside of the processing chamber, a first electrode and a second electrode that are opposed to each other inside the processing chamber. And generating plasma between the first electrode and the second electrode to excite the source gas supplied to the inside of the processing chamber, thereby bringing the second electrode toward the first substrate. In the plasma CVD apparatus for forming a thin film on the surface of the substrate disposed, the first electrode has a rough surface over the entire surface on the second electrode side.

上記の構成によれば、薄膜が基板の表面だけでなく、第1電極の第2電極側の表面にも成膜されたとしても、その第1電極の第2電極側の表面が全面に亘って粗面に形成されているので、その成膜された薄膜と第1電極の表面との接触面積が増え、その薄膜の密着性が高まることになる。   According to the above configuration, even if the thin film is formed not only on the surface of the substrate but also on the surface on the second electrode side of the first electrode, the surface on the second electrode side of the first electrode covers the entire surface. Therefore, the contact area between the formed thin film and the surface of the first electrode is increased, and the adhesion of the thin film is increased.

そのため、第1電極の第2電極側の表面に付着した薄膜が剥がれ難くなり、その薄膜が基板の表面に落下してパーティクルとなることが抑止される。   For this reason, the thin film attached to the surface of the first electrode on the second electrode side is hardly peeled off, and the thin film is prevented from falling on the surface of the substrate and becoming particles.

従って、第1電極の第2電極側の表面が粗面に形成されることにより、上部電極に付着した薄膜が上部電極から剥がれにくくなり、処理室の内部におけるパーティクルの発生が可及的に抑止される。   Accordingly, since the surface of the first electrode on the second electrode side is formed to be rough, the thin film attached to the upper electrode is hardly peeled off from the upper electrode, and the generation of particles inside the processing chamber is suppressed as much as possible. Is done.

上記第1電極の上記第2電極側の表面の表面粗さRaは、0.5μm以上且つ40μm未満であってもよい。   The surface roughness Ra of the surface on the second electrode side of the first electrode may be 0.5 μm or more and less than 40 μm.

上記の構成によれば、第1電極の表面粗さRaが0.5μm以上であるので、成膜された薄膜と第1電極の表面との接触面積が増え、その薄膜の密着性が高まることになる。   According to said structure, since the surface roughness Ra of a 1st electrode is 0.5 micrometer or more, the contact area of the formed thin film and the surface of a 1st electrode increases, and the adhesiveness of the thin film improves. become.

そのため、第1電極の第2電極側の表面に付着した薄膜が剥がれ難くなり、その薄膜が基板の表面に落下してパーティクルとなることが抑止される。   For this reason, the thin film attached to the surface of the first electrode on the second electrode side is hardly peeled off, and the thin film is prevented from falling on the surface of the substrate and becoming particles.

そして、第1電極の表面粗さRaが40μm未満であるので、成膜の際に、プラズマが基板に対してほぼ均一に発生することになり、基板の表面に成膜される薄膜の膜厚がほぼ均一になる。   Since the surface roughness Ra of the first electrode is less than 40 μm, plasma is generated almost uniformly on the substrate during film formation, and the film thickness of the thin film formed on the surface of the substrate. Becomes almost uniform.

上記第1電極の粗面は、ブラスト処理又はラッピング処理により形成されていてもよい。   The rough surface of the first electrode may be formed by blasting or lapping.

上記の構成によれば、第1電極の表面に、例えば、サンドブラスト等のブラスト処理、又は、ラッピング処理を施すことにより、容易に第1電極の第2電極側の表面が粗面に形成される。   According to said structure, the surface by the side of the 2nd electrode of a 1st electrode is easily formed in a rough surface by performing blasting processes, such as sandblasting, or a lapping process on the surface of a 1st electrode, for example. .

上記処理室の内部表面は、粗面に形成されていてもよい。   The inner surface of the processing chamber may be formed into a rough surface.

上記の構成によれば、薄膜が基板の表面だけでなく、第1電極の第2電極側の表面及び処理室の内部表面にも成膜されたとしても、その第1電極の第2電極側の表面及び処理室の内部表面が全面に亘って粗面に形成されているので、その成膜された薄膜と第1電極の表面及び処理室の内部表面との接触面積が増え、その薄膜の密着性が高まることになる。   According to the above configuration, even if the thin film is formed not only on the surface of the substrate but also on the surface on the second electrode side of the first electrode and on the inner surface of the processing chamber, the second electrode side of the first electrode. Since the surface of the substrate and the inner surface of the processing chamber are formed to be rough over the entire surface, the contact area between the formed thin film and the surface of the first electrode and the inner surface of the processing chamber increases, Adhesion will increase.

そのため、第1電極の第2電極側の表面及び処理室の内部表面に付着した薄膜が剥がれ難くなり、その薄膜が基板の表面に落下してパーティクルとなることが抑止される。   Therefore, the thin film attached to the surface of the first electrode on the second electrode side and the inner surface of the processing chamber is hardly peeled off, and the thin film is prevented from falling onto the surface of the substrate and becoming particles.

上記処理室の粗面は、ブラスト処理又はラッピング処理により形成されていてもよい。   The rough surface of the processing chamber may be formed by blasting or lapping.

上記の構成によれば、処理室の内部表面に、例えば、サンドブラスト等のブラスト処理、又は、ラッピング処理を施すことにより、容易に処理室の内部表面が粗面に形成される。   According to said structure, the internal surface of a process chamber is easily formed in a rough surface by performing blasting processes, such as sandblasting, or a lapping process to the internal surface of a process chamber.

また、本発明に係るCVD装置用電極は、処理室と、上記処理室の内部に原料ガスを供給する原料ガス供給部とを備え、上記処理室の内部にプラズマを発生させて、上記処理室の内部に供給された原料ガスを励起することにより、上記処理室の内部に配置された基板の表面に薄膜を成膜するプラズマCVD装置に用いられ、上記プラズマを発生させるためのCVD装置用電極であって、上記基板に対向配置され、上記基板側の表面が全面に亘って粗面に形成されていることを特徴とする。   The electrode for a CVD apparatus according to the present invention includes a processing chamber and a source gas supply unit that supplies a source gas to the inside of the processing chamber, and generates plasma in the processing chamber, so that the processing chamber An electrode for a CVD apparatus for generating the plasma used in a plasma CVD apparatus for forming a thin film on the surface of a substrate disposed inside the processing chamber by exciting a source gas supplied to the inside of the processing chamber The substrate is disposed so as to face the substrate, and the surface on the substrate side is formed to be a rough surface over the entire surface.

上記の構成によれば、CVD装置用電極の基板側の表面が全面に亘って粗面に形成されているので、そのCVD装置用電極をプラズマCVD装置の内部に取り付ければ、薄膜が基板の表面だけでなく、CVD装置用電極の表面にも成膜されたとしても、その表面が全面に亘って粗面に形成されているので、その成膜された薄膜とCVD装置用電極の表面との接触面積が増え、その薄膜の密着性が高まることになる。   According to the above configuration, the substrate side surface of the CVD apparatus electrode is formed to be a rough surface over the entire surface. Therefore, if the CVD apparatus electrode is attached to the inside of the plasma CVD apparatus, the thin film becomes the surface of the substrate. In addition, even if the film is formed on the surface of the CVD apparatus electrode, the entire surface is formed to be a rough surface. The contact area increases and the adhesion of the thin film increases.

そのため、CVD装置用電極の表面に付着した薄膜が剥がれ難くなり、その薄膜が基板の表面に落下してパーティクルとなることが抑止される。その結果、処理室の内部におけるパーティクルの発生が可及的に抑止される。   For this reason, the thin film attached to the surface of the electrode for the CVD apparatus is hardly peeled off, and the thin film is prevented from falling onto the surface of the substrate and becoming particles. As a result, generation of particles inside the processing chamber is suppressed as much as possible.

本発明のプラズマCVD装置は、第1電極の第2電極側の表面が全面に亘って粗面に形成されているので、第1電極の表面に成膜される薄膜と、第1電極の表面との接触面積が増え、第1電極の表面における薄膜の密着性が高まる。そのため、第1電極の表面に付着した薄膜が剥がれ難くなり、その薄膜が基板の表面に落下してパーティクルとなることを抑止することができる。   In the plasma CVD apparatus of the present invention, since the surface on the second electrode side of the first electrode is formed to be a rough surface over the entire surface, the thin film formed on the surface of the first electrode and the surface of the first electrode And the contact area of the thin film on the surface of the first electrode is increased. Therefore, it is difficult for the thin film attached to the surface of the first electrode to peel off, and the thin film can be prevented from falling onto the surface of the substrate and becoming particles.

以下、本発明の実施形態を図面に基づいて詳細に説明する。但し、本発明は、以下の実施形態に限定されるものではなく、他の構成であってもよい。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following embodiment, and may have other configurations.

図1は、本発明の実施形態に係るプラズマCVD装置20の断面模式図である。   FIG. 1 is a schematic cross-sectional view of a plasma CVD apparatus 20 according to an embodiment of the present invention.

このプラズマCVD装置20は、処理室1と、ガス供給部(例えば、ガス供給部7等)と、排気部(例えば、排気配管9等)と、高周波電源(RF電源)8とを有している。   The plasma CVD apparatus 20 includes a processing chamber 1, a gas supply unit (for example, a gas supply unit 7), an exhaust unit (for example, an exhaust pipe 9), and a high-frequency power source (RF power source) 8. Yes.

処理室1は、その内部に、CVD装置用電極である第1電極(上部電極)2と、第1電極2に対向配置された第2電極(下部電極)3とを備えている。   The processing chamber 1 includes therein a first electrode (upper electrode) 2 that is an electrode for a CVD apparatus, and a second electrode (lower electrode) 3 disposed so as to face the first electrode 2.

第1電極2は、その内部に中空部10を有し、また、その第2電極3側に、中空部10に繋がった複数のガス噴出口6が形成されており、それら複数のガス噴出口6を介して、上記ガス供給部からの原料ガス及びクリーニングガスがそれぞれ噴出されるように構成されている。   The first electrode 2 has a hollow portion 10 therein, and a plurality of gas jets 6 connected to the hollow portion 10 are formed on the second electrode 3 side, and the plurality of gas jets are formed. 6, the raw material gas and the cleaning gas from the gas supply unit are respectively ejected.

また、第1電極2は、アルミニウム合金等の金属材料により構成されており、後述する理由により、その第2電極3側の表面粗さRaが0.5μm以上且つ40μmになるように、全面に亘って粗面に形成されている。   Further, the first electrode 2 is made of a metal material such as an aluminum alloy, and for the reason described later, the surface roughness Ra on the second electrode 3 side is 0.5 μm or more and 40 μm on the entire surface. A rough surface is formed.

さらに、第1電極2は、高周波電源8に接続され、高周波電源8からの高周波電力が印加されるように構成されている。   Further, the first electrode 2 is connected to a high frequency power supply 8 and is configured to receive high frequency power from the high frequency power supply 8.

また、第1電極2の表面は、陽極酸化等の表面処理が施されていてもよい。   The surface of the first electrode 2 may be subjected to a surface treatment such as anodization.

なお、第1電極2の粗面の形成は、第1電極2の表面に、サンドブラスト等のブラスト処理、ラッピング処理、エッチング等の薬液処理、その他の表面処理を施すことによってなされ、その表面処理は、第1電極2となる電極板にガス噴出口6となる複数の孔を形成する前に施しても、その後に施してもよい。   The rough surface of the first electrode 2 is formed by subjecting the surface of the first electrode 2 to a blasting process such as sand blasting, a lapping process, a chemical process such as etching, and other surface treatments. In addition, it may be performed before or after forming a plurality of holes to be the gas ejection ports 6 in the electrode plate to be the first electrode 2.

第2電極3は、その第1電極2側にガラス基板等の処理基板4を載置するように構成されていると共に、電気的に接地されている。   The second electrode 3 is configured to place a processing substrate 4 such as a glass substrate on the first electrode 2 side, and is electrically grounded.

また、第2電極3は、アルミニウム合金等の金属材料により構成され、その内部にはヒーター5が内蔵されており、その表面の温度制御ができるようになっている。   The second electrode 3 is made of a metal material such as an aluminum alloy, and a heater 5 is built in the second electrode 3 so that the temperature of the surface can be controlled.

上記ガス供給部は、原料ガスを供給する原料ガス供給部である原料ガスボンベ(不図示)と、クリーニングガスを供給するクリーニングガスボンベ(不図示)と、それら両方のガスボンベに接続され、各ガスの流量を個別に制御するマスフローコントローラー等からなるガス制御部(不図示)と、そのガス制御部と処理室1とを接続して、それら原料ガス又はクリーニングガスを処理室1の内部に供給するガス供給配管7とにより構成されている。   The gas supply unit is connected to a source gas cylinder (not shown) that is a source gas supply unit that supplies source gas, a cleaning gas cylinder (not shown) that supplies a cleaning gas, and a flow rate of each gas. A gas control unit (not shown) composed of a mass flow controller for individually controlling the gas, and connecting the gas control unit and the processing chamber 1 to supply the source gas or the cleaning gas into the processing chamber 1 It is comprised with the piping 7. FIG.

上記排気部は、真空ポンプ等からなる排気装置(不図示)と、その排気装置と処理室1とを接続する排気配管9と、排気配管9の中間部分に設けられ、開度を調整することによって処理室1の内部圧力を制御する開度可変バルブ11とにより構成されている。   The exhaust unit is provided in an exhaust device (not shown) including a vacuum pump, an exhaust pipe 9 connecting the exhaust device and the processing chamber 1, and an intermediate portion of the exhaust pipe 9, and adjusting an opening degree. And an opening variable valve 11 for controlling the internal pressure of the processing chamber 1.

また、処理室1の内部表面は、第1電極2の第2電極3側の表面と同様に、粗面に形成されている。   In addition, the inner surface of the processing chamber 1 is formed in a rough surface like the surface of the first electrode 2 on the second electrode 3 side.

次に、上記構成のプラズマCVD装置20を用いて、例えば、アモルファスシリコン薄膜を成膜する成膜処理、及びクリーニング処理について説明する。   Next, for example, a film forming process for forming an amorphous silicon thin film and a cleaning process using the plasma CVD apparatus 20 having the above configuration will be described.

<成膜処理>
まず、搬送ロボット等を用いて、処理基板4を処理室1に搬入させ、処理室1の内部にある第2電極3にその処理基板4を載置させた後、ガス供給配管7と第1電極2にある中空部10及びガス噴出口6とを介して、処理室1の内部にSiH4等の原料ガスを供給しながら、開度可変バルブ11の開度を調整して、処理室1の内部圧力を100〜200Paにする。
<Film formation process>
First, the processing substrate 4 is carried into the processing chamber 1 using a transfer robot or the like, and the processing substrate 4 is placed on the second electrode 3 inside the processing chamber 1, and then the gas supply pipe 7 and the first The opening of the variable opening valve 11 is adjusted while supplying a raw material gas such as SiH 4 into the processing chamber 1 through the hollow portion 10 and the gas outlet 6 in the electrode 2, thereby processing the chamber 1. The internal pressure is set to 100 to 200 Pa.

次いで、処理室1の内部圧力を100〜200Paに維持したまま、第1電極2に高周波電源8からの高周波電力を印加する。このとき、第1電極2及び第2電極3の間に形成されたプラズマによって、原料ガス(SiH4)が励起されることにより成膜物質が生成して、第2電極3上に載置された処理基板4の表面にアモルファスシリコン薄膜が形成(堆積)される。 Next, high frequency power from the high frequency power supply 8 is applied to the first electrode 2 while maintaining the internal pressure of the processing chamber 1 at 100 to 200 Pa. At this time, the source gas (SiH 4 ) is excited by the plasma formed between the first electrode 2 and the second electrode 3 to generate a film-forming substance, which is placed on the second electrode 3. An amorphous silicon thin film is formed (deposited) on the surface of the processed substrate 4.

次いで、高周波電源8からの高周波電力の出力を停止し、処理室1の内部の圧力制御、及び処理室1への原料ガスの供給を停止した後、搬送ロボット等を用いて処理基板4を処理室1から搬出させる。   Next, the output of the high frequency power from the high frequency power supply 8 is stopped, the pressure control inside the processing chamber 1 and the supply of the raw material gas to the processing chamber 1 are stopped, and then the processing substrate 4 is processed using a transfer robot or the like. Remove from chamber 1.

以上のようにして、1回の成膜処理が完了する。   As described above, one film formation process is completed.

そして、上記成膜処理を例えば5回繰り返した後に、定期的なセルフクリーニングとして、以下のクリーニング処理を行うことになる。   And after repeating the said film-forming process 5 times, the following cleaning processes will be performed as regular self-cleaning.

<クリーニング処理>
上記成膜処理が完了した処理基板4を処理室1の外部に搬出させた状態で、開度可変バルブ11を全開にして、ガス供給配管7と第1電極2にある中空部10及びガス噴出口6とを介して、処理室1の内部にNF3等のクリーニングガスを供給しながら、第1電極2に高周波電源8からの高周波電力を印加して、フッ素ラジカルを生成するか、あるいは、あらかじめ生成させたフッ素ラジカルを処理室1に導入して、第1電極2の表面及び処理室1の内部表面に付着しているアモルファスシリコン薄膜がエッチングされる。そして、真空ポンプ等を用いて、エッチングにより発生したガスが排気配管9を介して処理室1の外部に排出される。
<Cleaning process>
With the processing substrate 4 having been subjected to the film forming process being carried out of the processing chamber 1, the opening degree variable valve 11 is fully opened, the hollow portion 10 in the gas supply pipe 7 and the first electrode 2, and the gas injection While supplying a cleaning gas such as NF 3 to the inside of the processing chamber 1 through the outlet 6, a high-frequency power from a high-frequency power source 8 is applied to the first electrode 2 to generate fluorine radicals, or Fluorine radicals generated in advance are introduced into the processing chamber 1 and the amorphous silicon thin film adhering to the surface of the first electrode 2 and the inner surface of the processing chamber 1 is etched. Then, using a vacuum pump or the like, the gas generated by the etching is discharged to the outside of the processing chamber 1 through the exhaust pipe 9.

以上のようにして、クリーニング処理が完了する。   The cleaning process is completed as described above.

以上説明したように本発明のプラズマCVD装置20は、アモルファスシリコン薄膜が処理基板4の表面だけでなく、第1電極2の第2電極3側の表面にも成膜されたとしても、その第1電極2の第2電極3側の表面が全面に亘って粗面に、具体的には、表面粗さRaが、0.5μm以上且つ40μm未満になるように形成されているので、第1電極2の表面粗さRaが、0.5μm以上であることにより、その成膜されたアモルファスシリコン薄膜と第1電極2の表面との接触面積が増え、そのアモルファスシリコン薄膜の密着性が高まることになる。   As described above, the plasma CVD apparatus 20 according to the present invention has the same structure even when the amorphous silicon thin film is formed not only on the surface of the processing substrate 4 but also on the surface of the first electrode 2 on the second electrode 3 side. Since the surface of the first electrode 2 on the second electrode 3 side is a rough surface over the entire surface, specifically, the surface roughness Ra is 0.5 μm or more and less than 40 μm. When the surface roughness Ra of the electrode 2 is 0.5 μm or more, the contact area between the formed amorphous silicon thin film and the surface of the first electrode 2 increases, and the adhesion of the amorphous silicon thin film increases. become.

そのため、第1電極2の第2電極3側の表面に付着したアモルファスシリコン薄膜が剥がれ難くなり、そのアモルファスシリコン薄膜が処理基板4の表面に落下してパーティクルとなることを抑止することができる。   Therefore, the amorphous silicon thin film attached to the surface of the first electrode 2 on the second electrode 3 side is hardly peeled off, and the amorphous silicon thin film can be prevented from falling onto the surface of the processing substrate 4 and becoming particles.

従って、第1電極2の第2電極3側の表面が粗面に形成されることにより、上部電極2に付着したアモルファスシリコン薄膜が上部電極2から剥がれにくくなり、処理室1の内部におけるパーティクルの発生を可及的に抑止することができる。   Accordingly, since the surface of the first electrode 2 on the second electrode 3 side is formed to be rough, the amorphous silicon thin film attached to the upper electrode 2 is difficult to peel off from the upper electrode 2, and particles inside the processing chamber 1 Occurrence can be suppressed as much as possible.

また、第1電極2の表面粗さRaが40μm未満であることにより、成膜の際に、プラズマが処理基板4に対してほぼ均一に発生することになり、処理基板4の表面に成膜されるアモルファスシリコン薄膜の膜厚をほぼ均一にすることができる。   Further, since the surface roughness Ra of the first electrode 2 is less than 40 μm, plasma is generated almost uniformly with respect to the processing substrate 4 during film formation, and the film is formed on the surface of the processing substrate 4. The film thickness of the amorphous silicon thin film can be made substantially uniform.

さらに、処理室1の内部表面も、粗面に形成されているので、アモルファスシリコン薄膜が処理基板4の表面だけでなく、第1電極2の第2電極3側の表面及び処理室1の内部表面にも成膜されたとしても、その第1電極2の第2電極3側の表面及び処理室1の内部表面が全面に亘って粗面に形成されているので、その成膜されたアモルファスシリコン薄膜と第1電極2の表面及び処理室1の内部表面との接触面積が増え、そのアモルファスシリコン薄膜の密着性が高まることになる。   Furthermore, since the inner surface of the processing chamber 1 is also formed into a rough surface, the amorphous silicon thin film is not only the surface of the processing substrate 4 but also the surface of the first electrode 2 on the second electrode 3 side and the inside of the processing chamber 1. Even if the film is formed on the surface, the surface of the first electrode 2 on the second electrode 3 side and the inner surface of the processing chamber 1 are formed to be rough over the entire surface. The contact area between the silicon thin film and the surface of the first electrode 2 and the inner surface of the processing chamber 1 increases, and the adhesion of the amorphous silicon thin film increases.

そのため、第1電極2の第2電極3側の表面及び処理室1の内部表面に付着したアモルファスシリコン薄膜が剥がれ難くなり、そのアモルファスシリコン薄膜が処理基板4の表面に落下してパーティクルとなることを抑止することができる。   Therefore, the amorphous silicon thin film attached to the surface of the first electrode 2 on the second electrode 3 side and the inner surface of the processing chamber 1 is difficult to peel off, and the amorphous silicon thin film falls on the surface of the processing substrate 4 and becomes particles. Can be suppressed.

次に、具体的に行った実験について説明する。   Next, a specific experiment will be described.

本発明の実施例及び比較例として、ラッピング処理によって、表面粗さRaが0.1μm、0.3μm、0.5μm、1.0μm及び1.5μmに形成された電極を準備して、その電極を上述の実施形態と同一のプラズマCVD装置の第1電極として取り付けた後、各電極に対して上述の実施形態と同様に、ガラス基板上に連続5回のアモルファスシリコン薄膜の成膜処理を行い、アモルファスシリコン薄膜が成膜されたガラス基板上のパーティクルの個数を測定した。   As examples and comparative examples of the present invention, electrodes having surface roughness Ra of 0.1 μm, 0.3 μm, 0.5 μm, 1.0 μm, and 1.5 μm prepared by lapping are prepared. Is attached as the first electrode of the same plasma CVD apparatus as in the above-described embodiment, and thereafter, the amorphous silicon thin film is formed on the glass substrate five times on the glass substrate in the same manner as in the above-described embodiment. The number of particles on the glass substrate on which the amorphous silicon thin film was formed was measured.

図2(a)は、比較例として準備した表面粗さRaが0.3μmに形成された電極の表面の表面粗さを測定したデータであり、図2(b)は、実施例として準備した表面粗さRaが1.0μmに形成された電極の表面の表面粗さを測定したデータである。   FIG. 2A is data obtained by measuring the surface roughness of the surface of the electrode having a surface roughness Ra of 0.3 μm prepared as a comparative example, and FIG. 2B is prepared as an example. It is the data which measured the surface roughness of the surface of the electrode formed with surface roughness Ra of 1.0 micrometer.

結果を以下に示す。   The results are shown below.

図3及び図4は、準備した各電極に対するパーティクル数の変化を示したグラフである。ここで、図中の横軸は、クリーニング後の成膜枚数を示し、図中の縦軸は、ガラス基板当たりのパーティクルの個数を示している。   3 and 4 are graphs showing changes in the number of particles for each prepared electrode. Here, the horizontal axis in the figure indicates the number of deposited films after cleaning, and the vertical axis in the figure indicates the number of particles per glass substrate.

まず、図3に示された結果について説明する。   First, the results shown in FIG. 3 will be described.

図3は、400mm×500mmの大きさのガラス基板において、そのガラス基板当たりの1μm以上のパーティクルの個数の変化を示したグラフである。   FIG. 3 is a graph showing a change in the number of particles having a size of 1 μm or more per glass substrate in a glass substrate having a size of 400 mm × 500 mm.

表面粗さRaが0.5μm、1.0μm及び1.5μmに形成された電極を用いた実施例では、成膜枚数が増えても、パーティクル数が増加せず、成膜枚数が5枚の場合であっても、パーティクル数が10個未満であった。   In the example using the electrodes having the surface roughness Ra of 0.5 μm, 1.0 μm, and 1.5 μm, the number of particles does not increase even when the number of deposited films increases, and the number of deposited films is 5 sheets. Even in this case, the number of particles was less than 10.

これに対して、表面粗さRaが0.1μm及び0.3μmに形成された電極を用いた比較例では、成膜枚数が増える毎にパーティクル数が増加して、成膜枚数が5枚の場合においては、パーティクル数が350〜400個に達した。   On the other hand, in the comparative example using the electrodes having the surface roughness Ra of 0.1 μm and 0.3 μm, the number of particles increases each time the number of deposited films increases, and the number of deposited films is 5 sheets. In some cases, the number of particles reached 350-400.

次に、図4に示された結果について説明する。   Next, the results shown in FIG. 4 will be described.

図4は、1500mm×1800mmの大きさのガラス基板において、そのガラス基板当たりの5μm以上のパーティクルの個数の変化を示したグラフである。   FIG. 4 is a graph showing changes in the number of particles of 5 μm or more per glass substrate in a glass substrate having a size of 1500 mm × 1800 mm.

表面粗さRaが0.5μm以上に形成された電極を用いた実施例では、成膜枚数が増えても、パーティクル数が増加せず、成膜枚数が5枚の場合であっても、パーティクル数が50個未満であった。   In the embodiment using the electrode having the surface roughness Ra of 0.5 μm or more, the number of particles does not increase even when the number of deposited films increases, and even if the number of deposited films is five, The number was less than 50.

これに対して、表面粗さRaが0.5μm未満に形成された電極を用いた比較例では、成膜枚数が増える毎にパーティクル数が増加して、成膜枚数が5枚の場合においては、パーティクル数が800〜900個に達した。   On the other hand, in the comparative example using an electrode formed with a surface roughness Ra of less than 0.5 μm, the number of particles increases as the number of deposited films increases, and the number of deposited films is five. The number of particles reached 800-900.

このように、本発明のプラズマCVD装置を用いた表面粗さRaが0.5μm以上である実施例では、成膜枚数が増えても、パーティクル数がほとんど増加しなかったに対して、表面粗さRaが0.5μm未満である比較例では成膜枚数が増えると、パーティクル数が成膜枚数に対して比例的に増加したので、本発明によって、パーティクルの発生が抑止されることが確認できた。   As described above, in the example in which the surface roughness Ra using the plasma CVD apparatus of the present invention is 0.5 μm or more, the number of particles hardly increased even when the number of deposited films increased. In the comparative example in which the thickness Ra is less than 0.5 μm, as the number of deposited films increases, the number of particles increases in proportion to the number of deposited films. Therefore, it can be confirmed that the present invention suppresses the generation of particles. It was.

また、表面粗さRaが40μm以上に形成された電極を用いてアモルファスシリコン薄膜の成膜処理を行った場合には、ガラス基板上のアモルファスシリコン薄膜の膜厚のばらつきが大きくなり、アモルファスシリコン薄膜の膜質の低下が確認された。   In addition, when an amorphous silicon thin film is formed using an electrode having a surface roughness Ra of 40 μm or more, the variation in film thickness of the amorphous silicon thin film on the glass substrate increases, and the amorphous silicon thin film A decrease in film quality was confirmed.

以上説明したように、本発明は、処理室内のパーティクルの発生が抑止されるので、液晶表示装置の製造等、高スループットで連続成膜が不可欠なCVD装置について有用である。   As described above, since the generation of particles in the processing chamber is suppressed, the present invention is useful for a CVD apparatus in which continuous film formation is indispensable at a high throughput such as manufacturing a liquid crystal display device.

本発明の実施形態に係るプラズマCVD装置20の断面模式図である。It is a cross-sectional schematic diagram of the plasma CVD apparatus 20 which concerns on embodiment of this invention. 本発明の実施例及び比較例における第1基板の第2基板側の表面の表面粗さを測定したデータである。It is the data which measured the surface roughness of the surface by the side of the 2nd board | substrate side of the 1st board | substrate in the Example and comparative example of this invention. 本発明の実施例及び比較例におけるパーティクル数の変化を示すグラフである。It is a graph which shows the change of the particle number in the Example and comparative example of this invention. 本発明の他の実施例及び比較例におけるパーティクル数の変化を示すグラフである。It is a graph which shows the change of the particle number in the other Example and comparative example of this invention.

符号の説明Explanation of symbols

1 処理室
2 第1電極
3 第2電極
4 処理基板
5 ヒーター
6 ガス噴出口
7 ガス供給配管
8 高周波電源
9 排気配管
10 中空部
11 開度可変バルブ
20 プラズマCVD装置
DESCRIPTION OF SYMBOLS 1 Processing chamber 2 1st electrode 3 2nd electrode 4 Processing board | substrate 5 Heater 6 Gas outlet 7 Gas supply piping 8 High frequency power supply 9 Exhaust piping 10 Hollow part 11 Opening variable valve 20 Plasma CVD apparatus

Claims (6)

処理室と、
上記処理室の内部に原料ガスを供給する原料ガス供給部と、
上記処理室の内部で互いに対向配置された第1電極及び第2電極とを備え、
上記第1電極及び第2電極の間にプラズマを発生させて、上記処理室の内部に供給された原料ガスを励起することにより、上記第2電極の上記第1基板側に配置された基板の表面に薄膜を成膜するプラズマCVD装置であって、
上記第1電極は、上記第2電極側の表面が全面に亘って粗面に形成されていることを特徴とするプラズマCVD装置。
A processing chamber;
A source gas supply unit for supplying source gas into the processing chamber;
A first electrode and a second electrode disposed opposite to each other inside the processing chamber;
Plasma is generated between the first electrode and the second electrode to excite the source gas supplied to the inside of the processing chamber, whereby the substrate disposed on the first substrate side of the second electrode is A plasma CVD apparatus for forming a thin film on a surface,
2. The plasma CVD apparatus according to claim 1, wherein the first electrode has a rough surface over the entire surface on the second electrode side.
請求項1に記載されたプラズマCVD装置において、
上記第1電極の上記第2電極側の表面の表面粗さRaは、0.5μm以上且つ40μm未満であることを特徴とするプラズマCVD装置。
In the plasma CVD apparatus according to claim 1,
The plasma CVD apparatus, wherein the surface roughness Ra of the surface of the first electrode on the second electrode side is 0.5 μm or more and less than 40 μm.
請求項1に記載されたプラズマCVD装置において、
上記第1電極の粗面は、ブラスト処理又はラッピング処理により形成されていることを特徴とするプラズマCVD装置。
In the plasma CVD apparatus according to claim 1,
The plasma CVD apparatus, wherein the rough surface of the first electrode is formed by blasting or lapping.
請求項1に記載されたプラズマCVD装置において、
上記処理室の内部表面は、粗面に形成されていることを特徴とするプラズマCVD装置。
In the plasma CVD apparatus according to claim 1,
A plasma CVD apparatus, wherein an inner surface of the processing chamber is formed to be a rough surface.
請求項4に記載されたプラズマCVD装置において、
上記処理室の粗面は、ブラスト処理又はラッピング処理により形成されていることを特徴とするプラズマCVD装置。
In the plasma CVD apparatus according to claim 4,
The plasma CVD apparatus, wherein the rough surface of the processing chamber is formed by blasting or lapping.
処理室と、上記処理室の内部に原料ガスを供給する原料ガス供給部とを備え、上記処理室の内部にプラズマを発生させて、上記処理室の内部に供給された原料ガスを励起することにより、上記処理室の内部に配置された基板の表面に薄膜を成膜するプラズマCVD装置に用いられ、上記プラズマを発生させるためのCVD装置用電極であって、
上記基板に対向配置され、上記基板側の表面が全面に亘って粗面に形成されていることを特徴とするCVD装置用電極。
A processing chamber and a source gas supply unit that supplies a source gas to the inside of the processing chamber are provided, and plasma is generated inside the processing chamber to excite the source gas supplied to the inside of the processing chamber. Is used in a plasma CVD apparatus for forming a thin film on the surface of a substrate disposed inside the processing chamber, and is an electrode for a CVD apparatus for generating the plasma,
A CVD apparatus electrode, wherein the electrode is disposed opposite to the substrate, and the surface on the substrate side is formed to be a rough surface over the entire surface.
JP2004363437A 2004-12-15 2004-12-15 Plasma CVD apparatus and electrode for CVD apparatus Pending JP2006173343A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004363437A JP2006173343A (en) 2004-12-15 2004-12-15 Plasma CVD apparatus and electrode for CVD apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004363437A JP2006173343A (en) 2004-12-15 2004-12-15 Plasma CVD apparatus and electrode for CVD apparatus

Publications (1)

Publication Number Publication Date
JP2006173343A true JP2006173343A (en) 2006-06-29

Family

ID=36673761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004363437A Pending JP2006173343A (en) 2004-12-15 2004-12-15 Plasma CVD apparatus and electrode for CVD apparatus

Country Status (1)

Country Link
JP (1) JP2006173343A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085027A (en) * 2006-09-27 2008-04-10 Mitsubishi Materials Corp Silicon electrode plate for plasma etching equipment with less particle generation
JP2008171505A (en) * 2007-01-12 2008-07-24 Showa Denko Kk Method for forming carbon protective film, method for producing magnetic recording medium, magnetic recording medium and magnetic recording/reproducing system
US9129636B2 (en) 2007-07-11 2015-09-08 Showa Denko K.K. Method and apparatus for manufacturing magnetic recording medium
KR20200075750A (en) * 2018-12-18 2020-06-26 도쿄엘렉트론가부시키가이샤 Structure for substrate processing apparatus and substrate processing apparatus
JP2022141174A (en) * 2021-03-15 2022-09-29 三菱マテリアル株式会社 Electrode plate for plasma processing apparatus and manufacturing method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085027A (en) * 2006-09-27 2008-04-10 Mitsubishi Materials Corp Silicon electrode plate for plasma etching equipment with less particle generation
JP2008171505A (en) * 2007-01-12 2008-07-24 Showa Denko Kk Method for forming carbon protective film, method for producing magnetic recording medium, magnetic recording medium and magnetic recording/reproducing system
US7867579B2 (en) 2007-01-12 2011-01-11 Showa Denko K.K. Method for forming carbon protective film and method for producing magnetic recording medium, magnetic recording medium and magnetic recording/reproducing apparatus
US9129636B2 (en) 2007-07-11 2015-09-08 Showa Denko K.K. Method and apparatus for manufacturing magnetic recording medium
KR20200075750A (en) * 2018-12-18 2020-06-26 도쿄엘렉트론가부시키가이샤 Structure for substrate processing apparatus and substrate processing apparatus
KR102712692B1 (en) * 2018-12-18 2024-10-02 도쿄엘렉트론가부시키가이샤 Structure for substrate processing apparatus and substrate processing apparatus
JP2022141174A (en) * 2021-03-15 2022-09-29 三菱マテリアル株式会社 Electrode plate for plasma processing apparatus and manufacturing method thereof
JP7585900B2 (en) 2021-03-15 2024-11-19 三菱マテリアル株式会社 Electrode plate for plasma processing apparatus and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP6737899B2 (en) Plasma processing process for improving in-situ chamber cleaning efficiency in plasma processing chamber
EP1122766B1 (en) Method and apparatus for enhanced chamber cleaning
US8475622B2 (en) Method of reusing a consumable part for use in a plasma processing apparatus
JP5854225B2 (en) Plasma CVD deposition system
US20120115400A1 (en) Surface treatment method, shower head, processing container, and processing apparatus using them
JP3434947B2 (en) Shower plate
JP2006173343A (en) Plasma CVD apparatus and electrode for CVD apparatus
JPH0456770A (en) Method for cleaning plasma cvd device
JP4933979B2 (en) Cleaning method for film forming apparatus
CN113097042A (en) Method and apparatus for plasma etching
JP2011228343A (en) Manufacturing method for gas supply electrode
JPH11312672A (en) Plasma CVD apparatus, film forming method, and cleaning method
JP2002237460A (en) Plasma CVD equipment
JP2011129618A (en) Thin film deposition equipment
JPH07201742A (en) Plasma CVD equipment
KR100872328B1 (en) Plasma processing apparatus internal material and manufacturing method thereof
JP2021100104A (en) Method of plasma etching
JP3365742B2 (en) Plasma CVD equipment
JP2891991B1 (en) Plasma CVD equipment
JP4570186B2 (en) Plasma cleaning method
JP3282326B2 (en) Plasma processing equipment
JP2000068208A (en) Plasma CVD equipment
JP2001140077A (en) Semiconductor manufacturing equipment
JP2007067033A (en) Substrate processing equipment
JP2001220678A (en) Plasma cvd system

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070302

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091117