JP2006173234A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006173234A JP2006173234A JP2004361092A JP2004361092A JP2006173234A JP 2006173234 A JP2006173234 A JP 2006173234A JP 2004361092 A JP2004361092 A JP 2004361092A JP 2004361092 A JP2004361092 A JP 2004361092A JP 2006173234 A JP2006173234 A JP 2006173234A
- Authority
- JP
- Japan
- Prior art keywords
- base plate
- semiconductor device
- semiconductor
- semiconductor structure
- vertical conduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 183
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000000034 method Methods 0.000 claims description 46
- 238000007789 sealing Methods 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 29
- 229920005989 resin Polymers 0.000 claims description 19
- 239000011347 resin Substances 0.000 claims description 19
- 229920001187 thermosetting polymer Polymers 0.000 claims description 18
- 230000001681 protective effect Effects 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 238000005476 soldering Methods 0.000 claims 1
- 239000010953 base metal Substances 0.000 abstract description 36
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 28
- 239000010949 copper Substances 0.000 abstract description 28
- 229910052802 copper Inorganic materials 0.000 abstract description 28
- 238000009713 electroplating Methods 0.000 abstract description 10
- 239000000463 material Substances 0.000 abstract description 3
- 239000004020 conductor Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 94
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 239000003822 epoxy resin Substances 0.000 description 16
- 229920000647 polyepoxide Polymers 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 229910000679 solder Inorganic materials 0.000 description 16
- 238000007747 plating Methods 0.000 description 13
- 238000007650 screen-printing Methods 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 7
- 239000009719 polyimide resin Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012779 reinforcing material Substances 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229920006231 aramid fiber Polymers 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 プリプレグ材からなるベース板1の開口部2内に銅ペーストなどからなる上下導通部3を形成するとともに、ベース板1の上面に半導体構成体4をフェイスダウンとされた状態で搭載する。次に、上下導通部3を含むベース板1の下面に下層下地金属層22を含む下層配線23を形成する。この場合、ベース板1の開口部2内には上下導通部3が形成されているため、下層配線23を電解メッキにより形成するとき、ベース板1の開口部2内に気泡などが全く入り込まないようにすることができる。
【選択図】 図1
Description
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置は、平面方形状のベース板1を備えている。ベース板1は、例えば、エポキシ系樹脂やポリイミド系樹脂などからなる熱硬化性樹脂中にガラス繊維やアラミド繊維などの補強材を混入したものからなっている。この場合、ベース板1の所定の複数箇所には上下導通用の開口部2が設けられ、開口部2内には未硬化状態において銅ペーストなどの導電性ペーストを硬化して形成された上下導通部3が設けられている。
図16はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と大きく異なる点は、半導体構成体4の周囲におけるベース板1および絶縁層21に連通して設けられた開口部41、42内に下部導通部43および上部導通部44を互いに接続させて設け、絶縁層21上に別の半導体構成体52を下部導通部43および上部導通部44からなる上下導通部などを介して第1の下層配線23に電気的に接続させて設けた点である。
図25はこの発明の第3実施形態としての半導体装置の断面図を示す。この半導体装置において、図16に示す半導体装置と異なる点は、半導体構成体4のシリコン基板5の上面にエポキシ系樹脂やポリイミド系樹脂などの熱硬化性樹脂からなる絶縁膜15を予め設けた点である。
図26はこの発明の第4実施形態としての半導体装置の断面図を示す。この半導体装置において、図16に示す半導体装置と異なる点は、半導体構成体4の周囲におけるベース板1の上面に絶縁層21をその上面が半導体構成体4のシリコン基板5の上面とほぼ面一となるように形成した点である。
図27はこの発明の第5実施形態としての半導体装置の断面図を示す。この半導体装置において、図26に示す半導体装置と異なる点は、半体構成体4のシリコン基板5の厚さを薄くし、半導体構成体4の周囲におけるベース板1の上面に絶縁層21をその上面が半導体構成体4のシリコン基板5の上面と面一となるように設けた点である。
図28はこの発明の第6実施形態としての半導体装置の断面図を示す。この半導体装置において、図16に示す半導体装置と大きく異なる点は、下層配線および上層配線を共に1層とした点である。すなわち、下層配線23を含むベース板1の下面には、スクリーン印刷法やスピンコート法などにより、ソルダーレジストなどからなる下層絶縁膜51が形成されている。下層配線23の接続パッド部に対応する部分における下層絶縁膜51に形成された開口部52内およびその下方には半田ボール29が下層配線23の接続パッド部下面に接続されて形成されている。上層配線46の接続パッド部上面には別の半導体構成体52の柱状電極53下に設けられた半田ボール54が接合されている。
図29はこの発明の第7実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、半導体構成体4の封止膜14の厚さをある程度薄くし、柱状電極13の下部を封止膜14の下面から突出させ、この柱状電極13の突出部を上下導通部3の上面ほぼ中央部に食い込ませた点である。この場合も、半導体構成体4の封止膜14の下面は主としてベース板1の上面に直接固着されている。
例えば、上記第1実施形態では、互いに隣接する半導体構成体4間において切断したが、これに限らず、2個またはそれ以上の半導体構成体4を1組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。また、ベース板1の下面に、上下導通部3に接続される第1の下層配線23を設け、この第1の下層配線(配線)23の接続パッド部に、上下導通部26および第2の下層配線28を介して半田ボール29を接続しているが、上下導通部3下に、直接、半田ボールや電子部品を接合してもよい。また、例えば、図16に示す半導体装置では、第2の上層配線51の接続パッド部上にCSPと呼ばれる半導体構成体52を搭載しているが、これに限らず、ベアチップなどの他の半導体構成体やコンデンサ、抵抗などのチップ部品などからなる電子部品を搭載するようにしてもよい。
3 上下導通部
4 半導体構成体
5 シリコン基板(半導体基板)
6 接続パッド
12 配線
13 柱状電極(外部接続用電極)
14 封止膜
21 絶縁層
23 第1の下層配線(配線)
24 下層絶縁膜
26 上下導通部
28 第2の下層配線
29 半田ボール
Claims (25)
- 少なくとも熱硬化性樹脂を含む絶縁材料からなるベース板と、前記ベース板に設けられた開口部内に充填して設けられた上下導通部と、半導体基板および該半導体基板の一面に設けられた複数の外部接続用電極を有する少なくとも1つの半導体構成体と、少なくとも前記半導体構成体の周囲に固着して設けられた絶縁層とを備え、前記絶縁層と前記ベース板とが固着され、且つ、前記半導体構成体の外部接続用電極が前記上下導通部に接続されていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記半導体構成体は、前記半導体基板の前記外部接続用電極間に形成された封止膜を有し、前記封止膜が前記ベース板に固着されていることを特徴とする半導体装置。
- 請求項2に記載の発明において、前記半導体構成体は、前記封止膜の下面が前記外部接続用電極の下面と面一とされたものからなることを特徴とする半導体装置。
- 請求項2に記載の発明において、前記半導体構成体は、前記外部接続用電極の下部が前記封止膜の下面から突出されたものからなり、前記外部接続用電極の前記封止膜の下面から突出された突出部は前記上下導通部に食い込んでいることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記上下導通部は導電性ペーストが硬化されたものであることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記上下導通部を含む前記ベース板の一面に前記上下導通部に接続されて設けられた少なくとも1層の配線を備え、最下層の配線の接続パッド部下に半田ボールが設けられていることを特徴とする半導体装置。
- 請求項6に記載の発明において、少なくとも前記絶縁層上に第2の配線が、前記絶縁層および前記ベース板に連通して設けられた開口部内に設けられた上下導通部を介して前記配線に電気的に接続されて設けられていることを特徴とする半導体装置。
- 請求項7に記載の発明において、前記絶縁層は前記半導体構成体上および該半導体構成体の周囲における前記ベース板上に設けられていることを特徴とする半導体装置。
- 請求項7に記載の発明において、前記半導体構成体は前記半導体基板上に設けられた絶縁膜を有し、前記絶縁層は前記絶縁膜を含む前記半導体構成体の周囲における前記ベース板上に設けられていることを特徴とする半導体装置。
- 請求項7に記載の発明において、前記絶縁層は前記半導体構成体の周囲における前記ベース板上に設けられていることを特徴とする半導体装置。
- 請求項7に記載の発明において、前記第2の配線は少なくとも1層設けられ、最上層の第2の配線の接続パッド部上に電子部品が設けられていることを特徴とする半導体装置。
- 少なくとも半硬化状態の熱硬化性樹脂を含む絶縁材料からなるベース板形成用シートに上下導通用の開口部を形成する工程と、
前記ベース板形成用シートの開口部内に導電性ペーストからなる上下導通部形成用ペーストを充填する工程と、
前記上下導通部形成用ペーストを含む前記ベース板形成用シート上に、半導体基板および該半導体基板の一面に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、
前記ベース板形成用シート中の熱硬化性樹脂を硬化させてベース板を形成するとともに、前記上下導通部形成用ペーストを硬化させて上下導通部を形成し、且つ、前記ベース板上に前記半導体構成体をその外部接続用電極を前記上下導通部に接続させた状態で固着する工程と、
少なくとも前記半導体構成体の周囲における前記ベース板上に絶縁層を形成する工程と、
前記半導体構成体間において前記絶縁層および前記ベース板を切断して、前記半導体構成体が少なくとも1つ含まれる半導体装置を複数個得る工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項12に記載の発明において、前記半導体構成体は、前記半導体基板の前記外部接続用電極間に形成された封止膜を有し、前記封止膜が前記ベース板に固着されていることを特徴とする半導体装置の製造方法。
- 請求項13に記載の発明において、前記半導体構成体は、前記封止膜の下面が前記外部接続用電極の下面と面一とされたものからなることを特徴とする半導体装置の製造方法。
- 請求項12に記載の発明において、前記ベース板形成用シートに開口部を形成する工程は、前記ベース板形成用シート上に突出部形成用シートを積層し、前記ベース板形成用シートおよび前記突出部形成用シートに開口部を形成する工程であることを特徴とする半導体装置の製造方法。
- 請求項12に記載の発明において、前記ベース板形成用シートの開口部内に上下導通部形成用ペーストを充填する工程は、前記ベース板形成用シート下に保護シートを配置し、前記ベース板形成用シートおよび前記突出部形成用シートの開口部内に上下導通部形成用ペーストを充填し、この後前記突出部形成用シートを剥離して、前記上下導通部形成用ペーストの上部を前記ベース板形成用シート上に突出させる工程であることを特徴とする半導体装置の製造方法。
- 請求項16に記載の発明において、前記上下導通部形成用ペーストを含む前記ベース板形成用シート上に前記半導体構成体を配置する工程は、前記半導体構成体を予め加熱しておき、加熱加圧により、前記半導体構成体の外部接続用電極を前記上下導通部形成用ペーストの前記ベース板形成用シート上に突出された突出部に仮固着する工程であることを特徴とする半導体装置の製造方法。
- 請求項17に記載の発明において、前記ベース板上に前記半導体構成体をその外部接続用電極を前記上下導通部に直接接続させた状態で固着する工程は、加圧により、前記半導体構成体の下面で前記上下導通部形成用ペーストの前記ベース板形成用シート上に突出された突出部を前記ベース板形成用シートの開口部内に押し込み、前記半導体構成体の下面を前記上下導通部形成用ペーストを含む前記ベース板形成用シートの上面に圧接させる工程を含むことを特徴とする半導体装置の製造方法。
- 請求項18に記載の発明において、前記ベース板上に前記半導体構成体をその外部接続用電極を前記上下導通部に接続させた状態で固着する工程後に、前記保護シートを剥離することを特徴とする半導体装置の製造方法。
- 請求項12に記載の発明において、前記半導体構成体は、前記外部接続用電極の下部が前記封止膜の下面から突出されたものからなることを特徴とする半導体装置の製造方法。
- 請求項20に記載の発明において、前記ベース板形成用シートの開口部内に上下導通部形成用ペーストを充填する工程は、前記ベース板形成用シート下に保護シートを配置し、前記ベース板形成用シートの開口部内に上下導通部形成用ペーストを充填する工程であることを特徴とする半導体装置の製造方法。
- 請求項21に記載の発明において、前記上下導通部形成用ペーストを含む前記ベース板形成用シート上に前記半導体構成体を配置する工程は、前記半導体構成体を予め加熱しておき、加熱加圧により、前記半導体構成体の前記封止膜から突出された前記柱状電極を前記上下導通部形成用ペーストに仮固着する工程であることを特徴とする半導体装置の製造方法。
- 請求項22に記載の発明において、前記ベース板上に前記半導体構成体をその外部接続用電極を前記上下導通部に接続させた状態で固着する工程は、加圧により、前記半導体構成体の前記封止膜から突出された前記外部接続用電極を前記上下導通部形成用ペーストに食い込ませ、前記半導体構成体の封止膜の下面を前記上下導通部形成用ペーストを含む前記ベース板形成用シートの上面に圧接させる工程を含むことを特徴とする半導体装置の製造方法。
- 請求項23に記載の発明において、前記ベース板上に前記半導体構成体をその外部接続用電極を前記上下導通部に接続させた状態で固着する工程後に、前記保護シートを剥離することを特徴とする半導体装置の製造方法。
- 請求項12に記載の発明において、さらに、前記上下導通部を含む前記ベース板下に下層配線を前記上下導通部に接続させて形成する工程を備えていることを特徴とする半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004361092A JP4062305B2 (ja) | 2004-12-14 | 2004-12-14 | 半導体装置の製造方法 |
US11/302,592 US7459340B2 (en) | 2004-12-14 | 2005-12-12 | Semiconductor device and manufacturing method thereof |
US12/262,481 US20090065926A1 (en) | 2004-12-14 | 2008-10-31 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004361092A JP4062305B2 (ja) | 2004-12-14 | 2004-12-14 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006173234A true JP2006173234A (ja) | 2006-06-29 |
JP4062305B2 JP4062305B2 (ja) | 2008-03-19 |
Family
ID=36673670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004361092A Expired - Fee Related JP4062305B2 (ja) | 2004-12-14 | 2004-12-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4062305B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008016528A (ja) * | 2006-07-04 | 2008-01-24 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2009043857A (ja) * | 2007-08-08 | 2009-02-26 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2009049410A (ja) * | 2007-08-17 | 2009-03-05 | Samsung Electronics Co Ltd | 半導体チップパッケージ、その製造方法及びこれを含む電子素子 |
JP2009064879A (ja) * | 2007-09-05 | 2009-03-26 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
KR20120038440A (ko) * | 2009-06-12 | 2012-04-23 | 3디 플러스 | 재구성된 웨이퍼의 제조 동안 칩들을 포지셔닝하는 방법 |
JP2017034191A (ja) * | 2015-08-05 | 2017-02-09 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
-
2004
- 2004-12-14 JP JP2004361092A patent/JP4062305B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008016528A (ja) * | 2006-07-04 | 2008-01-24 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2009043857A (ja) * | 2007-08-08 | 2009-02-26 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
KR101084924B1 (ko) | 2007-08-08 | 2011-11-17 | 가시오게산키 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
JP2009049410A (ja) * | 2007-08-17 | 2009-03-05 | Samsung Electronics Co Ltd | 半導体チップパッケージ、その製造方法及びこれを含む電子素子 |
JP2009064879A (ja) * | 2007-09-05 | 2009-03-26 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
KR20120038440A (ko) * | 2009-06-12 | 2012-04-23 | 3디 플러스 | 재구성된 웨이퍼의 제조 동안 칩들을 포지셔닝하는 방법 |
JP2012529762A (ja) * | 2009-06-12 | 2012-11-22 | トロワデー、プリュ | 再構築ウエハの生産中にチップを位置付けするための方法 |
KR101695047B1 (ko) * | 2009-06-12 | 2017-01-10 | 3디 플러스 | 재구성된 웨이퍼의 제조 동안 칩들을 포지셔닝하는 방법 |
JP2017034191A (ja) * | 2015-08-05 | 2017-02-09 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4062305B2 (ja) | 2008-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4093186B2 (ja) | 半導体装置の製造方法 | |
JP4055717B2 (ja) | 半導体装置およびその製造方法 | |
JP3945483B2 (ja) | 半導体装置の製造方法 | |
TWI278048B (en) | Semiconductor device and its manufacturing method | |
US7727862B2 (en) | Semiconductor device including semiconductor constituent and manufacturing method thereof | |
US20100264552A1 (en) | Circuit device, method of manufacturing the circuit device, device mounting board and semiconductor module | |
JP4609317B2 (ja) | 回路基板 | |
JP2006173232A (ja) | 半導体装置およびその製造方法 | |
JP2002170921A (ja) | 半導体装置およびその製造方法 | |
JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
CN101252092A (zh) | 多芯片封装结构及其制作方法 | |
US7459340B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2004119729A (ja) | 回路装置の製造方法 | |
JP2005142466A (ja) | 半導体装置およびその製造方法 | |
JP4062305B2 (ja) | 半導体装置の製造方法 | |
JP4438389B2 (ja) | 半導体装置の製造方法 | |
JP2004119730A (ja) | 回路装置の製造方法 | |
JP5377403B2 (ja) | 半導体装置及び回路基板の製造方法 | |
JP4321758B2 (ja) | 半導体装置 | |
JP4042741B2 (ja) | 半導体装置の製造方法 | |
JP4316623B2 (ja) | 半導体装置の製造方法 | |
JP2009081367A (ja) | 半導体装置およびその製造方法 | |
JP4913372B2 (ja) | 半導体装置 | |
JP4561079B2 (ja) | 半導体装置の製造方法 | |
JP4209341B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071217 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |