[go: up one dir, main page]

JP2006165335A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006165335A
JP2006165335A JP2004355775A JP2004355775A JP2006165335A JP 2006165335 A JP2006165335 A JP 2006165335A JP 2004355775 A JP2004355775 A JP 2004355775A JP 2004355775 A JP2004355775 A JP 2004355775A JP 2006165335 A JP2006165335 A JP 2006165335A
Authority
JP
Japan
Prior art keywords
region
length direction
semiconductor
channel length
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2004355775A
Other languages
English (en)
Inventor
Yasuo Komoda
泰生 菰田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004355775A priority Critical patent/JP2006165335A/ja
Priority to US11/196,498 priority patent/US20060118880A1/en
Priority to TW094141665A priority patent/TWI295508B/zh
Priority to KR1020050118820A priority patent/KR100676385B1/ko
Priority to CNB2005101294395A priority patent/CN100474624C/zh
Publication of JP2006165335A publication Critical patent/JP2006165335A/ja
Priority to US11/948,115 priority patent/US20080079034A1/en
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0275—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline semiconductor source or drain regions resulting in recessed gates, e.g. forming raised source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】同一半導体基板上に形成されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタにおける移動度を向上させることができる半導体装置を提供する。
【解決手段】面方位（００１）のｎ型ウェル領域１３には、ソース領域１４及びドレイン領域１５が離隔して形成されている。ソース領域１４とドレイン領域１５との間のｎ型ウェル領域１３上にはゲート絶縁膜１６が形成され、ゲート絶縁膜１６上にはゲート電極１７が形成されている。ソース領域１４とドレイン領域１５との間のｎ型ウェル領域１３に形成されるチャネル領域のチャネル長方向は、ｎ型ウェル領域１３の方位＜１００＞に設定され、チャネル長方向には引っ張り応力が発生している。
【選択図】 図１

Description

この発明は、半導体装置に関するものであり、例えば相補型金属酸化膜半導体（ＣＭＯＳ）に使用されるものである。
ＣＭＯＳを構成するｐチャネルＭＯＳ電界効果トランジスタ（以下、ｐＭＯＳトランジスタ）及びｎチャネルＭＯＳ電界効果トランジスタ（以下、ｎＭＯＳトランジスタ）の移動度を上げるには、基板面方位・チャネル方向の変更、または格子歪みを与えることが行われる。例えば、ｐＭＯＳトランジスタにおいては、チャネルとなるシリコンゲルマニウム層が圧縮応力に伴うストレイン効果によって正孔の移動度を増大させ、またｎＭＯＳトランジスタにおいては、チャネルとなるシリコン層が引っ張り応力に伴うストレイン効果によって電子の移動度を増大させることが開示されている（例えば、特許文献１参照）。
しかし、前述した基板面方位・チャネル方向の変更、または格子歪みの印加の方法には以下に挙げる問題点が存在する。
（１） 基板面方位の変更
例えば、面方位（０１１）のウェハを使用した場合、ｐＭＯＳトランジスタの移動度は上がるが、ｎＭＯＳトランジスタの移動度は下がってしまう。また、ウェハ上で９０度の回転対称性が崩れるため、従来の設計を利用することができなくなり設計時の負荷が非常に大きい。
（２） チャネル方向の変更
これも基板の面方位の変更と同様に、ｎＭＯＳトランジスタ、ｐＭＯＳトランジスタの移動度を同時に上げることはできないので、両方の移動度を上げるにはｎＭＯＳトランジスタ、ｐＭＯＳトランジスタの作り分けプロセスが必要になり、プロセスが複雑になってしまう。
（３） 格子歪みの印加
ローカルな歪みはチャネル方向の一軸応力を発生させるが、通常使用される面方位（００１）のウェハでチャネル方向が方位＜１１０＞のトランジスタでは、一軸性の圧縮、引っ張り応力を加えた場合の移動度の向上、劣化の方向はｎＭＯＳトランジスタ、ｐＭＯＳトランジスタで異なる。そのため、両方の移動度を上げるためには、ｎＭＯＳトランジスタ、ｐＭＯＳトランジスタの作り分けプロセスが必要になり、やはりプロセルが複雑になってしまう。
今後、微細化の進行により歩留まりの低下が予想されるこれから先の世代において、移動度向上のために複雑なプロセスを組むことはきわめて難しい。
特開平１１−３４０３３７号公報
そこでこの発明は、前記事情に鑑みてなされたものであり、同一半導体基板上に形成されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタにおける移動度を向上させることができる半導体装置を提供することを目的とする。
前記目的を達成するために、この発明の一実施形態の半導体装置は、面方位（００１）の半導体領域と、前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを具備し、前記ソース領域と前記ドレイン領域との間の前記半導体領域に形成されるチャネル領域のチャネル長方向は前記半導体領域の方位＜１００＞に設定され、前記チャネル長方向には引っ張り応力が発生していることを特徴とする。
また、この発明の他の実施形態の半導体装置は、面方位（００１）の半導体領域と、前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ソース領域上、前記ドレイン領域上、及び前記ゲート電極上に形成され、前記半導体領域における前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向に引っ張り応力を発生させる絶縁膜とを具備し、前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記半導体領域の方位＜１００＞に設定されていることを特徴とする。
この発明の他の実施形態の半導体装置は、面方位（００１）の半導体領域と、前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記半導体領域に形成されたトレンチ内に、前記ソース領域及び前記ドレイン領域の少なくとも１部分と接するように形成されたシリコン窒化膜を含む素子分離領域とを具備し、前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記半導体領域の方位＜１００＞に設定されていることを特徴とする。
この発明の他の実施形態の半導体装置は、面方位（００１）の半導体領域と、前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを具備し、前記ゲート電極は、熱処理により前記ゲート電極を膨張させる不純物元素を含み、前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記半導体領域の方位＜１００＞に設定されていることを特徴とする。
さらに、この発明の他の実施形態の半導体装置は、面方位（００１）のシリコン半導体領域と、前記シリコン半導体領域に離隔して形成され、格子定数がシリコンより小さい元素を含むシリコン化合物から形成されたソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記シリコン半導体領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを具備し、前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記シリコン半導体領域の方位＜１００＞に設定されていることを特徴とする。
この発明によれば、同一半導体基板上に形成されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタにおける移動度を向上させることができる半導体装置を提供することが可能である。
以下、図面を参照してこの発明の実施形態について説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
［第１の実施形態］
まず、この発明の第１の実施形態の半導体装置が含むｐＭＯＳトランジスタ及びｎＭＯＳトランジスタについて説明する。
図１は、第１の実施形態の半導体装置の構造を示す断面図である。
ｐ型シリコン半導体基板１１には、素子分離領域１２が配置されている。ｐ型半導体基板１１は、面方位（００１）のウェハから成る。素子分離領域１２は、例えば、ｐ型半導体基板１１に形成されたトレンチ内にシリコン酸化膜などを埋め込んだＳＴＩ(Shallow Trench Isolation)からなり、ｐ型半導体基板１１上に形成される素子（トランジスタ）間を電気的に絶縁分離して、素子が形成される素子領域を定める。
以下に、ｐＭＯＳトランジスタの構造について述べる。
ｐ型シリコン半導体基板１１上には、ｎ型ウェル領域１３が形成されている。素子領域におけるｎ型ウェル領域１３の表面領域には、ｐ＋型半導体領域からなるソース領域１４と、同じくｐ＋型半導体領域からなるドレイン領域１５とが離隔して形成されている。さらに、ソース領域１４とドレイン領域１５との間には、ソース領域１４及びドレイン領域１５より不純物濃度が低いｐ−型半導体領域からなるエクステンション領域１４Ａ、１５Ａが形成されている。ソース領域１４とドレイン領域１５との間のｎ型ウェル領域１３上には、ゲート絶縁膜１６が形成されている。このゲート絶縁膜１６上にはゲート電極１７が形成されている。ゲート電極１７下のｎ型ウェル領域１３には、チャネル領域が形成されており、このチャネル領域のチャネル長方向（ソース−ドレイン方向）は、ｐ型半導体基板１１の方位＜１００＞に設定されている。
ゲート電極１７の側面には、シリコン窒化膜とシリコン酸化膜が積層された側壁絶縁膜１８が形成されている。さらに、ソース領域１４上、ドレイン領域１５上、ゲート電極１７上、側壁絶縁膜１８上、及び素子分離領域１２上には、ライナー膜１９が形成されている。このライナー膜は、チャネル領域のチャネル長方向（ソース−ドレイン方向）に対して引っ張り応力を加える働きを持つ絶縁膜、例えばシリコン窒化膜等からなる。このような引っ張り応力を加えるシリコン窒化膜には、例えば、ＨＣＤ（Hexa-chloro-disilane）/ＮＨ３の混合ガスを用いて熱ＣＶＤ法により成膜されたＳｉＮ膜（ＨＣＤ−ＳｉＮ膜）、やプラズマＣＶＤ法により成膜され、Ｎ−Ｈ結合が少なく、Ｓｉ−Ｈ結合が多く形成されたＳｉＮ膜などが用いられる。
以下に、ｎＭＯＳトランジスタの構造について述べる。
ｐ型シリコン半導体基板１１上には、ｐ型ウェル領域２３が形成されている。素子領域におけるｐ型ウェル領域２３の表面領域には、ｎ＋型半導体領域からなるソース領域２４と、同じくｎ＋型半導体領域からなるドレイン領域２５とが離隔して形成されている。さらに、ソース領域２４とドレイン領域２５との間には、ｎ型半導体領域からなるエクステンション領域２４Ａ、２５Ａが形成されている。ソース領域２４とドレイン領域２５との間のｐ型ウェル領域２３上には、ゲート絶縁膜２６が形成されている。このゲート絶縁膜２６上にはゲート電極２７が形成されている。ゲート電極２７下のｐ型ウェル領域２３には、チャネル領域が形成されており、このチャネル領域のチャネル長方向（ソース−ドレイン方向）は、ｐ型半導体基板１１の方位＜１００＞に設定されている。
ゲート電極２７の側面には、シリコン窒化膜とシリコン酸化膜が積層された側壁絶縁膜２８が形成されている。さらに、ソース領域２４上、ドレイン領域２５上、ゲート電極２７上、側壁絶縁膜２８上、及び素子分離領域１２上には、前述したライナー膜１９が形成されている。このライナー膜は、同様に、チャネル領域のチャネル長方向（ソース−ドレイン方向）に対して引っ張り応力を加える働きを持つ絶縁膜、例えばシリコン窒化膜等からなる。
前述したｐＭＯＳトランジスタでは、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつソース領域上及びドレイン領域上に形成されたライナー膜（例えば、シリコン窒化膜）により、チャネル長方向に一軸性の引っ張り応力が加えられている。
ｐＭＯＳトランジスタにおける一軸応力（横軸）と正孔移動度（縦軸）との関係を図２に示す。図２に示すように、チャネル長方向が方位＜１００＞である場合、正孔の移動度は引っ張り応力が増加しても変化せずほぼ一定、あるいはわずかながら増加している。一方、従来ではチャネル長方向が方位＜１１０＞である場合が多く、この場合、正孔の移動度は引っ張り応力が増加するに従って低下してしまう。したがって、第１の実施形態のｐＭＯＳトランジスタにおいては、面方位（００１）のシリコン半導体基板を用い、チャネル長方向を半導体基板の方位＜１００＞に設定することにより、チャネル長方向に引っ張り応力が加わっても正孔の移動度は劣化せず、引っ張り応力が印加されていない状態あるいは引っ張り応力が印加されている状態のチャネル長方向が方位＜１１０＞である場合に比べて正孔の移動度が高い。なお、引っ張り応力が印加されている状態では、引っ張り応力が印加されていない状態よりも、移動度の向上効果は大きい。以上により、チャネル長方向に引っ張り応力を加えても、ｐＭＯＳトランジスタのトランジスタ特性が劣化することはない。。
また、ｎＭＯＳトランジスタでも、同様に、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつソース領域上及びドレイン領域上に形成されたライナー膜（例えば、シリコン窒化膜）によりチャネル長方向に一軸性の引っ張り応力が加えられている。
ｎＭＯＳトランジスタにおける一軸応力（横軸）と電子移動度（縦軸）との関係を図３に示す。図３に示すように、チャネル長方向が方位＜１００＞である場合、電子の移動度は引っ張り応力が増加するに従って増加していく。一方、従来例のチャネル長方向が方位＜１１０＞である場合も、電子の移動度は引っ張り応力が増加するに従って同様に増加している。よって、第１の実施形態のｎＭＯＳトランジスタにおいては、チャネル長方向を半導体基板の方位＜１００＞に設定しても、電子の移動度は劣化せず、ほぼチャネル長方向が方位＜１１０＞である場合と同等のトランジスタ特性を維持することができる。
このように面方位（００１）のウェハを用いた、チャネル長方向が方位＜１００＞のｐＭＯＳトランジスタでは、図２に示したように、引っ張り応力により生じた歪みによる移動度変調効果は少なく、正孔移動度はチャネル長方向が方位＜１１０＞のｐＭＯＳトランジスタより高い。また、面方位（００１）のウェハを用いた、チャネル長方向が方位＜１００＞のｎＭＯＳトランジスタでは、チャネル長方向が方位＜１１０＞のｎＭＯＳトランジスタと比べて、図３に示したように、引っ張り応力によって生じた歪みにより同等以上の移動度向上効果が得られる。
以上説明したようにこの第１の実施形態よれば、面方位（００１）の半導体基板を用い、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつソース領域上及びドレイン領域上に形成されたライナー膜によって、チャネル領域のチャネル長方向に引っ張り応力を発生させることにより、同一半導体基板上に形成されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタにおける移動度を向上させることができる。
［第２の実施形態］
次に、この発明の第２の実施形態の半導体装置が含むｐＭＯＳトランジスタ及びｎＭＯＳトランジスタについて説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付してその説明は省略し、以下に異なる構成部分のみを説明する。
図４は、第２の実施形態の半導体装置の構造を示す断面図である。
ｐ型シリコン半導体基板１１上のｎ型ウェル領域１３及びｐ型ウェル領域２３には、ＳＴＩ(Shallow Trench Isolation)から形成された素子分離領域が配置されている。このＳＴＩは、ｐ型半導体基板１１またはｎ型ウェル領域１３、ｐ型ウェル領域２３に形成されたトレンチ内に、シリコン窒化膜１２Ａ、及びシリコン酸化膜１２Ｂを埋め込んだものであり、以下のような構造を有する。ｐ型シリコン半導体基板１１にはトレンチが形成され、トレンチ内のシリコン領域が露出した面にはシリコン窒化膜１２Ａが形成されている。詳述すると、シリコン窒化膜１２Ａは、ソース領域１４、２４、ドレイン領域１５、２５、ｎ型ウェル領域１３、及びｐ型ウェル領域２３などのシリコン領域の少なくとも１部分と接触するように、トレンチ内に形成されている。トレンチ内のシリコン窒化膜１２Ａ上には、トレンチ内を埋め込むようにシリコン酸化膜１２Ｂが形成されている。ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのその他の構造は、前記第１の実施形態と同様である。
第２の実施形態におけるＳＴＩは、シリコン半導体領域の少なくとも１部分に接するシリコン窒化膜を有している。このようなＳＴＩが配置されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタでは、チャネル領域からＳＴＩへ向かって応力が発生する。これにより、チャネル領域のチャネル長方向（ソース−ドレイン方向）に対して引っ張り応力が加えられる。なお、ＳＴＩは、シリコン窒化膜のみで埋められていても良い。
第２の実施形態のｐＭＯＳトランジスタでは、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつシリコン領域と接したシリコン窒化膜を有するＳＴＩにより、チャネル長方向に一軸性の引っ張り応力が加えられている。ｐＭＯＳトランジスタにおける一軸応力（横軸）と正孔移動度（縦軸）との関係は、第１の実施形態と同様に、図２に示したようになる。ｐＭＯＳトランジスタのチャネルにおける正孔の移動度は、引っ張り応力が増加しても変化せずほぼ一定、あるいはわずかながら増加している。したがって、正孔の移動度は、引っ張り応力が印加されていない状態あるいは引っ張り応力が印加されている状態のチャネル長方向が方位＜１１０＞である場合と比べて向上する。これにより、チャネル長方向に引っ張り応力を加えても、ｐＭＯＳトランジスタのトランジスタ特性が劣化することはない。
また、第２の実施形態のｎＭＯＳトランジスタでも、同様に、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつシリコン領域と接したシリコン窒化膜を有するＳＴＩにより、チャネル長方向に一軸性の引っ張り応力が加えられている。ｎＭＯＳトランジスタにおける一軸応力（横軸）と電子移動度（縦軸）との関係は、第１の実施形態と同様に、図３に示したようになる。ｎＭＯＳトランジスタのチャネルにおける電子の移動度は、引っ張り応力が増加するに従って増加していき、チャネル長方向が方位＜１１０＞である場合とほぼ同様に推移する。これにより、ｎＭＯＳトランジスタにおいて、チャネル長方向が方位＜１１０＞である場合とほぼ同様のトランジスタ特性を維持することができる。
以上説明したようにこの第２の実施形態よれば、面方位（００１）の半導体基板を用い、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつシリコン領域と接したシリコン窒化膜を有するＳＴＩによって、チャネル領域のチャネル長方向に引っ張り応力を発生させることにより、同一半導体基板上に形成されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタにおける移動度を向上させることができる。
［第３の実施形態］
次に、この発明の第３の実施形態の半導体装置が含むｐＭＯＳトランジスタ及びｎＭＯＳトランジスタについて説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付してその説明は省略し、以下に異なる構成部分のみを説明する。
図５は、第３の実施形態の半導体装置の構成を示す断面図である。
ソース領域１３とドレイン領域１４との間のｎ型ウェル領域１３上には、ゲート絶縁膜１５が形成され、このゲート絶縁膜１５上にはゲート電極２９が形成されている。また、ソース領域２４とドレイン領域２５との間のｐ型ウェル領域２３上には、ゲート絶縁膜２６が形成され、このゲート絶縁膜２６上にはゲート電極３０が形成されている。
ゲート電極２９、３０は、例えばポリシリコンからなる。このポリシリコンには、熱処理が施されることにより、ポリシリコンが膨張する所定の不純物元素（例えば、ヒ素（ＡＳ））がイオン注入法などにより導入されている。このため、ポリシリコンへの熱処理によって、ポリシリコンからなるゲート電極２９、３０が膨張する。これにより、ゲート電極２９、３０下のｎ型ウェル領域１３及びｐ型ウェル領域２３（チャネル領域）に、チャネル長方向（ソース−ドレイン方向）に対して引っ張り応力が発生する。
第３の実施形態のｐＭＯＳトランジスタでは、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつ熱処理によりゲート電極を膨張させる不純物がゲート電極に導入されている。このため、熱処理によるゲート電極の膨張により、チャネル長方向に一軸性の引っ張り応力が加えられている。ｐＭＯＳトランジスタのチャネルにおける正孔の移動度は、第１の実施形態と同様、図２に示したように、引っ張り応力が増加しても変化せずほぼ一定、あるいはわずかながら増加している。したがって、正孔の移動度は、引っ張り応力が印加されていない状態あるいは引っ張り応力が印加されている状態のチャネル長方向が方位＜１１０＞である場合と比べて向上する。これにより、チャネル長方向に引っ張り応力を加えても、ｐＭＯＳトランジスタのトランジスタ特性が劣化することはない。
また、第３の実施形態のｎＭＯＳトランジスタでも、同様に、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつ熱処理によりゲート電極を膨張させる不純物がゲート電極に導入されている。このため、熱処理によるゲート電極の膨張により、チャネル長方向に一軸性の引っ張り応力が加えられている。ｎＭＯＳトランジスタのチャネルにおける電子の移動度は、第１の実施形態と同様、図３に示したように、引っ張り応力が増加するに従って増加していき、チャネル長方向が方位＜１１０＞である場合とほぼ同様に推移する。これにより、ｎＭＯＳトランジスタにおいて、チャネル長方向が方位＜１１０＞である場合とほぼ同様のトランジスタ特性を維持することができる。
以上説明したようにこの第３実施形態よれば、面方位（００１）の半導体基板を用い、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつ熱処理が施されることでゲート電極を膨張させる不純物を含んだゲート電極を備えることによって、チャネル領域のチャネル長方向に引っ張り応力を発生させる。これにより、同一半導体基板上に形成されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタにおける移動度を向上させることができる。
［第４の実施形態］
次に、この発明の第４の実施形態の半導体装置が含むｐＭＯＳトランジスタ及びｎＭＯＳトランジスタについて説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付してその説明は省略し、以下に異なる構成部分のみを説明する。
図６は、第４の実施形態の半導体装置の構成を示す断面図である。
ｐＭＯＳトランジスタにおいて、ｎ型ウェル領域１３の表面領域には、ｎ型半導体領域からなるソース領域３１とドレイン領域３２とが離隔して形成されている。また、ｎＭＯＳトランジスタにおいて、ｐ型ウェル領域２３の表面領域には、ｐ型半導体領域からなるソース領域３３とドレイン領域３４とが離隔して形成されている。
ソース領域３１、３３及びドレイン領域３２、３４は、以下のような製造方法により形成される。ゲート電極１７、２７の側面に側壁絶縁膜１８、２８が形成された後、等方性エッチング法により側壁絶縁膜１８、２８の横のｎ型ウェル領域１３、ｐ型ウェル領域２３がエッチングされ、溝が形成される。続いて、選択性エピタキシャル成長法により、溝内にソース領域またはドレイン領域となるエピタキシャル層が形成される。
ソース領域３１、３３及びドレイン領域３２、３４は、シリコン中にシリコンより格子定数が小さい元素を含むシリコン化合物、例えば炭化ケイ素（ＳｉＣ）から形成されている。このように、ソース領域３１、３３及びドレイン領域３２、３４が炭化ケイ素を含む場合、ソース領域にはチャネル領域近傍からソース領域中央部に向かって応力が発生し、またドレイン領域にはチャネル領域近傍からドレイン領域中央部に向かって応力が発生する。これにより、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタにおけるチャネル領域のチャネル長方向（ソース−ドレイン方向）に対して引っ張り応力が加えられる。
第４の実施形態のｐＭＯＳトランジスタでは、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつソース領域及びドレイン領域がシリコンより格子定数の小さい元素を含むシリコン化合物から形成されている。この場合、ソース領域及びドレイン領域に自ら縮む力が発生し、これによりチャネル領域のチャネル長方向に一軸性の引っ張り応力が加えられる。ｐＭＯＳトランジスタのチャネルにおける正孔の移動度は、第１の実施形態と同様、図２に示したように、引っ張り応力が増加しても変化せずほぼ一定、あるいはわずかながら増加している。したがって、正孔の移動度は、引っ張り応力が印加されていない状態あるいは引っ張り応力が印加されている状態のチャネル長方向が方位＜１１０＞である場合と比べて向上する。これにより、チャネル長方向に引っ張り応力を加えても、ｐＭＯＳトランジスタのトランジスタ特性が劣化することはない。
また、第４の実施形態のｎＭＯＳトランジスタでも、同様に、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつソース領域及びドレイン領域がシリコンより格子定数の小さい元素を含むシリコン化合物から形成されている。この場合、ソース領域及びドレイン領域に自ら縮む力が発生し、これによりチャネル領域のチャネル長方向に一軸性の引っ張り応力が加えられる。ｎＭＯＳトランジスタのチャネルにおける電子の移動度は、第１の実施形態と同様、図３に示したように、引っ張り応力が増加するに従って増加していき、チャネル長方向が方位＜１１０＞である場合とほぼ同様に推移する。これにより、ｎＭＯＳトランジスタにおいて、チャネル長方向が方位＜１１０＞である場合とほぼ同様のトランジスタ特性を維持することができる。
以上説明したようにこの第４の実施形態よれば、面方位（００１）の半導体基板を用い、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつシリコンより格子定数の小さい元素を含むシリコン化合物から形成されたソース領域及びドレイン領域を備えることによって、チャネル領域のチャネル長方向に引っ張り応力を発生させる。これにより、同一半導体基板上に形成されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタにおける移動度を向上させることができる。
また、前述した各実施形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。さらに、前述した各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
この発明の第１の実施形態の半導体装置の構成を示す断面図である。 この発明の実施形態のｐＭＯＳトランジスタにおける引っ張り応力と移動度との関係を示す図である。 この発明の実施形態のｎＭＯＳトランジスタにおける引っ張り応力と移動度との関係を示す図である。 この発明の第２の実施形態の半導体装置の構成を示す断面図である。 この発明の第３の実施形態の半導体装置の構成を示す断面図である。 この発明の第４の実施形態の半導体装置の構成を示す断面図である。
符号の説明
１１…ｐ型シリコン半導体基板、１２…素子分離領域、１２Ａ…シリコン窒化膜、１２Ｂ…シリコン酸化膜、１３…ｎ型ウェル領域、１４…ソース領域、１５…ドレイン領域、１４Ａ、１５Ａ…エクステンション領域、１６…ゲート絶縁膜、１７…ゲート電極、１８…側壁絶縁膜、１９…ライナー膜、２３…ｐ型ウェル領域、２４…ソース領域、２５…ドレイン領域、２４Ａ、２５Ａ…エクステンション領域、２６…ゲート絶縁膜、２７…ゲート電極、２８…側壁絶縁膜、２９、３０…ゲート電極、３１…ソース領域、３２…ドレイン領域、３３…ソース領域、３４…ドレイン領域。

Claims (5)

  1. 面方位（００１）の半導体領域と、
    前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、
    前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極とを具備し、
    前記ソース領域と前記ドレイン領域との間の前記半導体領域に形成されるチャネル領域のチャネル長方向は前記半導体領域の方位＜１００＞に設定され、前記チャネル長方向には引っ張り応力が発生していることを特徴とする半導体装置。
  2. 面方位（００１）の半導体領域と、
    前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、
    前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    前記ソース領域上、前記ドレイン領域上、及び前記ゲート電極上に形成され、前記半導体領域における前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向に引っ張り応力を発生させる絶縁膜とを具備し、
    前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記半導体領域の方位＜１００＞に設定されていることを特徴とする半導体装置。
  3. 面方位（００１）の半導体領域と、
    前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、
    前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    前記半導体領域に形成されたトレンチ内に、前記ソース領域及び前記ドレイン領域の少なくとも１部分と接するように形成されたシリコン窒化膜を含む素子分離領域とを具備し、
    前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記半導体領域の方位＜１００＞に設定されていることを特徴とする半導体装置。
  4. 面方位（００１）の半導体領域と、
    前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、
    前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極とを具備し、
    前記ゲート電極は、熱処理により前記ゲート電極を膨張させる不純物元素を含み、前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記半導体領域の方位＜１００＞に設定されていることを特徴とする半導体装置。
  5. 面方位（００１）のシリコン半導体領域と、
    前記シリコン半導体領域に離隔して形成され、格子定数がシリコンより小さい元素を含むシリコン化合物から形成されたソース領域及びドレイン領域と、
    前記ソース領域と前記ドレイン領域との間の前記シリコン半導体領域上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極とを具備し、
    前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記シリコン半導体領域の方位＜１００＞に設定されていることを特徴とする半導体装置。
JP2004355775A 2004-12-08 2004-12-08 半導体装置 Abandoned JP2006165335A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004355775A JP2006165335A (ja) 2004-12-08 2004-12-08 半導体装置
US11/196,498 US20060118880A1 (en) 2004-12-08 2005-08-04 Semiconductor device including field-effect transistor
TW094141665A TWI295508B (en) 2004-12-08 2005-11-28 Semiconductor device including field-effect transistor
KR1020050118820A KR100676385B1 (ko) 2004-12-08 2005-12-07 전계 효과 트랜지스터를 포함한 반도체 장치
CNB2005101294395A CN100474624C (zh) 2004-12-08 2005-12-08 包括场效应晶体管的半导体装置及其制造方法
US11/948,115 US20080079034A1 (en) 2004-12-08 2007-11-30 Semiconductor device including field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004355775A JP2006165335A (ja) 2004-12-08 2004-12-08 半導体装置

Publications (1)

Publication Number Publication Date
JP2006165335A true JP2006165335A (ja) 2006-06-22

Family

ID=36573223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004355775A Abandoned JP2006165335A (ja) 2004-12-08 2004-12-08 半導体装置

Country Status (5)

Country Link
US (2) US20060118880A1 (ja)
JP (1) JP2006165335A (ja)
KR (1) KR100676385B1 (ja)
CN (1) CN100474624C (ja)
TW (1) TWI295508B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008041301A1 (en) * 2006-09-29 2008-04-10 Fujitsu Microelectronics Limited Semiconductor device and its manufacturing method
JP2008103607A (ja) * 2006-10-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008103417A (ja) * 2006-10-17 2008-05-01 Asahi Kasei Electronics Co Ltd 半導体装置及びその製造方法
WO2008123352A1 (ja) * 2007-03-28 2008-10-16 Nec Corporation 半導体装置
JP2009212413A (ja) * 2008-03-06 2009-09-17 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP2009302979A (ja) * 2008-06-13 2009-12-24 Toshiba Corp 乱数生成装置
US8004084B2 (en) 2007-12-21 2011-08-23 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US8242558B2 (en) 2008-06-30 2012-08-14 Sony Corporation Semiconductor device and method for production of semiconductor device
JP2013016828A (ja) * 2012-08-27 2013-01-24 Sony Corp 半導体装置
JP5401991B2 (ja) * 2007-02-07 2014-01-29 日本電気株式会社 半導体装置
US9070783B2 (en) 2007-03-20 2015-06-30 Sony Corporation Semiconductor device and method of manufacturing the same

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7238985B2 (en) * 2003-08-13 2007-07-03 International Rectifier Corporation Trench type mosgated device with strained layer on trench sidewall
KR101155097B1 (ko) * 2005-08-24 2012-06-11 삼성전자주식회사 반도체 장치의 제조 방법 및 그에 의해 제조된 반도체 장치
JP2007141977A (ja) * 2005-11-16 2007-06-07 Matsushita Electric Ind Co Ltd 半導体装置
US8853746B2 (en) * 2006-06-29 2014-10-07 International Business Machines Corporation CMOS devices with stressed channel regions, and methods for fabricating the same
US20080096331A1 (en) * 2006-10-04 2008-04-24 Neng-Kuo Chen Method for fabricating high compressive stress film and strained-silicon transistors
KR100827443B1 (ko) 2006-10-11 2008-05-06 삼성전자주식회사 손상되지 않은 액티브 영역을 가진 반도체 소자 및 그 제조방법
KR101026479B1 (ko) * 2006-12-28 2011-04-01 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
US7696542B2 (en) * 2008-01-22 2010-04-13 International Business Machines Corporation Anisotropic stress generation by stress-generating liners having a sublithographic width
JP2010067930A (ja) * 2008-09-12 2010-03-25 Toshiba Corp 半導体装置およびその製造方法
US8497196B2 (en) * 2009-10-04 2013-07-30 Tokyo Electron Limited Semiconductor device, method for fabricating the same and apparatus for fabricating the same
US8338258B2 (en) 2009-11-25 2012-12-25 International Business Machines Corporation Embedded stressor for semiconductor structures
US8461034B2 (en) * 2010-10-20 2013-06-11 International Business Machines Corporation Localized implant into active region for enhanced stress
US8890209B2 (en) 2011-03-10 2014-11-18 Tsinghua University Strained GE-ON-insulator structure and method for forming the same
US8786017B2 (en) 2011-03-10 2014-07-22 Tsinghua University Strained Ge-on-insulator structure and method for forming the same
WO2012119417A1 (en) * 2011-03-10 2012-09-13 Tsinghua University Strained ge-on-insulator structure and method for forming the same
US8704306B2 (en) 2011-03-10 2014-04-22 Tsinghua University Strained Ge-on-insulator structure and method for forming the same
CN103137480B (zh) * 2011-11-25 2015-07-08 中芯国际集成电路制造(上海)有限公司 Mos器件的形成方法及其形成的mos器件
CN103280459B (zh) * 2013-05-17 2016-10-05 电子科技大学 具有深槽结构的图形化应变nmos器件及其制作方法
CN105742336B (zh) * 2014-12-08 2019-10-25 中芯国际集成电路制造(上海)有限公司 形成应力结构的方法
KR20160112105A (ko) * 2015-03-18 2016-09-28 삼성전자주식회사 STI(Shallow Trench Isolation) 라이너를 포함하는 반도체 장치
DE112015006963T5 (de) * 2015-09-25 2018-06-21 Intel Corporation Isolationsstrukturen für ein element einer integrierten schaltung und verfahren für dessen herstellung

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891769A (en) * 1997-04-07 1999-04-06 Motorola, Inc. Method for forming a semiconductor device having a heteroepitaxial layer
US6876053B1 (en) * 1999-08-13 2005-04-05 Intel Corporation Isolation structure configurations for modifying stresses in semiconductor devices
US7312485B2 (en) * 2000-11-29 2007-12-25 Intel Corporation CMOS fabrication process utilizing special transistor orientation
JP4173658B2 (ja) * 2001-11-26 2008-10-29 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP2003179157A (ja) * 2001-12-10 2003-06-27 Nec Corp Ｍｏｓ型半導体装置
US7022561B2 (en) * 2002-12-02 2006-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device
US7371629B2 (en) * 2002-12-09 2008-05-13 Taiwan Semiconductor Manufacturing Company N/PMOS saturation current, HCE, and Vt stability by contact etch stop film modifications
US6717216B1 (en) * 2002-12-12 2004-04-06 International Business Machines Corporation SOI based field effect transistor having a compressive film in undercut area under the channel and a method of making the device
JP2004228273A (ja) * 2003-01-22 2004-08-12 Renesas Technology Corp 半導体装置
US6900502B2 (en) * 2003-04-03 2005-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel on insulator device
US6882025B2 (en) * 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
KR100500451B1 (ko) * 2003-06-16 2005-07-12 삼성전자주식회사 인장된 채널을 갖는 모스 트랜지스터를 구비하는반도체소자의 제조 방법
US20050170104A1 (en) * 2004-01-29 2005-08-04 Applied Materials, Inc. Stress-tuned, single-layer silicon nitride film
US7052946B2 (en) * 2004-03-10 2006-05-30 Taiwan Semiconductor Manufacturing Co. Ltd. Method for selectively stressing MOSFETs to improve charge carrier mobility
US6995456B2 (en) * 2004-03-12 2006-02-07 International Business Machines Corporation High-performance CMOS SOI devices on hybrid crystal-oriented substrates
US7192894B2 (en) * 2004-04-28 2007-03-20 Texas Instruments Incorporated High performance CMOS transistors using PMD liner stress
US7001844B2 (en) * 2004-04-30 2006-02-21 International Business Machines Corporation Material for contact etch layer to enhance device performance
US7528051B2 (en) * 2004-05-14 2009-05-05 Applied Materials, Inc. Method of inducing stresses in the channel region of a transistor
US7119404B2 (en) * 2004-05-19 2006-10-10 Taiwan Semiconductor Manufacturing Co. Ltd. High performance strained channel MOSFETs by coupled stress effects
US20050275018A1 (en) * 2004-06-10 2005-12-15 Suresh Venkatesan Semiconductor device with multiple semiconductor layers
US20050287747A1 (en) * 2004-06-29 2005-12-29 International Business Machines Corporation Doped nitride film, doped oxide film and other doped films
US7122435B2 (en) * 2004-08-02 2006-10-17 Texas Instruments Incorporated Methods, systems and structures for forming improved transistors
US20060043500A1 (en) * 2004-08-24 2006-03-02 Jian Chen Transistor structure with stress modification and capacitive reduction feature in a channel direction and method thereof
US7112848B2 (en) * 2004-09-13 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thin channel MOSFET with source/drain stressors
US20060079046A1 (en) * 2004-10-12 2006-04-13 International Business Machines Corporation Method and structure for improving cmos device reliability using combinations of insulating materials
US7335929B2 (en) * 2004-10-18 2008-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor with a strained region and method of manufacture
US20060094194A1 (en) * 2004-11-04 2006-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced disposable spacer process by low-temperature high-stress nitride film for sub-90NM CMOS technology
US7306997B2 (en) * 2004-11-10 2007-12-11 Advanced Micro Devices, Inc. Strained fully depleted silicon on insulator semiconductor device and manufacturing method therefor
US20060118892A1 (en) * 2004-12-02 2006-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Structures to Produce a Strain-Inducing Layer in a Semiconductor Device
US7190036B2 (en) * 2004-12-03 2007-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor mobility improvement by adjusting stress in shallow trench isolation

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5282570B2 (ja) * 2006-09-29 2013-09-04 富士通セミコンダクター株式会社 半導体装置及びその製造方法
WO2008041301A1 (en) * 2006-09-29 2008-04-10 Fujitsu Microelectronics Limited Semiconductor device and its manufacturing method
US7994586B2 (en) 2006-09-29 2011-08-09 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method of the same
JP2008103417A (ja) * 2006-10-17 2008-05-01 Asahi Kasei Electronics Co Ltd 半導体装置及びその製造方法
JP2008103607A (ja) * 2006-10-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP5401991B2 (ja) * 2007-02-07 2014-01-29 日本電気株式会社 半導体装置
US9070783B2 (en) 2007-03-20 2015-06-30 Sony Corporation Semiconductor device and method of manufacturing the same
WO2008123352A1 (ja) * 2007-03-28 2008-10-16 Nec Corporation 半導体装置
JP5396268B2 (ja) * 2007-03-28 2014-01-22 ルネサスエレクトロニクス株式会社 半導体装置
US8809939B2 (en) 2007-03-28 2014-08-19 Renesas Electronics Corporation Semiconductor device
US8004084B2 (en) 2007-12-21 2011-08-23 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2009212413A (ja) * 2008-03-06 2009-09-17 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP2009302979A (ja) * 2008-06-13 2009-12-24 Toshiba Corp 乱数生成装置
US8242558B2 (en) 2008-06-30 2012-08-14 Sony Corporation Semiconductor device and method for production of semiconductor device
JP2013016828A (ja) * 2012-08-27 2013-01-24 Sony Corp 半導体装置

Also Published As

Publication number Publication date
KR20060064545A (ko) 2006-06-13
TWI295508B (en) 2008-04-01
CN1787230A (zh) 2006-06-14
US20080079034A1 (en) 2008-04-03
TW200633212A (en) 2006-09-16
CN100474624C (zh) 2009-04-01
KR100676385B1 (ko) 2007-01-30
US20060118880A1 (en) 2006-06-08

Similar Documents

Publication Publication Date Title
JP2006165335A (ja) 半導体装置
US7410859B1 (en) Stressed MOS device and method for its fabrication
JP4932795B2 (ja) 半導体装置及びその製造方法
US6882025B2 (en) Strained-channel transistor and methods of manufacture
US7432149B2 (en) CMOS on SOI substrates with hybrid crystal orientations
US7985641B2 (en) Semiconductor device with strained transistors and its manufacture
US8159030B2 (en) Strained MOS device and methods for its fabrication
US8269256B2 (en) Semiconductor device and manufacturing method thereof
US20090302395A1 (en) Method of manufacturing a semiconductor device including epitaxially growing semiconductor epitaxial layers on a surface of semiconductor substrate
US20080157200A1 (en) Stress liner surrounded facetless embedded stressor mosfet
JP5223285B2 (ja) 半導体装置の製造方法
US7326601B2 (en) Methods for fabrication of a stressed MOS device
JP2009503892A (ja) 応力がかけられたｍｏｓデバイスの製造方法
JP2009099956A (ja) Ｃｍｏｓ素子及びその製造方法
US20120256265A1 (en) Semiconductor device and manufacturing method thereof
JP5055846B2 (ja) 半導体装置およびその製造方法
JP2005142431A (ja) 半導体装置およびその製造方法
JP5166789B2 (ja) 半導体装置
JP2007088158A (ja) 半導体装置およびその製造方法
JP2009152485A (ja) 半導体装置の製造方法及び半導体装置
JP2008160037A (ja) 半導体装置
JP2006024718A (ja) 半導体装置およびその製造方法
JP2007027502A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080715

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20091127