JP2006154564A - Liquid crystal display element - Google Patents
Liquid crystal display element Download PDFInfo
- Publication number
- JP2006154564A JP2006154564A JP2004347732A JP2004347732A JP2006154564A JP 2006154564 A JP2006154564 A JP 2006154564A JP 2004347732 A JP2004347732 A JP 2004347732A JP 2004347732 A JP2004347732 A JP 2004347732A JP 2006154564 A JP2006154564 A JP 2006154564A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- pixel
- display element
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 132
- 239000000758 substrate Substances 0.000 claims abstract description 102
- 230000005684 electric field Effects 0.000 claims abstract description 39
- 239000011159 matrix material Substances 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 46
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 16
- 239000010409 thin film Substances 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 description 8
- 239000002184 metal Substances 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【課題】画素のTFTに隣接する領域の液晶分子の配向の乱れを少なくし、ざらつき感の無い良好な品質の画像を表示することができる垂直配向型のアクティブマトリックス液晶表示素子を提供する。
【解決手段】複数の画素電極3とTFT4とゲート配線11及びデータ配線12を設けた一方の基板1の内面に、複数の画素電極3の周囲の少なくともTFT4に隣接する部分にそれぞれ対応させて、他方の基板の内面に設けられた対向電極との間に予め定めた値の電界を形成する補助電極14を設けた。
【選択図】図1There is provided a vertical alignment type active matrix liquid crystal display element capable of reducing the disorder of alignment of liquid crystal molecules in a region adjacent to a TFT of a pixel and displaying a good quality image without a feeling of roughness.
SOLUTION: The inner surface of one substrate 1 provided with a plurality of pixel electrodes 3, TFTs 4, gate wirings 11 and data wirings 12 is respectively associated with at least a portion adjacent to the TFTs 4 around the plurality of pixel electrodes 3. An auxiliary electrode 14 for forming an electric field having a predetermined value is provided between the counter electrode provided on the inner surface of the other substrate.
[Selection] Figure 1
Description
この発明は、薄膜トランジスタ(以下、TFTと記す)をアクティブ素子とした垂直配向型のアクティブマトリックス液晶表示素子に関する。 The present invention relates to a vertical alignment type active matrix liquid crystal display element using a thin film transistor (hereinafter referred to as TFT) as an active element.
垂直配向型のアクティブマトリックス液晶表示素子は、予め定めた間隙を存して対向配置された一対の基板と、前記一対の基板の互いに対向する内面のうち、一方の基板の内面に設けられ、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記一方の基板の内面に、前記複数の画素電極にそれぞれ対応させてその近傍に設けられ、対応する画素電極にそれぞれ接続された複数のTFTと、前記一方の基板の内面に、各画素電極行の一側及び各画素電極列の一側にそれぞれ沿わせて設けられ、その行及び列のTFTにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線と、他方の基板の内面に設けられ、前記複数の画素電極に対向する対向電極と、前記一対の基板の内面にそれぞれ前記電極を覆って設けられた垂直配向膜と、前記一対の基板間の間隙に封入された負の誘電異方性を有する液晶層とからなっている(特許文献1参照)。
垂直配向型の液晶表示素子は、複数の画素電極と対向電極とが互いに対向する領域からなる複数の画素毎に、前記電極間への書込み電圧の印加により液晶分子を垂直配向状態から倒れ配向させて画像を表示する。 In a vertical alignment type liquid crystal display element, liquid crystal molecules are tilted from a vertical alignment state by applying a write voltage between the electrodes for each of a plurality of pixels composed of regions where a plurality of pixel electrodes and a counter electrode face each other. To display the image.
しかし、従来の垂直配向型アクティブマトリックス液晶表示素子は、TFTのゲート電極への高電圧(15〜20V程度)のゲート信号の供給により、前記TFTのゲート電極と前記画素電極のTFT隣接部との間に基板面に沿った強い横電界が発生し、その横電界の影響により、前記画素のTFTに隣接する領域の液晶分子が挙動するため、各画素における液晶分子の配向が乱れ、この各画素毎の配向の乱れが表示にざらつき感を生じさせる。 However, a conventional vertical alignment type active matrix liquid crystal display device is configured such that a high voltage (about 15 to 20 V) gate signal is supplied to a TFT gate electrode, whereby the TFT gate electrode and the pixel electrode adjacent to the TFT are separated. A strong horizontal electric field along the substrate surface is generated between them, and the liquid crystal molecules in the region adjacent to the TFT of the pixel behave due to the influence of the horizontal electric field, so that the alignment of the liquid crystal molecules in each pixel is disturbed. Disturbances in orientation at each time give the display a rough feeling.
この発明は、各画素毎の液晶分子の配向の乱れを少なくし、ざらつき感の無い良好な品質の画像を表示することができる垂直配向型のアクティブマトリックス液晶表示素子を提供することを目的としたものである。 An object of the present invention is to provide a vertical alignment type active matrix liquid crystal display element which can display a good quality image with less roughness and less disorder of alignment of liquid crystal molecules for each pixel. Is.
この発明の液晶表示素子は、予め定めた間隙を存して対向配置された一対の基板と、前記一対の基板の互いに対向する内面のうち、一方の基板の内面に設けられ、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記一方の基板の内面に、前記複数の画素電極にそれぞれ対応させてその近傍に設けられ、対応する画素電極にそれぞれ接続された複数のTFTと、前記一方の基板の内面に、各画素電極行の一側及び各画素電極列の一側にそれぞれ沿わせて設けられ、その行及び列のTFTにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線と、他方の基板の内面に設けられ、前記複数の画素電極に対向する対向電極と、前記一方の基板の内面に、前記複数の画素電極の周囲の少なくとも前記TFTに隣接する部分にそれぞれ対応させて設けられ、前記対向電極と対向し、前記対向電極との間に予め定めた値の電界を発生させる補助電極と、前記一対の基板の内面にそれぞれ前記電極を覆って設けられた垂直配向膜と、前記一対の基板間の間隙に封入された負の誘電異方性を有する液晶層とを備えたことを特徴とする。 The liquid crystal display element according to the present invention is provided on the inner surface of one of the pair of substrates opposed to each other with a predetermined gap and the inner surfaces of the pair of substrates facing each other, in the row direction and the column. A plurality of pixel electrodes arranged in a matrix in the direction, and a plurality of TFTs provided on the inner surface of the one substrate in the vicinity thereof in correspondence with the plurality of pixel electrodes and connected to the corresponding pixel electrodes, respectively A plurality of gates provided on the inner surface of the one substrate along one side of each pixel electrode row and one side of each pixel electrode column, respectively, for supplying gate signals and data signals to the TFTs in the rows and columns; Wiring and data wiring, provided on the inner surface of the other substrate, facing the plurality of pixel electrodes, on the inner surface of the one substrate, adjacent to at least the TFT around the plurality of pixel electrodes An auxiliary electrode that faces the counter electrode and generates an electric field of a predetermined value between the counter electrode and the inner surfaces of the pair of substrates, respectively, covering the electrode And a liquid crystal layer having negative dielectric anisotropy sealed in a gap between the pair of substrates.
この発明の液晶表示素子において、前記補助電極は、前記一方の基板の基板面に形成され、前記画素電極は、前記補助電極を覆って設けられた絶縁膜の上に形成されており、前記TFTの半導体膜上の電極と前記画素電極とを接続する接続電極は、前記補助電極と交差する部分が前記TFTの前記半導体膜上の電極の幅よりも細い形状に形成されているのが望ましい。 In the liquid crystal display element according to the present invention, the auxiliary electrode is formed on a substrate surface of the one substrate, the pixel electrode is formed on an insulating film provided to cover the auxiliary electrode, and the TFT The connection electrode that connects the electrode on the semiconductor film and the pixel electrode is preferably formed so that the portion intersecting the auxiliary electrode is narrower than the width of the electrode on the semiconductor film of the TFT.
さらに、この液晶表示素子においては、前記画素電極を、前記TFTに隣接する部分の電極縁の一部を前記TFTから離間させた形状に形成し、前記TFTの前記半導体膜上の電極と前記画素電極とを接続する接続電極を、前記画素電極の前記TFTから離間した部分に対応する領域内において前記補助電極と交差するように形成するのが好ましい。 また、前記補助電極は、前記画素電極の周囲の少なくともTFT及びゲート配線に隣接する縁部に対応させて設けるのが望ましい。 Further, in this liquid crystal display element, the pixel electrode is formed in a shape in which a part of the electrode edge adjacent to the TFT is separated from the TFT, and the electrode on the semiconductor film of the TFT and the pixel It is preferable that the connection electrode for connecting the electrode is formed so as to intersect the auxiliary electrode in a region corresponding to a portion of the pixel electrode that is separated from the TFT. The auxiliary electrode is preferably provided so as to correspond to at least an edge adjacent to the TFT and the gate wiring around the pixel electrode.
前記補助電極は、前記画素電極の全周にわたって設けるのがより望ましい。さらに、前記補助電極は、前記対向電極の電位と同じ値の電位に設定し、前記対向電極との間に実質的に電界が印加されない領域を形成するのが好ましい。 More preferably, the auxiliary electrode is provided over the entire circumference of the pixel electrode. Further, it is preferable that the auxiliary electrode is set to a potential having the same value as the potential of the counter electrode, and a region where an electric field is not substantially applied is formed between the auxiliary electrode and the counter electrode.
また、前記補助電極は、前記画素電極との間に補償容量を形成する容量電極と一体的に形成するのが好ましい。 The auxiliary electrode is preferably formed integrally with a capacitor electrode that forms a compensation capacitor with the pixel electrode.
この発明の液晶表示素子においては、前記複数の画素電極にそれぞれ、前記画素電極を複数の電極部に区分するスリットを設けるのが望ましい。その場合は、前記補助電極に、前記複数の画素電極のスリットにそれぞれ対応する延長部を形成するのが好ましい。 In the liquid crystal display element of the present invention, it is preferable that a slit for dividing the pixel electrode into a plurality of electrode portions is provided in each of the plurality of pixel electrodes. In that case, it is preferable that extension portions corresponding to the slits of the plurality of pixel electrodes are formed in the auxiliary electrode.
また、この発明の液晶表示素子においては、前記他方の基板の内面に、前記一方の基板の内面に設けられた複数の画素電極の中心部にそれぞれ対応する複数の突起を設けるのが望ましい。 In the liquid crystal display element of the present invention, it is preferable that a plurality of protrusions respectively corresponding to the center portions of the plurality of pixel electrodes provided on the inner surface of the one substrate are provided on the inner surface of the other substrate.
この発明の液晶表示素子は、複数の画素電極とTFTとゲート配線及びデータ配線を設けた一方の基板の内面に、前記複数の画素電極の周囲の少なくとも前記TFTに隣接する部分にそれぞれ対応させて、前記対向電極との間に予め定めた値の電界を発生させる補助電極を設けたものであるため、前記TFTのゲート電極に印加されるゲート信号の電圧が前記ゲート電極と画素電極との間に印加されることが無く、したがって、前記複数の画素電極と対向電極とが互いに対向する領域からなる複数の画素毎の前記ゲート信号による横電界の影響による液晶分子の配向の乱れをなくして、ざらつき感の無い良好な品質の画像を表示することができる。 The liquid crystal display element according to the present invention has an inner surface of one substrate provided with a plurality of pixel electrodes, TFTs, gate wirings, and data wirings so as to correspond to at least a portion adjacent to the TFTs around the pixel electrodes. Since an auxiliary electrode for generating an electric field having a predetermined value is provided between the counter electrode and the counter electrode, the voltage of the gate signal applied to the gate electrode of the TFT is between the gate electrode and the pixel electrode. Therefore, the disturbance of the orientation of the liquid crystal molecules due to the influence of the lateral electric field due to the gate signal for each of the plurality of pixels composed of regions where the plurality of pixel electrodes and the counter electrode face each other, It is possible to display an image of good quality without a feeling of roughness.
この発明の液晶表示素子において、前記補助電極は、前記一方の基板の基板面に形成され、前記画素電極は、前記補助電極を覆って設けられた絶縁膜の上に形成されており、前記TFTの半導体膜上の電極と画素電極とを接続する接続電極は、前記補助電極と交差する部分が前記TFTの前記半導体膜上の電極の幅よりも細い形状に形成されているのが望ましく、このようにすることにより、前記画素における液晶分子の配向の乱れをさらに少なくすることができる。 In the liquid crystal display element according to the present invention, the auxiliary electrode is formed on a substrate surface of the one substrate, the pixel electrode is formed on an insulating film provided to cover the auxiliary electrode, and the TFT The connection electrode that connects the electrode on the semiconductor film and the pixel electrode is preferably formed so that the portion intersecting the auxiliary electrode is narrower than the width of the electrode on the semiconductor film of the TFT. By doing so, the disorder of the alignment of the liquid crystal molecules in the pixel can be further reduced.
さらに、この液晶表示素子においては、前記画素電極を、前記TFTに隣接する部分の電極縁の一部を前記TFTから離間させた形状に形成し、前記TFTの前記半導体膜上の電極と前記画素電極とを接続する接続電極を、前記画素電極の前記TFTから離間した部分に対応する領域内において前記補助電極と交差するように形成するのが好ましく、このようにすることにより、前記画素における液晶分子の配向の乱れをほとんど無くすことができる。 また、前記補助電極は、前記画素電極の周囲の少なくともTFT及びゲート配線に隣接する縁部に対応させて設けるのが望ましく、このようにすることにより、前記画素の前記ゲート配線に隣接する領域の液晶分子の配向の乱れも無くすことができる。 Further, in this liquid crystal display element, the pixel electrode is formed in a shape in which a part of the electrode edge adjacent to the TFT is separated from the TFT, and the electrode on the semiconductor film of the TFT and the pixel It is preferable that the connection electrode for connecting the electrode is formed so as to intersect with the auxiliary electrode in a region corresponding to the portion of the pixel electrode that is separated from the TFT. By doing so, the liquid crystal in the pixel is formed. The disorder of molecular orientation can be almost eliminated. In addition, the auxiliary electrode is preferably provided so as to correspond to at least an edge adjacent to the TFT and the gate wiring around the pixel electrode, and in this way, in the region adjacent to the gate wiring of the pixel. The disorder of the alignment of the liquid crystal molecules can be eliminated.
前記補助電極は、前記画素電極の全周にわたって設けるのがより望ましく、このようにすることにより、前記画素の周囲の基板間電界(補助電極と対向電極との間の電界)を前記画素の全周にわたって同じにし、前記画素内の液晶分子を、各画素毎に、前記画素電極と対向電極との間に印加された書込み電圧に対応させて良好に倒れ配向させ、より良好な品質の画像を表示することができる。 More preferably, the auxiliary electrode is provided over the entire circumference of the pixel electrode, so that the inter-substrate electric field around the pixel (the electric field between the auxiliary electrode and the counter electrode) can be increased. The liquid crystal molecules in the pixel are made to be the same over the circumference, and the liquid crystal molecules in the pixel are aligned with each other in accordance with the writing voltage applied between the pixel electrode and the counter electrode. Can be displayed.
さらに、前記補助電極は、前記対向電極の電位と同じ値の電位に設定し、前記対向電極との間に実質的に電界が印加されない領域を形成するのが好ましく、このようにすることにより、前記画素の周囲を前記画素の全周にわたって実質的に無電界状態にし、前記画素内の液晶分子を、各画素毎に、前記書込み電圧に対応させてより良好に倒れ配向させ、さらに良好な品質の画像を表示することができる。 Further, it is preferable that the auxiliary electrode is set to a potential having the same value as the potential of the counter electrode, and a region where no electric field is substantially applied is formed between the auxiliary electrode and the counter electrode. The periphery of the pixel is in a substantially electric-free state over the entire circumference of the pixel, and the liquid crystal molecules in the pixel are more preferably tilted and aligned in correspondence with the writing voltage for each pixel, and further excellent quality Images can be displayed.
また、前記補助電極は、前記画素電極との間に補償容量を形成する容量電極と一体的に形成するのが好ましく、このようにすることにより、充分な開口率を得ることができる。 In addition, the auxiliary electrode is preferably formed integrally with a capacitor electrode that forms a compensation capacitor between the auxiliary electrode and the pixel electrode, whereby a sufficient aperture ratio can be obtained.
この発明の液晶表示素子においては、前記複数の画素電極にそれぞれ、前記画素電極を複数の電極部に区分するスリットを設けるのが望ましく、このようにすることにより、前記画素内の液晶分子を、前記画素電極の前記スリットにより区分された複数の電極部にそれぞれ対応する複数の領域毎に、前記書込み電圧に対応させて倒れ配向させ、各画素の表示むらを無くして高品質の画像を表示することができる。 In the liquid crystal display element of the present invention, it is desirable to provide a slit for dividing the pixel electrode into a plurality of electrode portions, respectively, in the plurality of pixel electrodes. A plurality of regions respectively corresponding to the plurality of electrode portions divided by the slits of the pixel electrode are tilted and aligned corresponding to the write voltage, and display of a high quality image without display unevenness of each pixel is displayed. be able to.
その場合は、前記補助電極に、前記複数の画素電極のスリットにそれぞれ対応する延長部を形成するのが好ましく、このようにすることにより、前記画素の前記複数の領域の周囲の基板間電界をそれぞれ各領域の全周にわたって同じにし、前記画素内の液晶分子を、前記複数の領域毎に、前記書込み電圧に対応させて良好に倒れ配向させ、より高品質の画像を表示することができる。 In that case, it is preferable to form extension portions corresponding to the slits of the plurality of pixel electrodes in the auxiliary electrode, respectively, so that the inter-substrate electric field around the plurality of regions of the pixel is reduced. It is possible to display a higher quality image by making the liquid crystal molecules in each pixel the same in accordance with the write voltage for each of the plurality of regions and by aligning the liquid crystal molecules in the same manner over the entire circumference of each region.
また、この発明の液晶表示素子においては、前記他方の基板の内面に、前記一方の基板の内面に設けられた複数の画素電極の中心部にそれぞれ対応する複数の突起を設けるのが望ましく、このようにすることにより、前記画素内の液晶分子の書込み電圧の印加による倒れ方向を、前記突起により、前記画素の周縁部から前記画素の中心部に向かって倒れるように規定することができるため、各画素内の液晶分子を規則的に倒れ配向させ、むらの無い良好な画像を表示することができる。 In the liquid crystal display element of the present invention, it is desirable to provide a plurality of protrusions respectively corresponding to the center portions of the plurality of pixel electrodes provided on the inner surface of the one substrate on the inner surface of the other substrate. By doing so, it is possible to prescribe the direction of tilting due to the application of the write voltage of the liquid crystal molecules in the pixel so that it is tilted by the protrusion from the peripheral edge of the pixel toward the center of the pixel. The liquid crystal molecules in each pixel are regularly tilted and aligned, and a good image without unevenness can be displayed.
(第1の実施形態)
図1〜図5はこの発明の第1の実施例を示しており、図1は液晶表示素子の一方の基板の1つの画素部の平面図、図2及び図3は図1のII−II線及びIII−III線に沿う液晶表示素子の断面図である。
(First embodiment)
1 to 5 show a first embodiment of the present invention. FIG. 1 is a plan view of one pixel portion of one substrate of a liquid crystal display element, and FIGS. 2 and 3 are II-II in FIG. It is sectional drawing of the liquid crystal display element which follows a line and a III-III line.
この液晶表示素子は、TFTをアクティブ素子とした垂直配向型のアクティブマトリックス液晶表示素子であり、図1〜図3に示したように、予め定めた間隙を存して対向配置された一対の透明基板1,2と、前記一対の基板1,2の互いに対向する内面のうち、一方の基板1の内面に設けられ、行方向及び列方向にマトリックス状に配列する複数の透明な画素電極3と、前記一方の基板1の内面に、前記複数の画素電極3にそれぞれ対応させてその近傍に設けられ、対応する画素電極3にそれぞれ接続された複数のTFT4と、前記一方の基板1の内面に、各画素電極行の一側及び各画素電極列の一側にそれぞれ沿わせて設けられ、その行及び列のTFT4にゲート信号及びデータ信号を供給する複数のゲート配線11及びデータ配線12と、他方の基板2の内面に設けられ、前記複数の画素電極3に対向する一枚膜状の透明な対向電極15と、前記一対の基板1,2の内面にそれぞれ前記電極3,15を覆って設けられた垂直配向膜18,19と、前記一対の基板1,2間の間隙に封入された負の誘電異方性を有するネマティック液晶層20とからなっている。
This liquid crystal display element is a vertical alignment type active matrix liquid crystal display element in which TFTs are used as active elements. As shown in FIGS. 1 to 3, a pair of transparent layers arranged opposite to each other with a predetermined gap therebetween. A plurality of
以下、前記画素電極3とTFT4とゲート配線11及びデータ配線12を設けた一方の基板をTFT基板と言い、対向電極15を設けた他方の基板2を対向基板と言う。
Hereinafter, one substrate on which the
なお、この液晶表示素子は、カラー画像表示素子であり、前記対向基板2の内面に、前記複数の画素電極3と対向電極15とが互いに対向する領域からなる複数の画素の間の領域に対向する格子膜状のブラックマスク16と、各画素列にそれぞれ対応する赤、緑、青の3色のカラーフィルタ17R,17G,17Bが設けられ、前記カラーフィルタ17R,17G,17Bの上に前記対向電極15が形成され、その上に前記垂直配向膜19が形成されている。
The liquid crystal display element is a color image display element, and is opposed to a region between a plurality of pixels formed by a region where the plurality of
前記複数のTFT4は、前記TFT基板1の基板面に形成されたゲート電極5と、前記ゲート電極5を覆って前記画素電極3の配列領域の全域に形成された透明なゲート絶縁膜6と、前記ゲート絶縁膜6の上に前記ゲート電極5と対向させて形成されたi型半導体膜7と、この半導体膜7のチャンネル領域を覆って形成されたブロッキング絶縁膜8(図1には図示せず)と、前記半導体膜7のチャンネル領域を挟んでその一側部と他側部の上に図示しないn型半導体膜を介して形成されたドレイン電極9及びソース電極10とからなっている。
The plurality of
なお、前記ゲート配線11は、前記TFT基板1の基板面に前記TFT4のゲート電極5と一体に形成されており、前記データ配線12は、前記ゲート絶縁膜6の上に前記TFT4のドレイン電極9と一体に形成されている。
The
また、前記画素電極3は、前記ゲート絶縁膜6の上に形成されており、前記TFT4のソース電極10は、このソース電極10から前記ゲート絶縁膜6の上に延長された接続電極10aを介して前記画素電極3に接続されている。
The
そして、前記TFT4とデータ配線12は、前記TFT基板1の内面に各画素電極3に対応する部分を除いて形成されたオーバーコート絶縁膜13(図1には図示せず)により覆われており、その上に前記垂直配向膜18が形成されている。
The
さらに、この液晶表示素子は、前記TFT基板1の内面に、前記複数の画素電極3の周囲の少なくとも前記TFT4のゲート電極5に隣接する部分にそれぞれ対応させて設けられ、前記対向基板2の内面の対向電極15と対向し、前記対向電極15との間に、前記ゲート配線11を介して前記TFT4のゲート電極5に供給されるゲート信号の電圧値よりも低い予め定めた値の電界を発生させる補助電極14を備えている。
Further, the liquid crystal display element is provided on the inner surface of the
この補助電極14は、前記画素電極3の周囲の少なくともTFT4のゲート電極5及びゲート配線11に隣接する縁部に対応させて設けるのが好ましく、さらには、前記画素電極3の全周にわたって設けるのが好ましい。
The
この実施例では、前記補助電極14を、前記画素電極3の全周にわたって設けている。なお、図1では、図を見やすくするために、補助電極14に対応する部分に平行斜線を施している。
In this embodiment, the
前記補助電極14は、前記画素電極3との間に補償容量を形成する容量電極と一体に形成され、前記容量電極を兼ねている。
The
すなわち、前記補助電極14は、前記TFT基板1の基板面に前記画素電極3の全周に対応させて設けられた枠状の金属膜からなっており、この枠状金属膜の各辺部は、その内側縁部が前記ゲート絶縁膜6を介して前記画素電極3の周縁部に対向し、外側縁部が前記画素電極3の外方に張出す幅に形成されている。
That is, the
そして、前記枠状金属膜の各辺部の内側縁部は、前記画素電極3の周縁部との間に前記ゲート絶縁膜6を誘電体層とする補償容量を形成する容量電極部とされており、枠状金属膜の各辺部の外側側縁部、つまり前記画素電極3の外方に張出した部分は、前記対向電極15と対向し、前記対向電極15との間に前記予め定めた値の電界を形成する補助電極部とされている。
The inner edge portion of each side portion of the frame-shaped metal film is a capacitance electrode portion that forms a compensation capacitor having the
なお、前記補助電極14は、前記TFT基板1の基板面に形成され、前記画素電極3は、前記補助電極14を覆って設けられた前記ゲート絶縁膜6の上に形成されており、前記TFT4の半導体膜7上のソース電極10と画素電極3とを接続する接続電極10aは、前記TFT4のソース電極10から前記ゲート絶縁膜6の上に延長されて前記画素電極3に接続されているため、前記補助電極14は、前記接続電極10aが交差している部分以外の領域において前記対向電極15と対向している。
The
そのため、この実施例では、前記接続電極10aの前記補助電極14と交差する部分を、その部分の抵抗値が許容値を越えない範囲で、前記TFT4の半導体膜7上の部分の幅、つまりTFT4のチャンネル幅よりも細く形成して前記接続電極10aが補助電極14と交差する部分の幅を狭くし、前記補助電極14の対向電極15との対向領域を長くしている。
Therefore, in this embodiment, the width of the portion on the
さらに、この実施例では、前記画素電極3を、TFT4に隣接する部分の電極縁の一部を前記TFT4から離間させた形状に形成し、前記TFT4のソース電極10と画素電極3とを接続する接続電極10aを、前記画素電極3のTFT4から離間した部分に対応する領域内において前記補助電極14と交差するように形成している。
Further, in this embodiment, the
なお、この実施例では、図1に示したように、前記画素電極3のTFT4に隣接する部分の電極縁のうち、画素電極3の角部側の電極縁をTFT4から離間させているが、前記画素電極3のTFT4に隣接する部分の電極縁の他の部分(例えば中央部)をTFT4から離間させてもよい。 前記複数の画素電極3の周囲にそれぞれ対応する補助電極14は、各画素電極行毎に、前記ゲート配線11側とは反対側の端部において一体につながっており、さらに、各行の補助電極14は、前記複数の画素電極3の配列領域の外側の一端または両端に前記データ配線12と平行に設けられた図示しない補助電極接続配線に共通接続されている。
In this embodiment, as shown in FIG. 1, among the electrode edges of the
前記一対の基板1,2は、前記複数の画素電極3の配列領域を囲む図示しない枠状のシール材を介して接合されており、前記液晶層20は、前記一対の基板1,2間の前記シール材で囲まれた領域に封入されている。
The pair of
そして、前記液晶層20の液晶分子20aは、前記一対の基板1,2の内面にそれぞれ設けられた垂直配向膜18,19の垂直配向性により、前記基板1,2に対して実質的に垂直に配向している。
The
また、前記TFT基板1は、図示しないが、その行方向の一端と列方向の一端とにそれぞれ、前記対向基板2の外方に突出する張出部を有しており、その行方向の張出部に複数のゲート側ドライバ接続端子が配列形成され、列方向の張出部に複数のデータ側ドライバ接続端子が配列形成されている。
Although not shown, the
そして、前記複数のゲート配線11は、前記行方向の張出部に導出されて前記複数のゲート側ドライバ接続端子にそれぞれ接続され、前記複数のデータ配線12は、前記列方向の張出部に導出されて前記複数のデータ側ドライバ接続端子にそれぞれ接続されており、前記補助電極接続配線は、前記行方向と列方向の張出部の一方または両方に導出され、その張出部の複数のドライバ接続端子のうちの基準電位端子に接続されている。 The plurality of gate wirings 11 are led out to the row extending portions and connected to the plurality of gate side driver connection terminals, respectively, and the plurality of data wirings 12 are connected to the column extending portions. Are connected to the plurality of data-side driver connection terminals, and the auxiliary electrode connection wiring is led out to one or both of the protruding portions in the row direction and the column direction. It is connected to the reference potential terminal of the driver connection terminals.
さらに、前記TFT基板1の内面には、前記シール材による基板接合部の角部付近から前記行方向と列方向の張出部の一方または両方に導出されて前記ドライバ接続端子のうちの基準電位端子(補助電極接続配線が接続された端子と同じ端子でも別の基準電位端子でもよい)に接続された対向電極接続配線が設けられており、前記対向基板2の内面に設けられた対向電極15は、前記基板接合部において前記対向電極接続配線に接続され、この対向電極接続配線を介して前記基準電位端子に接続されている。
Further, the inner surface of the
すなわち、この実施例では、前記複数の補助電極14の電位を前記対向電極15の電位(基準電位)と同じ値の電位に設定し、これらの補助電極14と対向電極15との間に実質的に電界が印加されない領域(電界が0の領域)を形成するようにしている。
In other words, in this embodiment, the potentials of the plurality of
また、前記一対の基板1,2の外面にはそれぞれ偏光板21,22がその透過軸を予め定めた方向に向けて配置されている。なお、この実施例では、前記偏光板21,22をそれぞれの透過軸を実質的に互いに直交させて配置し、液晶表示素子にノーマリーブラックモードの表示を行なわせるようにしている。
Further,
この液晶表示素子は、複数の画素毎に、前記画素電極3と対向電極15との間への書込み電圧の印加により液晶分子20aを垂直配向状態から倒れ配向させて画像を表示する。
This liquid crystal display element displays an image for each of a plurality of pixels by tilting the
図4及び図5は前記液晶表示素子の1つの画素部の液晶分子20aの倒れ配向状態を示す断面図及び平面図であり、前記液晶分子20aは、各画素毎に、前記書込み電圧の印加により、図4に破線で示した等電位線に沿った方向に分子長軸を向けて、画素の周縁部から中心部に向かって渦巻き状に配列して倒れ、画素の中心部の液晶分子20aは、その周囲に位置する液晶分子20aとの間に相互に働く分子間力の作用により立上がるように配向する。
4 and 5 are a cross-sectional view and a plan view showing a tilted alignment state of the
この液晶表示素子は、前記TFT基板1の内面に、前記複数の画素電極3の周囲の少なくともTFT4に隣接する部分にそれぞれ対応させて、前記対向基板2に設けられた対向電極15との間に予め定めた値の電界を形成する補助電極14を設けたものであるため、前記TFT4のゲート電極5に印加されるゲート信号の電圧が前記ゲート電極5と画素電極3との間に印加されることが無く、したがって、前記複数の画素毎の前記ゲート信号による横電界の影響による液晶分子20aの配向の乱れをなくして、ざらつき感の無い良好な品質の画像を表示することができる。
The liquid crystal display element is disposed between the inner surface of the
すなわち、この液晶表示素子は、前記TFT基板1の内面に、複数の画素電極3の周囲の少なくともTFT4に隣接する部分にそれぞれ対応させて前記補助電極14を設け、この補助電極14と対向電極15との間に前記TFT4のゲート電極5に供給されるゲート信号の電圧値よりも低い予め定めた値の電界を形成しているため、従来の液晶表示素子のように、TFTのゲート電極へのゲート信号の供給によりTFTのゲート電極と画素電極のTFT隣接部との間に基板面に沿った強い横電界が発生し、その横電界の影響により画素のTFTに隣接する領域の液晶分子が挙動することによって生じる各画素毎の液晶分子の配向が乱れは無い。
That is, in the liquid crystal display element, the
ただし、前記補助電極14は、上述したように、前記TFT4のソース電極10と画素電極3とを接続する接続電極10aが交差している部分以外の領域において前記対向電極15と対向しており、前記接続電極10aが交差している部分には、TFT4のソース電極10から前記接続電極10aを介して画素電極3に供給されたデータ信号による電界と前記TFT4のゲート電極5に供給されたゲート信号による電界が生じるが、これらの電界の発生領域は極く小さいため、前記横電の影響による画素のTFT4に隣接する領域の液晶分子20aの配向の乱れは少ない。
However, as described above, the
しかも、この実施例では、前記TFT4のソース電極10と画素電極3とを接続する接続電極10aの前記補助電極14と交差する部分を、その部分の抵抗値が許容値を越えない範囲で、前記TFT4のi型半導体膜7上の部分の幅、つまりTFT4のチャンネル幅よりも細く形成し、前記補助電極14の対向電極15との対向領域を長くしているため、前記TFT4へのゲート信号の供給による横電界の発生領域をより小さくすることができ、したがって、前記画素における液晶分子20aの配向の乱れをさらに少なくすることができる。
In addition, in this embodiment, the portion of the
さらに、この実施例においては、前記画素電極3を、前記TFT4に隣接する部分の電極縁の一部を前記TFT4から離間させた形状に形成し、前記TFT4のソース電極10と画素電極3とを接続する接続電極10aを、前記画素電極3の前記TFT4から離間した部分に対応する領域内において前記補助電極14と交差するように形成しているため、前記接続電極10aが交差している部分に電界が生じ難くするとともに、その電界の強さを弱くすることができ、したがって、前記画素における液晶分子20aの配向の乱れをほとんど無くすことができる。
Furthermore, in this embodiment, the
また、この実施例では、前記補助電極14を、前記画素電極3の周囲のTFT4及びゲート配線11に隣接する縁部に対応させて設けているため、前記画素のゲート配線11に隣接する領域の液晶分子20aの配向の乱れを無くすことができる。
In this embodiment, the
さらに、この実施例では、前記補助電極14を、前記画素電極3の全周にわたって設けているため、前記画素の周囲の基板間電界(補助電極14と対向電極15との間の電界)を前記画素の全周にわたって同じにし、前記画素内の液晶分子20aを、各画素毎に、前記画素電極3と対向電極15との間に印加された書込み電圧に対応させて良好に倒れ配向させ、より良好な品質の画像を表示することができる。
Furthermore, in this embodiment, since the
しかも、この実施例では、前記補助電極14を前記対向電極15の電位(基準電位)と同じ値の電位に設定し、前記補助電極14と対向電極15との間に実質的に電界が0の領域を形成するようにしているため、前記画素の周囲を前記画素の全周にわたって実質的に無電界状態、つまり液晶分子20aが基板1,2面に対して実質的に垂直に配向した状態にし、前記画素内の液晶分子20aを、前記書込み電圧に対応させて、各画素毎にその周縁から中心に向かって倒れ込むように配向させることができ、したがって、各画素毎に液晶分子20aを前記書込み電圧に対応させてより良好に倒れ配向させ、さらに良好な品質の画像を表示することができる。 また、この実施例では、前記補助電極14を前記画素電極3との間に補償容量を形成する容量電極と一体的に形成しているため、前記画素電極3の周縁部に対向させて補償容量形成用電極を設け、その外側に対向電極との間に予め定めた値の電界を形成するための補助電極を設ける場合のように、前記補償容量形成用電極とその外側のゲート配線及びデータ配線との間に補助電極の形成スペースを確保するために画素電極の面積を小さくする必要は無く、したがって、充分な開口率を得ることができる。
In addition, in this embodiment, the
(第2の実施形態)
図6〜図9はこの発明の第2の実施例を示しており、図6は液晶表示素子の一方の基板(TFT基板)の1つの画素部の平面図、図7は図6のVII−VII線に沿う液晶表示素子の断面図である。
(Second Embodiment)
6 to 9 show a second embodiment of the present invention. FIG. 6 is a plan view of one pixel portion of one substrate (TFT substrate) of the liquid crystal display element, and FIG. It is sectional drawing of the liquid crystal display element which follows a VII line.
なお、この実施例の液晶表示素子において、上述した第1の実施例の液晶表示素子に対応するものには図に同符号を付し、同じものについてはその説明を省略する。 In the liquid crystal display element of this embodiment, those corresponding to the liquid crystal display element of the first embodiment described above are denoted by the same reference numerals, and description of the same elements is omitted.
この実施例の液晶表示素子は、TFT基板1の内面に設けられた複数の画素電極3にそれぞれ、行方向に沿う1本のスリット23aと列方向に沿う1本のスリット23bとを前記画素電極3の中心部において交差するように設け、前記複数の画素電極3をそれぞれ略同じ面積の複数(この実施例では4つ)の電極部3a,3b,3c,3bに区分したものであり、他の構成は第1の実施例の液晶表示素子と同じである。
In the liquid crystal display element of this embodiment, each of the plurality of
なお、前記スリット23a,23bはそれぞれ、その両端が画素電極3の電極縁よりも僅かに内側に位置する長さに形成されており、これらのスリット23a,23bにより区分された各電極部3a,3b,3c,3bは、前記画素電極3の前記スリット23a,23bの両端側の縁部において互いにつながっている。
Each of the
そして、この実施例では、前記TFT基板1の基板面に設けられ、対向基板2に設けられた対向電極15との間に予め定めた値の電界(この実施例では0Vの電界)を形成する補助電極14に、前記複数の画素電極3のスリット23a,23bにそれぞれ対応する延長部14a,14bを形成している。
In this embodiment, an electric field having a predetermined value (an electric field of 0 V in this embodiment) is formed between the
なお、前記補助電極14は、上述した第1の実施例と同様に、前記画素電極3との間に補償容量を形成する容量電極と一体的に形成されており、前記画素電極3の全周にわたって設けられているため、前記補助電極14の画素電極3の周縁部に対向する部分で、充分な容量値の補償容量を形成することができる。
The
そのため、この実施例では、前記補助電極14の延長部13a,13bを、図6及び図7に示したように、この延長部13a,13bの両側縁が画素電極3のスリット23a,23bの両側縁部に極く僅かな重なり幅で対向する幅に形成し、前記補助電極14の延長部13a,13bによる遮光領域をできるだけ小さくして開口率を充分に確保するようにしている。
Therefore, in this embodiment, the extension portions 13a and 13b of the
図8及び図9はこの実施例の液晶表示素子の1つの画素部の液晶分子20aの倒れ配向状態を示す断面図及び平面図であり、前記液晶分子20aは、前記画素電極3のスリット23a,23bにより区分された複数の電極部3a,3b,3c,3dにそれぞれ対応する各領域毎に、画素電極3と対向電極15との間への書込み電圧の印加により、図8に破線で示した等電位線に沿った方向に分子長軸を向けて、前記領域の周縁部から中心部に向かって渦巻き状に配列して倒れ、前記領域の中心部の液晶分子20aは、その周囲に位置する液晶分子20aとの間に相互に働く分子間力の作用により立上がるように配向する。
8 and 9 are a cross-sectional view and a plan view showing a tilted alignment state of the
この実施例の液晶表示素子は、前記複数の画素電極3にそれぞれ、前記画素電極3を複数の電極部に区分するスリット23a,23bを設けているため、上述した第1の実施例の液晶表示素子の効果に加えて、前記画素内の液晶分子20aを、前記複数の領域毎に、前記書込み電圧に対応させて倒れ配向させ、各画素の表示むらを無くして高品質の画像を表示することができる。
In the liquid crystal display element of this embodiment, since the plurality of
しかも、この実施例では、前記補助電極14に、前記複数の画素電極3のスリット23a,23bにそれぞれ対応する延長部14a,14bを形成しているため、前記画素の前記複数の領域の周囲の基板間電界(補助電極14及びその延長部14a,14bと対向電極15との間の電界)をそれぞれ各領域の全周にわたって同じにすることができ、したがって、前記画素内の液晶分子20aを、前記複数の領域毎に、前記書込み電圧に対応して均一な倒れ配向させて、より高品質の画像を表示することができる。
In addition, in this embodiment, the
また、この実施例では、前記補助電極14及びその延長部14a,14bと前記対向電極15との間に、上述した第1の実施例と同様に実質的に電界が0の領域を形成するようにしており、したがって、前記画素の前記複数の領域の周囲をその全周にわたって実質的に無電界状態にし、前記複数の領域の液晶分子20aを、各領域毎に前記書込み電圧に対応させて均一な倒れ配向させてさらに良好な品質の画像を表示することができる。
In this embodiment, a region where the electric field is substantially zero is formed between the
なお、上記第2の実施例では、前記補助電極14に、前記複数の画素電極3のスリット23a,23bにそれぞれ対応する延長部14a,14bを形成しているが、この延長部14a,14bは省略してもよく、その場合も、前記画素内の液晶分子20aを、前記複数の領域毎に、前記書込み電圧に対応させて倒れ配向させ、各画素の表示むらを無くして高品質の画像を表示することができる。
In the second embodiment, the
また、上記第2の実施例では、複数の画素電極3にそれぞれ、行方向に沿う1本のスリット23aと列方向に沿う1本のスリット23bとを前記画素電極3の中心部において交差するように設けているが、前記画素電極3を複数の電極部に区分するスリットの方向及び数は任意でよい。
In the second embodiment, each of the plurality of
(第3の実施形態)
図10〜図13はこの発明の第3の実施例を示しており、図10は液晶表示素子の一方の基板(TFT基板)の1つの画素部の平面図、図11は前記液晶表示素子の図10におけるXI−XI線に沿う断面図である。
(Third embodiment)
10 to 13 show a third embodiment of the present invention. FIG. 10 is a plan view of one pixel portion of one substrate (TFT substrate) of the liquid crystal display element. FIG. 11 is a plan view of the liquid crystal display element. It is sectional drawing which follows the XI-XI line in FIG.
なお、この実施例の液晶表示素子において、上述した第1の実施例の液晶表示素子に対応するものには図に同符号を付し、同じものについてはその説明を省略する。 In the liquid crystal display element of this embodiment, those corresponding to the liquid crystal display element of the first embodiment described above are denoted by the same reference numerals, and description of the same elements is omitted.
この実施例の液晶表示素子は、対向基板2の内面に、TFT基板1に設けられた複数の画素電極3の中心部にそれぞれ対応する複数の透明な突起24を設けたものであり、他の構成は第1の実施例の液晶表示素子と同じである。
In the liquid crystal display element of this embodiment, a plurality of
前記複数の突起24は、前記対向基板2の内面に形成された赤、緑、青の3色のカラーフィルタ17R,17G,17Bの上に感光性樹脂等の絶縁材料により形成されており、対向電極15は、前記突起24を覆って、突起24上の部分が突起24面に沿って突出する形状に形成されている。
The plurality of
そして、前記対向基板2の内面の垂直配向膜19は、前記突起24上の部分を含んで形成されており、前記突起24に対応する部分の液晶分子20aは、前記突起24の近傍の液晶分子20aが分子長軸を前記突起24面(半球面)に対して実質的に垂直な方向に向けて配向し、TFT基板1の近傍の液晶分子20aが分子長軸を基板1,2面に対して実質的に垂直な方向に向けて配向した状態に配向している。
The
この実施例では、前記突起24を半球状に形成し、液晶層20の対向基板2の近傍の液晶分子20aのうち、前記突起24の周囲の液晶分子20aを、図11のように、半球状突起24の曲率の中心からの放射線に沿った方向に分子長軸が向いた配向状態に配向させている。
In this embodiment, the
図12及び図13はこの実施例の液晶表示素子の1つの画素部の液晶分子20aの倒れ配向状態を示す断面図及び平面図であり、前記液晶分子20aは、各画素毎に、画素電極3と対向電極15との間への書込み電圧の印加により、画素の周縁部から中心部に向かって渦巻き状に配列して倒れ、画素の中心部において前記突起24面に対して実質的に垂直になるように配向する。
12 and 13 are a cross-sectional view and a plan view showing a tilted alignment state of the
この実施例の液晶表示素子は、前記対向基板2の内面に、TFT基板1の複数の画素電極3の中心部にそれぞれ対応する複数の突起24を設け、前記突起24の近傍の液晶分子20aを、前記突起24面に対して実質的に垂直な方向に分子長軸を向けた状態に配向させているため、各画素の液晶分子20aの書込み電圧の印加による倒れ方向を、前記突起24により、画素の周縁部から前記画素の中心部に向かって倒れるように規定することができ、したがって、前記各画素の液晶分子20aを規則的に倒れ配向させ、各画素の表示むらを無くして高品質の画像を表示することができる。
In the liquid crystal display element of this embodiment, a plurality of
また、感光性樹脂等の絶縁材料からなる前記突起24を前記対向電極15の上に設けた場合は、画素電極3と対向電極15との間への書込み電圧の印加時に前記突起24に電荷が帯電し、前記画素電極3と対向電極15との間を無電界にした後も、液晶分子20aが前記突起24の帯電電圧によりある程度倒れ配向した状態になる表示の焼付き現象を発生するが、この実施例では、前記対向電極15を、前記突起24を覆って形成しているため、前記突起24への電荷の帯電を無くし、表示の焼付き現象を防ぐことができる。
Further, when the
なお、この実施例では、前記突起24を半球状に形成しているが、この突起24は、半球状に限らず、例えば突出端に向かって小径となる円錐状または裁頭円錐状に形成してもよい。
In this embodiment, the
1,2…基板、3…画素電極、4…TFT(薄膜トランジスタ)、5…ゲート電極、6…ゲート絶縁膜、7…i型半導体膜、9…ドレイン電極、10…ソース電極、10a…接続電極、11…ゲート配線、12…データ配線、13…オーバーコート絶縁膜、14…補助電極、15…対向電極、16…ブラックマスク、17R,17G,17B…カラーフィルタ、18,19…垂直配向膜、20…液晶層、20a…液晶分子、21,22…偏光板、23a,23b…スリット、24…突起。
DESCRIPTION OF
Claims (10)
前記一対の基板の互いに対向する内面のうち、一方の基板の内面に設けられ、行方向及び列方向にマトリックス状に配列する複数の画素電極と、
前記一方の基板の内面に、前記複数の画素電極にそれぞれ対応させてその近傍に設けられ、対応する画素電極にそれぞれ接続された複数の薄膜トランジスタと、
前記一方の基板の内面に、各画素電極行の一側及び各画素電極列の一側にそれぞれ沿わせて設けられ、その行及び列の薄膜トランジスタにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線と、
他方の基板の内面に設けられ、前記複数の画素電極に対向する対向電極と、
前記一方の基板の内面に、前記複数の画素電極の周囲の少なくとも前記薄膜トランジスタに隣接する部分にそれぞれ対応させて設けられ、前記対向電極と対向し、前記対向電極との間に予め定めた値の電界を発生させる補助電極と、
前記一対の基板の内面にそれぞれ前記電極を覆って設けられた垂直配向膜と、
前記一対の基板間の間隙に封入された負の誘電異方性を有する液晶層と、
を備えたことを特徴とする液晶表示素子。 A pair of substrates opposed to each other with a predetermined gap;
A plurality of pixel electrodes provided on an inner surface of one of the pair of substrates facing each other and arranged in a matrix in a row direction and a column direction;
A plurality of thin film transistors provided on the inner surface of the one substrate so as to correspond to the plurality of pixel electrodes, respectively, and connected to the corresponding pixel electrodes;
A plurality of gate wirings provided on the inner surface of the one substrate along one side of each pixel electrode row and one side of each pixel electrode column and supplying gate signals and data signals to the thin film transistors in the rows and columns. And data wiring,
A counter electrode provided on the inner surface of the other substrate and facing the plurality of pixel electrodes;
The inner surface of the one substrate is provided so as to correspond to at least a portion adjacent to the thin film transistor around each of the plurality of pixel electrodes, is opposed to the counter electrode, and has a predetermined value between the counter electrode. An auxiliary electrode for generating an electric field;
Vertical alignment films provided on the inner surfaces of the pair of substrates so as to cover the electrodes,
A liquid crystal layer having negative dielectric anisotropy enclosed in a gap between the pair of substrates;
A liquid crystal display element comprising:
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004347732A JP2006154564A (en) | 2004-11-30 | 2004-11-30 | Liquid crystal display element |
KR1020050114117A KR100752876B1 (en) | 2004-11-30 | 2005-11-28 | Vertical-alignment liquid crystal display device |
US11/288,521 US20060114397A1 (en) | 2004-11-30 | 2005-11-29 | Vertical-alignment liquid crystal display device |
TW094141821A TWI328698B (en) | 2004-11-30 | 2005-11-29 | Vertical-alignment liquid crystal display device |
CNB2005101290572A CN100510916C (en) | 2004-11-30 | 2005-11-30 | Vertical alignment liquid crystal display element |
CN2009101418324A CN101561572B (en) | 2004-11-30 | 2005-11-30 | Liquid crystal display device |
HK06110741.5A HK1090133B (en) | 2004-11-30 | 2006-09-27 | Vertical-alignment liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004347732A JP2006154564A (en) | 2004-11-30 | 2004-11-30 | Liquid crystal display element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006154564A true JP2006154564A (en) | 2006-06-15 |
Family
ID=36632926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004347732A Pending JP2006154564A (en) | 2004-11-30 | 2004-11-30 | Liquid crystal display element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006154564A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011141487A (en) * | 2010-01-08 | 2011-07-21 | Casio Computer Co Ltd | Liquid crystal display element |
JP2011164478A (en) * | 2010-02-12 | 2011-08-25 | Casio Computer Co Ltd | Liquid crystal display device |
US8384867B2 (en) | 2008-12-05 | 2013-02-26 | Casio Computer Co., Ltd. | Liquid crystal display device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000194016A (en) * | 1998-12-11 | 2000-07-14 | Lg Philips Lcd Co Ltd | Multi-domain liquid crystal display |
JP2001027767A (en) * | 1999-07-14 | 2001-01-30 | Casio Comput Co Ltd | Thin film transistor panel and method of manufacturing the same |
JP2001242466A (en) * | 2000-01-12 | 2001-09-07 | Lg Philips Lcd Co Ltd | Multi-domain liquid crystal display |
-
2004
- 2004-11-30 JP JP2004347732A patent/JP2006154564A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000194016A (en) * | 1998-12-11 | 2000-07-14 | Lg Philips Lcd Co Ltd | Multi-domain liquid crystal display |
JP2001027767A (en) * | 1999-07-14 | 2001-01-30 | Casio Comput Co Ltd | Thin film transistor panel and method of manufacturing the same |
JP2001242466A (en) * | 2000-01-12 | 2001-09-07 | Lg Philips Lcd Co Ltd | Multi-domain liquid crystal display |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8384867B2 (en) | 2008-12-05 | 2013-02-26 | Casio Computer Co., Ltd. | Liquid crystal display device |
JP2011141487A (en) * | 2010-01-08 | 2011-07-21 | Casio Computer Co Ltd | Liquid crystal display element |
JP2011164478A (en) * | 2010-02-12 | 2011-08-25 | Casio Computer Co Ltd | Liquid crystal display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8068200B2 (en) | Vertical alignment liquid crystal display device in which a pixel electrode has slits which divide the pixel electrode into electrode portions | |
US6741314B2 (en) | Liquid crystal display with high aperature ratio | |
JP4639797B2 (en) | Liquid crystal display element | |
CN104280947A (en) | Liquid crystal display | |
KR100752876B1 (en) | Vertical-alignment liquid crystal display device | |
US11467455B2 (en) | Display device | |
CN101750800A (en) | Liquid crystal display element | |
CN100587569C (en) | Vertical alignment liquid crystal display device | |
CN100447618C (en) | Vertical Alignment Active Matrix Liquid Crystal Display Device | |
US12210248B2 (en) | Liquid crystal display device having a liquid crystal light valve | |
JP2006154564A (en) | Liquid crystal display element | |
JP2011033821A (en) | Liquid crystal display element | |
JP2006276160A (en) | Liquid crystal display element | |
JP4792746B2 (en) | Liquid crystal display element | |
JP4774727B2 (en) | Liquid crystal display element | |
KR101308439B1 (en) | Liquid Crystal Display panel | |
US11662639B2 (en) | Display panel and display device | |
JP4645189B2 (en) | Liquid crystal display element | |
JP4645190B2 (en) | Liquid crystal display element | |
US20210011345A1 (en) | Liquid crystal display device | |
JP5286974B2 (en) | Liquid crystal display element | |
HK1090133B (en) | Vertical-alignment liquid crystal display device | |
JP2006154220A (en) | Liquid crystal display element | |
JP2007199451A (en) | Electro-optical device and electronic apparatus | |
HK1092227B (en) | Vertical alignment liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100928 |