JP2006119037A - 光電式エンコーダ - Google Patents

Abstract

【課題】 フォトダイオードの配列ピッチを小さくすることなく分解能の向上を図ることが可能であり、検出信号のＳ/Ｎ比の低下を抑制しつつ分解能を向上できる光電式エンコーダを提供する。
【解決手段】 この光電式エンコーダは、スリット２ａ,２ｂ…の配列方向に位置ずれして隣接している第１,第２のフォトダイオード群Ｇ１,Ｇ２を備え、信号処理回路１０は、第１のフォトダイオード群Ｇ１が出力する４つの出力信号に基づく第１の矩形波信号ＶＯ１と、第２のフォトダイオード群Ｇ２が出力する４つの出力信号に基づく第２の矩形波信号ＶＯ２とを出力する。この第１,第２の矩形波信号ＶＯ１,ＶＯ２は、移動体１がスリット２ａ,２ｂ…の配列のピッチＰの２分の１に相当する距離を移動する時間を１周期とすると共に、９０°の位相差を有する。これにより、スリットの分解能の２倍の出力信号ＶＯ１,ＶＯ２を出力する光電式エンコーダを実現できる。
【選択図】 図１

Description

この発明は、光電式エンコーダに関し、例えば、電気的に多分割化された受光部を有する光電式エンコーダに関する。

図６に、従来の光電式エンコーダを部分的に示す。この光電式エンコーダは、移動体１０１と、図６において上記移動体１０１の向こう側に配置された受光素子としての信号形成用のフォトダイオード１０３ａ〜１０３ｄと、図６において上記移動体１０１の手前側に配置された発光素子(図示せず)とを有する。上記移動体１０１は複数のスリット１０２ａ、１０２ｂ、…を有し、この複数のスリット１０２ａ、１０２ｂ、…は、移動体１０１の移動方向に所定のピッチＰで穿設されており、上記ピッチＰの２分の１の幅を有する。

この光電式エンコーダでは、上記発光素子からの光がスリット１０２ａ,１０２ｂを通過して上記フォトダイオード１０３ａ〜１０３ｄで検出されるようになっている。また、この光電式エンコーダは、図７に示すような信号処理回路１００を有する。

上記発光素子としては、通常１つの素子を用いて光源を１つにしている。これに対して、上記受光素子は、移動体１０１の移動方向及び移動速度の検出が可能になるように、上記ピッチＰの４分の１の幅を有する４つのフォトダイオード１０３ａ〜１０３ｄで構成されている。この４つのフォトダイオード１０３ａ〜１０３ｄは、上記ピッチＰの４分の１の配列ピッチ１/４Ｐでスリット１０２ａ,１０２ｂの配列方向に隣接配置されている。

移動体１０１が上記移動方向においていずれかの方向に移動するとき、スリット１０２ａ,１０２ｂを通過して各フォトダイオード１０３ａ〜１０３ｄに照射される光の受光面積の時間変化に応じて、図７に示すように、各フォトダイオード１０３ａ〜１０３ｄに光電流Iｓ１〜Iｓ４が形成される。この光電流Iｓ１〜Iｓ４は、演算増幅器１０６ａ〜１０６ｄによって増幅される。

図８(ａ)に、演算増幅器１０６ａ,１０６ｂが出力する出力電圧ＶＡ＋,ＶＡ−の波形を示し、図８(ｂ)に、演算増幅器１０６ｃ,１０６ｄが出力する出力電圧ＶＢ＋,ＶＢ−の波形を示す。図８(ａ),図８(ｂ)では、縦軸は振幅を示し、横軸は時間を示す。この横軸では移動体１０１がピッチＰだけ移動するのに要する時間をＰとして表している。図８(ａ)の出力電圧ＶＡ＋と出力電圧ＶＡ−とは、位相が反転した関係にあり、比較器１０７ａに入力されて比較される。また、図８(ｂ)の出力電圧ＶＢ＋とＶＢ−とは、位相が反転した関係にあり、比較器１０７ｂに入力されて比較される。

比較器１０７ａでは、例えば、出力電圧ＶＡ＋が基準信号として出力電圧ＶＡ−が比較され、出力電圧ＶＡ＋が出力電圧ＶＡ−よりも高い状態でハイレベルの比較器出力が導出され、出力電圧ＶＡ＋が出力電圧ＶＡ−よりも低い状態でローレベルの比較器出力が導出される。結局、比較器１０７ａは、出力電圧ＶＡ＋、ＶＡ−に基づいて、図８(ｃ)に矩形波で示す出力信号ＶＯＡを出力し、比較器１０７ｂは、出力電圧ＶＢ＋、ＶＢ−に基づいて、図８(ｄ)に矩形波で示す出力電圧ＶＯＢを出力する。この出力信号ＶＯＡとＶＯＢは、移動体１０１のスリット１０２ａが１ピッチだけ移動するのに要する時間つまり周期と同じ周期であり、９０°の位相差を有している。

しかしながら、上記従来の光電式エンコーダにおいては、以下のような問題がある。すなわち、スリット１０２ａ,１０２ｂの配列方向に、スリット１０２ａ,１０２ｂの配列ピッチＰの４分の１ピッチのピッチで(１／４)Ｐの幅を有する４つのフォトダイオード１０３ａ〜１０３ｄを配置している。したがって、１つの半導体チップが電気的に４分割されてなるフォトダイオードによって構成される上記従来の光電式エンコーダ用の受光素子を形成する場合には、上記フォトダイオードの配列ピッチの４倍の値が所望のスリットのピッチ(分解能)に合致するような半導体チップを用意する必要がある。

また、その場合、上記受光素子を構成するフォトダイオード１０３ａ〜１０３ｄは一列に配列されているので、理論的には、最終的に得られるスリットのピッチ(分解能)は、フォトダイオードの配列ピッチの４ピッチ分となる。

以上のことから、上記従来の光電式エンコーダにおいて、分解能を上げるには、スリットと、フォトダイオードの配列ピッチを小さくしなければならず、その結果、検出信号の出力値が小さくなり、隣接した別チャンネルの信号のクロストークの影響を受けやすくなり、検出信号のＳ/Ｎ比が低下するという問題がある。
特許第３３７５５７８号公報

そこで、この発明の課題は、スリットの配列ピッチを小さくすることなく分解能の向上を図ることが可能であり、検出信号のＳ/Ｎ比の低下を抑制しつつ分解能を向上できる光電式エンコーダを提供することにある。

上記課題を解決するため、この発明の光電式エンコーダは、移動方向に所定幅を有する複数のスリットがこの所定幅の略２倍の配列ピッチで上記移動方向に配列された移動体と、この移動体の一方の側に配置されると共に上記移動体に向けて光を出射する発光部と、この発光部から出射されて上記スリットを通過した光を受光すると共に上記移動体の他方の側に配置される受光部と、この受光部が出力する出力信号を処理する信号処理部とを備え、
上記受光部は、
上記スリットの配列方向に配列された４つのフォトダイオードを有する第１のフォトダイオード群と、
上記スリットの配列方向に配列された４つのフォトダイオードを有する第２のフォトダイオード群とを有し、
上記第２のフォトダイオード群は、上記第１のフォトダイオード群に対して上記スリットの配列方向に上記配列ピッチの略８分の１の寸法だけ位置ずれしており、
上記信号処理部は、
上記第１のフォトダイオード群の４つのフォトダイオードが出力する４つの出力信号に基づいて上記移動体が上記配列ピッチの２分の１に相当する距離を移動する時間を略１周期とする第１の矩形波信号を出力し、かつ、上記第２のフォトダイオード群の４つのフォトダイオードが出力する４つの出力信号に基づいて上記移動体が上記配列ピッチの２分の１に相当する距離を移動する時間を略１周期とすると共に上記第１の矩形波信号に対して略９０°の位相差を有する第２の矩形波信号を出力することを特徴としている。

この発明の光電式エンコーダでは、上記信号処理部は、第１の矩形波信号と、この第１の矩形波信号に対して略９０°の位相差を有する第２の矩形波信号を出力する。そして、上記第１,第２の矩形波信号は、上記移動体がスリットの配列のピッチの２分の１に相当する距離を移動する時間を略１周期とする。また、第１の矩形波信号は、第１のフォトダイオード群が出力する４つの出力信号に基づき、第２の矩形波信号は、第２のフォトダイオード群が出力する４つの出力信号に基づく。

このように、この発明によれば、上記スリットの配列方向に位置ずれしている第１,第２のフォトダイオード群からの出力信号でもって、従来例に比べて、周期が２分の１の第１,第２の矩形波信号が得られ、スリットの配列ピッチを小さくすることなく分解能の向上を図れる。したがって、検出信号のＳ/Ｎ比の低下を抑制しつつ分解能を向上できる。

また、一実施形態の光電式エンコーダは、上記第１、第２のフォトダイオード群が有する各フォトダイオードは、上記スリットの配列ピッチの略８分の１の幅を有し、上記各フォトダイオードの配列ピッチは上記スリットの配列ピッチの略８分の１の値である。

この実施形態の光電式エンコーダでは、各フォトダイオードの幅がスリットの配列ピッチの略８分の１であり、配列ピッチが上記スリットの配列ピッチの略４分の１の値であるので、上記スリットの１つの配列ピッチに８つのフォトダイオードを配置できる。したがって、受光部をコンパクトにできる。

また、一実施形態の光電式エンコーダでは、上記受光部は、上記第１のフォトダイオード群または第２のフォトダイオード群の少なくとも一方は、上記スリットの配列方向に複数配列され、上記スリットに対して上記スリットの配列方向にずれているずれ量が略同じになるフォトダイオードの出力同士を、上記複数の第１または第２のフォトダイオード群の間で接続する接続部を備えた。

この実施形態では、第１もしくは第２のフォトダイオード群を複数備え、上記接続部は上記スリットに対するずれ量(位相のずれ)が常に略同じになるフォトダイオードの出力同士を複数のフォトダイオード群の間で接続する。したがって、検出信号となる第１,第２の矩形波信号の出力値の増大を図れ、Ｓ/Ｎ比の向上を図れる。

また、一実施形態の光電式エンコーダでは、上記信号処理部は、
上記第１のフォトダイオード群に接続された第１の信号処理回路と、
上記第２のフォトダイオード群に接続された第２の信号処理回路と、
上記第１の信号処理回路の出力信号と上記第２の信号処理回路の出力信号とが入力されると共に上記第１の矩形波信号と上記第２の矩形波信号を出力する第３の信号処理回路とを有する。

この実施形態によれば、上記第１のフォトダイオード群が出力する４つの出力信号を上記第１の信号処理回路で処理し、上記第２のフォトダイオード群が出力する４つの出力信号を上記第２の信号処理回路で処理する。そして、第３の信号処理回路は、第１の信号処理回路からの出力信号と第２の信号処理回路からの出力信号とを処理して上記第１の矩形波信号と上記第２の矩形波信号を出力する。したがって、信号処理系統が簡潔である。

また、一実施形態の光電式エンコーダは、上記第１の信号処理回路は、上記第１のフォトダイオード群が出力する４つの出力信号に基づいて略９０°の位相差を有する２つの矩形波出力信号を出力し、
上記第２の信号処理回路は、上記第２のフォトダイオード群が出力する４つの出力信号に基づいて略９０°の位相差を有する２つの矩形波出力信号を出力する。

この実施形態によれば、上記第３の信号処理回路は、上記第１の信号処理回路からの略９０°の位相差を有する２つの矩形波出力信号に対して所定の信号処理を行って、第１の矩形波信号を出力する。また、第３の信号処理回路は、上記第２の信号処理回路からの略９０°の位相差を有する２つの矩形波出力信号に対して所定の信号処理を行って、第２の矩形波信号を出力する。

この第１、第２の矩形波出力信号は、上記スリットの配列のピッチの２分の１に相当する距離を移動する時間を１周期とし、互いに略９０°の位相差を有する。

また、一実施形態の光電式エンコーダは、上記第１、第２の信号処理回路は、それぞれ、所定の位相差を有する２つの出力信号を上記第３の信号処理回路に出力し、
上記第３の信号処理回路は、
上記第１の信号処理回路からの２つの出力信号が両方共ハイレベルの時と上記２つの出力信号が両方共ローレベルの時とに上記第１の矩形波信号をハイレベルにする一方、上記２つの出力信号のうちの一方がローレベルで他方がハイレベルであるときに上記第１の矩形波信号をローレベルにし、
かつ、上記第２の信号処理回路からの２つの出力信号が両方共ハイレベルの時と上記２つの出力信号が両方共ローレベルの時とに上記第２の矩形波信号をハイレベルにする一方、上記２つの出力信号のうちの一方がローレベルで他方がハイレベルであるときに上記第２の矩形波信号をローレベルにする。

この実施形態によれば、上記第３の信号処理回路を、上記第１,第２の信号処理回路からの２つの出力信号がローレベルであるかハイレベルであるかに応じて、排他的論理和の論理否定を論理演算する論理演算回路で実現できる。

また、一実施形態の光電式エンコーダは、上記第１、第２の信号処理回路は、それぞれ、所定の位相差を有する２つの出力信号を上記第３の信号処理回路に出力し、
上記第３の信号処理回路は、
上記第１の信号処理回路からの２つの出力信号のうちの一方がハイレベルで他方がローレベルのときに上記第１の矩形波信号をハイレベルにする一方、上記２つの出力信号が両方共ハイレベルもしくは両方共ローレベルであるときに上記第１の矩形波信号をローレベルにし、
かつ、上記第２の信号処理回路からの２つの出力信号のうちの一方がハイレベルで他方がローレベルのときに上記第２の矩形波信号をハイレベルにする一方、上記２つの出力信号が両方共ハイレベルもしくは両方共ローレベルであるときに上記第２の矩形波信号をローレベルにする。

この実施形態によれば、上記第３の信号処理回路を、上記第１,第２の信号処理回路からの２つの出力信号がローレベルであるかハイレベルであるかに応じて、排他的論理和を論理演算する論理演算回路で実現できる。

この発明の光電式エンコーダによれば、スリットの配列方向に位置ずれして配置されている第１,第２のフォトダイオード群を備え、信号処理部は、第１のフォトダイオード群が出力する４つの出力信号に基づく第１の矩形波信号と、第２のフォトダイオード群が出力する４つの出力信号に基づく第２の矩形波信号とを出力する。この第１,第２の矩形波信号は、移動体がスリットの配列のピッチの２分の１に相当する距離を移動する時間を略１周期とすると共に、略９０°の位相差を有する。

したがって、この発明によれば、従来例に比べて、周期が２分の１の第１,第２の矩形波信号が得られ、スリットの配列ピッチを小さくすることなく分解能の向上を図れる。したがって、検出信号のＳ/Ｎ比の低下を抑制しつつ分解能を向上できる。

以下、この発明を図示の実施の形態により詳細に説明する。

(実施の形態)
図１に、この発明の光電式エンコーダの実施形態の主要部の構造を示す。この実施形態は、移動体１を有し、この移動体１は所定の配列ピッチＰで幅方向(移動方向)に配列された複数のスリット２ａ,２ｂ…を有する。このスリット２ａ,２ｂ…は、それぞれ、略(１/２)Ｐの幅を有する。

この移動体１の一方の側(図１において紙面手前側)には発光部(図示せず)が配置されている。また、この第１実施形態は、上記発光部に対向するように上記移動体１の他方の側(図１において紙面奥側)に配置された受光部３を備える。

この受光部３は、第１のフォトダイオード群Ｇ１と第２のフォトダイオード群Ｇ２を有する。この第１のフォトダイオード群Ｇ１は、上記スリット２ａ,２ｂ…の配列方向に配列された４つのフォトダイオード３ａ,３ｂ,３ｃ,３ｄを有する。また、上記第２のフォトダイオード群Ｇ２は、上記スリット２ａ,２ｂ…の配列方向に配列された４つのフォトダイオード３ａ’,３ｂ’,３ｃ’,３ｄ’を有する。各フォトダイオード３ａ〜３ｄおよび３ａ’〜３ｄ’は、それぞれ、上記配列ピッチＰの略８分の１の幅を有している。上記第１のフォトダイオード群Ｇ１の各フォトダイオード３ａ〜３ｄは、略(１／４)Ｐの配列ピッチで配列され、上記第２のフォトダイオード群Ｇ２の各フォトダイオード３ａ’〜３ｄ’も、略(１／４)Ｐの配列ピッチで配列されている。

図１に示すように、上記第１のフォトダイオード群Ｇ１の各フォトダイオード３ａ〜３ｄと、第２のフォトダイオード群Ｇ２の各フォトダイオード３ａ’〜３ｄ’とは、上記スリット２ａ,２ｂ…の配列方向に交互に順次配列されている。また、上記第１のフォトダイオード群Ｇ１と第２のフォトダイオード群Ｇ２とは、上記スリット２ａ,２ｂ…の配列方向に上記配列ピッチＰの略８分の１の寸法だけ位置ずれしている。

また、この実施形態は、図２に示すように、信号処理部を構成する第１の信号処理回路８と第２の信号処理回路９と第３の信号処理回路１０を有する。上記第１の信号処理回路８は、演算増幅器６ａ〜６ｄを有する。演算増幅器６ａ,６ｂ,６ｃ,６ｄは、それぞれ、第１のフォトダイオード群Ｇ１が有するフォトダイオード３ａ,３ｂ,３ｃ,３ｄの両端に接続されている。この演算増幅器６ａ,６ｃは、比較器７ａに接続されており、それぞれ、図３Ａ(ａ)に示す信号電圧ＶＡ＋,ＶＡ−を出力する。また、上記演算増幅器６ｂ,６ｄは、比較器７ｂに接続されており、それぞれ、図３Ａ(ｂ)に示す信号電圧ＶＢ＋,ＶＢ−を出力する。この比較器７ａと７ｂは、上記第３の信号処理回路１０に接続されており、それぞれ、出力信号として、図３Ａ(ｅ),(ｆ)に示す矩形波出力信号ＶＯＡ,ＶＯＢを出力する。

一方、上記第２の信号処理回路９は、演算増幅器６ａ’〜６ｄ’を有する。演算増幅器６ａ’,６ｂ’,６ｃ’,６ｄ’は、それぞれ、第２のフォトダイオード群Ｇ２が有するフォトダイオード３ａ’,３ｂ’,３ｃ’,３ｄ’の両端に接続されている。この演算増幅器６ａ’,６ｃ’は、比較器７ａ’に接続されており、それぞれ、図３Ｂ(ｃ)に示す信号電圧ＶＡ＋’,ＶＡ−’を出力する。また、上記演算増幅器６ｂ’,６ｄ’は、比較器７ｂ’に接続されており、それぞれ、図３Ｂ(ｄ)に示す信号電圧ＶＢ＋,ＶＢ−を出力する。この比較器７ａ’と７ｂ’は、上記第３の信号処理回路１０に接続されており、それぞれ、出力信号として、図３Ｂ(ｇ),(ｈ)に示す矩形波出力信号ＶＯＡ’,ＶＯＢ’を出力する。なお、図３Ａ,図３Ｂでは、縦軸は信号の振幅を示し、横軸は時間を表し、横軸の各目盛りは移動体１が上記配列ピッチＰで表した移動距離を移動するのに要する時間を示す。

上記構成の光電式エンコーダでは、図１に示す移動体１が上記移動方向のうちのいずれかの方向に移動するとき、各フォトダイオード３ａ〜３ｄ、３ａ’〜３ｄ’は、上記発光部からスリット２ａ,２ｂ…を通過して各フォトダイオード３ａ〜３ｄ、３ａ’〜３ｄ’に照射される光の受光面積が時間的に変化する。この受光面積の時間的変化に応じて、各フォトダイオード３ａ〜３ｄおよびフォトダイオード３ａ’〜３ｄ’は、図２に示すように、光電流Iｓ１〜Iｓ４および光電流Iｓ１’〜Iｓ４’を発生する。この光電流Iｓ１〜Iｓ４および光電流Iｓ１’〜Iｓ４’は、各々、演算増幅器６ａ〜６ｄおよび演算増幅器６ａ’〜６ｄ’によって増幅される。

すなわち、演算増幅器６ａは、図３Ａ(ａ)に示す出力電圧ＶＡ＋を比較器７ａに出力し、演算増幅器６ｃは、図３Ａ(ａ)に示す出力電圧ＶＡ−を比較器７ａに出力する。すると、この比較器７ａは、図３Ａ(ｅ)に示す矩形波出力信号ＶＯＡを第３の信号処理回路１０に出力する。

また、演算増幅器６ｂは、図３Ａ(ｂ)に示す出力電圧ＶＢ−を比較器７ｂに出力し、演算増幅器６ｄは、図３Ａ(ｂ)に示す出力電圧ＶＢ＋を比較器７ｂに出力する。そして、この比較器７ｂは、図３Ａ(ｆ)に示す矩形波出力信号ＶＯＢを第３の信号処理回路１０に出力する。

図３Ａ(ａ)に示すように、出力電圧ＶＡ＋と出力電圧ＶＡ−とは、位相が反転しており、図３Ａ(ｂ)に示すように、出力電圧ＶＢ−と出力電圧ＶＢ＋とは位相が反転している。また、図３Ａ(ｅ)に示す矩形波出力信号ＶＯＡと図３Ａ(ｆ)に示す矩形波出力信号ＶＯＢとは、略９０°の位相差を有する。

一方、演算増幅器６ａ’は、図３Ｂ(ｃ)に示す出力電圧ＶＡ’＋を比較器７ａ’に出力し、演算増幅器６ｃ’は、図３Ｂ(ｃ)に示す出力電圧ＶＡ’−を比較器７ａ’に出力する。すると、この比較器７ａ’は、図３Ｂ(ｇ)に示す矩形波出力信号ＶＯＡ’を第３の信号処理回路１０に出力する。

また、演算増幅器６ｂ’は、図３Ｂ(ｄ)に示す出力電圧ＶＢ’−を比較器７ｂ’に出力し、演算増幅器６ｄ’は、図３Ｂ(ｄ)に示す出力電圧ＶＢ’＋を比較器７ｂ’に出力する。そして、この比較器７ｂ’は、図３Ｂ(ｈ)に示す矩形波出力信号ＶＯＢ’を第３の信号処理回路１０に出力する。

図３Ｂ(ｃ)に示すように、出力電圧ＶＡ’＋と出力電圧ＶＡ’−とは、位相が反転しており、図３Ｂ(ｄ)に示すように、出力電圧ＶＢ’−と出力電圧ＶＢ’＋とは位相が反転している。また、図３Ｂ(ｇ)に示す矩形波出力信号ＶＯＡ’と図３Ｂ(ｈ)に示す矩形波出力信号ＶＯＢ’とは、略９０°の位相差を有する。

図１に示すように、第１のフォトダイオード群Ｇ１のフォトダイオード３ａ,３ｂ,３ｃ,３ｄは、それぞれ、第２のフォトダイオード群Ｇ２のフォトダイオード３ａ’,３ｂ’,３ｃ’,３ｄ’に対して、上記配列ピッチＰの略８分の１の寸法だけ配列方向に位置ずれしている。したがって、フォトダイオード３ａと３ａ’は、受光面積が上記略(１/８)Ｐに相当する分だけの時間差で同様の変化を示し、出力電圧ＶＡ＋とＶＡ’＋とでは、略４５°の位相差が生じる。

同様に、フォトダイオード３ｂと３ｂ’、フォトダイオード３ｃと３ｃ’、フォトダイオード３ｄと３ｄ’は、それぞれ、受光面積が上記(１/８)Ｐに相当する分だけの時間差で同様の変化を示す。したがって、出力電圧ＶＢ−とＶＢ’−、出力電圧ＶＡ−とＶＡ’−、出力電圧ＶＢ＋とＶＢ’＋とでは、それぞれ、略４５°の位相差が生じる。

また、図３Ａ(ｅ)に示す矩形波出力信号ＶＯＡと図３Ｂ(ｇ)に示す矩形波出力信号ＶＯＡ’とは略４５°の位相差を有し、図３Ａ(ｆ)に示す矩形波出力信号ＶＯＢと図３Ｂ(ｈ)に示す矩形波出力信号ＶＯＢ’とは略４５°の位相差を有する。

次に、第３の信号処理回路１０について説明する。この第３の信号処理回路１０は、図４に示すように、２個のＸＮＯＲ(排他的論理和の反転)素子１１,１２で構成される。このＸＮＯＲ素子１１の入力側は、上記第１の信号処理回路８の２つの比較器７ａ,７ｂの出力側に接続され、ＸＮＯＲ素子１２の入力側は、上記第２の信号処理回路９の２つの比較器７ａ’,７ｂ’の出力側に接続されている。したがって、上記ＸＮＯＲ素子１１には、上記矩形波出力信号ＶＯＡとＶＯＢが入力され、上記ＸＮＯＲ素子１２には、上記矩形波出力信号ＶＯＡ’とＶＯＢ’が入力される。

図５(Ａ)の真理値表に、上記ＸＮＯＲ素子１１に入力される矩形波出力信号ＶＯＡとＶＯＢとＸＮＯＲ素子１１が出力する第１の矩形波信号ＶＯ１との関係を示し、図５(Ｂ)の真理値表に、上記ＸＮＯＲ素子１２に入力される矩形波出力信号ＶＯＡ’とＶＯＢ’とＸＮＯＲ素子１２が出力する第２の矩形波信号ＶＯ２との関係を示す。図５(Ａ),図５(Ｂ)において、Ｌは信号がローレベルであることを表し、Ｈは信号がハイレベルであることを表す。

図３Ａ(ｉ)に、上記ＸＮＯＲ素子１１が出力する第１の矩形波信号ＶＯ１を示し、図３Ｂ(ｊ)に、上記ＸＮＯＲ素子１２が出力する第２の矩形波信号ＶＯ２を示す。この第１の矩形波信号ＶＯ１と第２の矩形波信号ＶＯ２は、信号の周期が、移動体１がピッチＰの２分の１の距離を移動する時間に相当する。また、この第１の矩形波信号ＶＯ１と第２の矩形波信号ＶＯ２との間には、略９０°の位相差を有する。

したがって、この実施形態の光電式エンコーダによれば、従来の２倍の分解能が得られ、かつ、移動体１の各スリット２ａ〜２ｂの配列ピッチは従来と同じである。したがって、この実施形態によれば、スリットの分解能の２倍の出力信号ＶＯ１,ＶＯ２を出力する光電式エンコーダを実現できる。したがって、この実施形態の光電式エンコーダによれば、検出信号である出力信号ＶＯ１,ＶＯ２のＳ/Ｎ比の低下を抑制しつつ分解能を向上できる。

尚、上記実施形態では、上記第３の信号処理回路１０を排他的論理和の論理否定を論理演算する２つのＸＮＯＲ素子１１,１２で構成したが、排他的論理和を論理演算する２つのＥＸ-ＯＲ素子で構成してもよい。

また、上記実施形態において、上記受光部３は、上記第１のフォトダイオード群Ｇ１または第２のフォトダイオード群Ｇ２の少なくとも一方が、上記スリット２ａ,２ｂ…の配列方向に複数配列されて構成されていてもよい。この場合、上記スリット２ａ,２ｂ…に対して上記スリット２ａ,２ｂ…の配列方向にずれているずれ量が同じフォトダイオードの出力同士を、上記複数の第１または第２のフォトダイオード群の間で接続する接続部を備える。これにより、検出信号となる第１,第２の矩形波信号ＶＯ１,ＶＯ２の出力値の増大を図れ、Ｓ/Ｎ比の向上を図れる。

本発明の光電式エンコーダの実施形態におけるフォトダイオードと移動体のスリットの位置関係を示す構造図である。 上記実施形態の光電式エンコーダにおける信号処理回路のブロック図である。 上記実施形態の光電式エンコーダにおける信号処理回路の動作を説明するための信号波形図である。 上記実施形態の光電式エンコーダにおける信号処理回路の動作を説明するためのもう１つの信号波形図である。 上記実施形態における第３の信号処理回路１０の回路図である。 上記第３の信号処理回路１０の動作を示す真理値表を示す図である。 従来の光電式エンコーダにおけるフォトダイオードと移動体のスリットの位置関係を示す構造図である。 従来の光電式エンコーダにおける信号処理回路のブロック図である。 従来の光電式エンコーダにおける信号処理回路の動作を説明するための信号波形図である。

符号の説明

１ 移動体
２ａ、２ｂ スリット
３ａ、３ｂ、３ｃ、３ｄ フォトダイオード
３ａ’、３ｂ’、３ｃ’、３ｄ’ フォトダイオード
６ａ、６ｂ、６ｃ、６ｄ 演算増幅器
６ａ’、６ｂ’、６ｃ’、６ｄ’ 演算増幅器
７ａ、７ｂ、７ａ’、７ｂ’ 比較器
８ 第１の信号処理回路
９ 第２の信号処理回路
１０ 第３の信号処理回路
１１、１２ ＸＮＯＲ素子
Ｇ１ 第１のフォトダイオード群
Ｇ２ 第２のフォトダイオード群

Claims (7)

1. 移動方向に所定幅を有する複数のスリットがこの所定幅の略２倍の配列ピッチで上記移動方向に配列された移動体と、この移動体の一方の側に配置されると共に上記移動体に向けて光を出射する発光部と、この発光部から出射されて上記スリットを通過した光を受光すると共に上記移動体の他方の側に配置される受光部と、この受光部が出力する出力信号を処理する信号処理部とを備え、
   上記受光部は、
   上記スリットの配列方向に配列された４つのフォトダイオードを有する第１のフォトダイオード群と、
   上記スリットの配列方向に配列された４つのフォトダイオードを有する第２のフォトダイオード群とを有し、
   上記第２のフォトダイオード群は、上記第１のフォトダイオード群に対して上記スリットの配列方向に上記配列ピッチの略８分の１の寸法だけ位置ずれしており、
   上記信号処理部は、
   上記第１のフォトダイオード群の４つのフォトダイオードが出力する４つの出力信号に基づいて上記移動体が上記配列ピッチの２分の１に相当する距離を移動する時間を略１周期とする第１の矩形波信号を出力し、かつ、上記第２のフォトダイオード群の４つのフォトダイオードが出力する４つの出力信号に基づいて上記移動体が上記配列ピッチの２分の１に相当する距離を移動する時間を略１周期とすると共に上記第１の矩形波信号に対して略９０°の位相差を有する第２の矩形波信号を出力することを特徴とする光電式エンコーダ。
2. 請求項１に記載の光電式エンコーダにおいて、
   上記第１、第２のフォトダイオード群が有する各フォトダイオードは、上記スリットの配列ピッチの略８分の１の幅を有し、
   上記各フォトダイオードの配列ピッチは、上記スリットの配列ピッチの略４分の１の値であることを特徴とする光電式エンコーダ。
3. 請求項１に記載の光電式エンコーダにおいて、
   上記受光部は、
   上記第１のフォトダイオード群または第２のフォトダイオード群の少なくとも一方は、上記スリットの配列方向に複数配列され、
   上記スリットに対して上記スリットの配列方向にずれているずれ量が略同じフォトダイオードの出力同士を、上記複数の第１または第２のフォトダイオード群の間で接続する接続部を備えたことを特徴とする光電式エンコーダ。
4. 請求項１に記載の光電式エンコーダにおいて、
   上記信号処理部は、
   上記第１のフォトダイオード群に接続された第１の信号処理回路と、
   上記第２のフォトダイオード群に接続された第２の信号処理回路と、
   上記第１の信号処理回路の出力信号と上記第２の信号処理回路の出力信号とが入力されると共に上記第１の矩形波信号と上記第２の矩形波信号を出力する第３の信号処理回路とを有することを特徴とする光電式エンコーダ。
5. 請求項４に記載の光電式エンコーダにおいて、
   上記第１の信号処理回路は、
   上記第１のフォトダイオード群が出力する４つの出力信号に基づいて略９０°の位相差を有する２つの矩形波出力信号を出力し、
   上記第２の信号処理回路は、
   上記第２のフォトダイオード群が出力する４つの出力信号に基づいて略９０°の位相差を有する２つの矩形波出力信号を出力することを特徴とする光電式エンコーダ。
6. 請求項５に記載の光電式エンコーダにおいて、
   上記第１、第２の信号処理回路は、それぞれ、所定の位相差を有する２つの出力信号を上記第３の信号処理回路に出力し、
   上記第３の信号処理回路は、
   上記第１の信号処理回路からの２つの出力信号が両方共ハイレベルの時と上記２つの出力信号が両方共ローレベルの時とに上記第１の矩形波信号をハイレベルにする一方、上記２つの出力信号のうちの一方がローレベルで他方がハイレベルであるときに上記第１の矩形波信号をローレベルにし、
   かつ、上記第２の信号処理回路からの２つの出力信号が両方共ハイレベルの時と上記２つの出力信号が両方共ローレベルの時とに上記第２の矩形波信号をハイレベルにする一方、上記２つの出力信号のうちの一方がローレベルで他方がハイレベルであるときに上記第２の矩形波信号をローレベルにすることを特徴とする光電式エンコーダ。
7. 請求項５に記載の光電式エンコーダにおいて、
   上記第１、第２の信号処理回路は、それぞれ、所定の位相差を有する２つの出力信号を上記第３の信号処理回路に出力し、
   上記第３の信号処理回路は、
   上記第１の信号処理回路からの２つの出力信号のうちの一方がハイレベルで他方がローレベルのときに上記第１の矩形波信号をハイレベルにする一方、上記２つの出力信号が両方共ハイレベルもしくは両方共ローレベルであるときに上記第１の矩形波信号をローレベルにし、
   かつ、上記第２の信号処理回路からの２つの出力信号のうちの一方がハイレベルで他方がローレベルのときに上記第２の矩形波信号をハイレベルにする一方、上記２つの出力信号が両方共ハイレベルもしくは両方共ローレベルであるときに上記第２の矩形波信号をローレベルにすることを特徴とする光電式エンコーダ。
   

Images