JP2006086681A - Data corrector and correction method of a-d converter - Google Patents
Data corrector and correction method of a-d converter Download PDFInfo
- Publication number
- JP2006086681A JP2006086681A JP2004267808A JP2004267808A JP2006086681A JP 2006086681 A JP2006086681 A JP 2006086681A JP 2004267808 A JP2004267808 A JP 2004267808A JP 2004267808 A JP2004267808 A JP 2004267808A JP 2006086681 A JP2006086681 A JP 2006086681A
- Authority
- JP
- Japan
- Prior art keywords
- value
- digital signal
- converter
- correction
- prediction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000006243 chemical reaction Methods 0.000 claims description 69
- 238000004364 calculation method Methods 0.000 claims description 60
- 230000003111 delayed effect Effects 0.000 claims description 16
- 238000005070 sampling Methods 0.000 claims description 10
- 238000013139 quantization Methods 0.000 abstract description 15
- 230000003044 adaptive effect Effects 0.000 abstract description 10
- 230000004044 response Effects 0.000 abstract description 5
- 238000001228 spectrum Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 102100029860 Suppressor of tumorigenicity 20 protein Human genes 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 101000585359 Homo sapiens Suppressor of tumorigenicity 20 protein Proteins 0.000 description 1
- 101100018027 Pisum sativum HSP70 gene Proteins 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
本発明は、産業機械やOA機器等に組み込まれるアナログ信号をデジタル信号に変換して出力するA/D変換装置のデータ補正装置およびデータ補正方法に関する。 The present invention relates to a data correction apparatus and a data correction method for an A / D conversion apparatus that converts an analog signal incorporated in an industrial machine, an OA device, or the like into a digital signal and outputs the digital signal.
図5は、従来技術のA/D変換装置のデータ補正に係るブロック図である(例えば特許文献1参照)。
図5において、1はアナログ入力回路、2はマルチプレクサ回路、3はA/D変換回路、4はCPU、30はプラント、100はプラントコントローラ、102はプラントコントローラのCPU、103はA/D変換装置であり、S1、S2はアナログ信号、S3はチャンネルセレクト信号、S4はデジタル信号、D1はデータである。
以下、図5を用いて従来のA/D変換装置のデータ補正に係る部分の構成について説明する。
アナログ信号S1はプラント30などから、A/D変換装置103及びCPU102を備えたプラントコントローラ100へ複数入力され、アナログ入力回路1により受け取られる。この複数チャンネルあるアナログ信号S1は、チャンネルセレクト信号S3により、その内の1つ(アナログ信号S2)が選択される。この選択されたアナログ信号S2は、A/D変換回路3によりデジタル信号S4に変換される。このデジタル信号S4は、CPU4により処理され、プラントコントローラのCPU102へデータD1が送信される。
FIG. 5 is a block diagram relating to data correction of a conventional A / D converter (see, for example, Patent Document 1).
In FIG. 5, 1 is an analog input circuit, 2 is a multiplexer circuit, 3 is an A / D conversion circuit, 4 is a CPU, 30 is a plant, 100 is a plant controller, 102 is a CPU of the plant controller, and 103 is an A / D conversion device. S1, S2 are analog signals, S3 is a channel select signal, S4 is a digital signal, and D1 is data.
Hereinafter, the configuration of the portion related to data correction of the conventional A / D converter will be described with reference to FIG.
A plurality of analog signals S1 are input to the plant controller 100 including the A / D converter 103 and the
図6は、従来技術のA/D変換装置のデータ補正方法の処理手順を示すフローチャートである。また、図7は従来技術のA/D変換装置のデータ補正方法を示す説明図である。
以下、図5〜7を用いて、従来のA/D変換装置のデータ補正方法における処理手順について説明する。
なお、図6中のST番号はフローチャートの各ステップを示す。
(1)ステップST301 A/D変換装置103の持つモードとしては、“補正値算出モード”及び“A/D変換モード”の2モードを用意しておく。
(2)ステップST302 “補正値算出モード”では、まず複数あるチャンネルの内、どのチャンネルの補正値を算出するかを決めるため、CPU4よりチャンネルセレクト信号S3を出力する。このとき、アナログ信号S1には正確な値を入力する必要があるためアナログ入力回路1に図示しない電圧発生器を接続しておく。
(3)ステップST303 前記電圧発生器(不図示)より図7の点b1に対応する正確なアナログ値を入力する。
(4)ステップST304 A/D変換後のデジタル値をリードする。このデジタル値は図7の点a1となる。同じ方法を他のポイントについても行ない図7の点a2〜a5の値を求める。点a1〜a5により得られたものが図7の特性曲線17となる。
(5)ステップST305 次に、これらの値より最小二乗法を用いて図7の直線16を求め、その最小値の点a11と最大値の点a51を求める。
(6)ステップST306 この2点a11、a51及び理想特性直線18上の最小値の点b1、最大値の点b5が分かれば特許文献1の数式2および数式3により補正値A、Bを求めることができる。
(7)ステップST307 求められた補正値A、BはメモリIC等に格納しておく。
(8)ステップST301 補正値が算出できれば、A/D変換装置103の動作モードを“A/D変換モード”に切り換える。
(9)ステップST308 A/D変換後のデジタル値に下記数式1の補正演算を施す。
Y=AX+B・・(1)
ここで、Yは補正演算後のデジタル値、Xは補正演算前のデジタル値であり、A、Bは前述の補正値である。
(10)ステップST309 次に、補正演算後のデジタル値をプラントコントローラCPU102へ送出する。
以下上記ステップST308およびステップST309が繰り返される。
このように、従来のA/D変換装置のデータ補正方法では、A/D変換装置103の動作モードを“補正値算出モード”及び“A/D変換モード”に分け、“補正値算出モード”において、A/D変換後のデジタル信号7を最小二乗法を用いて算出したデジタル信号と、電圧発生器を接続して求められた入力アナログ値に対する理想デジタル値との差分により補正値を予め求めておき、次にA/D変換装置103を“A/D変換モード”で動作させ、前記補正値を用いて補正処理を行なう、という手順がとられていた。
FIG. 6 is a flowchart showing a processing procedure of a data correction method of a conventional A / D converter. FIG. 7 is an explanatory view showing a data correction method of a conventional A / D converter.
Hereinafter, the processing procedure in the data correction method of the conventional A / D converter will be described with reference to FIGS.
Note that ST numbers in FIG. 6 indicate steps in the flowchart.
(1) Step ST301 As modes of the A / D conversion device 103, two modes of “correction value calculation mode” and “A / D conversion mode” are prepared.
(2) Step ST302 In the “correction value calculation mode”, first, the
(3) Step ST303 An accurate analog value corresponding to the point b1 in FIG. 7 is input from the voltage generator (not shown).
(4) Step ST304 Read the digital value after A / D conversion. This digital value is point a1 in FIG. The same method is performed for other points to determine the values of points a2 to a5 in FIG. What is obtained by the points a1 to a5 is the
(5) Step ST305 Next, the
(6) Step ST306 If these two points a11 and a51 and the minimum value point b1 and the maximum value point b5 on the
(7) Step ST307 The obtained correction values A and B are stored in a memory IC or the like.
(8) Step ST301 If the correction value can be calculated, the operation mode of the A / D conversion device 103 is switched to the “A / D conversion mode”.
(9) Step ST308 The digital value after A / D conversion is subjected to the correction calculation of the following
Y = AX + B (1)
Here, Y is a digital value after the correction calculation, X is a digital value before the correction calculation, and A and B are the above-described correction values.
(10) Step ST309 Next, the digital value after the correction calculation is sent to the plant controller CPU102.
Thereafter, step ST308 and step ST309 are repeated.
Thus, in the conventional data correction method of the A / D converter, the operation mode of the A / D converter 103 is divided into the “correction value calculation mode” and the “A / D conversion mode”, and the “correction value calculation mode” , A correction value is obtained in advance by a difference between a digital signal obtained by calculating the
特許文献1により開示されている従来技術では、A/D変換装置103にA/D変換以外の機能である“補正値算出モード”を設け、電圧発生器により既知の正確なアナログ信号をA/D変換装置103に入力し、さらに、前記入力アナログ値に対する理想デジタル値との差分による高精度の補正値を求めておき、A/D変換装置103に記憶しておかなければならず、“A/D変換モード”で動作している時は新しい補正値に更新できないという問題があった。さらに、連続するアナログデータをA/D変換回路3に取り込みデジタルデータとして出力する場合、A/D変換前のアナログデータとA/D変換後のデジタルデータでは量子化誤差を必ず生じるが、従来のA/D変換装置のデータ補正方法では、この量子化誤差を補正できないという問題があった。
図8は量子化誤差を説明する説明図であり、図8(a)は入力信号のスペクトル、図8(b)は従来のA/D変換後のスペクトルである。
例えば、連続するアナログデータとして10KHz周期の正弦波をA/D変換回路3に入力する場合、A/D変換前のアナログ信号のスペクトルが図8(a)であるとすると、量子化誤差により、A/D変換後のデジタル信号のスペクトルは図8(b)に示すように、10KHzを中心に新たなスペクトルが両脇に発生する。
In the prior art disclosed in
8A and 8B are explanatory diagrams for explaining the quantization error. FIG. 8A shows the spectrum of the input signal, and FIG. 8B shows the spectrum after the conventional A / D conversion.
For example, when a sine wave having a period of 10 KHz is input to the A /
そこで、外部機器に電圧発生器を必要とせず、モード切り換えが不要で常に補正値が更新され、安定して精度良く量子化誤差を補正することができるA/D変換装置のデータ補正方法が、本発明と同じ出願人より「A/D変換装置のデータ補正方法」(出願番号P2003−186077)が提案されている。
図8(c)は量子化誤差を補正したA/D変換後のスペクトルである。
量子化誤差を予測し、A/D変換後のデータから差し引けば、図8(c)に示すように10KHzを中心に両脇に発生した新たなスペクトルは減少し、A/D変換後のデータの持つ精度はよくなる。量子化誤差を予測しA/D変換後のデータから差し引く手段として、「A/D変換装置のデータ補正方法」(出願番号 P2003−186077)では、予測フィルタを用いてA/D変換後のデータのスペクトルを強め、A/D変換前のアナログデータのもつスペクトルに近づけることでA/D変換装置の高精度化を可能としている。
すなわち、入力されたアナログ信号をA/D変換回路で変換したデジタル信号を、A/D変換回路のサンプリング周期で p 個遅延した遅延デジタル信号をnn個取得し、この遅延デジタル信号と1演算周期前に算出して求めておいた予測フィルタ係数とを積和計算してデジタル信号の予測値を算出し、デジタル信号と予測値との差分により補正値を算出し、補正値を係数として線形予測方式であるLMS(Least Mean Square Error)法式を導入し、次の演算周期で用いる新たな予測フィルタ係数を算出して更新するものである。
FIG. 8C shows a spectrum after A / D conversion in which the quantization error is corrected.
If the quantization error is predicted and subtracted from the data after A / D conversion, as shown in FIG. 8C, the new spectrum generated on both sides centering on 10 KHz is reduced, and after A / D conversion The accuracy of data is improved. As a means for predicting the quantization error and subtracting it from the data after A / D conversion, “Data correction method of A / D conversion apparatus” (application number P2003-1886077) uses data that has been A / D converted using a prediction filter. The A / D converter can be made highly accurate by strengthening the spectrum of the analog data and bringing it closer to the spectrum of analog data before A / D conversion.
That is, the digital signal obtained by converting the input analog signal by the A / D conversion circuit is obtained as nn delayed digital signals obtained by delaying p number of samples by the sampling period of the A / D conversion circuit. Calculate the sum of products of the prediction filter coefficients previously calculated and calculate the predicted value of the digital signal, calculate the correction value from the difference between the digital signal and the predicted value, and use the correction value as the coefficient for linear prediction The LMS (Least Mean Square Error) method, which is a method, is introduced, and new prediction filter coefficients used in the next calculation cycle are calculated and updated.
しかしながら、「A/D変換装置のデータ補正方法」(出願番号 P2003−186077)により提案されているA/D変換装置のデータ補正方法では、線形予測方式であるLMSの特性により、予測値計算部、予測フィルタ係数計算部において遅延器がデジタル信号の持つインパルス応答分必要になり、その結果、予測値計算部、予測フィルタ係数計算部でのデジタル信号に対する更新応答速度は、遅延器の個数に依存して遅れるという問題があった。
そこで、本発明はこの問題点に鑑みてなされたものであり、外部機器に電圧発生器を必要とせず、モード切り換えが不要で常に補正値が更新され、さらに遅延器もインパルス応答分必要とせず、入力信号に対して出力応答が速く安定して精度良く量子化誤差を補正することができる、A/D変換装置のデータ補正装置およびデータ補正方法を提供することを目的とする。
However, in the data correction method of the A / D conversion device proposed by “Data correction method of A / D conversion device” (application number P2003-186077), the predicted value calculation unit is caused by the characteristics of LMS which is a linear prediction method. In the prediction filter coefficient calculation unit, the delay unit needs the impulse response of the digital signal. As a result, the update response speed for the digital signal in the prediction value calculation unit and the prediction filter coefficient calculation unit depends on the number of delay units. Then there was a problem of being late.
Therefore, the present invention has been made in view of this problem, and does not require a voltage generator in an external device, does not require mode switching, constantly updates a correction value, and further does not require a delay unit for an impulse response. An object of the present invention is to provide a data correction apparatus and a data correction method for an A / D converter that can correct a quantization error with a fast and stable output response to an input signal with high accuracy.
上記問題を解決するため、請求項1の発明はA/D変換装置のデータ補正装置に関するものであり、アナログ信号をデジタル信号に変換して出力するA/D変換装置において、前記A/D変換装置は、データ補正に必要な初期値を設定する初期値設定手段と、入力されたアナログ信号をデジタル信号に変換してデジタル信号値を出力するA/D変換回路と、前記デジタル信号値を前記A/D変換回路のサンプリング周期でp個遅延した遅延デジタル信号を取得する入力値遅延部と、前記遅延デジタル信号と1演算周期前に算出して求めておいた予測フィルタ係数とを積和計算することにより前記デジタル信号値の予測値を算出し、前記予測値を補正されたデジタルデータとして出力し、前記デジタル信号値と前記予測値との差分により補正値を算出する予測値計算部と、前記補正値を係数としてボルテラ級数フィルタを用いて、次の演算周期に前記予測値計算部で用いる新たな予測フィルタ係数を算出して更新する予測フィルタ係数計算部と、を備えたことを特徴としている。
また、請求項2の発明はA/D変換装置のデータ補正方法に関するものであり、アナログ信号をデジタル信号に変換して出力するA/D変換装置において、該A/D変換装置のデータ補正に必要な初期値を設定するステップと、入力されたアナログ信号をA/D変換回路でデジタル信号に変換してデジタル信号値を出力するステップと、前記デジタル信号値を前記A/D変換回路のサンプリング周期でp個遅延した遅延デジタル信号を取得するステップと、前記遅延デジタル信号と1演算周期前に算出して求めておいた予測フィルタ係数とを積和計算することによりデジタル信号値の予測値を算出するステップと、前記予測値を補正されたデジタルデータとして出力するステップと、前記デジタル信号値と前記予測値との差分により補正値を算出するステップと、前記補正値を係数としてボルテラ級数フィルタを用いて、次の演算周期で用いる新たな予測フィルタ係数を算出して更新するステップと、を備えたことを特徴としている。
In order to solve the above problem, the invention of
The invention of
本発明に係るA/D変換装置のデータ補正装置およびデータ補正方法によれば、外部機器に電圧発生器を必要とせず、モード切り換えが不要で常に補正値が更新され、正弦波または余弦波のアナログ信号をA/D変換した後のデジタル信号のもつ正弦波または余弦波の線スペクトルを強調でき、スペクトルを平滑化できるので、安定して精度良く量子化誤差を補正することができる。
また、適応信号処理部での処理過程において、白色ノイズも周波数分散が強いので低減でき、その結果、A/D変換装置から出力される補正されたデジタルデータの精度を向上させることができる。
さらに、ボルテラ級数フィルタにより予測値計算部、予測フィルタ係数計算部での遅延器の数を減らすことができ、ボルテラ級数フィルタの特性である入力信号の非線形特性に追従でき、予測値計算部への入力信号に対する予測値精度が高くなるという効果がある。
According to the data correction device and the data correction method of the A / D conversion device according to the present invention, the voltage generator is not required for the external device, the mode switching is not required, the correction value is constantly updated, and the sine wave or cosine wave is updated. Since the line spectrum of the sine wave or cosine wave of the digital signal after A / D conversion of the analog signal can be enhanced and the spectrum can be smoothed, the quantization error can be corrected stably and accurately.
In addition, white noise can be reduced because the frequency dispersion is strong in the process of the adaptive signal processing unit, and as a result, the accuracy of the corrected digital data output from the A / D converter can be improved.
Furthermore, the number of delay units in the prediction value calculation unit and the prediction filter coefficient calculation unit can be reduced by the Volterra series filter, the nonlinear characteristic of the input signal that is the characteristic of the Volterra series filter can be followed, and the prediction value calculation unit There is an effect that the predicted value accuracy for the input signal is increased.
以下、本発明の具体的実施例について、図に基づいて説明する。 Hereinafter, specific examples of the present invention will be described with reference to the drawings.
図2は、本発明に係るA/D変換装置の構成を示すブロック図である。
図2において、31は入力値遅延部、32は予測値計算部、34は予測フィルタ係数計算部、38は適応信号処理部、107はA/D変換装置、D2は補正されたデジタルデータ、Xtは時刻tでのデジタル信号値、Ytは時刻tでの予測値、ERRtはXtとYtの差分である。ここで、図5と同じ説明符号のものは図5と同じ構成要素および信号を示している。
本発明のA/D変換装置の特徴とする点は以下のとおりである。
すなわち、A/D変換装置107は、データ補正に必要な初期値を設定する初期値設定手段(未図示)と、入力されたアナログ信号S2をデジタル信号S4に変換してデジタル信号値Xtを出力するA/D変換回路3と、デジタル信号値XtをA/D変換回路3のサンプリング周期でp個遅延した遅延デジタル信号Xiを取得する入力値遅延部31と、遅延デジタル信号Xiと1演算周期前に算出して求めておいた予測フィルタ係数Kとを積和計算することによりデジタル信号値Xtの予測値Ytを算出し、予測値Ytを補正されたデジタルデータD2として出力し、デジタル信号値Xtと予測値Ytとの差分により補正値ERRtを算出する予測値計算部32と、補正値ERRtを係数としてボルテラ級数フィルタを用いて、次の演算周期に予測値計算部32で用いる新たな予測フィルタ係数を算出して更新する予測フィルタ係数計算部34と、を備えている点である。すなわち、本発明のA/D変換装置107は、入力値遅延部31、予測値計算部32、予測フィルタ係数計算部34から成る適応信号処理部38を有し、予測値計算部32および予測フィルタ係数計算部34を、ボルテラ級数フィルタを用いることにより非線形予測方式としてデータ補正を行なうようにしている点である。
FIG. 2 is a block diagram showing the configuration of the A / D converter according to the present invention.
In FIG. 2, 31 is an input value delay unit, 32 is a prediction value calculation unit, 34 is a prediction filter coefficient calculation unit, 38 is an adaptive signal processing unit, 107 is an A / D converter, D2 is corrected digital data, Xt Is a digital signal value at time t, Yt is a predicted value at time t, and ERRt is a difference between Xt and Yt. Here, the same reference numerals as those in FIG. 5 indicate the same components and signals as those in FIG.
The features of the A / D converter of the present invention are as follows.
In other words, the A / D conversion device 107 converts an input analog signal S2 into a digital signal S4 by outputting an initial value setting means (not shown) for setting an initial value necessary for data correction, and outputs a digital signal value Xt. The A /
図3は、本発明のA/D変換装置のデータ補正方法に係る適応信号処理部38の詳細ブロック図であり、図4は本発明のA/D変換装置の適応信号処理部38の予測値計算部32の詳細ブロック図である。
図3、4において、33は加算器、35は遅延器、36は乗算係数記憶部、37は乗算器、50は2入力乗算器である。尚、図2と同じ説明符号のものは図2と同じ構成要素および信号を示している。
以下、図3、4を用いて本発明のA/D変換装置107のデータ補正動作について詳細説明する。
時刻tでのデジタル信号値Xtを入力値遅延部31で、A/D変換回路3のサンプリング周期でp個遅延したデジタル信号値をXi[0]として出力する。但し、この遅延器35の数は本発明での目的に合うよう決定するのだが、実時間処理を行なうことを考慮すれば、経験的に3〜10個とする。
予測値計算部32において、入力値遅延部31から出力されたXi[0]を順に1サンプル毎に遅延した(nn−1)個のデジタル信号値Xi[1]・・・Xi[nn−1]を作成する。
さらに、1演算周期前に予測フィルタ係数計算部34で作成された(nn+1)*(nn+4)/2個の予測フィルタ係数K[0]・・・K[(nn+1)*(nn+4)/2−1]と前記デジタル信号値Xi[0]・・・Xi[(nn+1)*(nn+4)/2−1]とを、下記数式(4)を用いてそれぞれ乗算し、それらの結果を加算して時刻tのときの予測値Ytを得る。
Yt=ΣK[i]*Xi[i]・・(4)
0≦i≦((nn+1)*(nn+4)/2−1)
前記予測値Ytを補正されたデジタルデータとして出力する。
次に、下記数式(5)を用いて、時刻tでのデジタル信号値Xtと時刻tでの予測値Ytとの差分ERRtを計算する。
ERRt=Xt−Yt・・(5)
さらに、前記差分ERRtを用いて、ボルテラ級数フィルタを導入し、時刻(t+1)での予測フィルタ係数K1[i]を下記数式(6)に従い計算する。
K1[i]=K[i]+u*ERRt*Xi[i]・・(6)
0≦i≦((nn+1)*(nn+4)/2−1)
ここで、uは最終予測値にいたるまでの収束スピードを決める乗算係数で、本発明での目的に合うよう予め実験にて決定し、乗算係数記憶部36に記憶しておく。
以上を繰り返して作成される時刻tでの予測値Ytは、数式(5)および数式(6)により、正弦波または余弦波のアナログ信号をA/D変換した後のデジタル信号S4のもつ正弦波または余弦波の線スペクトルが強調され平滑化でき、さらに白色ノイズも低減されるので、A/D変換回路3での変換時に生じる量子化誤差が補正されたデータとなるのである。
FIG. 3 is a detailed block diagram of the adaptive signal processing unit 38 according to the data correction method of the A / D conversion apparatus of the present invention, and FIG. 4 is a predicted value of the adaptive signal processing unit 38 of the A / D conversion apparatus of the present invention. 3 is a detailed block diagram of a
3 and 4, 33 is an adder, 35 is a delay unit, 36 is a multiplication coefficient storage unit, 37 is a multiplier, and 50 is a two-input multiplier. 2 denote the same components and signals as those in FIG.
Hereinafter, the data correction operation of the A / D converter 107 of the present invention will be described in detail with reference to FIGS.
The digital signal value Xt at time t is output as Xi [0] by the input
In the predicted
Further, (nn + 1) * (nn + 4) / 2 prediction filter coefficients K [0]... K [(nn + 1) * (nn + 4) / 2− created by the prediction filter
Yt = ΣK [i] * Xi [i] (4)
0 ≦ i ≦ ((nn + 1) * (nn + 4) / 2-1)
The predicted value Yt is output as corrected digital data.
Next, the difference ERRt between the digital signal value Xt at time t and the predicted value Yt at time t is calculated using the following mathematical formula (5).
ERRt = Xt−Yt (5)
Further, a Volterra series filter is introduced using the difference ERRt, and a prediction filter coefficient K1 [i] at time (t + 1) is calculated according to the following equation (6).
K1 [i] = K [i] + u * ERRt * Xi [i] (6)
0 ≦ i ≦ ((nn + 1) * (nn + 4) / 2-1)
Here, u is a multiplication coefficient that determines the convergence speed up to the final predicted value, which is determined in advance by experiments so as to meet the purpose of the present invention, and is stored in the multiplication
The predicted value Yt at time t created by repeating the above is the sine wave of the digital signal S4 after A / D conversion of the analog signal of the sine wave or cosine wave according to the equations (5) and (6). Alternatively, the line spectrum of the cosine wave can be emphasized and smoothed, and white noise can also be reduced, so that the quantization error generated during the conversion in the A /
図1は、本発明のA/D変換装置のデータ補正方法の処理手順を示すフローチャートであり、プログラムでも対応できる。
以下、図1を用いて本発明のA/D変換装置のデータ補正方法の処理手順を説明する。
なお、図中ST番号はフローチャートの各ステップを示す。
(1)ステップST10 A/D変換回路3のサンプリング周期、遅延数p、予測値計算部32、予測フィルタ係数計算部34、乗算係数u、K[0]・・・K[(nn+1)*(nn+4)/2]など、本発明のA/D変換装置のデータ補正方法に必要な初期値を公知の初期値設定手段(未図示)と方法により設定する。なお、K[0]・・・K[(nn+1)*(nn+4)/2−1]の初期値は0である。
(2)ステップST20 A/D変換回路3によりアナログ信号S2をデジタル信号S4すなわちデジタル信号値Xtに変換する。
(3)ステップST30 入力値遅延部31で、デジタル信号値XtをA/D変換回路3のサンプリング周期でp個遅延し、Xi[0]として出力する。
(4)ステップST40 予測値計算部32において、入力値遅延部31から出力されたXi[0]を順に1サンプル毎に遅延した((nn+1)*(nn+4)/2−1)個のデジタル信号値Xi[1]・・・Xi[(nn+1)*(nn+4)/2−1]を作成し、予測フィルタ係数計算部34で作成された(nn+1)*(nn+4)/2個の予測フィルタ係数K[0]・・・K[(nn+1)*(nn+4)/2−1]とそれぞれ乗算し、それらの結果を加算して予測値Ytを算出する(式4)。
(5)ステップST50 時刻tでの予測値Ytを補正されたデジタルデータD2として出力する。
(6)ステップST60 時刻tでのデジタル信号値Xtと時刻tでの予測値Ytとの差分により補正値ERRtを計算する(式5)。
(7)ステップST70 予測フィルタ係数計算部34において、補正値ERRtを係数としてボルテラ級数フィルタを用いて、次の演算周期で用いる新たな予測フィルタ係数K[0]・・・K[(nn+1)*(nn+4)/2−1]を算出して更新する(式6)。
以降、ステップST20〜ステップST70を繰り返す。
FIG. 1 is a flowchart showing the processing procedure of the data correction method of the A / D converter according to the present invention, which can be handled by a program.
Hereinafter, the processing procedure of the data correction method of the A / D converter according to the present invention will be described with reference to FIG.
In addition, ST number in a figure shows each step of a flowchart.
(1) Step ST10 Sampling cycle, delay number p, prediction
(2) Step ST20 The A /
(3) Step ST30 The input
(4) Step ST40 In the predicted
(5) Step ST50 The predicted value Yt at time t is output as corrected digital data D2.
(6) Step ST60 The correction value ERRt is calculated from the difference between the digital signal value Xt at time t and the predicted value Yt at time t (Formula 5).
(7) Step ST70 In the prediction filter
Thereafter, step ST20 to step ST70 are repeated.
以上述べたように、本実施例に係るA/D変換装置107およびそのデータ補正方法は、A/D変換装置107のデータ補正に必要な初期値を公知の手段、方法により設定し、入力されたアナログ信号S2をA/D変換回路3でデジタル信号S4に変換してデジタル信号値Xtを出力し、デジタル信号値XtをA/D変換回路3のサンプリング周期で p 個遅延した遅延デジタル信号Xiを取得し、遅延デジタル信号Xiと1演算周期前に算出して求めておいた予測フィルタ係数Kとを積和計算することによりデジタル信号値Xtの予測値Ytを算出し、予測値Ytを補正されたデジタルデータD2として出力し、さらに、デジタル信号値Xtと予測値Ytとの差分により補正値ERRtを算出し、前記補正値を係数としてボルテラ級数フィルタを用いて、次の演算周期で用いる新たな予測フィルタ係数を算出して更新するようにしているので、外部機器に電圧発生器を必要とせず、モード切り換えが不要で常に補正値が更新され、安定して精度良く量子化誤差を補正することができる。さらに、適応信号処理部38での処理過程において、白色ノイズも周波数分散が強いので低減でき、A/D変換装置107から出力される補正されたデジタルデータD2の精度をより向上させることができる。さらに、ボルテラ級数フィルタにより予測値計算部32、予測フィルタ係数計算部34での遅延器35の数を減らすことができ、ボルテラ級数フィルタの特性である入力信号の非線形特性に追従でき、予測値計算部32への入力信号に対する予測値精度が高くなる。
As described above, the A / D converter 107 and the data correction method thereof according to the present embodiment set and input the initial values necessary for data correction of the A / D converter 107 by known means and methods. The analog signal S2 is converted into a digital signal S4 by the A /
A/D変換回路3からの出力であるデジタル信号を、ボルテラ級数フィルタを用いて量子化誤差を補正することによって、ボルテラ級数フィルタの特性である入力信号の非線形特性に追従でき、A/D変換装置の出力を安定して精度良く量子化誤差を補正することができるので、各種A/D変換を利用する信号処理分野全般に応用できる。
By correcting the quantization error of the digital signal output from the A /
1 アナログ入力回路
2 マルチプレクサ回路
3 A/D変換回路
4 CPU
30 プラント
31 入力値遅延部
32 予測値計算部
33 加算器
34 予測フィルタ係数計算部
35 遅延器
36 乗算係数記憶部
37 乗算器
38 適応信号処理部
50 2入力乗算器
100 プラントコントローラ
102 プラントコントローラのCPU
103、107 A/D変換装置
S1、S2 アナログ信号
S3 チャンネルセレクト信号
S4 デジタル信号
D1 データ
D2 補正されたデジタルデータ
Xt 時刻tでのデジタル信号値
Yt 時刻tでの予測値
ERRt XtとYtの差分
K 予測フィルタ係数
1
DESCRIPTION OF
103, 107 A / D converter S1, S2 Analog signal S3 Channel select signal S4 Digital signal D1 Data D2 Corrected digital data Xt Digital signal value at time t Yt Predicted value at time t ERRt Difference between Xt and Yt K Prediction filter coefficient
Claims (2)
前記A/D変換装置(107)は、データ補正に必要な初期値を設定する初期値設定手段と、
入力されたアナログ信号(S2)をデジタル信号(S4)に変換してデジタル信号値(Xt)を出力するA/D変換回路(3)と、
前記デジタル信号値(Xt)を前記A/D変換回路(3)のサンプリング周期でp個遅延した遅延デジタル信号(Xi)を取得する入力値遅延部(31)と、
前記遅延デジタル信号(Xi)と1演算周期前に算出して求めておいた予測フィルタ係数(K)とを積和計算することにより前記デジタル信号値(Xt)の予測値(Yt)を算出し、前記予測値(Yt)を補正されたデジタルデータ(D2)として出力し、前記デジタル信号値(Xt)と前記予測値(Yt)との差分により補正値(ERRt)を算出する予測値計算部(32)と、
前記補正値(ERRt)を係数としてボルテラ級数フィルタを用いて、次の演算周期に前記予測値計算部(32)で用いる新たな予測フィルタ係数を算出して更新する予測フィルタ係数計算部(34)と、を備えたことを特徴とするA/D変換装置のデータ補正装置。 In the A / D converter (107) that converts the analog signal (S2) into a digital signal (S4) and outputs it,
The A / D converter (107) includes initial value setting means for setting an initial value necessary for data correction;
An A / D conversion circuit (3) for converting the input analog signal (S2) into a digital signal (S4) and outputting a digital signal value (Xt);
An input value delay unit (31) for acquiring a delayed digital signal (Xi) obtained by delaying the digital signal value (Xt) by p sampling cycles of the A / D conversion circuit (3);
The predicted value (Yt) of the digital signal value (Xt) is calculated by calculating the sum of products of the delayed digital signal (Xi) and the prediction filter coefficient (K) calculated and obtained one calculation cycle before. A predicted value calculation unit that outputs the predicted value (Yt) as corrected digital data (D2) and calculates a corrected value (ERRt) based on a difference between the digital signal value (Xt) and the predicted value (Yt) (32),
Using a Volterra series filter with the correction value (ERRt) as a coefficient, a prediction filter coefficient calculation unit (34) that calculates and updates a new prediction filter coefficient used in the prediction value calculation unit (32) in the next calculation cycle. And a data correction device for an A / D conversion device.
該A/D変換装置(107)のデータ補正に必要な初期値を設定するステップ(ST10)と、
入力されたアナログ信号(S2)をA/D変換回路(3)でデジタル信号(S4)に変換してデジタル信号値(Xt)を出力するステップ(ST20)と、
前記デジタル信号値(Xt)を前記A/D変換回路(3)のサンプリング周期でp個遅延した遅延デジタル信号(Xi)を取得するステップ(ST30)と、
前記遅延デジタル信号(Xi)と1演算周期前に算出して求めておいた予測フィルタ係数(K)とを積和計算することによりデジタル信号値(Xt)の予測値(Yt)を算出するステップ(ST40)と、
前記予測値(Yt)を補正されたデジタルデータ(D2)として出力するステップ(ST50)と、
前記デジタル信号値(Xt)と前記予測値(Yt)との差分により補正値(ERRt)を算出するステップ(ST60)と、
前記補正値(ERRt)を係数としてボルテラ級数フィルタを用いて、次の演算周期で用いる新たな予測フィルタ係数を算出して更新するステップ(ST70)と、を備えたことを特徴とするA/D変換装置のデータ補正方法。 In the A / D converter (107) that converts the analog signal (S2) into a digital signal (S4) and outputs it,
A step (ST10) of setting an initial value necessary for data correction of the A / D converter (107);
A step (ST20) of converting the input analog signal (S2) into a digital signal (S4) by an A / D conversion circuit (3) and outputting a digital signal value (Xt);
Obtaining a delayed digital signal (Xi) obtained by delaying the digital signal value (Xt) by p number of sampling periods of the A / D conversion circuit (3) (ST30);
A step of calculating a predicted value (Yt) of the digital signal value (Xt) by performing a product-sum calculation on the delayed digital signal (Xi) and the prediction filter coefficient (K) calculated and obtained one calculation cycle before. (ST40)
Outputting the predicted value (Yt) as corrected digital data (D2) (ST50);
Calculating a correction value (ERRt) from the difference between the digital signal value (Xt) and the predicted value (Yt) (ST60);
A step of calculating and updating a new prediction filter coefficient to be used in the next calculation cycle using a Volterra series filter with the correction value (ERRt) as a coefficient (ST70). Data correction method for conversion device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004267808A JP2006086681A (en) | 2004-09-15 | 2004-09-15 | Data corrector and correction method of a-d converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004267808A JP2006086681A (en) | 2004-09-15 | 2004-09-15 | Data corrector and correction method of a-d converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006086681A true JP2006086681A (en) | 2006-03-30 |
Family
ID=36164841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004267808A Pending JP2006086681A (en) | 2004-09-15 | 2004-09-15 | Data corrector and correction method of a-d converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006086681A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011109653A (en) * | 2009-10-26 | 2011-06-02 | Fluke Corp | Data acquisition system and calibration method therefor |
US8874411B2 (en) | 2009-12-15 | 2014-10-28 | International Business Machines Corporation | Processing system, method, and program for modeling system |
CN104753536A (en) * | 2013-12-27 | 2015-07-01 | 瑞萨电子株式会社 | A/d converter circuit and semiconductor integrated circuit |
WO2024207476A1 (en) * | 2023-04-07 | 2024-10-10 | 瑞声科技(南京)有限公司 | Combo system and driving method thereof, signal processor, and storage medium |
-
2004
- 2004-09-15 JP JP2004267808A patent/JP2006086681A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011109653A (en) * | 2009-10-26 | 2011-06-02 | Fluke Corp | Data acquisition system and calibration method therefor |
US8874411B2 (en) | 2009-12-15 | 2014-10-28 | International Business Machines Corporation | Processing system, method, and program for modeling system |
CN104753536A (en) * | 2013-12-27 | 2015-07-01 | 瑞萨电子株式会社 | A/d converter circuit and semiconductor integrated circuit |
JP2015128217A (en) * | 2013-12-27 | 2015-07-09 | ルネサスエレクトロニクス株式会社 | A / D conversion circuit and semiconductor integrated circuit |
CN104753536B (en) * | 2013-12-27 | 2019-05-07 | 瑞萨电子株式会社 | A/D converter circuit and semiconductor integrated circuit |
WO2024207476A1 (en) * | 2023-04-07 | 2024-10-10 | 瑞声科技(南京)有限公司 | Combo system and driving method thereof, signal processor, and storage medium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7602320B2 (en) | Systems and methods for companding ADC-DSP-DAC combinations | |
US8659454B2 (en) | Time error estimating device, error correction device and A/D converter | |
JP4262411B2 (en) | Method and apparatus for compensating for phase delay | |
JPH0562495A (en) | Sampling frequency converter | |
CN102124650B (en) | Signal processing circuit | |
JP3760385B2 (en) | Method and apparatus for quadratic interpolation | |
JP2006086681A (en) | Data corrector and correction method of a-d converter | |
JP4451486B2 (en) | Analog / digital conversion device and digital / analog conversion device | |
JP2005020648A (en) | Data correction method of a/d conversion device | |
JP4833711B2 (en) | measuring device | |
KR20140077675A (en) | Digital pre-distortion apparatus | |
US20060033569A1 (en) | Method and apparatus for performing digital pre-distortion | |
JP4640321B2 (en) | Waveform generation circuit | |
JP5018680B2 (en) | AD converter | |
JP2006148691A (en) | Distortion compensation device | |
JP2001345762A (en) | Digital signal generation method | |
JPH06230820A (en) | Device and method for controlling feedback | |
JP2018117192A (en) | Information processing apparatus, method, and program, d/a converter, electronic music instrument | |
Beaumont-Smith et al. | A VLSI chip implementation of an A/D converter error table compensator | |
JP3268867B2 (en) | Digital servo device | |
RU2105341C1 (en) | Optimal regulator | |
JPH06216711A (en) | Sampling rate converter | |
JP2000293560A (en) | Link analysis device, its method and recording medium recording link analysis program | |
JP3192925B2 (en) | Serial data converter | |
JPH0690563A (en) | Equipment and method for controlling feedback |