JP2006020133A - Secrecy processor and secrecy processing method - Google Patents
Secrecy processor and secrecy processing method Download PDFInfo
- Publication number
- JP2006020133A JP2006020133A JP2004196701A JP2004196701A JP2006020133A JP 2006020133 A JP2006020133 A JP 2006020133A JP 2004196701 A JP2004196701 A JP 2004196701A JP 2004196701 A JP2004196701 A JP 2004196701A JP 2006020133 A JP2006020133 A JP 2006020133A
- Authority
- JP
- Japan
- Prior art keywords
- rlc
- payload
- memory
- mac
- header
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Mobile Radio Communication Systems (AREA)
Abstract
Description
本発明は、3GPPで規定された秘匿処理を実現するための秘匿処理装置および秘匿処理方法に関するものであり、特に、受信側において秘匿処理をリアルタイムに実行するための秘匿処理装置および秘匿処理方法に関するものである。 The present invention relates to a confidential processing device and a confidential processing method for realizing the confidential processing specified by 3GPP, and particularly to a confidential processing device and a confidential processing method for executing the confidential processing in real time on the receiving side. Is.
以下、従来の秘匿処理について説明する。たとえば、下記非特許文献1には、3GPP(3 rd Generation Partnership Project)規格によるプロトコルスタックの概要が記載されている。また、下記非特許文献2には、トランスポートチャネルHS-DSCH(High Speed Downlink Shared Channel)を使用する際のUE(User Equipment)側のMAC(Medium Access Control)のアーキテクチャが記載されている。また、下記非特許文献3には、それぞれ非確認型データ転送(UM:Unacknowledged Mode)RLC(Radio Link Control)、および確認型データ転送(AM:Acknowledge Mode)RLCの接続モデルが記載されている。
Hereinafter, a conventional concealment process will be described. For example, the following
従来のユーザ端末のRLCは、AMまたはUMを使用する論理チャネルに対して秘匿(ciphering/deciphering)処理を行っている。秘匿処理は、「RLC PDU(Protocol Data Unit)」内のペイロードに対して行われる。 A conventional RLC of a user terminal performs a ciphering / deciphering process on a logical channel using AM or UM. The concealment process is performed on the payload in the “RLC PDU (Protocol Data Unit)”.
また、従来は、移動体端末試験装置におけるデータ送信処理でUMまたはAMの場合に、RLCが作成したパラメータをMACに通知し、MACが専用化されたマスクデータ(key stream block)演算器によりマスクデータを算出することによって、移動体通信端末の秘匿に関する試験を高速かつ安定に行っていた。また、UM,AMのデータ転送モードに関わらず、単一のマスクデータ演算器でマスクデータを算出することによって、試験装置の構成を簡素化していた(特許文献1参照)。 Conventionally, in the case of UM or AM in data transmission processing in a mobile terminal test apparatus, parameters created by the RLC are notified to the MAC and masked by a mask data (key stream block) computing unit dedicated to the MAC. By calculating the data, a test relating to the secrecy of the mobile communication terminal has been performed at high speed and stably. Moreover, the configuration of the test apparatus has been simplified by calculating mask data with a single mask data calculator regardless of the UM and AM data transfer modes (see Patent Document 1).
しかしながら、上記特許文献1に開示された、マスクデータ演算器を用いる従来の秘匿処理は、送信データにのみ適用可能であり、たとえば、受信データについては、RLCが、マスクデータ生成を行うためのパラメータを、MACが受信データを処理する前に通知することができない、という問題があった。
However, the conventional concealment process using the mask data calculator disclosed in
上記問題点を図7,図8を用いて詳細に説明する。図7は、3GPPで規定されるHSDPA(High Speed Downlink Packet Access)通信でない場合のUE側におけるプロトコル間のデータの流れを示す図である。また、図8は、3GPP(3GPP Specification “TS33.105 Version 4.1.0” 3rd Generation Partnership Project, 04 July 2001, P14-17, Figure 1)で規定される送信データと受信データに対する秘匿処理を示す図である。なお、図示のPLANETEXT,CIPHERTEXTは、秘匿対象である「RLC PDU」のペイロードに対応する。暗号化は、PLANETEXTに対してKEY-STREAM-BLOCKをビット毎に排他的論理和演算してCIPHERTEXTに変換する。また、復号は、CIPHERTEXTに対してKEY-STREAM-BLOCKをビット毎に排他的論理和演算してPLANETEXTに変換する。 The above problem will be described in detail with reference to FIGS. FIG. 7 is a diagram illustrating a flow of data between protocols on the UE side when not HSDPA (High Speed Downlink Packet Access) communication defined by 3GPP. FIG. 8 is a diagram showing a concealment process for transmission data and reception data defined by 3GPP (3GPP Specification “TS33.105 Version 4.1.0” 3rd Generation Partnership Project, 04 July 2001, P14-17, Figure 1). It is. The illustrated PLANETEXT and CIPHERTEXT correspond to the payload of the “RLC PDU” that is the target of concealment. For encryption, KEY-STREAM-BLOCK is subjected to exclusive OR operation for each bit and converted to CIPHERTEXT. In the decryption, KEY-STREAM-BLOCK is exclusive-ORed with CIPHERTEXT for each bit and converted to PLANETEXT.
まず、秘匿処理のためのマスクデータを生成するためのパラメータ算出には、RLCヘッダ101−2に含まれる情報を用いる必要がある。送信データの場合、RLCは、「RLC PDU」をMACへ送るときには既にRLCヘッダ101−2の内容を知っているので、秘匿パラメータを算出して、その算出結果を「RLC PDU」と同時にMACへ通知することができる。しかしながら、受信データの場合、RLCヘッダ101−2は、通信相手のRLCが付加した情報であり、その内容を知るにはRLCがRLCヘッダ101−2を解析する必要がある。したがって、「RLC PDU」をMACから受け取る前に、RLCは、秘匿パラメータをMACへ通知することができない。 First, it is necessary to use information included in the RLC header 101-2 for parameter calculation for generating mask data for confidential processing. In the case of transmission data, the RLC already knows the contents of the RLC header 101-2 when sending the "RLC PDU" to the MAC. Therefore, the confidential parameter is calculated and the calculation result is sent to the MAC simultaneously with the "RLC PDU". You can be notified. However, in the case of received data, the RLC header 101-2 is information added by the communication partner RLC, and the RLC needs to analyze the RLC header 101-2 in order to know the content. Therefore, before receiving the “RLC PDU” from the MAC, the RLC cannot notify the confidential parameter to the MAC.
したがって、従来の方法では、MACは、受信時にマスクデータを算出することができず、装置を高速かつ安定に動作させることができない。 Therefore, in the conventional method, the MAC cannot calculate the mask data at the time of reception, and cannot operate the apparatus at high speed and stably.
一方、3GPPのrelease5以降で標準化されたHSDPAのデータ受信に適用する場合は、下記の処理が行われる。図9は、3GPPで規定されるHSDPA通信の場合の、UE側におけるプロトコル間のデータの流れを示す図である。TS25.321によれば、HSDPAで通信を行う場合、MACにおいては、自動再送制御(H-ARQ:Hybrid Automatic Repeat Request)を行う。H-ARQにより「MAC-hs PDU」毎に誤り制御が行われ、受信側にて訂正できない誤りが検出されると、受信側から送信側へ再送要求が通知され、誤りのあったデータが選択的に再送される。この結果、訂正できない誤りが発生する通信路では、データが元の順序と異なって受信される。そこで、MACにおいては、順序制御(リオーダリング)を行い、順序制御が完了した「RLC PDU」をRLCに通知することがTS25.321で勧告されている。 On the other hand, when applied to the reception of HSDPA data standardized after 3GPP release5, the following processing is performed. FIG. 9 is a diagram illustrating a data flow between protocols on the UE side in the case of HSDPA communication defined by 3GPP. According to TS25.321, when performing communication by HSDPA, automatic retransmission control (H-ARQ: Hybrid Automatic Repeat Request) is performed in MAC. Error control is performed for each “MAC-hs PDU” using H-ARQ. When an error that cannot be corrected is detected on the receiving side, a retransmission request is notified from the receiving side to the transmitting side, and the erroneous data is selected. Will be resent. As a result, data is received out of the original order on the communication path in which an uncorrectable error occurs. Therefore, TS25.321 recommends that MAC performs order control (reordering) and notifies RLC of “RLC PDU” for which order control has been completed.
図10は、ユーザ端末における一般的なMAC&RLCの構成を示す図であり、3GPPの規格に沿ってプロトコル階層により機能を分割したMAC&RLCの実装例を示している。L1(レイヤ1)のPHY1は、通信相手との間で通信媒体(電波)を用いたビット列の伝送サービスを提供する。Transport-Block-memory2は、PHY1からの伝送単位であるトランスポートブロックのデータを記憶する。MAC(reordering3−1,disassembly3−2)3は、TS25.321に勧告されるプロトコルを実行する機能を有し、RLC-PDU-memory4を介してRLC(deciphering5−1,AM/UM5−2)5に対して複数の論理チャネルによる伝送サービスを提供する。HSDPA通信の場合、ユーザ装置(UE)では、受信したトランスポートブロックを順序制御し、正しい順序に戻されたトランスポートブロックを分解し、その結果を論理チャネルのデータとしてRLC5へ通知する。Reordering-buffer-memory6は、Transport-Block-memory2から入力された複数のトランスポートブロックを、順序制御が完了するまで記憶する。RLC5は、TS25.322に勧告されるプロトコルを実行する機能を有し、L3(レイヤ3)に対してリンクレベルのデータ転送サービスを提供する。このRLC5の機能には、秘匿処理が含まれる。
FIG. 10 is a diagram showing a general MAC & RLC configuration in a user terminal, and shows an implementation example of MAC & RLC in which functions are divided by a protocol layer in accordance with the 3GPP standard. PHY1 of L1 (layer 1) provides a bit string transmission service using a communication medium (radio wave) with a communication partner. Transport-Block-
たとえば、PHY1において訂正できない誤りが発生する場合、Reordering-buffer-memory6には複数のトランスポートブロックが滞留する。さらに、TS25.321によれば、1つのトランスポートブロックには、秘匿対象であるRLC5のペイロードが複数含まれることから、PHY1において訂正できない誤りが多発する場合、Reordering-buffer-memory6には、大量のペイロードが滞留する。そして、MAC3からRLC5へ大量のペイロードが一度に渡され、それらをRLC-buffer-memory7に記憶する。このとき、RLC5は、大量のペイロードに対する秘匿処理を実行する必要が生じる。秘匿処理には、比較的長い演算時間が必要であり、大量のペイロードに対して秘匿処理を行うと、処理の輻輳や大きな処理遅延が発生する。
For example, when an error that cannot be corrected occurs in
図11は、UEにおける一般的なMAC&RLCの動作を示すタイムチャートであり、RLC5の処理が遅延する例を示している。ここでは、Reordering-buffer-memory6に滞留する4つのトランスポートブロックの秘匿処理を一度に実行している。したがって、次のトランスポートブロックがMAC3から渡されても、前に渡された4つのトランスポートブロックの秘匿処理が終了するまで、処理が待たされることになる。なお、この例では、4つのトランスポートブロックの場合について記載されているが、TS25.321の規格によれば、さらに多くのトランスポートブロックが一度にRLC5へ渡されることがある。このような場合、リアルタイム処理の破綻や通信スループット低下などのシステム性能の低下を引き起こす可能性がある。
FIG. 11 is a time chart showing a general MAC & RLC operation in the UE, and shows an example in which the processing of the RLC 5 is delayed. Here, the concealment process of four transport blocks staying in the Reordering-buffer-memory 6 is executed at a time. Therefore, even if the next transport block is passed from the
本発明は、上記に鑑みてなされたものであって、RLCにおける秘匿処理をリアルタイムに実行するための秘匿処理装置を得ることを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to obtain a confidential processing device for executing the confidential processing in RLC in real time.
また、データ通信にHSDPAが適用され、MACにおいて大量のデータが滞留するときであっても、RLCにおける秘匿処理をリアルタイムに実行し、処理の輻輳を防ぎ、通信スループット等のシステム性能を確保することが可能な秘匿処理装置を得ることを目的とする。 In addition, even when HSDPA is applied to data communication and a large amount of data stays in the MAC, the confidential processing in RLC is executed in real time to prevent processing congestion and ensure system performance such as communication throughput. An object of the present invention is to obtain a secret processing device capable of performing the above.
上述した課題を解決し、目的を達成するために、本発明にかかる秘匿処理装置は、送信時間間隔でトランスポートブロックを受信し、一定時間内に秘匿処理に必要なパラメータを前記トランスポートブロックから抽出し、その抽出結果を用いて受信側における秘匿処理を行うMACおよびRLCによる秘匿処理装置であって、たとえば、前記トランスポートブロックを、前記送信時間間隔に同期したタイミングで、MACヘッダ、RLCヘッダおよびペイロードに分離および分解するMACによる第1工程と、前記第1工程が終了した時点に同期したタイミングで、3GPP規格にて勧告された既知の処理でKEY-STREAM-BLOCKを算出し、前記ペイロードと前記KEY-STREAM-BLOCKとの排他的論理和を演算することにより前記ペイロードに対して秘匿処理を行うRLCによる第2工程と、前記第2工程が終了した時点に同期したタイミングで、前記MACヘッダ、RLCヘッダおよび秘匿処理により復号化されたペイロードに対して、トランスポートブロック単位の順序制御を行うMACによる第3工程と、秘匿処理以外の3GPP規格にて勧告されたRLC機能を実行するRLCによる第4工程と、を含むことを特徴とする。 In order to solve the above-described problems and achieve the object, the concealment processing device according to the present invention receives a transport block at a transmission time interval, and transmits parameters necessary for concealment processing within a predetermined time from the transport block. A cipher processing device using MAC and RLC that performs cipher processing on the receiving side using the extraction result, and extracts the transport block from the MAC header, RLC header at a timing synchronized with the transmission time interval, for example The KEY-STREAM-BLOCK is calculated by a known process recommended in the 3GPP standard at the timing synchronized with the first step by the MAC that is separated and disassembled into the payload and when the first step is completed. R to perform a concealment process on the payload by calculating an exclusive OR of the KEY-STREAM-BLOCK and the KEY-STREAM-BLOCK MAC that performs order control in units of transport blocks on the MAC header, RLC header, and payload decrypted by concealment processing at the timing synchronized with the second step by C and the time when the second step is completed And a fourth step by RLC that executes an RLC function recommended by the 3GPP standard other than the confidential processing.
この発明によれば、MACおよびRLCの機能、すなわち、本発明にかかる秘匿処理装置を、上記第1工程〜第4に分割して実現することとした。 According to the present invention, the functions of MAC and RLC, that is, the confidential processing device according to the present invention, are realized by being divided into the first to fourth steps.
この発明によれば、たとえば、TTI間隔でトランスポートブロックを受けてから一定時間内に、秘匿処理に必要なパラメータを当該トランスポートブロックから抽出できるので、受信側のRCLにおける秘匿処理を、図3に示すようにTTIに同期してリアルタイムに行うことができる。したがって、処理の輻輳を防ぐことができ、MACおよびRLCへの要求パフォーマンスを抑えることができるので、低コストで通信スループットなどのシステム性能を確保することができる、という効果を奏する。 According to the present invention, for example, the parameters necessary for the concealment process can be extracted from the transport block within a certain time after receiving the transport block at the TTI interval. As shown in FIG. 4, it can be performed in real time in synchronization with the TTI. Therefore, it is possible to prevent processing congestion and to suppress the required performance of the MAC and RLC, and it is possible to secure system performance such as communication throughput at low cost.
以下に、本発明にかかる秘匿処理装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。 Embodiments of a confidential processing device according to the present invention will be described below in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.
実施の形態1.
図1は、3GPP規格によるプロトコルスタックの概要を示す図であり、ユーザ端末(UE)は、L(レイヤ)1のPHY(Physical)1と、L2のMAC3,RLC5と、L3からなるソフトウェア群を備え、NodeBおよびSRNC(Serving Radio Network Controller)に接続されている。
FIG. 1 is a diagram showing an outline of a protocol stack according to the 3GPP standard. A user terminal (UE) is a software group consisting of PHY (Physical) 1 of L (layer) 1,
ここで、本発明にかかる秘匿処理装置を実現する実施の形態1のL2のMAC&RLCの構成について説明する。図2は、UEの構成、および本発明にかかるMAC&RLCの詳細構成、を示す図である。 Here, the configuration of the L2 MAC & RLC of the first embodiment for realizing the confidential processing device according to the present invention will be described. FIG. 2 is a diagram showing the configuration of the UE and the detailed configuration of the MAC & RLC according to the present invention.
L1のPHY1は、通信媒体(電波)を用いたビット列の伝送サービスを提供し、RF回路,A/Dコンバータ,D/Aコンバータ,変復調器,符号化/復号器,制御や信号処理を行うCPUやDSPなどの回路、で構成されている。 PHY1 of L1 provides a bit string transmission service using a communication medium (radio wave), an RF circuit, an A / D converter, a D / A converter, a modem, an encoder / decoder, a CPU that performs control and signal processing And a circuit such as a DSP.
L2のTransport-Block-memory2は、PHY1からの伝送単位であるトランスポートブロックのデータを記憶する機能を有する。また、MAC3のdisassembly3−1は、HSDPA通信でない場合、図7のデータフローのトランスポートブロックをMACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3に分離する機能を有し、一方で、HSDPA通信の場合には、図9のデータフローのトランスポートブロックを「MAC-hs SDU(MAC-d PDUと同義)」へ分解し、さらに「MAC-hs SDU(Service Data Unit)」をMACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3に分離する機能を有する。また、RLC-PDU-memory4は、分解および分離されたMACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3を記憶する機能を有する。なお、図9のように、1つのトランスポートブロック(「MAC-hs PDU」に相当)に複数の「RLC PDU」が含まれることがあり、その場合は、RLC-PDU-memory4に、複数のMACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3の組が記憶される。
The Transport-Block-
また、RLC5のdeciphering5−1は、RLC-PDU-memory4に記憶されているペイロード101−3に対して秘匿処理を行う機能を有する。また、MAC3のreordering3−2は、HSDPA通信でない場合、MACヘッダ101−1、RLCヘッダ101−2および秘匿処理により復号されたペイロード101−3をReordering-buffer-memory6へ転送し、RLC5のAM/UM5−2へ通知する機能を有し、一方で、HSDPA通信の場合には、MACヘッダ101−1、RLCヘッダ101−2および秘匿処理により復号されたペイロード101−3をReordering-buffer-memory6へ転送し、リオーダリングが完了した複数のMACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3の組をRLC5のAM/UM5−2へ通知する機能を有する。また、Reordering-buffer-memory6は、秘匿処理により復号が完了してからAM/UM5−2が読み出してL3へ転送するまでの間、秘匿処理により復号された複数のMACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3の組を記憶する機能を有する。また、RLC5のAM/UM5−2は、秘匿以外のTS25.322に勧告されるプロトコルを実行する機能を有し、L3に対してリンクレベルのデータ転送サービスを提供する。
The deciphering 5-1 of the
なお、本実施の形態においては、L1のPHY1,L2のdisassembly3−1,deciphering5−1,reordering3−2,AM/UM5−2の、機能または処理手続を定義しており、実装するハードウェアを規定するものではない。 In the present embodiment, functions or processing procedures of L1 PHY1, L2 disassembly 3-1, deciphering 5-1, reordering 3-2 and AM / UM 5-2 are defined, and the hardware to be mounted is defined. Not what you want.
つづいて、受信側のUEの動作について説明する。図3は、UEのMAC3とRLC5の動作を示すタイムチャートである。
Subsequently, the operation of the UE on the receiving side will be described. FIG. 3 is a time chart showing operations of the
まず、L1のPHY1では、通信相手との間で、通信媒体(電波)を用いたビット列の伝送サービスを提供する。PHY1では、受信側の動作として、復調後の受信シンボルを検波し、TTI(Transmit Time Interval)単位に受信シンボルに対して誤り訂正および誤り検出を行う。そして、誤りがないと判断された受信データが、トランスポートブロックとしてTransport-Block-memory2に記録される。
First, PHY1 of L1 provides a bit string transmission service using a communication medium (radio wave) with a communication partner. In PHY1, as a receiving operation, a demodulated received symbol is detected, and error correction and error detection are performed on the received symbol in units of TTI (Transmit Time Interval). Then, the received data determined to have no error is recorded in Transport-Block-
Transport-Block-memory2は、図3に示すように、TTI間隔で1回更新される。なお、Transport-Block-memory2の更新間隔が一定に描かれているが、PHY1の処理時間はデータ量に依存し、データ量はTTI毎に変動するので、実際の更新間隔は必ずしも一定にはならない。
The Transport-Block-
MAC3のdisassembly3−1では、Transport-Block-memory2に記録されたトランスポートブロックをMACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3に分離および分解する。処理タイミングとしては、Transport-Block-memory2が更新される度に処理を行えばよいので、実装が容易な一例として、TTI周期で処理を開始するようにスケジューリングしている。また、disassembly3−1では、ペイロード101−3を、秘匿処理を行いやすいように配置してRLC-PDU-memory4へ記録する。なお、「秘匿処理を行いやすい配置」の詳細については後述する。HSDPA通信でない場合とHSDPA通信の場合で動作が異なるので、それぞれの場合についてさらに詳細に説明する。
In disassembly 3-1 of MAC3, the transport block recorded in Transport-Block-memory2 is separated and disassembled into MAC header 101-1, RLC header 101-2, and payload 101-3. As the processing timing, the processing may be performed every time the Transport-Block-
たとえば、HSDPA通信でない場合、disassembly3−1では、図7に示すように、Transport-Block-memory2に記録された受信トランスポートブロックをMACヘッダ101−1と「RLC PDU」に分離する。そして、「RLC PDU」をRLCヘッダ101−2とペイロード101−3に分離する。さらに、RLCヘッダ101−2からは秘匿処理に必要な情報を抽出し、ペイロード101−3を、秘匿処理を行いやすいように配置してRLC-PDU-memory4へ記録する。
For example, when it is not HSDPA communication, disassembly 3-1 separates the received transport block recorded in Transport-Block-
一方、HSDPA通信の場合、disassembly3−1では、図9に示すように、Transport-Block-memory2に記録された受信トランスポートブロックを「MAC-hs SDU(「MAC-d PDU」と同義)」へ分解し、さらに、「MAC-d PDU」をMACヘッダ101−1と「RLC PDU」に分離する。そして、「RLC PDU」をRLCヘッダ101−2とペイロード101−3に分離する。さらに、RLCヘッダ101−2からは秘匿処理に必要な情報を抽出し、ペイロード101−3を、秘匿処理を行いやすいように配置してRLC-PDU-memory4へ記録する。
On the other hand, in the case of HSDPA communication, in disassembly 3-1, the received transport block recorded in Transport-Block-
ここで、ヘッダの分離とペイロード101−3の配置について説明する。図4は、RLC-PDU-memory4に記録されたデータの構造例を示す図であり、ここでは、特にペイロード101−3に着目する。通常、メモリは、特定のワード長(ビット幅:8ビット、16ビット、32ビットなど)を持つ。メモリ上のデータを処理する場合、メモリのワード長に合わせてデータが並んでいると処理を行いやすい。そこで、本実施の形態では、ペイロード101−3をメモリのワード長にあわせて分割し、並べる。また、本実施の形態では、MACヘッダ101−1およびRLCヘッダ101−2を、ペイロード101−3と異なるアドレスに配置する。これは、ペイロード101−3の先頭をメモリのワードのMSBまでビットシフトさせることで実現できる。なお、図4については、後述する実施の形態3にて詳細に説明する。 Here, the separation of the header and the arrangement of the payload 101-3 will be described. FIG. 4 is a diagram showing an example of the structure of data recorded in the RLC-PDU-memory 4, and here, paying attention to the payload 101-3 in particular. Usually, the memory has a specific word length (bit width: 8 bits, 16 bits, 32 bits, etc.). When processing data on the memory, it is easy to perform the processing if the data is arranged in accordance with the word length of the memory. Therefore, in this embodiment, the payload 101-3 is divided and arranged according to the word length of the memory. In the present embodiment, MAC header 101-1 and RLC header 101-2 are arranged at addresses different from payload 101-3. This can be realized by bit-shifting the beginning of the payload 101-3 to the MSB of the memory word. Note that FIG. 4 will be described in detail in a third embodiment to be described later.
このように、MAC3のdisassembly3−1では、Transport-Block-memory2に記録されたトランスポートブロックに含まれる「MAC-PDU」を抽出し、ペイロード101−3の先頭をメモリのワードのMSBまでビットシフトさせ、MACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3を分離してRLC-PDU-memory4へ書き込んでいる。そして、HSDPA通信の場合については、トランスポートブロックに含まれる複数の「MAC-d PDU」に対して同様の処理を行う。さらに、disassembly3−1は、これらの処理が終了すると、それぞれの「RLC PDU」のペイロード101−3の長さと、処理が終了したこと、をRLC5のdeciphering5−1へ通知する。
As described above, in the disassembly 3-1 of the MAC3, the “MAC-PDU” included in the transport block recorded in the Transport-Block-memory2 is extracted, and the head of the payload 101-3 is bit-shifted to the MSB of the word of the memory. The MAC header 101-1, RLC header 101-2, and payload 101-3 are separated and written to the RLC-PDU-memory 4. In the case of HSDPA communication, the same processing is performed on a plurality of “MAC-d PDUs” included in the transport block. Further, when these processes are completed, the disassembly 3-1 notifies the deciphering 5-1 of the
RLC5のdeciphering5−1では、RLC-PDU-memory4に記録されている「RLC PDU」のペイロード101−3に対して秘匿処理を行う。処理タイミングを図3に例示する。ここでは、disassembly3−1の処理が終了した時点で処理を開始するようにスケジューリングしている。その結果、deciphering5−1は、TTI周期で処理を開始することになる。また、秘匿処理には比較的長い時間を要するが、TTI周期に受け取るデータ量(ペイロード101−3のサイズ)の最大値が決まっているので、最大データ量を受けたときにTTI時間以内に処理が終了するようにdeciphering5−1のパフォーマンスを設計することは比較的容易である。たとえば、演算量の多いKEY-STREAM-BLOCKの算出に専用のハードウェア・アクセラレータを用いる方法がある。
In the deciphering 5-1 of the
また、deciphering5−1による秘匿処理は、3GPP規格のTS33.105において勧告されており、図8に示すように、CIPHERTEXTもしくはPLANETEXTとKEY-STREAM-BLOCKとの排他的論理和を演算することで達成できる。なお、秘匿鍵CK(Cipher Key)、論理チャネルの種別を表すBEARER、上り/下りの違いを示すDIRECTIONは、通信のネゴシエーション時に上位のコントローラからRLC5へ通知される。また、LENGTHはKEY-STREAM-BLOCKの長さであり、ペイロード101−3の長さと同一なので、disassembly3−1から通知される。また、秘匿シーケンス番号COUNT-Cは、通信のネゴシエーション時に上位のコントローラからRLC5へ通知されるハイパーフレーム番号HFNと、秘匿対象であるペイロード101−3に対応するRLCヘッダ101−2に含まれる「RLC Sequence Number(「RLC SN」)と、を組み合わせることにより、特定することができる。
In addition, the cipher processing by deciphering 5-1 is recommended in TS33.105 of the 3GPP standard, and is achieved by calculating the exclusive OR of CIPHERTEXT or PLANETEXT and KEY-STREAM-BLOCK as shown in FIG. it can. Note that the secret key CK (Cipher Key), the BEARER indicating the type of the logical channel, and the DIRECTION indicating the difference between the uplink and the downlink are notified to the
したがって、deciphering5−1では、まず、上位のコントローラから通知されたHFNとRLCヘッダ101−2に含まれる「RLC SN」から、「RLC PDU」毎のCOUNT-Cを算出する。つぎに、算出したCOUNT-C、上位のコントローラから通知されたCK、BEARERおよびDIRECTION、disassembly3−1から通知されたLENGTH、を入力として、KEY-STREAM-BLOCKを算出する。そして、受信したペイロード101−3と算出したKEY-STREAM-BLOCKとの排他的論理和を演算することにより秘匿処理を行う。全てのペイロード101−3に対して秘匿処理が終了すると、reordering3−2へ処理終了を通知する。 Therefore, in deciphering 5-1, first, COUNT-C for each "RLC PDU" is calculated from HFN notified from the host controller and "RLC SN" included in the RLC header 101-2. Next, KEY-STREAM-BLOCK is calculated using the calculated COUNT-C, CK, BEARER and DIRECTION notified from the host controller, and LENGTH notified from disassembly 3-1 as inputs. Then, a concealment process is performed by calculating an exclusive OR of the received payload 101-3 and the calculated KEY-STREAM-BLOCK. When the concealment process is completed for all payloads 101-3, the process end is notified to reordering 3-2.
MAC3のreordering3−2では、HSDPA通信でない場合、MACヘッダ101−1、RLCヘッダ101−2および秘匿処理により復号化されたペイロード101−3をReordering-buffer-memory6へ転送し、その旨をRLC5のAM/UM5−2へ通知する。一方、HSDPA通信の場合は、MACヘッダ101−1、RLCヘッダ101−2および秘匿処理により復号化されたペイロード101−3をReordering-buffer-memory6へ転送し、さらに、MACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3を含む複数のトランスポートブロック単位で順序制御を行い、正しい順序に復元したRLCヘッダ101−2とペイロード101−3をAM/UM5−2へ通知する。reordering3−2の処理タイミングを図3に例示する。ここでは、deciphering5−1の処理が終了した時点で処理を開始するようにスケジューリングしている。その結果、reordering3−2は、TTI周期で処理を開始することになる。 In reordering 3-2 of MAC3, when it is not HSDPA communication, payload 101-3 decrypted by MAC header 101-1, RLC header 101-2, and concealment processing is transferred to Reordering-buffer-memory6, and this is indicated in RLC5. Notify AM / UM5-2. On the other hand, in the case of HSDPA communication, the MAC header 101-1, RLC header 101-2 and the payload 101-3 decoded by the concealment process are transferred to the Reordering-buffer-memory 6, and further the MAC header 101-1, RLC The order is controlled in units of a plurality of transport blocks including the header 101-2 and the payload 101-3, and the RLC header 101-2 and the payload 101-3 restored to the correct order are notified to the AM / UM 5-2. The processing timing of reordering 3-2 is illustrated in FIG. Here, the process is scheduled to start when the process of deciphering 5-1 ends. As a result, reordering 3-2 starts processing in the TTI cycle.
RLC5のAM/UM5−2では、秘匿以外のTS25.322に勧告されるプロトコル処理を実行し、SDU(Service Data Unit)をL3へ通知する。処理タイミングを図3に例示する。たとえば、HSDPA通信でない場合は、TTI間隔でデータを受信する度に上記処理を実行する。一方、HSDPA通信の場合は、reordering3−2から通知された複数TTIのデータ(RLCヘッダ101−2および秘匿処理により復号化されたペイロード101−3に対して一括して上記処理を実行する。 The AM / UM5-2 of RLC5 executes protocol processing recommended to TS25.322 other than confidentiality, and notifies SDU (Service Data Unit) to L3. The processing timing is illustrated in FIG. For example, when the communication is not HSDPA communication, the above processing is executed every time data is received at a TTI interval. On the other hand, in the case of HSDPA communication, the above-described processing is collectively performed on data of a plurality of TTIs notified from reordering 3-2 (RLC header 101-2 and payload 101-3 decrypted by concealment processing.
以上のように、本実施の形態においては、MAC3およびRLC5の機能を、図2に示すように、disassembly3−1、RLC-PDU-memory4、deciphering5−1、reordering3−2、Reordering-buffer-memory6、AM/UM5−2、に分割して実現することとした。これにより、TTI間隔でトランスポートブロックを受けてから一定時間内に、秘匿処理に必要なパラメータを当該トランスポートブロックから抽出できるので、受信側のdeciphering5−1における秘匿処理を、図3に示すように、TTIに同期してリアルタイムに行うことができる。特に、データ通信にHSDPAが適用され、reordering3−2において大量のデータがReordering-buffer-memory6に滞留する場合であっても、deciphering5−1における秘匿処理をリアルタイムに行うことができる。したがって、処理の輻輳を防ぐことができ、MAC3およびRLC5への要求パフォーマンスを抑えることができるので、低コストで通信スループットなどのシステム性能を確保することができる。
As described above, in the present embodiment, the functions of the
つづいて、インタフェースとメモリ構成について説明する。なお、図2においては、インタフェースとして、たとえば、Transport-Block-memory2、RLC-PDU-memory4およびReordering-buffer-memory6を用いているが、メモリを用いる構成に限定するものではない。他のインタフェース(たとえば、直接信号線を介して入出力するなど)でも上記と同様の効果を得られる。メモリを用いる場合の効果について述べる。
Next, the interface and memory configuration will be described. In FIG. 2, for example, Transport-Block-
まず、図10を用いて、ユーザ端末における一般的なMAC&RLC内のTransport-Block-memory2について説明する。L1のPHY1は、通信路復号の演算量が多く、TTIに対して長い処理時間を有する。また、PHY1の処理時間は、受信するデータ量にも依存し、PHY1がTransport-Block-memory2へ書き込むタイミングは、一定とはならずに分布する。また、MAC3の処理時間も受信するデータ量に依存し、Transport-Block-memory2から読み出す時間も、上記と同様に一定とはならずに分布する。
First, the transport-block-
このため、Transport-Block-memory2に対して書き込みアクセスを行う時間と、読み出しアクセスを行う時間が重なる(図11参照)。このような場合、簡易的には、Transport-Block-memory2を2方向から同時アクセス可能なデュアルポート・メモリで構成するか、あるいは、書き込み面と読み出し面をTTI周期で切り替える2面メモリで構成する。これらの方法を使う場合、Transport-Block-memory2のサイズは、記録されるトランスポートブロックの最大量の2倍以上(デュアルポートの場合は、それに相当する実装面積)が必要になる。
For this reason, the time for performing the write access to the Transport-Block-
一方、本実施の形態においては、図2の構成を採用することにより、disassembly3−1の処理がMAC3全体の処理に比べ単純なので処理時間を短縮でき、さらに、PHY1の処理時間が最大の場合であっても、TTIにおけるPHY1の処理と次のTTIにおけるPHY1の処理の間にdisassembly3−1が処理を実行し、その結果をRLC-PDU-memory4へ記録することが容易に実現できる。disassembly3−1をこのようなタイミングで実行することにより、Transport-Block-memory2に対して、時分割に書き込みと読み出しを切り替えてアクセスすることが可能になるので、Transport-Block-memory2のサイズは、記録されるトランスポートブロックの最大量(×1)で実装できる。
On the other hand, in the present embodiment, by adopting the configuration of FIG. 2, the disassembly 3-1 process is simpler than the
つぎに、MAC3とRLC5のインタフェースであるRLC-PDU-memory4について説明する。MAC3は、順序制御が完了したトランスポートブロックを、分解および分離してRLC5へ出力するので、RLC-PDU-memory4のサイズは、トランスポートブロックの最大量のN倍(NはMAC-hsの受信ウィンドウサイズ)必要になる。 Next, RLC-PDU-memory4, which is an interface between MAC3 and RLC5, will be described. MAC3 disassembles and separates the transport block for which order control has been completed and outputs it to RLC5. Therefore, the size of RLC-PDU-memory4 is N times the maximum amount of transport blocks (N is the reception of MAC-hs) (Window size) is required.
つぎに、Reordering-buffer-memoryについて説明する。たとえば、図10の構成において、Reordering-buffer-memory6には、複数のトランスポートブロックが記録され、RLC-buffer-memory7には、複数のトランスポートブロックを分解および分離した、複数のRLCヘッダ101−2とペイロード101−3の組が記録される。このように、記録するデータ構造が異なる。なお、Reordering-buffer-memory6とRLC-buffer-memory7の合計サイズは、3GPPで規定される能力を満たす必要がある。ところが、Reordering-buffer-memory6とRLC-buffer-memory7において異なるデータ構造を持つ図10の構成では、各々のメモリにおいて、3GPPで規定される合計サイズの容量が必要となり、結果として、規定される能力の2倍のサイズのメモリが必要となる。 Next, Reordering-buffer-memory will be described. For example, in the configuration of FIG. 10, a plurality of transport blocks are recorded in the Reordering-buffer-memory 6, and a plurality of RLC headers 101- 2 and payload 101-3 are recorded. In this way, the data structure to be recorded is different. The total size of Reordering-buffer-memory 6 and RLC-buffer-memory 7 needs to satisfy the ability defined by 3GPP. However, in the configuration of FIG. 10 having different data structures in Reordering-buffer-memory 6 and RLC-buffer-memory 7, each memory requires a capacity of the total size specified in 3GPP, and as a result, the specified capability Twice the size of the memory is required.
一方、本実施の形態においては、図2の構成を採用することにより、disassembly3−1によりRLC-PDU-memory4へ記録されたペイロード101−3に対する秘匿処理を、deciphering5−1が、TTIに同期してリアルタイムに実行し、その結果をReordering-buffer-memory6へ記録することができる。deciphering5−1が、秘匿処理をこのようなタイミングで実行することにより、RLC-PDU-memory4のサイズは、トランスポートブロックの最大量(×1)で実装できる。 On the other hand, in the present embodiment, by adopting the configuration of FIG. 2, the deciphering 5-1 synchronizes with the TTI for the concealment process for the payload 101-3 recorded in the RLC-PDU-memory 4 by the disassembly 3-1. The result can be recorded in the Reordering-buffer-memory 6 in real time. The deciphering 5-1 executes the concealment process at such timing, so that the size of the RLC-PDU-memory 4 can be implemented with the maximum amount of transport blocks (× 1).
このように、本実施の形態においては、MAC3のreordering3−2の処理の前に、disassembly3−1とdeciphering5−1を行うため、reordering3−2が扱うデータ構造とAM/UM5−2が扱うデータ構造とを同一にできる。そのため、図10のReordering-buffer-memory6とRLC-buffer-memory7を共有メモリとして実装することができる。その結果、上記共有メモリ(図2のReordering-buffer-memory6)を3GPPで規定される容量に抑えることができる。 As described above, in the present embodiment, the disassembly 3-1 and the deciphering 5-1 are performed before the MAC3 reordering 3-2 process, and therefore the data structure handled by the reordering 3-2 and the data structure handled by the AM / UM5-2. Can be the same. Therefore, the Reordering-buffer-memory 6 and the RLC-buffer-memory 7 in FIG. 10 can be implemented as a shared memory. As a result, the shared memory (Reordering-buffer-memory 6 in FIG. 2) can be suppressed to a capacity defined by 3GPP.
実施の形態2.
つづいて、本発明にかかる秘匿処理装置を実現する実施の形態2のL2のMAC&RLCについて説明する。図5は、UEの構成、および本発明にかかるMAC&RLCの詳細構成、を示す図である。実施の形態1の図2と比較すると、deciphering5−1が算出したKEY-STREAM-BLOCKを記憶するkey-stream-memory5−3が存在する点と、reordering3−2からRLC-PDU-memory4をアクセスする点、が異なる。以下、実施の形態1と異なる動作についてのみ詳細に説明する。
Next, L2 MAC & RLC in the second embodiment for realizing the confidential processing device according to the present invention will be described. FIG. 5 is a diagram showing the configuration of the UE and the detailed configuration of the MAC & RLC according to the present invention. Compared with FIG. 2 of the first embodiment, there is a key-stream-memory 5-3 for storing the KEY-STREAM-BLOCK calculated by the deciphering 5-1, and the RLC-PDU-memory 4 is accessed from the reordering 3-2. The point is different. Hereinafter, only operations different from those of the first embodiment will be described in detail.
ここで、実施の形態2の受信側のUEの動作について説明する。図6は、UEのMAC3とRLC5の動作を示すタイムチャートであり、disassembly3−1とdeciphering5−1が同時に動作する点が実施の形態1と異なる。なお、HSDPA通信時の、L1のPHY1の通信単位であるトランスポートブロックと秘匿対象単位であるペイロード101−3の関係は、図9に示す通りであり、トランスポートブロックには複数のペイロード101−3が含まれる。
Here, the operation of the UE on the receiving side in the second embodiment will be described. FIG. 6 is a time chart showing the operations of the
MAC3のdisassembly3−1では、実施の形態1と同様に、トランスポートブロックをデータの先頭から順次分解し、さらにMACヘッダ101−1、RLCヘッダ101−2、ペイロード101−3に分離し、その結果をRLC-PDU-memory4へ記録する。そして、実施の形態1と異なる動作として、disassembly3−1は、ここで、RLCヘッダ101−2に含まれる「RLC SN」を抽出して、その都度、その抽出結果をペイロード101−3のサイズ(LENGTHと同義となる)とともにdeciphering5−1へ通知する。 In disassembly 3-1 of MAC3, as in the first embodiment, the transport block is sequentially disassembled from the beginning of the data, and further separated into MAC header 101-1, RLC header 101-2, and payload 101-3. Is recorded in RLC-PDU-memory4. As an operation different from that of the first embodiment, the disassembly 3-1 extracts “RLC SN” included in the RLC header 101-2, and each time the extraction result is the size of the payload 101-3 ( This is synonymous with LENGTH) and notifies deciphering 5-1.
RLC5のdeciphering5−1では、「RLC SN」がdisassembly3−1から通知される度に、上位のコントローラから通知されたHFNと組み合わせて「RLC PDU」毎のCOUNT-Cを算出する。つぎに、算出したCOUNT-C、上位のコントローラから通知されたCK、BEARERおよびDIRECTION、disassembly3−1から通知されたLENGTH、を入力として、KEY-STREAM-BLOCKを算出し、その結果をkey-stream-memory5−3へ記録する。このとき、KEY-STREAM-BLOCKのビット配置を対応するペイロード101−3と同じになるようにする。トランスポートブロックには複数の「RLC PDU」が含まれるので、disassembly3−1による「RLC SN」の抽出と、deciphering5−1によるKEY-STREAM-BLOCKの算出は、同時に並列して処理することができる。したがって、図6の動作例に示すように、disassembly3−1がRLC-PDU-memory4への記録を完了する前に、deciphering5−1は、動作を開始することができる。また、deciphering5−1は、トランスポートブロックに含まれる全てのペイロード101−3に対応するKEY-STREAM-BLOCKの算出が終了すると、reordering3−2に処理終了を通知する。
In the deciphering 5-1 of the
また、本実施の形態の秘匿処理では、RLC-PDU-memory4に記録されたペイロード101−3とkey-stream-memory5−3に記録されたKEY-STREAM-BLOCKとの排他的論理和を演算する必要がある。そこで、reordering3−2では、deciphering5−1から処理終了を通知されると、RLC-PDU-memory4に記録されたペイロード101−3と、そのペイロード101−3に対応するkey-stream-memory5−3に記録されたKEY-STREAM-BLOCKと、を読み込み、それらの排他的論理和を演算し、その演算結果をreordering-buffer-memory6へ記録する。 In the concealment process according to the present embodiment, an exclusive OR of the payload 101-3 recorded in the RLC-PDU-memory 4 and the KEY-STREAM-BLOCK recorded in the key-stream-memory 5-3 is calculated. There is a need. Thus, in reordering 3-2, when the end of processing is notified from deciphering 5-1, the payload 101-3 recorded in RLC-PDU-memory 4 and the key-stream-memory 5-3 corresponding to the payload 101-3 are sent to The recorded KEY-STREAM-BLOCK is read, the exclusive OR of these is calculated, and the calculation result is recorded in the reordering-buffer-memory 6.
以上のように、本実施の形態においては、MAC3およびRLC5の機能を、図5に示すように、RLCヘッダ101−2に含まれる「RLC SN」を抽出し、その結果をdeciphering5−1へ通知する機能を加えたdisassembly3−1と、「RLC SN」がdisassembly3−1から通知される度にKEY-STREAM-BLOCKを算出し、その結果をkey-stream-memory5−3へ記録する機能を加えたdeciphering5−1と、deciphering5−1が算出したKEY-STREAM-BLOCKを記憶するkey-stream-memory5−3と、RLC-PDU-memory4に記録されたペイロード101−3とそのペイロードに対応するkey-stream-memory5−3に記録されたKEY-STREAM-BLOCKを読み込み、それらの排他的論理和を演算し、その演算結果をreordering-buffer-memory6へ記録する機能を有するreordering3−2と、に分割して実現することとした。これにより、図6に示すように、disassembly3−1とdeciphering5−1が同時並列に動作可能となり、その結果として、MAC3、RLC5の処理時間を短縮することができる。
As described above, in the present embodiment, as shown in FIG. 5, the functions of MAC3 and RLC5 are extracted as “RLC SN” included in RLC header 101-2 and the result is notified to deciphering 5-1 Disassembly 3-1 with the added function and a function to calculate KEY-STREAM-BLOCK every time "RLC SN" is notified from disassembly 3-1, and record the result to key-stream-memory 5-3 deciphering 5-1, key-stream-memory 5-3 for storing KEY-STREAM-BLOCK calculated by deciphering 5-1, payload 101-3 recorded in RLC-PDU-memory 4, and key-stream corresponding to the payload -Reading KEY-STREAM-BLOCK recorded in memory-5-3, calculating the exclusive OR of them, and dividing the result into reordering 3-2 having the function of recording the result in reordering-buffer-memory 6 It was decided to realize. Thereby, as shown in FIG. 6, the disassembly 3-1 and the deciphering 5-1 can operate simultaneously in parallel, and as a result, the processing time of the
なお、本実施の形態では、インタフェースの簡素化のために、key-stream-memory5−3を設け、reordering3−2が、秘匿処理の一部である排他的論理和を実行する構成としたが、たとえば、key-stream-memory5−3を設けずに、deciphering5−1内で、RLC-PDU-memory4に記録されたペイロード101−3とそのペイロードに対応するKEY-STREAM-BLOCKの排他的論理和を演算し、その演算結果をreordering-buffer-memory6へ記録する構成とした場合であっても、同様に処理時間を短縮することができる。 In this embodiment, key-stream-memory 5-3 is provided to simplify the interface, and reordering 3-2 is configured to execute exclusive OR, which is a part of the concealment process. For example, without providing the key-stream-memory 5-3, the exclusive OR of the payload 101-3 recorded in the RLC-PDU-memory 4 and the KEY-STREAM-BLOCK corresponding to the payload is obtained in the deciphering 5-1. Even when the calculation is performed and the calculation result is recorded in the reordering-buffer-memory 6, the processing time can be shortened in the same manner.
実施の形態3.
実施の形態3では、RLC-PDU-memory4およびreordering-buffer-memory6に記録されるデータの構造を規定する。図4は、RLC-PDU-memory4およびreordering-buffer-memory6に記録されたデータの構造を示す図であり、詳細には、前述した秘匿処理を行う前後において、RLC-PDU-memory4およびreordering-buffer-memory6に記録される、MACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3のデータ構造を示している。なお、UEの構成、および本発明にかかるMAC&RLCの詳細構成、については、前述した図2または図5と同様である。
In the third embodiment, the structure of data recorded in the RLC-PDU-memory 4 and the reordering-buffer-memory 6 is defined. FIG. 4 is a diagram showing the structure of data recorded in the RLC-PDU-memory 4 and the reordering-buffer-memory 6, and more specifically, before and after performing the above-described concealment processing, the RLC-PDU-memory 4 and the reordering-buffer The data structure of the MAC header 101-1, RLC header 101-2, and payload 101-3 recorded in -memory6 is shown. Note that the configuration of the UE and the detailed configuration of the MAC & RLC according to the present invention are the same as those in FIG. 2 or FIG. 5 described above.
秘匿処理単位であるペイロード101−3は、メモリのワード長にあわせて配置される。また、RLCヘッダ101−2は、ペイロード101−3と異なるアドレスに配置される。また、MACヘッダ101−1は、ペイロード101−3ともRLCヘッダ101−2とも異なるアドレスに配置される。 Payload 101-3, which is a confidential processing unit, is arranged in accordance with the word length of the memory. The RLC header 101-2 is arranged at an address different from that of the payload 101-3. The MAC header 101-1 is arranged at an address different from the payload 101-3 and the RLC header 101-2.
また、MACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3の順序は、図7または図9のデータフローに示されるトランスポートブロックに含まれる順序が維持される。なお、3GPP TS25.321、TS25.322より、MACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3の大きさ(ビット幅)は可変であり、通信のネゴシエーション毎に決定される。 Further, the order of the MAC header 101-1, RLC header 101-2, and payload 101-3 is maintained in the order included in the transport block shown in the data flow of FIG. 7 or FIG. From 3GPP TS25.321 and TS25.322, the sizes (bit widths) of the MAC header 101-1, RLC header 101-2, and payload 101-3 are variable and are determined for each communication negotiation.
また、MACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3の大きさが、それぞれメモリのワード長の整数倍に合わない場合は、MACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3の間にブランクが挿入される。 When the sizes of the MAC header 101-1, the RLC header 101-2, and the payload 101-3 do not match the integral multiple of the word length of the memory, respectively, the MAC header 101-1, the RLC header 101-2, and the payload A blank is inserted between 101-3.
つづいて、上記で規定したデータ構造に基づいて、下記(a)、(b)、(c)の処理を詳細に説明する。ここでは、図7または図9に示される下記(a)、(b)、(c)の処理を一括して行う。
(a)トランスポートブロックから「MAC PDU」へ分解する
(b)「MAC PDU」をMACヘッダ101−1と「RLC PDU」に分離する
(c)「RLC PDU」をRLCヘッダ101−2とペイロード101−3に分離する
Next, the following processes (a), (b), and (c) will be described in detail based on the data structure defined above. Here, the following processes (a), (b), and (c) shown in FIG.
(A) Decomposing the transport block into “MAC PDU” (b) Separating “MAC PDU” into MAC header 101-1 and “RLC PDU” (c) RLC header 101-2 and payload Separated into 101-3
たとえば、HSDPA通信の場合、disassembly3−1は、図9のMAC-hsヘッダを解析することにより、「MAC PDU」の構造であるMACヘッダ101−1と「RLC PDU」の合計サイズを知る。また、disassembly3−1は、上位のコントローラからMACヘッダ101−1のサイズを通知され、RLC3からRLCヘッダ101−2のサイズを通知される。
For example, in the case of HSDPA communication, the disassembly 3-1 knows the total size of the MAC header 101-1 and the “RLC PDU” that are the structure of the “MAC PDU” by analyzing the MAC-hs header of FIG. Further, the disassembly 3-1 is notified of the size of the MAC header 101-1 from the host controller, and is notified of the size of the RLC header 101-2 from the
そして、disassembly3−1は、トランスポートブロックを先頭から走査し、MAC-hsヘッダを除くデータの先頭から、上位のコントローラから通知されたMACヘッダ101−1のサイズ分のデータをRLC-PDU-memory4に記録する。MACヘッダ101−1のサイズがRLC-PDU-memory4のワード長の整数倍に合わない場合は、ブランクを挿入した後にMACヘッダ101−1をRLC-PDU-memory4に記録することにより、ブランクとMACヘッダ101−1の合計サイズがRLC-PDU-memory4のワード長の整数倍となるように調整する。 Then, the disassembly 3-1 scans the transport block from the top, and from the head of the data excluding the MAC-hs header, the data corresponding to the size of the MAC header 101-1 notified from the host controller is RLC-PDU-memory4. To record. When the size of the MAC header 101-1 does not match the integer multiple of the word length of the RLC-PDU-memory 4, the blank and the MAC are recorded by recording the MAC header 101-1 in the RLC-PDU-memory 4 after inserting the blank. Adjustment is made so that the total size of the header 101-1 is an integral multiple of the word length of the RLC-PDU-memory4.
つぎに、disassembly3−1は、トランスポートブロックの続きから、RLC5より通知されたRLCヘッダ101−2のサイズ分のデータをRLC-PDU-memory4に記録する。RLCヘッダ101−2のサイズがRLC-PDU-memory4のワード長の整数倍に合わない場合は、ブランクを挿入した後にRLCヘッダ101−2をRLC-PDU-memory4に記録することにより、ブランクとRLCヘッダ101−2の合計サイズがRLC-PDU-memory4のワード長の整数倍となるように調整する。
Next, the disassembly 3-1 records data for the size of the RLC header 101-2 notified from the
つぎに、disassembly3−1は、トランスポートブロックの続きから、RLC5より通知されたペイロード101−3のサイズ分のデータをRLC-PDU-memory4に記録する。ペイロード101−3のサイズがRLC-PDU-memory4のワード長の整数倍に合わない場合、ペイロード101−3をRLC-PDU-memory4に記録した後にブランクを挿入することにより、ペイロード101−3とブランクの合計サイズがRLC-PDU-memory4のワード長の整数倍となるように調整する。
Next, the disassembly 3-1 records data for the size of the payload 101-3 notified from the
さらに、disassembly3−1は、トランスポートブロックの続きから、上記MACヘッダ101−1、RLCヘッダ101−2、ペイロード101−3の処理を繰り返し実行することにより、トランスポートブロックに含まれる全てのMACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3について、分解・分離を行い、それぞれの結果を上記図4に示す形式でRLC-PDU-memory4へ記録する。 Further, the disassembly 3-1 repeats the processes of the MAC header 101-1, RLC header 101-2, and payload 101-3 from the continuation of the transport block, thereby performing all the MAC headers included in the transport block. 101-1, RLC header 101-2 and payload 101-3 are disassembled and separated, and the respective results are recorded in RLC-PDU-memory 4 in the format shown in FIG.
その結果、deciphering5−1は、RLC-PDU-memory4に記録されたペイロード101−3に対して秘匿処理を行う場合、ペイロード101−3がワード長にあわせて配置されているので、ワード単位に、ペイロード101−3とKEY-STREAM-BLOCKとの排他的論理和を容易に演算できる。 As a result, when the deciphering 5-1 performs the concealment process on the payload 101-3 recorded in the RLC-PDU-memory 4, the payload 101-3 is arranged in accordance with the word length. An exclusive OR of the payload 101-3 and KEY-STREAM-BLOCK can be easily calculated.
以上のように、本実施の形態においては、disassembly3−1が、上記のように、MACヘッダ101−1、RLCヘッダ101−2および秘匿対象であるペイロード101−3をメモリのワード長にあわせて配置することとした。これにより、deciphering5−1は、RLC-PDU-memory4に記録されたペイロード101−3とKEY-STREAM-BLOCKとの排他的論理和の演算を、ワード単位に高速に実行できる。 As described above, in this embodiment, the disassembly 3-1 matches the MAC header 101-1, the RLC header 101-2 and the payload 101-3 to be concealed with the memory word length as described above. Decided to place. Thereby, the deciphering 5-1 can execute an exclusive OR operation between the payload 101-3 recorded in the RLC-PDU-memory 4 and the KEY-STREAM-BLOCK at a high speed in units of words.
また、秘匿処理前のRLC-PDU-memory4のデータ構造と、秘匿処理後のreordering-buffer-memory6のデータ構造を共通にしているので、RLC-deciphering5−1は、MACヘッダ101−1、RLCヘッダ101−2および秘匿処理後のペイロード101−3をreordering-buffer-memory6へ記録する処理を、ビットシフトを伴わず高速に実行できる。 Further, since the data structure of RLC-PDU-memory 4 before the concealment process and the data structure of reordering-buffer-memory 6 after the concealment process are made common, RLC-deciphering 5-1 includes a MAC header 101-1, an RLC header. Processing for recording 101-2 and the payload 101-3 after concealment processing into the reordering-buffer-memory 6 can be executed at high speed without bit shift.
以上のように、本発明にかかる秘匿処理装置は、3GPPで規定された秘匿処理を実現するユーザ端末およびそのユーザ端末を含む通信システムに有用であり、特に、上記秘匿処理をリアルタイムに実行することによりシステム性能の向上を図るユーザ端末に適している。 As described above, the confidential processing device according to the present invention is useful for a user terminal that realizes the confidential processing specified by 3GPP and a communication system including the user terminal, and in particular, executes the confidential processing in real time. Therefore, it is suitable for a user terminal that improves system performance.
1 PHY
2 Transport-Block-memory
3 MAC
3−1 disassembly
3−2 reordering
4 RLC-PDU-memory
5 RLC
5−1 deciphering
5−2 AM/UM
5−3 key-stream-memory
6 Reordering-buffer-memory
101−1 MACヘッダ
101−2 RLCヘッダ
101−3 ペイロード
1 PHY
2 Transport-Block-memory
3 MAC
3-1 disassembly
3-2 reordering
4 RLC-PDU-memory
5 RLC
5-1 deciphering
5-2 AM / UM
5-3 key-stream-memory
6 Reordering-buffer-memory
101-1 MAC header 101-2 RLC header 101-3 Payload
Claims (8)
前記トランスポートブロックを、前記送信時間間隔に同期したタイミングで、MACヘッダ、RLCヘッダおよびペイロードに分離および分解するMACによる第1工程と、
前記第1工程が終了した時点に同期したタイミングで、3GPP規格にて勧告された既知の処理でKEY-STREAM-BLOCKを算出し、前記ペイロードと前記KEY-STREAM-BLOCKとの排他的論理和を演算することにより前記ペイロードに対して秘匿処理を行うRLCによる第2工程と、
前記第2工程が終了した時点に同期したタイミングで、前記MACヘッダ、RLCヘッダおよび秘匿処理により復号化されたペイロードに対して、トランスポートブロック単位の順序制御を行うMACによる第3工程と、
秘匿処理以外の3GPP規格にて勧告されたRLC機能を実行するRLCによる第4工程と、
を含むことを特徴とする秘匿処理装置。 MAC (Medium Access Control) that receives a transport block at a transmission time interval, extracts parameters necessary for concealment processing within a predetermined time from the transport block, and performs concealment processing on the receiving side using the extraction result; In a confidential processing device using RLC (Radio Link Control),
A MAC first step of separating and disassembling the transport block into a MAC header, an RLC header and a payload at a timing synchronized with the transmission time interval;
KEY-STREAM-BLOCK is calculated by a known process recommended in the 3GPP standard at the timing synchronized with the time when the first step is completed, and the exclusive OR of the payload and the KEY-STREAM-BLOCK is calculated. A second step by RLC that performs a concealment process on the payload by calculating;
A third step by the MAC that performs order control in units of transport blocks on the payload decoded by the MAC header, the RLC header and the concealment process at a timing synchronized with the time when the second step is completed;
A fourth step by the RLC that executes the RLC function recommended in the 3GPP standard other than the confidential processing;
A concealment processing device comprising:
前記第1工程では、前記第1のメモリに記録されたトランスポートブロックを用いて前記分離および分解処理を行うことを特徴とする請求項1に記載の秘匿処理装置。 The transport block received at the transmission time interval is recorded in a first memory capable of recording the maximum amount of the transport block,
2. The concealment processing device according to claim 1, wherein in the first step, the separation and disassembly processing is performed using a transport block recorded in the first memory.
前記第2工程では、前記第2のメモリに記録されたペイロードに対して秘匿処理を行うことを特徴とする請求項1または2に記載の秘匿処理装置。 In the first step, a second memory capable of recording the MAC header, the RLC header, and the payload obtained as a result of the separation and disassembly processing by N (arbitrary natural number) times the maximum amount of the transport block. Recorded in
The cipher processing apparatus according to claim 1, wherein in the second step, cipher processing is performed on a payload recorded in the second memory.
前記MACヘッダ、RLCヘッダおよびペイロードを、それぞれ異なるアドレスに配置し、
また、ペイロードを各メモリのワード長毎に分割して配置し、
さらに、MACヘッダ、RLCヘッダおよびペイロードが、それぞれメモリのワード長の整数倍に合わない場合は、そのアドレスの空き領域にブランクを挿入することを特徴とする請求項3に記載の秘匿処理装置。 In the second memory,
The MAC header, RLC header and payload are arranged at different addresses, respectively.
Also, the payload is divided and arranged for each memory word length,
Furthermore, when the MAC header, the RLC header, and the payload do not match an integer multiple of the word length of the memory, blanks are inserted into the empty areas of the addresses, respectively.
前記第4工程では、前記第3のメモリに記録された情報を用いてRLC機能を実行することを特徴とする請求項1〜4のいずれか一つに記載の秘匿処理装置。 In the third step, the MAC header, RLC header and post-order control payload are recorded in a third memory capable of recording the maximum amount of the transport block,
5. The concealment processing device according to claim 1, wherein in the fourth step, an RLC function is executed using information recorded in the third memory.
前記MACヘッダ、RLCヘッダおよびペイロードを、それぞれ異なるアドレスに配置し、
また、ペイロードを各メモリのワード長毎に分割して配置し、
さらに、MACヘッダ、RLCヘッダおよびペイロードが、それぞれメモリのワード長の整数倍に合わない場合は、そのアドレスの空き領域にブランクを挿入することを特徴とする請求項5に記載の秘匿処理装置。 In the third memory,
The MAC header, RLC header and payload are arranged at different addresses, respectively.
Also, the payload is divided and arranged for each memory word length,
Furthermore, when the MAC header, the RLC header, and the payload do not match an integral multiple of the word length of the memory, blanks are inserted in the empty areas of the addresses, respectively.
前記第2工程では、前記「RLC SN」を用いて前記KEY-STREAM-BLOCKを算出し、その結果を第4のメモリに記録し、前記ペイロードに対する秘匿処理を行わず、
前記第3工程では、前記ペイロードと前記第4のメモリに記録されたKEY-STREAM-BLOCKとの排他的論理和を演算することにより前記ペイロードに対して秘匿処理を行い、その後、前記順序制御を行うことを特徴とする請求項1〜6のいずれか1つに記載の秘匿処理装置。 In the first step, “RLC SN” included in the RLC header is further extracted,
In the second step, the KEY-STREAM-BLOCK is calculated using the “RLC SN”, the result is recorded in a fourth memory, and the concealment process for the payload is not performed.
In the third step, the payload is concealed by calculating an exclusive OR of the payload and the KEY-STREAM-BLOCK recorded in the fourth memory, and then the order control is performed. The concealment processing device according to claim 1, wherein the concealment processing device is performed.
前記トランスポートブロックを、前記送信時間間隔に同期したタイミングで、MACヘッダ、RLCヘッダおよびペイロードに分離および分解するMACによる第1工程と、
前記第1工程が終了した時点に同期したタイミングで、3GPP規格にて勧告された既知の処理でKEY-STREAM-BLOCKを算出し、前記ペイロードと前記KEY-STREAM-BLOCKとの排他的論理和を演算することにより前記ペイロードに対して秘匿処理を行うRLCによる第2工程と、
前記第2工程が終了した時点に同期したタイミングで、前記MACヘッダ、RLCヘッダおよび秘匿処理により復号化されたペイロードに対して、トランスポートブロック単位の順序制御を行うMACによる第3工程と、
秘匿処理以外の3GPP規格にて勧告されたRLC機能を実行するRLCによる第4工程と、
を含むことを特徴とする秘匿処理方法。 MAC (Medium Access Control) that receives a transport block at a transmission time interval, extracts parameters necessary for concealment processing within a predetermined time from the transport block, and performs concealment processing on the receiving side using the extraction result; In the confidential processing method by RLC (Radio Link Control),
A MAC first step of separating and disassembling the transport block into a MAC header, an RLC header and a payload at a timing synchronized with the transmission time interval;
KEY-STREAM-BLOCK is calculated by a known process recommended in the 3GPP standard at the timing synchronized with the time when the first step is completed, and the exclusive OR of the payload and the KEY-STREAM-BLOCK is calculated. A second step by RLC that performs a concealment process on the payload by calculating;
A third step by the MAC that performs order control in units of transport blocks on the payload decoded by the MAC header, the RLC header and the concealment process at a timing synchronized with the time when the second step is completed;
A fourth step by the RLC that executes the RLC function recommended in the 3GPP standard other than the confidential processing;
A concealment processing method comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004196701A JP2006020133A (en) | 2004-07-02 | 2004-07-02 | Secrecy processor and secrecy processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004196701A JP2006020133A (en) | 2004-07-02 | 2004-07-02 | Secrecy processor and secrecy processing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006020133A true JP2006020133A (en) | 2006-01-19 |
Family
ID=35793943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004196701A Withdrawn JP2006020133A (en) | 2004-07-02 | 2004-07-02 | Secrecy processor and secrecy processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006020133A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009526493A (en) * | 2006-02-08 | 2009-07-16 | アギア システムズ インコーポレーテッド | MAC-HS processing of HSDPA compatible receiver in 3G wireless network |
JP2009246447A (en) * | 2008-03-28 | 2009-10-22 | Panasonic Corp | Communication terminal apparatus and data sorting control method |
US8331386B2 (en) | 2007-02-07 | 2012-12-11 | Agere Systems Llc | CRC checking and MAC-HS processing in an HSDPA-compatible receiver in a 3G wireless network |
CN102843756A (en) * | 2011-04-05 | 2012-12-26 | 三星电子株式会社 | Method for operating portable terminal and portable terminal supporting the same |
-
2004
- 2004-07-02 JP JP2004196701A patent/JP2006020133A/en not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009526493A (en) * | 2006-02-08 | 2009-07-16 | アギア システムズ インコーポレーテッド | MAC-HS processing of HSDPA compatible receiver in 3G wireless network |
US8660145B2 (en) | 2006-02-08 | 2014-02-25 | Agere Systems Llc | MAC-HS processing in an HSDPA-compatible receiver in a 3G wireless network |
US8331386B2 (en) | 2007-02-07 | 2012-12-11 | Agere Systems Llc | CRC checking and MAC-HS processing in an HSDPA-compatible receiver in a 3G wireless network |
JP2009246447A (en) * | 2008-03-28 | 2009-10-22 | Panasonic Corp | Communication terminal apparatus and data sorting control method |
CN102843756A (en) * | 2011-04-05 | 2012-12-26 | 三星电子株式会社 | Method for operating portable terminal and portable terminal supporting the same |
CN102843756B (en) * | 2011-04-05 | 2017-03-01 | 三星电子株式会社 | The method of operation portable terminal and the portable terminal supporting the method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11218477B2 (en) | Encryption key updates in wireless communication systems | |
US7929410B2 (en) | Protocol engine for processing data in a wireless transmit/receive unit | |
US9312992B2 (en) | Method and apparatus for data security and automatic repeat request implementation in a wireless communication system | |
JP5347067B2 (en) | System, method, and apparatus for encryption error detection and recovery | |
US8660145B2 (en) | MAC-HS processing in an HSDPA-compatible receiver in a 3G wireless network | |
US10992603B2 (en) | Block acknowledgement with out-of-order packets | |
US20070291788A1 (en) | Method and apparatus for reducing transmission overhead | |
US8189586B2 (en) | Plural telecommunications functions having sharing transaction(s) | |
US20080219159A1 (en) | Protocol dma engine | |
JP5169449B2 (en) | Wireless communication apparatus and reception method | |
US6980649B1 (en) | Hardware-based encryption/decryption employing dual ported memory and fast table initialization | |
JP2008109672A (en) | Method and apparatus for handling protocol error in wireless communications system | |
US20060203823A1 (en) | Method of CRC Residue Error Detection and Handling | |
WO2006035501A1 (en) | Concealment communication system | |
JP5521385B2 (en) | Wireless communication apparatus and wireless communication method | |
JP2006020133A (en) | Secrecy processor and secrecy processing method | |
JP4478180B2 (en) | Wireless communication system | |
JP2009105896A (en) | Method and device to encrypt data in pdcp layer of radio communication system | |
JP2006217100A (en) | Decoding processing system and method thereof, and mobile communication system using same | |
KR20080053230A (en) | Method and apparatus for processing rearrangement in wireless communication system | |
KR101588279B1 (en) | Method and apparatus for ciphering data in wireless communication system | |
JP4955734B2 (en) | Method of transmitting PDCP data unit to upper level | |
KR20050018232A (en) | Reset method and apparatus of ciphering parameter with regard to availability of length indicator in ciphering communication system | |
JP2010004189A (en) | Communication device, concealment canceling method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070518 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090313 |