JP2005520372A - 高性能ＢｉＦＥＴ低雑音増幅器 - Google Patents

Abstract

ある実施例に従うと、回路（３０２）は、ベース、エミッタおよびコレクタを有するバイポーラトランジスタ（３０４）を含む。たとえば、バイポーラトランジスタ（３０４）はＮＰＮＳｉＧｅＨＢＴとすることができる。バイポーラトランジスタ（３０４）のベースは回路（３０２）の入力である。バイポーラトランジスタ（３０４）のエミッタは第１の基準電圧（３０８）に結合される。この実施例に従うと、回路（３０２）はさらに、ゲート、ソースおよびドレインを有する電界効果トランジスタ（３０６）を含む。たとえば、電界効果トランジスタ（３０６）はＮＦＥＴでもよい。バイポーラトランジスタ（３０４）のコレクタは電界効果トランジスタ（３０６）のソースに結合される。電界効果トランジスタ（３０６）のゲートはバイアス電圧（３２０）に結合される。電界効果トランジスタ（３０６）のドレインは第２の基準電圧（３２８）に結合される。電界効果トランジスタ（３０６）のドレインは回路（３０２）の出力である。

Description

発明の背景
１．発明の分野
本発明は一般的に半導体回路の分野にある。より特定的には、本発明は低雑音増幅器の分野にある。

２．関連技術
携帯電話やブルートゥース対応トランシーバといった無線通信装置の性能向上およびコスト低下に対する消費者の要求が続いている。この要求に応えようとして、製造業者は、無線通信装置の種々の回路の性能を高めると同時にこれら回路のコストを下げるという課題に直面している。たとえば、無線通信装置の製造業者の課題は、無線通信装置の受信機の高利得、低雑音および高線形性といった高性能基準をより低いコストで満たした低雑音増幅器（ＬＮＡ）を提供することである。

上記のＬＮＡの高性能基準を満たそうとするある試みにおいて、製造業者は、１段回路構成で１つのトランジスタを有するＬＮＡを提供してきた。１段ＬＮＡのヘテロ接合バイポーラトランジスタ（ＨＢＴ）および／または電界効果トランジスタ（ＦＥＴ）を製造するためにシリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）およびリン化インジウム（ＩｎＰ）技術が利用されてきたが、高性能基準を満たすのにより成功してきたのはＧａＡｓおよびＩｎＰのＨＢＴである。しかしながら、ＧａＡｓまたはＩｎＰ技術を利用したＨＢＴ／ＦＥＴは、ＳｉＧｅＢｉＣＭＯＳ技術を利用したＨＢＴよりも、製造費用が高い。

上記所望のＬＮＡ性能基準を満たそうとする別の試みにおいて、製造業者は、２段２トランジスタ回路構成を用いたＬＮＡを提供してきた。しかしながら、従来の２段２トランジスタＬＮＡの典型的な問題は、種々の性能上の制限を受けることである。たとえば、カスコード構成の２つのＳｉＧｅのＨＢＴを利用したＬＮＡは、望ましくない高雑音および／または低線形性を示す。もう１つの例として、従来の２段カスコード構成の入出力段双方においてＦＥＴを用いたＬＮＡは望ましくない高雑音および低利得を示す。

上記ＬＮＡ性能基準を満たそうとするさらなる試みにおいて、製造業者はカスケード構成で結合された２つのＳｉＧｅＨＢＴといった２つのトランジスタを有する２段ＬＮＡを提供してきた。たとえば、カスケード構成において、第１のＳｉＧｅＨＢＴのコレクタを第２のＳｉＧｅＨＢＴのベースと結合することができ、かつ双方のＳｉＧｅＨＢＴのエミッタを接地することができる。バイアス電流を各ＳｉＧｅＨＢＴに与えなければならないため、結果として、カスケード構成の２つのトランジスタを利用したこの２段ＬＮＡには高バイアス電流要求という問題がある。加えて、２段カスケードＬＮＡ構成には高雑音および／または低線形性という問題がある。

図１Ａは、具体例としての従来の１段ＬＮＡの概略図を示す。１段ＬＮＡ１００は、たとえばＳｉＧｅ、ＧａＡｓまたはＩｎＰＨＢＴとすることができるトランジスタ１０２を含む。トランジスタ１０２のベースは無線通信装置の無線周波数（ＲＦ）信号に結合してもよい。このＲＦ信号を、トランジスタ１０２によって増幅しトランジスタ１０２のコレクタで出力することができる。トランジスタ１０２のコレクタはバイアス負荷にも結合され、トランジスタ１０２のエミッタは接地される。

１段ＬＮＡ１００のような１段ＬＮＡは、ＳｉＧｅＨＢＴを利用した場合、低バイアス電流下では望ましくない利得の低さおよび線形性の悪さという性能特性を示す。上記のように、１段ＬＮＡはＧａＡｓまたはＩｎＰ技術を用いたときにはよりよい性能基準をもたらすかもしれないが、ＧａＡｓまたはＩｎＰ技術は、ＳｉＧｅＢｉＣＭＯＳ技術よりもはるかに費用がかかる。

図１Ｂは、具体例としての従来のバイポーラカスコードＬＮＡの概略図を示す。バイポーラカスコードＬＮＡ１５０は、カスコード構成で結合されたバイポーラトランジスタ１５２およびバイポーラトランジスタ１５４を含む。バイポーラトランジスタ１５２および１５４は、たとえばＳｉＧｅＨＢＴとすることができる。バイポーラトランジスタ１５２のベースを無線通信装置のＲＦ信号に結合してもよい。バイポーラトランジスタ１５２のエミッタは接地に接続され、バイポーラトランジスタ１５２のコレクタはバイポーラトランジスタ１５４のエミッタに結合される。

バイポーラトランジスタ１５２のベースで入力されたＲＦ信号は、バイポーラトランジスタ１５２および１５４によって増幅され、バイポーラトランジスタ１５４のコレクタで出力される。バイポーラトランジスタ１５４のコレクタもバイアス負荷に結合される。上記のように、バイポーラカスコードＬＮＡ１５０のような、カスコード構成の２つのバイポーラトランジスタを含む従来のＬＮＡには線形性が低いという問題がある。

図１Ｃは、具体例としての従来のＦＥＴカスコードＬＮＡの概略図を示す。ＦＥＴカスコードＬＮＡ１７０は、カスコード構成で結合されたＦＥＴ１７２およびＦＥＴ１７４を含む。たとえば、ＦＥＴ１７２およびＦＥＴ１７４双方をＮＦＥＴとすることができる。ＦＥＴ１７２のゲートを無線通信装置のＲＦ信号に結合してもよい。ＦＥＴ１７２のソースは接地に接続され、ＦＥＴ１７２のドレインはＦＥＴ１７４のソースに結合される。

ＦＥＴ１７２のゲートで入力されたＲＦ信号は、ＦＥＴ１７２およびＦＥＴ１７４によって増幅され、ＦＥＴ１７４のドレインで出力される。ＦＥＴ１７４のドレインもバイアス負荷に結合される。上記のように、ＦＥＴカスコードＬＮＡ１７０のようなカスコード構成の２つのＦＥＴを含む従来のＬＮＡには、高雑音および低利得という問題がある。

このように、当該技術では、低バイアス電流で高利得、高線形性かつ低雑音の、低コストＬＮＡが必要とされている。

発明の概要
本発明は、高性能ＢｉＦＥＴ低雑音増幅器に向けられている。本発明は、当該技術における、低バイアス電流で高利得、高線形性かつ低雑音の、低コスト低雑音増幅器に対する必要を満たす。

ある実施例に従うと、回路は、ベース、エミッタおよびコレクタを有するバイポーラトランジスタを含む。たとえば、このバイポーラトランジスタはＮＰＮＳｉＧｅＨＢＴとすることができる。このバイポーラトランジスタのベースはこの回路の入力でもある。例として、受信したＲＦ信号をキャパシタを介して回路の入力に結合してもよい。バイポーラトランジスタのエミッタは、たとえば接地電圧でもよい第１の基準電圧に結合される。例として、バイポーラトランジスタのエミッタを第１のインピーダンス回路を通して第１の基準電圧に結合してもよい。第１のインピーダンス回路はたとえばインダクタでもよい。

この実施例に従うと、上記回路はさらに、ゲート、ソースおよびドレインを有する電界
効果トランジスタを含む。たとえば、この電界効果トランジスタはＮＦＥＴでもよい。このバイポーラトランジスタのコレクタは電界効果トランジスタのソースに結合される。例として、このバイポーラトランジスタを、ＢｉＦＥＴ低雑音増幅器のカスコード構成で電界効果トランジスタに結合してもよい。電界効果トランジスタのゲートはバイアス電圧に結合される。

この電界効果トランジスタのドレインは、たとえば、回路設計用語ではＶｄｄまたはＶｃｃとも呼ばれる電源電圧でもよい第２の基準電圧に結合される。この電界効果トランジスタのドレインは上記回路の出力でもある。この電界効果トランジスタのドレインを第２のインピーダンス回路を通して第２の基準電圧に結合してもよい。第２のインピーダンス回路はインダクタおよびキャパシタを含み得る。例として、このインダクタは電界効果トランジスタのドレインを第２の基準電圧に結合してもよい。例えば、このキャパシタは電界効果トランジスタのドレインを出力負荷に結合してもよい。

発明の詳細な説明
本発明は、高性能ＢｉＦＥＴ低雑音増幅器に向けられている。以下の説明は、本発明の実現に関連する具体的な情報を含む。当業者は、本発明が本願で具体的に述べられているのとは異なる態様で実現できることを理解するであろう。さらに、本発明の具体的事項のいくつかは本発明を曖昧にするのを避けるために説明していない。本願で説明されていない具体的事項は、当業者の知識の範囲内である。

本願の図面およびこれらに添えられた詳細な説明は、本発明の具体例としての実施例に向けられたものに過ぎない。簡潔性を保つため、本発明の原理を利用した本発明の他の実施例は本願では具体的に説明しておらず図面でも具体的に示していない。

本発明のバイポーラＦＥＴ（「ＢｉＦＥＴ」）低雑音増幅器（「ＬＮＡ」）は、異なる多数の環境および用途で用いることができるであろう。たとえば、無線通信装置において用いることができるであろう。その関係で、図２は、本発明のＢｉＦＥＴＬＮＡの１実施例を使用できる、無線通信装置の、具体例としての受信機のブロック図を示す。受信機２００を含むこの無線通信装置は、たとえば携帯電話または無線モデムでもよい。受信機２００は、アンテナ２０２と、ＲＦモジュール２０４と、ベースバンドモジュール２０６と、デジタルフィルタリングおよび処理モジュール２０８とを含む。アンテナ２０２は受信したＲＦ信号２１０をＲＦモジュール２０４に与える。この例では、ＲＦモジュール２０４はアンテナ２０２から受けたＲＦ信号２１０を増幅するための本発明のＢｉＦＥＴＬＮＡ２１２を含む。本発明のＢｉＦＥＴＬＮＡ２１２については図３と関連付けてより詳細に説明する。

図３は、本発明のある実施例に従う具体例としてのＢｉＦＥＴＬＮＡ３１２の概略図を示す。例として、ＢｉＦＥＴＬＮＡ３１２は、ＢｉＦＥＴＬＮＡ２１２としてＲＦモジュール２０４で用いてもよい。ＢｉＦＥＴＬＮＡ３１２は、カスコード構成でＦＥＴ３０６に結合されたバイポーラトランジスタ３０４を含む回路３０２を含む。この実施例では、バイポーラトランジスタ３０４はＮＰＮＳｉＧｅＨＢＴとすることができる。ある実施例ではバイポーラトランジスタ３０４はＰＮＰＨＢＴでもよい。別の実施例ではバイポーラトランジスタ３０４はＧａＡｓＨＢＴ、ＩｎＰＨＢＴまたは他の材料を含むＨＢＴでもよい。この実施例では、ＦＥＴ３０６はＮＦＥＴとすることができる。別の実施例では、ＦＥＴ３０６はＭＯＳＦＥＴまたはＭＥＳＦＥＴでもよい。

バイポーラトランジスタ３０４のエミッタはインダクタ３１０のようなインピーダンス回路を通して第１の基準電圧３０８に結合される。この実施例では、第１の基準電圧３０
８は接地電圧とすることができる。ある実施例では第１の基準電圧３０８はＡＣ成分のない一定ＤＣ電圧を有する基準電圧でもよい。ＢｉＦＥＴＬＮＡ入力３１４は、本願では回路３０２の入力とも呼ぶバイポーラトランジスタ３０４のベースに、キャパシタ３１６を通して結合される。この実施例では、ＢｉＦＥＴＬＮＡ入力３１４は、図２のアンテナ２０２のようなアンテナに結合されて受信したＲＦ信号をＢｉＦＥＴＬＮＡ３１２に与えてもよい。別の実施例では、ＢｉＦＥＴＬＮＡ入力３１４は、受信機のプリアンプ段の出力のような、アンテナ以外のＲＦ信号源に結合されてもよい。

ＢｉＦＥＴＬＮＡ３１２において、キャパシタ３１６は、ＢｉＦＥＴＬＮＡ入力３１４のＤＣ電圧が回路３０２の入力すなわちトランジスタ３０４のベースに入らないようにする。インダクタ３１０とともにキャパシタ３１６も用いて回路３０２の入力でのインピーダンス整合を行なう。ＢｉＦＥＴＬＮＡ３１２は、バイポーラトランジスタ３０４のベースに結合されたバイアス回路３１８も含む。バイアス回路３１８は、当該技術では既知の態様でバイポーラトランジスタ３０４に対しＤＣバイアスを与える。ＦＥＴ３０６のゲートは、ＦＥＴ３０６のゲートに対するＤＣバイアス電圧源となるバイアス電圧３２０に結合される。ＢｉＦＥＴＬＮＡ３１２はさらに、ＦＥＴ３０６のドレインに結合されたインピーダンス回路３２２を含む。なお、ＦＥＴ３０６のドレインを、本願では回路３０２の「出力」とも呼ぶ。

インピーダンス回路３２２は、回路３０２の出力と、ＢｉＦＥＴＬＮＡ出力３２６に結合できる図３には示されていない出力段との間のインピーダンス整合を与える。たとえば、ＢｉＦＥＴＬＮＡ出力３２６は、図２の受信機２００のＲＦモジュール２０４のような受信機のＲＦモジュールのミクサのような出力段に結合してもよい。この実施例では、インピーダンス回路３２２はキャパシタ３２４およびインダクタ３３０を含む。しかしながら、その他の実施例では、インピーダンス回路３２２はキャパシタ３２４および／またはインダクタ３３０の代わりにまたはそれに加えて他の構成要素を含み得る。ある実施例では、インダクタ３３０をキャパシタまたは抵抗器と置き換えてもよい。

ＢｉＦＥＴＬＮＡ出力３２６は、回路３０２の出力すなわちＦＥＴ３０６のドレインにキャパシタ３２４を通して結合される。ＢｉＦＥＴＬＮＡ３１２においては、第２の基準電圧３２８はインダクタ３３０を通して回路３０２の出力に結合される。第２の基準電圧３２８は、回路３０２の動作に必要なＤＣ電圧源を提供する。たとえば、第２の基準電圧３２８は、Ｖｃｃ、Ｖｄｄ、またはＡＣ成分のない一定ＤＣ電圧の他の源でもよい。

図３のＢｉＦＥＴＬＮＡ３１２の機能および動作について説明する。ＢｉＦＥＴＬＮＡ入力３１４でのＲＦ信号は、回路３０２の入力すなわちバイポーラトランジスタ３０４のベースにキャパシタ３１６を通して結合される。この実施例では、バイポーラトランジスタ３０４は、当該技術では既知のエミッタ共通増幅器として構成される。したがって、バイポーラトランジスタ３０４のベースで入力されたＲＦ信号はバイポーラトランジスタ３０４のコレクタで増幅される。バイポーラトランジスタ３０４のコレクタで増幅されたＲＦ信号は直接ＦＥＴ３０６のソースに結合される。この実施例では、ＦＥＴ３０６は当該技術では既知のゲート共通増幅器として構成される。

したがって、ＦＥＴ３０６のソースの増幅されたＲＦ信号の電圧が変化すると、このＦＥＴ３０６のソースで変化する電圧が対応する変化をＶｇｓに生じさせ、これが、ＦＥＴ３０６のゲートおよびソース間の「ＡＣ」電圧である。このＶｇｓの変化が、高トランスコンダクタンスに起因するＩｄの比較的大きな変化を生じさせ、これが、ＦＥＴ３０６のドレインを通して流れる「ＡＣ」電流すなわちドレイン電流である。ＦＥＴ３０６のドレインのインピーダンスの結果、Ｉｄの比較的大きな変化すなわちドレイン電流は、ＦＥＴ３０６のドレインでの大きな電圧変化を引起こす。このように、ＦＥＴ３０６のソースに
結合された増幅されたＲＦ信号はさらにＦＥＴ３０６のドレインですなわち回路３０２の出力で増幅され、キャパシタ３２４を介してＢｉＦＥＴＬＮＡ出力３２６に結合される。要約すると、ＲＦ信号は回路３０２の入力ですなわちバイポーラトランジスタ３０４のベースで入力される。このＲＦ信号は次にカスコード増幅器構成のバイポーラトランジスタ３０４およびＦＥＴ３０６によって増幅され、この増幅されたＲＦ信号は回路３０２の出力ですなわちＦＥＴ３０６のドレインで出力される。

予備知識として、ＢｉＦＥＴＬＮＡ３１２のようなＬＮＡの性能は、４つの基準すなわち「バイアス電流」、「雑音」、「線形性」および「利得」を用いて規定できる。「バイアス電流」は、ＬＮＡが消費するバイアス電流の量である。したがって、ＬＮＡでは、低バイアス電流仕様の方が高バイアス電流仕様よりも望ましい。「雑音」は、典型的には、ＬＮＡによって増幅される信号にＬＮＡが導入する雑音の量を示す雑音指数（「ＮＦ」）によって規定される。当該技術では既知のように、ＮＦ＝１０．０＊ｌｏｇ（「入力でのＳ／Ｎ比」／「出力でのＳ／Ｎ比」）であり、この「入力でのＳ／Ｎ比」はＬＮＡの入力での信号対雑音比のことであり、「出力でのＳ／Ｎ比」はＬＮＡの出力での信号対雑音比のことである。したがって、ＮＦは低い方が高いよりもより望ましく、その理由は、ＮＦが低ければ、ＬＮＡが増幅する信号にＬＮＡが導入する雑音が少ないからである。

「線形性」は、ＬＮＡが信号を歪ませずに増幅する能力を指す。典型的には、ＬＮＡの線形性は特定の周波数で求められ、入力電力の関数として特徴付けられる。たとえば、当該技術では既知の態様で特定の周波数でＬＮＡに対して得ることができる入力３次相互変調インターセプトポイント（「ＩＩＰ₃」）を用いて、その周波数でのＬＮＡの線形性を示すことができる。ＩＩＰ₃の値が大きいということは、ＬＮＡの線形性がより高い入力電力にまで及ぶことを示し、したがって、ＩＩＰ₃の値が低いよりも望ましい。最後の仕様「利得」は、ＬＮＡが生じさせることができる電力利得の量を指す。ＬＮＡの電力利得は典型的に特定の周波数で示され、ＬＮＡの電力出力を特定の周波数でのＬＮＡの電力入力で除算することによって得られる。

カスコード構成のバイポーラトランジスタ３０４およびＦＥＴ３０６を回路３０２で用いることにより、本発明は、ＩＩＰ₃の高い値によって示される高線形性を有するＬＮＡを提供する。たとえば、ＢｉＦＥＴＬＮＡ３１２のＩＩＰ₃の値は周波数１．９６ＧＨｚでおよそ７．３ｄＢｍが可能である。ＢｉＦＥＴＬＮＡ３１２の線形性は、バイポーラトランジスタ３０４の線形性およびＦＥＴ３０６の線形性によって決まるが、ＦＥＴ３０６の線形性は一般にバイポーラトランジスタ３０４の線形性より高い。

本発明において、ＦＥＴ３０６の線形性は、ＦＥＴ３０６の動作をそのＩｄ（ドレイン電流）対Ｖｇｓ（ゲート−ソース電圧）曲線すなわちＦＥＴ３０６の「活性領域」の線形部分に限定することによって、さらに高められる。たとえば、ＦＥＴ３０６のＩｄ対Ｖｇｓ曲線の最初の部分において、ＦＥＴ３０６の動作は線形である。言い換えれば、Ｉｄ対Ｖｇｓ曲線の最初の部分では、ＩｄはＶｇｓに比例する。しかしながら、このＩｄ対Ｖｇｓ曲線の後続の部分においては、ＩｄはＶｇｓの２乗にほぼ比例し、ＦＥＴ３０６の動作は線形でない。したがって、ＦＥＴ３０６の動作をＩｄ対Ｖｇｓ曲線の線形部分の近くになるよう制限することによってＦＥＴ３０６の線形性を向上させることができる。

本発明では、ＨＢＴ３０４の線形性も、ＨＢＴのエミッタ領域を増大させることによって向上させることができる。しかしながら、ＨＢＴのエミッタ領域を増大させると通常ＨＢＴのＲＦ利得が悪化する。幸運なことに、ＦＥＴ３０６のさらなる利得の助けによって、ＨＢＴ３０４の線形性を、ＢｉＦＥＴＬＮＡ３１２の電力利得を悪化させることなく向上させることができる。このように、ＦＥＴ３０６およびＨＢＴ３０４双方の線形性の向上に基づき、本発明は、全体の線形性が高いＢｉＦＥＴＬＮＡを得ることができる。

回路３０２においてカスコード構成のバイポーラトランジスタ３０４およびＦＥＴ３０６を用いることにより、本発明は、低ＮＦすなわち雑音指数のＢｉＦＥＴＬＮＡも提供する。たとえば、ＢｉＦＥＴＬＮＡ３１２のＮＦの値は、周波数１．９６ＧＨｚでほぼ１．２ｄＢに等しいものとすることができる。ＳｉＧｅＢｉＣＭＯＳ技術の発展により、雑音指数の低いＳｉＧｅＨＢＴの製造が可能になっている。たとえば、ＳｉＧｅＨＢＴの雑音指数はほぼ０．６ｄＢ未満とすることができる。このように、バイポーラトランジスタ３０４がＮＰＮＳｉＧｅＨＢＴである実施例において、本発明は有利に、ＮＰＮＳｉＧｅＨＢＴの低ＮＦを用いて、全体的にＮＦの低いＢｉＦＥＴＬＮＡを得ることができる。

本発明はさらに、回路３０２においてカスコード構成のバイポーラトランジスタ３０４およびＦＥＴ３０６を用いることによりバイアス電流の低いＢｉＦＥＴＬＮＡを提供する。たとえば、ＢｉＦＥＴＬＮＡ３１２のバイアス電流は、周波数１．９６ＧＨｚでほぼ２．９ｍＡとすることができる。加えて、本発明は有利に、ＦＥＴ３０６のさらなる利得を利用して利得の高いＢｉＦＥＴＬＮＡを得ることができる。たとえば、ＢｉＦＥＴＬＮＡ３１２の利得は、周波数１．９６ＧＨｚでほぼ１８．９ｄＢとすることができる。

このように、回路３０２においてカスコード構成のバイポーラトランジスタ３０４およびＦＥＴ３０６を用いることにより、本発明は、低バイアス電流で高利得高線形性および低雑音指数のＢｉＦＥＴＬＮＡを得る。さらに、バイポーラトランジスタ３０４がＮＰＮＳｉＧｅＨＢＴの実施例では、本発明は低バイアス電流で高利得、高線形性および低雑音指数のＢｉＦＥＴＬＮＡを、費用の高いＧａＡｓまたはＩｎＰ技術ではなく相対的に費用の低いＳｉＧｅＢｉＣＭＯＳ技術を用いて得ることができる。

図４は、従来の具体例としての、１段、バイポーラカスコードおよびバイポーラカスケード低雑音増幅器の仕様を、本発明のある実施例に従う具体例としてのＢｉＦＥＴ低雑音増幅器の仕様と比較した表の例を示す。なお、この例示の表４００は無線ＰＣＳバンド（１．９６ＧＨｚ）ベースで得たものである。表４００は、ＬＮＡ構成列４０２、バイアス電流列４１４、電力利得列４１６、雑音指数列４１８および線形性列４２０を含む。ＬＮＡ構成列４０２は、図１Ａの１段ＬＮＡ１００に対応する１段ＬＮＡ４０４、図１ＢのバイポーラカスコードＬＮＡ１５０に対応するバイポーラカスコードＬＮＡ４０６、バイポーラカスケードＬＮＡ４０８、および図２のＢｉＦＥＴＬＮＡ２１２および図３のＢｉＦＥＴＬＮＡ３１２に対応するＢｉＦＥＴＬＮＡ４１２を含む。結果。

バイアス電流列４１４は、ＬＮＡ構成列４０２のＬＮＡ構成のバイアス電流値の例を示す。電力利得列４１６は、ＬＮＡ構成列４０２のＬＮＡ構成の電力利得の値の例を示す。雑音指数列４１８は、ＬＮＡ構成列４０２のＬＮＡ構成の雑音指数値の例を示し、線形性列４２０は、ＬＮＡ構成列４０２のＬＮＡ構成の線形性の値の例を示す。

表４００に示すように、カスコード構成で結合された２つのバイポーラトランジスタを含むバイポーラカスケードＬＮＡ４０８は、約６．０ｍＡという大きなバイアス電流を引く。加えて、典型的にはバイポーラカスケードＬＮＡ４０８には、雑音指数が高くかつ／または線形性が悪いという問題がある。このような望ましくない特徴の結果、バイポーラカスケードＬＮＡ４０８のＬＮＡ構成は評判がよくない。なお、バイポーラカスケードＬＮＡ４０８の電力利得、雑音指数および線形性の値は表４００に含まれていない。

表４００にはさらに、１段ＬＮＡ４０４、バイポーラカスコードＬＮＡ４０６およびＢｉＦＥＴＬＮＡ４１２のバイアス電流の値がほぼ３．０ｍＡと同じように低いことを示している。しかしながら、本発明のＢｉＦＥＴＬＮＡ４１２の電力利得は約１９．０ｄＢであり、これは１段ＬＮＡ４０４およびバイポーラカスコードＬＮＡ４０６について示され
ている約１４．０ｄＢという電力利得よりも大きい。また、ＢｉＦＥＴＬＮＡ４１２の約１．２ｄＢという雑音指数は、１段ＬＮＡ４０４およびバイポーラカスコードＬＮＡ４０６について示された約１．３ｄＢという雑音指数より低い。加えて、ＢｉＦＥＴＬＮＡ４１２の約７．３ｄＢｍという線形性の値は、１段ＬＮＡ４０４およびバイポーラカスコードＬＮＡ４０６の約−４．０ｄＢｍという線形性の値よりもはるかに大きい。このように、上記のように、本発明のＢｉＦＥＴＬＮＡ４１２は、従来の１段ＬＮＡ４０４または従来のバイポーラカスコードＬＮＡ４０６と比較して、低いバイアス電流で電力利得がより高く雑音指数がより低く線形性がより高い。

このように、本発明は、低バイアス電流で高利得、高線形性および比較的雑音が低いＢｉＦＥＴＬＮＡを提供する。言い換えれば、本発明は、低バイアス電流で高性能のＢｉＦＥＴＬＮＡを提供する。さらに、上記のように、本発明は、費用のより高いＧａＡｓまたはＩｎＰ技術ではなく比較的費用の低いＳｉＧｅＨＢＴ技術を用いて、低バイアス電流で高性能のＳｉＧｅＨＢＴを提供する。

上記本発明の説明から、本発明の範囲から逸脱することなく本発明の概念を実現するために種々の技術を使用できることは明らかである。さらに、本発明はいくつかの実施例を特定的に用いて説明しているが、当業者は本発明の精神および範囲から逸脱することなく形式および詳細事項の変更が可能であることを理解するであろう。したがって、ここで説明されている実施例はすべての点において例示であり限定ではないと理解されねばならない。なお、本発明は本明細書において説明されている特定の実施例に限定されないが、本発明の範囲から逸脱することなく多くの再構成、変形および置き換えを行なうことができるであろう。

高性能ＢｉＦＥＴ低雑音増幅器についてはこのようにして説明している。

具体例としての従来の１段低雑音増幅器を示す。 具体例としての従来のバイポーラカスコード低雑音増幅器を示す。 具体例としての従来のＦＥＴカスコード低雑音増幅器を示す。 本発明のＢｉＦＥＴ低雑音増幅器の１実施例を使用できる、具体例としての受信機のブロック図である。 本発明のある実施例に従う具体例としてのＢｉＦＥＴ低雑音増幅器の回路図を示す。 具体例としての従来の１段、バイポーラカスコードおよびバイポーラカスケード低雑音増幅器の仕様を、本発明のある実施例に従う具体例としてのＢｉＦＥＴ低雑音増幅器の仕様と比較する表を示す。

Claims (24)

1. ベース、エミッタおよびコレクタを有するバイポーラトランジスタと、
   ゲート、ソースおよびドレインを有する電界効果トランジスタとを含む回路であって、
   前記バイポーラトランジスタの前記ベースは前記回路の入力であり、
   前記バイポーラトランジスタの前記エミッタは第１の基準電圧に結合され、
   前記バイポーラトランジスタの前記コレクタは前記電界効果トランジスタの前記ソースに結合され、
   前記電界効果トランジスタの前記ゲートはバイアス電圧に結合され、
   前記電界効果トランジスタの前記ドレインは第２の基準電圧に結合され、
   前記電界効果トランジスタの前記ドレインは前記回路の出力である、回路。
2. 前記バイポーラトランジスタの前記エミッタは第１のインピーダンス回路を通して前記第１の基準電圧に結合される、請求項１に記載の回路。
3. 前記第１のインピーダンス回路はインダクタを含む、請求項２に記載の回路。
4. 前記電界効果トランジスタの前記ドレインは第２のインピーダンス回路を通して前記第２の基準電圧に結合される、請求項１に記載の回路。
5. 前記第２のインピーダンス回路はインダクタおよびキャパシタを含む、請求項４に記載の回路。
6. 前記バイポーラトランジスタはＮＰＮＳｉＧｅＨＢＴである、請求項１に記載の回路。
7. 前記電界効果トランジスタはＮＦＥＴである、請求項１に記載の回路。
8. 前記バイポーラトランジスタはＢｉＦＥＴ低雑音増幅器においてカスコード構成で前記電界効果トランジスタに結合される、請求項１に記載の回路。
9. 前記第１の基準電圧は接地電圧である、請求項１に記載の回路。
10. 前記キャパシタは前記電界効果トランジスタの前記ドレインに結合される、請求項５に記載の回路。
11. 前記インダクタは前記電界効果トランジスタの前記ドレインを前記第２の基準電圧に結合する、請求項５に記載の回路。
12. キャパシタが、受信したＲＦ信号を前記回路の前記入力に結合する、請求項１に記載の回路。
13. 前記第２の基準電圧はＶｄｄである、請求項１に記載の回路。
14. ＢｉＦＥＴ低雑音増幅器であって、
    ベース、エミッタおよびコレクタを有するバイポーラトランジスタと、
    ゲート、ソースおよびドレインを有する電界効果トランジスタとを含み、
    前記ＢｉＦＥＴ低雑音増幅器の入力は前記バイポーラトランジスタの前記ベースに結合され、
    前記バイポーラトランジスタの前記エミッタは第１のインピーダンス回路を通して第１の基準電圧に結合され、
    前記バイポーラトランジスタの前記コレクタは前記電界効果トランジスタの前記ソースに結合され、
    前記電界効果トランジスタの前記ゲートはバイアス電圧に結合され、
    前記電界効果トランジスタの前記ドレインは第２のインピーダンス回路を通して第２の基準電圧に結合され、前記電界効果トランジスタの前記ドレインは前記ＢｉＦＥＴ低雑音増幅器の出力に結合される、ＢｉＦＥＴ低雑音増幅器。
15. 前記バイポーラトランジスタはＮＰＮＳｉＧｅＨＢＴである、請求項１４に記載のＢｉＦＥＴ低雑音増幅器。
16. 前記電界効果トランジスタはＮＦＥＴである、請求項１４に記載のＢｉＦＥＴ低雑音増幅器。
17. 前記第１の基準電圧は接地電圧である、請求項１４に記載のＢｉＦＥＴ低雑音増幅器。
18. 前記第１のインピーダンス回路はインダクタを含む、請求項１４に記載のＢｉＦＥＴ低雑音増幅器。
19. 前記第２のインピーダンス回路はインダクタおよびキャパシタを含む、請求項１４に記載のＢｉＦＥＴ低雑音増幅器。
20. 前記キャパシタは前記電界効果トランジスタの前記ドレインに結合される。請求項１９に記載のＢｉＦＥＴ低雑音増幅器。
21. 前記インダクタは前記電界効果トランジスタの前記ドレインを前記第２の基準電圧に結合する、請求項１９に記載のＢｉＦＥＴ低雑音増幅器。
22. キャパシタが、前記電界効果トランジスタの前記ドレインを前記ＢｉＦＥＴ低雑音増幅器の前記出力に結合する、請求項１４に記載のＢｉＦＥＴ低雑音増幅器。
23. キャパシタが、前記ＢｉＦＥＴ低雑音増幅器の前記入力を前記バイポーラトランジスタの前記ベースに結合する、請求項１４に記載のＢｉＦＥＴ低雑音増幅器。
24. 前記ＢｉＦＥＴ低雑音増幅器の前記入力で受信したＲＦ信号が、前記バイポーラトランジスタの前記ベースに結合される、請求項１４に記載のＢｉＦＥＴ低雑音増幅器。

Images