JP2005340317A - Semiconductor package, and manufacturing method and apparatus thereof - Google Patents
Semiconductor package, and manufacturing method and apparatus thereof Download PDFInfo
- Publication number
- JP2005340317A JP2005340317A JP2004154123A JP2004154123A JP2005340317A JP 2005340317 A JP2005340317 A JP 2005340317A JP 2004154123 A JP2004154123 A JP 2004154123A JP 2004154123 A JP2004154123 A JP 2004154123A JP 2005340317 A JP2005340317 A JP 2005340317A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- semiconductor package
- resin film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 201
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 62
- 229920005989 resin Polymers 0.000 claims abstract description 154
- 239000011347 resin Substances 0.000 claims abstract description 154
- 238000010438 heat treatment Methods 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 27
- 230000004907 flux Effects 0.000 claims abstract description 20
- 238000007789 sealing Methods 0.000 claims description 26
- 238000000605 extraction Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 9
- 238000004804 winding Methods 0.000 claims description 8
- 238000003825 pressing Methods 0.000 claims description 5
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 239000002313 adhesive film Substances 0.000 description 25
- 229910000679 solder Inorganic materials 0.000 description 18
- 238000002788 crimping Methods 0.000 description 11
- 239000003963 antioxidant agent Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229920003986 novolac Polymers 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 5
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 5
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 230000003078 antioxidant effect Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- XLJMAIOERFSOGZ-UHFFFAOYSA-M cyanate Chemical compound [O-]C#N XLJMAIOERFSOGZ-UHFFFAOYSA-M 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000005011 phenolic resin Substances 0.000 description 3
- 229930185605 Bisphenol Natural products 0.000 description 2
- 229920002799 BoPET Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 2
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 239000002530 phenolic antioxidant Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 230000001603 reducing effect Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004697 Polyetherimide Substances 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920001601 polyetherimide Polymers 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 229920003987 resole Polymers 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、半導体パッケージの製造方法、半導体パッケージ、および半導体パッケージの製造装置に関する。 The present invention relates to a semiconductor package manufacturing method, a semiconductor package, and a semiconductor package manufacturing apparatus.
電気製品の小型、軽量、低消費電力化といった要求に応えるため、半導体素子の高集積化技術と共に、これらの半導体素子を高密度に組み付ける実装技術も展開してきている。そのような実装技術のうち、多層配線が形成された回路基板(インターポーザ)に半導体チップをフェイスダウン状態でベアチップ実装するフリップチップ接続は、半導体パッケージの小型・軽量化だけではなく、高速化の点からも有利である。 In order to meet the demands for small size, light weight, and low power consumption of electric products, along with high integration technology of semiconductor elements, mounting technology for assembling these semiconductor elements at high density has been developed. Among such mounting technologies, flip chip connection, in which a semiconductor chip is bare-chip mounted in a face-down state on a circuit board (interposer) on which multilayer wiring is formed, not only reduces the size and weight of the semiconductor package, but also increases the speed. Is also advantageous.
ところで、フリップチップ接続による半導体パッケージの製造においては、半田ボールで形成されたバンプによる半田接合が採用されている。半田接合の場合、半田表面と対面する電極の金属表面に付着する酸化物を除去するため、あるいは半田接合時における金属表面での再酸化を防止するために半田付け用フラックスが使用されている。以下には、フラックス機能を有する接着フィルムを用いた半導体パッケージの製造手順を説明する。 By the way, in the manufacture of a semiconductor package by flip chip connection, solder bonding using bumps formed of solder balls is employed. In the case of solder bonding, a soldering flux is used to remove oxides attached to the metal surface of the electrode facing the solder surface or to prevent reoxidation on the metal surface during solder bonding. Below, the manufacturing procedure of the semiconductor package using the adhesive film which has a flux function is demonstrated.
先ず、図7(1)に示すように、例えば半導体素子1側に半田バンプ2を接合させておき、接着フィルム3を半導体素子1とインターポーザ4との間に設置する。そして、図7(2)に示す様に、半導体素子1,接着フィルム3,インターポーザ4を、加熱下で圧着する。これにより、接着フィルム3が軟化して半導体素子1とインターポーザ4との間を封止する。この状態で、半田リフローを行い、半田バンプ2をインターポーザ4の電極5に半田接続させ、半導体パッケージ11を得る。その後、半導体パッケージ11をさらに加熱処理することにより、接着フィルム3を完全に硬化させる。尚、接着フィルム3は、予め半導体素子1側、あるいはインターポーザ4側に貼り付けられていても良い。そして、インターポーザ4側に貼り付けておく場合には、ラミネートロールを用いて接合することができる(以上、下記特許文献1参照)。
First, as shown in FIG. 7A, for example,
しかしながら、以上説明したように半導体パッケージの製造方法では、接着フィルム3を介して半導体素子1とインターポーザ4とが貼り合わせられるため、インターポーザ4に対する接着フィルム3の貼り付け位置精度が低いと、インターポーザ4の周辺部に配置されている取り出し用電極5aが接着フィルム3で覆われ、外部装置への接続不良の要因となる。これを防止するためには、インターポーザ4に対する半導体素子1の位置精度だけではなく、インターポーザ4に対する接着フィルム3の位置精度もある程度確保する必要があり、設備的には数千万円程度の高い設備が必要となる。
However, as described above, in the method of manufacturing a semiconductor package, the
さらに、インターポーザ4の表面に凹凸があると、インターポーザ4と接着フィルム3との間に隙間が生じ易く、後の熱処理においてボイド(空隙)を発生させる要因となる。これは、半田バンプ2を備えた半導体素子1と接着フィルム3との間でも同様である。そして、ボイドが生じた場合、バンプ2間でリークが生じ易くなり、半導体パッケージ11の信頼性が著しく低下する。
Furthermore, if the surface of the
また、もともとこの接着フィルム3は、フラックス機能を有しているため、半田バンプ2の表面を覆う酸化膜と接着フィルム3に含有されているフラックス成分とが反応することにより、水が形成される。しかしながら、半導体素子1とインターポーザ4との間には接着フィルム3が充填された状態となる。このため、上述したようにして半田バンプ2と電極5との部分で生じた水は、半導体素子1−インターポーザ4間から放出されず、後の熱処理において水蒸気となってボイドを発生させる大きな要因となる。このボイドが、半導体パッケージの信頼性を低下させることは、上述した通りである。
Since the
また、接着フィルム3は、通常PETフィルムのような台紙上に塗布形成されている。したがって、実際的な手順としては、先ず、インターポーザ4側に接着フィルム3を貼り付けてから接着フィルム3から台紙を剥がし取り、その後、インターポーザ4に対して半導体素子2を位置あわせし、接着フィルム3が貼り付けられたインターポーザ4上に半導体素子2を加熱下で圧着(マウント)することになる。
The
ところが、このような実際的な手順においては、インターポーザ4に対して半導体素子1の位置合わせを行う場合、インターポーザに形成された位置合わせ用のマークを、接着フィルム3を介して検出しなければならない。このため、位置合わせマークの検出精度が得られず、インターポーザ4に対して高精度に半導体素子1の位置合わせすることが困難になる。
However, in such a practical procedure, when the
そこで本発明は、ボイドを形成することなく半導体素子を回路基板上に精度良好にフリップチップ実装可能で外部装置への接続も良好な信頼性の高い半導体パッケージの製造方法を提供すること、およびこの製造方法によってえられる半導体パッケージ、さらにはこの半導体パッケージを製造するための製造装置を提供することを目的とする。 Accordingly, the present invention provides a method for manufacturing a highly reliable semiconductor package in which a semiconductor element can be flip-chip mounted with good accuracy on a circuit board without forming voids and the connection to an external device is also good. It is an object of the present invention to provide a semiconductor package obtained by the manufacturing method and a manufacturing apparatus for manufacturing the semiconductor package.
このような目的を達成するための本発明の半導体パッケージの製造方法は、半導体素子を回路基板上にフリップチップ実装するにあたり、フラックス機能を有する樹脂膜に対して半導体素子または回路基板に形成されたバンプ電極を加熱した状態で押し圧することにより、当該バンプ電極に当該樹脂膜を転写する工程を行うことを特徴としている。 In order to achieve such an object, the semiconductor package manufacturing method of the present invention is formed on a semiconductor element or a circuit board with respect to a resin film having a flux function when the semiconductor element is flip-chip mounted on the circuit board. A feature is that a step of transferring the resin film to the bump electrode is performed by pressing the bump electrode in a heated state.
このような製造方法では、フラックス機能を有する樹脂膜に対して、バンプ電極を加熱した状態で押し圧することにより、各バンプ電極が接触した樹脂膜部分が軟化してそれぞれ個別にバンプ電極に転写される。したがって、各バンプ電極に対してそれぞれ個別に樹脂膜が転写され、バンプ電極間の間隔が保持される。 In such a manufacturing method, by pressing the bump electrode in a heated state against the resin film having a flux function, the resin film portion in contact with each bump electrode is softened and individually transferred to the bump electrode. The Therefore, the resin film is individually transferred to each bump electrode, and the interval between the bump electrodes is maintained.
また、上述した工程の後には、回路基板または半導体素子の電極パターンに樹脂膜を介してバンプ電極を当接させた状態で回路基板上に半導体素子を搭載し、加熱によって当該バンプ電極と電極パターンとを接続する工程を行う。 In addition, after the above-described steps, the semiconductor element is mounted on the circuit board in a state where the bump electrode is in contact with the electrode pattern of the circuit board or the semiconductor element through the resin film, and the bump electrode and the electrode pattern are heated. The process of connecting to is performed.
これにより、各バンプ電極に転写された樹脂膜のフラックス機能により、バンプ電極表面の酸化膜が除去され、電極パターンとバンプ電極とが良好に接続されることになる。この際、酸化膜の除去過程において水分が発生するが、上述したように樹脂膜で覆われたバンプ電極間には隙間が保たれているため、回路基板と半導体素子との間に水分が封じ込められることはなく、この隙間から水分が蒸発除去される。したがって、この水分に起因して、回路基板−半導体素子間にボイドが形成されることを防止できる。また、バンプ電極の表面を覆う樹脂と電極パターンとの間に気泡が狭持されたとしても、回路基板と半導体素子との間のバンプ電極間には外部に連通する空間が保たれているため、加熱によってこの気泡が空間を介して回路基板と半導体素子との間から容易に追い出される。また加熱によって樹脂膜からガス成分が発生した場合であっても、このガス成分は空間を介して回路基板と半導体素子との間から容易に追い出される。したがって、後の工程でこの気泡やガス成分が膨張してボイドが形成されることを防止できる。 Thereby, the oxide film on the bump electrode surface is removed by the flux function of the resin film transferred to each bump electrode, and the electrode pattern and the bump electrode are connected well. At this time, moisture is generated in the process of removing the oxide film. However, since the gap is kept between the bump electrodes covered with the resin film as described above, the moisture is contained between the circuit board and the semiconductor element. The moisture is not removed and the water is evaporated and removed from the gap. Therefore, it is possible to prevent voids from being formed between the circuit board and the semiconductor element due to the moisture. Even if air bubbles are held between the resin covering the surface of the bump electrode and the electrode pattern, a space communicating with the outside is maintained between the bump electrodes between the circuit board and the semiconductor element. By heating, the bubbles are easily expelled from between the circuit board and the semiconductor element through the space. Even when a gas component is generated from the resin film by heating, the gas component is easily expelled from between the circuit board and the semiconductor element through the space. Therefore, it is possible to prevent the bubbles and gas components from expanding and forming voids in the subsequent process.
しかも、樹脂膜で覆われた部分がバンプ電極の周囲に限定されるため、余分な箇所を樹脂膜で覆われることはない。これにより、取り出し用電極が樹脂膜で覆われる危険性が抑えられ、また回路基板に対して半導体素子の位置合わせが容易に行われる。 And since the part covered with the resin film is limited to the circumference | surroundings of a bump electrode, an excess location is not covered with a resin film. As a result, the risk of the extraction electrode being covered with the resin film is suppressed, and the semiconductor element is easily aligned with the circuit board.
またさらに、上述した工程の後に、回路基板と半導体素子との間に封止樹脂を充填する工程を行うことで、ボイドを生成させることなく回路基板と半導体素子との間が封止される。 Further, by performing a step of filling a sealing resin between the circuit board and the semiconductor element after the above-described process, the gap between the circuit board and the semiconductor element is sealed without generating voids.
また、本発明の半導体パッケージは上述した製造方法によって得られ、バンプ電極を介して回路基板上に半導体素子をフリップチップ実装してなる半導体パッケージにおいて、バンプ電極の周囲を個別に覆う状態で樹脂膜が設けられていることを特徴としている。 The semiconductor package of the present invention is obtained by the above-described manufacturing method, and in a semiconductor package in which a semiconductor element is flip-chip mounted on a circuit board via a bump electrode, the resin film is individually covered around the bump electrode. It is characterized by being provided.
このような構成の半導体パッケージによれば、樹脂膜によってバンプ電極による接続部の機械的な補強が図られる。 According to the semiconductor package having such a configuration, the connection portion by the bump electrode is mechanically reinforced by the resin film.
さらに本発明は、上述した製造方法を行うための半導体パッケージの製造装置である。この製造装置は、実装ステージ、転写ステージ、および圧着ヘッドを備えている。このうち、実装ステージは、回路基板または半導体素子を加熱可能に載置固定するためのものである。また、転写ステージは、樹脂膜を載置固定するためのものである。そして圧着ヘッドは、半導体素子または回路基板を加熱保持するもので、さらに加熱した半導体素子または回路基板の表面を、上述の実装ステージと転写ステージとに対してそれぞれ押し圧自在な構成となっている。 Furthermore, the present invention is a semiconductor package manufacturing apparatus for performing the above-described manufacturing method. This manufacturing apparatus includes a mounting stage, a transfer stage, and a crimping head. Among these, the mounting stage is for mounting and fixing the circuit board or the semiconductor element so as to be heatable. The transfer stage is for mounting and fixing the resin film. The crimping head heats and holds the semiconductor element or circuit board, and further has a configuration in which the surface of the heated semiconductor element or circuit board can be pressed against the mounting stage and the transfer stage, respectively. .
このような構成の製造装置では、圧着ヘッドに加熱保持された半導体素子または回路基板の表面が、転写ステージに載置固定された樹脂膜に対して押し圧され、また実装ステージに載置固定された加熱状態の回路基板または半導体素子に対して押し圧される。このため、先ず樹脂膜に対して半導体素子または回路基板の表面を押し圧することで、半導体素子または回路基板の表面の加熱状態にあるバンプ電極によって樹脂膜を軟化させて付着転写させ、次いで回路基板または半導体素子に対して半導体素子の表面を押し圧することで、樹脂膜を介してバンプ電極を回路基板または半導体素子表面の電極パターンに加熱状態で押し圧して接続する、と言った上述の製造方法が行われる。 In the manufacturing apparatus having such a configuration, the surface of the semiconductor element or circuit board heated and held by the pressure bonding head is pressed against the resin film placed and fixed on the transfer stage, and is also placed and fixed on the mounting stage. Pressed against the heated circuit board or semiconductor element. For this reason, first, the surface of the semiconductor element or circuit board is pressed against the resin film, so that the resin film is softened and transferred by the bump electrodes in the heated state of the surface of the semiconductor element or circuit board, and then the circuit board. Alternatively, by pressing the surface of the semiconductor element against the semiconductor element, the bump electrode is pressed and connected to the electrode pattern on the circuit board or the surface of the semiconductor element through the resin film in a heated state. Is done.
以上説明したように本発明の半導体パッケージの製造方法によれば、バンプ電極間に隙間を保った状態で当該バンプ電極にフラックス機能を有する樹脂膜を転写できるため、その後バンプ電極を介して半導体素子を回路基板に実装した状態で、回路基板−半導体素子間にボイドが形成されることを防止できる。したがって、ボイドに起因するバンプ電極間のリークを抑えた信頼性の高い半導体パッケージを得ることができる。また、取り出し用電極が樹脂膜で覆われる危険性が抑えられると共に、回路基板に対して半導体素子の位置合わせが容易に行われるため、半導体素子を回路基板上に精度良好にフリップチップ実装可能で、外部装置への接続も良好な信頼性の高い半導体パッケージを得ることができる。 As described above, according to the method for manufacturing a semiconductor package of the present invention, a resin film having a flux function can be transferred to the bump electrodes while keeping a gap between the bump electrodes. It is possible to prevent voids from being formed between the circuit board and the semiconductor element in a state where is mounted on the circuit board. Therefore, it is possible to obtain a highly reliable semiconductor package in which leakage between the bump electrodes due to voids is suppressed. In addition, the risk of the extraction electrode being covered with a resin film is suppressed, and the positioning of the semiconductor element with respect to the circuit board is easily performed, so that the semiconductor element can be flip-chip mounted with good accuracy on the circuit board. In addition, a highly reliable semiconductor package with good connection to an external device can be obtained.
また、本発明の半導体パッケージによれば、樹脂膜によってバンプ電極による接続部の機械的な補強が図られるため、熱変動に対する耐性の向上を図ることができる。 In addition, according to the semiconductor package of the present invention, since the resin film can mechanically reinforce the connection portion by the bump electrode, it is possible to improve resistance to thermal fluctuation.
さらに本発明の半導体パッケージの製造装置によれば、上述した半導体パッケージの製造方法を実施することが可能である。 Furthermore, according to the semiconductor package manufacturing apparatus of the present invention, the above-described semiconductor package manufacturing method can be carried out.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。尚、図7を用いて説明した従来の製造方法と同一の部材には同一の符号を付して説明を行うこととする。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The same members as those in the conventional manufacturing method described with reference to FIG.
<半導体パッケージの製造方法、半導体パッケージ−1>
図1〜図2は、本発明の半導体パッケージの製造方法の第1例を示す工程図である。この図に示す製造方法は、回路基板上に半導体素子をフリップチップ実装する方法であり、次の手順で行うことを特徴としている。
<Method for Manufacturing Semiconductor Package, Semiconductor Package-1>
1 to 2 are process diagrams showing a first example of a method of manufacturing a semiconductor package according to the present invention. The manufacturing method shown in this figure is a method of flip-chip mounting a semiconductor element on a circuit board, and is characterized by the following procedure.
先ず、図1(1)に示すように、例えばPET(ポリエチレンテレフタレート)等の樹脂フィルムからなる台紙20上に塗布された樹脂膜(接着フィルム)3を用意する。この樹脂膜3は、後述するように、フラックス機能を有しており加熱によって軟化するものであり、加熱または溶剤等による溶かし込みによって軟化させた状態で、台紙20上に塗布形成されたものである。またこの樹脂膜3は、加熱によって軟化した後、さらなる加熱によって硬化するものであっても良い。
First, as shown in FIG. 1 (1), a resin film (adhesive film) 3 applied on a
そして、台紙20上に塗布された樹脂膜3に対向させて、この半導体パッケージの製造に用いる半導体素子(ここでは例えば半導体チップ)1を配置する。この半導体素子1は、表面にバンプ電極2を設けてなり、バンプ電極2が形成された面を樹脂膜3に対向させる。
Then, a semiconductor element (here, for example, a semiconductor chip) 1 used for manufacturing the semiconductor package is arranged so as to face the
尚、このバンプ電極2は、例えばアルミニウム(Al)からなる電極パッド上に、スパッタリングなどによって銅(Cu)膜を成膜した後、マスク上からの電解メッキによってNi−Sn−Ag合金膜を部分的に形成し、マスクを除去後 不必要な部分の銅をエッチング除去した後、リフロー処理によって丸く整形したものである。尚、各バンプ電極2の高さhは、樹脂膜3の膜厚tの数倍から数分の一程度である事が好ましい。
The
この状態で、図1(2)に示すように、半導体素子1を、樹脂膜3に対して押し圧する。この際、バンプ電極2を加熱した状態とする。この際の加熱温度は、バンプ電極2を介しての加熱によって樹脂膜3が軟化してバンプ電極2に付着する程度の加熱温度とする。またこれにより、軟化した樹脂膜3中にバンプ電極2が挿入された状態となる。尚、ここでは、加熱したバンプ電極2を樹脂膜3に押し圧しても良いし、樹脂膜3に押し圧した状態でバンプ電極2の加熱を開始しても良い。また、樹脂への沈み込みは、樹脂への埋め込み圧力と半導体素子加熱温度で決まる。このため、樹脂膜側を若干加熱することにより、さらに正確に樹脂膜へのバンプの沈み込みを制御する事も可能である。
In this state, the
以上の状態で所定時間経過した後、図1(3)に示すように、半導体素子1を樹脂膜3から引き上げる。これにより、個々のバンプ電極2の少なくとも先端を覆う状態で、軟化した樹脂膜3をバンプ電極2に転写させる。
After a predetermined time has passed in the above state, the
次に、図2(1)に示すように、半導体素子1を、インターポーザ(回路基板)4上に対向配置させる。このインターポーザ4は、表面側に電極パターン5が形成されたものであり、これらの電極パターン5が形成された表面側を上方に向けて配置されていることとする。またこの状態において、インターポーザ4に対して半導体素子1の位置合わせを行う。この位置合わせは、インターポーザ4に設けられた位置合わせ用のマーク(図示を省略)の検出により、各電極パターン5に対応して各バンプ電極2が配置されるように行われる。
Next, as shown in FIG. 2 (1), the
尚、この電極パターン5は、バンプ電極2と同様のメッキであっても良い。また、Ni−Auの無電解メッキまたは電解メッキによって形成されものであっても良い。
The
このような状態で、図2(2)に示すように、半導体素子1をインターポーザ4に対して押し圧する。この際、バンプ電極2を加熱した状態とし、またインターポーザ4も加熱した状態とする。この際の加熱温度は、バンプ電極2表面の酸化膜が樹脂膜3のフラックス機能によって除去されると共に、バンプ電極2と電極パター5とが固相拡散するかまたは溶融する程度の加熱温度とする。これにより、バンプ電極2と電極パター5とが固相拡散接合または溶融接合されると共に、この接続部が樹脂膜3で覆われた状態となる。
In this state, the
尚、半導体素子1をインターポーザ4に対して押し圧させた状態とする前に、予め加熱工程を行うことで、バンプ電極2表面の酸化膜を樹脂膜3のフラックス機能によって除去しておいても良い。
Note that the oxide film on the surface of the
以上の工程が終了した後には、加熱を行うことにより、樹脂膜3を硬化させる工程を行う。この樹脂膜3の硬化は、上述した接合のための加熱時間を長めにすることで行っても良いし、別途オーブンを用いて行っても良く、また半導体素子1のインターポーザ4に対する押し圧を解除した状態で、樹脂膜3が硬化可能な温度に保持することで行っても良い。
After the above steps are completed, a step of curing the
その後必要に応じて、図2(3)に示すように、インターポーザ4と半導体素子1との間に封止樹脂(アンダーフィル)21を充填する。この場合、インターポーザ4と半導体素子1との間にボイドが形成されることがないように、注入方向を設定して硬化前の封止樹脂21をインターポーザ4と半導体素子1との間に注入する。注入後には、封止樹脂21を硬化させて半導体パッケージ23とする。この際、インターポーザ4の周縁部に配置された取り出し用電極5aが露出された状態に保たれるように、封止樹脂21の充填を行うことが重要である。
Thereafter, as necessary, as shown in FIG. 2 (3), a sealing resin (underfill) 21 is filled between the
このようにして得られた半導体パッケージ23は、バンプ電極2を介してインターポーザ4上に半導体素子1がフリップチップ実装されたものとなる。そして、バンプ電極2の周囲が樹脂膜3で個別に覆われ、さらにインターポーザ4と半導体素子1との間に樹脂膜3とは別の材料からなる封止樹脂21が充填された状態となる。
The semiconductor package 23 obtained in this way is obtained by flip-chip mounting the
以上説明した半導体パッケージの製造方法では、図1(2)および図1(3)用いて説明したように、フラックス機能を有する樹脂膜3に対して、バンプ電極2を加熱した状態で押し圧することにより、各バンプ電極2が接触した樹脂膜3部分が、それぞれ個別にバンプ電極2に転写される。このため、バンプ電極2間は、隙間が保たれた状態に維持される。
In the semiconductor package manufacturing method described above, as described with reference to FIGS. 1 (2) and 1 (3), the
このため、次に、図2(2)を用いて説明したように、インターポーザ4上にバンプ電極2を介して半導体素子1を搭載する場合、各バンプ電極2に転写された樹脂膜3のフラックス機能により、バンプ電極2表面の酸化膜が除去され、電極パターン5とバンプ電極2とが良好に接続されることになる。この際、酸化膜の除去過程において水分が発生するが、上述したように樹脂膜3で覆われたバンプ電極2間には隙間が保たれているため、インターポーザ4と半導体素子1との間に水分が封じ込められることはなく、この隙間から水分が蒸発除去される。したがって、この水分に起因して、インターポーザ4−半導体素子1間にボイドが形成されることを防止できる。
Therefore, next, as described with reference to FIG. 2B, when the
また、バンプ電極2の表面を覆う樹脂膜3と電極パターン5との間に気泡が狭持されたとしても、加熱によってこの気泡が樹脂膜3から放出され、バンプ電極2間の空間を介してインターポーザ4と半導体素子1との間から容易に追い出される。また加熱によって樹脂膜3からガス成分が発生した場合であっても、このガス成分は空間を介してインターポーザ4と半導体素子1との間から容易に追い出される。したがって、後の工程でこの気泡やガス成分が膨張してボイドが形成されることを防止できる。
Further, even if a bubble is sandwiched between the
しかも、インターポーザ4の表面が樹脂膜3によって覆われると言った状態にはならないため、インターポーザ4に対して半導体素子1の位置合わせが容易に行われ、実装位置精度を良好に保つことができる。
Moreover, since the surface of the
さらに、各バンプ電極2の周囲と言った、限られた部分のみが樹脂膜3で覆われるため、インターポーザ4上に半導体素子1をバンプ接続した状態においては、インターポーザ4の取り出し用電極5aが樹脂膜3で覆われることも防止できる。このため、外部装置との接続状態を確保することも可能である。
Further, since only a limited portion such as the periphery of each
またさらに、上述した工程の後に図2(3)を用いて説明したように、インターポーザ4と半導体素子1との間に封止樹脂21を充填する工程を行うことで、ボイドを生成させることなくインターポーザ4と半導体素子1との間を封止することが可能である。
Furthermore, as described with reference to FIG. 2C after the above-described steps, a step of filling the sealing
以上の結果、ボイドに起因するバンプ電極2間のリークを抑え、高精度に位置合わせされた実装が可能で、外部装置との接続を良好に保つことが可能な信頼性の高い半導体パッケージ23を得ることができる。
As a result of the above, the highly reliable semiconductor package 23 capable of suppressing the leakage between the
そして、このようにして得られた半導体パッケージ23は、樹脂膜3によってバンプ電極2による接続部の機械的な補強が図られる。このため、例えばこの半導体パッケージ23を外部装置に取り付ける場合等の加熱処理や、他の熱変動に対して半導体素子1とインターポーザ4とのバンプ電極2による接続を維持でき、熱変動に対する耐性の向上を図ることができる。
Then, the semiconductor package 23 obtained in this way is mechanically reinforced at the connecting portion by the
尚、図2(2)で示したように、封止樹脂21を充填する前の状態を半導体パッケージとしても良く、この場合であっても同様の効果を得ることができる。
As shown in FIG. 2B, the state before filling with the sealing
次に、以上の製造方法で用いられる樹脂膜3について説明する。
Next, the
この樹脂膜3としては、先に示した特開2003−231876号公報に記載されている接着フィルムが用いられる。すなわち、接着フィルムは、少なくとも1つ以上フェノール性水酸基もしくはカルボキシル基を有する第1の樹脂を含む。これにより、半田及び金属表面の酸化物などの汚れを除去し、半田接合用フラックスとして作用することができる。その理由は、前記フェノール性水酸基もしくはカルボキシル基が還元作用を有するため、半田表面や対面する電極の金属表面に付着する酸化物等を除去できるからである。更に、フラックスとして作用した第1の樹脂は、残存フラックスの除去を不要とすることができる。その理由は、第1の樹脂が半田接合後の加熱過程で硬化するので揮発分等が発生しないからである。残存フラックスの除去を不要とすることができると、半田接合後の洗浄工程を不要にでき、高温、多湿雰囲気でも電気絶縁性を保持し、接合強度、信頼性の高い半田接合が可能となる。
As this
前記第1の樹脂としては、例えばフェノールノボラック樹脂、アルキルフェノールノボラック樹脂、多官能フェノールノボラック樹脂等のノボラック型フェノール樹脂、レゾール型フェノール樹脂、ポリビニルフェノール樹脂等が挙げられる。 Examples of the first resin include novolak type phenol resins such as phenol novolak resin, alkylphenol novolak resin, polyfunctional phenol novolak resin, resol type phenol resin, and polyvinyl phenol resin.
また接着フィルムは、酸化防止剤として作用し、且つ、硬化反応可能な第2の樹脂(第2の化合物)を含むことが好ましい。これにより、フラックス活性の熱安定性を向上することができる。酸化防止剤として作用し、且つ硬化反応可能な第2の樹脂としては、例えば、フェノール系酸化防止剤、アミン系酸化防止剤などが挙げられる。フェノール系酸化防止剤としては、モノフェノール系、ビスフェノール系、そして高分子フェノール系酸化防止剤などがある。更に硬化反応の触媒として作用するものでは、硫黄系酸化防止剤、リン系酸化防止剤などが挙げられる。 The adhesive film preferably contains a second resin (second compound) that acts as an antioxidant and is capable of curing reaction. Thereby, the thermal stability of flux activity can be improved. Examples of the second resin that acts as an antioxidant and that can be cured include a phenol-based antioxidant and an amine-based antioxidant. Examples of phenolic antioxidants include monophenolic, bisphenolic, and polymeric phenolic antioxidants. Further, those that act as a catalyst for the curing reaction include sulfur-based antioxidants and phosphorus-based antioxidants.
この接着フィルムでは、前記第1の樹脂および第2の樹脂とは異なる第3の樹脂を含む。前記第3の樹脂としては、例えばノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂等のエポキシ樹脂、ノボラック型シアネート樹脂、ビスフェノール型シアネート樹脂等のシアネート樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリエーテルイミド樹脂、ポリエーテルスルホン樹脂等の熱可塑性樹脂が挙げられる。これらの中でも、ビスフェノール型エポキシ樹脂(特に長鎖型のビスフェノール型エポキシ樹脂)が好ましい。これにより、半導体素子とインターポーザ等との接着・封止性をより向上することができる。この様な第3の樹脂を含むことにより、フィルム状態に容易にすることができる。 The adhesive film includes a third resin different from the first resin and the second resin. Examples of the third resin include epoxy resins such as novolak type epoxy resins and bisphenol type epoxy resins, thermosetting resins such as cyanate resins such as novolak type cyanate resins and bisphenol type cyanate resins, polyimide resins, and polyetherimide resins. And thermoplastic resins such as polyethersulfone resin. Among these, bisphenol-type epoxy resins (particularly long-chain bisphenol-type epoxy resins) are preferable. Thereby, the adhesion / sealing property between the semiconductor element and the interposer or the like can be further improved. By including such a third resin, the film can be easily formed.
前記第3の樹脂の重量平均分子量は、特に限定されないが、1,000以上が好ましく、特に2,000〜10,000が好ましい。前記第3の樹脂の重量平均分子量が前記下限値未満であるとボイドの発生等により製膜性が低下する場合があり、前記上限値を超えると半田接合時における樹脂の流動性が低下し、半田接合接続の信頼性を向上する効果が低下する場合がある。 The weight average molecular weight of the third resin is not particularly limited, but is preferably 1,000 or more, particularly preferably 2,000 to 10,000. If the weight average molecular weight of the third resin is less than the lower limit, film formation may be reduced due to the occurrence of voids, etc.If the upper limit is exceeded, the fluidity of the resin at the time of soldering decreases, The effect of improving the reliability of solder joint connection may be reduced.
前記接着フィルムの軟化温度は、特に限定されないが、40〜150℃が好ましい。これは常温ではタック性が無い方が作業しやすい為である。 Although the softening temperature of the said adhesive film is not specifically limited, 40-150 degreeC is preferable. This is because it is easier to work if there is no tack at room temperature.
尚、樹脂膜3についての以上の記載はあくまでも一例であり、この樹脂膜は、基本的には、常温でフィルム状態であり、バンプを突き刺すとフィルムを形成している樹脂分がバンプに付着するか、もしくは、加熱する事でバンプを突き刺すとフィルムを形成している樹脂分がバンプに付着する性質のものである。そして、この樹脂膜を構成する成分は、加熱により錫等バンプの酸化膜を還元する機能を持ち、且つ長時間の加熱で硬化する機能を持った樹脂膜であればどのような樹脂膜でも良い。
In addition, the above description about the
<半導体パッケージの製造方法、半導体パッケージ−2>
図3は、本発明の半導体パッケージの製造方法の第2例の特徴部を示す工程図である。この図に示す第2例の製造方法が、先に図1〜図2を用いて説明した第1例の製造方法と異なるところは、封止樹脂を充填する手順にある。
<Method for Manufacturing Semiconductor Package, Semiconductor Package-2>
FIG. 3 is a process diagram showing the characteristic part of the second example of the method for manufacturing a semiconductor package of the present invention. The manufacturing method of the second example shown in this figure is different from the manufacturing method of the first example described above with reference to FIGS. 1 to 2 in the procedure of filling the sealing resin.
すなわち、第2例の製造方法では、先ず第1例において図1(1)〜図2(2)を用いて説明したと同様の手順を行う。これより、図3(1)に示すように、インターポーザ4上にバンプ電極2を介して半導体素子1を実装し、バンプ電極2による接続部を樹脂膜3で覆った状態とする。
That is, in the manufacturing method of the second example, the same procedure as described with reference to FIGS. 1 (1) to 2 (2) in the first example is performed. Thus, as shown in FIG. 3A, the
この状態で、図3(2)に示すように、半導体素子1が実装されたインターポーザ4を、支持基板30上に搭載(マウント)する。そして、インターポーザ4の取り出し用電極5aと、支持基板30表面の接続用電極(図示省略)とを、図示したボンディングワイヤー32やリード線のような接続配線によって接続する。
In this state, as shown in FIG. 3B, the
その後、図3(3)に示すように、インターポーザ4と半導体素子1との間に封止樹脂21を充填する。この場合、インターポーザ4と半導体素子1との間にボイドが形成されることがないように、注入方向を設定して硬化前の封止樹脂21をインターポーザ4と半導体素子1との間に注入すること、および注入後には封止樹脂21を硬化させることは、第1例と同様ある。ただしこの際、インターポーザ4の周縁部に配置された取り出し用電極5aには既にボンディングワイヤー32が接続されているため、この接続部が封止樹脂21で覆われても良く、取り出し用電極5aが半導体素子1に近い位置に設けられている場合には封止樹脂21で覆うようにする。
Thereafter, as shown in FIG. 3 (3), a sealing
以上の後、図3(4)に示すように、半導体素子1、インターポーザ4、およびボンディングワイヤー32をモールド樹脂33で覆い、このモールド樹脂33を硬化させて半導体パッケージ34を完成させる。
After the above, as shown in FIG. 3 (4), the
このようにして得られた半導体パッケージ34は、第1例の製造方法によって得られた半導体パッケージと同様に、バンプ電極2を介してインターポーザ4上に半導体素子1がフリップチップ実装されたものとなる。そして、バンプ電極2の周囲が樹脂膜3で個別に覆われ、さらにインターポーザ4と半導体素子1との間に樹脂膜3とは別の材料からなる封止樹脂21が充填された状態となる。また、インターポーザ4がさらに支持基板30上に搭載され、支持基板30の接続電極とインターポーザ4の取り出し用電極5aとがボンディングワイヤー32で接続され、この接続部が封止樹脂21によって覆われたものとなる。
The semiconductor package 34 obtained in this manner is obtained by flip-chip mounting the
そして、このような第2例の製造方法では、第1例で説明した効果に加えて、次のような効果を得ることができる。すなわち、図3(2)を用いて説明したように、ボンディングワイヤー32による接続時には、バンプ電極5による接合部が樹脂膜3で覆われていて機械的に補強されている。このため、ボンディングワイヤー32による接続時の加熱に対して、バンプ電極2による接合部の接合状態を良好に保つことができる。
And in the manufacturing method of such a 2nd example, in addition to the effect demonstrated in the 1st example, the following effects can be acquired. That is, as described with reference to FIG. 3B, at the time of connection by the
そして、図3(3)を用いて説明したように、インターポーザ4と半導体素子1との間に封止樹脂21を注入する際には、インターポーザ4の周縁部に配置された取り出し用電極5aには、既にボンディングワイヤー32が接続されている。このため、封止樹脂21を注入する際に、取り出し用電極5が汚れることを気にすることなく作業を行うことができ、作業性の向上を図ることができる。また、この接続部が封止樹脂21で覆われても良いことから、インターポーザ4の外形、すなわち半導体パッケージ34自体の外形を小型かすることができる。これにより、材料コストの削減を図ることも可能である。
As described with reference to FIG. 3 (3), when the sealing
<半導体パッケージの製造装置>
図4には、上述したような製造方法を実施する際に用いられる半導体パッケージの製造装置の全体構成を示す。この図に示す製造装置100は、実装ステージ101,転写ステージ102、および圧着ヘッド103を備えている。
<Semiconductor package manufacturing equipment>
FIG. 4 shows an overall configuration of a semiconductor package manufacturing apparatus used when the manufacturing method as described above is performed. The manufacturing apparatus 100 shown in this figure includes a mounting
このうち実装ステージ101は、各インターポーザ(4)に分割する前のウェハWを加熱可能に載置固定するためのステージであり、載置されたウェハWを吸着固定するための吸着源となる真空ポンプ(図示省略)を備えている。そして、ウェハWが吸着固定されるステージ面101a下にはウェハWを加熱するためのヒータ(図示省略)が内蔵されている。
Among these, the mounting
また転写ステージ102は、樹脂膜3を載置固定するためのステージである。ここでは、半導体パッケージの製造方法の説明において図1(1)を用いて説明したように、PETフィルムなどの台紙(20)上に塗布された状態の樹脂膜3が用いられることする。そして、転写ステージ102のステージ面102a上に、樹脂膜3が上方に向くように台紙(20)付きの樹脂膜3が載置固定される。
The
またこの転写ステージ102は、例えば台紙(20)付きの樹脂膜3をロール状に巻き付けた供給部104を備えている。一方、この供給部104から樹脂膜3をロール状に巻き取る巻取部105を備えている。そしてさらに、供給部103から巻取部105に巻き取られる樹脂膜3の通過部分を載置するステージ部106とを備えている。このステージ部106における樹脂膜3の載置高さは、先に説明した実装ステージ101におけるウェハWの載置高さと同程度に設定されていることとが好ましい。
The
そして圧着ヘッド103は、半導体素子1を保持すると共に加熱し、さらに保持した半導体素子1の表面を実装ステージ101のステージ面101aと転写ステージ102のステージ面102aとに対してそれぞれ押し圧自在に構成されている。
The crimping
このため、この圧着ヘッド103には、半導体素子1をその裏面側において吸着固定するための吸着源となる真空ポンプ(図示省略)を備えている。また、吸着面103の下方(内部)には保持した半導体素子1を加熱するためのヒータ(図示省略)が内蔵されている。尚、圧着ヘッド103の吸着面103aは、実装ステージ101のステージ面101aと転写ステージ102のステージ面102aとに対して対向する状態で設けられることになるため、図面においては下方向きとなる。
For this reason, the pressure-
また、この圧着ヘッド103は、保持した半導体素子1の表面を実装ステージ101のステージ面101aと転写ステージ102のステージ面102aとに対してそれぞれ押し圧自在とするための駆動部107を備えている。この駆動部107は、吸着ヘッド103の吸着面103aを、x,y,z方向に移動させ、さらには吸着ヘッド103を下に向けた状態で回転移動させる。
The crimping
次に、このような構成の製造装置を用いて上述した製造方法を行う場合の駆動を、図4〜図5に基づいて説明する。尚、図1を用いて説明した工程との対応関係を括弧内に示す。 Next, driving in the case where the above-described manufacturing method is performed using the manufacturing apparatus having such a configuration will be described with reference to FIGS. The correspondence relationship with the process described with reference to FIG. 1 is shown in parentheses.
先ず、ここでの図示を省略した半導体素子トレーに、圧着ヘッド103を移動させる。そして、バンプ電極面が下方に向くようにトレー内に配列された半導体素子1を圧着ヘッド103に吸着保持させる。
First, the crimping
そして、図4に示すように、圧着ヘッド103の駆動により、半導体素子1を転写ステージ102上に移動させる。一方、転写ステージ102のステージ面102a上には、巻取部105の駆動により樹脂膜3の未使用部分を載置させておく。[図1(1)対応]
Then, as shown in FIG. 4, the
次に、図5(1)に示すように、圧着ヘッド103の駆動により、半導体素子1を転写ステージ102のステージ面102a上の樹脂膜3に対して押し圧させる。この際、吸着ヘッド103により半導体素子1を加熱し、半導体素子1のバンプ電極を介して、樹脂膜3を軟化させる。[図1(2)対応]
Next, as shown in FIG. 5A, the
その後、再び図4に示すように、圧着ヘッド103の駆動により、半導体素子1を樹脂膜3から引き上げる。これにより、軟化した樹脂膜3を、個々のバンプ電極2を覆う状態でバンプ電極2に転写させる。[図1(3)対応]
Thereafter, as shown in FIG. 4 again, the
次いで、図5(2)に示すように、圧着ヘッド103の駆動により、半導体素子1を実装ステージ101上に移動させ、ステージ面101a上に載置固定されたウェハWの各インターポーザ部分に対して半導体素子1を位置合わせし、続けて半導体素子1をウェハWの各インターポーザ部分に押し圧する。この際、吸着ヘッド103により半導体素子1を加熱し、また実装ステージ101によりウェハWを加熱することにより、バンプ電極を介しての接続を行う。[図2(2)参照]
Next, as shown in FIG. 5B, the
以上の後には、先に述べた工程を繰り返し行うことにより、ウェハWの各インターポーザ部分にそれぞれ半導体素子1を実装していく。ただし、この繰り返しにおいては、図6(1)、図6(2)に示すように、転写ステージ102上の樹脂膜3に対して、半導体素子1のバンプ電極を押し圧し、バンプ電極に樹脂膜3を転写した後に、図6(3)に示すように半導体素子1を樹脂膜3から引き上げてから、図6(4)に示すように次の半導体素子1’を押し圧する直前までの間に、転写ステージ102の巻取部105の駆動により、未使用の樹脂膜3部分をステージ部106に移動させる。
After the above, the
以上のような構成の製造装置によれば、上述した駆動手順により、先に説明した半導体パッケージの製造方法を実施することが可能である。 According to the manufacturing apparatus configured as described above, the semiconductor package manufacturing method described above can be performed by the above-described driving procedure.
尚、上述した実施形態の説明においては、半導体素子1側にバンプ電極2が設けられ、インターポーザ4側に電極パターン5が設けられている場合を説明した。しかしながら、インターポーザ(回路基板)側にバンプ電極が形成され、半導体チップなどの半導体素子側に電極パターンが設けられている場合であっても、本発明を適用することが可能であり、同様の効果を得ることができる。この場合、上述した実施形態において、半導体素子を回路基板に、回路基板を半導体素子に置き換えることとする。
In the above description of the embodiment, the case where the
1…半導体素子、2…バンプ電極、3…樹脂膜、4…インターポーザ(回路基板)、5…電極パターン、5a…取り出し用電極、21…封止樹脂、23,34…半導体パッケージ、30…支持基板、32…ボンディングワイヤー(接続配線)、100…製造装置、101…実装ステージ、102…転写ステージ、103…圧着ヘッド、104…供給部、105…巻取部、106…ステージ部
DESCRIPTION OF
Claims (10)
フラックス機能を有する樹脂膜に対して半導体素子または回路基板に形成されたバンプ電極を加熱した状態で押し圧することにより、当該バンプ電極側に当該樹脂膜を転写する工程を行う
ことを特徴とする半導体パッケージの製造方法。 A semiconductor package manufacturing method in which a semiconductor element is flip-chip mounted on a circuit board,
A step of transferring the resin film to the bump electrode side by pressing the bump electrode formed on the semiconductor element or the circuit board in a heated state against the resin film having a flux function. Package manufacturing method.
前記樹脂膜を転写する工程の後、
前記回路基板または半導体素子の電極パターンに前記樹脂膜を介して前記バンプ電極を当接させた状態で加熱することによって当該バンプ電極と電極パターンとを接続し、当該回路基板上に半導体素子を搭載する工程とを行う
ことを特徴とする半導体パッケージの製造方法。 In the manufacturing method of the semiconductor package of Claim 1,
After the step of transferring the resin film,
The bump electrode and the electrode pattern are connected by heating while the bump electrode is in contact with the electrode pattern of the circuit board or semiconductor element through the resin film, and the semiconductor element is mounted on the circuit board A process for producing a semiconductor package, comprising:
前記回路基板上に前記半導体素子を搭載する工程の後、
前記半導体素子と前記回路基板との間に封止樹脂を充填する工程を行う
ことを特徴とする半導体パッケージの製造方法。 In the manufacturing method of the semiconductor package of Claim 2,
After the step of mounting the semiconductor element on the circuit board,
A method of manufacturing a semiconductor package, comprising performing a step of filling a sealing resin between the semiconductor element and the circuit board.
前記回路基板上に前記半導体素子を搭載する工程の後、
加熱によって前記樹脂膜を硬化させる工程と、
前記半導体素子と前記回路基板との間に封止樹脂を充填する工程とをこの順に行う
ことを特徴とする半導体パッケージの製造方法。 In the manufacturing method of the semiconductor package of Claim 2,
After the step of mounting the semiconductor element on the circuit board,
Curing the resin film by heating;
A method of manufacturing a semiconductor package, comprising performing a sealing resin filling step between the semiconductor element and the circuit board in this order.
前記回路基板上に前記半導体素子を搭載する工程の後、
支持基板上に前記回路基板を搭載し、当該支持基板の接続電極と当該回路基板の取り出し用電極とを接続配線によって接続する工程と、
前記半導体素子と前記回路基板との間に封止樹脂を充填する工程とをこの順に行う
ことを特徴とする半導体パッケージの製造方法。 In the manufacturing method of the semiconductor package of Claim 2,
After the step of mounting the semiconductor element on the circuit board,
Mounting the circuit board on a support substrate, and connecting the connection electrode of the support substrate and the extraction electrode of the circuit board by connection wiring;
A method of manufacturing a semiconductor package, comprising performing a sealing resin filling step between the semiconductor element and the circuit board in this order.
前記バンプ電極の周囲を個別に覆う状態で樹脂膜が設けられている
ことを特徴とする半導体パッケージ。 In a semiconductor package in which a semiconductor element is flip-chip mounted on a circuit board via a bump electrode,
A semiconductor package, wherein a resin film is provided so as to individually cover the periphery of the bump electrode.
前記回路基板と前記半導体素子との間には封止樹脂が充填されている
ことを特徴とする半導体パッケージ。 The semiconductor package according to claim 6.
A semiconductor package, wherein a sealing resin is filled between the circuit board and the semiconductor element.
前記半導体素子がフリップチップ実装された回路基板をさらに搭載する支持基板と、
前記支持基板の接続電極と前記回路基板の取り出し用電極とを接続する接続配線とを備え、
前記封止樹脂によって前記接続配線と前記取り出し用電極との接続部が覆われている
ことを特徴とする半導体パッケージ。 The semiconductor package according to claim 6.
A support substrate further mounting a circuit board on which the semiconductor element is flip-chip mounted;
A connection wiring for connecting the connection electrode of the support substrate and the extraction electrode of the circuit board;
The semiconductor package, wherein the connection portion between the connection wiring and the extraction electrode is covered with the sealing resin.
樹脂膜を載置固定するための転写ステージと、
半導体素子または回路基板を加熱保持した状態で当該半導体素子または回路基板の表面を前記実装ステージのステージ面と前記転写ステージのステージ面とに対してそれぞれ押し圧自在な圧着ヘッドとを備えた
ことを特徴とする半導体パッケージの製造装置。 A mounting stage for mounting and fixing a circuit board or a semiconductor element in a heatable manner;
A transfer stage for mounting and fixing the resin film;
A pressure-bonding head capable of pressing the surface of the semiconductor element or circuit board against the stage surface of the mounting stage and the stage surface of the transfer stage in a state where the semiconductor element or circuit board is heated and held; A semiconductor package manufacturing apparatus.
前記転写ステージは、
前記樹脂膜をロール状に巻き付けた供給部と、
前記供給部から前記樹脂膜をロール状に巻き取る巻取部と、
前記供給部から前記巻取部に巻き取られる前記樹脂膜の通過部分を載置するステージ部とを備えている
ことを特徴とする半導体パッケージの製造装置。
In the manufacturing apparatus of the semiconductor package of Claim 9,
The transfer stage is
A supply unit in which the resin film is wound in a roll shape;
A winding unit for winding the resin film from the supply unit into a roll;
An apparatus for manufacturing a semiconductor package, comprising: a stage portion for placing a passage portion of the resin film wound around the winding portion from the supply portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004154123A JP2005340317A (en) | 2004-05-25 | 2004-05-25 | Semiconductor package, and manufacturing method and apparatus thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004154123A JP2005340317A (en) | 2004-05-25 | 2004-05-25 | Semiconductor package, and manufacturing method and apparatus thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005340317A true JP2005340317A (en) | 2005-12-08 |
Family
ID=35493567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004154123A Pending JP2005340317A (en) | 2004-05-25 | 2004-05-25 | Semiconductor package, and manufacturing method and apparatus thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005340317A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4882033B1 (en) * | 2011-06-03 | 2012-02-22 | 株式会社Welcon | Metal bellows manufacturing method and metal bellows |
JP2013131669A (en) * | 2011-12-22 | 2013-07-04 | Shinko Electric Ind Co Ltd | Electronic apparatus and manufacturing method of the same |
JP2014225528A (en) * | 2013-05-15 | 2014-12-04 | パナソニック株式会社 | Flux feeder, electronic component mounting apparatus and electronic component mounting method |
JP2014225529A (en) * | 2013-05-15 | 2014-12-04 | パナソニック株式会社 | Flux transferring tape |
JP2014229856A (en) * | 2013-05-27 | 2014-12-08 | パナソニック株式会社 | Electronic component mounting method |
JP7608100B2 (en) | 2019-09-25 | 2025-01-06 | キヤノン株式会社 | Liquid ejection head and manufacturing method thereof |
-
2004
- 2004-05-25 JP JP2004154123A patent/JP2005340317A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4882033B1 (en) * | 2011-06-03 | 2012-02-22 | 株式会社Welcon | Metal bellows manufacturing method and metal bellows |
JP2013131669A (en) * | 2011-12-22 | 2013-07-04 | Shinko Electric Ind Co Ltd | Electronic apparatus and manufacturing method of the same |
JP2014225528A (en) * | 2013-05-15 | 2014-12-04 | パナソニック株式会社 | Flux feeder, electronic component mounting apparatus and electronic component mounting method |
JP2014225529A (en) * | 2013-05-15 | 2014-12-04 | パナソニック株式会社 | Flux transferring tape |
JP2014229856A (en) * | 2013-05-27 | 2014-12-08 | パナソニック株式会社 | Electronic component mounting method |
JP7608100B2 (en) | 2019-09-25 | 2025-01-06 | キヤノン株式会社 | Liquid ejection head and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4809761B2 (en) | Method for attaching area array device to electric substrate and patterned underfill film | |
JP4145730B2 (en) | Module with built-in semiconductor | |
TWI455220B (en) | Method of forming solder connections, electronic device, and method for manufacturing the same | |
US8080447B2 (en) | Method of manufacturing semiconductor device including exposing a dicing line on a wafer | |
JP2011222553A (en) | Wiring board with built-in semiconductor chip and manufacturing method of the same | |
JP2016184612A (en) | Mounting method of semiconductor device | |
JP2003264205A (en) | Method for manufacturing semiconductor device | |
JP5459108B2 (en) | Component built-in wiring board | |
WO2005036633A1 (en) | Process for producing electronic member, and ic chip with adhesive | |
JP4621595B2 (en) | Manufacturing method of semiconductor device | |
US20090246918A1 (en) | Method of manufacturing semiconductor device | |
WO2009107342A1 (en) | Method for manufacturing electronic component module | |
JP2005340317A (en) | Semiconductor package, and manufacturing method and apparatus thereof | |
JP5180137B2 (en) | Manufacturing method of semiconductor device | |
JP2012182350A (en) | Module component and manufacturing method of the same | |
JP4441090B2 (en) | Method of mounting a semiconductor chip on a printed wiring board | |
JP2000058597A (en) | Method of mounting electronic component | |
JP4016557B2 (en) | Electronic component mounting structure and mounting method | |
JP2011187699A (en) | Semiconductor device and method of manufacturing the same | |
JP3431316B2 (en) | Method for manufacturing semiconductor device and method for mounting semiconductor chip | |
JP2007067053A (en) | Component built-in module and manufacturing method thereof | |
JP2003197806A (en) | Manufacturing method for wiring base board and wiring base board | |
JP2001007488A (en) | Method and structure for mounting semiconductor device | |
JP2005353913A (en) | Semiconductor device and manufacturing method thereof, and circuit board | |
JP2004296917A (en) | Substrate for mounting semiconductor and semiconductor device |