JP2005340302A - Multilayer ceramic element and its manufacturing process - Google Patents
Multilayer ceramic element and its manufacturing process Download PDFInfo
- Publication number
- JP2005340302A JP2005340302A JP2004153793A JP2004153793A JP2005340302A JP 2005340302 A JP2005340302 A JP 2005340302A JP 2004153793 A JP2004153793 A JP 2004153793A JP 2004153793 A JP2004153793 A JP 2004153793A JP 2005340302 A JP2005340302 A JP 2005340302A
- Authority
- JP
- Japan
- Prior art keywords
- conductive member
- internal electrode
- ceramic
- material forming
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 51
- 238000002844 melting Methods 0.000 claims abstract description 36
- 230000008018 melting Effects 0.000 claims abstract description 36
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 36
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 21
- 238000010304 firing Methods 0.000 claims description 15
- 229910052709 silver Inorganic materials 0.000 claims description 15
- 239000010931 gold Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 229910052697 platinum Inorganic materials 0.000 claims description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 3
- 238000001354 calcination Methods 0.000 abstract 4
- 239000004020 conductor Substances 0.000 description 20
- 229910052763 palladium Inorganic materials 0.000 description 8
- 239000011230 binding agent Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 239000003960 organic solvent Substances 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、積層型圧電素子や積層型コンデンサ等の積層型セラミック素子及びその製造方法に関する。 The present invention relates to a multilayer ceramic element such as a multilayer piezoelectric element or a multilayer capacitor, and a manufacturing method thereof.
従来における積層型セラミック素子として、例えば特許文献1に記載された積層型圧電素子がある。この積層型圧電素子では、複数の個別電極がパターン形成された圧電体層と、コモン電極がパターン形成された圧電体層とが交互に積層され、積層方向に整列した各個別電極が、圧電体層に形成されたスルーホールを介して導電部材により接続されている。
As a conventional multilayer ceramic element, there is a multilayer piezoelectric element described in
このような圧電素子においては、最上層の圧電体層に形成された各端子電極に、駆動電源に接続するためのリード線が半田付けされる。そして、リード線を介して所定の個別電極とコモン電極との間に電圧が印加されることで、圧電体層において当該所定の個別電極に対応する活性部(圧電効果により歪みが生じる部分)が選択的に変位させられる。
ところで、上述したような圧電素子等の積層型セラミック素子にあっては、その製造時において、セラミック層に形成されたスルーホール内の導電部材による電気的な接続がより一層確実化されることが望まれている。同時に、積層型セラミック素子の小型化等の観点から、個別電極等の内部電極がより一層薄型化されることも望まれている。 By the way, in the multilayer ceramic element such as the piezoelectric element as described above, the electrical connection by the conductive member in the through hole formed in the ceramic layer can be further ensured at the time of manufacture. It is desired. At the same time, from the viewpoint of miniaturization of the multilayer ceramic element, it is also desired that the internal electrodes such as individual electrodes are further reduced in thickness.
そこで、本発明は、このような事情に鑑みてなされたものであり、製造時におけるスルーホール内の導電部材による電気的な接続の確実化、及び内部電極の薄型化を可能にする積層型セラミック素子及びその製造方法を提供することを目的とする。 Therefore, the present invention has been made in view of such circumstances, and is a multilayer ceramic that can ensure electrical connection by a conductive member in a through hole at the time of manufacture and can reduce the thickness of an internal electrode. An object is to provide an element and a method for manufacturing the element.
本発明者らは、上記目的を達成するために鋭意検討を重ねた結果、積層型セラミック素子の製造時においてスルーホール内の導電部材による電気的な接続が断たれるのは、セラミック層となるセラミック素体とスルーホール内の導電部材との焼成時における収縮率の差に起因していることを突き止めた。つまり、焼成時における収縮率は、セラミック層となるセラミック素体に比べてスルーホール内の導電部材の方が大きいため、焼成時に導電部材がスルーホール内の一端側に片寄ってしまったり、途中で分離してしまったりして、スルーホール内の導電部材による電気的な接続が断たれるのである。本発明者らは、この知見に基づいて更に検討を重ね、本発明を完成させるに至った。 As a result of intensive studies in order to achieve the above object, the inventors of the present invention cut the electrical connection by the conductive member in the through-hole in the production of the multilayer ceramic element, which becomes the ceramic layer. It was found that this was caused by a difference in shrinkage rate during firing between the ceramic body and the conductive member in the through hole. In other words, the shrinkage rate during firing is larger in the conductive member in the through hole than in the ceramic body that becomes the ceramic layer, so the conductive member is offset toward one end in the through hole during firing, The electrical connection by the conductive member in the through hole is broken due to separation. The present inventors have further studied based on this finding and have completed the present invention.
すなわち、本発明に係る積層型セラミック素子は、複数のセラミック層が積層されてなる積層型セラミック素子であって、セラミック層に形成されたスルーホール内に配置された導電部材と、隣り合うセラミック層の間に形成された内部電極とを備え、導電部材を形成する材料の融点は、内部電極を形成する材料の融点より高いことを特徴とする。 That is, the multilayer ceramic element according to the present invention is a multilayer ceramic element formed by laminating a plurality of ceramic layers, and a ceramic layer adjacent to a conductive member disposed in a through hole formed in the ceramic layer. And the melting point of the material forming the conductive member is higher than the melting point of the material forming the internal electrode.
この積層型セラミック素子においては、導電部材を形成する材料の融点が、内部電極を形成する材料の融点より高いため、焼成時における収縮率は、内部電極に比べて導電部材の方が小さくなる。これにより、焼成時における導電部材の収縮は相対的に抑えられることになるため、セラミック層となるセラミック素体とスルーホール内の導電部材との焼成時における収縮率の差が小さくなる。その結果、焼成時に導電部材がスルーホール内の一端側に片寄ってしまったり、途中で分離してしまったりして、スルーホール内の導電部材による電気的な接続が断たれるようなことが防止される。一方、焼成時における内部電極の収縮は相対的に促されることになるため、焼成によって内部電極は薄型化される。従って、この積層型セラミック素子によれば、製造時におけるスルーホール内の導電部材による電気的な接続の確実化、及び内部電極の薄型化が可能になる。 In this multilayer ceramic element, since the melting point of the material forming the conductive member is higher than the melting point of the material forming the internal electrode, the shrinkage rate during firing is smaller in the conductive member than in the internal electrode. Thereby, since the shrinkage | contraction of the electrically conductive member at the time of baking is restrained relatively, the difference of the shrinkage | contraction rate at the time of the firing with the ceramic body used as a ceramic layer and the electrically conductive member in a through hole becomes small. As a result, it is possible to prevent the conductive member from moving to one end side in the through hole during the firing or being separated in the middle, and the electrical connection by the conductive member in the through hole being cut off. Is done. On the other hand, since the shrinkage of the internal electrode during firing is relatively promoted, the internal electrode is thinned by firing. Therefore, according to this multilayer ceramic element, it is possible to ensure electrical connection by the conductive member in the through hole during manufacturing and to reduce the thickness of the internal electrode.
また、本発明に係る積層型セラミック素子においては、導電部材及び内部電極は、銀元素及び金元素の少なくとも1つ並びにパラジウム元素を含有する材料からなり、導電部材を形成する材料におけるパラジウム元素の比率は、内部電極を形成する材料におけるパラジウム元素の比率より高いことが好ましい。パラジウム元素(Pd)の融点は、銀元素(Ag)や金元素(Au)の融点より高いため、内部電極を形成する材料におけるPdの比率に比べて導電部材を形成する材料におけるPdの比率を高くすれば、内部電極を形成する材料の融点より導電部材を形成する材料の融点を高くすることができる。 In the multilayer ceramic element according to the present invention, the conductive member and the internal electrode are made of a material containing at least one of silver element and gold element and palladium element, and the ratio of palladium element in the material forming the conductive member Is preferably higher than the ratio of palladium element in the material forming the internal electrode. Since the melting point of palladium element (Pd) is higher than the melting points of silver element (Ag) and gold element (Au), the ratio of Pd in the material forming the conductive member is larger than the ratio of Pd in the material forming the internal electrode. If it is made higher, the melting point of the material forming the conductive member can be made higher than the melting point of the material forming the internal electrode.
また、本発明に係る積層型セラミック素子においては、導電部材及び内部電極は、銀元素及び金元素の少なくとも1つ並びに白金元素を含有する材料からなり、導電部材を形成する材料における白金元素の比率は、内部電極を形成する材料における白金元素の比率より高いことが好ましい。白金(Pt)の融点は、銀元素(Ag)や金元素(Au)の融点より高いため、内部電極を形成する材料におけるPtの比率に比べて導電部材を形成する材料におけるPtの比率を高くすれば、内部電極を形成する材料の融点より導電部材を形成する材料の融点を高くすることができる。 In the multilayer ceramic element according to the present invention, the conductive member and the internal electrode are made of a material containing at least one of a silver element and a gold element and a platinum element, and the ratio of the platinum element in the material forming the conductive member Is preferably higher than the ratio of platinum element in the material forming the internal electrode. Since the melting point of platinum (Pt) is higher than that of silver element (Ag) or gold element (Au), the Pt ratio in the material forming the conductive member is higher than the Pt ratio in the material forming the internal electrode. If so, the melting point of the material forming the conductive member can be made higher than the melting point of the material forming the internal electrode.
更に、本発明に係る積層型セラミック素子の製造方法は、複数のセラミック層が積層されてなる積層型セラミック素子の製造方法であって、セラミック層となるセラミック素体に形成されたスルーホール内に導電部材を配置すると共に、セラミック素体の表面に内部電極を形成する工程と、導電部材が配置され且つ内部電極が形成された複数のセラミック素体を積層してセラミック積層体を形成する工程と、セラミック積層体を焼成する工程とを含み、導電部材を形成する材料の融点は、内部電極を形成する材料の融点より高く、内部電極を形成する材料の融点は、セラミック積層体を焼成する温度より高いことを特徴とする。 Furthermore, the method for manufacturing a multilayer ceramic element according to the present invention is a method for manufacturing a multilayer ceramic element in which a plurality of ceramic layers are stacked, and is formed in a through hole formed in a ceramic body to be a ceramic layer. Arranging a conductive member and forming an internal electrode on the surface of the ceramic body; and stacking a plurality of ceramic bodies on which the conductive member is arranged and having the internal electrode formed to form a ceramic laminate. The melting point of the material forming the conductive member is higher than the melting point of the material forming the internal electrode, and the melting point of the material forming the internal electrode is the temperature at which the ceramic laminate is fired. It is characterized by being higher.
この積層型セラミック素子の製造方法においては、導電部材を形成する材料の融点が、内部電極を形成する材料の融点より高く、内部電極を形成する材料の融点が、セラミック積層体を焼成する温度より高いため、焼成時における収縮率は、内部電極に比べて導電部材の方が小さくなる。従って、この積層型セラミック素子の製造方法によれば、上述した積層型セラミック素子と同様の理由から、製造時におけるスルーホール内の導電部材による電気的な接続の確実化、及び内部電極の薄型化が可能になる。 In this method for manufacturing a multilayer ceramic element, the melting point of the material forming the conductive member is higher than the melting point of the material forming the internal electrode, and the melting point of the material forming the internal electrode is higher than the temperature at which the ceramic laminate is fired. Since it is high, the shrinkage rate during firing is smaller for the conductive member than for the internal electrode. Therefore, according to this method for manufacturing a multilayer ceramic element, for the same reason as the above-mentioned multilayer ceramic element, the electrical connection by the conductive member in the through hole at the time of manufacturing is ensured, and the internal electrode is thinned. Is possible.
本発明によれば、製造時におけるスルーホール内の導電部材による電気的な接続の確実化、及び内部電極の薄型化が可能になる。 According to the present invention, it is possible to ensure electrical connection by the conductive member in the through hole during manufacturing and to reduce the thickness of the internal electrode.
以下、本発明の好適な実施形態としての積層型圧電素子及びその製造方法について、図面を参照して詳細に説明する。なお、以下の説明において同一又は相当部分には同一符号を付し、重複する説明を省略する。 Hereinafter, a laminated piezoelectric element and a manufacturing method thereof as preferred embodiments of the present invention will be described in detail with reference to the drawings. In the following description, the same or corresponding parts are denoted by the same reference numerals, and redundant description is omitted.
図1に示すように、積層型圧電素子(積層型セラミック素子)1は、個別電極(内部電極)2が形成された圧電体層(セラミック層)3と、コモン電極(内部電極)4が形成された圧電体層(セラミック層)5とが交互に積層され、更に、端子電極17,18が形成された圧電体層(セラミック層)7が最上層に積層されることで構成されている。
As shown in FIG. 1, a multilayer piezoelectric element (multilayer ceramic element) 1 includes a piezoelectric layer (ceramic layer) 3 on which individual electrodes (internal electrodes) 2 are formed and a common electrode (internal electrode) 4. The piezoelectric layers (ceramic layers) 5 are alternately stacked, and the piezoelectric layers (ceramic layers) 7 on which the
各圧電体層3,5,7は、チタン酸ジルコン酸鉛等のセラミックスを主成分とする材料からなり、例えば「10mm×30mm,厚さ30μm」の長方形薄板状に形成されている。また、個別電極2及びコモン電極4は、Ag及びPdを主成分とする導電性材料からなり、スクリーン印刷によりパターン形成されたものである。このことは、端子電極17,18を除き、以下に述べる各電極についても同様である。
Each of the
最上層の圧電体層7から数えて2層目、4層目、6層目、8層目の圧電体層3aの上面には、図2に示すように、複数の長方形状の個別電極2がマトリックス状に配置されている。各個別電極2は、その長手方向が圧電体層3aの長手方向と直交するように配置されており、隣り合う個別電極2,2は、所定の間隔をとることによって電気的な独立が達成され、且つ互いの振動による影響が防止されている。
As shown in FIG. 2, a plurality of rectangular
ここで、圧電体層3aの長手方向を行方向、当該長手方向と直交する方向を列方向とすると、個別電極2は、例えば4行75列というように配置される(明瞭化のため図面では4行20列とする)。このように、複数の個別電極2をマトリックス状に配置することで、圧電体層3aに対して効率の良い配置が可能となるため、圧電体層3aにおいて振動に寄与する活性部の面積を維持しつつ、積層型圧電素子1の小型化或いは個別電極2の高集積化を図ることができる。
Here, assuming that the longitudinal direction of the
1行目及び2行目の個別電極2は、1行目と2行目との間で対向する端部を接続端部2aとし、その接続端部2aの直下において圧電体層3aに形成されたスルーホール13内の導電部材に接続されている。同様に、3行目及び4行目の個別電極2は、3行目と4行目との間で対向する端部を接続端部2aとし、その接続端部2aの直下において圧電体層3aに形成されたスルーホール13内の導電部材に接続されている。
The
更に、圧電体層3aの上面の縁部には、上下に位置する圧電体層5のコモン電極4同士を電気的に接続するための中継電極(内部電極)6が形成されている。この中継電極6は、その直下において圧電体層3aに形成されたスルーホール8内の導電部材に接続されている。
Furthermore, a relay electrode (internal electrode) 6 for electrically connecting the
なお、最下層の圧電体層3bの上面にも、上述した2層目、4層目、6層目、8層目の圧電体層3aと同様に個別電極2がマトリックス状に配置されている。ただし、図3に示すように、最下層の圧電体層3bは、中継電極6及びスルーホール8,13が形成されていない点で圧電体層3aと異なっている。
The
また、最上層の圧電体層7から数えて3層目、5層目、7層目の圧電体層5aの上面には、図4に示すように、積層型圧電素子1の積層方向(換言すれば、積層型圧電素子1の厚さ方向、すなわち、圧電体層3,5の厚さ方向)において圧電体層3aの各接続端部2aに対向するように中継電極(内部電極)16が形成されている。各中継電極16は、その直下において圧電体層5に形成されたスルーホール13内の導電部材に接続されている。
Further, as shown in FIG. 4, on the upper surface of the third, fifth, and seventh
更に、圧電体層5aの上面にはコモン電極4が形成されている。このコモン電極4は、1行目及び2行目の中継電極16の集合と、3行目及び4行目の中継電極16の集合とのそれぞれを所定の間隔をとって包囲すると共に、積層方向から見て、各個別電極2の接続端部2aを除く部分と重なっている。これにより、圧電体層3,5において各個別電極2の接続端部2aを除く部分に対向する部分の全体を、振動に寄与する活性部として有効に用いることができる。また、コモン電極4は、圧電体層5aの外周部から所定の間隔をとって形成され、積層方向において圧電体層3aの中継電極6に対向するように圧電体層5に形成されたスルーホール8内の導電部材に接続されている。
Further, a
なお、9層目の圧電体層5bの上面にも、上述した3層目、5層目、7層目の圧電体層5aと同様に中継電極16及びコモン電極4が形成されている。ただし、図5に示すように、9層目の圧電体層5bは、スルーホール8が形成されていない点で圧電体層5aと異なっている。
Note that the
また、最上層の圧電体層7の上面には、図6に示すように、積層方向において圧電体層3aの各個別電極2の接続端部2aに対向するように端子電極17が形成され、積層方向において圧電体層3aの中継電極6に対向するように端子電極18が形成されている。各端子電極17は、その直下において圧電体層7に形成されたスルーホール13内の導電部材に接続され、端子電極18は、その直下において圧電体層7に形成されたスルーホール8内の導電部材に接続されている。
Further, as shown in FIG. 6, a
これらの端子電極17,18には、駆動電源に接続するためにFPC(flexible printed circuit board)等のリード線が半田付けされる。そのため、リード線を半田付けするに際して半田を載せ易くすべく、端子電極17,18においては、Ag及びPdを主成分とする導電性材料からなる下地電極層上に、半田ぬれ性を良好にするためにAgを主成分とする導電性材料からなる表面電極層が形成されている。
These
以上のように電極パターンが形成された圧電体層3,5,7の積層によって、最上層の各端子電極17に対しては、積層方向において5つの個別電極2が中継電極16を介在させて整列し、整列した各電極2,16,17は、図7に示すように、スルーホール13内の導電部材14により電気的に接続されることになる。一方、最上層の端子電極18に対しては、積層方向において4つのコモン電極4が中継電極6を介在させて整列し、整列した各電極4,6,18は、スルーホール8内の導電部材14により電気的に接続されることになる。
By stacking the
なお、スルーホール8,13内の導電部材14は、Ag及びPdを主成分とする導電性材料からなる。また、積層方向において隣り合うスルーホール13,13は、互いの中心軸がずれるように各圧電体層3,5,7に形成され、スルーホール13内の導電部材14による電気的な接続が確実化されている。このことは、積層方向において隣り合うスルーホール8,8についても同様である。
The
このような積層型圧電素子1における電気的接続により、所定の端子電極17と端子電極18との間に電圧を印加すると、当該所定の端子電極17下に整列する個別電極2とコモン電極4との間に電圧が印加されることになる。これにより、圧電体層3,5においては、図7に示すように、個別電極2とコモン電極4とで挟まれる部分に電界Eが生じ、当該部分が活性部Aとして変位することになる。従って、電圧を印加する端子電極17を選択することで、マトリックス状に配置された各個別電極2に対応する活性部Aのうち、選択した端子電極17下に整列する活性部Aを積層方向に変位させることができる。このような積層型圧電素子1は、マイクロポンプの弁制御等、微小変位を必要とする種々の装置の駆動源に適用される。
When a voltage is applied between the predetermined
次に、上述した積層型圧電素子1の製造方法について説明する。まず、チタン酸ジルコン酸鉛を主成分とする圧電セラミックス材料に有機バインダや有機溶剤等を混合して素体ペーストを作製し、この素体ペーストを用いて各圧電体層3,5,7となるグリーンシート(セラミック素体)を成形する。そして、各圧電体層3,5,7となるグリーンシートの所定の位置にレーザ光を照射してスルーホール8,13を形成する。
Next, a method for manufacturing the multilayer
続いて、Ag:80に対してPd:20の比率で構成された金属材料に有機バインダや有機溶剤等を混合して作製した導電ペーストを用いて、スルーホール8,13内に対し充填スクリーン印刷を行い、スルーホール8,13内に導電部材14を配置する。
Subsequently, using a conductive paste prepared by mixing an organic binder, an organic solvent, or the like with a metal material having a ratio of Pd: 20 with respect to Ag: 80, filling through-
その後、Ag:85に対してPd:15の比率で構成された金属材料に有機バインダや有機溶剤等を混合して作製した導電ペーストを用いて、各圧電体層3,5となるグリーンシートに対しスクリーン印刷を行い、各内部電極2,4,6,16を形成する。また、同導電ペーストを用いて、最上層の圧電体層7となるグリーンシートに対しスクリーン印刷を行い、端子電極17,18の下地電極層を形成する。
Then, using a conductive paste prepared by mixing an organic binder, an organic solvent, or the like with a metal material having a ratio of Pd: 15 with respect to Ag: 85, the green sheets to be the
なお、導電部材14及び内部電極2,4,6,16(以下「内部電極2等」という)が、Ag及びPdを主成分とする導電性材料からなる場合において、内部電極2等を形成する導電性材料におけるPdの比率を「Ag:(100−X)に対してPd:Xの比率」としたときは、導電部材14を形成する導電性材料におけるPdの比率を「Ag:[100−(X+3〜30)]に対してPd:(X+3〜30)の比率」(より好ましくは、「Ag:[100−(X+5〜15)]に対してPd:(X+5〜15)の比率」)とするのが好適である。
In the case where the
続いて、電極パターンが形成されたグリーンシートを上述した順序で積層し、積層方向にプレスを行って積層体グリーンを作製する。そして、この積層体グリーンを所定の寸法に切断し、切断した積層体グリーンを400℃・10時間の条件で脱脂した後、1000℃・2時間の条件で焼成する。 Then, the green sheet in which the electrode pattern was formed is laminated | stacked in the order mentioned above, and it presses in the lamination direction, and produces laminated body green. The laminate green is cut to a predetermined size, and the cut laminate green is degreased under conditions of 400 ° C. and 10 hours, and then fired under conditions of 1000 ° C. and 2 hours.
続いて、圧電体層7となる焼結シートに形成された下地電極層上に、Agを主成分とする導電性材料からなる表面電極層を焼き付けて、端子電極17,18を形成する。なお、表面電極層の材料としてAuやCu等を用いてもよい。また、表面電極層の形成方法としてスパッタリングや無電界メッキ法等を採用してもよい。そして、最後に分極処理を行って積層型圧電素子1を完成させる。
Subsequently, a surface electrode layer made of a conductive material containing Ag as a main component is baked on the base electrode layer formed on the sintered sheet to be the
以上説明したように、積層型圧電素子1及びその製造方法においては、導電部材14及び内部電極2等は、Ag及びPdを主成分とする導電性材料からなり、導電部材14を形成する導電性材料におけるPdの比率(Ag:80に対してPd:20の比率)は、内部電極2等を形成する導電性材料におけるPdの比率(Ag:85に対してPd:15の比率)より高くなっている。これにより、導電部材14を形成する導電性材料の融点は、内部電極2等を形成する導電性材料の融点より高くなる。これは、Pdの融点がAgの融点より高いからである。
As described above, in the multilayer
このように、導電部材14を形成する導電性材料の融点が、内部電極2等を形成する導電性材料の融点より高いことから、焼成時における収縮率は、内部電極2等に比べて導電部材14の方が小さくなる。
Thus, since the melting point of the conductive material forming the
これにより、焼成時における導電部材14の収縮は相対的に抑えられることになるため、圧電体層3,5,7となるグリーンシートとスルーホール8,13内の導電部材14との焼成時における収縮率の差が小さくなる。その結果、焼成時に導電部材14がスルーホール8,13内の一端側に片寄ってしまったり、途中で分離してしまったりして、スルーホール8,13内の導電部材14による電気的な接続が断たれるようなことが防止される。従って、製造時におけるスルーホール8,13内の導電部材14による電気的な接続の確実性を向上させることができる。
As a result, the shrinkage of the
一方、焼成時における内部電極2等の収縮は相対的に促されることになるため、焼成によって内部電極2等は薄型化される。このような内部電極2等の薄型化は、積層型圧電素子1の小型化に寄与する。更に、特に個別電極2及びコモン電極4の薄型化は、活性部Aの積層方向への変位のフレキシブル性を向上させる点で有効である。
On the other hand, since the shrinkage of the
なお、内部電極2等を形成する導電性材料の融点は、導電部材14を形成する導電性材料の融点より低いものの、積層体グリーンを焼成する温度(1000℃)よりは高くなっている。これは、内部電極2等を形成する導電性材料も、Agに加えてPdを含有しているためである。
The melting point of the conductive material forming the
次に、実施例の積層型圧電素子と比較例の積層型圧電素子との評価結果について説明する。実施例の積層型圧電素子は、上述した積層型圧電素子1の製造方法により作製したものである。一方、比較例の積層型圧電素子は、スルーホール内の導電部材を形成する導電性材料におけるPdの比率が、内部電極を形成する導電性材料におけるPdの比率(Ag:85に対してPd:15の比率)と同じ点で、実施例の積層型圧電素子と異なっている。
Next, evaluation results of the multilayer piezoelectric element of the example and the multilayer piezoelectric element of the comparative example will be described. The multilayer piezoelectric element of the example is manufactured by the method for manufacturing the multilayer
評価は次のようにして行った。すなわち、作製した積層型圧電素子について1素子当たり300箇所(個別電極側の各端子電極とコモン電極側の端子電極との間)の静電容量をLCRメータで測定した。そして、1箇所でも所定の容量値が得られなかった積層型圧電素子は、スルーホール内の導電部材による電気的な接続が断たれているものとして、不良素子とした。 Evaluation was performed as follows. That is, the capacitance of 300 layers (between each terminal electrode on the individual electrode side and the terminal electrode on the common electrode side) was measured with an LCR meter for each of the produced laminated piezoelectric elements. A laminated piezoelectric element that could not obtain a predetermined capacitance value even at one location was regarded as a defective element, assuming that the electrical connection by the conductive member in the through hole was broken.
その結果、実施例の積層型圧電素子では、100素子作製した中で不良素子の発生が0素子であったのに対し、比較例の積層型圧電素子では、100素子作製した中で不良素子の発生が17素子であった。これにより、製造時におけるスルーホール内の導電部材による電気的な接続の確実性を向上させることができるという、積層型圧電素子1及びその製造方法の効果が実証された。
As a result, in the multilayer piezoelectric element of the example, the generation of 100 defective elements was 0, whereas in the multilayer piezoelectric element of the comparative example, 100 defective elements were produced. Generation was 17 elements. Thereby, the effect of the multilayer
本発明は、上述した実施形態に限定されるものではない。例えば、導電部材14及び内部電極2等を形成する材料は、Ag及びPdを主成分とする導電性材料に限定されず、導電部材14を形成する材料の融点が、内部電極2等を形成する材料の融点より高くなるという条件を満たすものであればよい。
The present invention is not limited to the embodiment described above. For example, the material forming the
その一例としては、導電部材14及び内部電極2等が、Ag及びAuの少なくとも1つ並びにPdを含有する材料からなり、導電部材14を形成する材料におけるPdの比率が、内部電極2等を形成する材料におけるPdの比率より高い場合がある。更に、導電部材14及び内部電極2等が、Ag及びAuの少なくとも1つ並びにPtを含有する材料からなり、導電部材14を形成する材料におけるPtの比率が、内部電極2等を形成する材料におけるPtの比率より高い場合がある。これらの場合にも、PdやPtの融点はAgやAuの融点より高いため、内部電極2等を形成する材料の融点より導電部材14を形成する材料の融点を高くすることができる。
As an example, the
また、本発明は、積層型圧電素子1及びその製造方法に限らず、複数のセラミック層が積層されてなる種々の積層型セラミック素子及びその製造方法に適用可能である。そのような積層型セラミック素子としては、例えば、積層型のコンデンサ、インダクタ、NTCやPTC等のサーミスタ、及びバリスタ等がある。
The present invention is not limited to the multilayer
1…積層型圧電素子(積層型セラミック素子)、2…個別電極(内部電極)、3,5,7…圧電体層(セラミック層)、4…コモン電極(内部電極)、6,16…中継電極(内部電極)、8,13…スルーホール、14…導電部材。
DESCRIPTION OF
Claims (4)
前記セラミック層に形成されたスルーホール内に配置された導電部材と、
隣り合う前記セラミック層の間に形成された内部電極とを備え、
前記導電部材を形成する材料の融点は、前記内部電極を形成する材料の融点より高いことを特徴とする積層型セラミック素子。 A multilayer ceramic element formed by laminating a plurality of ceramic layers,
A conductive member disposed in a through-hole formed in the ceramic layer;
An internal electrode formed between the adjacent ceramic layers,
The multilayer ceramic element, wherein a melting point of a material forming the conductive member is higher than a melting point of a material forming the internal electrode.
前記導電部材を形成する材料におけるパラジウム元素の比率は、前記内部電極を形成する材料におけるパラジウム元素の比率より高いことを特徴とする請求項1記載の積層型セラミック素子。 The conductive member and the internal electrode are made of a material containing at least one of silver element and gold element and palladium element,
The multilayer ceramic element according to claim 1, wherein a ratio of palladium element in a material forming the conductive member is higher than a ratio of palladium element in a material forming the internal electrode.
前記導電部材を形成する材料における白金元素の比率は、前記内部電極を形成する材料における白金元素の比率より高いことを特徴とする請求項1記載の積層型セラミック素子。 The conductive member and the internal electrode are made of a material containing at least one of a silver element and a gold element and a platinum element,
The multilayer ceramic element according to claim 1, wherein a ratio of platinum element in a material forming the conductive member is higher than a ratio of platinum element in a material forming the internal electrode.
前記セラミック層となるセラミック素体に形成されたスルーホール内に導電部材を配置すると共に、前記セラミック素体の表面に内部電極を形成する工程と、
前記導電部材が配置され且つ前記内部電極が形成された複数の前記セラミック素体を積層してセラミック積層体を形成する工程と、
前記セラミック積層体を焼成する工程とを含み、
前記導電部材を形成する材料の融点は、前記内部電極を形成する材料の融点より高く、
前記内部電極を形成する材料の融点は、前記セラミック積層体を焼成する温度より高いことを特徴とする積層型セラミック素子の製造方法。 A method for producing a multilayer ceramic element in which a plurality of ceramic layers are laminated,
Arranging a conductive member in a through hole formed in the ceramic body to be the ceramic layer, and forming an internal electrode on the surface of the ceramic body;
Laminating a plurality of the ceramic bodies on which the conductive members are disposed and the internal electrodes are formed, to form a ceramic laminate;
Firing the ceramic laminate,
The melting point of the material forming the conductive member is higher than the melting point of the material forming the internal electrode,
The method for manufacturing a multilayer ceramic element, wherein a melting point of a material forming the internal electrode is higher than a temperature at which the ceramic multilayer body is fired.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004153793A JP2005340302A (en) | 2004-05-24 | 2004-05-24 | Multilayer ceramic element and its manufacturing process |
US11/131,203 US7279217B2 (en) | 2004-05-24 | 2005-05-18 | Multilayer ceramic device, method for manufacturing the same, and ceramic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004153793A JP2005340302A (en) | 2004-05-24 | 2004-05-24 | Multilayer ceramic element and its manufacturing process |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005340302A true JP2005340302A (en) | 2005-12-08 |
Family
ID=35493553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004153793A Pending JP2005340302A (en) | 2004-05-24 | 2004-05-24 | Multilayer ceramic element and its manufacturing process |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005340302A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007324491A (en) * | 2006-06-03 | 2007-12-13 | Brother Ind Ltd | Multilayer piezoelectric actuator and manufacturing method thereof |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06224560A (en) * | 1993-01-22 | 1994-08-12 | Nippondenso Co Ltd | Ceramic multilayer interconnecting board |
JPH08316542A (en) * | 1995-05-19 | 1996-11-29 | Nippon Cement Co Ltd | Manufacture of laminated piezoelectric actuator |
JPH11252956A (en) * | 1998-03-02 | 1999-09-17 | Star Micronics Co Ltd | Laminated piezoelectric element and ultrasonic motor using the same |
JP2002254634A (en) * | 2001-03-01 | 2002-09-11 | Brother Ind Ltd | Multilayer piezoelectric element |
JP2003201175A (en) * | 2001-10-23 | 2003-07-15 | Murata Mfg Co Ltd | Multilayer type piezoelectric ceramic element and multilayer type piezoelectric electronic part obtained by using the same |
JP2004055554A (en) * | 2003-07-28 | 2004-02-19 | Murata Mfg Co Ltd | Conductive paste and ceramic molded body |
-
2004
- 2004-05-24 JP JP2004153793A patent/JP2005340302A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06224560A (en) * | 1993-01-22 | 1994-08-12 | Nippondenso Co Ltd | Ceramic multilayer interconnecting board |
JPH08316542A (en) * | 1995-05-19 | 1996-11-29 | Nippon Cement Co Ltd | Manufacture of laminated piezoelectric actuator |
JPH11252956A (en) * | 1998-03-02 | 1999-09-17 | Star Micronics Co Ltd | Laminated piezoelectric element and ultrasonic motor using the same |
JP2002254634A (en) * | 2001-03-01 | 2002-09-11 | Brother Ind Ltd | Multilayer piezoelectric element |
JP2003201175A (en) * | 2001-10-23 | 2003-07-15 | Murata Mfg Co Ltd | Multilayer type piezoelectric ceramic element and multilayer type piezoelectric electronic part obtained by using the same |
JP2004055554A (en) * | 2003-07-28 | 2004-02-19 | Murata Mfg Co Ltd | Conductive paste and ceramic molded body |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007324491A (en) * | 2006-06-03 | 2007-12-13 | Brother Ind Ltd | Multilayer piezoelectric actuator and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4358220B2 (en) | Multilayer piezoelectric element | |
JP4843948B2 (en) | Multilayer piezoelectric element | |
JP4220440B2 (en) | Ceramic element | |
JP2008243924A (en) | Laminated type piezoelectric actuator element and laminated type piezoelectric actuator | |
JP4057520B2 (en) | Electronic components | |
JP4358087B2 (en) | Multilayer ceramic element | |
JP4586352B2 (en) | Multilayer piezoelectric element | |
JP2005340302A (en) | Multilayer ceramic element and its manufacturing process | |
JP2004266154A (en) | Stacked piezoelectric element | |
JP2004260110A (en) | Laminated piezoelectric element | |
JP4449797B2 (en) | Electronic components | |
US7279217B2 (en) | Multilayer ceramic device, method for manufacturing the same, and ceramic device | |
JP4283751B2 (en) | Electronic component manufacturing method and electronic component | |
JP5167576B2 (en) | Multilayer piezoelectric element | |
JP5087822B2 (en) | Piezoelectric element | |
JP5076312B2 (en) | Multilayer piezoelectric element | |
JP4529427B2 (en) | Multilayer piezoelectric element | |
JP2007019420A (en) | Stacked piezoelectric element | |
JP5821303B2 (en) | Piezoelectric element and method for manufacturing the same | |
JP4373896B2 (en) | Multilayer ceramic element | |
JP4262147B2 (en) | Electronic component and electronic component fixing method | |
JP4247179B2 (en) | Multilayer ceramic element | |
JP4238226B2 (en) | Multilayer piezoelectric element | |
JP5066785B2 (en) | Piezoelectric element | |
JP5205689B2 (en) | Multilayer piezoelectric element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100930 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110405 |