JP2005322762A - Substrate processing equipment - Google Patents
Substrate processing equipment Download PDFInfo
- Publication number
- JP2005322762A JP2005322762A JP2004139408A JP2004139408A JP2005322762A JP 2005322762 A JP2005322762 A JP 2005322762A JP 2004139408 A JP2004139408 A JP 2004139408A JP 2004139408 A JP2004139408 A JP 2004139408A JP 2005322762 A JP2005322762 A JP 2005322762A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- line
- substrate
- vacuum lock
- atmospheric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims description 61
- 238000012545 processing Methods 0.000 title claims description 55
- 238000012546 transfer Methods 0.000 claims description 57
- 238000000034 method Methods 0.000 abstract description 126
- 230000005856 abnormality Effects 0.000 abstract description 50
- 239000004065 semiconductor Substances 0.000 abstract description 36
- 238000004519 manufacturing process Methods 0.000 abstract description 34
- 238000009826 distribution Methods 0.000 abstract description 13
- 238000005137 deposition process Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 188
- 238000001816 cooling Methods 0.000 description 27
- 230000007850 degeneration Effects 0.000 description 18
- 238000007726 management method Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 208000028659 discharge Diseases 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
【課題】 一つのラインで異常が発生したとき、縮退運転制御においてスループットを低下させず、かつウェハの成膜プロセスの順番が狂わないようにする。
【解決手段】 2ライン構成のインライン型半導体製造装置は、プロセスチャンバPM1→バキュームロックチャンバVL1→大気ローダLM→ロードポートLP1のチャンネルと、プロセスチャンバPM2→バキュームロックチャンバVL2→大気ローダLM→ロードポートLP1のチャンネルとで振り分け運用を行う。このため、何れかのラインで故障が発生した場合は遅滞なく正常なラインへウェハのプロセス処理を切替えることができる。例えば、バキュームロックチャンバVL1で故障が発生した場合は、その系統のウェハをキャリアに戻す処理を止め、大気ロボットから直接バキュームロックチャンバVL2のバッファスロットへウェハを搬送する。よってスループットは低下せずウェハの滞留も少ない。【選択図】 図3PROBLEM TO BE SOLVED: To prevent a throughput from being lowered in a degenerate operation control when an abnormality occurs in one line, and to prevent a wafer deposition process from being out of order.
A two-line in-line type semiconductor manufacturing apparatus includes a process chamber PM1, a vacuum lock chamber VL1, an atmospheric loader LM, a load port LP1, and a process chamber PM2, a vacuum lock chamber VL2, an atmospheric loader LM, and a load port. The distribution operation is performed with the LP1 channel. For this reason, if a failure occurs in any of the lines, the wafer process can be switched to a normal line without delay. For example, when a failure occurs in the vacuum lock chamber VL1, the process of returning the wafer of that system to the carrier is stopped, and the wafer is directly transferred from the atmospheric robot to the buffer slot of the vacuum lock chamber VL2. Therefore, the throughput is not lowered and the wafer stays little. [Selection] Figure 3
Description
本発明は、一つの装置内で一連のプロセス処理を行うインライン型の基板処理装置に関し、特に、同一のプロセス処理を行うとき、現用ラインで異常が発生した場合にそのラインへの搬入を停止して正常なラインでプロセス処理を継続させる縮退運用制御を行う基板処理装置に関するものである。 The present invention relates to an inline-type substrate processing apparatus that performs a series of process processes in one apparatus, and in particular, when performing the same process process, when an abnormality occurs in the current line, the carrying-in to the line is stopped. The present invention relates to a substrate processing apparatus that performs degenerate operation control for continuing process processing on a normal line.
従来より、2ライン構成によるインライン型の半導体製造装置は、一つの大気搬送ロボットを用いて2つのラインに振り分けてウェハを運んでいる。そのため、大気搬送ロボットがウェハ(半導体基板)を保持している状態で、これから搬入しようとするラインで異常が発生した場合はそのラインへの搬入を止めて正常なラインで処理を継続する縮退運用制御が行われている。このような縮退運用制御を行う場合にはラインの変更によってウェハの成膜などのプロセスの順番が狂わないようにする必要がある。そのため、それぞれの異常検知モードごとに適切なウェハ搬送制御を行って搬送プロセスの整合性をとっている。 2. Description of the Related Art Conventionally, an inline type semiconductor manufacturing apparatus having a two-line configuration distributes wafers to two lines using a single atmospheric transfer robot. For this reason, if an abnormality occurs in the line to be carried in while the atmospheric transfer robot is holding the wafer (semiconductor substrate), the degeneration operation will stop the carry-in to the line and continue processing on the normal line. Control is taking place. When such degenerate operation control is performed, it is necessary to prevent the order of processes such as wafer deposition from being out of order by changing the line. For this reason, appropriate wafer transfer control is performed for each abnormality detection mode to ensure transfer process consistency.
第1の異常検知モードである、大気搬送ロボットにウェハがあるときに搬送しようとしているバキュームロックチャンバの異常を検知した場合は、大気搬送ロボットのウェハをロードポート上のキャリアに一旦戻し、再度、正常なラインで処理するウェハとして制御をやり直している。 In the first abnormality detection mode, when an abnormality is detected in the vacuum lock chamber to be transferred when the wafer is in the atmospheric transfer robot, the wafer of the atmospheric transfer robot is temporarily returned to the carrier on the load port, and again, Control is redone as a wafer to be processed on a normal line.
また、第2の異常検知モードである、大気搬送ロボットにウェハがあるときにプロセスチャンバの異常を検知した場合は、次の2つのうちの何れかの方法によって搬送プロセスの整合性をとっている。1つ目の方法は、第1の異常検知モードである大気搬送ロボットにウェハがあるときに搬送しようとしているバキュームロックチャンバの異常を検知した場合と同様に、大気搬送ロボットのウェハをキャリアに一旦戻し、再度、正常なラインで処理するウェハとして制御をやり直す。2つ目の方法は、大気搬送ロボット上のウェハをバキュームロックチャンバのバッファスロットまで搬送して放置し、次の未処理ウェハをキャリアから取り出して正常なラインでプロセス処理の運転を継続する。 Further, in the second abnormality detection mode, when an abnormality in the process chamber is detected when a wafer is present in the atmospheric transfer robot, consistency of the transfer process is taken by one of the following two methods. . In the first method, as in the case of detecting an abnormality in the vacuum lock chamber to be transferred when there is a wafer in the atmospheric transfer robot in the first abnormality detection mode, the wafer of the atmospheric transfer robot is temporarily loaded into the carrier. Then, control is performed again as a wafer to be processed on a normal line. In the second method, the wafer on the atmospheric transfer robot is transferred to the buffer slot of the vacuum lock chamber and left to stand, the next unprocessed wafer is taken out of the carrier, and the process processing operation is continued on a normal line.
さらに、第3の異常検知モードである、ウェハ交換処理終了後であって真空引き処理前にプロセスチャンバの異常を検知した場合は、バキュームロックチャンバのバッファスロットにあるウェハを放置し、次の未処理ウェハをキャリアから取り出して正常なラインでプロセス処理の運転を継続する。 In addition, when a process chamber abnormality is detected after the wafer exchange process is completed and before the evacuation process in the third abnormality detection mode, the wafer in the buffer slot of the vacuum lock chamber is left unattended, and the next The processing wafer is taken out from the carrier, and the process processing operation is continued on a normal line.
しかしながら、前記の第1の異常検知モードである、大気搬送ロボットにウェハがあるときに搬送しようとしているバキュームロックチャンバの異常を検知した場合は、大気搬送ロボットのウェハを一旦キャリアに戻すためにスループット(処理能力)が低下してしまい、プロセスにおいて単位時間当たりに成膜できるウェハの処理枚数が少なくなってしまう。 However, when an abnormality is detected in the vacuum lock chamber that is to be transferred when the wafer is present in the atmospheric transfer robot, which is the first abnormality detection mode, the throughput for temporarily returning the wafer of the atmospheric transfer robot to the carrier. (Processing capacity) decreases, and the number of processed wafers that can be formed per unit time in the process decreases.
また、前記の第2の異常検知モードである、大気搬送ロボットにウェハがあるときにプロセスチャンバの異常を検知した場合は、大気搬送ロボットのウェハを一旦キャリアに戻すため、スループット(処理能力)が下がってしまうと共にバキュームロックチャンバのクーリングステージとバッファスロットにウェハが滞留してしまう。さらに、前記の第3の異常検知モードである、ウェハ交換処理終了後であって真空引き処理前にプロセスチャンバの異常を検知した場合は、バキュームロックチャンバのバッファスロットにウェハが滞留してしまう。 Further, in the second abnormality detection mode, when an abnormality in the process chamber is detected when a wafer is present in the atmospheric transfer robot, the wafer of the atmospheric transfer robot is temporarily returned to the carrier. At the same time, the wafer stays in the cooling stage and the buffer slot of the vacuum lock chamber. Further, when an abnormality in the process chamber is detected after the wafer replacement process, which is the third abnormality detection mode, but before the vacuuming process, the wafer stays in the buffer slot of the vacuum lock chamber.
本発明は、以上のような問題点に鑑みてなされたものであり、2ライン構成で同一プロセスを行う場合の振り分け運転制御において、一つのラインで異常が発生した場合でも、スループットを低下させることなくウェハの成膜プロセスの順番が狂わないような縮退運用制御を実行できる基板処理装置を提供することを目的とする。 The present invention has been made in view of the above-described problems. In the distribution operation control in the case where the same process is performed with a two-line configuration, the throughput is reduced even when an abnormality occurs in one line. Another object of the present invention is to provide a substrate processing apparatus capable of performing degenerate operation control so that the order of wafer film forming processes is not changed.
上述した課題を解決するため、本発明に係る基板処理装置は、基板に対して所定の処理を施す複数の処理モジュールと、基板を収納したカセットを導入する少なくとも一つの導入ポートと、基板の位置を調整する基板位置調整機構と、基板位置調整機構を介して導入ポートから処理モジュール毎に基板の搬送を行う搬送装置と、処理モジュールの各々に対応して基板の位置を個別に設定するように制御を行う制御部とを備えることを特徴とする。 In order to solve the above-described problems, a substrate processing apparatus according to the present invention includes a plurality of processing modules for performing predetermined processing on a substrate, at least one introduction port for introducing a cassette storing the substrate, and a position of the substrate. A substrate position adjusting mechanism that adjusts the position of the substrate, a transfer device that transfers the substrate for each processing module from the introduction port via the substrate position adjusting mechanism, and a position of the substrate corresponding to each of the processing modules And a control unit that performs control.
なお、処理モジュールとは、基板に対して所定の処理を施す処理室(プロセスチャンバPM)と、基板を載置する複数の載置部(バッファスロットLS及びクーリングステージCS)を備えた予備室(バキュームロックチャンバVL)とを有するモジュールである。また、導入ポートとは外部キャリアとの間で基板の受け渡しを行うロードポートLPである。さらに、基板位置調整機構とは大気ローダLMの内部にあって基板のアライメントを行うアライナAUである。この位置調整機構は、各モジュール毎に個別に基板の位置を設定できるようにしておくのが好ましい。また、搬送装置とは基板の搬送を行う大気搬送ロボットや真空ロボットハンドラTHなどである。さらに、制御部とは振り分け制御によってウェハの成膜プロセスの順番が狂わないように縮退運用制御を行う制御用コントローラである。このような、構成によって、複数のラインのうち何れかのラインで異常が発生した場合でも、スループット(処理能力)を低下させることなく、かつ、未処理の基板が載置部(バッファスロットLS及びクーリングステージCS)に滞留することなく、プロセス処理中の基板に対して適正に縮退運用制御を行うことができる。 The processing module refers to a processing chamber (process chamber PM) that performs a predetermined process on a substrate, and a spare chamber (a buffer chamber LS and a cooling stage CS) that includes a plurality of mounting portions (buffer slots LS and cooling stage CS). Vacuum lock chamber VL). The introduction port is a load port LP that transfers a substrate to and from an external carrier. Furthermore, the substrate position adjusting mechanism is an aligner AU that is inside the atmospheric loader LM and performs alignment of the substrate. It is preferable that the position adjusting mechanism is configured so that the position of the substrate can be individually set for each module. The transfer device is an atmospheric transfer robot or a vacuum robot handler TH that transfers a substrate. Furthermore, the control unit is a control controller that performs degenerate operation control so that the order of the wafer film forming process is not changed by distribution control. With such a configuration, even if an abnormality occurs in any one of the plurality of lines, an unprocessed substrate can be placed on the placement unit (buffer slot LS and buffer slot LS) without reducing the throughput (processing capability). Without staying in the cooling stage CS), it is possible to appropriately perform degenerate operation control on the substrate being processed.
また、本発明に係る基板処理装置は次のように構成することもできる。すなわち、基板に対して所定の処理を施す複数の処理モジュールと、基板を収納したカセットを導入する少なくとも一つの導入ポートと、基板の位置を調整する基板位置調整機構と、基板位置調整機構を介して導入ポートから処理モジュール毎に基板の搬送を行う搬送装置と、複数の載置部のいずれか一つに処理済の基板が載置されると、導入ポート上のカセットから基板が搬送されるように制御を行う制御部とを備える基板処理装置とすることもできる。 The substrate processing apparatus according to the present invention can also be configured as follows. That is, a plurality of processing modules that perform predetermined processing on a substrate, at least one introduction port that introduces a cassette containing a substrate, a substrate position adjustment mechanism that adjusts the position of the substrate, and a substrate position adjustment mechanism When a processed substrate is placed on any one of a plurality of placement units and a transfer device that transfers the substrate from the introduction port to each processing module, the substrate is transferred from the cassette on the introduction port. Thus, a substrate processing apparatus including a control unit that performs control can be provided.
また、制御部は、搬送装置上の基板の搬送先に異常を検知した場合は、一度、基板位置調整機構に基板を搬送するように制御してもよい。さらに、制御部は、搬送装置上の基板の搬送先に異常を検知し、かつ、搬送先である載置部に処理済基板が載置されている場合は、搬送装置上の基板と処理済の基板とを交換処理するように制御してもよい。また、制御部は、基板の交換処理を行った直後で未だ予備室が真空引きされていない状態のときに、基板の搬送先の障害を検知した場合は、載置部上の基板を搬送装置が保持して基板調整機構に搬送するように制御してもよい。なお、処理モジュールは基板に対して同一のプロセス処理を行うものとする。 In addition, when an abnormality is detected in the transport destination of the substrate on the transport device, the control unit may control to transport the substrate to the substrate position adjusting mechanism once. Furthermore, the control unit detects an abnormality in the transport destination of the substrate on the transport device, and if the processed substrate is placed on the placement portion that is the transport destination, the control portion is processed with the substrate on the transport device. It may be controlled to exchange the substrate. In addition, when the controller detects a failure in the transport destination of the substrate immediately after the substrate replacement process and the preliminary chamber is not yet evacuated, the control unit transfers the substrate on the placement unit to the transport device. May be controlled to be held and conveyed to the substrate adjustment mechanism. Note that the processing module performs the same process on the substrate.
なお、基板の交換処理は、載置部に処理済ウェハを搬送した時点で、次に同じ処理室で処理する予定の未処理ウェハをカセットからアライナヘ搬送し始め、このウェハを載置部に搬送した後に処理済ウェハをカセットの該当するスロットへ搬入するような処理を行っている。 In the substrate replacement process, when the processed wafer is transferred to the mounting section, the next unprocessed wafer to be processed in the same processing chamber starts to be transferred from the cassette to the aligner, and this wafer is transferred to the mounting section. After that, processing is carried out such that the processed wafer is carried into the corresponding slot of the cassette.
本発明の基板処理装置によれば、複数ライン(例えば、2ライン)構成のインライン型の基板処理装置において縮退運用制御を実施することにより、1ラインに異常が発生した場合にスループットの低下を防ぐことができる。また、異常の発生によって、従来の基板処理装置による縮退運用制御では未処理のウェハがスロットに滞留してしまったが、本発明の縮退運用制御では処理済ウェハの回収と未処理ウェハの処理の継続によって、基板処理装置のスロット内に滞留するウェハの枚数を減らすことができる。これによって、基板のプロセス処理の効率を向上させることができる。 According to the substrate processing apparatus of the present invention, by performing degenerate operation control in an inline type substrate processing apparatus having a plurality of lines (for example, two lines), it is possible to prevent a decrease in throughput when an abnormality occurs in one line. be able to. In addition, due to the occurrence of an abnormality, unprocessed wafers remain in the slot in the degenerate operation control by the conventional substrate processing apparatus, but in the degenerate operation control of the present invention, the processing of the processed wafer and the processing of the unprocessed wafer are performed. By continuing, the number of wafers staying in the slot of the substrate processing apparatus can be reduced. Thereby, the efficiency of the substrate processing can be improved.
以下、図面を参照しながら、本発明の半導体製造装置における縮退運用制御の実施の形態について説明するが、理解を容易にするために従来技術と本発明の技術とを対比しながら説明する。 Hereinafter, an embodiment of the degeneration operation control in the semiconductor manufacturing apparatus of the present invention will be described with reference to the drawings. For ease of understanding, the conventional technique and the technique of the present invention will be compared.
図1は、本発明の実施の形態に係るインライン型半導体製造装置の概略的な構成図である。図1に示す半導体製造装置1は、2ライン構成による振り分け運用制御により、一つのラインで異常が発生したときにそのラインへのウェハの搬送を止め、遅滞なく正常なラインでウェハのプロセス処理を継続させるような縮退運用制御を行っている。つまり、図1の構成では、ウェハ搬送用ロボットやプロセスチャンバが複数台、及びキャリア受け渡し用のロードロック室が2式接続された並列冗長の構成となっている。
FIG. 1 is a schematic configuration diagram of an inline-type semiconductor manufacturing apparatus according to an embodiment of the present invention. The
図1において、インライン型の半導体製造装置1は2チャンネルで構成されており、基本的には次のような機能をもつ複数のモジュールによって構成されている。つまり、半導体製造装置1は、プロセスチャンバPM1,PM2、バキュームロックチャンバVL1,VL2、大気ローダLM、及びロードポートLP1,LP2によって構成されている。また、プロセスチャンバPM1,PM2とバキュームロックチャンバVL1,VL2との間には、それぞれ、ゲートバルブPGV1,PGV2が設けられ、バキュームロックチャンバVL1,VL2には、それぞれ、真空ロボットハンドラTH1,TH2と上段にバッファスロットLSを備え下段にクーリングステージCSを備える多段型のスロットとが設けられている。さらに、大気ローダLMには、アライナAUとローダハンドラLHが内蔵されている。また、バキュームロックチャンバVL1,VL2と大気ローダLMとの間にはローダドアLD1,LD2が設けられている。
In FIG. 1, an in-line type
各モジュールの機能をさらに詳しく説明する。プロセスチャンバPM1,PM2は、CVD(Chemical Vapour Deposition)などの化学処理反応によってウェハに成膜処理を施し、そのウェハに付加価値を与える機能を有している。さらに、ガスの導入や排気処理、炉内の温度制御、及びプラズマ放電処理などそれぞれの成膜方式に合わせた機能も有している。 The function of each module will be described in more detail. The process chambers PM1 and PM2 have a function of performing film formation processing on a wafer by a chemical processing reaction such as CVD (Chemical Vapor Deposition) and adding value to the wafer. Furthermore, it has functions according to the respective film forming methods such as gas introduction and exhaust treatment, furnace temperature control, and plasma discharge treatment.
バキュームロックチャンバVL1,VL2は、真空/大気圧のチャンバ内圧力を制御することができ、プロセスチャンバPM1,PM2ヘウェハを搬入搬出するためのロボットを装備している。さらに、バキュームロックチャンバVL1,VL2は、ウェハを保持することができる多段型のスロットを内部に備えている。例えば、2段型のスロットの場合は、上段でウェハを保持するためのバッファスロットLSと下段でウェハをクーリングするためのクーリングステージCSとを備えている。 The vacuum lock chambers VL1 and VL2 can control the vacuum / atmospheric pressure in the chamber, and are equipped with a robot for loading / unloading wafers to / from the process chambers PM1 and PM2. Further, the vacuum lock chambers VL1 and VL2 are internally provided with multistage slots that can hold wafers. For example, in the case of a two-stage slot, a buffer slot LS for holding the wafer in the upper stage and a cooling stage CS for cooling the wafer in the lower stage are provided.
大気ローダLMは、各ロードロックチャンバ(つまり、バキュームロックチャンバVL1,VL2)へウェハを搬入搬出することができるロボットを装備している。また、搬送時のウェハずれを補正してウェハのノッチ(ウェハの方向を決める切れ込み)を一定方向に合わせるためのアライナAUの機構を内蔵している。さらに、大気ローダLMは、ロードポートLP1,LP2との間でウェハの搬入搬出を行うローダハンドラLHを備えている。 The atmospheric loader LM is equipped with a robot that can carry wafers into and out of the load lock chambers (that is, vacuum lock chambers VL1 and VL2). In addition, an aligner AU mechanism for correcting wafer misalignment during conveyance and aligning the notch of the wafer (a notch for determining the wafer direction) in a fixed direction is incorporated. Further, the atmospheric loader LM includes a loader handler LH that carries in and out the wafers with the load ports LP1 and LP2.
ロードポートLP1,LP2は、半導体製造装置1の外部との間でウェハを複数枚保持できるキャリアを受け渡しすることができる機能を備えている。また、ロードポートLP1,LP2は、それぞれ、複数のロードポートを接続することができる。さらに、キヤリアIDをリード/ライトすることもできる。
The load ports LP1 and LP2 have a function capable of delivering a carrier capable of holding a plurality of wafers with the outside of the
図1に示すような半導体製造装置1の構成において、プロセスチャンバPM1の一式とバキュームロックチャンバVL1の一式を対にし、プロセスチャンバPM2の一式とバキュームロックチャンバVL2の一式を別の対にして、複数ラインを大気ローダLMに接続する。図1の半導体製造装置1の構成では2ラインとなっているが、さらに多くのラインで構成してもよい。このような複数ラインによって構成されたインライン型の半導体製造装置1の縮退運用制御方式において、振り分け運用制御を行うことによって、一つのラインで異常が発生したときに他のラインに切替える縮退運用制御を行うことが可能となる。
In the configuration of the
また、図1に示す半導体製造装置1には制御用コントローラ(図示せず)が接続されており、その制御用コントローラは搬送制御やプロセス制御などを実行する手段を有している。図2は、図1に示す半導体製造装置を制御するための制御用コントローラの構成を示すブロック図である。
Further, a control controller (not shown) is connected to the
図2において、制御用コントローラ11は、操作部12と統括制御コントローラ13とPMC(1)l4及びPCM(2)15がLAN回線16で接続されている。また、統括制御コントローラ13にはVLロボットコントローラ13a、大気ロボットコントローラ13b、MFC13cなどが接続されている。さらに、PMC(1)l4には、MFC14a、APC14b、温度調節器14c、バルブI/O14dなどが接続されている。なお、MFC14aはガスの流量を制御するためのマスフローコントローラであり、APC14bはプロセスチャンバPM内の圧力を制御するためのオートプレッシャコントローラである。また、温度調節器14cはプロセスチャンバ内の温度の制御を行うものであり、バルブI/O14dはガスや排気用のバルブのON/OFFを制御するための入出力ポートである。また、PMC(2)l5も同様な構成となっている。
In FIG. 2, the
操作部12は、システム制御コマンドの指示、モニタ表示、ロギングデータ、アラーム解析、及びパラメータ編集などの画面を表示する機能を有している。また、統括制御コントローラ13は、システム全体の運用制御、VLロボットコントローラ13aの制御、大気ロボットコントローラ13bの制御、MFC13cやバルブやポンプなどを制御するVL排気系制御を行う。
The
次に、図2に示す制御用コントローラ11の運用例について説明する。操作部12からのコマンド指示を受けた統括制御コントローラ13は、ウェハ搬送指示を大気ロボットコントローラ13bに指示する。該当するウェハがキャリアからバキュームロックチャンバVLのバッファスロットLSへ搬送されてから、バキュームロックチャンバVLの排気制御(つまり、ポンプやバルブの制御)を実施する。そして、バキュームロックチャンバVLが所定の負圧力に達したところでウェハを該当するPMC(つまり、PMC(1)14またはPMC(2)15)へ搬送することをVLロボットコントローラ13aに指示する。次に、搬送が完了してゲートバルブPGVを閉じたところで、該当するPMC(つまり、PMC(1)14またはPMC(2)15)に対して、ウェハに付加価値を与えるための制御パラメータであるプロセスレシピの実行指示を行う。
Next, an operation example of the
次に、振り分け運用制御を行うことによって、一つのラインで異常が発生した場合に他のラインへ切替える縮退運用制御を実行する動作について、従来技術と対比しながら本発明の実施の形態を説明する。 Next, an embodiment of the present invention will be described with respect to the operation of executing the degenerate operation control for switching to another line when an abnormality occurs in one line by performing the distribution operation control, in comparison with the prior art. .
図3は、2ラインのインライン型半導体製造装置における振り分け運用制御を示す概念図である。2ライン構成のインライン型半導体製造装置によって同一膜種のウェハについて同一のプロセス処理を行う場合は、振り分け運転制御を行うことにより、一つのラインで異常が発生した場合は他のラインへ切替えるための縮退運用制御を行うことができる。 FIG. 3 is a conceptual diagram showing distribution operation control in a two-line inline semiconductor manufacturing apparatus. When performing the same process for wafers of the same film type using an inline type semiconductor manufacturing apparatus having a two-line configuration, by performing sort operation control, if an abnormality occurs in one line, it is possible to switch to another line. Degenerate operation control can be performed.
つまり、図3に示すように、2ライン構成のインライン型半導体製造装置は、プロセスチャンバPM1→バキュームロックチャンバVL1→大気ローダLM→ロードポートLP1のチャンネルと、プロセスチャンバPM2→バキュームロックチャンバVL2→大気ローダLM→ロードポートLP1のチャンネルとで振り分け運用ができるようになっている。このため、2ラインのうち、何れかのラインで故障が発生した場合は遅滞なく正常なラインへ切替えることができる。 That is, as shown in FIG. 3, the in-line type semiconductor manufacturing apparatus having a two-line configuration includes the process chamber PM1, the vacuum lock chamber VL1, the atmospheric loader LM, the load port LP1, and the process chamber PM2, the vacuum lock chamber VL2, and the atmospheric air. The distribution operation can be performed between the loader LM and the channel of the load port LP1. For this reason, when a failure occurs in any one of the two lines, the line can be switched to a normal line without delay.
図4は、半導体製造装置のチャンバ内でウェハを交換する手順を示す概念図である。まず、ステップS1において、処理指定ウェハがある場合は、バキュームロックチャンバVL1内の下段にあるクーリングステージCSのスロットに処理済のウェハを搬送した時点で、大気ローダLMのアライナAUへのウェハの搬送を開姶する。次に、ステップS2において、排気とクーリングの処理が完了した時点で、ゲートバルブPVGが開いた後に該当するバキュームロックチャンバVL1のバッファスロットLSヘウェハを搬入する。さらに、ステップS3で、クーリングステージCSのウェハを該当するロードポートLP1の該当スロットへ搬出する。 FIG. 4 is a conceptual diagram showing a procedure for exchanging a wafer in a chamber of a semiconductor manufacturing apparatus. First, if there is a processing designated wafer in step S1, the wafer is transferred to the aligner AU of the atmospheric loader LM when the processed wafer is transferred to the cooling stage CS slot in the lower stage of the vacuum lock chamber VL1. To open. Next, in step S2, when the exhaust and cooling processes are completed, the wafer is loaded into the buffer slot LS of the corresponding vacuum lock chamber VL1 after the gate valve PVG is opened. Further, in step S3, the wafer of the cooling stage CS is carried out to the corresponding slot of the corresponding load port LP1.
図5は、従来から行われているプロセス処理の運用タイムチャートである。図5において、2ライン構成のインライン型半導体製造装置では、ライン1におけるウェハ1のプロセス工程でバキュームロックチャンバVL1の真空引き処理が行われているとき、振り分け運用制御によってライン2でもウェハ2のプロセス工程が開始される。同様にして、ライン2におけるウェハ2のプロセス工程でバキュームロックチャンバVL2の真空引き処理が行われているとき、振り分け運用制御によってライン1でもウェハ3のプロセス工程が開始される。
FIG. 5 is an operation time chart of a conventional process process. In FIG. 5, in the in-line type semiconductor manufacturing apparatus having a two-line configuration, when the vacuum lock chamber VL1 is evacuated in the process step of the
また、ライン1でウェハ3のプロセス処理中にウェハ交換処理を行うときは、ウェハ3をローダローラLHからバッファスロットLSへ搬送した後に、そのウェハ3はクーリングステージCSからロードポートLP1へ搬送される。つまり、ライン1の大気搬送ロボットのウェハ3を一旦ロードポートLP1上のキヤリアに戻し、再度、正常なライン1で処理するウェハ3としてプロセス制御をやり直している。このように、ライン1の大気搬送ロボットのウェハ1を一旦ロードポートLP1上のキャリアに戻すために、スループットが低下して単位時間当たりに成膜可能なウェハ枚数が少なくなってしまう。ウェハ4、ウェハ5、及びウェハ6についても、プロセス処理中にウェハの交換処理を行うときは、それぞれのウェハを一旦ロードポートLP上のキャリアに戻すためにスループットが低下してしまう。さらには、バキュームロックチャンバVLのクーリングステージCSやバッファスロットLSにウェハが滞留してしまう。
When the wafer exchange process is performed during the process of the
そこで、本発明によるインライン型半導体製造装置の縮退運用制御では、2ラインの構成において、スループットの低下及びウェハの滞留をなくすために次のような制御を行っている。まず、プロセスチャンバPMで異常が発生したラインのクーリングステージCS上の処理済みウェハをキャリアに戻す。次に、大気搬送ロボット及バッファスロットLS上にある未処理ウェハをキャリアに戻すことなく正常なラインへ搬入する。特に、各モジュール毎に基板の位置を個別に設定するアライナAUを備える場合、アライナAUに戻した後、正常なラインに搬入するのが好ましい。 Therefore, in the degenerate operation control of the in-line type semiconductor manufacturing apparatus according to the present invention, the following control is performed in a two-line configuration in order to eliminate throughput reduction and wafer retention. First, the processed wafer on the cooling stage CS of the line where the abnormality has occurred in the process chamber PM is returned to the carrier. Next, the unprocessed wafer on the atmospheric transfer robot and the buffer slot LS is loaded into a normal line without returning to the carrier. In particular, when an aligner AU for individually setting the position of the substrate is provided for each module, it is preferable that the module is returned to the aligner AU and then carried into a normal line.
以下、本発明によるインライン型半導体製造装置の縮退運用制御の具体的な動作について説明する。図6は、本発明の半導体製造装置におけるウェハ情報管理テーブルの一例を示す図であって、(a)はクーリングステージCS−ロードポートLP間の搬送正常終了時におけるライン1の情報テーブル、(b)はクーリングステージCS−ロードポートLP間の搬送正常終了時におけるライン2の情報テーブル、(c)はライン1の異常発生時に未処理ウェハをローダハンドラLHまで運ぶときのライン1の情報テーブル、(d)は異常発生したライン1の情報をコピーしたライン2の情報テーブルを示している。
The specific operation of the degenerate operation control of the inline semiconductor manufacturing apparatus according to the present invention will be described below. FIG. 6 is a view showing an example of a wafer information management table in the semiconductor manufacturing apparatus of the present invention, where (a) is an information table of
図6(a)、(b)に示すように、ウェハがキャリアから出て行くタイミングにおいて、各種のウェハ情報は順次ウェハ情報管理テーブルに登録される。このようなウェハ情報をウェハ情報管理テーブルに登録して行くことにより、プロセス処理の対象ウェハは何れのラインで処理されるべきかということや、現在のウェハが何れのプロセス工程の位置で処理されているかということを容易に知ることができる。 As shown in FIGS. 6A and 6B, at the timing when the wafer leaves the carrier, various types of wafer information are sequentially registered in the wafer information management table. By registering such wafer information in the wafer information management table, the process target wafer should be processed in which line, and the current wafer is processed in which process step. You can easily know if you are.
また、図6(c)、(d)に示すように、ウェハ情報は、ウェハの搬送が終了する毎に対象モジュールのウェハ情報管理テーブルに移される。例えば、ライン1のウェハの搬送が終了すると、ライン1のウェハ情報管理テーブルのウェハ情報はライン1のウェハ情報管理テーブルに移される。そして、ライン1のウェハ情報管理テーブルのウェハ情報は、クーリングステージCS−ロードポートLP間の搬送が正常に終了した時点でクリアされる。また、縮退運転制御を行う場合は、異常が発生したライン(例えば、ライン1)の未処理ウェハをローダハンドLHまで運び、ローダハンドLH情報を正常ライン(例えば、ライン2)のウェハ情報管理テーブルにコピーすることによって正常ライン(ライン2)でのプロセス処理の継続が実現される。
Also, as shown in FIGS. 6C and 6D, the wafer information is moved to the wafer information management table of the target module every time the transfer of the wafer is completed. For example, when the transfer of the wafer on
次に、本発明の半導体製造装置における縮退運用制御の流れをタイムチャートを用いて説明する。図7は、本発明の半導体製造装置における縮退運用制御のタイムチャートその1である。つまり、このタイムチャートは、大気搬送ロボットにウェハがあるときに、搬送しようとしているバキュームロックチャンバVLに異常が発生した場合の縮退運用制御のタイムチャートである。
Next, the flow of degenerate operation control in the semiconductor manufacturing apparatus of the present invention will be described using a time chart. FIG. 7 is a time chart of
図7において、大気搬送ロボットにウェハがあるときに搬送しようとしているバキュームロックチャンバVLの異常を検知した場合は、ウェハを一旦キャリアに戻す処理を止め、大気ロボットから直接正常ラインのバッファスロットLSにウェハを搬送する。このようにウェハをキャリアに戻さないでプロセス処理を行うためにスループットが低下することはない。以下、図7のタイムチャートにしたがって縮退運用制御の流れを詳細に説明する。 In FIG. 7, when an abnormality is detected in the vacuum lock chamber VL that is about to be transferred when the wafer is present in the atmospheric transfer robot, the process of returning the wafer to the carrier is stopped and the atmospheric robot directly enters the normal line buffer slot LS. Transport the wafer. In this way, the throughput is not reduced because the process is performed without returning the wafer to the carrier. Hereinafter, the flow of the degenerate operation control will be described in detail according to the time chart of FIG.
まず、ライン1において、バキュームロックチャンバVL1の大気開放処理開始と同時に、ウェハ1をロードポートLP1から大気ローダLMのアライナAUに搬送してアライメントを行う。その後、ウェハ1をアライナAUからローダハンドラLHへ搬送し、バキュームロックチャンバVL1が大気状態になったら、ローダドアLD1を開放した後にそのウェハ1をローダハンドラLHからバッファスロットLSへ搬送する。次に、ローダドアLD1を閉めた後にバキュームロックチャンバVL1内の真空引きを行う。
First, in
このとき、つまり、ライン1のバキュームロックチャンバVL1内の真空引きのときに、振り分け運用制御によって、ライン2のウェハ2についてもプロセス処理が開始される。なお、ライン1については、引き続きバッファスロットLSからプロセスチャンバPM1へのウェハ1の搬送が継続され、プロセスチャンバPM1においてウェハ1の成膜プロセスが実行される。
At this time, that is, at the time of evacuation in the vacuum lock chamber VL1 of the
また、ライン2におけるウェハ2のプロセス処理も前述のライン1と同様の工程で行われ、ライン2におけるバキュームロックチャンバVL2内の真空引きのときに、振り分け運用制御によって、ライン1におけるウェハ3のプロセス処理が開始される。そして、ライン1は、ウェハ3をロードポートLP1から大気ローダLMのアライナAUに搬送してアライメントを行い、その後、ウェハ1をアライナAUからローダハンドラLHへ搬送する。
Further, the process of the
このようなプロセス工程の途中でライン1のバキュームロックチャンバVL1に異常が発生すると、大気搬送ロボットでウェハ3を保持し、ウェハ3のウェハ情報(つまり、図6(c)のライン1情報テーブル)が正常ラインであるライン2のテーブルヘ移動される。すなわち、図6のウェハ情報管理テーブルに示すように、図6(c)のライン1情報テーブルは図6(d)のライン2情報テーブルにコピーされ、ライン2においてウェハ3の縮退制御が開始される。このときのウェハ3の縮退制御では、ウェハ3はローダハンドラLHに保持されてキャリアに戻すことは行わない。このためスループットの低下は発生しない。
If an abnormality occurs in the vacuum lock chamber VL1 in the
そして、ライン2においては、アライナAUにウェハ3を搬送し、再びウェハ3のアライメント(ウェハノッチ合わせと位置補正処理)が実行される。さらに、アライナAUから大気搬送ロボットヘウェハ3を搬送する。なお、使用する大気搬送ロボットによっては再度のアライメントを行わなくてよいものもある。その場合は、前記のアライナAUによるアライメント処理及びアライナAUから大気搬送ロボットヘのウェハ3の搬送処理は省略される。なお、図7のタイムチャートでは再度のアライメントを行わない状態を示している。
In
次に、正常ラインであるライン2のバキュームロックチャンバVL2が大気状態になるのを待ち、バキュームロックチャンバVL2が大気状態になったらローダドアLD2を開け、縮退制御用のウェハ3をローダハンドラLHからバッファスロットLSへ搬送する。さらに、ウェハ3がクーリングステージCSからロードポートLP2に搬送された後にローダドアLD2が閉められる。そして、縮退制御用のウェハ3は、バキュームロックチャンバVL2が真空引きされてから、プロセスチャンバPM2からクーリングステージCSへ搬送され、さらにバッファスロットLSからプロセスチャンバPM2へ搬送されてプロセス処理が実行される。
Next, it waits for the vacuum lock chamber VL2 of the
一方、縮退制御用のウェハ3の処理工程においてローダドアLD2が閉められたとき、次の未処理ウェハであるウェハ4については、バキュームロックチャンバVL2の大気開放処理を開始すると同時にライン2でプロセス処理が実行される。ウェハ4は、ライン2においてロードポートLP2から大気ローダLMのアライナAUに搬送してアライメントを行い、その後、ウェハ4をアライナAUからローダハンドラLHへ搬送する。そして、バキュームロックチャンバVL2が大気状態になったら、ローダドアLD2を開け、ウェハ4はローダハンドラLHからバッファスロットLSへ搬送され、さらに、クーリングステージCSからロードポートLP2に搬送される。そして、ローダドアLD2が閉められた後にバキュームロックチャンバVL2が真空引きされてから、プロセスチャンバPM2からクーリングステージCSへ搬送され、さらにバッファスロットLSからプロセスチャンバPM2へ搬送されてプロセス処理が実行される。
On the other hand, when the loader door LD2 is closed in the processing step of the
図8は、本発明の半導体製造装置における縮退運用制御のタイムチャートその2である。つまり、このタイムチャートは、大気搬送ロボットにウェハがあるときにプロセスチャンバに異常を検知した場合の縮退運用制御のタイムチャートである。 FIG. 8 is a second time chart of the degenerate operation control in the semiconductor manufacturing apparatus of the present invention. That is, this time chart is a time chart of the degenerate operation control when an abnormality is detected in the process chamber when the atmospheric transfer robot has a wafer.
大気搬送ロボットにウェハがあるときにプロセスチャンバに異常が発生した場合は、異常が発生したバキュームロックチャンバのウェハの交換処理を行った後、交換処理でバッファスロットに運んだウェハを再度大気搬送ロボットで取り戻し、そこから正常ラインのバッファスロットへウェハを搬送する。そのため、スループットが低下することはないし、バッファスロットやクーリングステージにウェハが停留することもなくなる。 If an abnormality occurs in the process chamber when there is a wafer in the atmospheric transfer robot, after replacing the wafer in the vacuum lock chamber where the abnormality occurred, the wafer transferred to the buffer slot in the replacement process is again transferred to the atmospheric transfer robot. Then, the wafer is transferred from there to the buffer slot of the normal line. Therefore, the throughput does not decrease and the wafer does not stay in the buffer slot or the cooling stage.
図8において、ライン1におけるウェハ1のプロセス処理、ライン2におけるウェハ2のプロセス処理、及びライン3におけるウェハ3のプロセス処理は、図7で説明済みであるので重複する説明は省略する。
In FIG. 8, the process processing of the
図8において、ライン2におけるウェハ4のプロセス処理中において、プロセスチャンバPM2に異常が発生した場合は、大気搬送ロボットから異常が発生したライン2のローダドアLD2を開け、ローダハンドラLHからバッファスロットLSへウェハ4を搬送する。さらに、異常が発生したライン2のクーリングスロットCSからロードポートLP2へウェハ4を搬送する。そして、縮退制御を行うためにバッファスロットLSからローダハンドラLHへウェハ4を搬送してバッファスロットLS上のウェハ4を取り戻す。なお、通常の交換処理が終了した時点ではローラドアLD2を閉めるが、この時点ではローラドアLD2は閉めない。このようにして、先に搬送したバッファスロットLSのウェハ4を大気搬送ロボットで取り戻した後にローダドアLD2を閉める。
In FIG. 8, if an abnormality occurs in the process chamber PM2 during the process of the
その後、ウェハ4の縮退制御は、図7におけるウェハ3の縮退制御と同一の処理を行う。つまり、ライン2のプロセスチャンバPM2に異常が発生すると、大気搬送ロボットでウェハ4を保持し、ウェハ4のウェハ情報(つまり、ライン2情報テーブル)が正常ラインであるライン1のテーブルヘ移動される。そして、ライン1においては、アライナAUにウェハ4を搬送し、再びウェハ4のアライメント(ウェハノッチ合わせと位置補正処理)が実行される。さらに、アライナAUから大気搬送ロボットヘウェハ4を搬送する。次に、正常ラインであるライン1のバキュームロックチャンバVL1が大気状態になるのを待ち、バキュームロックチャンバVL1が大気状態になったらローダドアLD1を開け、縮退制御用のウェハ4をローダハンドラLHからバッファスロットLSへ搬送する。さらに、ウェハ4がクーリングステージCSからロードポートLP2に搬送された後にローダドアLD1が閉められる。そして、縮退制御用のウェハ4は、バキュームロックチャンバVL1が真空引きされてから、プロセスチャンバPM1からクーリングステージCSへ搬送され、さらにバッファスロットLSからプロセスチャンバPM2へ搬送されて一連のプロセス処理が実行される。
Thereafter, the degeneration control of the
図9は、本発明の半導体製造装置における縮退運用制御のタイムチャートその3である。つまり、このタイムチャートは、ウェハ交換処理終了後で真空引き処理前にプロセスチャンバの異常を検知した場合の縮退運用制御のタイムチャートである。 FIG. 9 is a third time chart of the degenerate operation control in the semiconductor manufacturing apparatus of the present invention. That is, this time chart is a time chart for degenerate operation control when an abnormality of the process chamber is detected after the wafer exchange process is completed and before the vacuuming process.
ウェハ交換処理終了後で真空引き処理前にプロセスチャンバの異常が発生した場合は、異常の発生したバキュームロックチャンバのバッファスロットにあるウェハを大気搬送ロボットで取り戻し、そこから正常ラインのバッファスロットへウェハを搬送する。これによって、スループットが低下することはないし、バッファスロットやクーリングステージにウェハが停留することもなくなる。 If an abnormality in the process chamber occurs after the wafer replacement process and before the vacuuming process, the wafer in the buffer slot of the vacuum lock chamber where the abnormality has occurred is returned by the atmospheric transfer robot, and then the wafer is transferred to the buffer slot in the normal line. Transport. As a result, the throughput does not decrease and the wafer does not stay in the buffer slot or the cooling stage.
図9において、ライン1におけるウェハ1のプロセス処理、ライン2におけるウェハ2のプロセス処理は図7で説明済みであるので重複する説明は省略する。ライン1においてウェハ3のプロセス処理中にプロセスチャンバPM1で異常が発生した場合は、異常が発生したライン1のローダドアLD1を開け、バッファスロットLSのウェハ3を大気ロボットで取り戻した後にローダドアLD1を閉める。このようにしてバッファスロットLS上のウェハ3を取り戻して縮退制御を行う。
In FIG. 9, the process processing of the
つまり、ライン1においてバッファスロットLSからローダハンドラLHへウェハ3を搬送してバッファスロットLS上のウェハ3を取り戻した後、図7、図8と同じ処理プロセスによってウェハ3の縮退制御を行う。
That is, after the
すなわち、ライン1でウェハ交換処理終了後で真空引き処理前にプロセスチャンバPM1の異常が発生した場合は、大気搬送ロボットから異常が発生したライン1のローダドアLD1を開け、バッファスロットLSからローダハンドラLHへウェハ3を搬送する。このようにして縮退制御を行うためにバッファスロットLS上のウェハ3を取り戻す。
That is, when an abnormality occurs in the process chamber PM1 in the
その後、異常のあったライン1のウェハ情報を正常なライン2へ移転し、正常ラインであるライン2のバキュームロックチャンバVL2が大気状態になるのを待ち、バキュームロックチャンバVL2が大気状態になったらローダドアLD2を開け、縮退制御用のウェハ3をローダハンドラLHからバッファスロットLSへ搬送する。さらに、ウェハ3がクーリングステージCSからロードポートLP2に搬送された後にローダドアLD2が閉められる。そして、縮退制御用のウェハ3は、バキュームロックチャンバVL2が真空引きされてから、プロセスチャンバPM2からクーリングステージCSへ搬送され、さらにバッファスロットLSからプロセスチャンバPM2へ搬送されて一連のプロセス処理が実行される。
After that, the wafer information of the
なお、ライン1において真空引き処理が開始された後にプロセスチャンバPM1の異常を検知した場合は、既に正常ライン2にウェハを運び始めている場合がある。この場合は、バッファスロットLSのウェハを取り戻そうとするとプロセスの順番が狂ってしまうので、あえて滞留させることにする。
本発明の実施の形態として、半導体基板について述べてきたが、特に限定されず、ガラス基板などでも構わない。
If an abnormality in the process chamber PM1 is detected after the evacuation process is started in the
Although the semiconductor substrate has been described as an embodiment of the present invention, it is not particularly limited, and a glass substrate or the like may be used.
1 半導体製造装置
PM1,PM2 プロセスチャンバ
VL1,VL2 バキュームロックチャンバ
LM 大気ローダ
LP1,LP2 ロードポート
PGV1,PGV2 ゲートバルブ
TH1,TH2 真空ロボットハンドラ
LD1,LD2 ローダドア
AU アライナ
LS バッファスロット
CS クーリングステージ
11 制御用コントローラ
12 操作部
13 統括制御コントローラ
13a VLロボットコントローラ
13b 大気ロボットコントローラ
13c MFC
14,15 PMC
14a MFC
14b APC
14c 温度調節器
14d バルブI/O
16 LAN回線
DESCRIPTION OF
14,15 PMC
14a MFC
14b APC
14c Temperature controller 14d Valve I / O
16 LAN line
Claims (1)
前記基板を収納したカセットを導入する少なくとも一つの導入ポートと、
前記基板の位置を調整する基板位置調整機構と、
前記基板位置調整機構を介して、前記導入ポートから前記処理モジュール毎に前記基板の搬送を行う搬送装置と、
前記処理モジュールの各々に対応して、前記基板の位置を個別に設定するように制御を行う制御部と
を備えることを特徴とする基板処理装置。 A plurality of processing modules for performing predetermined processing on the substrate;
At least one introduction port for introducing a cassette containing the substrate;
A substrate position adjusting mechanism for adjusting the position of the substrate;
A transfer device for transferring the substrate from the introduction port for each of the processing modules via the substrate position adjustment mechanism;
A substrate processing apparatus comprising: a control unit that performs control so as to individually set the position of the substrate corresponding to each of the processing modules.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004139408A JP2005322762A (en) | 2004-05-10 | 2004-05-10 | Substrate processing equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004139408A JP2005322762A (en) | 2004-05-10 | 2004-05-10 | Substrate processing equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005322762A true JP2005322762A (en) | 2005-11-17 |
Family
ID=35469812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004139408A Pending JP2005322762A (en) | 2004-05-10 | 2004-05-10 | Substrate processing equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005322762A (en) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100898396B1 (en) * | 2007-10-11 | 2009-05-21 | 세메스 주식회사 | Apparatus for processing substrate |
JP2010238682A (en) * | 2009-03-30 | 2010-10-21 | Dainippon Screen Mfg Co Ltd | Substrate processing apparatus |
JP2011054860A (en) * | 2009-09-04 | 2011-03-17 | Hitachi High-Technologies Corp | Inspection device of manufacturing semiconductor device, and method of controlling the same |
WO2011048927A1 (en) * | 2009-10-19 | 2011-04-28 | 住友金属鉱山株式会社 | Wet smelting plant for nickel oxide ore and method for operating same |
KR20130052997A (en) * | 2011-11-14 | 2013-05-23 | 세메스 주식회사 | Buffer |
JP2013140897A (en) * | 2012-01-05 | 2013-07-18 | Hitachi Kokusai Electric Inc | Substrate processing apparatus, substrate processing method, semiconductor device manufacturing method and fall back operation program |
JP2014236193A (en) * | 2013-06-05 | 2014-12-15 | Sppテクノロジーズ株式会社 | Substrate transfer apparatus, and substrate transfer method using the same |
JP2017021292A (en) * | 2015-07-14 | 2017-01-26 | キヤノン株式会社 | Substrate treatment device and article production method |
JP2018207129A (en) * | 2018-09-18 | 2018-12-27 | Sppテクノロジーズ株式会社 | Substrate transport apparatus, and substrate transport method using the same |
KR20200079789A (en) * | 2018-12-26 | 2020-07-06 | 세메스 주식회사 | A transfer unit controller and a substrate processing apparatus |
JP2020147808A (en) * | 2019-03-14 | 2020-09-17 | 住友金属鉱山株式会社 | Ore slurry transportation treatment plant and its operation method |
CN112614799A (en) * | 2020-12-18 | 2021-04-06 | 上海广川科技有限公司 | Wafer transmission device and transmission method |
CN118116854A (en) * | 2024-04-25 | 2024-05-31 | 浙江求是创芯半导体设备有限公司 | Wafer scheduling method, device, equipment and storage medium |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07122619A (en) * | 1993-10-22 | 1995-05-12 | Tokyo Electron Ltd | Method for transferring semiconductor wafer |
JP2002305225A (en) * | 2001-04-06 | 2002-10-18 | Tokyo Electron Ltd | Cluster tool and conveyance control method |
-
2004
- 2004-05-10 JP JP2004139408A patent/JP2005322762A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07122619A (en) * | 1993-10-22 | 1995-05-12 | Tokyo Electron Ltd | Method for transferring semiconductor wafer |
JP2002305225A (en) * | 2001-04-06 | 2002-10-18 | Tokyo Electron Ltd | Cluster tool and conveyance control method |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100898396B1 (en) * | 2007-10-11 | 2009-05-21 | 세메스 주식회사 | Apparatus for processing substrate |
JP2010238682A (en) * | 2009-03-30 | 2010-10-21 | Dainippon Screen Mfg Co Ltd | Substrate processing apparatus |
JP2011054860A (en) * | 2009-09-04 | 2011-03-17 | Hitachi High-Technologies Corp | Inspection device of manufacturing semiconductor device, and method of controlling the same |
WO2011048927A1 (en) * | 2009-10-19 | 2011-04-28 | 住友金属鉱山株式会社 | Wet smelting plant for nickel oxide ore and method for operating same |
US8911531B2 (en) | 2009-10-19 | 2014-12-16 | Sumitomo Metal Mining Co., Ltd. | Hydrometallurgical plant of nickel laterite ore and operation method thereof |
JP5682567B2 (en) * | 2009-10-19 | 2015-03-11 | 住友金属鉱山株式会社 | Nickel oxide ore wet refining plant and method of operation thereof |
KR101979604B1 (en) | 2011-11-14 | 2019-08-29 | 세메스 주식회사 | Method for treating substrate |
KR20130052997A (en) * | 2011-11-14 | 2013-05-23 | 세메스 주식회사 | Buffer |
JP2013140897A (en) * | 2012-01-05 | 2013-07-18 | Hitachi Kokusai Electric Inc | Substrate processing apparatus, substrate processing method, semiconductor device manufacturing method and fall back operation program |
US9244447B2 (en) | 2012-01-05 | 2016-01-26 | Hitachi Kokusai Electric Inc. | Substrate processing apparatus, substrate processing method, non-transitory computer-readable recording medium, and substrate transfer method |
JP2014236193A (en) * | 2013-06-05 | 2014-12-15 | Sppテクノロジーズ株式会社 | Substrate transfer apparatus, and substrate transfer method using the same |
JP2017021292A (en) * | 2015-07-14 | 2017-01-26 | キヤノン株式会社 | Substrate treatment device and article production method |
JP2018207129A (en) * | 2018-09-18 | 2018-12-27 | Sppテクノロジーズ株式会社 | Substrate transport apparatus, and substrate transport method using the same |
KR20200079789A (en) * | 2018-12-26 | 2020-07-06 | 세메스 주식회사 | A transfer unit controller and a substrate processing apparatus |
KR102315878B1 (en) | 2018-12-26 | 2021-10-21 | 세메스 주식회사 | A transfer unit controller and a substrate processing apparatus |
JP2020147808A (en) * | 2019-03-14 | 2020-09-17 | 住友金属鉱山株式会社 | Ore slurry transportation treatment plant and its operation method |
JP7183881B2 (en) | 2019-03-14 | 2022-12-06 | 住友金属鉱山株式会社 | Ore slurry transfer treatment plant and its operation method |
CN112614799A (en) * | 2020-12-18 | 2021-04-06 | 上海广川科技有限公司 | Wafer transmission device and transmission method |
CN112614799B (en) * | 2020-12-18 | 2022-12-20 | 上海广川科技有限公司 | Wafer transmission device and transmission method |
CN118116854A (en) * | 2024-04-25 | 2024-05-31 | 浙江求是创芯半导体设备有限公司 | Wafer scheduling method, device, equipment and storage medium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5007359B2 (en) | Substrate processing apparatus, substrate transport method, substrate processing method, semiconductor device manufacturing method, and controller | |
JP5409063B2 (en) | Vacuum processing equipment | |
US8467895B2 (en) | Processing system and method for operating the same | |
JP5570775B2 (en) | Substrate processing apparatus setup method, semiconductor device manufacturing method implemented by substrate processing apparatus, and substrate processing apparatus | |
US8623457B2 (en) | Vacuum processing system | |
US20090259335A1 (en) | Substrate Processing System | |
US7371683B2 (en) | Method for carrying object to be processed | |
JP2005322762A (en) | Substrate processing equipment | |
US10403532B2 (en) | Semiconductor apparatus with inner wafer carrier buffer and method | |
KR20160130192A (en) | Substrate processing apparatus, method of manufacturing semiconductor device, computer program and non-transitory computer-readable recording medium | |
JP4494523B2 (en) | Inline type wafer transfer apparatus and substrate transfer method | |
JP4642619B2 (en) | Substrate processing system and method | |
JP4334817B2 (en) | Substrate processing apparatus and substrate processing method | |
US20090114346A1 (en) | Substrate processing apparatus | |
WO2017175408A1 (en) | Substrate processing device, method for producing semiconductor devices, and program | |
JP2008147631A (en) | Substrate processing equipment | |
JP4634918B2 (en) | Vacuum processing equipment | |
CN100468683C (en) | Substrate processing device | |
US20080069669A1 (en) | Substrate processing device, method of adjusting pressure in substrate processing device, and method of executing charge neutralization processing on mounting table of substrate processing device | |
JP2008288282A (en) | Substrate processing equipment | |
JP2015026754A (en) | Substrate processing apparatus, control method therefor, and program | |
JP4722416B2 (en) | Semiconductor manufacturing apparatus, substrate transfer method, and semiconductor device manufacturing method | |
US20100168909A1 (en) | Substrate Processing Apparatus | |
JP2010027791A (en) | Substrate processing device | |
KR20080071680A (en) | Inline system for board manufacturing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070427 |
|
A977 | Report on retrieval |
Effective date: 20090618 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100129 |
|
A02 | Decision of refusal |
Effective date: 20100928 Free format text: JAPANESE INTERMEDIATE CODE: A02 |