[go: up one dir, main page]

JP2005308546A - History sensor, semiconductor integrated circuit and mounting body - Google Patents

History sensor, semiconductor integrated circuit and mounting body Download PDF

Info

Publication number
JP2005308546A
JP2005308546A JP2004125805A JP2004125805A JP2005308546A JP 2005308546 A JP2005308546 A JP 2005308546A JP 2004125805 A JP2004125805 A JP 2004125805A JP 2004125805 A JP2004125805 A JP 2004125805A JP 2005308546 A JP2005308546 A JP 2005308546A
Authority
JP
Japan
Prior art keywords
charge
time
unit
capacitor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004125805A
Other languages
Japanese (ja)
Inventor
Yujiro Naruse
雄二郎 成瀬
Tadashi Sakai
忠司 酒井
Hideyuki Funaki
英之 舟木
Ikuo Fujiwara
郁夫 藤原
Kazuhiro Suzuki
和拓 鈴木
Hironaga Honda
浩大 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004125805A priority Critical patent/JP2005308546A/en
Publication of JP2005308546A publication Critical patent/JP2005308546A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)
  • Measurement Of Mechanical Vibrations Or Ultrasonic Waves (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a history sensor, a semiconductor integrated circuit and a mounting body having an unenlarged system, excellent ubiquitousness, and suitable for management in conveyance, preservation or the like of an article. <P>SOLUTION: This history sensor is equipped with a clocking part 1 for clocking by an attenuation characteristic of the charge attenuating with a fixed attenuation time constant τ<SB>s</SB>, a charge storage part 2 for storing charge information at a specific time in the attenuation characteristic, and a switch SW1 for conducting transitionally by a temperature of a vibration higher than a fixed level, returning again to a blocked state, and distributing the charge from the clocking part 1 to the charge storage part 2 by conduction. In the sensor, a transitionally conducting time t<SB>0</SB>is identified by the charge information and the attenuation time constant τ<SB>s</SB>. In this case, the clocking part 1 is equipped with a clocking part capacitor (first capacity) C<SB>1</SB>, and a reference resistance R<SB>m</SB>connected in parallel to the clocking part capacitor (first capacity). On the other hand, the charge storage part 2 is equipped with a storage part capacitor (second capacity) C<SB>2</SB>. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、異常な温度や振動などの発生した時刻を測定して、そのデータを過去に遡って読み出すことが可能な履歴センサ、この履歴センサを集積化した半導体集積回路、更にはこの半導体集積回路を搭載した実装体に関する。   The present invention relates to a history sensor capable of measuring the time at which an abnormal temperature, vibration, etc. occurs and reading the data retroactively, a semiconductor integrated circuit in which this history sensor is integrated, and this semiconductor integrated circuit The present invention relates to a mounting body equipped with a circuit.

従来、過去の履歴における振動を遡及して調査するために、測定対象物の振動を計測する振動計測手段(検出器)を備えた携帯型の振動計が提案されている(特許文献1参照。)この特許文献1に記載された振動計は、内部時計(時計)と、外部からの時刻信号を無線により取得する時刻信号取得手段(アンテナ)と、時刻信号取得手段によって取得された時刻信号に基づいて、内部時計の時刻を校正する校正手段(CPU)とを備えている。そして、時刻信号取得手段が、外部からの時刻信号を無線により取得し、校正手段は、時刻信号に基づいて、内部時計の時刻の校正が行われるようになっている。
このように、従来、過去の異常な温度や振動などの発生履歴の遡及は、温度センサや振動センサからの信号を連続的にデータ記録装置に記憶させ、その後に時間的な変化をコンピュータ分析して、最大値が発生した時刻などを求めることが一般的な技術である。
特開2003−57105号公報
Conventionally, in order to retrospectively investigate vibrations in the past history, a portable vibrometer having a vibration measuring means (detector) for measuring vibrations of a measurement object has been proposed (see Patent Document 1). The vibrometer described in Patent Document 1 includes an internal clock (clock), time signal acquisition means (antenna) for acquiring a time signal from the outside by radio, and a time signal acquired by the time signal acquisition means. And a calibration means (CPU) for calibrating the time of the internal clock. Then, the time signal acquisition means acquires the time signal from the outside wirelessly, and the calibration means calibrates the time of the internal clock based on the time signal.
As described above, in the past, the history of occurrence of abnormal temperatures and vibrations in the past has been retrospectively recorded by continuously storing signals from temperature sensors and vibration sensors in a data recording device, and then analyzing the changes over time by computer analysis. Thus, it is a common technique to obtain the time when the maximum value occurs.
JP 2003-57105 A

しかしながら、従来の履歴センサは、温度などの最大値が発生した時刻を求める場合、センサからの情報を連続的に記録した後に、コンピュータでデータ解析をする必要がある。このため、システムが大規模になると同時に解析時間もかかるので、ユビキタス性が要求される種々の物品の搬送、保存等における管理などには不向きである。   However, when a conventional history sensor obtains the time at which the maximum value such as temperature occurs, it is necessary to perform data analysis by a computer after continuously recording information from the sensor. For this reason, since the system becomes large-scale and takes an analysis time, it is not suitable for management in transportation and storage of various articles requiring ubiquitous properties.

上記問題点を鑑み、本発明は、温度、機械的振動などの最大値が発生した時刻を遡及するに際し、システムが大規模にならず、ユビキタス性に優れ、われもの輸送、冷凍冷蔵物の宅配など、種々の物品の搬送、保存等における管理に好適な、履歴センサ、この履歴センサを集積化した半導体集積回路、更にはこの半導体集積回路を搭載した実装体を提供することを目的とする。   In view of the above-mentioned problems, the present invention is not limited to a large-scale system, and is excellent in ubiquitousness, transportation of freight, and delivery of frozen and refrigerated products when retroactively reading the time when the maximum values such as temperature and mechanical vibration occur. It is an object of the present invention to provide a history sensor, a semiconductor integrated circuit in which the history sensor is integrated, and a mounting body on which the semiconductor integrated circuit is mounted, which are suitable for management of various articles such as transportation and storage.

上記目的を達成するために、本発明の第1の特徴は、(イ)一定の減衰時定数で減衰する電荷の減衰特性により計時する計時部と、(ロ)一定レベル以上の温度若しくは振動で過渡的に導通し、再び遮断状態となるスイッチと、(ハ)スイッチの導通により、計時部から電荷が分配される電荷記憶部とを備え、電荷の減衰特性により、過渡的な導通をした時刻を同定する履歴センサであることを要旨とする。   In order to achieve the above-mentioned object, the first feature of the present invention is that (a) a timekeeping unit that measures time by a charge attenuation characteristic that attenuates with a constant attenuation time constant, and (b) a temperature or vibration that exceeds a certain level. (C) a switch that is turned on and turned off again; and (c) a charge storage unit that distributes charges from the timekeeping unit by turning on the switch. The gist of the present invention is that it is a history sensor for identifying.

本発明の第2の特徴は(イ)一定の減衰時定数で減衰する電荷の減衰特性により計時する計時部と、(ロ)一定レベル以上の温度若しくは振動で過渡的に導通し、再び遮断状態となるスイッチと、(ハ)スイッチの導通により、計時部から電荷が分配される電荷記憶部と、(ニ)電荷記憶部から電荷記憶部に蓄積された電荷を読み出す周辺回路とを同一の半導体基板上に集積化し、電荷の減衰特性により、過渡的な導通をした時刻を同定する半導体集積回路であることを要旨とする。   The second feature of the present invention is (a) a timekeeping section that measures time by a charge attenuation characteristic that decays with a constant decay time constant; And (c) the charge storage unit to which the charge is distributed from the timing unit by the conduction of the switch, and (d) the peripheral circuit for reading out the charge accumulated in the charge storage unit from the charge storage unit. The gist of the present invention is that it is a semiconductor integrated circuit that is integrated on a substrate and identifies the time of transient conduction based on charge attenuation characteristics.

本発明の第3の特徴は(イ)一定の減衰時定数で減衰する電荷の減衰特性により計時する第1計時部、一定レベル以上の温度若しくは振動で過渡的に導通し、再び遮断状態となる第1スイッチ、導通により、第1計時部から電荷が分配される第1電荷記憶部を備える第1センサ部と、(ロ)減衰時定数で減衰する電荷の減衰特性により計時する第2計時部、一定レベルとは異なるレベル以上の温度若しくは振動で過渡的に導通し、再び遮断状態となる第2スイッチ、導通により、第2計時部から電荷が分配される第2センサ部と、(ハ)第1及び第2電荷記憶部から、第1及び第2電荷記憶部にそれぞれ蓄積された電荷を読み出す周辺回路とを同一の半導体基板上に集積化し、電荷の減衰特性により、過渡的な導通をした時刻を同定する半導体集積回路であることを要旨とする。   The third feature of the present invention is (a) a first timekeeping section that measures time by a charge decay characteristic that decays with a constant decay time constant, and conducts transiently at a temperature or vibration above a certain level, and then enters a shut-off state again. A first sensor unit including a first charge storage unit that distributes charges from the first timing unit by conduction, and (b) a second timing unit that counts by the attenuation characteristics of the charge that is attenuated by the attenuation time constant. A second switch that is transiently conducted at a temperature or vibration at a level different from a certain level or vibrations and is again cut off, and a second sensor unit that distributes charges from the second timing unit by conduction; Peripheral circuits for reading out the charges accumulated in the first and second charge storage units from the first and second charge storage units are integrated on the same semiconductor substrate, and transient conduction is achieved by charge attenuation characteristics. Semiconductor to identify the time And summarized in that an integrated circuit.

本発明の第4の特徴は(イ)プラスチック基板と、(ロ)このプラスチック基板上に搭載され、一定の減衰時定数で減衰する電荷の減衰特性により計時する計時部、一定レベル以上の温度若しくは振動で過渡的に導通し、再び遮断状態となるスイッチ、導通により、計時部から電荷が分配される電荷記憶部、電荷記憶部から電荷記憶部に蓄積された電荷を読み出す周辺回路とを同一半導体基板上に集積化した半導体集積回路と、(ハ)このプラスチック基板上に搭載され、半導体集積回路に電力を供給し、且つ周辺回路とデータ通信を行うアンテナとを備え、減衰時定数とにより、過渡的な導通をした時刻を同定する実装体であることを要旨とする。   The fourth feature of the present invention is: (a) a plastic substrate, and (b) a time counter that is mounted on the plastic substrate and measures the decay characteristics of charges that decay with a constant decay time constant, a temperature above a certain level, or The same semiconductor as the switch that becomes transiently conductive due to vibration and switches off again, the charge storage part that distributes the charge from the timekeeping part by conduction, and the peripheral circuit that reads the charge stored in the charge storage part from the charge storage part A semiconductor integrated circuit integrated on the substrate; and (c) an antenna mounted on the plastic substrate, supplying power to the semiconductor integrated circuit and performing data communication with the peripheral circuit, and by an attenuation time constant, The gist of the present invention is that it is a mounting body that identifies the time when transient conduction has occurred.

本発明によれば、温度、機械的振動などの最大値が発生した時刻を遡及するに際し、システムが大規模にならず、ユビキタス性に優れ、われもの輸送、冷凍冷蔵物の宅配など、種々の物品の搬送、保存等における管理に好適な、履歴センサ、この履歴センサを集積化した半導体集積回路、更にはこの半導体集積回路を搭載した実装体を提供することができる。   According to the present invention, when the time when the maximum value such as temperature and mechanical vibration occurs is retroactively, the system does not become large-scale, and is excellent in ubiquitous properties, such as transportation of goods, delivery of frozen refrigerated goods, etc. It is possible to provide a history sensor, a semiconductor integrated circuit in which the history sensor is integrated, and a mounting body on which the semiconductor integrated circuit is mounted, which are suitable for management in transportation, storage and the like of articles.

図面を参照して、以下に本発明の第1及び第2の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。又、以下に示す第1及び第2の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。   Hereinafter, first and second embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings. Further, the following first and second embodiments exemplify apparatuses and methods for embodying the technical idea of the present invention, and the technical idea of the present invention is a component part. The material, shape, structure, arrangement, etc. are not specified below. The technical idea of the present invention can be variously modified within the scope of the claims.

(第1の実施の形態)
本発明の第1の実施の形態に係る履歴センサは、図1に示すように、一定の減衰時定数τsで減衰する電荷の減衰特性により計時する計時部1と、一定レベル以上の温度若しくは振動で過渡的に導通し、再び遮断状態となるスイッチSW1と、スイッチSW1の導通により、計時部1から電荷が分配される電荷記憶部2とを備える。電荷の減衰特性により、過渡的な導通をした時刻t0を同定する。ここで、計時部1は、計時部キャパシタ(第1容量)C1と、この計時部キャパシタ(第1容量)に並列接続された基準抵抗Rmとを備える。一方、電荷記憶部2は、記憶部キャパシタ(第2容量)C2を備える。
(First embodiment)
As shown in FIG. 1, the history sensor according to the first embodiment of the present invention includes a time measuring unit 1 that measures time by an attenuation characteristic of charges that are attenuated with a constant attenuation time constant τ s , a temperature of a certain level or higher, A switch SW1 that is transiently conducted by vibration and is again cut off, and a charge storage unit 2 to which charges are distributed from the time measuring unit 1 by the conduction of the switch SW1. The time t 0 when the transient conduction is performed is identified based on the charge attenuation characteristic. Here, the timer unit 1 includes a clock unit capacitors (first capacitor) C 1, and a reference resistor R m which is connected in parallel to the timer unit capacitor (first capacitor). Meanwhile, the charge storage unit 2, a storage unit capacitors (second capacitor) C 2.

即ち、図1に示すように、半導体基板11上に2つの第1容量(計時部キャパシタ)C1と第2容量(記憶部キャパシタ)C2が形成されており、更にスイッチSW1で相互に接続されている。まず時刻t=0において、充電端子101,102で第1容量C1を充電して初期電荷Q0を蓄積する。この初期電荷Q0は図2に示されているように、第1容量C1の漏洩抵抗成分により、一定の減衰時定数τs=Rm・C1で減衰する。即ち、t≦t0において
1(t)=Q0exp(−t/τs) ・・・・・(1)
もし完全にQ1(t)が消失する前に、時刻t=t0において、外部から一定レベル以上の振動が加わると、振動SWがONになり、第1容量C1に保持されていた電荷Q(t0)の一部が第2容量C2に転送される。即ち、Δtを電荷Q(t0)の一部が第2容量C2に転送されるに必要な微少な時間として、時刻t=t0+Δtにおいて、電荷Q(t0)は、第1容量C1と第2容量C2とで容量分割されるので、第1容量C1の電荷は:
1(t0+Δt)=Q1(t0)(C1/(C1+C2)) ・・・・・(2)
第2容量C2の電荷は:
2(t0+Δt)=Q1(t0)(C2/(C1+C2)) ・・・・・(3)
となる。更に、t0<tにおいて、第1容量C1の電荷は
1(t)=Q1(t0)(C1/(C1+C2))exp(−(t−t0)/τs) ・・・・・(4)
で減衰する。第2容量C2が、電荷のリークのない理想的な容量(キャパシタ)であるとすれば、(3)式で示される時刻t=t0+Δtにおける第2容量C2の電荷量Q1(t0)(C2/(C1+C2))は、一定値に維持されるので、これを後で測定して、(3)式から算出できる。即ち、第1容量C1の電荷減衰理論曲線B(図2参照。)において、スイッチSW1がONになった時刻t0、即ち、第1容量C1への充電が終了してからスイッチSW1がONになるまでの時間は、(3)式から算出された
1(t0)=Q0exp(−t0/τs) ・・・・・(5)
の値から推定できる。しかし、第2容量C2のリークが無視できない場合は遡及時間が一意に決定できない。このため、リークの極めて小さい理想的な容量(キャパシタ)を2個、第1容量C1及び第2容量C2として用意し、第1容量C1には図1に示すように基準抵抗Rmを並列に配置し、減衰時定数τs=Rm・C1で、測定時間内で適度にリークするようになる。即ち、これにより、第1容量C1と基準抵抗Rmとの並列回路が、減衰時定数τs=Rm・C1の正確な時計の役割を演ずる。
That is, as shown in FIG. 1, two first capacitors (timer capacitors) C 1 and second capacitors (memory capacitors) C 2 are formed on the semiconductor substrate 11, and are connected to each other by a switch SW1. Has been. First, at time t = 0, the first capacitor C 1 is charged by the charging terminals 101 and 102 to accumulate the initial charge Q 0 . As shown in FIG. 2, the initial charge Q 0 is attenuated by a constant decay time constant τ s = R m · C 1 due to the leakage resistance component of the first capacitor C 1 . That is, at t ≦ t 0
Q 1 (t) = Q 0 exp (−t / τ s ) (1)
If a certain level or more of vibration is applied from the outside at time t = t 0 before Q 1 (t) completely disappears, the vibration SW is turned on, and the charge held in the first capacitor C 1 A part of Q (t 0 ) is transferred to the second capacitor C 2 . That is, assuming that Δt is a minute time required for a part of the charge Q (t 0 ) to be transferred to the second capacitor C 2 , the charge Q (t 0 ) is the first capacitor at time t = t 0 + Δt. Since the capacitance is divided between C 1 and the second capacitor C 2 , the charge of the first capacitor C 1 is:
Q 1 (t 0 + Δt) = Q 1 (t 0 ) (C 1 / (C 1 + C 2 )) (2)
The charge of the second capacitor C 2 is:
Q 2 (t 0 + Δt) = Q 1 (t 0 ) (C 2 / (C 1 + C 2 )) (3)
It becomes. Further, at t 0 <t, the charge of the first capacitor C 1 is
Q 1 (t) = Q 1 (t 0 ) (C 1 / (C 1 + C 2 )) exp (− (t−t 0 ) / τ s ) (4)
It attenuates at. If the second capacitor C 2 is an ideal capacitor (capacitor) with no charge leakage, the charge amount Q 1 ( 2) of the second capacitor C 2 at time t = t 0 + Δt expressed by the equation (3). t 0 ) (C 2 / (C 1 + C 2 )) is maintained at a constant value, which can be measured later and calculated from the equation (3). That is, in the charge decay theoretical curve B of the first capacitor C 1 (see FIG. 2), the switch SW1 is turned on at the time t 0 when the switch SW1 is turned on, that is, after the charging of the first capacitor C 1 is completed. The time until turning ON is calculated from the equation (3): Q 1 (t 0 ) = Q 0 exp (−t 0 / τ s ) (5)
It can be estimated from the value of. However, if the leakage of the second capacitor C 2 can not be ignored retroactive time it can not be uniquely determined. For this reason, two ideal capacitors (capacitors) having extremely small leakage are prepared as a first capacitor C 1 and a second capacitor C 2 , and the first capacitor C 1 has a reference resistance R m as shown in FIG. Are arranged in parallel, and the leakage time constant τ s = R m · C 1 , so that it will leak appropriately within the measurement time. That is, as a result, the parallel circuit of the first capacitor C 1 and the reference resistor R m plays the role of an accurate clock with the decay time constant τ s = R m · C 1 .

温度或いは振動の閾値が測定時間内に複数回越えた場合は、一般に遡及時間算定に誤差が生ずる。なぜなら、一度、第2容量C2に移った電荷が又第1容量C1に戻ってしまうためである(無論、不揮発性メモリを第2容量C2として利用する場合はこの問題はない。)この対策としては、
2 >> C1 ・・・・・(6)
とすることで、解決できる。即ち、電荷移動前の第1容量C1の電圧V1は電荷移動後の第2容量C2の電圧V2に対してV1>>V2である。したがって、2回目以降の閾値オーバーに対して、第1容量C1への電荷移動量は極めて小さい。
In general, when the temperature or vibration threshold exceeds a plurality of times within the measurement time, an error occurs in the retroactive time calculation. This is because the charge once transferred to the second capacitor C 2 returns to the first capacitor C 1 again (of course, this problem does not occur when a nonvolatile memory is used as the second capacitor C 2 ). As this measure,
C 2 >> C 1 (6)
This can be solved. That is, the first voltage V1 of the capacitor C 1 before the charge transfer is V1 >> V2 with respect to the second voltage of the capacitor C 2 after charge transfer V2. Accordingly, the amount of charge transfer to the first capacitor C 1 is extremely small with respect to the threshold overrun for the second time and thereafter.

図3(a)に、図1に示したスイッチSW1の一例としての機械振動により開閉するMEMSスイッチを示す。図3(a)では、単結晶Siからなる半導体基板11の表面には、空洞(キャビティ)が設けられている。空洞の周辺(図3(a)において左側)に位置する半導体基板11の上面には、不純物を添加した多結晶シリコン(ドープト゛ポリシリコン)からなる弾性梁15の一方の端部が固定され、片持ち梁構造を構成している。半導体基板11の上面において、弾性梁15の固定部には、アルミニウム(Al)、銅(Cu)、金(Au)等の金属膜からなる第1電極配線12が接続されている。一方、空洞の底部には、Al、Cu、Au等の金属膜からなる第2電極配線13が配置され、この第2電極配線13は、図示を省略した空洞の側壁部を介して、空洞の周辺(図3(a)において右側)に位置する半導体基板11の上面まで延伸形成されている。機械的振動により、片持ち梁構造の自由端が第2電極配線13に接触することで、第1電極配線12と第2電極配線13との間が電気的に短絡される。自由端の先端部に金属膜からなる「重り」を配置しても良い。空洞は、半導体基板11としての単結晶Siを、異方性エッチャント、例えばテトラメチルアンモニウムハイドロオキサイド(TMAH)等の薬液で選択的にエッチングすれば形成できる。   FIG. 3A shows a MEMS switch that opens and closes by mechanical vibration as an example of the switch SW1 shown in FIG. In FIG. 3A, a cavity is provided on the surface of the semiconductor substrate 11 made of single crystal Si. One end of an elastic beam 15 made of polycrystalline silicon doped with impurities (doped polysilicon) is fixed to the upper surface of the semiconductor substrate 11 located around the cavity (left side in FIG. 3A), It constitutes a cantilever structure. On the upper surface of the semiconductor substrate 11, a first electrode wiring 12 made of a metal film such as aluminum (Al), copper (Cu), or gold (Au) is connected to a fixing portion of the elastic beam 15. On the other hand, a second electrode wiring 13 made of a metal film of Al, Cu, Au or the like is disposed at the bottom of the cavity, and the second electrode wiring 13 is connected to the cavity via a cavity side wall (not shown). It extends to the upper surface of the semiconductor substrate 11 located on the periphery (right side in FIG. 3A). Due to the mechanical vibration, the free end of the cantilever structure is in contact with the second electrode wiring 13, whereby the first electrode wiring 12 and the second electrode wiring 13 are electrically short-circuited. A “weight” made of a metal film may be disposed at the tip of the free end. The cavity can be formed by selectively etching single crystal Si as the semiconductor substrate 11 with a chemical solution such as an anisotropic etchant, for example, tetramethylammonium hydroxide (TMAH).

図3(b)には、図1に示したスイッチSW1の他の一例としてのMEMS構造の温度スイッチを示す。図3(b)も図3(a)と同様に、単結晶Siからなる半導体基板11の表面には、空洞が設けられている。空洞の周辺(図3(b)において左側)に位置する半導体基板11の上面には、不純物を添加した多結晶シリコン(ドープト゛ポリシリコン)からなるバイメタル梁17の一方の端部が固定され、片持ち梁構造を構成している。バイメタル梁17は、互いに熱膨張率の異なる第1金属層21と第2金属層22との積層構造である。半導体基板11の上面において、バイメタル梁17の固定部には、Al、Cu、Au等の金属膜からなる第1電極配線12が接続されている。一方、空洞の底部には、Al、Cu、Au等の金属膜からなる第2電極配線13が配置され、この第2電極配線13は、図示を省略した空洞の側壁部を介して、空洞の周辺(図3(b)において右側)に位置する半導体基板11の上面まで延伸形成されている。温度変化により、バイメタル梁17が湾曲するので、片持ち梁構造の自由端が第2電極配線13に接触し、第1電極配線12と第2電極配線13との間が電気的に短絡される。   FIG. 3B shows a temperature switch having a MEMS structure as another example of the switch SW1 shown in FIG. 3B, similarly to FIG. 3A, a cavity is provided on the surface of the semiconductor substrate 11 made of single crystal Si. One end of a bimetal beam 17 made of polycrystalline silicon doped with impurities (doped polysilicon) is fixed to the upper surface of the semiconductor substrate 11 located around the cavity (left side in FIG. 3B), It constitutes a cantilever structure. The bimetal beam 17 has a laminated structure of a first metal layer 21 and a second metal layer 22 having different thermal expansion coefficients. On the upper surface of the semiconductor substrate 11, a first electrode wiring 12 made of a metal film such as Al, Cu, Au or the like is connected to a fixing portion of the bimetal beam 17. On the other hand, a second electrode wiring 13 made of a metal film of Al, Cu, Au or the like is disposed at the bottom of the cavity, and the second electrode wiring 13 is connected to the cavity via a cavity side wall (not shown). It extends to the upper surface of the semiconductor substrate 11 located on the periphery (right side in FIG. 3B). Since the bimetal beam 17 is bent due to the temperature change, the free end of the cantilever beam structure comes into contact with the second electrode wiring 13 and the first electrode wiring 12 and the second electrode wiring 13 are electrically short-circuited. .

図4は、本発明の第1の実施の形態に係る履歴センサの具体的構造を示す模式的な鳥瞰図である。図4では、半導体基板11上に、図3(a)で示したMEMSスイッチと、MIMキャパシタからなる第1容量C1と第2容量C2とを集積化し、図1に示す回路構成を実現している。図4に示すように、半導体基板11の表面の中央近傍に空洞が設けられ、空洞の左側に位置する半導体基板11の上面に弾性梁15の一方の端部が固定され、片持ち梁構造を構成している。弾性梁15の固定部には、Al等の金属膜からなる第1電極配線12が接続され、充電端子(ボンディングパッド)101まで導かれている。第1電極配線12の一部は分岐して、第1容量C1となるMIMキャパシタの上部電極を構成している。弾性梁15の固定部には、更に、抵抗配線Rmが設けられ、Al等の金属膜からなる接地配線14に接続されている。抵抗配線Rmは、多結晶シリコン(゛ポリシリコン)により構成し、多結晶シリコン中の不純物密度により、抵抗値を調整すれば良い。抵抗配線Rmは、金属薄膜で構成しても良いが金属薄膜の場合は抵抗長を長くするため、メアンダラインで構成すれば良い。接地配線14は、充電端子(ボンディングパッド)102と測定端子(ボンディングパッド)104とを接続する配線で、更に分岐により第1容量C1となるMIMキャパシタの下部電極及び第2容量C2となるMIMキャパシタの下部電極を構成している。第1容量C1を構成するMIMキャパシタの下部電極と上部電極に挟まれるキャパシタ絶縁膜、及び第2容量C2を構成するMIMキャパシタの下部電極と上部電極に挟まれるキャパシタ絶縁膜としてはシリコン酸化膜(SiO2膜)を用いれば良い。第1容量C1及び第2容量C2の値を大きくしたいときは、SiO2膜より比誘電率εrが大きい絶縁材料が好ましい。例えば、シリコン酸化膜(SiO2膜)/シリコン窒化膜(Si34膜)/シリコン酸化膜(SiO2膜)の3層積層膜からなるONO膜とすれば、比誘電率εr=5〜5.5と同程度が得られる。更に、εr=6であるストロンチウム酸化物(SrO)膜、εr=7であるシリコン窒化物(Si34)膜、εr=8〜11であるアルミニウム酸化物(Al23)膜、εr=10であるマグネシウム酸化物(MgO)膜、εr=16〜17であるイットリウム酸化物(Y23)膜、εr=22〜23であるハフニウム酸化物(HfO2)膜、εr=22〜23であるジルコニウム酸化物(ZrO2)膜、εr=25〜27であるタンタル酸化物(Ta25)膜、εr=40であるビスマス酸化物(Bi23)膜のいずれか1つの単層膜或いはこれらの複数を積層した複合膜がキャパシタ絶縁膜として使用可能である。Ta25やBi23は多結晶シリコンとの界面における熱的安定性に欠ける(なお、ここで例示したそれぞれの比誘電率εrの値は、製造方法により変化しうるので、場合によりこれらの値から逸脱しうるものである。)。更に、シリコン酸化膜とこれらの複合膜のキャパシタ絶縁膜でも良い。複合膜は3層以上の積層構造でも良い。即ち、少なくとも、一部に上記の比誘電率εrが5〜6以上の材料を含むキャパシタ絶縁膜が好ましい。但し、複合膜の場合はキャパシタ絶縁膜全体として測定される実効的な比誘電率εreffが5〜6以上になる組み合わせを選択することが好ましい。又、ハフニウム・アルミネート(HfAlO)膜のような3元系の化合物からなるキャパシタ絶縁膜でも良い。即ち、ストロンチウム(Sr)、アルミニウム(Al)、マグネシウム(Mg)、イットリウム(Y)、ハフニウム(Hf)、ジルコニウム(Zr)、タンタル(Ta)、ビスマス(Bi)のいずれか1つの元素を少なくとも含む酸化物、又はこれらの元素を含むシリコン窒化物がキャパシタ絶縁膜として使用可能である。なお、強誘電体のチタン酸ストロンチウム(SrTiO3)、バリウム・チタン酸ストロンチウム(BaSrTiO3)等も高誘電率のキャパシタ絶縁膜して使用可能であるが、多結晶シリコンとの界面における熱的安定性に欠ける点と、強誘電体のヒステリシス特性に対する考慮が必要になる。 FIG. 4 is a schematic bird's-eye view showing a specific structure of the history sensor according to the first embodiment of the present invention. In FIG. 4, the MEMS switch shown in FIG. 3A and the first capacitor C 1 and the second capacitor C 2 made of MIM capacitors are integrated on the semiconductor substrate 11 to realize the circuit configuration shown in FIG. doing. As shown in FIG. 4, a cavity is provided in the vicinity of the center of the surface of the semiconductor substrate 11, and one end of the elastic beam 15 is fixed to the upper surface of the semiconductor substrate 11 located on the left side of the cavity. It is composed. A first electrode wiring 12 made of a metal film such as Al is connected to the fixed portion of the elastic beam 15 and led to the charging terminal (bonding pad) 101. A part of the first electrode wiring 12 is branched to constitute the upper electrode of the MIM capacitor serving as the first capacitor C 1 . The fixed portion of the resilient beams 15 are further resistance wiring R m is provided, connected to a ground wire 14 made of a metal film of Al or the like. Resistance wire R m is constituted by polycrystalline silicon (Bu polysilicon), the impurity concentration of polycrystalline silicon, may be adjusted resistance value. The resistance wiring R m may be composed of a metal thin film, but in the case of a metal thin film, the resistance wiring R m may be composed of a meander line in order to increase the resistance length. The ground wiring 14 is a wiring for connecting the charging terminal (bonding pad) 102 and the measurement terminal (bonding pad) 104, and further becomes the lower electrode of the MIM capacitor that becomes the first capacitor C 1 and the second capacitor C 2 by branching. It constitutes the lower electrode of the MIM capacitor. The capacitor insulating film sandwiched between the lower electrode and the upper electrode of the MIM capacitor constituting the first capacitor C 1 and the capacitor insulating film sandwiched between the lower electrode and the upper electrode of the MIM capacitor constituting the second capacitor C 2 are silicon oxide. A film (SiO 2 film) may be used. In order to increase the values of the first capacitor C 1 and the second capacitor C 2, an insulating material having a relative dielectric constant ε r larger than that of the SiO 2 film is preferable. For example, if the ONO film is formed of a three-layer laminated film of silicon oxide film (SiO 2 film) / silicon nitride film (Si 3 N 4 film) / silicon oxide film (SiO 2 film), the relative dielectric constant ε r = 5 The same degree as ~ 5.5 is obtained. Further, strontium oxide is ε r = 6 (SrO) film, a silicon nitride is ε r = 7 (Si 3 N 4) film, an aluminum oxide is ε r = 8~11 (Al 2 O 3) Film, magnesium oxide (MgO) film with ε r = 10, yttrium oxide (Y 2 O 3 ) film with ε r = 16-17, hafnium oxide (HfO 2 ) with ε r = 22-23 Film, zirconium oxide (ZrO 2 ) film with ε r = 22-23, tantalum oxide (Ta 2 O 5 ) film with ε r = 25-27, bismuth oxide (Bi 2 ) with ε r = 40 Any one single-layer film of O 3 ) film or a composite film in which a plurality of these films are laminated can be used as the capacitor insulating film. Ta 2 O 5 and Bi 2 O 3 lacks thermal stability at the interface between the polycrystalline silicon (Note, each value of the relative permittivity epsilon r exemplified here, as it can vary by production method, if Can deviate from these values.) Furthermore, a capacitor insulating film of a silicon oxide film and a composite film thereof may be used. The composite film may have a laminated structure of three or more layers. That is, a capacitor insulating film including at least a material having the relative dielectric constant ε r of 5 to 6 or more is preferable. However, in the case of a composite film, it is preferable to select a combination in which the effective relative dielectric constant ε reff measured for the entire capacitor insulating film is 5 to 6 or more. A capacitor insulating film made of a ternary compound such as a hafnium aluminate (HfAlO) film may also be used. That is, at least one element of strontium (Sr), aluminum (Al), magnesium (Mg), yttrium (Y), hafnium (Hf), zirconium (Zr), tantalum (Ta), and bismuth (Bi) is included. An oxide or silicon nitride containing these elements can be used as the capacitor insulating film. Ferroelectric materials such as strontium titanate (SrTiO 3 ) and barium strontium titanate (BaSrTiO 3 ) can also be used as a high dielectric constant capacitor insulating film, but they are thermally stable at the interface with polycrystalline silicon. It is necessary to consider the lack of properties and the hysteresis characteristics of the ferroelectric.

図4に示すように、空洞の底部には、Al等の金属膜からなる第2電極配線13が配置され、この第2電極配線13は、空洞の側壁部を介して、空洞の右側に延伸し、更に半導体基板11の右側端部近傍に位置する測定端子(ボンディングパッド)103まで導かれている。第2電極配線13の一部は分岐して、第2容量C2となるMIMキャパシタの上部電極を構成している。 As shown in FIG. 4, a second electrode wiring 13 made of a metal film such as Al is disposed at the bottom of the cavity, and the second electrode wiring 13 extends to the right side of the cavity via the sidewall of the cavity. Further, it is led to a measurement terminal (bonding pad) 103 located near the right end of the semiconductor substrate 11. A portion of the second electrode wiring 13 branches constitute the upper electrode of the second capacitor C 2 become MIM capacitor.

本発明の第1の実施の形態に係る履歴センサによれば、温度、機械的振動などの最大値が発生した時刻を遡及するに際し、システムが大規模にならず、ユビキタス性に優れ、われもの輸送、冷凍冷蔵物の宅配など、種々の物品の搬送、保存等における管理に好適な、履歴センサを提供することができる。   According to the history sensor according to the first embodiment of the present invention, when the time when the maximum value such as temperature or mechanical vibration occurs is retroactively, the system does not become large-scale, and is excellent in ubiquity. It is possible to provide a history sensor suitable for management in transportation, storage, etc. of various articles such as transportation and delivery of frozen refrigerated goods.

(第2の実施の形態)
本発明の第2の実施の形態に係る履歴センサは、図5に示すように、一定の減衰時定数τsで減衰する電荷の減衰特性により計時する計時部1と、減衰特性中の特定の時刻における電荷情報を記憶する電荷記憶部2と、一定レベル以上の温度若しくは振動で過渡的に導通し、再び遮断状態となり、導通により、計時部1から電荷記憶部2に電荷を分配するするスイッチSW1とを備え、電荷情報と、減衰時定数τsとにより、過渡的な導通をした時刻t0を同定する。ここで、計時部1は、計時部キャパシタ(第1容量)C1と、この計時部キャパシタ(第1容量)に並列接続された基準抵抗Rmとを備える。一方、電荷記憶部2は、不揮発性メモリ32を備える。そして、図5に示すように、計時部1は、計時部キャパシタ(第1容量)C1を初期電荷Q0に充電する初期電荷設定部3を更に備える点が第1の実施の形態に係る履歴センサとは異なる。この初期電荷設定部3は、アンテナ(充電用アンテナ)31とこのアンテナ31が受信した電磁エネルギにより誘起された電流を整流する整流ダイオードD1とからなる直列回路を備え、この直列回路が計時部キャパシタ(第1容量)C1に並列接続され、この直列回路により、第1容量C1を初期電荷Q0に充電する。
(Second Embodiment)
As shown in FIG. 5, the history sensor according to the second embodiment of the present invention includes a timekeeping unit 1 that measures time by an attenuation characteristic of a charge that is attenuated with a constant attenuation time constant τ s , and a specific one in the attenuation characteristic. Switch for storing charge information at time and transiently conducting at a temperature or vibration above a certain level and switching off again, and distributing the charge from the time measuring unit 1 to the charge storing unit 2 by conduction. SW1 is provided, and the time t 0 at which the transient conduction is performed is identified by the charge information and the decay time constant τ s . Here, the timer unit 1 includes a clock unit capacitors (first capacitor) C 1, and a reference resistor R m which is connected in parallel to the timer unit capacitor (first capacitor). On the other hand, the charge storage unit 2 includes a nonvolatile memory 32. As shown in FIG. 5, the timekeeping unit 1 according to the first embodiment is further provided with an initial charge setting unit 3 that charges the timepiece capacitor (first capacitor) C 1 to the initial charge Q 0. It is different from the history sensor. The initial charge setting unit 3 includes a series circuit including an antenna (charging antenna) 31 and a rectifier diode D1 that rectifies a current induced by electromagnetic energy received by the antenna 31. The first capacitor C 1 is charged to the initial charge Q 0 by this series circuit connected in parallel to the (first capacitor) C 1 .

第2の実施の形態に係る履歴センサではは第1容量C1に蓄えられる電荷Q(t)は主として整流ダイオードD1の内部抵抗で減衰する。振動/温度スイッチSW1がONになった時刻t0を遡及的に求める方法は第1の実施の形態に係る履歴センサの場合と同じである。
図5に示したように、充電用アンテナ31を用いて第1容量C1を充電する場合、第1容量C1への初期電荷量Q0を一定に設定できない可能性がある。この問題を解決する方法として、図6に示すI−V特性を有する定電圧ダイオード(ツェナーダイオード)ZDを利用する。定電圧ダイオードZDは、逆方向電圧Vbでブレークダウンが発生して端子電圧がVb近傍で固定される。したがって、電波による充電時間をブレークダウンが発生する以上にすれば、初期電荷量Q0=C1・Vbで固定される。
The history sensor according to the second embodiment is attenuated in the internal resistance of the charge Q (t) is primarily rectifier diode D1 to be accumulated in the first capacitor C 1. The method of retrospectively obtaining the time t 0 when the vibration / temperature switch SW1 is turned on is the same as that in the history sensor according to the first embodiment.
As shown in FIG. 5, when the first capacitor C 1 is charged using the charging antenna 31, there is a possibility that the initial charge amount Q 0 to the first capacitor C 1 cannot be set constant. As a method for solving this problem, a constant voltage diode (Zener diode) ZD having an IV characteristic shown in FIG. 6 is used. In the constant voltage diode ZD, breakdown occurs in the reverse voltage Vb, and the terminal voltage is fixed near Vb. Therefore, if the charging time by radio waves is longer than the breakdown occurs, the initial charge amount Q 0 = C 1 · Vb is fixed.

図7は、整流ダイオードD1の等価抵抗Reと等価容量Ceとの並列回路で等価回路表現したものである。もし、逆バイアス時の等価抵抗Reと等価容量Ceの温度依存性が小さければ、第1容量C1に蓄えられる電荷Q(t)の減衰時定数は常に一定であるから、履歴センサとしては問題なく機能する。しかし、等価抵抗Reと等価容量Ceとに温度依存性がある場合は、減衰時定数は温度に依存するので、発生時間の推定に誤差が生ずる。   FIG. 7 is an equivalent circuit representation of a parallel circuit of an equivalent resistance Re and an equivalent capacitance Ce of the rectifier diode D1. If the temperature dependence of the equivalent resistance Re and the equivalent capacitance Ce at the time of reverse bias is small, the decay time constant of the charge Q (t) stored in the first capacitor C1 is always constant. Function. However, if the equivalent resistance Re and the equivalent capacitance Ce are temperature-dependent, the decay time constant depends on the temperature, so that an error occurs in the generation time estimation.

このため、第2の実施の形態に係る履歴センサでは、等価抵抗Reが大きく、等価容量Ceが小さくなるような微少構造の整流ダイオードD1を用い、更に図7に示すように、第1容量C1に並列に基準抵抗Rmを挿入している。このとき、
R << Re ・・・・・(7)
C1 >> Ce ・・・・・(8)
とすれば、計時部1は、減衰時定数τs=Rm・C1を有することとなり、正確な時計の役割を演ずる。
図8の断面図に示す不揮発性メモリは、p型の半導体基板11の表面にソース領域41及びドレイン領域42が形成され、ソース領域41及びドレイン領域42の間に定義されるチャネル領域上に、厚さ5〜10nmの、トンネル効果で電気伝導するゲート絶縁膜(トンネル酸化膜)33が配置されている。ソース領域41及びドレイン領域42は、p型の半導体基板11中に高濃度にn型不純物をドープしたn+型の半導体領域である。p型の半導体基板11の代わりに、n型の半導体基板中に設けられたp型のウェル領域(pウェル)でも良い。そして、このゲート絶縁膜33上には、電荷を蓄積するための浮遊ゲート電極34と、浮遊ゲート電極34の上の厚さ10〜50nm程度の電極間絶縁膜35と、電極間絶縁膜35上の制御ゲート電極36が配置され、不揮発性メモリのゲート電極を構成している。ゲート絶縁膜33、浮遊ゲート電極34、電極間絶縁膜35、制御ゲート電極36からなる積層構造の側壁には側壁絶縁膜37が形成されている。
For this reason, in the hysteresis sensor according to the second embodiment, the rectifier diode D1 having a minute structure in which the equivalent resistance Re is large and the equivalent capacitance Ce is small is used, and as shown in FIG. 7, the first capacitor C1 is used. It is inserted the reference resistor R m in parallel to the. At this time,
R << Re (7)
C1 >> Ce (8)
Then, the time measuring unit 1 has an attenuation time constant τ s = R m · C 1 and plays the role of an accurate clock.
In the nonvolatile memory shown in the cross-sectional view of FIG. 8, a source region 41 and a drain region 42 are formed on the surface of the p-type semiconductor substrate 11, and on a channel region defined between the source region 41 and the drain region 42, A gate insulating film (tunnel oxide film) 33 having a thickness of 5 to 10 nm and electrically conducting by the tunnel effect is disposed. The source region 41 and the drain region 42 are n + type semiconductor regions in which a p type semiconductor substrate 11 is doped with n type impurities at a high concentration. Instead of the p-type semiconductor substrate 11, a p-type well region (p-well) provided in the n-type semiconductor substrate may be used. On the gate insulating film 33, the floating gate electrode 34 for accumulating charges, the interelectrode insulating film 35 having a thickness of about 10 to 50 nm on the floating gate electrode 34, and the interelectrode insulating film 35 The control gate electrode 36 is arranged to constitute the gate electrode of the nonvolatile memory. A side wall insulating film 37 is formed on the side wall of the laminated structure including the gate insulating film 33, the floating gate electrode 34, the interelectrode insulating film 35, and the control gate electrode 36.

図8に示す不揮発性メモリにおいて、ソース領域41を接地(GND)電位とし、ソース領域41と制御ゲート電極36との間に、時刻t=t0において、スイッチSW1がONになったときに第1容量C1の両端の電位差V1(t0)が印加されるようにしておけば、浮遊ゲート電極34に注入される電荷量は、第1容量C1に保持されていた電荷Q(t0)に比例する。ソース領域41及びドレイン領域42の間も、第1容量C1の両端の電位差V1(t0)が印加されるようにしておけば良い。一定の時間(t0<t)経過後、浮遊ゲート電極34に蓄積されている電荷を、制御ゲート電極36を用いて測定することができる。したがって、間接的ではあるが、時刻t=t0において、スイッチSW1がONになったときの第1容量C1に保持されていた電荷Q(t0)が分かるので、時刻t0の推定が可能になる。 In the nonvolatile memory shown in FIG. 8, when the source region 41 is set to the ground (GND) potential and the switch SW1 is turned on between the source region 41 and the control gate electrode 36 at time t = t 0 , If the potential difference V1 (t 0 ) between both ends of one capacitor C 1 is applied, the amount of charge injected into the floating gate electrode 34 is the charge Q (t 0 ) held in the first capacitor C 1. ). The potential difference V1 (t 0 ) across the first capacitor C 1 may be applied between the source region 41 and the drain region 42. After a certain time (t 0 <t), the charge accumulated in the floating gate electrode 34 can be measured using the control gate electrode 36. Therefore, although indirectly, at time t = t 0 , since the charge Q (t 0 ) held in the first capacitor C 1 when the switch SW1 is turned on can be known, the estimation of time t 0 can be performed. It becomes possible.

本発明の第2の実施の形態に係る履歴センサによれば、第1の実施の形態に係る履歴センサと同様に、温度、機械的振動などの最大値が発生した時刻を遡及するに際し、システムが大規模にならず、ユビキタス性に優れ、種々の物品の搬送、保存等における管理に好適な履歴センサを提供することができる。   According to the history sensor according to the second embodiment of the present invention, as in the history sensor according to the first embodiment, the system can be used to retroactively measure the time when the maximum value such as temperature and mechanical vibration occurs. However, it is possible to provide a history sensor that is excellent in ubiquitous property and suitable for management in transporting and storing various articles.

図9は図5で不揮発性メモリ32の代わりに第2容量C2を用いた場合を示している。図9に示す回路構成でも、図5に示す回路構成と同様に、温度、機械的振動などの最大値が発生した時刻を遡及するに際し、システムが大規模にならず、ユビキタス性に優れ、種々の物品の搬送、保存等における管理に好適な履歴センサを提供することができる。 FIG. 9 shows a case where the second capacitor C 2 is used instead of the nonvolatile memory 32 in FIG. In the circuit configuration shown in FIG. 9, as in the circuit configuration shown in FIG. 5, when the time when the maximum values such as temperature and mechanical vibration occur are retroactively, the system does not become large-scale and has excellent ubiquitous properties. It is possible to provide a history sensor suitable for management in transportation, storage, etc. of the article.

(半導体集積回路)
図10に示すように、本発明の実施の形態に係る半導体集積回路(MEMSチップ)は、半導体基板11上に、履歴センサを構成するセンサ部51と共に、このセンサ部51の周辺回路となる,制御回路52,復調回路53,変調回路54等をモノリシックに集積化している。更に、センサ部51,復調回路53,変調回路54に接続された内部コイル(アンテナ)31を備え、内部コイル(アンテナ)31には、外付けアンテナ用端子105,106が接続されている。センサ部51と内部コイル(アンテナ)31とで、図5,図7及び図9等に示した種々の回路構成が実現可能である。外付けアンテナを介して、制御回路52,復調回路53,変調回路54等によるデータ通信と、これらの制御回路52,復調回路53,変調回路54等に対する電力供給がなされる。なお、図10は、内部コイル31を備えた構造で示しているが、内部コイル31を省略して、第1の実施の形態に係る履歴センサのように、充電端子101,102で第1容量C1を充電する構造でも良い(図1参照。)。
(Semiconductor integrated circuit)
As shown in FIG. 10, the semiconductor integrated circuit (MEMS chip) according to the embodiment of the present invention becomes a peripheral circuit of the sensor unit 51 together with the sensor unit 51 constituting the history sensor on the semiconductor substrate 11. The control circuit 52, demodulation circuit 53, modulation circuit 54, etc. are monolithically integrated. Furthermore, an internal coil (antenna) 31 connected to the sensor unit 51, the demodulation circuit 53, and the modulation circuit 54 is provided, and external antenna terminals 105 and 106 are connected to the internal coil (antenna) 31. Various circuit configurations shown in FIGS. 5, 7, 9, and the like can be realized by the sensor unit 51 and the internal coil (antenna) 31. Data communication by the control circuit 52, demodulation circuit 53, modulation circuit 54, and the like and power supply to the control circuit 52, demodulation circuit 53, modulation circuit 54, and the like are performed via an external antenna. Although FIG. 10 shows a structure including the internal coil 31, the internal coil 31 is omitted, and the first capacitors are connected to the charging terminals 101 and 102 as in the history sensor according to the first embodiment. A structure in which C 1 is charged may be used (see FIG. 1).

復調回路53の前段には、図示を省略したフィルタや低雑音増幅器等が集積化されていても良い。又図示を省略しているが、変調回路54と、外付けアンテナ用端子105,106との間には、送信回路としてのRFフロントエンド部を構成するMMIC等が集積化されていても良い。MMICにはマイクロ波用パワートランジスタが備えられる。   A filter, a low-noise amplifier, or the like, not shown, may be integrated in the previous stage of the demodulation circuit 53. Although not shown, an MMIC or the like that constitutes an RF front end unit as a transmission circuit may be integrated between the modulation circuit 54 and the external antenna terminals 105 and 106. The MMIC includes a microwave power transistor.

復調回路53では、外付けアンテナ用端子105,106を介して外付けアンテナが受信したRF信号と局部発振器の出力するRF信号との差の周波数が抽出され、増幅器により、差の周波数であるIF信号が増幅され、安定化される。このIF信号は、復調回路53により、例えば、直交位相復調され、互いに90°位相がずれたI信号及びQ信号が生成される。復調回路53が備えるミキサにおいて、更に低周波、例えば10MHz以下のベースバンドI信号及びベースバンドQ信号がそれぞれ生成される。ベースバンドI信号及びベースバンドQ信号は、それぞれ、増幅器で増幅された後、制御回路52に入力される。制御回路52に入力されたベースバンドI信号及びベースバンドQ信号は、更に、A−D変換器でディジタル信号に変換され、制御回路52が内蔵するディジタルベースバンドプロセッサ(DBBP)に入力される。即ち、ベースバンドI信号及びベースバンドQ信号は、ディジタルのベースバンドI信号及びベースバンドQ信号となり、DBBPにより信号処理され、第2容量C2の電荷Q2(t)の値を読み取るための信号をセンサ部51に送り、センサ部51を制御する。 In the demodulation circuit 53, the frequency of the difference between the RF signal received by the external antenna via the external antenna terminals 105 and 106 and the RF signal output from the local oscillator is extracted, and an IF that is the difference frequency is extracted by an amplifier. The signal is amplified and stabilized. The IF signal is demodulated by, for example, quadrature phase by the demodulation circuit 53, and an I signal and a Q signal that are 90 ° out of phase with each other are generated. In the mixer provided in the demodulating circuit 53, a baseband I signal and a baseband Q signal having a lower frequency, for example, 10 MHz or less, are respectively generated. The baseband I signal and the baseband Q signal are each amplified by an amplifier and then input to the control circuit 52. The baseband I signal and the baseband Q signal input to the control circuit 52 are further converted into digital signals by an AD converter and input to a digital baseband processor (DBBP) built in the control circuit 52. That is, the baseband I signal and the baseband Q signal become a digital baseband I signal and a baseband Q signal, and are subjected to signal processing by DBBP to read the value of the charge Q 2 (t) of the second capacitor C 2 . A signal is sent to the sensor unit 51 to control the sensor unit 51.

変調回路54は、増幅器と、増幅器に接続されたミキサを備える。変調回路54は、更に、発振器及び移相器を備える。ミキサには、発振器からの搬送波のRF周波数が、移相器により互いに90°位相がずらされて供給される。センサ部51から制御回路52が読み出した、第2容量C2の電荷Q2(t)=Q2(t0+Δt)の値は、変調回路54の増幅器に入力される。増幅器の出力は、ミキサにおいて発振器からの搬送波のRF周波数と混合され、変調される。変調回路54は、更に、加算器及び加算器の出力に接続された増幅器を備える。ミキサの出力は、加算器に入力され、加算器の出力は増幅器に入力される。変調回路54の出力段の増幅器の出力は、外付けアンテナ用端子105,106を介して、外付けアンテナに送られる。 The modulation circuit 54 includes an amplifier and a mixer connected to the amplifier. The modulation circuit 54 further includes an oscillator and a phase shifter. The RF frequency of the carrier wave from the oscillator is supplied to the mixer with a phase shift of 90 ° from each other by the phase shifter. The value of the charge Q 2 (t) = Q 2 (t 0 + Δt) of the second capacitor C 2 read by the control circuit 52 from the sensor unit 51 is input to the amplifier of the modulation circuit 54. The amplifier output is mixed and modulated in a mixer with the RF frequency of the carrier from the oscillator. The modulation circuit 54 further comprises an adder and an amplifier connected to the output of the adder. The output of the mixer is input to the adder, and the output of the adder is input to the amplifier. The output of the amplifier at the output stage of the modulation circuit 54 is sent to the external antenna via the external antenna terminals 105 and 106.

本発明の実施の形態に係るモノリシック半導体集積回路によれば、温度、機械的振動などの最大値が発生した時刻を遡及するに際し、システムが大規模にならず、ユビキタス性に優れ、われもの輸送、冷凍冷蔵物の宅配など、種々の物品の搬送、保存等における管理に好適な半導体集積回路を提供することができる。   According to the monolithic semiconductor integrated circuit according to the embodiment of the present invention, the system is not large-scaled and excellent in ubiquitous property when transporting the time when the maximum values such as temperature and mechanical vibration occur. In addition, it is possible to provide a semiconductor integrated circuit suitable for management in transportation, storage, and the like of various items such as delivery of frozen and refrigerated goods.

図11は、本発明の実施の形態の変形例に係る半導体集積回路で、センサチップ61,受動回路チップ62,及び信号処理チップ63とをスタック実装したハイブリッド集積回路(マルチチップモジュール)である。センサチップ61には、図3に示したようなMEMSスイッチが集積化されている。受動回路チップ62は、図5,図7及び図9に示した第1容量C1、第2容量C2、不揮発性メモリ32,充電用アンテナ31、基準抵抗Rm等が集積化され、センサチップ61と受動回路チップ62との組み合わせで、図5,図7及び図9等に示した種々の回路構成を実現している。信号処理チップ63には、図10に示した、制御回路52,復調回路53,変調回路54等がモノリシックに集積化されている。ハイブリッド集積回路の構成をしているが、図11に示す本発明の実施の形態の変形例に係るマルチチップモジュールの動作は、図10に示したモノリシック集積回路(MEMSチップ)と実質的に同様であり、重複した記載を省略する。 FIG. 11 shows a semiconductor integrated circuit according to a modification of the embodiment of the present invention, which is a hybrid integrated circuit (multichip module) in which a sensor chip 61, a passive circuit chip 62, and a signal processing chip 63 are mounted in a stack. In the sensor chip 61, a MEMS switch as shown in FIG. 3 is integrated. The passive circuit chip 62 includes the first capacitor C 1 , the second capacitor C 2 , the nonvolatile memory 32, the charging antenna 31, the reference resistor R m, and the like shown in FIGS. The combination of the chip 61 and the passive circuit chip 62 realizes various circuit configurations shown in FIGS. In the signal processing chip 63, the control circuit 52, the demodulation circuit 53, the modulation circuit 54 and the like shown in FIG. 10 are monolithically integrated. Although configured as a hybrid integrated circuit, the operation of the multichip module according to the modification of the embodiment of the present invention shown in FIG. 11 is substantially the same as that of the monolithic integrated circuit (MEMS chip) shown in FIG. Therefore, duplicate descriptions are omitted.

本発明の実施の形態に係るハイブリッド半導体集積回路によれば、温度、機械的振動などの最大値が発生した時刻を遡及するに際し、システムが大規模にならず、ユビキタス性に優れ、種々の物品の搬送、保存等における管理に好適な半導体集積回路を提供することができる。   According to the hybrid semiconductor integrated circuit according to the embodiment of the present invention, when the time when the maximum value such as temperature and mechanical vibration occurs is retroactively, the system does not become large-scale, has excellent ubiquitous properties, and various articles. It is possible to provide a semiconductor integrated circuit suitable for management in transportation, storage, etc.

(実装体)
図12は、本発明の実施の形態に係る履歴センサを備えた半導体集積回路の実装体を示す。断面構造を省略しているが、この実装体は、半導体集積回路(MEMSチップ)64等の複数の部品を実装したプラスチック基板91と、このプラスチック基板91上に積層されるスペーサ層、及びそのスペーサ層の上側とプラスチック基板91の下側に積層される表面被覆層(スキン層)を備えたICタグである。図12は、上側の表面被覆層とスペーサ層とを除去した、いわば、ICタグの平面透視図に対応する。
(Implementation body)
FIG. 12 shows a mounting body of a semiconductor integrated circuit provided with a history sensor according to an embodiment of the present invention. Although the cross-sectional structure is omitted, the mounting body includes a plastic substrate 91 on which a plurality of components such as a semiconductor integrated circuit (MEMS chip) 64 are mounted, a spacer layer stacked on the plastic substrate 91, and the spacer. The IC tag includes a surface coating layer (skin layer) laminated on the upper side of the layer and the lower side of the plastic substrate 91. FIG. 12 corresponds to a planar perspective view of the IC tag in which the upper surface coating layer and the spacer layer are removed.

スペーサ層及び表面被覆層の材質としては、ポリエチレン、ポリプロピレン、エチレン−酢酸ビニル共重合体等のポリオレフィン又はオレフィンを主成分とする共重合体若しくは、これらの混合物からなるフィルムやポリビニルアルコール、ナイロン、塩化ビニル等の熱可塑性フィルム更に、ポリエステル、ポリイミド、ポリカーボネート、ポリスチレン、エンジニアリングプラスチック等が用いられる。用途によっては、ガラス含浸エポキシシート、金属板等が用いられる。複数のスペーサ層及び表面被覆層を貼付・固定する方法としては、熱融着、接着剤(熱可塑系、熱硬化系、光硬化系)等が挙げられる。スペーサを貼付するにあたっては、予めMEMSチップ64等の部品形状に打ち抜いて使用することが可能である。
プラスチック基板91としては、50〜100μm厚程度のポリエチレンテレフタレート(PET)フィルムが使用可能で、その上に150μm〜250μm程度のMEMSチップ64や同程度の厚さの印刷アンテナ72a,72b,72cを搭載している。両面に感熱性接着剤を10〜15μm程度塗布した150μm〜250μm程度の厚さのPETフィルムをスペーサ層としてプラスチック基板91に貼付し、MEMSチップ64や同程度の厚さの印刷アンテナ72a,72b,72cと同じ高さとする。次に、プラスチック基板91の下面に150μm〜250μm程度の厚さのPETフィルムを両面に感熱性接着剤を10〜15μm程度塗布して貼付する。更に、上記積層物の表裏に30〜80μm程度の厚さのPETフィルムを片面に感熱性接着剤を10〜15μm程度塗布して、表面被覆層として貼付して実現できる。
As the material of the spacer layer and the surface coating layer, films such as polyethylene, polypropylene, copolymers such as ethylene-vinyl acetate copolymer, copolymers mainly composed of olefins, or mixtures thereof, polyvinyl alcohol, nylon, chloride Further, thermoplastic films such as vinyl, polyester, polyimide, polycarbonate, polystyrene, engineering plastics, etc. are used. Depending on the application, a glass-impregnated epoxy sheet, a metal plate or the like is used. Examples of the method for attaching and fixing the plurality of spacer layers and the surface coating layer include thermal fusion, adhesive (thermoplastic, thermosetting, and photocuring). When affixing the spacer, it is possible to use it by punching it into a part shape such as the MEMS chip 64 in advance.
As the plastic substrate 91, a polyethylene terephthalate (PET) film having a thickness of about 50 to 100 μm can be used, and a MEMS chip 64 having a thickness of about 150 μm to 250 μm and printed antennas 72a, 72b, and 72c having the same thickness are mounted thereon. doing. A PET film having a thickness of about 150 μm to 250 μm with a heat-sensitive adhesive applied to both sides of about 10 to 15 μm is pasted on a plastic substrate 91 as a spacer layer, and the MEMS chip 64 or printed antennas 72a, 72b having the same thickness are attached. The height is the same as 72c. Next, a PET film having a thickness of about 150 μm to 250 μm is applied to the lower surface of the plastic substrate 91, and a heat sensitive adhesive is applied to both sides by about 10 to 15 μm. Further, it can be realized by applying a PET film having a thickness of about 30 to 80 μm to the front and back of the laminate and applying a heat sensitive adhesive to about 10 to 15 μm on one side and sticking it as a surface coating layer.

本発明の実施の形態に係るICタグによれば、温度、機械的振動などの最大値が発生した時刻を遡及するに際し、システムが大規模にならず、ユビキタス性に優れ、われもの輸送、冷凍冷蔵物の宅配など、種々の物品の搬送、保存等における管理に好適な履歴センサを集積化した半導体集積回路を搭載した実装体を提供することができる。   According to the IC tag according to the embodiment of the present invention, when the time when the maximum value such as temperature and mechanical vibration occurs is retroactively, the system does not become large-scale, and is excellent in ubiquitous property, transporting refrigeration, It is possible to provide a mounting body on which a semiconductor integrated circuit in which history sensors suitable for management in transportation, storage, and the like of various articles such as home delivery of refrigerated goods are integrated is mounted.

図13は、本発明の実施の形態の変形例に係る半導体集積回路をストリング実装した実装体(紐状ICタグ)を示す平面透視図である。ストリング実装の場合も、ICタグと同様に、第1及び第2の実施の形態で説明した履歴センサを集積化したMEMSチップ64等の複数の部品を実装したプラスチック紐95と、このプラスチック紐95上に積層されるスペーサ層、及びそのスペーサ層の上側とプラスチック紐95の下側に積層される表面被覆層を備えている。図13は、上側の表面被覆層とスペーサ層とを除去した、いわば、図12に示したICタグの平面透視図に対応する。   FIG. 13 is a perspective plan view showing a mounting body (string-like IC tag) in which a semiconductor integrated circuit according to a modification of the embodiment of the present invention is string-mounted. Also in the case of string mounting, similarly to the IC tag, a plastic string 95 on which a plurality of components such as the MEMS chip 64 in which the history sensors described in the first and second embodiments are integrated, and the plastic string 95 are mounted. A spacer layer is formed on the spacer layer, and a surface covering layer is formed on the upper side of the spacer layer and the lower side of the plastic cord 95. FIG. 13 corresponds to a plan perspective view of the IC tag shown in FIG. 12 with the upper surface coating layer and the spacer layer removed.

プラスチック紐95としては、50〜100μm厚程度のPET紐が使用可能で、その上に150μm〜250μm程度のMEMSチップ64や同程度の厚さの印刷アンテナ72dを搭載している。両面に感熱性接着剤を10〜15μm程度塗布した150μm〜250μm程度の厚さのPET紐をスペーサ層としてプラスチック紐95に貼付し、MEMSチップ64や同程度の厚さの印刷アンテナ72dと同じ高さとする。次に、プラスチック紐95の下面に150μm〜250μm程度の厚さのPET紐を両面に感熱性接着剤を10〜15μm程度塗布して貼付する。更に、上記積層物の表裏に30〜80μm程度の厚さのPET紐を片面に感熱性接着剤を10〜15μm程度塗布して、表面被覆層として貼付して紐状ICタグが実現できる。   As the plastic string 95, a PET string having a thickness of about 50 to 100 μm can be used, and a MEMS chip 64 having a thickness of about 150 to 250 μm and a printed antenna 72d having the same thickness are mounted thereon. A PET string having a thickness of about 150 μm to 250 μm with a heat-sensitive adhesive applied to both sides of about 10 to 15 μm is affixed to the plastic string 95 as a spacer layer, and is the same height as the MEMS chip 64 or the printed antenna 72d having the same thickness. Say it. Next, a PET string having a thickness of about 150 μm to 250 μm is applied to the lower surface of the plastic string 95, and a heat sensitive adhesive is applied to both sides by about 10 to 15 μm. Furthermore, a PET string having a thickness of about 30 to 80 μm is applied to the front and back of the laminate, and a heat-sensitive adhesive is applied to about 10 to 15 μm on one side, and a surface coating layer is applied to realize a string-like IC tag.

本発明の実施の形態に係る紐状ICタグによれば、温度、機械的振動などの最大値が発生した時刻を遡及するに際し、システムが大規模にならず、ユビキタス性に優れ、われもの輸送、冷凍冷蔵物の宅配など、種々の物品の搬送、保存等における管理に好適な履歴センサを集積化した半導体集積回路を搭載した実装体を提供することができる。   According to the string-like IC tag according to the embodiment of the present invention, when the time when the maximum value such as temperature and mechanical vibration occurs is retroactively, the system does not become large-scale, has excellent ubiquitous property, and transports crap. In addition, it is possible to provide a mounting body on which a semiconductor integrated circuit in which history sensors suitable for management in transportation, storage, and the like of various articles such as delivery of frozen refrigerated goods are integrated is mounted.

(履歴遡及システム)
図14に示すように、本発明の実施の形態に係る履歴遡及システムは、第1及び第2の実施の形態で説明した履歴センサを集積化したMEMSチップ64と、このMEMSチップ64の外付けアンテナ56aと外付けアンテナ56bを介してデータ通信及び電力供給をするリーダライタ装置71と、リーダライタ装置71に接続された、表示装置/入力装置81とを備える。MEMSチップ64については、既に図10を用いて説明したとおりであるので、重複した記載を省略する。
(History retroactive system)
As shown in FIG. 14, the history retrospective system according to the embodiment of the present invention includes a MEMS chip 64 in which the history sensors described in the first and second embodiments are integrated, and an external attachment of the MEMS chip 64. A reader / writer device 71 that performs data communication and power supply via an antenna 56a and an external antenna 56b, and a display device / input device 81 connected to the reader / writer device 71 are provided. Since the MEMS chip 64 has already been described with reference to FIG. 10, duplicate description is omitted.

一方、図14に示す履歴遡及システムに用いるリーダライタ装置71は、変調回路72,復調回路73,制御回路74,発振回路75,電源回路76等をモノリシックに半導体基板上に、集積化している。復調回路73の前段には、図示を省略したフィルタや低雑音増幅器等が集積化されていても良い。又図示を省略しているが、変調回路72と、外付けアンテナ56bとの間には、送信回路としてのRFフロントエンド部を構成するMMIC等が集積化されていても良い。MMICにはマイクロ波用パワートランジスタが備えられる。   On the other hand, the reader / writer device 71 used in the history retroactive system shown in FIG. 14 has a modulation circuit 72, a demodulation circuit 73, a control circuit 74, an oscillation circuit 75, a power supply circuit 76, etc. integrated monolithically on a semiconductor substrate. A filter, a low-noise amplifier, etc., not shown in the figure, may be integrated in the previous stage of the demodulation circuit 73. Although not shown, an MMIC or the like constituting an RF front end unit as a transmission circuit may be integrated between the modulation circuit 72 and the external antenna 56b. The MMIC includes a microwave power transistor.

復調回路73では、外付けアンテナ56bが受信したMEMSチップ64からののRF信号と発振回路75の出力するRF信号との差の周波数が抽出され、増幅器により、差の周波数であるIF信号が増幅され、安定化される。このIF信号は、復調回路73により、例えば、直交位相復調され、互いに90°位相がずれたI信号及びQ信号が生成される。復調回路73が備えるミキサにおいて、更に低周波、例えば10MHz以下のベースバンドI信号及びベースバンドQ信号がそれぞれ生成される。ベースバンドI信号及びベースバンドQ信号は、それぞれ、増幅器で増幅された後、制御回路74に入力される。制御回路74に入力されたベースバンドI信号及びベースバンドQ信号は、更に、A−D変換器でディジタル信号に変換され、制御回路74が内蔵するディジタルベースバンドプロセッサ(DBBP)に入力される。即ち、ベースバンドI信号及びベースバンドQ信号は、ディジタルのベースバンドI信号及びベースバンドQ信号となり、DBBPにより信号処理される。具体的には、DBBPは、(3)式で示される時刻t=t0+Δtにおける第2容量C2の電荷量Q1(t0)(C2/(C1+C2))と、減衰時定数τs=Rm・C1とを用いて、最大温度/振動が発生した時刻t0を求める。制御回路74は、DBBPの演算により得られた時刻t0等の処理結果を表示装置81に送り、更に表示装置81を制御して、処理結果を表示させる。 In the demodulation circuit 73, the frequency of the difference between the RF signal from the MEMS chip 64 received by the external antenna 56b and the RF signal output from the oscillation circuit 75 is extracted, and the IF signal as the difference frequency is amplified by the amplifier. And stabilized. The IF signal is demodulated by, for example, quadrature phase by the demodulation circuit 73, and an I signal and a Q signal that are 90 ° out of phase with each other are generated. In the mixer provided in the demodulation circuit 73, a baseband I signal and a baseband Q signal of lower frequency, for example, 10 MHz or less, are generated. The baseband I signal and the baseband Q signal are each amplified by an amplifier and then input to the control circuit 74. The baseband I signal and the baseband Q signal input to the control circuit 74 are further converted into digital signals by an A / D converter and input to a digital baseband processor (DBBP) built in the control circuit 74. That is, the baseband I signal and the baseband Q signal become a digital baseband I signal and a baseband Q signal, and are processed by DBBP. Specifically, the DBBP has a charge amount Q 1 (t 0 ) (C 2 / (C 1 + C 2 )) of the second capacitor C 2 at time t = t 0 + Δt expressed by the equation (3), and attenuation. Using the time constant τ s = R m · C 1 , the time t 0 when the maximum temperature / vibration occurs is obtained. The control circuit 74 sends processing results such as time t 0 obtained by the calculation of DBBP to the display device 81, and further controls the display device 81 to display the processing results.

変調回路72は、増幅器と、増幅器に接続されたミキサを備える。変調回路72は、更に、移相器を備える。ミキサには、発振回路75からの搬送波のRF周波数が、移相器により互いに90°位相がずらされて供給される。入力装置81から入力された命令や条件等を制御回路74がアナログ信号に変換し、変調回路72の増幅器に入力される。変調回路72の内部では、ミキサにおいて増幅器の出力と発振回路75からの搬送波のRF周波数と混合され、変調される。変調回路72は、更に、加算器及び加算器の出力に接続された増幅器を備える。ミキサの出力は、加算器に入力され、加算器の出力は増幅器に入力される。変調回路72の出力段の増幅器の出力は、外付けアンテナ56bを介して、外付けアンテナ56bに送られ、外付けアンテナ56bからMEMSチップ64の外付けアンテナ56a送られる。   The modulation circuit 72 includes an amplifier and a mixer connected to the amplifier. The modulation circuit 72 further includes a phase shifter. The RF frequency of the carrier wave from the oscillation circuit 75 is supplied to the mixer with the phase shifted by 90 ° from each other. The control circuit 74 converts commands, conditions, and the like input from the input device 81 into analog signals and inputs the analog signals to the amplifier of the modulation circuit 72. Inside the modulation circuit 72, the output of the amplifier and the RF frequency of the carrier wave from the oscillation circuit 75 are mixed and modulated in the mixer. The modulation circuit 72 further comprises an adder and an amplifier connected to the output of the adder. The output of the mixer is input to the adder, and the output of the adder is input to the amplifier. The output of the amplifier at the output stage of the modulation circuit 72 is sent to the external antenna 56b via the external antenna 56b, and is sent from the external antenna 56b to the external antenna 56a of the MEMS chip 64.

本発明の実施の形態に係る履歴遡及システムは、以下の手順で、過去に遡って一定以上の温度或いは振動が発生した時刻を同定することができる。   The history retrospective system according to the embodiment of the present invention can identify the time when a temperature or vibration more than a certain level has occurred retroactively in the following procedure.

(イ)図14に示すリーダライタ装置71で、MEMSチップ64の第1容量C1に、外付けアンテナ56a及び56bを介して、電波で充電する。或いは、リーダライタ装置71の電気端子とMEMSチップ64の電気端子とを接触させ、リーダライタ装置71の基準電源で充電しても良い。 (A) The reader / writer device 71 shown in FIG. 14 charges the first capacitor C 1 of the MEMS chip 64 with radio waves via the external antennas 56a and 56b. Alternatively, the electrical terminal of the reader / writer device 71 and the electrical terminal of the MEMS chip 64 may be brought into contact with each other and charged with the reference power source of the reader / writer device 71.

(ロ)MEMSチップ64の第1容量C1が初期電荷Q0に充電されたら、測定を開始する。そして、一定時間後にMEMSチップ64の第2容量C2の電荷又は不揮発性メモリ32の浮遊ゲート電極34に蓄積されている電荷をリーダライタ装置71で読み出す。 (B) When the first capacitor C 1 of the MEMS chip 64 is charged to the initial charge Q 0 , the measurement is started. Then, the charge of the second capacitor C 2 of the MEMS chip 64 or the charge accumulated in the floating gate electrode 34 of the nonvolatile memory 32 is read by the reader / writer device 71 after a certain time.

(ハ)第2容量C2の電荷がゼロ又は不揮発性メモリ32に情報がない場合は、最大温度/振動に問題がないと判定される。そうでない場合は、制御回路74は、(3)式の第2容量C2の電荷量Q1(t0)(C2/(C1+C2))と減衰時定数τs=Rm・C1とを用いて、最大温度/振動が発生した時刻t0を求める。 (C) When the charge of the second capacitor C 2 is no information to zero or non-volatile memory 32, it is determined that there is no problem to the maximum temperature / vibration. If not, the control circuit 74 determines the charge amount Q 1 (t 0 ) (C 2 / (C 1 + C 2 )) of the second capacitor C 2 and the decay time constant τ s = R m · The time t 0 when the maximum temperature / vibration occurs is obtained using C 1 .

(ニ)最大温度/振動が発生した時刻t0が求められたら、再び、図14に示すリーダライタ装置71を用いて、MEMSチップ64の第1容量C1を、初期電荷Q0に充電する。 (D) When the time t 0 when the maximum temperature / vibration occurs is obtained, the first capacitor C 1 of the MEMS chip 64 is charged to the initial charge Q 0 again using the reader / writer device 71 shown in FIG. .

本発明の実施の形態に係る履歴遡及システムによれば、温度、機械的振動などの最大値が発生した時刻を遡及するに際し、システムが大規模にならず、ユビキタス性に優れ、われもの輸送、冷凍冷蔵物の宅配など、種々の物品の搬送、保存等における管理に好適な履歴遡及システムを提供することができる。
(その他の実施の形態)
上記のように、本発明は第1及び第2の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
According to the history retrospective system according to the embodiment of the present invention, when retroactively the time when the maximum value such as temperature, mechanical vibration, etc. occurs, the system does not become large-scale, and is excellent in ubiquitous property, transportation of waste, It is possible to provide a history retrospective system suitable for management in transporting, storing, and the like of various items such as delivery of frozen and refrigerated items.
(Other embodiments)
As described above, the present invention has been described according to the first and second embodiments. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.

既に述べた第1及び第2の実施の形態に係る履歴センサにおいて、半導体基板11上に単一の振動/温度スイッチSW1を形成していたが、ONになる閾値の異なるスイッチSW1を多数形成することで、より精密な遡及的な測定が可能になる。即ち、例えば、(a)一定の減衰時定数τsで減衰する電荷の減衰特性を時計とする第1計時部1、減衰特性中の特定の時刻における電荷情報を記憶する第1電荷記憶部2、第1レベル(閾値)以上の温度若しくは振動で過渡的に導通し、再び遮断状態となり、導通により、第1計時部1から第1電荷記憶部2に電荷を分配するする第1スイッチSW1備える第1センサ部と、(b)減衰時定数τsで減衰する電荷の減衰特性を時計とする第2計時部1、減衰特性中の特定の時刻における電荷情報を記憶する第2電荷記憶部2、第1レベル(閾値)とは異なる第2レベル(閾値)以上の温度若しくは振動で過渡的に導通し、再び遮断状態となり、導通により、第2計時部1から第2電荷記憶部2に電荷を分配するする第2スイッチSW1備える第2センサ部と、(c)減衰時定数τsで減衰する電荷の減衰特性を時計とする第3計時部1、減衰特性中の特定の時刻における電荷情報を記憶する第3電荷記憶部2、第1及び第2レベル(閾値)とは異なる第3レベル(閾値)以上の温度若しくは振動で過渡的に導通し、再び遮断状態となり、導通により、第3計時部1から第3電荷記憶部2に電荷を分配するする第3スイッチSW1備える第3センサ部と、(d)・・・・と、のように、複数のセンサ部を構成し、これらの複数のセンサ部のそれぞれの電荷記憶部2から、それぞれ電荷情報を読み出すように周辺回路を同一の半導体基板上に集積化して、電荷情報と、減衰時定数τsとにより、過渡的な導通をした時刻t0を同定する半導体集積回路を構成すれば、複数の閾値をレベルに応じて検出し、より精密な遡及的な測定が可能になる。 In the history sensor according to the first and second embodiments already described, the single vibration / temperature switch SW1 is formed on the semiconductor substrate 11, but a large number of switches SW1 having different thresholds to be turned on are formed. This enables more precise retrospective measurement. That is, for example, (a) a first timekeeping unit 1 that uses a decay characteristic of charge that decays with a constant decay time constant τ s as a clock, and a first charge storage unit 2 that stores charge information at a specific time in the decay characteristic. And a first switch SW1 that conducts transiently at a temperature or vibration equal to or higher than a first level (threshold value), enters a shut-off state again, and distributes charges from the first time measuring unit 1 to the first charge storage unit 2 by conduction. A first sensor unit; and (b) a second timing unit 1 that uses a decay characteristic of the charge that decays with the decay time constant τ s as a clock, and a second charge storage unit 2 that stores charge information at a specific time in the decay characteristic. , When the temperature or vibration of the second level (threshold) is different from the first level (threshold) or higher, the continuity is established and the circuit is turned off again, and the electric charge is transferred from the second timing unit 1 to the second charge storage unit 2. A second switch SW1 for distributing A second sensor unit, (c) the decay time third time measuring unit 1 the attenuation characteristic of the charge decay constant tau s and clock, a third charge storage unit 2 for storing charge information at a particular time in the attenuation characteristic, When the temperature or vibration exceeds a third level (threshold) that is different from the first and second levels (threshold), the continuity is established, and the circuit is turned off again. A third sensor unit that includes a third switch SW1 that distributes charges to each other, and a plurality of sensor units, such as (d)..., Each of which is a charge storage unit. 2 to integrate the peripheral circuits on the same semiconductor substrate so as to read out the charge information, respectively, and identify the time t 0 when the transient conduction is made by the charge information and the decay time constant τ s Configure multiple thresholds according to the level. Detecting Te, thereby enabling more precise retrospective measurements.

更に、建築物のコンクリートや道路などの亀裂モニタ対象物に、図15に示すような充電用アンテナ31を備えた回路構成のMEMSチップ埋め込んで、充電用アンテナ31が切断したかどうかで亀裂モニタ対象物の劣化度を判定できる。  Further, a crack monitoring target such as a concrete or road of a building is embedded in a MEMS chip having a circuit configuration having a charging antenna 31 as shown in FIG. The degree of deterioration of an object can be determined.

即ち、亀裂モニタ対象物の劣化度の判定においては、図15に示す回路構成のMEMSチップの計時部測定端子107の電圧を一定時間後に測定する。もしも、ある特定の時刻t=t2において、振動や温度が正常レベルを越えるような状態が発生すれば、第1及び第2の実施の形態において説明したように、電荷が、この時刻t=t2において、第2容量C2に移動する。このため、図16に示すように時刻t=t3(t2<t3)における測定においては、正常な曲線Bより小さい電位の曲線Cの変化を示すようになっていることが観察される。これに対して、もし時刻t=t3における測定において、計時部測定端子107の電圧が正常な曲線Bのレベルを超える曲線Aの様な変化をしていれば充電用アンテナ31が切断した(即ちコンクリートに亀裂が入った)と判定できる。 That is, in the determination of the degree of degradation of the crack monitor object, the voltage at the time measuring unit measuring terminal 107 of the MEMS chip having the circuit configuration shown in FIG. 15 is measured after a certain time. If a state in which the vibration or temperature exceeds a normal level occurs at a specific time t = t 2 , as described in the first and second embodiments, the charge is transferred at this time t = t 2. At t 2 , the second capacitor C 2 is moved. For this reason, as shown in FIG. 16, in the measurement at the time t = t 3 (t 2 <t 3 ), it is observed that the change of the curve C having a potential smaller than the normal curve B is shown. . On the other hand, in the measurement at time t = t 3 , the charging antenna 31 is disconnected if the voltage at the time measuring unit 107 changes like the curve A exceeding the level of the normal curve B ( That is, it can be determined that the concrete has cracked.

なぜならば、時刻t=t1(t1<t2)において、充電用アンテナ31が切れたとすれば、t<tにおいては、整流ダイオードD1の抵抗を介して流れる電流分がなくなったためである。無論、充電用アンテナ31が切れることと、温度/スイッチSW1が入ることが一定時間内に発生した場合は事情が複雑になるが、この場合は電荷記憶部測定端子108の電圧測定で判別できる。上記の説明は、計時部測定端子107と電荷記憶部測定端子108の電圧情報は亀裂をモニタするものとは異なる別系統の充電用アンテナ31で送信できるように、構成されている。 This is because if the charging antenna 31 is disconnected at the time t = t 1 (t 1 <t 2 ), the current flowing through the resistance of the rectifier diode D1 disappears at t 1 <t. . Of course, the situation becomes complicated when the charging antenna 31 is turned off and the temperature / switch SW1 is turned on within a certain time, but in this case, it can be determined by measuring the voltage at the charge storage unit measurement terminal 108. The above description is configured such that the voltage information of the time measuring unit measurement terminal 107 and the charge storage unit measurement terminal 108 can be transmitted by the charging antenna 31 of a different system different from that for monitoring the crack.

本発明の他の実施の形態に係る亀裂モニタシステムは、以下の手順で、亀裂が発生したか否かをモニタすることができる。   The crack monitoring system according to another embodiment of the present invention can monitor whether or not a crack has occurred by the following procedure.

(イ)まず、建築物のコンクリートや道路などの亀裂モニタ対象物中に複数の同一構造・同一特性のMEMSチップを、一定間隔若しくは予め定められたモニタポイントに埋め込む。そして、図14に示したと同様なリーダライタ装置で、それぞれのMEMSチップの第1容量C1に、電波で同時に充電する。 (A) First, a plurality of MEMS chips having the same structure and the same characteristics are embedded in a crack monitoring object such as concrete or road of a building at a constant interval or a predetermined monitor point. Then, with the same reader / writer device as shown in FIG. 14, the first capacitors C 1 of the respective MEMS chips are simultaneously charged with radio waves.

(ロ)そして、一定時間後にそれぞれのMEMSチップの第2容量C2の電荷又は不揮発性メモリ32の浮遊ゲート電極34に蓄積されている電荷を、電波を介して、リーダライタ装置で読み出す。 (B) After a certain time, the charge of the second capacitor C 2 of each MEMS chip or the charge accumulated in the floating gate electrode 34 of the nonvolatile memory 32 is read out by a reader / writer device via radio waves.

(ハ)第2容量C2の電荷がゼロ又は不揮発性メモリ32に情報がない場合は、最大温度/振動に問題がないか、亀裂モニタ対象物中に亀裂が発生したかのいずれかであると判定される。この場合は、第1容量C1の電荷Q1(t)も読み出し、複数のMEMSチップのそれぞれから読み出された値を相互比較する。もし、特定のMEMSチップから読み出された第1容量C1の電荷Q1(t)が、他のMEMSチップから読み出された第1容量C1の電荷Q1(t)よりも大きければ、その特定のMEMSチップが埋め込まれた箇所に亀裂が発生したと判断される。 (C) if the second charge capacity C 2 is no information to zero or nonvolatile memory 32, if there is a problem with the maximum temperature / vibration, whether either crack during the crack monitor object has occurred It is determined. In this case, the charge Q 1 (t) of the first capacitor C 1 is also read, and the values read from each of the plurality of MEMS chips are compared with each other. If the charge Q 1 (t) of the first capacitor C 1 read from a specific MEMS chip is larger than the charge Q 1 (t) of the first capacitor C 1 read from another MEMS chip. Then, it is determined that a crack has occurred at a location where the specific MEMS chip is embedded.

なお、リーダライタ装置側に、亀裂モニタ対象物中に埋め込まれるMEMSチップと同一構造・同一特性の基準MEMSチップを内蔵し、この基準MEMSチップから読み出される第1容量C1の電荷Q1(t)の値と、亀裂モニタ対象物中に埋め込まれたMEMSチップから読み出された第1容量C1の電荷Q1(t)の値とを比較するようにしても良い。 Note that a reference MEMS chip having the same structure and characteristics as the MEMS chip embedded in the crack monitoring object is built in the reader / writer device side, and the charge Q 1 (t of the first capacitor C 1 read from the reference MEMS chip is read. ) And the value of the charge Q 1 (t) of the first capacitor C 1 read from the MEMS chip embedded in the crack monitoring object may be compared.

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。   As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.

本発明の第1の実施の形態に係る履歴センサの回路構成を示す図である。It is a figure which shows the circuit structure of the history sensor which concerns on the 1st Embodiment of this invention. 図1に示した履歴センサの第1容量C1の電荷Q1(t)の変化を説明する図である。It is a diagram illustrating a change in charge Q 1 (t) of the first capacitance C 1 of the history sensor shown in FIG. 図1に示した履歴センサのMEMSスイッチを説明する模式的な断面図図である。It is typical sectional drawing explaining the MEMS switch of the log | history sensor shown in FIG. 図3に示したMEMSスイッチを集積化した履歴センサを説明する模式的な鳥瞰図である。FIG. 4 is a schematic bird's-eye view for explaining a history sensor in which the MEMS switch shown in FIG. 3 is integrated. 本発明の第2の実施の形態に係る履歴センサの回路構成を示す図である。It is a figure which shows the circuit structure of the log | history sensor which concerns on the 2nd Embodiment of this invention. 図5に示した履歴センサに用いる定電圧ダイオードのI−V特性を示す図である。It is a figure which shows the IV characteristic of the constant voltage diode used for the log | history sensor shown in FIG. 本発明の第2の実施の形態の変形例に係る履歴センサの回路構成を示す図である。It is a figure which shows the circuit structure of the log | history sensor which concerns on the modification of the 2nd Embodiment of this invention. 図5に示した履歴センサに用いる不揮発性メモリの構造を示す模式的な断面図図である。It is typical sectional drawing which shows the structure of the non-volatile memory used for the log | history sensor shown in FIG. 本発明の第2の実施の形態の他の変形例に係る履歴センサの回路構成を示す図である。It is a figure which shows the circuit structure of the log | history sensor which concerns on the other modification of the 2nd Embodiment of this invention. 図5に示した履歴センサと共に周辺回路までモノリシックに集積化した半導体集積回路(MEMSチップ)を説明する模式的な鳥瞰図である。6 is a schematic bird's-eye view for explaining a semiconductor integrated circuit (MEMS chip) monolithically integrated with a history sensor shown in FIG. 5 up to a peripheral circuit. FIG. 本発明の第1又は第2の実施の形態に係る履歴センサと周辺回路とをハイブリッドに集積化したマルチチップモジュール(半導体集積回路)を説明する模式的な鳥瞰図である。It is a typical bird's-eye view explaining the multichip module (semiconductor integrated circuit) which integrated the history sensor and peripheral circuit which concern on the 1st or 2nd embodiment of this invention in the hybrid. 本発明の実施の形態に係るMEMSチップを実装したICタグの透過平面図である。It is a permeation | transmission top view of the IC tag which mounted the MEMS chip based on embodiment of this invention. 本発明の実施の形態に係るMEMSチップをストリング実装した紐状ICタグの構造を示す模式的な透過平面図である。It is a typical permeation | transmission top view which shows the structure of the string-like IC tag which carried out the string mounting of the MEMS chip which concerns on embodiment of this invention. 本発明の実施の形態に係る履歴遡及システムを説明するブロック図である。It is a block diagram explaining the history retroactive system concerning an embodiment of the invention. 本発明の他の実施の形態に係る亀裂モニタの回路構成を示す図である。It is a figure which shows the circuit structure of the crack monitor which concerns on other embodiment of this invention. 図15に示した亀裂モニタの第1容量C1の電荷Q1(t)の変化を説明する図である。FIG. 16 is a diagram for explaining a change in charge Q 1 (t) of the first capacitor C 1 of the crack monitor shown in FIG. 15.

符号の説明Explanation of symbols

1…計時部
2…電荷記憶部
3…初期電荷設定部
11…半導体基板
12…第1電極配線
13…第2電極配線
14…接地配線
15…弾性梁
17…バイメタル梁
21…第1金属層
22…第2金属層
31…アンテナ
31…充電用アンテナ(内部コイル)
32…不揮発性メモリ
33…ゲート絶縁膜
34…浮遊ゲート電極
35…電極間絶縁膜
36…制御ゲート電極
37…側壁絶縁膜
41…ソース領域
42…ドレイン領域
51…センサ部
52…制御回路
53…復調回路
54…変調回路
56a,56b…アンテナ
61…センサチップ
62…受動回路チップ
63…信号処理チップ
64…MEMSチップ
71…リーダライタ装置
72…変調回路
72a,72b,72c,74d…印刷アンテナ
73…復調回路
74…制御回路
75…発振回路
76…電源回路
81…表示装置/入力装置
101,102…充電端子
105,106…アンテナ用端子
107…計時部測定端子
108…電荷記憶部測定端子
DESCRIPTION OF SYMBOLS 1 ... Time measuring part 2 ... Charge memory | storage part 3 ... Initial charge setting part 11 ... Semiconductor substrate 12 ... 1st electrode wiring 13 ... 2nd electrode wiring 14 ... Ground wiring 15 ... Elastic beam 17 ... Bimetal beam 21 ... 1st metal layer 22 ... second metal layer 31 ... antenna 31 ... charging antenna (internal coil)
32 ... Nonvolatile memory 33 ... Gate insulating film 34 ... Floating gate electrode 35 ... Interelectrode insulating film 36 ... Control gate electrode 37 ... Side wall insulating film 41 ... Source region 42 ... Drain region 51 ... Sensor unit 52 ... Control circuit 53 ... Demodulation Circuit 54 ... Modulation circuit 56a, 56b ... Antenna 61 ... Sensor chip 62 ... Passive circuit chip 63 ... Signal processing chip 64 ... MEMS chip 71 ... Reader / writer device 72 ... Modulation circuit 72a, 72b, 72c, 74d ... Print antenna 73 ... Demodulation Circuit 74 ... Control circuit 75 ... Oscillator circuit 76 ... Power supply circuit 81 ... Display / input device 101,102 ... Charging terminal 105,106 ... Antenna terminal 107 ... Timer measuring terminal 108 ... Charge memory measuring terminal

Claims (10)

一定の減衰時定数で減衰する電荷の減衰特性により計時する計時部と、
一定レベル以上の温度若しくは振動で過渡的に導通し、再び遮断状態となるスイッチと、
前記スイッチの導通により、前記計時部から電荷が分配される電荷記憶部
とを備え、前記電荷の減衰特性により、前記過渡的な導通をした時刻を同定することを特徴とする履歴センサ。
A timekeeping unit that keeps time by the decay characteristics of charges that decay with a constant decay time constant;
A switch that is transiently turned on at a temperature or vibration above a certain level, and then shuts off again;
A history sensor comprising: a charge storage unit that distributes charges from the timekeeping unit when the switch is turned on; and identifying the time when the transient conduction is performed by the charge attenuation characteristics.
前記計時部は、
計時部キャパシタと、
該計時部キャパシタに並列接続された基準抵抗
とを備えることを特徴とする請求項1に記載の履歴センサ。
The timekeeping section is
A timer capacitor;
The history sensor according to claim 1, further comprising: a reference resistor connected in parallel to the timer capacitor.
前記計時部は、前記計時部キャパシタを初期電荷に充電する初期電荷設定部を更に備えることを特徴とする請求項2に記載の履歴センサ。   The history sensor according to claim 2, wherein the timing unit further includes an initial charge setting unit configured to charge the timing unit capacitor to an initial charge. 前記初期電荷設定部は、
アンテナと
該アンテナが受信した電磁エネルギにより誘起された電流を整流する整流ダイオード
とからなる直列回路を備え、該直列回路が前記計時部キャパシタに並列接続されていることを特徴とする請求項3に記載の履歴センサ。
The initial charge setting unit includes:
4. A series circuit comprising an antenna and a rectifier diode that rectifies a current induced by electromagnetic energy received by the antenna, wherein the series circuit is connected in parallel to the timer capacitor. The described history sensor.
前記計時部と、前記電荷記憶部と、前記スイッチとが、同一の半導体基板上に集積化されていることを特徴とする請求項1に記載の履歴センサ。   The history sensor according to claim 1, wherein the timing unit, the charge storage unit, and the switch are integrated on the same semiconductor substrate. 一定の減衰時定数で減衰する電荷の減衰特性により計時する計時部と、
一定レベル以上の温度若しくは振動で過渡的に導通し、再び遮断状態となるスイッチと、
前記スイッチの導通により、前記計時部から電荷が分配される電荷記憶部と、
前記電荷記憶部から前記電荷記憶部に蓄積された電荷を読み出す周辺回路
とを同一の半導体基板上に集積化し、前記電荷の減衰特性により、前記過渡的な導通をした時刻を同定することを特徴とする半導体集積回路。
A timekeeping unit that keeps time by the decay characteristics of charges that decay with a constant decay time constant;
A switch that is transiently turned on at a temperature or vibration above a certain level, and then shuts off again;
A charge storage unit in which charges are distributed from the timing unit by conduction of the switch;
A peripheral circuit for reading out the charge accumulated in the charge storage unit from the charge storage unit is integrated on the same semiconductor substrate, and the time when the transient conduction is performed is identified by the attenuation characteristic of the charge. A semiconductor integrated circuit.
前記計時部は、
アンテナと
該アンテナが受信した電磁エネルギにより誘起された電流を整流する整流ダイオード
とを備えるる初期電荷設定部を更に備え、該初期電荷設定部が、前記計時部が有する計時部キャパシタを初期電荷に充電することを特徴とする請求項6に記載の半導体集積回路。
The timekeeping section is
An initial charge setting unit comprising an antenna and a rectifier diode that rectifies a current induced by electromagnetic energy received by the antenna, wherein the initial charge setting unit uses the time-unit capacitor included in the time-measurement unit as an initial charge. The semiconductor integrated circuit according to claim 6, wherein charging is performed.
一定の減衰時定数で減衰する電荷の減衰特性により計時する第1計時部、一定レベル以上の温度若しくは振動で過渡的に導通し、再び遮断状態となる第1スイッチ、前記導通により、前記第1計時部から電荷が分配される第1電荷記憶部を備える第1センサ部と、
前記減衰時定数で減衰する電荷の減衰特性により計時する第2計時部、前記一定レベルとは異なるレベル以上の温度若しくは振動で過渡的に導通し、再び遮断状態となる第2スイッチ、前記導通により、前記第2計時部から電荷が分配される第2センサ部と、
前記第1及び第2電荷記憶部から、前記第1及び第2電荷記憶部にそれぞれ蓄積された電荷を読み出す周辺回路
とを同一の半導体基板上に集積化し、前記電荷の減衰特性により、前記過渡的な導通をした時刻を同定することを特徴とする半導体集積回路。
A first timekeeping section that counts by a charge decay characteristic that decays with a constant decay time constant; a first switch that is transiently turned on at a temperature or vibration above a certain level; and is turned off again; A first sensor unit comprising a first charge storage unit to which charge is distributed from the time measuring unit;
A second timekeeping unit that counts by the attenuation characteristic of the charge that is attenuated by the decay time constant; a second switch that is transiently turned on at a temperature or vibration different from the predetermined level; A second sensor unit to which electric charge is distributed from the second time measuring unit;
Peripheral circuits for reading out charges accumulated in the first and second charge storage units from the first and second charge storage units, respectively, are integrated on the same semiconductor substrate, and the transient characteristics are applied to the transient circuit. A semiconductor integrated circuit characterized by identifying the time when electrical conduction was made.
前記半導体集積回路に電力を供給し、且つ前記周辺回路とデータ通信を行う外付けアンテナを接続するための端子を前記半導体基板上に有することを特徴とする請求項6〜7のいずれか1項に記載の半導体集積回路。   8. The semiconductor substrate according to claim 6, further comprising a terminal on the semiconductor substrate for supplying power to the semiconductor integrated circuit and connecting an external antenna for performing data communication with the peripheral circuit. A semiconductor integrated circuit according to 1. プラスチック基板と、
該プラスチック基板上に搭載され、一定の減衰時定数で減衰する電荷の減衰特性により計時する計時部、一定レベル以上の温度若しくは振動で過渡的に導通し、再び遮断状態となるスイッチ、前記導通により、前記計時部から電荷が分配される電荷記憶部、前記電荷記憶部から前記電荷記憶部に蓄積された電荷を読み出す周辺回路とを同一半導体基板上に集積化した半導体集積回路と、
該プラスチック基板上に搭載され、前記半導体集積回路に電力を供給し、且つ前記周辺回路とデータ通信を行うアンテナ
とを備え、前記減衰時定数とにより、前記過渡的な導通をした時刻を同定することを特徴とする実装体。


A plastic substrate,
Mounted on the plastic substrate, timed by a charge decay characteristic that decays with a constant decay time constant, a switch that becomes transiently conductive at a temperature or vibration above a certain level, and becomes a shut-off state again. A semiconductor integrated circuit in which a charge storage unit to which charges are distributed from the time measuring unit, and a peripheral circuit for reading out charges accumulated in the charge storage unit from the charge storage unit are integrated on the same semiconductor substrate;
An antenna mounted on the plastic substrate, supplying power to the semiconductor integrated circuit and performing data communication with the peripheral circuit, and identifying the time when the transient conduction has occurred by the decay time constant A mounting body characterized by that.


JP2004125805A 2004-04-21 2004-04-21 History sensor, semiconductor integrated circuit and mounting body Pending JP2005308546A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004125805A JP2005308546A (en) 2004-04-21 2004-04-21 History sensor, semiconductor integrated circuit and mounting body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004125805A JP2005308546A (en) 2004-04-21 2004-04-21 History sensor, semiconductor integrated circuit and mounting body

Publications (1)

Publication Number Publication Date
JP2005308546A true JP2005308546A (en) 2005-11-04

Family

ID=35437493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004125805A Pending JP2005308546A (en) 2004-04-21 2004-04-21 History sensor, semiconductor integrated circuit and mounting body

Country Status (1)

Country Link
JP (1) JP2005308546A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009042928A (en) * 2007-08-07 2009-02-26 Toshiba Corp Radio sensor device and start control method for radio sensor device
JP2012168019A (en) * 2011-02-15 2012-09-06 Taisei Corp Vibration meter
US9030400B2 (en) 2011-11-24 2015-05-12 Samsung Display Co., Ltd. Temperature dependence of charge sharing for a liquid crystal display
WO2018056100A1 (en) * 2016-09-26 2018-03-29 株式会社村田製作所 High-speed serial signal equalizer and high-speed serial interface

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009042928A (en) * 2007-08-07 2009-02-26 Toshiba Corp Radio sensor device and start control method for radio sensor device
JP2012168019A (en) * 2011-02-15 2012-09-06 Taisei Corp Vibration meter
US9030400B2 (en) 2011-11-24 2015-05-12 Samsung Display Co., Ltd. Temperature dependence of charge sharing for a liquid crystal display
WO2018056100A1 (en) * 2016-09-26 2018-03-29 株式会社村田製作所 High-speed serial signal equalizer and high-speed serial interface

Similar Documents

Publication Publication Date Title
KR101478810B1 (en) Power storage device
US8177137B2 (en) Sensor device having non-contact charge function and containers having the same
KR100633195B1 (en) Flexible electronic device and production method of the same
US20050236623A1 (en) Semiconductor device
US9459157B2 (en) Device for monitoring the temperature of an element
US7847252B2 (en) Infrared-detecting element and infrared image sensor using the same
US8829639B2 (en) Thermoelectric device using semiconductor technology
EP1381159A2 (en) Time limit function utilization apparatus
JP5125106B2 (en) Semiconductor device
EP0952611A3 (en) Semiconductor device
US12000792B2 (en) CMOS-MEMS humidity sensor
ATE377219T1 (en) FINGER DETECTION MODULE IN THIN FILM CONSTRUCTION, WITH RESISTIVE TEMPERATURE SENSITIVE ELEMENTS
WO2007043743A1 (en) Temperature sensor using abrupt metal-insulator transition (mit) and alarm comprising the temperature sensor
US8207853B2 (en) Hybrid sensor/communication device, and method
US20060075760A1 (en) Temperature measuring device using a matrix switch, a semiconductor package and a cooling system
JP2005308546A (en) History sensor, semiconductor integrated circuit and mounting body
US6930371B2 (en) Temperature-sensing diode
US7164358B2 (en) Frequency divider with variable capacitance
EP1687838A4 (en) HIGH TEMPERATURE MEMORY DEVICE
US7239002B2 (en) Integrated circuit device
US9608307B2 (en) Semiconductor substrate-based system for an RFID device, RFID device, and method for manufacturing such a semiconductor substrate-based system
JP2001066194A (en) Temperature measuring device
US20060027259A1 (en) Infrared sensor
JP2010232567A (en) Semiconductor integrated device and manufacturing method thereof
Ueda Implementation of GaAs monolithic microwave integrated circuits with on-chip BST capacitors

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050906

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070207

A131 Notification of reasons for refusal

Effective date: 20070724

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20071120

Free format text: JAPANESE INTERMEDIATE CODE: A02