JP2005283830A

JP2005283830A - 実装構造体、電気光学装置、電子機器、実装構造体の検査方法、電気光学装置の検査方法

Info

Publication number: JP2005283830A
Application number: JP2004095633A
Authority: JP
Inventors: Hiroyuki Onodera; 広幸小野寺
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-03-29
Filing date: 2004-03-29
Publication date: 2005-10-13

Abstract

【課題】検査などの際、配線を辿らなくても不具合の原因となる信号を出力した端子の位置を容易に特性することのできる実装構造体、この実装構造体を備えた電気光学装置、この電気光学装置を備えた電子機器、実装構造体の検査方法、および電気光学装置の検査方法を提供すること。
【解決手段】電気光学装置１ａにおいて、第１のＩＣ４の実装領域に形成された出力パッド６０には、１０個毎に第１の指標６１０を備えた第１の指標付き出力パッド６１が配置され、１００個毎に第２の指標６２０を備えた第２の指標付き出力パッド６２が配置されている。このため、所定の出力パッド６０の位置を特定したい場合には、指標付き出力パッド６１、６２に基づいて基板の裏面側から特定することができる。
【選択図】図５

Description

本発明は、被実装体に対して実装体が実装された実装構造体、この実装構造体を備えた電気光学装置、この電気光学装置を備えた電子機器、実装構造体の検査方法、および電気光学装置の検査方法に関するものである。

アクティブマトリクス型液晶装置や有機エレクトロルミネッセンス表示装置などの電気光学装置において、画像表示領域には、多数のデータ線と多数の走査線との各交点に相当する位置に画素が形成されており、データ線および走査線を介して各画素に所定の信号を供給して各画素の駆動を行う。そのため、電気光学装置では、電気光学物質を保持する電気光学装置用基板上に駆動用ＩＣがＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）実装され、駆動用ＩＣから出力された信号、あるいは駆動用ＩＣから出力された信号に基づいて生成された信号がデータ線および走査線に出力される（例えば、特許文献１参照）。
特開２００３−５７６７７号公報の図４

このような構成の電気光学装置では、その製造工程などにおいて、駆動用ＩＣから信号を出力して各画素を点灯させ、電気光学装置用基板のパッドと駆動用ＩＣのバンプとの接続に不具合がないか検査を行う。ここで、いずれかの画素列に不具合が発生したときには、電気光学装置用基板の裏面側から、該当する画素列に接続された配線パターンを辿って、不具合の発生した画素列に信号を出力しているパッドの位置を特定し、このパッドとバンプとの実装状態を確認している。

しかしながら、近年、画素数の増大に伴って、配線パターンおよびパッドの数が増えるとともに、それらのピッチが狭くなっている。そのため、検査の際、配線パターンを辿って不具合の発生した画素列に信号を出力しているパッドの位置を特定することが困難になりつつあるという問題点がある。

以上の問題点に鑑みて、検査などの際、配線を辿らなくても不具合の原因となる信号を出力した端子の位置を容易に特定することのできる実装構造体、この実装構造体を備えた電気光学装置、この電気光学装置を備えた電子機器、実装構造体の検査方法、および電気光学装置の検査方法を提供することにある。

上記課題を解決するために、本発明では、複数の配線パターンおよび該複数の配線パターンに各々接続する複数の第１の端子が形成された被実装体と、前記第１の端子に対応して設けられた複数の第２の端子が配列された実装体とを有し、前記第１の端子と前記第２の端子とが電気的に接続された実装構造体において、前記複数の第１の端子には、当該複数の第１の端子内における位置を示す指標が付された指標付き端子が含まれていることを特徴とする。

本発明では、複数の第１の端子には、当該複数の第１の端子内における位置を示す指標が付された指標付き端子が含まれているため、実装構造体を動作させた際、当該実装構造体に不具合が発生したときには、当該不具合の原因となった可能性のある第１の端子については、配線パターンを辿って特定しなくても、指標付き端子に基づいて特定できる。従って、配線パターンや端子が増加し、かつ、それらのピッチが狭くなった場合でも、不具合の原因となった可能性のある第１の端子の位置を容易に特定でき、この第１の端子と第２の端子との接続状態を検査できる。

本発明において、前記第１の端子は、例えば、前記配線パターンを介して信号を出力する出力端子である。電気光学装置の場合、画素数の増大に伴って、出力端子の数が増大するので、出力端子に対して本発明を適用すると効果的である。

本発明において、前記被実装体は、基材が透光性を備えていることが好ましい。このように構成すると、実装体を取り外さなくても、被実装体の実装体が実装されている側とは反対側の面から実装領域を確認し、端子を特定することができる。

本発明において、前記指標は、前記指標付き端子に形成された前記基材表面まで貫通する穴であることが好ましい。このように構成すると、被実装体の実装体が実装されている側とは反対側の面から指標付き端子の位置を確認できる。また、このような穴で指標を構成すれば、第１の端子をパターニングする際、同時に指標を形成することができ、かつ、益々小型化されつつある端子に対しても指標を付与することできる。

本発明において、前記指標付き端子では、前記第２の端子と平面的に重なる領域からずれた位置に前記指標が付されていることが好ましい。このように構成すると、指標付き端子に第２の端子を実装した際、指標の存在によって実装の信頼性が低下することがない。

本発明において、前記指標付き端子では、前記第２の端子と平面的に重なる領域の中心位置からずれた位置に前記指標が付されていることが好ましい。このように構成すると、指標付き端子に第２の端子を実装した際、指標の存在によって実装の信頼性が低下することを抑えることができる。

本発明において、前記指標付き端子は、前記複数の第１の端子の配列方向において所定の端子数毎に配置されていることが好ましい。この場合、前記指標付き端子には、少なくとも、前記複数の第１の端子の配列方向において所定の数毎に配置された第１の指標付き端子と、該第１の指標付き端子と異なる形態の指標が付され、前記複数の第１の端子の配列方向において前記第１の指標付き端子と異なる数毎に配置された第２の指標付き端子とが含まれていることが好ましい。例えば、第１の指標付き端子については１０個毎に形成し、第２の指標付き端子については１００個毎に形成することが好ましい。

本発明において、前記被実装体は、例えば、前記第１の端子としてのパッドを備えた基板であり、前記被実装体は、前記第２の端子としてのバンプを備えたＩＣである。

本発明に係る実装構造体は、電気光学装置に用いることができる。この場合、前記被実装体は、電気光学装置を保持する電気光学装置用基板であり、当該電気光学用基板の画像表示領域には、多数の画素がマトリクス状に配置され、前記第１の端子は、前記配線パターンを介して当該第１の端子に電気的に接続された複数の画素に信号を供給する。

本発明に係る電気光学装置は、液晶装置やエレクトロルミネッセンス表示装置などであり、このような電気光学装置は、携帯電話機やモバイルコンピュータなどといった電子機器に用いられる。

本発明では、複数の配線パターンおよび該複数の配線パターンに各々接続する複数の第１の端子が形成された透光性の基材と、複数の第２の端子が配列された実装体とを有し、前記第１の端子と前記第２の端子とが電気的に接続された実装構造体の検査方法において、前記複数の第１の端子には、当該複数の第１の端子内における位置を示す指標として前記基材表面まで貫通する穴が形成された指標付き端子を含ませておき、前記第２の端子を介して前記第１の端子に信号を供給して前記実装構造体を動作させ、当該実装構造体に不具合が発生したときには、当該不具合の原因となる信号を出力する前記第１の端子の位置を前記指標付き端子に基づいて前記基材の前記実装体が実装された側とは反対側から特定することを特徴とする。

また、本発明では、複数の配線パターンおよび該複数の配線パターンに各々接続する複数の第１の端子が形成された透光性の電気光学装置用基板と、前記電気光学装置用基板に保持された電気光学物質と、複数の第２の端子が配列された駆動用ＩＣとを有し、前記第１の端子と前記第２の端子とが電気的に接続され、かつ、前記電気光学用基板の画像表示領域には、複数の画素がマトリクス状に配置された電気光学装置の検査方法において、前記複数の第１の端子には、当該複数の第１の端子内における位置を示す指標として、前記基材表面まで貫通する穴が形成された指標付き端子を含ませておき、前記第２の端子を介して前記第１の端子に信号を供給して前記電気光学装置を動作させ、前記複数の画素のいずれかに不具合が発生したときには、当該不具合が発生した画素に信号を出力する前記第１の端子の位置を前記指標付き端子に基づいて前記基材の前記駆動用ＩＣが実装された側とは反対側から特定することを特徴とする。

以下、図面を参照して本発明の実施の形態を説明する。

（電気光学装置の全体構成）
図１は、電気光学装置の電気的構成を示すブロック図である。図２（Ａ）、（Ｂ）は、本発明を適用した電気光学装置を素子基板の側からみた概略斜視図、および対向基板の側からみた概略斜視図である。図３は、図２に示す電気光学装置を画素電極を通る部分でＹ方向に切断したときの断面図である。

図１に示す電気光学装置１ａは、画素スイッチング素子としてＴＦＤ（ＴｈｉｎＦｉｌｍＤｉｏｄｅ／薄膜ダイオード素子）を用いたアクティブマトリクス型液晶装置であり、交差する２方向をＸ方向およびＹ方向としたとき、複数の走査線５１ａがＸ方向（行方向）に延び、複数のデータ線５２ａがＹ方向（列方向）に延びている。電気光学装置１ａの画像表示領域２には、走査線５１ａとデータ線５２ａとの各交差点に対応する各位置には画素５３ａが形成され、多数の画素５３ａがマトリクス状に配列されている。これらの画素５３ａでは、液晶層５４ａと、画素スイッチング用のＴＦＤ素子５６ａとが直列に接続されている。各走査線５１ａは走査線駆動回路５７ａによって駆動され、各データ線５２ａはデータ線駆動回路５８ａによって駆動される。

このような電気光学装置１ａを構成するにあたっては、図２（Ａ）、（Ｂ）および図３に示すように、素子基板１０（電気光学装置用基板／被実装体）と対向基板２０とをシール材３０によって貼り合わせるとともに、両基板とシール材３０とによって囲まれた領域内に電気光学物質としての液晶１９を封入する。シール材３０は、対向基板２０の縁辺に沿って略長方形の枠状に形成されるが、液晶１９を封入するために一部が開口している。このため、液晶１９の封入後にその開口部分が封止材３１によって封止される。

素子基板１０および対向基板２０の基材１０ａ、２０ａはいずれも、ガラスや石英、プラスチックなどの光透過性を有する板状部材である。素子基板１０の内側（液晶１９の側）表面には、上述した複数のデータ線５２ａ、画素スイッチング用のＴＦＤ素子（図示せず）、画素電極３４ａ、および配向膜（図示せず）などが形成される。一方、対向基板２０の内側の面上には複数の走査線５１ａが形成され、走査線５１ａの表面側に配向膜（図示せず）が形成されている。

なお、実際には、素子基板１０および対向基板２０の外側の表面に、入射光を偏光させるための偏光板や、干渉色を補償するための位相差板などが適宜、貼着される。また、カラー表示を行う場合には、対向基板２０に対して、画素電極３４ａと対向する領域に、Ｒ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）のカラーフィルタ（図示せず）が所定の配列で形成され、画素電極３４ａに対向しない領域にはブラックマトリクス（図示せず）が形成される。さらに、カラーフィルタおよびブラックマトリクスを形成した表面には、その平坦化および保護のために平坦化層がコーティングされ、この平坦化層の表面に走査線５１ａが形成されるが、本発明とは直接の関係がないため、それらの図示および説明を省略する。

（ＴＦＤ素子の構成）
図４は、図２に示す電気光学装置において画素スイッチング素子として用いたＴＦＤ素子の説明図である。

図４において、素子基板１０は、基材１０ａの表面に下地層１４が形成され、ＴＦＤ素子５６ａは、この下地層１４の上に形成された第１ＴＦＤ素子３３ａおよび第２ＴＦＤ素子３３ｂからなる２つのＴＦＤ素子要素によって、いわゆるＢａｃｋ−ｔｏ−Ｂａｃｋ構造として構成されている。このため、ＴＦＤ素子５６ａは、電流−電圧の非線形特性が正負双方向にわたって対称化されている。下地層１４は、例えば、厚さが５０〜２００ｎｍ程度の酸化タンタル（Ｔａ_２Ｏ_５）によって構成され、ＴＦＤ素子５６ａの密着性を向上させ、さらに素子基板１０からの不純物の拡散を防止するために設けられている。第１ＴＦＤ素子３３ａおよび第２ＴＦＤ素子３３ｂは、第１金属層３２ａと、この第１金属層３２ａの表面に形成された絶縁層３２ｂと、絶縁層３２ｂの表面に互いに離間して形成された第２金属層３２ｃ、３２ｄとによって構成されている。

本形態において、第１金属層３２ａは、例えば、厚さが１００〜５００ｎｍ程度タンタル単体膜、タンタル合金膜等によって形成され、絶縁層３２ｃは、例えば、陽極酸化法や熱酸化法によって第１金属層３２ａの表面を酸化することによって形成された厚さが１０〜３５ｎｍの酸化タンタル（Ｔａ_２Ｏ_５）である。第２金属層３２ｃ、３２ｄは、例えばクロム（Ｃｒ）等といった金属膜によって５０〜３００ｎｍ程度の厚さに形成されている。第２金属層３２ｃの側は、そのままデータ線５２ａの一部を構成しており、他方の第２金属層３２ｄは、ＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）等といった透明導電材からなる画素電極３４ａに接続されている。

再び図２において、電気光学装置１ａでは、素子基板１０と対向基板２０とをシール材３０によって貼り合わせた状態で、素子基板１０は、シール材３０の外周縁から一方の側に張り出した張り出し領域１０ａを有しており、この張り出し領域１０ａには、データ線５２ａと一体の配線パターン８、および基板間導通を介して走査線５１ａに電気的に接続する配線パターン８が延びている。基板間導通を行うにあたっては、シール材３０として、導電性を有する多数の導通粒子が分散された樹脂が用いられている。ここで、導通粒子は、例えば金属のメッキが施されたプラスチックの粒子や、導電性を有する樹脂の粒子であり、素子基板１０および対向基板２０の各々に形成された配線パターン同士を導通させる機能を備えている。このため、本形態では、データ線５２ａに対して画像信号を出力する第１のＩＣ４（フェイスダウンボンディングタイプのＩＣチップ／実装体）、および走査線５１ａに走査信号を出力する２つの第２のＩＣ５（フェイスダウンボンディングタイプのＩＣチップ／実装体）が素子基板１０の張り出し領域１０ａに対してＣＯＧ実装され、対向基板２０の側にはＩＣが実装されていない。

（実装構造の説明）
図５（Ａ）、（Ｂ）は、本発明に係る電気光学装置の素子基板に形成した第１のＩＣ実装領域の一部を模式的に示す説明図、およびＩＣのバンプの一部を模式的に示す説明図である。図６は、図５（Ａ）に示すパッドに対して、図５（Ｂ）に示すバンプを平面的に重ねた状態を模式的に示す説明図である。

本形態の電気光学装置１ａでは、図２（Ａ）、（Ｂ）に示すように、第１のＩＣ実装領域６には、基板縁１１に沿う方向における中央領域に、データ線駆動回路を内蔵の第１のＩＣ４がＣＯＧ実装される第１のＩＣ実装領域６が形成され、第１のＩＣ実装領域６の両側には、走査線駆動回路を内蔵の第２のＩＣ５がＣＯＧ実装される第２のＩＣ実装領域５０が形成されている。また、素子基板１０の張り出し領域１０ａにおいて、ＩＣ実装領域６、５０よりもさらに基板縁１１の側には、基板縁１１に沿って、可撓性基板７が接続される基板接続領域７０が形成されている。

本形態では、第１のＩＣ実装領域６と第２のＩＣ実装領域５０は、基本的には同様な構成を採用することができるので、図５および図６を参照して、第１のＩＣ実装領域６への第１のＩＣ４の実装構造を中心に説明し、第２のＩＣ実装領域５０については説明を省略する。また、本形態では、第１のＩＣ実装領域６の出力パッドに本発明を適用したので、図５および図６を参照して出力パッド側の構成を説明し、入力パッド側の説明を省略する。

図５（Ａ）、（Ｂ）に示すように、本形態の電気光学装置１ａの第１のＩＣ実装領域６には、第１のＩＣ４の出力バンプ４０が異方性導電材（異方性導電材含有フィルムあるいは異方性導電材含有ペースト）などにより接続される多数の出力パッド６０が基板縁と平行に配列されている。出力パッド６０は、配線パターン８の一部から構成されている。

出力パッド６０は、Ｙ方向のうち、配線パターン８が延びている側でＸ方向に配列された第１のパッド群６８と、第１のパッド群６８に対して、配線パターン８が延びている側と反対側でＸ方向に配列された第２のパッド群６９とから構成され、第１のパッド群６８に属する出力パッド６０と、第２のパッド群６９に属する出力パッド６０は、Ｙ方向で重なる位置に整列している。出力パッド６０のうち、第１のパッド群６８に属する出力パッド６０に接続する配線パターン８は、そのまま画像表示領域に向けて延びてデータ線５２ａに接続している。これに対して、第２のパッド群６９に属する出力パッド６０に接続する配線パターン８は、第１のパッド群６８に属するパッド６０の間に向けて斜めに延び、これらのパッド６０の間を通って、画像表示領域に向けて延びてデータ線５２ａに接続している。なお、第１のパッド群６８に属する出力パッド６０の間には、配線パターン８が１本ずつ通っており、配線パターン８の斜め部分は、いずれも同一方向に傾いている。

第１のパッド群６８に属する出力パッド６０には、配線パターンが延びている側とは反対側に向けて延びた延設部分６３０が形成され、この延設部分６３０は、第２のパッド群６８に属するパッド６０の間に向けて斜めに延びた後、これらのパッド６０の間を通って直線的に延びている。これに対して、第２のパッド群６９に属する出力パッド６０にも、配線パターン８が延びてくる側とは反対側に向けて延びた延設部分６４０が形成され、この延設部分６４０は、そのまま延設部分６３０と平行に延びている。

このような出力パッド６０の配置に対応して、第１のＩＣ４の実装面４０には、Ｘ方向に配列して第１のパッド群６８に属する出力パッド６０に実装される第１のバンプ群４８と、この第１のバンプ群４８に対してＹ方向で隣接する位置でＸ方向に配列して第２のパッド群６９に属する出力パッド６０に実装される第２のバンプ群４９とが形成され、第１のバンプ群４８に属する出力バンプ４０と、第２のバンプ群４９に属する出力バンプ４０は、Ｙ方向で重なる位置に整列している。

このように構成した電気光学装置１ａにおいて、本形態では、第１のパッド群６８に属する出力パッド６０のうち、１番目、６番目、１１番目・・に位置する出力パッド６０、すなわち、第１のパッド群６８および第２のパッド群６９も含めて数えると、１番目、１１番目、２１番目・・に位置する出力パッド６０には、配線パターン８が延びている側の端部に出力パッド６０を構成する金属層などを貫通して基材１０ａ表面まで届く１つの小さな穴からなる第１の指標６１０が付され、このような第１の指標６１０が付された出力パッド６０は、第１の指標付きパッド６１として構成されている。

また、第１のパッド群６８に属する出力パッド６０のうち、５１番目、１０１番目・・に位置する出力パッド６０、すなわち、第１のパッド群６８および第２のパッド群６９も含めて数えると、１０１番目、２０１番目・・に位置する出力パッド６０には、配線パターン８が延びている側の端部に出力パッド６０を構成する金属層などを貫通して基材１０ａ表面まで届く２つの小さな穴からなる第２の指標６２０が付され、このような第２の指標６２０が付された出力パッド６０は、第２の指標付きパッド６２として構成されている。

ここで、出力パッド６０は、図６に示すように、ＩＣ４の出力バンプ４０よりも大きく、第１の指標６１０および第２の指標６２０はいずれも、第１の指標付き出力パッド６１および第２の指標付き出力パッド６２のうち、バンプ４０と平面的に重なる領域からずれた位置にある。また、いずれの出力パッド６０も幅寸法が例えば１０μｍであるのに対して、第１の指標６１０および第２の指標６２０はいずれも、例えば直径３μｍの穴から構成されているため、第１の指標付き出力パッド６１および第２の指標付き出力パッド６２では、指標６１０、６２０が付された部分でも、少なくとも６μｍ以上の端子部分が残っている。

（電気光学装置の検査方法、および本形態の効果）
このような電気光学装置１ａの検査工程では、ＩＣ４、５や可撓性基板７を実装する前の状態で延設部分６３０、６４０に検査端子を当てて配線パターン８に信号を出力し、各画素を点灯させて、配線パターン８の短絡や断線などの有無を検査する。

また、電気光学装置１ａの検査工程では、図２（Ａ）、（Ｂ）に示すように、ＩＣ４、５や可撓性基板７を実装した後、可撓性基板７を介して信号や電源電位などを供給し、第１のＩＣ４の出力バンプ４０から画像信号を出力させ、第２のＩＣ５からは走査信号が出力させる。その結果、画像信号は、出力パッド６０および配線パターン８を介してデータ線５２ａに出力され、走査信号は、配線パターン８および基板間導通部分を介して走査線５１ａに出力され、電気光学装置１ａにおいて所定の検査画像が表示される。

このようなＩＣ４、５や可撓性基板７を実装した後の検査工程において、検査画像に例えば線欠陥が発生した場合、その画素列に信号を出力した出力パッド６０の位置を特定し、この出力パッド６０とバンプ４０との実装状態を確認する必要がある。ここで、素子基板１０には、配線パターン８の途中位置には、画素のアドレスが印されているが、出力パッド６０には、スペース的な制約があって、画素のアドレスが記されていない。

しかるに本形態の電気光学装置１ａでは、素子基板１０の基材１０ａが透光性を備え、かつ、出力パッド６０には、１０個毎に第１の指標付き出力パッド６１が配置され、１００個毎に第２の指標付き出力パッド６２が含まれている。従って、素子基板１０にＩＣ４が実装された状態であっても、線欠陥が発生した画素列のアドレスが分かれば、それに対応する出力パッド６０の位置は、第１の指標付き出力パッド６１および第２の指標付き出力パッド６２に基づいて素子基板１０の裏面側（ＩＣ４が実装されている側とは反対側の面）から容易に特定することができる。それ故、配線パターン８や出力パッド６０が増加し、かつ、それらのピッチが増大した場合でも、不具合バンプの原因となった可能性のある出力パッド６０の位置を容易に特定でき、出力パッド６０とバンプ４０との接続状態を容易に分析できるので、その結果を効率よくフィードバックすることができる。

ここで、パッドの特定にあたっては、カメラなどを用いて目視で特定する方法の他、判定装置を用いてパッドを自動的に特定してもよい。

また、ＩＣ４、５や可撓性基板７を実装する前の状態で延設部分６３０、６４０に検査端子を当てて行う検査工程においても、特定の出力パッド６０の位置を特定する必要がある場合には、第１の指標付き出力パッド６１および第２の指標付き出力パッド６２を利用してもよい。

また、本形態では、出力パッド６０に小さな穴をあけてそれを指標６１０、６２０としているため、パッド６０をパターニング形成する際、指標６１０、６２０も同時に形成することができる。また、小さな穴からなる指標６１０、６２０であれば、小型化されつつある出力パッド６０に対しても付与することできる。しかも、ＩＣ４の実装に異方性導電材を用いた場合、導電粒子が指標６１０、６２０に溜まった場合でも、出力パッド６０に形成した穴であれば、出力パッド６０の側端面に形成した切欠きなどと違って、溜まった導電粒子が隣接する出力パッド６０同士を短絡させるおそれもない。

また、指標付き出力パッド６１、６２では、指標６１０、６２０が付された部分に６μｍ以上の端子部分が残っているため、出力パッド６０において、配線パターン８が延びている側とは反対側に出力バンプ４０が実装された場合でも、出力パッド６０での抵抗の増大などといった不具合が発生しない。

しかも、本形態では、指標付き出力パッド６１、６２では、出力バンプ４０と平面的に重なる領域からずれた位置に指標６１０、６２０が付されている。従って、指標付き出力パッド６１、６２に出力バンプ４０を実装した際、十分な対向面積を確保できるので、実装の信頼性が低下することがない。

また、出力パッド６０のうち、出力バンプ４０と平面的に重なる領域からずれた位置に指標６１０、６２０を付しておけば、例えば、図７（Ａ）に示すように、ＩＣ４の実装位置が多少ずれた場合でも、指標付き出力パッド６１、６２では、出力バンプ４０と平面的に重なる領域の中心からずれた位置に指標６１０、６２０が位置していることになるので、実装の信頼性の低下を抑えることができる。

さらに、本形態では、第１のＩＣ４の実装面４０では、Ｘ方向に配列された２つのバンプ群４８、４９がＹ方向で隣接する領域に配置され、かつ、第１のバンプ群４８に属する出力バンプ４０と、第２のバンプ群４９に属する出力バンプ４０は、Ｙ方向で重なる位置に整列している。また、素子基板１０の第１のＩＣ４に対するＩＣ実装領域６では、Ｘ方向に配列された２つのパッド群６８、６９がＹ方向で隣接する領域に配置され、かつ、第１のパッド群６８に属するパッド６０と、第２のパッド群６９に属するパッド６０は、Ｙ方向で重なる位置に整列している。このため、本形態では、パッド６０を２列に配置した分、所定領域内に出力パッド６０、および出力バンプ４０を配置する数を増大させることができ、このように密に出力パッド６０を配置した場合でも、本形態では、第１の指標付き出力パッド６１および第２の指標付き出力パッド６２に基づいて、特定の出力パッド６０の位置を素子基板１０の裏面側から容易に特定することができる。

また、第１のパッド群６８に属するパッド６０と、第２のパッド群６９に属するパッド６０は、Ｙ方向で重なる位置に整列しているため、異方性導電材を用いて第１のＩＣ４を実装する際、余計な樹脂分などがＹ方向にスムーズに流出するため、余計な異方性導電粒子が局部的に溜まってしまうことがない。それ故、第１のＩＣ４を高い信頼性をもって実装することができる。

［その他の実施の形態］
上記形態では、出力バンプ４０と平面的に重なる領域からずれた位置に指標６１０、６２０を付しておき、図７（Ａ）に示すように、ＩＣ４の実装位置が多少ずれた場合に、出力バンプ４０と平面的に重なる領域の中心からずれた位置に指標６１０、６２０が位置する構成であったが、設計段階において、図７（Ａ）に示すように、出力バンプ４０と平面的に重なる領域に指標６１０、６２０が位置し、かつ、出力バンプ４０と平面的に重なる領域の中心からずれた位置に指標６１０、６２０が位置する構成であってもよい。このような場合には、図７（Ｂ）に示すように、出力バンプ４０と平面的に重なる領域の中心に指標６１０、６２０が位置する場合よりも確実な実装を行うことができる。

また、指標付き出力パッド６１、６２において、指標６１０、６２０が付された部分に６μｍ以上の端子部分が残っていれば、図７（Ｂ）に示すように、出力バンプ４０と平面的に重なる領域の中心に指標６１０、６２０が位置する場合でも確実な電気的な接続を図ることができる。

また、上記形態では、出力パッド６０に丸穴からなる指標６１０、６２０を付したが、その形状については多角形などであってもよい。さらに、出力パッド６０に数字を刻印して指標６１０、６２０としてもよい。但し、穴からなる指標６１０、６２０であれば、数字を刻印する場合と比較して、小さな出力パッド６０にも付与できるという利点がある。

さらに、上記形態では、出力パッド６０に丸穴からなる指標６１０、６２０を付したが、図７（Ｃ）に示すように、出力パッド６０の端縁に形成した切欠き６３０を指標として用いてもよい。

また、上記形態では、第１の指標６１０と第２の指標６２０として穴の数により形態を相違させたが、数に限らず、指標の形状や位置によって、第１の指標６１０と第２の指標６２０の形態を相違させてもよい。

また、上記形態は、ＩＣ４、５の出力側に本発明を適用したが、入力側にも本発明を適用してもよい。

また、上記形態では、基材を透光性を備えたものとし、指標を基材表面まで貫通するものとして、ＩＣを実装したままで基材の裏面側から端子を特定可能にしたが、検査後、ＩＣを外して端子の特定を行い、しかる後にＩＣを再実装するなどの場合には、基材は透光性を備えたものでなくてもよく、指標は基材表面まで貫通するものでなくてもよい。

また、上記形態では、ガラスなどといった電気光学装置用基板にＩＣをＣＯＧ実装する場合に本発明を適用したが、可撓性基板にＩＣをＣＯＦ（ＣｈｉｐＯｎＦｉｌｍ）実装するのに本発明を適用してもよい。この場合でも、可撓性基板の基材においてＩＣの実装領域が透光性を備えている場合には、その背面側から端子を特定することができる。

また、上記形態は、アクティブマトリクス型液晶装置に本発明を適用した例であるが、パッシブマトリクス型液晶装置に本発明を適用してもよい。また、上記形態は、透過型のアクティブマトリクス型液晶装置に本発明を適用した例であるが、反射型あるいは半透過反射型のアクティブマトリクス型液晶装置に本発明を適用してもよい。さらに、図８および図９を参照して以下に示す電気光学装置に本発明を適用してもよい。

図８は、画素スイッチング素子として薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。図９は、電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネッセンス素子を備えたアクティブマトリクス型電気光学装置のブロック図である。

図８に示すように、画素スイッチング素子としてＴＦＴを用いたアクティブマトリクス型液晶装置からなる電気光学装置１００ｂでは、マトリクス状に形成された複数の画素の各々に、画素電極１０９ｂを制御するための画素スイッチング用のＴＦＴ１３０ｂが形成されており、画像信号を供給するデータ線１０６ｂが当該ＴＦＴ１３０ｂのソースに電気的に接続されている。データ線１０６ｂに書き込む画像信号は、データ線駆動回路１０２ｂから供給される。また、ＴＦＴ１３０ｂのゲートには走査線１３１ｂが電気的に接続されており、所定のタイミングで、走査線１３１ｂにパルス的に走査信号が走査線駆動回路１０３ｂから供給される。画素電極１０９ｂは、ＴＦＴ１３０ｂのドレインに電気的に接続されており、スイッチング素子であるＴＦＴ１３０ｂを一定期間だけそのオン状態とすることにより、データ線１０６ｂから供給される画像信号を各画素に所定のタイミングで書き込む。このようにして画素電極１０９ｂを介して液晶に書き込まれた所定レベルのサブ画像信号は、対向基板（図省略）に形成された対向電極との間で一定期間保持される。ここで、保持されたサブ画像信号がリークするのを防ぐことを目的に、画素電極１０９ｂと対向電極との間に形成される液晶容量と並列に蓄積容量１７０ｂ（キャパシタ）を付加することがある。この蓄積容量１７０ｂによって、画素電極１０９ｂの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる電気光学装置が実現できる。なお、蓄積容量１７０ｂを形成する方法としては、容量を形成するための配線である容量線１３２ｂとの間に形成する場合、あるいは前段の走査線１３１ｂとの間に形成する場合もずれであってもよい。

このような構成の液晶装置でも、データ線駆動回路１０２ｂあるいは走査線駆動回路１０３ｂの全体あるいは一部が電気光学装置用基板にＣＯＧ実装されたＩＣに内蔵される場合がある。従って、このようなＩＣの実装に本発明を適用してもよい。

図９に示すように、電荷注入型有機薄膜を用いたエレクトロルミネッセンス素子を備えたアクティブマトリクス型電気光学装置１００ｐは、有機半導体膜に駆動電流が流れることによって発光するＥＬ（エレクトロルミネッセンス）素子、またはＬＥＤ（発光ダイオード）素子などの発光素子をＴＦＴで駆動制御するアクティブマトリクス型の表示装置であり、このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、バックライトを必要とせず、また、視野角依存性が少ないなどの利点がある。

ここに示す電気光学装置１００ｐでは、複数の走査線１０３ｐと、この走査線１０３ｐの延設方向に対して交差する方向に延設された複数のデータ線１０６ｐと、これらのデータ線１０６ｐに並列する複数の共通給電線１２３ｐと、データ線１０６ｐと走査線１０３ｐとの交差点に対応する画素１１５ｐとが構成されている。データ線１０６ｐに対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ線駆動回路１０１ｐが構成されている。走査線１０３ｐに対しては、シフトレジスタおよびレベルシフタを備える走査線駆動回路１０４ｐが構成されている。また、画素１１５ｐの各々には、走査線１０３ｐを介して走査信号がゲート電極に供給される第１のＴＦＴ１３１ｐと、この第１のＴＦＴ１３１ｐを介してデータ線１０６ｐから供給される画像信号を保持する保持容量１３３ｐと、この保持容量１３３ｐによって保持された画像信号がゲート電極に供給される第２のＴＦＴ１３２ｐと、第２のＴＦＴ１３２ｐを介して共通給電線１２３ｐに電気的に接続したときに共通給電線１２３ｐから駆動電流が流れ込む発光素子１４０ｐとが構成されている。発光素子１４０ｐは、画素電極の上層側には、正孔注入層、有機エレクトロルミネッセンス材料層としての有機半導体膜、リチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極が積層された構成になっており、対向電極は、データ線１０６ｐなどを跨いで複数の画素１１５ｐにわたって形成されている。

このような構成のエレクトロルミネッセンス型電気光学装置においても、データ線駆動回路１０１ｐあるいは走査線駆動回路１０４ｐの全体あるいは一部が電気光学装置用基板にＣＯＧ実装されたＩＣに内蔵される場合がある。従って、このようなＩＣの実装に本発明を適用してもよい。

また、上述した実施形態以外にも、電気光学装置として、プラズマディスプレイ装置、ＦＥＤ（フィールドエミッションディスプレイ）装置、ＬＥＤ（発光ダイオード）表示装置、電気泳動表示装置、薄型のブラウン管、液晶シャッター等を用いた小型テレビ、デジタルマイクロミラーデバイス（ＤＭＤ）を用いた装置などの各種の電気光学装置に適用できる。

さらに、上記形態では、電気光学装置用基板を被実装体とし、ＩＣを実装体とした実装構造体の一例として電気光学装置を説明したが、電気光学装置用基板を被実装体とし、可撓性基板を実装体とした実装構造体、あるいは可撓性基板を被実装体とし、ＩＣを実装体とした実装構造体などに本発明を適用してもよい。

上記の電気光学装置は、携帯電話機やモバイルコンピュータなどといった各種の電子機器において表示部として用いることができる。

画素スイッチング素子としてＴＦＤ素子を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。（Ａ）、（Ｂ）は、本発明を適用した電気光学装置を素子基板の側からみた概略斜視図、および対向基板の側からみた概略斜視図である。図２に示す電気光学装置を画素電極を通る部分でＹ方向に切断したときの断面図である。図２に示す電気光学装置において画素スイッチング素子として用いたＴＦＤ素子の説明図である。（Ａ）、（Ｂ）は、図２に示す電気光学装置の素子基板に形成した第１のＩＣ実装領域の一部を模式的に示す説明図、およびＩＣのバンプの一部を模式的に示す説明図である。図５（Ａ）に示すパッドに対して、図５（Ｂ）に示すバンプを平面的に重ねた状態を模式的に示す説明図である。（Ａ）、（Ｂ）、（Ｃ）は、図２に示す電気光学装置の素子基板に形成した出力パッドの変形例を模式的に示す説明図である。画素スイッチング素子として薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネセンス素子を備えたアクティブマトリクス型表示装置のブロック図である。

符号の説明

１ａ電気光学装置、２画像表示領域、４第１のＩＣ（実装体）、７可撓性基板、８配線パターン、１０素子基板（電気光学装置用基板／被実装体）、１０ａ素子基板の基材、２０対向基板、４０出力バンプ、６０出力パッド６１第１の指標付き出力パッド、６２第２の指標付き出力パッド、６１０第１の指標、６２０第２の指標

Claims

複数の配線パターンおよび該複数の配線パターンに各々接続する複数の第１の端子が形成された被実装体と、前記第１の端子に対応して設けられた複数の第２の端子が配列された実装体とを有し、前記第１の端子と前記第２の端子とが電気的に接続された実装構造体において、
前記複数の第１の端子には、当該複数の第１の端子内における位置を示す指標が付された指標付き端子が含まれていることを特徴とする実装構造体。
請求項１において、前記第１の端子は、前記配線パターンを介して信号を出力する出力端子であることを特徴とする実装構造体。
請求項１または２において、前記被実装体は、基材が透光性を備えていることを特徴とする実装構造体。
請求項３において、前記指標は、前記指標付き端子に形成された前記基材表面まで貫通する穴であることを特徴とする実装構造体。
請求項１ないし４のいずれかにおいて、前記指標付き端子では、前記第２の端子と平面的に重なる領域からずれた位置に前記指標が付されていることを特徴とする実装構造体。
請求項１ないし４のいずれかにおいて、前記指標付き端子では、前記第２の端子と平面的に重なる領域の中心位置からずれた位置に前記指標が付されていることを特徴とする実装構造体。
請求項１ないし６のいずれかにおいて、前記指標付き端子は、前記複数の第１の端子の配列方向において所定の端子数毎に配置されていることを特徴とする実装構造体。
請求項７において、前記指標付き端子には、少なくとも、前記複数の第１の端子の配列方向において所定の数毎に配置された第１の指標付き端子と、該第１の指標付き端子と異なる形態の指標が付され、前記複数の第１の端子の配列方向において前記第１の指標付き端子と異なる数毎に配置された第２の指標付き端子とが含まれていることを特徴とする実装構造体。
請求項１ないし８のいずれかにおいて、前記被実装体は、前記第１の端子としてのパッドを備えた基板であり、前記被実装体は、前記第２の端子としてのバンプを備えたＩＣであることを特徴とする実装構造体。
請求項１ないし９のいずれかに規定する実装構造体を備えた電気光学装置であって、
前記被実装体は、電気光学物質を保持する電気光学装置用基板であり、当該電気光学用基板の画像表示領域には、複数の画素がマトリクス状に配置され、
前記第１の端子は、前記配線パターンを介して前記画素に電気的に接続されていることを特徴とする電気光学装置。
請求項１０に規定する電気光学装置を備えていることを特徴とする電子機器。
複数の配線パターンおよび該複数の配線パターンに各々接続する複数の第１の端子が形成された透光性の基材と、複数の第２の端子が配列された実装体とを有し、前記第１の端子と前記第２の端子とが電気的に接続された実装構造体の検査方法において、
前記複数の第１の端子には、当該複数の第１の端子内における位置を示す指標として前記基材表面まで貫通する穴が形成された指標付き端子を含ませておき、
前記第２の端子を介して前記第１の端子に信号を供給して前記実装構造体を動作させ、当該実装構造体に不具合が発生したときには、当該不具合の原因となる信号を出力する前記第１の端子の位置を前記指標付き端子に基づいて前記基材の前記実装体が実装された側とは反対側から特定することを特徴とする実装構造体の検査方法。
複数の配線パターンおよび該複数の配線パターンに各々接続する複数の第１の端子が形成された透光性の電気光学装置用基板と、前記電気光学装置用基板に保持された電気光学物質と、複数の第２の端子が配列された駆動用ＩＣとを有し、前記第１の端子と前記第２の端子とが電気的に接続され、かつ、前記電気光学用基板の画像表示領域には、複数の画素がマトリクス状に配置された電気光学装置の検査方法において、
前記複数の第１の端子には、当該複数の第１の端子内における位置を示す指標として、前記基材表面まで貫通する穴が形成された指標付き端子を含ませておき、
前記第２の端子を介して前記第１の端子に信号を供給して前記電気光学装置を動作させ、前記複数の画素のいずれかに不具合が発生したときには、当該不具合が発生した画素に信号を出力する前記第１の端子の位置を前記指標付き端子に基づいて前記基材の前記駆動用ＩＣが実装された側とは反対側から特定することを特徴とする電気光学装置の検査方法。