JP2005277059A - 半導体装置の製造方法、半導体装置、および半導体チップ - Google Patents

Abstract

【課題】他の半導体チップと接続するための接続部材によるショート不良を生じ難い半導体装置の製造方法を提供する。
【解決手段】貫通電極７と、この貫通電極７に接合された表面側接続部材１１および裏面側接続部材１２とを有する第１および第２の半導体チップ３Ｆ，３Ｓが用意される。表面側接続部材１１は、第１および第２の半導体チップ３Ｆ，３Ｓの表面３ａ（機能素子４が形成された面）から突出しており、裏面側接続部材１２は、第１および第２の半導体チップ３Ｆ，３Ｓの裏面３ｂ側に形成された凹所内に設けられている。次に、ボンディングツール３２により、第２の半導体チップ３Ｓの裏面３ｂが保持されて、第２の半導体チップ３Ｓの表面側接続部材１１が、第１の半導体チップ３Ｆの裏面側接続部材１２に接合される。
【選択図】 図３Ｃ

Description

この発明は、固体装置と１個または複数個の半導体チップとが積層して接合されたマルチチップスタック構造を有する半導体装置およびその製造方法、ならびにその製造方法に用いる半導体チップに関する。

従来から、半導体チップや配線基板などの固体装置の表面に、１個または複数個の半導体チップを積層したマルチチップスタック構造を有する半導体装置が知られている。
図３０は、マルチチップスタック構造を有する従来の半導体装置の構造を示す図解的な断面図である。このような構造を有する半導体装置は、たとえば、下記非特許文献１に開示されている。

この半導体装置１０１は、配線基板や半導体チップなどの固体装置１０２、および固体装置１０２の上に積層された複数（この例では２つ）の半導体チップ１０３を含む。図３０（ａ）は、固体装置１０２および２つの半導体チップ１０３の配置を示しており、図３０（ｂ）は、２つの半導体チップ１０３の接合部近傍を拡大して示している。
複数の半導体チップ１０３は互いに類似した構造を有しており、各一方表面（以下、「表面」という。）１０３ａには機能素子１０４（図３０（ａ）では図示を省略）が形成されている。各半導体チップ１０３は、その表面１０３ａが固体装置１０２側に向けられた、いわゆるフェースダウン方式で、固体装置１０２に接合されている。

各半導体チップ１０３は半導体基板１０８を備えており、半導体基板１０８をその厚さ方向に貫通する貫通孔１０５が形成されている。貫通孔１０５内は、貫通電極１０７でほぼ完全に満たされている。貫通電極１０７は機能素子１０４に電気的に接続されており、貫通電極１０７により、半導体チップ１０３の表面１０３ａとは反対側の面（以下、「裏面」という。）１０３ｂ側から、機能素子１０４に電気的に接続できるようになっている。

貫通孔１０５の内壁に沿って絶縁膜１０６（図３０（ａ）では図示を省略）が形成されており、絶縁膜１０６により、貫通電極１０７と半導体基板１０８とは電気的に絶縁されている。
半導体基板１０８の表面１０３ａ側および裏面１０３ｂ側の面は、それぞれ表面保護膜１０９および裏面保護膜１１０で覆われている。表面保護膜１０９および裏面保護膜１１０には、それぞれ開口１０９ａ，１１０ａが形成されている。

表面１０３ａ側では、貫通電極１０７は半導体基板１０８とほぼ面一の面を有しており、この貫通電極１０７の面は表面保護膜１０９の開口１０９ａから露出されている。一方、裏面１０３ｂ側では、貫通電極１０７は裏面保護膜１１０の開口１１０ａを貫通しており、裏面１０３ｂ（裏面保護膜１１０の表面）とほぼ面一の露出面を有している。半導体チップ１０３の裏面１０３ｂは、貫通電極１０７の付近でわずかに盛り上がっている。

貫通電極１０７の表面１０３ａ側および裏面１０３ｂ側の露出部には、それぞれ表面側接続部材１１１および裏面側接続部材１１２が接続されている。表面側接続部材１１１は、表面１０３ａから突出したバンプ形状を有しており、裏面側接続部材１１２は膜状で、貫通電極１０７の裏面１０３ｂ側端面（裏面保護膜１１０からの露出面）を覆っている。裏面側接続部材１１２は、裏面１０３ｂからわずかに突出している。

隣接する２つの半導体チップ１０３の間において、一方の半導体チップ１０３の表面側接続部材１１１と他方の半導体チップ１０３の裏面側接続部材１１２とが接合されている。
図３０（ａ）を参照して、固体装置１０２の半導体チップ１０３が接続された側の面には、半導体チップ１０３を電気的に接続し、かつ機械的に接合するための膜状の固体装置側接続部材１１３が形成されている。固体装置側接続部材１１３と、隣接する半導体チップ１０３の表面側接続部材１１１とが接合されている。

以上のような構造により、いずれの半導体チップ１０３の機能素子１０４も、固体装置１０２に電気的に接続されている。
図３１は、半導体装置１０１の製造方法を説明するための図解的な断面図である。このような製造方法は、たとえば、下記非特許文献２に開示されている。
半導体チップ１０３を吸引して保持することができるボンディングツール１２２により、半導体チップ１０３が１つずつ吸引保持されて、固体装置１０２上に積層される。先ず、固体装置１０２が、固体装置側接続部材１１３が形成された面が上方を向けられてほぼ水平な状態で、ボンディングステージ１２１の上に載置される。また、１つ目の半導体チップ１０３が、その裏面１０３ｂをボンディングツール１２２に吸引されて、ほぼ水平で表面１０３ａが下方に向けられた状態で保持される。ボンディングツール１２２の半導体チップ１０３に接触する面はほぼ平坦である。

続いて、ボンディングツール１２２が移動されて、固体装置１０２の固体装置側接続部材１１３が形成された面と、半導体チップ１０３の表面１０３ａとが対向され、固体装置側接続部材１１３と表面側接続部材１１１とが位置合わせされる。そして、この状態で、ボンディングツール１２２が下降されることにより、適当な荷重で固体装置側接続部材１１３に表面側接続部材１１１が押しつけられる。これにより、固体装置側接続部材１１３と表面側接続部材１１１とが接合される。

ボンディングツール１２２は、超音波振動を発生させることができるものであってもよい。この場合、必要に応じて、ボンディングツール１２２により、固体装置側接続部材１１３と表面側接続部材１１１との接触部（接合部）に超音波振動が加えられる。固体装置側接続部材１１３と表面側接続部材１１１との接合が完了すると、ボンディングツール１２２による半導体チップ１０３の吸引保持が解除される。

次に、ボンディングツール１２２により、２つ目の半導体チップ１０３が、１つ目の半導体チップ１０３の場合と同様にして吸引保持される。
続いて、ボンディングツール１２２が移動することにより、固体装置１０２上に接合された半導体チップ１０３の裏面１０３ｂと、ボンディングツール１２２に保持された半導体チップ１０３の表面１０３ａとが対向され、裏面側接続部材１１２と表面側接続部材１１１とが位置合わせされる。

この状態で、ボンディングツール１２２が下降されることにより、当該裏面側接続部材１１２と当該表面側接続部材１１１とが接合される（図３１（ａ）参照）。この際、必要に応じて、ボンディングツール１２２により、接合部に超音波振動が加えられる。裏面側接続部材１１２と表面側接続部材１１１との接合が完了すると、ボンディングツール１２２による半導体チップ１０３の吸引保持が解除される。

これにより、固体装置１０２と半導体チップ１０３との間および複数の半導体チップ１０３間の電気的な接続および機械的な接合が達成される。
M.Hoshino、外５名、「2003 VMIC(VLSI MULTILEVEL INTER CONNECTION) Conference 予稿集」、２００３年９月、ｐ．２４３−２４６ Kazumasa Tanida、外５名、「2003 Electronic Components and Technology Conference 予稿集」、２００３年５月、ｐ．１０８４−１０８９

ところが、ボンディングツール１２２が接触する半導体チップ１０３の裏面１０３ｂには、裏面１０３ｂ（裏面保護膜１１０の表面）から突出した裏面側接続部材１１２が設けられている。このため、半導体チップ１０３が、その裏面１０３ｂをボンディングツール１２２に保持された状態で、固体装置１０２や他の半導体チップ１０３に押しつけられると、裏面側接続部材１１２がボンディングツール１２２に押しつけられて、側方（裏面１０３ｂに沿う方向）に広がるように変形する（図３１（ｂ）参照）。これにより、２つの裏面側接続部材１１２が近接して配置されていた場合、これらの裏面側接続部材１１２が電気的に短絡されて、ショート不良が起こるおそれがある。

同様に、表面側接続部材１１１も表面１０３ａ（表面保護膜１０９の表面）から突出しているので、２つの半導体チップ１０３が接合される際に、裏面側接続部材１１２に押しつけられると、裏面側接続部材１１２とともに表面側接続部材１１１も側方に広がるように変形する。このような変形によっても、ショート不良が生ずるおそれがある。
また、半導体チップ１０３がボンディングツール１２２に吸引保持されているときに、たとえば、ボンディングツール１２２から超音波振動が与えられることにより、半導体チップ１０３がボンディングツール１２２に対してその接触面内方向にずれることがある。すなわち、半導体チップ１０３とボンディングツール１２２との擦れが生じる。

これにより、裏面保護膜１１０中や絶縁膜１０６中に、それぞれクラック１１４，１１５が生じる（図３１（ｂ）参照）。クラックは半導体基板１０８中に入る場合もある。以下、これらのクラックを総称して「チップクラック」という。
また、半導体基板１０８がシリコンからなる場合、半導体チップ１０３や半導体装置１０１の製造工程で生じたシリコンの微小片（以下、「シリコン屑」という。）が、ボンディングツール１２２や、半導体チップ１０３の裏面１０３ｂに付着することがある。この場合、ボンディングツール１２２と半導体チップ１０３の裏面１０３ｂとの間にシリコン屑が介在した状態で、半導体チップ１０３がボンディングツール１２２により押圧されることによっても、チップクラック（特に、裏面保護膜１１０中のクラック１１４）が生じる。

さらに、ボンディングツール１２２により超音波振動が与えられる場合、その超音波振動により、ボンディングツール１２２に接触している裏面側接続部材１１２が変形する。表面側接続部材１１１と固体装置側接続部材１１３や他の半導体チップ１０３の裏面側接続部材１１２との接触部に伝達されるべき超音波振動は、ボンディングツール１２２に接触している裏面側接続部材１１２の変形により減衰してしまう。これにより、半導体チップ１０３と固体装置１０２または他の半導体チップ１０３との接合が充分達成されないおそれがある。

さらに、接合時に裏面１０３ｂに形成された裏面側接続部材１１２がボンディングツール１２２と接触することで、裏面側接続部材１１２の表面が汚染されるから、当該裏面側接続部材１１２を介してさらに他の半導体チップ１０３等が接合される場合、接合（接続）不良が生ずるおそれがある。
そこで、この発明の目的は、他の半導体チップと接続するための接続部材によるショート不良を生じ難い半導体装置の製造方法を提供することである。

この発明の他の目的は、半導体チップにクラックが入り難い半導体装置の製造方法を提供することである。
この発明のさらに他の目的は、半導体チップと他の半導体チップや固体装置とが良好に接合された半導体装置の製造方法を提供することである。
この発明のさらに他の目的は、他の半導体チップと接続するための接続部材によるショート不良を生じ難くして製造できる半導体装置を提供することである。

この発明のさらに他の目的は、半導体チップにクラックが入り難いようにして製造できる半導体装置を提供することである。
この発明のさらに他の目的は、半導体チップと他の半導体チップや固体装置とが良好に接合された半導体装置を提供することである。
この発明のさらに他の目的は、半導体装置を製造する際、他の半導体チップと接続するための接続部材によるショート不良を生じ難い半導体チップを提供することである。

この発明のさらに他の目的は、半導体装置を製造する際、クラックが入り難い半導体チップを提供することである。
この発明のさらに他の目的は、他の半導体チップや固体装置と良好に接合できる半導体チップを提供することである。

上記の問題を解決するための請求項１記載の発明は、表面（３ａ，４４ａ，５３ａ，６３ａ，７３ａ，８３ａ，９３ａ）および裏面（３ｂ，４３ｂ，５３ｂ，６３ｂ，７３ｂ，８３ｂ，９３ｂ）を有する半導体チップ（３，３Ｘ，２６Ａ，２６Ｂ，２６Ｃ，２７Ａ，２７Ｂ，２７Ｃ，２９Ｂ，２９Ｃ，４３，４４，４５，５３，６３、７３，８３，９３）であって、半導体基板（８）と、この半導体基板の上記表面側に形成された機能素子（４）と、上記半導体基板を厚さ方向に貫通する貫通孔（５）内に配置され、上記機能素子に電気的に接続された貫通電極（７，４７，４８，４９，７Ａ１，７Ａ２，７Ａ３，７Ｂ１，７Ｂ２，７Ｂ４、７Ｂ５，７Ｃ１，７Ｃ４，７Ｃ５）と、上記貫通電極に電気的に接続され、上記表面から突出した表面側接続部材（１１，６６、８６，９６）と、上記貫通電極に電気的に接続され、上記裏面に形成された凹所（１４，５０，５４，９４）内に接合面を有する裏面側接続部材（１２，４２，７２）とを備えた半導体チップを用意する工程と、上記表面側接続部材と接合するための固体装置側接続部材（１３）が一方表面に形成された固体装置（２）を用意する工程と、上記半導体チップの裏面を保持して上記半導体チップの表面を上記固体装置の上記一方表面に対向させ、上記表面側接続部材を上記固体装置側接続部材に接合する接合工程とを含むことを特徴とする半導体装置（１，１Ａ，１Ｂ，１Ｅ，１Ｇ，４１，５１，６１，７１，８１，９１）の製造方法である。

なお、括弧内の英数字は後述の実施形態における対応構成要素等を示す。以下、この項において同じ。
この発明によれば、半導体チップの裏面側接続部材の接合面（固体装置側接続部材に接合されるべき面）は凹所内にある。すなわち、裏面側接続部材は半導体チップの裏面から突出していない。このため、半導体チップを固体装置に接合する際、この半導体チップの裏面をボンディングツールで保持しても、裏面側接続部材に集中して力が加えられることはない。したがって、裏面側接続部材が変形して、隣接する２つの裏面側接続部材が電気的に短絡されることはない。すなわち、この製造方法により、他の半導体チップと接続するための接続部材によるショート不良を生じ難くして半導体装置を製造することができる。

半導体チップの裏面（凹所の部分を除く）、およびボンディングツールの半導体チップに接触する面が平坦であれば、ボンディングツールにより半導体チップに加えられる力は、半導体チップの裏面全面でほぼ均等に受けることができる。
また、ボンディングツールが超音波振動を発生させることができるものである場合、このような超音波振動は、ボンディングツールとの接触による裏面側接続部材の変形によって減衰することはなく、固体装置側接続部材と半導体チップの表面側接続部材との接触部（接合部）に良好に伝えられる。したがって、この製造方法により、固体装置と半導体チップとを良好に接合できる。

半導体チップは、表面（機能素子形成面）が固体装置側に向けられて固体装置に接合される。したがって、この製造方法により、半導体チップが、いわゆるフェースダウン方式で接合された半導体装置を製造することができる。
裏面側接続部材の接合面は、半導体チップの裏面とほぼ同一平面上にあってもよく、半導体チップの厚さ方向のより深い位置にあってもよい。

表面側接続部材および裏面側接続部材は、いずれも、全体が１種類の材料からなるものであってもよく、２種類以上の材料からなるもの（たとえば、異なる材料から構成される２層以上の層状構造を有するもの）であってもよい。
請求項２記載の発明は、上記半導体チップを用意する工程が、上記半導体チップである第１および第２の半導体チップ（３Ｆ，８３Ｆ，９３Ｆ；３Ｓ，８３Ｓ，９３Ｓ）であって、上記第２の半導体チップの上記表面側接続部材の上記表面からの突出高さ（Ｈ１_INI，Ｈ２_INI，Ｈ４_INI，Ｈ６_INI）が、上記第１の半導体チップの上記裏面側接続部材の接合面の上記裏面からの深さ（Ｄ１，Ｄ２，Ｄ４，Ｄ６）より大きい第１および第２の半導体チップを用意する工程を含み、上記接合工程が、上記第１の半導体チップの裏面を保持して、この第１の半導体チップの表面を上記固体装置の上記一方表面に対向させ、上記第１の半導体チップの上記表面側接続部材を、上記固体装置の上記固体装置側接続部材に接合する工程を含み、上記第２の半導体チップの裏面を保持して、上記第２の半導体チップの表面を上記第１の半導体チップの裏面に対向させ、上記第２の半導体チップの上記表面側接続部材を、上記第１の半導体チップの上記裏面側接続部材に接合するチップ間接合工程をさらに含むことを特徴とする請求項１記載の半導体装置の製造方法である。

この発明によれば、第２の半導体チップの表面側接続部材の表面からの突出高さは、第１の半導体チップの裏面側接続部材の接合面の裏面からの深さよりも大きいので、当該裏面側接続部材と当該表面側接続部材とを、位置合わせして近接させることにより、接触させて接合することができる。これにより、固体装置の上に２つの半導体チップが積層されて接合された半導体装置を得ることができる。

第１の半導体チップの裏面側接続部材の接合面が、裏面より深くにある（裏面から後退して設けられている）場合、第１の半導体チップを固体装置に接合する際に、ボンディングツールは裏面側接続部材に接触しないから、裏面側接続部材の表面が汚染されることはない。したがって、第１の半導体チップの裏面側接続部材と第２の半導体チップの表面側接続部材とを機械的に良好に接合でき、電気的に良好に接続できる。

第１の半導体チップの表面側接続部材の形状および大きさ、ならびに第２の半導体チップの凹所の形状および容積は、当該表面側接続部材と当該裏面側接続部材との接合が完了した時点で、当該表面側接続部材の大部分が凹所内に収容された状態となるように設定することが好ましい。この場合、表面側接続部材が、裏面側接続部材と接合される際に変形したとしても、この変形により、表面側接続部材が側方に膨らみ、隣接する他の表面側接続部材と電気的に短絡される（ショートする）ことはない。

表面側接続部材先端の幅（径）と裏面側接続部材先端の幅（径）とは、一定量以上の差を有していることが好ましい。この場合、接合時に表面側接続部材と裏面側接続部材との位置ずれが生じたとしても、そのずれ量が、表面側接続部材の幅（径）と裏面側接続部材の幅（径）との差の２分の１以内であれば、常に一定の接続面積を確保できる。
この製造方法は、チップ間接合工程の後、第１の半導体チップに接合された第２の半導体チップの裏面側接続部材に、他の半導体チップの表面側接続部材を接合する工程をさらに含んでいてもよい。これにより、固体装置の上に３つの半導体チップが積層された半導体装置を得ることができる。同様にして、固体装置の上に４つ以上の半導体チップが積層された半導体装置を得ることができる。

請求項３記載の発明は、表面（３ａ，４４ａ，５３ａ，６３ａ，７３ａ，８３ａ，９３ａ）および裏面（３ｂ，４３ｂ，５３ｂ，６３ｂ，７３ｂ，８３ｂ，９３ｂ）を有る半導体チップ（３，３Ｘ，２６Ａ，２６Ｂ，２６Ｃ，２７Ａ，２７Ｂ，２７Ｃ，２９Ｂ，２９Ｃ，４３，４４，４５，５３，６３、７３，８３，９３）であって、半導体基板（８）と、この半導体基板の上記表面側に形成された機能素子（４）と、上記半導体基板を厚さ方向に貫通する貫通孔（５）内に配置され、上記機能素子に電気的に接続された貫通電極（７，４７，４８，４９，７Ａ１，７Ａ２，７Ａ３，７Ｂ１，７Ｂ２，７Ｂ４、７Ｂ５，７Ｃ１，７Ｃ４，７Ｃ５）と、上記貫通電極に電気的に接続され、上記表面から突出した表面側接続部材（１１，６６、８６，９６）と、上記貫通電極に電気的に接続され、上記裏面に形成された凹所（１４，５０，５４，９４）内に接合面を有する裏面側接続部材（１２，４２，７２）とを備えた半導体チップである第１および第２の半導体チップ（３Ｆ，８３Ｆ，９３Ｆ；３Ｓ，８３Ｓ，９３Ｓ）であって、上記第２の半導体チップの上記表面側接続部材の上記表面からの突出高さ（Ｈ１_INI，Ｈ２_INI，Ｈ４_INI，Ｈ６_INI）が、上記第１の半導体チップの上記裏面側接続部材の接合面の上記裏面からの深さ（Ｄ１，Ｄ２，Ｄ４，Ｄ６）より大きい第１および第２の半導体チップを用意する工程と、上記第２の半導体チップの裏面を保持して、上記第２の半導体チップの表面を上記第１の半導体チップの裏面に対向させ、上記第２の半導体チップの上記表面側接続部材を、上記第１の半導体チップの上記裏面側接続部材に接合するチップ間接合工程を含むことを特徴とする半導体装置（１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ，１Ｇ，４１，５１，６１，７１，８１，９１）の製造方法である。

この発明によれば、第２の半導体チップの裏面側接続部材の接合面は凹所内にある。すなわち、裏面側接続部材は第２の半導体チップの裏面から突出していない。このため、第２の半導体チップを第１の半導体チップに接合する際、第２の半導体チップの裏面をボンディングツールで保持しても、裏面側接続部材に集中して力が加えられることはない。
したがって、裏面側接続部材が変形することはなく、隣接する２つの裏面側接続部材が電気的に短絡されることはない。すなわち、この製造方法により、他の半導体チップと接続するための接続部材によるショート不良を生じ難くして半導体装置を製造することができる。

また、ボンディングツールが超音波振動を発生させることができるものである場合、このような超音波振動は、ボンディングツールとの接触による裏面側接続部材の変形によって減衰することはなく、第１の半導体チップと第２の半導体チップとの接触部（接合部）に良好に伝えられる。したがって、この製造方法により、第１の半導体チップと第２の半導体チップとを良好に接合できる。

この半導体装置の製造方法は、第１および第２の半導体チップが接合されてなるブロックを、配線基板（インタポーザ）に接合するブロック接合工程を含んでいてもよい。この場合、ブロック接合工程は、当該ブロックに含まれる半導体チップの裏面を、配線基板にダイボンドする工程を含んでいてもよい。これにより、半導体チップの表面（機能素子形成面）が配線基板と反対側に向けられた（半導体チップが、いわゆるフェースアップ方式で接合された）半導体装置を製造することができる。

請求項４記載の発明は、上記第１および第２の半導体チップを垂直に見下ろす平面視において、上記第１の半導体チップの上記裏面側接続部材が占める領域が、上記第２の半導体チップの上記表面側接続部材が占める領域を含み得る大きさを有していることを特徴とする請求項２または３記載の半導体装置の製造方法である。
この発明によれば、第１の半導体チップの裏面と第２の半導体チップの表面とを対向させ、位置合わせにより、第１および第２の半導体チップを垂直に見下ろす平面視において、第２の半導体チップの表面側接続部材が占める領域が、第１の半導体チップの裏面側接続部材が占める領域に完全に含まれるようにすることができる。この状態で、第１の半導体チップと第２の半導体チップとを近接させて、裏面側接続部材と表面側接続部材とを接合することができる。

表面側接続部材と裏面側接続部材とが、同程度の変形しやすさを有する材料からなり、同じような形状を有する場合、互いに押しつけられると、平面視における領域がより狭い表面側接続部材の方が、より大きく変形して接合に寄与できる。
一方、裏面側接続部材は凹所内に設けられているため、接合の際、貫通電極と表面側接続部材とに挟まれ、自由に変形する余地が少ない。このため、第１および第２の半導体チップを垂直に見下ろす平面視において、第１の半導体チップの裏面側接続部材が占める領域が、第２の半導体チップの表面側接続部材が占める領域を含むことができない小さなものである場合は、第２の半導体チップの裏面側接続部材は、接合面積を増大させるように大きく変形して、接合に寄与することができない。本発明によれば、このような不具合を少なくすることができる。

また、表面側接続部材が変形しやすい場合、第１の半導体チップと第２の半導体チップとの接合時または接合後に、裏面側接続部材と表面側接続部材との接合部に応力が加わっても、この応力は表面側接続部材が変形することで吸収される。ゆえに、裏面側接続部ならびにその付近の貫通電極および半導体基板への応力集中を防ぎ、チップクラックが発生するのを防ぐことができる。

特に、半導体チップが、貫通電極と半導体基板との間に、絶縁膜やバリアメタル層（貫通電極を構成する金属原子が半導体基板中に拡散することを防止（抑制）する膜）が介在された構造を有している場合、応力集中による絶縁膜やバリアメタル層の破壊（貫通電極構造の破壊）を防ぐことができる。これにより、貫通電極と半導体基板との間の電流のリークや、貫通電極を構成する金属原子が半導体基板に拡散することによるデバイス特性の劣化が生じないようにすることができる。

請求項５記載の発明は、上記第２の半導体チップの上記表面側接続部材が、上記第１の半導体チップの上記裏面側接続部材より変形しやすい材料からなることを特徴とする請求項２ないし４のいずれかに記載の半導体装置の製造方法である。
この発明によれば、裏面側接続部材と表面側接続部材とを接合する際、より変形しやすい（柔らかい）材料からなる表面側接続部材がより大きく変形する。これにより、表面側接続部材と裏面側接続部材とが、接合面積を効率的に大きくされて接合される。また、表面側接続部材の変形により応力が吸収されて、チップクラックが生じ難くなる。

ここで、裏面側接続部材が、表面側接続部材より変形しやすい材料からなる場合であっても、裏面側接続部材の変形により応力を吸収することができる。しかし、裏面側接続部材は凹所内に形成されるため、必ずしも、充分応力を吸収できるほど厚く形成できない。一方、表面側接続部材は、半導体チップの表面から突出しており充分厚く形成できるので、本発明のように裏面側接続部材より表面側接続部材の方が変形しやすい材料からなるものとすることにより、応力を充分に吸収することができる。

さらに、表面側接続部材が充分変形しやすい場合は、第１および第２の半導体チップを垂直に見下ろす平面視において、第２の半導体チップの表面側接続部材が占める領域が、第１の半導体チップの凹所が占める領域より大きくされていても、表面側接続部材は変形することにより凹所内に入ることができ、表面側接続部材と裏面側接続部材とは接合され得る。

裏面側接続部材が銅からなる場合、表面側接続部材は銅より変形しやすい材料、たとえば、金からなるものとすることができる。
請求項６記載の発明は、上記チップ間接合工程が、上記第１の半導体チップの裏面と上記第２の半導体チップの表面との間に間隙（Ｓ）が確保されるように、上記第２の半導体チップの上記表面側接続部材を、上記第１の半導体チップの上記裏面側接続部材に接合する工程を含み、上記間隙に、上記表面側接続部材と上記裏面側接続部材との接合部より変形しやすい封止材（２４）を設ける工程をさらに含むことを特徴とする請求項２ないし５のいずれかに記載の半導体装置の製造方法である。

この発明によれば、第１の半導体チップと第２の半導体チップとの間隙に封止材が介在された半導体装置を得ることができる。このような半導体装置は、第１および第２の半導体チップ間の接合面積が、裏面側接続部材および表面側接続部材のみで接合されていた場合に比べて大きくなり、構造的な強度が増加する。
また、表面側接続部材および裏面側接続部材の強度は、通常、これらの接合部で最も低くなっているが、封止材が当該接合部よりも変形しやすいことにより、第１および第２の半導体チップの間に応力が加えられると、当該接合部より先に封止材が変形して、当該接合部に加わる応力を低減することができる。

封止材を設ける工程は、上記第１の半導体チップと上記第２の半導体チップとの間隙をほぼ満たすように上記封止材を設ける工程を含むことが好ましい。これにより、上記第１の半導体チップと上記第２の半導体チップとの間が封止材でほぼ満たされた半導体装置が得られる。このような半導体装置は、上述の応力低減の効果が大きい。
この半導体装置に温度サイクルが与えられると、表面側接続部材および裏面側接続部材の熱膨張係数と封止材の熱膨張係数との差により、表面側接続部材および裏面側接続部材に応力が加わる。この応力は、表面および裏面に垂直な方向に関して、対向する表面と裏面との中間部で最大となる。

一方、第１および第２の半導体チップの接合部は、第１の半導体チップの凹所内、すなわち、表面側接続部材および裏面側接続部材に加わる応力が最大となる位置（対向する表面と裏面との中間部）からずれた位置にある。したがって、このような封止材が設けられていても、温度サイクルによる表面側接続部材と裏面側接続部材との接合部の破壊は起こり難い。

封止材を設ける工程は、チップ間接合工程の後に、第１の半導体チップと第２の半導体チップとの間隙に、液状（未硬化）の封止材を注入した後、当該封止材を硬化させる工程を含んでいてもよく、チップ間接合工程の前に、第１の半導体チップの裏面および第２の半導体チップの表面の少なくとも一方に、封止材を設ける工程を含んでいてもよい。
この半導体装置の製造方法が、第２の半導体チップの上に１つまたは複数の他の半導体チップを接合する工程を含む場合、この工程は、各半導体チップの間に間隙が形成されるように半導体チップを接合するものとすることができる。この場合、この半導体装置の製造方法は、各半導体チップの間隙に上記封止材を設ける工程をさらに含んでもよい。これにより、各半導体チップの間隙に封止材が設けられた半導体装置が得られる。

さらに、上記接合工程（上記固体装置と上記半導体チップとを接合する工程）は、上記固体装置と上記半導体チップとの間に間隙が形成されるように、上記固体装置と上記半導体チップとを接合するものであってもよい。この場合、この半導体装置の製造方法は、上記固体装置と上記半導体チップとの間隙に、上記固体装置側接続部材と上記表面側接続部材との接合部より変形しやすい封止材を設ける工程をさらに含んでもよい。

請求項７記載の発明は、上記表面側接続部材および上記裏面側接続部材の少なくとも一方が、球状接続部材（６６，７２）を含むことを特徴とする請求項２ないし６のいずれかに記載の半導体装置の製造方法である。
この発明によれば、第１の半導体チップと第２の半導体チップとを、球状接続部材を介して接合できる。球状接続部材は先端（接合時に、裏面側接続部材および表面側接続部材の他方が対向する側）に向かって径が小さく（細く）なる形状を有しており、このような径が小さい部分は、接合時に表面側接続部材と裏面側接続部材とが押しつけられると容易に変形して、加えられた力を吸収できる。これにより、裏面側接続部材付近への応力集中を防ぎ、チップクラックが発生するのを防ぐことができる。

特に、半導体チップが貫通電極と半導体基板との間に介在された絶縁膜やバリアメタル層を含んでいる場合、応力集中によるこれらの絶縁膜やバリアメタル層の破壊（貫通電極構造の破壊）を防ぐことができる。
球状接続部材は、ワイヤボンディング技術を用いて、ボンディングワイヤの先端を溶融し、球状のバンプを形成する、いわゆるボールバンプであってもよく、ほぼ真球状の導電体であってもよい。ほぼ真球状の導電体である球状接続部材は、金属球であってもよく、絶縁体（たとえば樹脂）からなる球状体の表面に導電体がコートされたものであってもよい。また、金属球からなる球状接続部材は、１種類の金属または合金からなるものであってもよく、複数種類の金属または合金が同心状に形成されたものであってもよい。

請求項８記載の発明は、上記表面側接続部材および上記裏面側接続部材の少なくとも一方が、はんだ材料（８６Ｓ，９６Ｓ）を含み、上記チップ間接合工程が、上記半導体チップを上記はんだ材料の固相線温度以上の温度に加熱する加熱工程をさらに含むことを特徴とする請求項２ないし７のいずれかに記載の半導体装置の製造方法である。
この発明によれば、加熱工程ではんだ材料を溶融させることにより、裏面側接続部材と表面側接続部材とを接合することができる。はんだ材料の融液は容易に変形し、また、裏面側接続部材と表面側接続部材との接合は、主としてはんだ材料の融液を介した合金層の形成により達成されるので、接合のために裏面側接続部材および表面側接続部材に加えられる力（接合荷重）を大幅に低減できる。

これにより、局所的に大きな力が加わって、チップクラックが発生することを防ぐことができる。特に、貫通電極と半導体基板との間に、絶縁膜やバリアメタル層が介在されている場合、応力集中による絶縁膜やバリアメタル層の破壊（貫通電極構造の破壊）を防ぐことができる。
合金層の形成により、裏面側接続部材と表面側接続部材とは強固に接合される。

また、第２の半導体チップの表面側接続部材が、変形しなければ第１の半導体チップの凹所内に入ることができないような大きさを有していても、当該表面側接続部材が上記はんだ材料を含んでいる場合は、このはんだ材料を溶融させてその融液を容易に凹所内に入れることができる。このため、凹所の縁部付近を破損することなく、表面側接続部材と裏面側接続部材とを接合できる。

表面側接続部材と裏面側接続部材とは、加熱工程により、はんだ材料が溶融されてから接触されてもよい。また、接合工程は、第１の半導体チップの裏面側接続部材と第２の半導体チップの表面側接続部材とが位置合わせされた状態で、第１の半導体チップの上に第２の半導体チップを仮置きする仮置き工程を含んでいてもよく、この場合、上記加熱工程は、上記仮置き工程の後に実施されるものとすることができる。

はんだ材料の固相線温度は、６０℃ないし３７０℃であることが好ましい。
仮置き工程は、第１の半導体チップの裏面側接続部材と第２の半導体チップの表面側接続部材とを、フラックスを介して仮固定する工程を含んでいてもよい。
仮置き工程は、固体装置の固体装置側接続部材と第１の半導体チップの表面側接続部材（上記はんだ材料を含むものとする。）とが位置合わせされた状態で、固体装置の上に第１の半導体チップを仮置きする工程や、第２の半導体チップの裏面側接続部材と他の半導体チップの表面側接続部材とが位置合わせされた状態で、第２の半導体チップの上に他の半導体チップを仮置きする工程を含んでもよい。

この場合、加熱工程により、第１の半導体チップと第２の半導体チップとの間に加えて、固体装置と第１の半導体チップとの間や、第２の半導体チップと他の半導体チップとの間を一括して接合できる。
請求項９記載の発明は、上記第１の半導体チップの裏面にソルダレジスト（９５）が形成されていることを特徴とする請求項８記載の半導体装置の製造方法である。

この発明によれば、はんだ材料の融液が生じても、この融液は第１の半導体チップの裏面に濡れ広がることはない。このため、ショート不良が生じないようにしつつ、表面側接続部材や裏面側接続部材の狭ピッチ化を図ることができる。
ソルダレジストは、第２の半導体チップの表面にも形成されていてもよい。
請求項１０記載の発明は、上記第１の半導体チップの表面で、上記第２の半導体チップの表面側接続部材に対応する位置に、上記第１の半導体チップをその表面側から支持するためのダミー表面側接続部材（１１Ｄ）が設けられていることを特徴とする請求項２ないし９のいずれかに記載の半導体装置の製造方法である。

この発明によれば、接合工程により、第１の半導体チップは表面側接続部材やダミー表面側接続部材により固体装置上に支持される。そして、チップ間接合工程において、第２の半導体チップの表面側接続部材は、第１の半導体チップの表面側接続部材やダミー表面側接続部材に対応する位置（たとえば、第１および第２の半導体チップを垂直に見下ろす平面視において、第１の半導体チップの表面側接続部材やダミー表面側接続部材とほぼ重なる位置）に押しつけられる。

このため、第１の半導体チップが撓みやすい場合であっても、第２の半導体チップの表面側接続部材が押しつけられることによって第１の半導体チップが撓むことはない。したがって、第１の半導体チップの裏面側接続部材と第２の半導体チップの表面側接続部材とを良好に接合できる。
ダミー表面側接続部材は、第１の半導体チップと固体装置との電気的な接続に寄与しないものとすることができる。

第２の半導体チップの上に、さらに１つまたは複数の半導体チップが接合される場合には、任意の半導体チップの表面側接続部材に対して、当該半導体チップより先に接合されるすべての半導体チップの対応する位置に、表面側接続部材またはダミー表面側接続部材が設けられているものとすることができる。
以上の半導体装置の製造方法において、上記凹所は、請求項１１記載のように、上記貫通孔内にあってもよい。この場合、たとえば、半導体チップの裏面付近で、貫通孔が貫通電極で満たされていないことにより、貫通孔内で貫通電極の上に凹所が形成されているものとすることができる。

また、この場合、裏面側接続部材は貫通孔内に配置されたものとなる。この場合、裏面側接続部材は、貫通電極の裏面側の端部であってもよく、貫通電極上に形成された別の部材であってもよい。したがって、裏面側接続部材は、貫通電極と同種の材料からなるものであってもよく、異なる材料からなるものであってもよい。
また、上記半導体チップは、請求項１２記載のように、上記裏面側接続部材と上記貫通電極とを電気的に接続する再配線（４０）と、この再配線を覆うように設けられた裏面保護膜（４６）をさらに含んでいてもよく、この場合、上記凹所は、上記裏面保護膜に形成された開口（４６ａ）を含んでもよい。

裏面側接続部材を貫通電極から引き出された再配線に接続することより、裏面側接続部材を半導体チップ裏面において任意の位置に設けることができる。
裏面保護膜は、電気的絶縁性を有する材料からなるものとすることができる。これにより、再配線を物理的に保護できるとともに、半導体チップの裏面を電気的に絶縁できる。
再配線と半導体基板との間には、これらの間を電気的に絶縁するための絶縁膜が介装されていてもよく、この場合、絶縁膜と再配線との間には、再配線を構成する金属原子が半導体基板中に拡散するのを防止（抑制）するためのバリアメタル層が介装されていてもよい。

裏面側接続部材は、再配線に接続された別の部材であってもよい。また、再配線は、裏面保護膜に形成された開口から露出されていてもよく、この場合、裏面側接続部材は、この開口からの再配線の露出部であってもよい。
請求項１３記載の発明は、上記半導体チップの裏面側が樹脂材料層（５５）で覆われていることを特徴とする請求項１ないし１２のいずれかに記載の半導体装置の製造方法である。

この発明によれば、半導体チップの裏面において、硬質な脆性材料からなる部分は樹脂材料層に覆われており、露出していない。半導体チップがボンディングツールにより保持される際、このボンディングツールは半導体チップの裏面に形成された樹脂材料層に接触する。
樹脂材料層は弾性や延性を有するので、ボンディングツールと樹脂材料層との間にずれが生じたとしても、樹脂材料層や半導体チップにクラックが入ることはない。また、ボンディングツールと半導体チップとの間にシリコン屑が挟まった場合でも、シリコン屑付近の樹脂材料層が変形することにより、局所的な応力集中が緩和されて、半導体チップにクラックが入るには至らない。

樹脂材料層は、フッ素樹脂(４フッ化エチレン樹脂)またはポリイミドからなることが好ましい。
請求項１４記載の発明は、上記半導体チップが複数の上記表面側接続部材を含み、上記複数の表面側接続部材が上記半導体チップの表面にほぼ均等に配置されていることを特徴とする請求項１ないし１３のいずれかに記載の半導体装置の製造方法である。

この発明によれば、固体装置や他の半導体チップに接合された半導体チップは、その表面にほぼ均等に（ほぼ一定の密度で）配置された複数の表面側接続部材により支持される。これにより、半導体チップが撓みやすい場合であっても、撓みを少なくすることができる。
半導体チップがダミー表面側接続部材を含む場合、表面側接続部材およびダミー表面側接続部材が、半導体チップの表面に均等に配置されているものとすることができる。

以上の製造方法により得られる半導体装置は、いわゆるＢＧＡ（Ball Grid Array）の形態を有していていてもよく、ＱＦＮ（Quad Flat Non-lead）の形態を有してもよく、その他任意のパッケージ形態を有するものとすることができる。
半導体チップは、固体装置を介して、配線基板（インタポーザ）やリードフレームの上に接続されてもよい。固体装置や半導体チップと配線基板やリードフレームとは、たとえば、ボンディングワイヤにより電気的に接続されてもよい。

請求項１５記載の発明は、表面（３ａ，４４ａ，５３ａ，６３ａ，７３ａ，８３ａ，９３ａ）および裏面（３ｂ，４３ｂ，５３ｂ，６３ｂ，７３ｂ，８３ｂ，９３ｂ）を有する第１および第２の半導体チップ（３Ｆ，８３Ｆ，９３Ｆ；３Ｓ，８３Ｓ，９３Ｓ）であって、半導体基板（８）と、この半導体基板の上記表面側に形成された機能素子（４）と、上記半導体基板を厚さ方向に貫通する貫通孔（５）内に配置され、上記機能素子に電気的に接続された貫通電極（７，４７，４８，４９，７Ａ１，７Ａ２，７Ａ３，７Ｂ１，７Ｂ２，７Ｂ４、７Ｂ５，７Ｃ１，７Ｃ４，７Ｃ５）とを備えた第１および第２の半導体チップと、上記第１の半導体チップの裏面に形成された凹所（１４，５０，５４）の底部と上記第２の半導体チップの表面との間に、上記凹所の内壁面との間の少なくとも一部に凹所内間隙（１８）が形成されるように設けられ、上記第１の半導体チップの貫通電極と上記第２の半導体チップの貫通電極とを電気的に接続する接続部材（１１，６６，７２，８６）と、上記第１および第２の半導体チップに電気的に接続された外部接続のための外部接続部材（２２，３３）とを含むことを特徴とする半導体装置（１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ，４１，５１，６１，７１，８１）である。

この半導体装置は、請求項４記載の製造方法において、適当な大きさの表面側接続部材を有する第２の半導体チップ、および適当な大きさの凹所を有する第１の半導体チップを用いることにより製造でき、請求項１ないし４記載の製造方法と同様の効果を奏することができる。
第１の半導体チップの貫通電極と第２の半導体チップの貫通電極とは、接続部材により直接電気的に接続されていてもよく、貫通電極と他の配線部材とを介して電気的に接続されていてもよい。

請求項１６記載の発明は、表面（９３ａ）および裏面（９３ｂ）を有する第１および第２の半導体チップ（９３Ｆ；９３Ｓ）であって、半導体基板（８）と、この半導体基板の上記表面側に形成された機能素子（４）と、上記半導体基板を厚さ方向に貫通する貫通孔（５）内に配置され、上記機能素子に電気的に接続された貫通電極（７）とを備えた第１および第２の半導体チップと、上記第１の半導体チップの裏面に形成された凹所（９４）の底部と上記第２の半導体チップの表面との間に設けられ、はんだ材料（９６Ｓ）を含み、上記第１の半導体チップの貫通電極と上記第２の半導体チップの貫通電極とを電気的に接続する接続部材（９６）と、上記第１の半導体チップの裏面に設けられたソルダレジスト（９５）と、上記第１および第２の半導体チップに電気的に接続された外部接続のための外部接続部材（２２，３３）とを含むことを特徴とする半導体装置（９１）である。

この半導体装置は、請求項９記載の製造方法により製造でき、請求項８および９記載の製造方法と同様の効果を奏することができる。
外部接続部材は、請求項１７記載のように、金属ボール（２２）であってもよい。この場合、この半導体装置はＢＧＡ（Ball Grid Array）のパッケージ形態を有していてもよい。

また、外部接続部材は、請求項１８記載のように、リードフレーム（３３）であってもよい。この場合、この半導体装置は、たとえば、ＱＦＮ（Quad Flat Non-lead）のパッケージ形態を有していてもよい。
請求項１９記載の発明は、表面（３ａ，４４ａ，５３ａ，６３ａ，７３ａ，８３ａ，９３ａ）および裏面（３ｂ，４３ｂ，５３ｂ，６３ｂ，７３ｂ，８３ｂ，９３ｂ）を有する半導体チップ（３，３Ｘ，２６Ａ，２６Ｂ，２６Ｃ，２７Ａ，２７Ｂ，２７Ｃ，２９Ｂ，２９Ｃ，４３，４４，４５，５３，６３、７３，８３，９３）であって、半導体基板（８）と、この半導体基板の上記表面側に形成された機能素子（４）と、上記半導体基板を厚さ方向に貫通する貫通孔（５）内に配置され、上記機能素子に電気的に接続された貫通電極（７，４７，４８，４９，７Ａ１，７Ａ２，７Ａ３，７Ｂ１，７Ｂ２，７Ｂ４、７Ｂ５，７Ｃ１，７Ｃ４，７Ｃ５）と、上記貫通電極に電気的に接続され、上記表面から突出した表面側接続部材（１１，６６、８６，９６）と、上記貫通電極に電気的に接続され、上記裏面に形成された凹所（１４，５０，５４，９４）内に接合面を有する裏面側接続部材（１２，４２，７２）とを備えたことを特徴とする半導体チップである。

この半導体チップは、請求項１記載の製造方法に用いることができ、請求項１記載の製造方法と同様の効果を奏することができる。
請求項２０記載の発明は、上記裏面側接続部材の接合面の上記裏面からの深さ（Ｄ１，Ｄ２，Ｄ４，Ｄ６）が、上記表面側接続部材の上記表面からの突出高さ（Ｈ１_INI，Ｈ２_INI，Ｈ４_INI，Ｈ６_INI）より小さいことを特徴とする請求項１９記載の半導体チップである。

この半導体チップは、請求項２または３に記載の製造方法に用いることができ、請求項２または３に記載の製造方法と同様の効果を奏することができる。
請求項２１記載の発明は、上記半導体チップを垂直に見下ろす平面視において、上記裏面側接続部材が占める領域が、上記表面側接続部材が占める領域を含み得る大きさを有していることを特徴とする請求項１９または２０に記載の半導体チップである。

この半導体チップは、請求項４記載の製造方法に用いることができ、請求項４記載の製造方法と同様の効果を奏することができる。
請求項２２記載の発明は、上記表面側接続部材が、上記裏面側接続部材より変形しやすい材料からなることを特徴とする請求項１９ないし２１のいずれかに記載の半導体チップである。

この半導体チップは、請求項５記載の製造方法に用いることができ、請求項５記載の製造方法と同様の効果を奏することができる。
請求項２３記載の発明は、上記表面側接続部材および上記裏面側接続部材の少なくとも一方が、球状接続部材（６６，７２）を含むことを特徴とする請求項１９ないし２２のいずれかに記載の半導体チップである。

この半導体チップは、請求項７記載の製造方法に用いることができ、請求項７記載の製造方法と同様の効果を奏することができる。
請求項２４記載の発明は、上記表面側接続部材および上記裏面側接続部材の少なくとも一方が、はんだ材料（８６Ｓ，９６Ｓ）を含むことを特徴とする請求項１９ないし２３のいずれかに記載の半導体チップである。

この半導体チップは、請求項８記載の製造方法に用いることができ、請求項８記載の製造方法と同様の効果を奏することができる。
請求項２５記載の発明は、上記裏面にソルダレジスト（９５）が形成されていることを特徴とする請求項２４記載の半導体チップである。
この半導体チップは、請求項９記載の製造方法に用いることができ、請求項９記載の製造方法と同様の効果を奏することができる。

請求項２６記載の発明は、上記凹所が、上記貫通孔内にあることを特徴とする請求項１９ないし２５のいずれかに記載の半導体チップである。
この半導体チップは、請求項１１記載の製造方法に用いることができ、請求項１１記載の製造方法と同様の効果を奏することができる。
請求項２７記載の発明は、上記裏面側に設けられ、上記裏面側接続部材と上記貫通電極とを電気的に接続する再配線（４０）と、上記裏面側に上記再配線を覆うように設けられた裏面保護膜（４６）とをさらに含み、上記凹所が、上記裏面保護膜に形成された開口（４６ａ）を含むことを特徴とする請求項１９ないし２６のいずれかに記載の半導体チップである。

この半導体チップは、請求項１２記載の製造方法に用いることができ、請求項１２記載の製造方法と同様の効果を奏することができる。
請求項２８記載の発明は、上記裏面側が樹脂材料層（５５）で覆われていることを特徴とする請求項１９ないし２７のいずれかに記載の半導体チップである。
この半導体チップは、請求項１３記載の製造方法に用いることができ、請求項１３記載の製造方法と同様の効果を奏することができる。

以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１の実施形態に係る半導体装置の構造を示す図解的な断面図である。
この半導体装置１は、いわゆるＢＧＡ(Ball Grid Array)タイプのパッケージ形態およびマルチチップスタック構造を有しており、平板状で互いにほぼ平行に積層された配線基板（インタポーザ）２１、半導体チップや配線基板などの固体装置２、および半導体チップ３，１５、ならびに金属ボール２２を備えている。

配線基板２１は絶縁体からなり、その表面や内部に配線が設けられている。配線基板２１の一方表面側には、固体装置２、貫通電極７を有する複数（この実施形態では３つ）の半導体チップ３、および貫通電極７を有しない半導体チップ１５が順に積層されている。配線基板２１の他方表面（固体装置２側とは反対側の面）には、金属ボール（たとえば、はんだボール）２２が接合されている。

配線基板２１および固体装置２を垂直に見下ろす平面視において、固体装置２は配線基板２１より小さく、配線基板２１のほぼ中央部に接合されている。固体装置２および半導体チップ３，１５を垂直に見下ろす平面視において、半導体チップ３，１５は固体装置２より小さく、固体装置２のほぼ中央部に接合されている。半導体チップ３，１５は、これらを垂直に見下ろす平面視において、ほぼ同じ大きさおよび形状を有しており、ほぼ重なるように配置されている。

配線基板２１の上記一方表面外周部で、固体装置２が対向していない領域には、電極パッド（図示せず）が設けられており、この電極パッドは、配線基板２１の内部や表面で再配線されて、配線基板２１の他方表面に設けられた金属ボール２２に電気的に接続されている。
固体装置２の一方表面（配線基板２１とは反対側の面）外周部で半導体チップ３が対向していない領域には、外部接続用パッド２Ｐが形成されている。配線基板２１に設けられた電極パッドと、固体装置２の外部接続用パッド２Ｐとは、ボンディングワイヤ２３により電気的に接続されている。

各半導体チップ３，１５の間、および半導体チップ３と固体装置２との間には間隙が形成されており、この間隙は樹脂からなる層間封止材２４で封止されている。層間封止材２４は、固体装置２上にすべての半導体チップ３，１５が積層された後、固体装置２と半導体チップ３との間隙、隣接する２つの半導体チップ３の間隙Ｓ、および半導体チップ３，１５の間隙に配置される。層間封止材２４は、液状の（未硬化の）ものが、これらの間隙に側方から毛管現象を利用して注入される。

層間封止材２４は、半導体チップ３，１５を接合する前に設けられてもよい。この場合、半導体チップ３，１５が接合されるべき固体装置２の表面２ａおよび半導体チップ３の裏面３ｂにおいて、当該半導体チップ３，１５の接合領域に、未硬化の層間封止材２４がポッティング（プリフォーム）される。液状の層間封止材２４の代わりに、フィルム状の層間封止材２４が固体装置２の表面２ａや半導体チップ３の裏面３ｂ、または半導体チップ３の表面３ａや半導体チップ１５の表面にプリコートされてもよい。

続いて、この状態の固体装置２または半導体チップ３に、液状またはフィルム状の層間封止材２４を挟むように、半導体チップ３，１５が接合される。層間封止材２４が液状の場合は、その後、層間封止材２４が熱硬化される。以上のような方法により、固体装置２および半導体チップ３，１５の間隙を、層間封止材２４で埋めることができる。
半導体チップ３，１５、固体装置２、ボンディングワイヤ２３、および配線基板２１の固体装置２側の面は、封止樹脂（モールド樹脂）２５で封止されている。

この半導体装置１は、金属ボール２２を介して他の配線基板に実装できる。固体装置２および複数の半導体チップ３，１５が積層されていることにより、この半導体装置１の実装面積は小さくなっている。
図２は、半導体装置１を部分的に拡大して示す図解的な断面図である。図２（ａ）は、固体装置２および固体装置２に隣接する２つの半導体チップ３を示しており、図２（ｂ）は隣接する２つの半導体チップ３の接合部を示している。図２（ａ）では、層間封止材２４および封止樹脂２５は、図示を省略している。

図２（ｂ）を参照して、各半導体チップ３の一方表面（以下、「表面」という。）３ａには機能素子４が形成されており、各半導体チップ３は、その表面３ａが固体装置２側に向けられており、いわゆるフェースダウン方式で、固体装置２上に積層されている。
半導体チップ３は、半導体ウエハなどのより大きな半導体基板から個片化された半導体基板８を備えている。半導体基板８にはその厚さ方向に貫通する貫通孔５が形成されている。

半導体基板８の表面３ａ側には、酸化シリコンからなるハードマスク１６が形成されており、ハードマスク１６には、開口１６ａが形成されている。半導体チップ３の表面３ａを垂直に見下ろす平面視において、開口１６ａ内には、機能素子４の一部および貫通孔５が存在する。
貫通孔５および開口１６ａの内壁、ならびに半導体基板８の開口１６ａからの露出面に沿って、酸化シリコン（ＳｉＯ₂）などの絶縁体からなる絶縁膜６Ｉが形成されている。絶縁膜６Ｉの上には、たとえば、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、チタンタングステン（ＴｉＷ）などからなるバリアメタル層（拡散防止膜）６Ｂが形成されている。機能素子４の一部は、絶縁膜６Ｉから露出されている。

貫通孔５内およびその延長上の開口１６ａ内は、貫通電極７でほぼ満たされている。貫通電極７と機能素子４（絶縁膜６Ｉからの露出部）とは、貫通電極７と一体で開口１６ａの残部を満たす配線部材１７により電気的に接続されている。これにより、半導体チップ３の表面３ａとは反対側の面（以下、「裏面」という。）３ｂ側から、機能素子４に電気的に接続できるようになっている。各半導体チップ３の貫通電極７は、これらの半導体チップ３を垂直に見下ろす平面視において、ほぼ重なるように配置されている。

絶縁膜６Ｉにより、貫通電極７および配線部材１７と半導体基板８（機能素子４の取り出し電極を除く）とは電気的に絶縁されている。また、半導体基板８（絶縁膜６Ｉ）と、貫通電極７および配線部材１７との間に、バリアメタル層６Ｂが設けられていることにより、半導体チップ３の製造時および製造後に、貫通電極７および配線部材１７を構成する金属原子の半導体基板８中への拡散が防止（抑制）される。これにより、半導体チップ１のデバイス特性が劣化するのを防止できる。

貫通電極７の表面３ａ側端面および配線部材１７の表面とハードマスク１６の表面とはほぼ面一になっており、これらの面を覆うように表面保護膜９が形成されている。表面保護膜９には、貫通電極７を露出させるように、図２（ｂ）の断面において貫通電極７の幅よりよりわずかに狭い幅を有する開口９ａが形成されている。
貫通電極７には、開口９ａを介して、半導体チップ３の表面３ａから突出した柱状の表面側接続部材１１が接合されている。図２（ｂ）の断面において、表面側接続部材１１の幅は、貫通孔５の幅より狭く、開口９ａの幅より広い。

貫通電極７の裏面３ｂ側の端面には、裏面側接続部材１２が設けられている。裏面側接続部材１２は膜状で、貫通電極７の裏面３ｂ側端面のほぼ全面を覆っている。すなわち、図２（ｂ）の断面において、裏面側接続部材１２の幅は、貫通孔５の幅よりわずかに小さく、表面側接続部材１１の幅より大きい。換言すれば、表面側接続部材１１は裏面側接続部材１２より細い。

裏面側接続部材１２の上面は、他の半導体チップ３と接合するための接合面となっており、この接合面は貫通孔５内にある。すなわち、貫通孔５内の裏面３近傍の領域は、貫通電極７や裏面側接続部材１２で満たされておらず、裏面側接続部材１２の上には凹所１４が形成されている。
半導体チップ３の裏面３ｂ側には、半導体基板８を覆うように裏面保護膜１０が設けられている。裏面保護膜１０には、開口１０ａが形成されている。開口１０ａの幅と貫通孔５の幅とはほぼ同じであり、貫通孔５の内壁面と開口１０ａの内壁面とは連続した面をなす。絶縁膜６Ｉおよびバリアメタル層６Ｂは、開口１０ａの内壁面にも形成されている。裏面保護膜１０の表面（半導体チップ３の裏面３ｂ）は、開口１０ａ部を除き平坦である。

表面保護膜９および裏面保護膜１０は、窒化シリコン（ＳｉＮ）や酸化シリコンなどの電気的絶縁材料からなる。表面保護膜９および裏面保護膜１０により、表面側接続部材１１および裏面側接続部材１２を除いて、半導体基板８の表面３ａ側および裏面３ｂ側は電気的に絶縁されている。
表面側接続部材１１は裏面側接続部材１２より変形しやすい（柔らかい）金属材料からなる。たとえば、裏面側接続部材１２が銅（Ｃｕ）からなる場合、表面側接続部材１１は金（Ａｕ）からなるものとすることができる。

表面側接続部材１１や裏面側接続部材１２は、貫通電極７と同種の材料からなっていてもよく、異なる材料から形成されていてもよい。表面側接続部材１１や裏面側接続部材１２と貫通電極７とは、同種の材料からなる場合、一体に形成されていてもよく、別体として形成されていてもよい。
また、表面側接続部材１１や裏面側接続部材１２が貫通電極７中へ拡散しやすい原子を主体とする場合、表面側接続部材１１や裏面側接続部材１２は、貫通電極７との間に、このような拡散を防止（抑制）するためのバリアメタル層を含むものとすることができる。たとえば、貫通電極７が銅からなり、表面側接続部材１１が主として金からなる場合、金原子は銅の中へ拡散しやすいので、表面側接続部材１１は、貫通電極７との間にこのような拡散を防止（抑制）するためのニッケル（Ｎｉ）やチタンタングステン（ＴｉＷ）からなるバリアメタル層を含むものとすることができる。

このように、表面側接続部材１１や裏面側接続部材１２は、単一の材料からなっていてもよく、複数の材料からなっていてもよい。
表面側接続部材１１の表面３ａ（表面保護膜９表面）からの突出高さＨ１は、裏面側接続部材１２の接合面の裏面３ｂ（裏面保護膜１０の表面）からの深さＤ１より大きい。隣接する２つの半導体チップ３の間において、一方の半導体チップ３の表面側接続部材１１と他方の半導体チップ３の裏面側接続部材１２とは接合されている。したがって、表面側接続部材１１は、一方の半導体チップ３の凹所１４の底部と他方の半導体チップ３との間に設けられている。裏面側接続部材１２の接合面（表面側接続部材１１と裏面側接続部材１２との接合部）は、貫通孔５（凹所１４）内にある。

半導体チップ３を垂直に見下ろす平面視において、表面側接続部材１１が占める領域は裏面側接続部材１２が占める領域内に完全に含まれる。このため、表面側接続部材１１と凹所１４の内壁面（開口１０ａおよび貫通孔５の内壁面に形成されたバリアメタル層６Ｂの表面）との間には、凹所内間隙１８が形成されている。凹所内間隙１８の大きさは、たとえば、２μｍ程度である。

上述の表面側接続部材１１の突出高さＨ１と裏面側接続部材１２の接合面の深さＤ１との関係より、一方の半導体チップ３の裏面３ｂと他方の半導体チップ３の表面３ａとの間に間隙Ｓが形成されている。この間隙Ｓは、層間封止材２４でほぼ満たされている。
固体装置２および半導体チップ３，１５の間隙に、液状の層間封止剤２４を注入する際、間隙Ｓが狭いと、液状の層間封止材２４で粘度が高いもの（たとえば、フィラー含有量が多いもの）は、間隙Ｓに入り難くなる。このため、充分大きな間隙Ｓが確保されるように、表面側接続部材１１の突出高さＨ１を充分大きくしておく必要がある。したがって、表面側接続部材１１のアスペクト比は、たとえば、凸形状のバンプ同士を接合する場合のバンプのアスペクト比と比べて、大きなものとなる。

層間封止材２４は、表面側接続部材１１と裏面側接続部材１２との接合部より変形しやすい材料からなる。たとえば、表面側接続部材１１が金からなり、裏面側接続部材１２がニッケル／金からなる場合、層間封止材２４は、たとえば、エポキシ系樹脂からなる。
層間封止材２４が存在することにより、半導体装置１において、隣接する２つの半導体チップ３間の接合面積が、裏面側接続部材１２および表面側接続部材１１のみで接合されていた場合に比べて大きくなっており、構造的な強度が増加している。

また、表面側接続部材１１および裏面側接続部材１２の強度は、通常、これらの接合部で最も低くなっているが、層間封止材２４が当該接合部よりも変形しやすいことにより、隣接する２つの半導体チップ３の間に応力が加えられると、当該接合部より先に層間封止材２４が変形して、当該接合部に加わる応力を低減することができる。
表面側接続部材１１および裏面側接続部材１２の熱膨張係数と層間封止材２４の熱膨張係数との差により、この半導体装置１に温度サイクルが与えられると、表面側接続部材１１および裏面側接続部材１２に応力が加わる。この応力は、表面３ａおよび裏面３ｂに垂直な方向に関して、対向する表面３ａと裏面３ｂとの中間部で最大となる。

一方、表面側接続部材１１と裏面側接続部材１２との接合部は、一方の半導体チップの貫通孔５内、すなわち、表面側接続部材１１および裏面側接続部材１２に加わる応力が最大となる位置（対向する表面３ａと裏面３ｂとの中間部）からずれた位置にある。したがって、このような層間封止材２４が設けられていても、温度サイクルによる表面側接続部材１１と裏面側接続部材１２との接合部の破壊は起こり難い。

図２（ａ）を参照して、固体装置２上の半導体チップ３が接続された側の面には、半導体チップ３を電気的に接続し、かつ機械的に接合するための膜状の固体装置側接続部材１３が形成されている。固体装置側接続部材１３の幅は、半導体チップ３の表面側接続部材１１の幅より広い。
固体装置２と半導体チップ３との間において、固体装置側接続部材１３と一方の半導体チップ３の表面側接続部材１１とが、電気的に接続されかつ機械的に接合されている。固体装置２および半導体チップ３を垂直に見下ろす平面視において、表面側接続部材１１が占める領域は固体装置側接続部材１３が占める領域内に完全に含まれる。

半導体チップ１５（図１参照）は、貫通孔５、貫通電極７、および裏面側接続部材１２が形成されていない他は、半導体チップ３と同様の構造を有する。半導体チップ１５の表面（機能素子４が形成された面）は、固体装置２側に向けられている。半導体チップ１５の表面側接続部材１１は、隣接する半導体チップ３の裏面側接続部材１２と接合されている。半導体チップ１５の代わりに、半導体チップ３のように貫通電極７や裏面側接続部材１２が形成された半導体チップが配置されていてもよい。

図１および図２を参照して、以上のような構成により、各半導体チップ３，１５に備えられた機能素子４は、配線部材１７、貫通電極７、表面側接続部材１１、裏面側接続部材１２、固体装置側接続部材１３、固体装置２、外部接続用パッド２Ｐ、ボンディングワイヤ２３、および配線基板２１を介して、所定の金属ボール２２に電気的に接続されている。

図３Ａないし図３Ｄは、図１および図２に示す半導体装置１の製造方法を説明するための図解的な断面図である。
先ず、図１および２に示す固体装置２および半導体チップ３，１５が用意される。裏面側接続部材１２は、たとえば、無電解めっきにより形成できる。この場合、裏面３ｂ側において貫通電極７上に凹所が形成された半導体基板８に対して、裏面３ｂから無電解めっきを施すことにより、貫通電極７上に裏面側接続部材１２を選択的に形成できる。裏面側接続部材１２の表面（他の半導体チップ３の表面側接続部材１１との接合面）は、めっき時間等により、裏面側接続部材１２の膜厚を制御することにより、裏面３ｂから深い位置になるようにできる。

半導体チップ３は、半導体ウエハなどのより大きな半導体基板に貫通電極７、表面側接続部材１１、裏面側接続部材１２などを一括して形成した後、この半導体基板を半導体基板８に個片化することにより得られる。同様に、半導体チップ１５は、半導体ウエハなどのより大きな半導体基板に表面側接続部材１１を一括して形成した後、この半導体基板を半導体基板８に個片化することにより得られる。

接合前の表面側接続部材１１および裏面側接続部材１２の最表面は、金からなることが好ましい。たとえば、表面側接続部材１１が主として金からなり、裏面側接続部材１２が主として銅からなる場合、裏面側接続部材１２の最表面には金薄膜が形成されていることが好ましい。
次に、ボンディングステージ３１の上に、固体装置２が、固体装置側接続部材１３が形成された面（以下、「表面」という。）２ａを上に向けられた状態でほぼ水平に載置される。そして、半導体チップ３，１５を吸引して保持することができるボンディングツール３２により、半導体チップ３，１５が１つずつ吸引保持されて、固体装置２上に積層される。

先ず、１つ目の半導体チップ３（以下、「第１の半導体チップ３Ｆ」という。）が、その裏面３ｂをボンディングツール３２により吸引される。これにより第１の半導体チップ３Ｆがほぼ水平かつ表面３ａが下方に向けられた状態で保持される。
図４は、ボンディングツール３２と半導体チップ３との接触部近傍を拡大して示す図解的な断面図である。

ボンディングツール３２の半導体チップ３に接触する面はほぼ平坦である。半導体チップ３の裏面３ｂ（裏面保護膜１０の表面）が平坦であることから、半導体チップ３は、開口１０ａの部分を除く裏面３ｂのほぼ全面でボンディングツール３２に接触する。このため、ボンディングツール３２により半導体チップ３に加えられる力は、半導体チップ３の裏面３ｂでほぼ均等に受けられる。

また、裏面側接続部材１２の接合面（上端面）が、裏面３ｂから深さＤ１の位置にあることから、裏面側接続部材１２はボンディングツール３２に接しない。したがって、裏面側接続部材１２の表面が、ボンディングツール３２との接触により汚染されることはない。
図３Ａを参照して、続いて、ボンディングツール３２が移動されて、ボンディングステージ３１に載置された固体装置２の表面２ａと、第１の半導体チップ３Ｆの表面３ａとが対向され、固体装置側接続部材１３と、対応する表面側接続部材１１とが位置合わせされる。

位置合わせは、固体装置２と第１の半導体チップ３Ｆとの間に、固体装置２の表面２ａおよび第１の半導体チップ３Ｆの表面３ａを観察することができる認識カメラが挿入されて実施される。この際、固体装置２の半導体チップ３との対向部を回避した領域に予め形成されたアライメントマークが利用される。
位置合わせにより、固体装置２および第１の半導体チップ３Ｆを垂直に見下ろす平面視において、表面側接続部材１１が占める領域が固体装置側接続部材１３が占める領域内に完全に含まれるようにされる。

位置合わせが完了すると、ボンディングツール３２が下降されて、適当な荷重で固体装置側接続部材１３に第１の半導体チップ３Ｆの表面側接続部材１１が押しつけられる（図３Ｂ参照）。これにより、固体装置側接続部材１３と表面側接続部材１１とが接合され、固体装置２と第１の半導体チップ３Ｆとの間の機械的な接合および電気的な接続が達成される。

この際、ボンディングツール３２が裏面側接続部材１２に接触していないことにより、裏面側接続部材１２が変形することはない（図４参照）。したがって、隣接する２つの裏面側接続部材１２が電気的に短絡されることはない。すなわち、この製造方法により、裏面側接続部材１２によるショート不良を生じ難くして半導体装置１を製造することができる。

ボンディングツール３２は、超音波振動を発生させることができるものであってもよく、保持された半導体チップを加熱可能なもの（図１８参照）であってもよい。前者の場合、必要に応じて、ボンディングツール３２により、第１の半導体チップ３Ｆを介して、固体装置側接続部材１３と表面側接続部材１１との接触部（接合部）に超音波振動が加えられる。

ボンディングツール３２が裏面側接続部材１２に接触していないことにより、このような超音波振動は、従来の半導体装置１０１の製造方法の場合のように、ボンディングツール１２２との接触による裏面側接続部材１１２の変形（図３１（ｂ）参照）によって減衰することはない。したがって、超音波振動は固体装置側接続部材１３と表面側接続部材１１との接触部（接合部）に良好に伝えられて、固体装置側接続部材１３と表面側接続部材１１とは強固に接合される。固体装置２の表面２ａと第１の半導体チップ３Ｆの表面３ａとの間には、間隙が確保される。

固体装置側接続部材１３と表面側接続部材１１との接合が完了すると、ボンディングツール３２による第１の半導体チップ３Ｆの吸引保持が解除される。
次に、ボンディングツール３２により、２つ目の半導体チップ３（以下、「第２の半導体チップ３Ｓ」という。）が、第１の半導体チップ３Ｆの場合と同様にして吸引保持される。そして、ボンディングツール３２が移動することにより、固体装置２上に接合された第１の半導体チップ３Ｆの裏面３ｂと、ボンディングツール３２に保持された第２の半導体チップ３Ｓの表面３ａとが対向される。

続いて、第１の半導体チップ３Ｆの裏面側接続部材１２と、第２の半導体チップ３Ｓの対応する表面側接続部材１１とが位置合わせされる。この状態が、図３Ｃに示されている。位置合わせは、固体装置２と第１の半導体チップ３Ｆとの位置合わせの場合と同様に、認識カメラにより実施される。アライメントマークが、固体装置２の半導体チップ３との対向部を回避した領域に形成されていることにより、第１の半導体チップ３Ｆが固体装置２に接合された後でも、このアライメントマークを認識カメラにより認識できる。

図５は、第１の半導体チップ３Ｆと第２の半導体チップ３Ｓとの対向部を拡大して示す図解的な断面図である。
固体装置２や半導体チップ３に接合される前の表面側接続部材１１の表面３ａ（表面保護膜９の表面）からの突出高さＨ１_INIは、接合後の表面側接続部材１１の突出高さＨ１（図２（ｂ）参照）より大きく、したがって、裏面側接続部材１２の接合面（上端面）の裏面３ｂ（裏面保護膜１０の表面）からの深さＤ１よりも大きい。

接合前の表面側接続部材１１の形状および大きさ、ならびに凹所１４の形状および容積は、表面側接続部材１１と裏面側接続部材１２との接合が完了した時点で、表面側接続部材１１の大部分が凹所１４内に収容された状態（図２（ｂ）参照）となるように設定されている。これにより、表面側接続部材１１が、裏面側接続部材１２と接合される際に変形したとしても、この変形により表面側接続部材１１が側方（表面３ａに沿う方向）に膨らみ、隣接する他の表面側接続部材１１と電気的に短絡される（ショートする）ことはない。

位置合わせにより、第１および第２の半導体チップ３Ｆ，３Ｓを垂直に見下ろす平面視において、第２の半導体チップ３Ｓの表面側接続部材１１が占める領域が、第１の半導体チップ３Ｆの裏面側接続部材１２が占める領域内（凹所１４内）に完全に含まれるようにされる。
続いて、ボンディングツール３２が下降されることにより、第２の半導体チップ３Ｓの表面側接続部材１１と第１の半導体チップ３Ｆの裏面側接続部材１２とが接触し、互いに押しつけられる。この際、表面側接続部材１１が裏面側接続部材１２より変形しやすい材料からなることにより、裏面側接続部材１２より表面側接続部材１１の方がより大きく変形する。

第１および第２の半導体チップ３Ｆ，３Ｓを垂直に見下ろす平面視において、当該表面側接続部材１１が占める領域が当該裏面側接続部材１２が占める領域に含まれていること、すなわち、当該表面側接続部材１１が当該裏面側接続部材１２より細いことによっても、当該表面側接続部材１１の方が大きく変形する。これに伴って、裏面側接続部材１２と表面側接続部材１１との接触部の面積が増大し、裏面側接続部材１２と表面側接続部材１１とは良好に接合される。

さらに、この接合は、第１の半導体チップ３Ｆの裏面側接続部材１２が、ボンディングツール３２により汚染されていないことによっても良好に達成される、
ここで、裏面側接続部材１２は、貫通電極７上に膜状に（薄く）形成されているので、柱状に厚く形成された表面側接続部材１１と比べて大きく変形することができない。また、裏面側接続部材１２の周縁部は貫通孔５の内壁に沿って形成されたバリアメタル層６Ｂに接するように形成されているから、裏面側接続部材１２が変形するためには、裏面側接続部材１２はバリアメタル層６Ｂと表面側接続部材１１との間隙に入り込まねばならない。しかし、金属などの固体からなる裏面側接続部材１２は、このような狭い間隙には容易に入らない。

したがって、表面側接続部材１１より裏面側接続部材１２の方が変形しやすい材料からなる場合は、裏面側接続部材１２および表面側接続部材１１双方の変形量が小さくなり、良好な接合が達成されない。
また、接合時に、表面側接続部材１１および裏面側接続部材１２双方の変形量が少ない場合、それらの接触部付近に応力が集中し、半導体基板８と貫通電極７との間に介在されたバリアメタル層６Ｂや絶縁膜６Ｉが破壊される（貫通電極構造の破壊）おそれがある。この場合、貫通電極７と半導体基板８との間での電流のリークや、貫通電極７を構成する金属原子が半導体基板８へ拡散することによる素子特性の劣化を招くことになる。

同様に、第１および第２の半導体チップ３Ｆ，３Ｓを垂直に見下ろす平面視において、第２の半導体チップ３Ｓの表面側接続部材１１が占める領域が、第１の半導体チップ３Ｆの裏面側接続部材１２が占める領域に含まれていない場合は、以下のような不具合を生ずる。
たとえば、表面側接続部材１１が占める領域が、凹所１４（貫通孔５）の占める領域に含まれないような大きなものである場合、表面側接続部材１１は変形しなければ凹所１４の内部に入り込むことはできない。この場合、第１の半導体チップ３Ｆの裏面３ｂ側で凹所１４（開口１０ａ）の縁部付近で、裏面保護膜１０、バリアメタル層６Ｂ、絶縁膜６Ｉ、半導体基板８にクラック（以下、「チップクラック」という。）が入るおそれがある。

本実施形態に係る製造方法では、表面側接続部材１１が裏面側接続部材１２より変形しやすい材料からなること、および第１および第２の半導体チップ３Ｆ，３Ｓを垂直に見下ろす平面視において、第２の半導体チップ３Ｓの表面側接続部材１１が占める領域が、第１の半導体チップ３Ｆの裏面側接続部材１２が占める領域に含まれていることにより、これらの問題が生ずることはない。

裏面側接続部材１２と表面側接続部材１１との接合の際、必要に応じて、ボンディングツール３２により接合部に超音波振動が加えられる。固体装置側接続部材１３と表面側接続部材１１との接合の場合と同様に、裏面側接続部材１２がボンディングツール３２との接触により変形しないことにより、超音波振動は減衰しない。したがって、裏面側接続部材１２と表面側接続部材１１との接触部（接合部）に、超音波振動が良好に伝えられて、裏面側接続部材１２と表面側接続部材１１とは良好に接合される。

これにより、第１および第２の半導体チップ３Ｆ，３Ｓ間の機械的な接合および電気的な接続が達成される。表面側接続部材１１の表面３ａからの突出高さは、接合時の変形によりＨ１_INIより小さいＨ１となる。ここで、表面側接続部材１１が変形しても、第１の半導体チップ３Ｆの裏面３ｂと第２の半導体チップ３Ｓの表面３ａとの間に、間隙Ｓ（図２（ｂ）参照。）が確保されるように、接合荷重などの接合条件が設定される。

接合が完了すると、ボンディングツール３２による第２の半導体チップ３Ｓの吸引保持が解除される。
同様にして、第２の半導体チップ３Ｓの上に、３つ目の半導体チップ３が接合され、さらに、この３つ目の半導体チップ３の上に半導体チップ１５が接合される。
層間封止材２４は、上述のように、固体装置２および半導体チップ３，１５の接合（積層）前に形成されてもよく、接合後に形成されてもよい。

次に、配線基板２１の図示しない電極パッドが形成された面のほぼ中央部に、固体装置２の表面２ａとは反対側の面（裏面）２ｂが接合される（図１参照）。続いて、固体装置２の外部接続用パッド２Ｐと配線基板２１の電極パッドとが、ボンディングワイヤ２３により接続される。
次に、半導体チップ３，１５、固体装置２、ボンディングワイヤ２３、および配線基板２１の固体装置２側の面が、モールド成形により封止樹脂２５で封止される。その後、配線基板２１の固体装置２とは反対側の面の所定位置に金属ボール２２が接合されて、図１に示す半導体装置１が得られる。

以上の製造方法において、固体装置２の上に半導体チップ３，１５を接合する前に、固体装置２を配線基板２１の上に接合してもよい。この場合、固体装置２が接合された配線基板２１を、固体装置２が上方を向けられた状態でボンディングステージ３１上に載置し、この状態の固体装置２上に上記の方法と同様にして、各半導体チップ３，１５を接合することができる。

図６は、固体装置２上に積層された複数の半導体チップ３における表面側接続部材１１および貫通電極７の配置を示す図解的な断面図であり、固体装置２および半導体チップ３を接合する際の状態を示している。図６に示す断面では、図１、図２（ａ）、および図３Ａないし図３Ｄに示す断面と比べて、より多くの貫通電極７や表面側接続部材１１が現れている。図６では、裏面側接続部材１２は図示を省略しているが、各貫通電極７の裏面３ｂ側に形成されているものとする。

図６（ａ）に示す断面において、貫通電極７は、第１および第２の半導体チップ３Ｆ，３Ｓの両端部近傍の２カ所と、第１の半導体チップ３Ｆの中央部に現れている。一方、表面側接続部材１１は、第１および第２の半導体チップ３Ｆ，３Ｓ周縁部に設けられた貫通電極７、ならびに第２の半導体チップ３Ｓの表面３ａ中央部に接合されており、第１の半導体チップ３Ｆ中央部に設けられた貫通電極７には接合されていない。

第２の半導体チップ３Ｓの各表面側接続部材１１は、第１の半導体チップ３Ｆの各貫通電極７に対応する位置に設けられている。これらの表面側接続部材１１と、対応する貫通電極７とを、それぞれ電気的に接続する必要があるものとする。
固体装置２の表面２ａには、第１の半導体チップ３Ｆの表面側接続部材１１に対応する位置に、固体装置側接続部材１３が設けられている。

ここで、第１の半導体チップ３Ｆの厚さが、たとえば、５０μｍ程度に薄くされていた場合、第１の半導体チップ３Ｆは、たとえば、接合時の温度変化による第１の半導体チップ３Ｆ自体の熱膨張／収縮により撓み（反り）やすくなる。このため、第１の半導体チップ３Ｆの表面３ａにおいて、複数の表面側接続部材１１が均等に配置されていない場合、たとえば、図６（ａ）に示すように、第１の半導体チップ３Ｆの周縁部に偏って配置されている場合は、第１の半導体チップ３Ｆに撓みが生ずる。この例では、第１の半導体チップ３Ｆは、その中央部が下方から支えられていないので、その部分が下方に下がるように撓む（反る）。

これにより、第１の半導体チップ３Ｆの貫通電極７において、第２の半導体チップ３Ｓの表面側接続部材１１が接合されるべき部分（裏面側接続部材１２表面）のコプラナリティが悪くなる。このため、第１および第２の半導体チップ３Ｆ，３Ｓにおいて、周縁部に設けられた貫通電極７と周縁部に設けられた表面側接続部材１１とを接合することはできるが、中央部に設けられた貫通電極７と中央部に設けられた表面側接続部材１１とは接触できず、電気的に接続できない場合がある。図６（ａ）は、このような原因により、第１の半導体チップ３Ｆ中央部に設けられた貫通電極７と、第２の半導体チップ３Ｓ中央部に設けられた表面側接続部材１１とが電気的に接続できていない状態を示している。

また、第２の半導体チップ３Ｓの接合前に第１の半導体チップ３Ｆが撓んでいない場合でも、第１の半導体チップ３Ｆに第２の半導体チップ３Ｓを接合する際、第１の半導体チップ３Ｆ中央部の貫通電極７に第２の半導体チップ３Ｓ中央部の表面側接続部材１１が押しつけられると、第１の半導体チップ３Ｆは撓んで、これらの表面側接続部材１１と貫通電極７とが良好に接合されない。

さらに、第１の半導体チップ３Ｆの中央部が下方に下がると、その部分で固体装置２と第１の半導体チップ３Ｆとの間隙が狭くなるので、この間隙に液状の層間封止材２４を注入し難くなる。
そこで、図６（ｂ）に示すように、第１の半導体チップ３Ｆの表面３ａにおいて、中央部の貫通電極７に対応する位置に、表面側接続部材１１とほぼ同じ突出高さを有するダミー表面側接続部材１１Ｄが設けられる。この場合、固体装置２の表面２ａにおいて、ダミー表面側接続部材１１Ｄに対応する位置にも、固体装置側接続部材１３とほぼ同じ突出高さを有するダミー固体装置側接続部材１３Ｄが設けられる。ダミー表面側接続部材１１Ｄは、固体装置２と第１の半導体チップ３Ｆとの電気的な接続に寄与しない。このため、第１の半導体チップ３Ｆにおいて、ダミー表面側接続部材１１Ｄと貫通電極７との間には、絶縁膜が介装されていてもよい。

これにより、第１の半導体チップ３Ｆの中央部は、ダミー表面側接続部材１１Ｄにより下方から支えられるので、第１の半導体チップ３Ｆは、第２の半導体チップ３Ｓの接合前および接合時ともに撓み難くなる。このため、第１の半導体チップ３Ｆ中央部に設けられた貫通電極７と、第２の半導体チップ３Ｓ中央部に設けられた表面側接続部材１１とを接触させ、電気的に接続することができる。また、固体装置２と第１の半導体チップ３Ｆとの間隙は、第１の半導体チップ３Ｆの中央部付近で狭くならないので、液状の層間封止材２４を容易に注入することができる。

第２の半導体チップ３Ｓの上に、さらに他の半導体チップ３（以下、「第３の半導体チップ３Ｔ」という。）が接合される場合も、同様の構造とすることができる。
図６（ｃ）は、固体装置２の上に３つの半導体チップ３を積層して接合する場合を示している。図６（ｃ）に示す断面において、貫通電極７は、第１ないし第３の半導体チップ３Ｆ，３Ｓ，３Ｔの両端部近傍の２カ所と、第２の半導体チップ３Ｓの中央部に現れている。一方、表面側接続部材１１は、第１ないし第３の半導体チップ３Ｆ，３Ｓ，３Ｔ周縁部に設けられた貫通電極７、ならびに第３の半導体チップ３Ｔの表面３ａ中央部に接合されている。

第２の半導体チップ３Ｓの各表面側接続部材１１は、第１の半導体チップ３Ｆの各貫通電極７に対応する位置に設けられており、第３の半導体チップ３Ｔの各表面側接続部材１１は、第２の半導体チップ３Ｓの各貫通電極７に対応する位置に設けられている。これらの表面側接続部材１１と、対応する貫通電極７とを、それぞれ電気的に接続する必要があるものとする。

第１および第２の半導体チップ３Ｆ，３Ｓの表面３ａ中央部で、第３の半導体チップ３Ｔ中央部の表面側接続部材１１に対応する位置には、各半導体チップ３Ｆ，３Ｓに設けられた表面側接続部材１１とほぼ同じ突出高さを有するダミー表面側接続部材１１Ｄが、それぞれ設けられている。
第１および第２の半導体チップ３Ｆ，３Ｓは、その周縁部および中央部が、それぞれ表面３ａにほぼ均等（ほぼ一定の密度で）に配置された表面側接続部材１１およびダミー表面側接続部材１１Ｄにより下方から支えられている。また、第２の半導体チップ３Ｓにおいて、第３の半導体チップ３Ｔの表面側接続部材１１が押しつけられる貫通電極７（裏面側接続部材１２）の下方には、必ず表面側接続部材１１またはダミー表面側接続部材１１Ｄが存在している。

以上のことから、第３の半導体チップ３Ｔの接合前および接合時に、第２および第１の半導体チップ３Ｓ，３Ｆが撓むことはない。したがって、第３の半導体チップ３Ｔ中央部の表面側接続部材１１と第２の半導体チップ３Ｓ中央部の貫通電極７とを電気的に接続できるとともに、固体装置２、および第１ないし第３の半導体チップ３Ｆ，３Ｓ，３Ｔの間隙に液状の層間封止材２４を容易に注入できる。

このように、表面側接続部材１１およびダミー表面側接続部材１１Ｄが、各半導体チップ３の表面３ａにほぼ均等に（ほぼ一定の密度で）配置されていることが好ましい。これにより、半導体チップ３は表面側接続部材１１およびダミー表面側接続部材１１Ｄにより、面内方向に関してほぼ均等に支持されるので、撓まないように（撓みを少なく）することができる。

また、任意の半導体チップ３の表面側接続部材１１に対して、それより下（固体装置２側）にある全ての半導体チップ３の対応する位置に、表面側接続部材１１またはダミー表面側接続部材１１Ｄが設けられていることが好ましい。これにより、表面側接続部材１１が押しつけられる貫通電極７（裏面側接続部材１２）を有する半導体チップ３が撓まないようにすることができ、当該表面側接続部材１１と当該貫通電極７とを良好に接合できる。

図７は、本発明の第２の実施形態に係る半導体装置の構造を示す図解的な断面図である。図７において、図１および図２に示す各部に対応する部分には、図１および図２と同じ参照符号を付して説明を省略する。図７（ａ）には、この半導体装置の全体を示しており、図７（ｂ）には隣接する２つの半導体チップ近傍を拡大して示している。
図７（ａ）を参照して、この半導体装置４１は、図１および図２に示す半導体装置１の３つの半導体チップ３の代わりに、固体装置２側から順に配置された３つの半導体チップ４３，４４，４５を備えている。半導体チップ４３，４４，４５は、それぞれ貫通電極４７，４８，４９を有している。半導体チップ４３，４４，４５を垂直に見下ろす平面視において、それぞれの半導体チップ４３，４４，４５の貫通電極４７，４８，４９は、他の半導体チップ４３，４４，４５の貫通電極４７，４８，４９とは、重ならないように配置されている。

図７（ｂ）には、半導体チップ４３と半導体チップ４４との対向部を示している。貫通孔５内はほぼ完全に貫通電極４７，４８で満たされている。半導体チップ４４の表面４４ａ側において、貫通電極４８には表面側接続部材１１が接合されており、表面側接続部材１１は表面４４ａから突出している。
半導体チップ４３の裏面４３ｂ側において、貫通電極４７の端面と半導体基板８の表面とはほぼ面一になっており、この面に貫通電極４７に接続された再配線４０が形成されている。半導体基板８の裏面４３ｂ側には、半導体基板８および再配線４０を覆うように、裏面保護膜４６が形成されている。裏面保護膜４６は、再配線４０より厚さが厚い。

半導体基板８の裏面４３側（再配線４０および裏面保護膜４６との間）には、貫通孔５の部分を除いて全面に絶縁膜（図示せず）が形成されている。これにより、再配線４０と半導体基板８とが電気的に絶縁されている。また、この絶縁膜と再配線４０との間には、半導体基板８を垂直に見下ろす平面視において再配線４０とほぼ重なるようにバリアメタル層（図示せず）が形成されている。これにより、再配線４０が半導体基板８に拡散しやすい金属原子からなる場合であっても、このような金属原子は半導体基板８に拡散することが防止（抑制）される。

裏面保護膜４６には開口４６ａが形成されている。この開口４６ａ内には再配線４０の一部が露出されている。開口４６ａからの再配線４０の露出部は、裏面側接続部材４２となっている。裏面保護膜４６の表面（半導体チップ４３の裏面４３ｂ）は、開口４６ａ部を除き平坦である。
裏面保護膜４６は、半導体装置１の裏面保護膜１０と同様、電気的絶縁材料からなる。表面保護膜９および裏面保護膜４６により、表面側接続部材１１および裏面側接続部材４２を除いて、半導体基板８は電気的に絶縁されている。また、再配線４０は、裏面保護膜４６により物理的に保護されている。

半導体チップ４３，４４，４５は、貫通電極４７，４８，４９の形成位置以外は同様の構造を有する。
表面側接続部材１１は、裏面側接続部材４２（再配線４０）より変形しやすい（柔らかい）材料からなる。また、半導体チップ４３，４４を垂直に見下ろす平面視において、半導体チップ４４の表面側接続部材１１が占める領域は、半導体チップ４３の裏面側接続部材４２が占める領域にほぼ完全に含まれるようになっている。

半導体チップ４３において、裏面側接続部材４２の上面は半導体チップ４４と接合するための接合面となっており、この接合面は裏面４３ｂ（裏面保護膜４６の表面）から深さＤ２の位置にある。開口４６ａにより裏面４３ｂに凹所５０が形成されており、裏面側接続部４２の接合面は凹所５０の底部をなす。半導体チップ４４において、表面側接続部材１１は表面４４ａ（表面保護膜９の表面）から突出高さＨ２で突出している。突出高さＨ２は深さＤ２より大きい。

半導体チップ４４の表面側接続部材１１は、半導体チップ４３の裏面側接続部材４２に接合されている。これにより、半導体チップ４３と半導体チップ４４とは、機械的に接合されるとともに、電気的に接続されている。半導体チップ４３の裏面側接続部材４２の接合面（半導体チップ４４の表面側接続部材１１との接合部）は、凹所５０内にある。表面側接続部材１１と凹所５０（開口４６ａ）の内側壁との間には、凹所内間隙１８が形成されている。

半導体チップ４４と半導体チップ４５とは、半導体チップ４３，４４の場合と同様にして接合されている。
この半導体装置４１は、図１および図２に示す半導体装置１と同様の方法により製造できる。半導体チップ４３，４４，４５は、ボンディングツール３２により、その裏面４３ｂを吸着保持して、固体装置２や他の半導体チップ４３，４４に接合できる。

図８は、ボンディングツール３２と半導体チップ４３との接触部近傍を拡大して示す図解的な断面図である。
ボンディングツール３２の半導体チップ４３に接触する面および半導体チップ４３の裏面４３ｂ（裏面保護膜４６の表面）が平坦であることから、半導体チップ４３は、開口４６ａの部分を除く裏面４３ｂのほぼ全面でボンディングツール３２に接触する。このため、ボンディングツール３２により半導体チップ４３に加えられる力は、半導体チップ４３の裏面４３ｂ全面でほぼ均等に受けられる。

また、裏面側接続部材４２の接合面が、裏面４３ｂから深さＤ２の位置にあることから、裏面側接続部材４２はボンディングツール３２に接しない。したがって、裏面側接続部材４２の表面が、ボンディングツール３２との接触により汚染されることはなく、また、裏面側接続部材４２が変形して、隣接する２つの裏面側接続部材４２が電気的に短絡されることもない。

さらに、裏面側接続部材４２が変形しないことにより、ボンディングツール３２から半導体チップ４３，４４，４５に超音波振動が与えられる場合、この超音波振動は大きく減衰することなく、接合部（半導体チップ４３，４４，４５の表面側接続部材１１と固体装置２の固体装置側接続部材１３または半導体チップ４３，４４の裏面側接続部材４２との接触部等）に伝えられる。これにより、半導体チップ４３，４４の表面側接続部材１１と固体装置２の固体装置側接続部材１３または半導体チップ４３の裏面側接続部材４２とは良好に接合される。

図９は、固体装置２に接合された半導体チップ４３に、半導体チップ４４を接合する際の状態を示す図解的な断面図である。図９（ａ）には、固体装置２および半導体チップ４３，４４の全体を示しており、図９（ｂ）には、半導体チップ４３の裏面４３ｂと半導体チップ４４の表面４４ａとの対向部を拡大して示している。
図９（ｂ）を参照して、固体装置２や半導体チップ４３などに接合される前の表面側接続部材１１の表面４４ａ（表面保護膜９の表面）からの突出高さＨ２_INIは、接合後の表面側接続部材１１の突出高さＨ２（図７参照）より大きく、したがって、裏面側接続部材４２の接合面の裏面４３ｂ（裏面保護膜４６の表面）からの深さＤ２よりも大きい。

位置合わせにより、半導体チップ４３，４４を垂直に見下ろす平面視において、表面側接続部材１１が占める領域が裏面側接続部材４２が占める領域内（凹所５０内）に完全に含まれるようにされる。
続いて、ボンディングツール３２が下降されることにより、表面側接続部材１１と裏面側接続部材４２とが接触して、互いに押しつけられて接合される。裏面側接続部材１２と表面側接続部材１１との接合の際、必要に応じて、ボンディングツール３２により接合部に超音波振動が加えられる。このようにして、半導体チップ４３の裏面側接続部材４２と半導体チップ４４の表面側接続部材１１とは良好に接合される。

図１０は、本発明の第３の実施形態に係る半導体装置の構造を示す図解的な断面図である。図１０において、図１および図２に示す各部に対応する部分には、図１および図２と同じ参照符号を付して説明を省略する。
この半導体装置５１は、図１および図２に示す半導体装置１と類似した構造を有するが、半導体チップ３の代わりに半導体チップ５３を備えている。

半導体チップ５３は、半導体チップ３と類似した構造を有するが、裏面保護膜１０の上に樹脂材料層５５が形成されている。樹脂材料層５５は、フッ素樹脂(４フッ化エチレン樹脂)またはポリイミドからなることが好ましいが、エポキシ系樹脂、アクリル系樹脂などからなるものであってもよい。また、樹脂材料層５５が、ポリイミドなどの電気的絶縁性が高い材料からなる場合、裏面保護膜１０を樹脂材料層５５で代用してもよい。すなわち、この場合は、裏面保護膜１０を別途設けなくてもよい。

樹脂材料層５５には、半導体チップ５３を垂直に見下ろす平面視において、裏面保護膜１０の開口１０ａとほぼ重なるように開口５５ａが形成されている。樹脂材料層５５の表面は、開口５５ａの部分を除いてほぼ平坦になっている。裏面側接続部材１２の上面は、他の半導体チップ５３と接合するための接合面となっている。この接合面は、半導体チップ５３の裏面５３ｂ（樹脂材料層５５の表面）から深さＤ３の位置にあり、裏面側接続部材１２の上には凹所５４が形成されている。

表面側接続部材１１の表面５３ａからの突出高さＨ３は、深さＤ３より大きい。
このような半導体装置５１は、半導体装置１の製造方法（図３Ａないし図３Ｄ参照）と同様の方法により製造でき、半導体チップ５３は、ボンディングツール３２で保持して、固体装置２や固体装置２に接合された他の半導体チップ５３に接合できる。
図１１は、半導体チップ５３とボンディングツール３２との接触部付近を示す図解的な断面図である。

半導体チップ５３は、その裏面５３ｂをボンディングツール３２に吸着保持されており、樹脂材料層５５とボンディングツール３２とが接触している。
接合時に、ボンディングツール３２から半導体チップ５３に超音波振動が与えられると、ボンディングツール３２と半導体チップ５３とが、それらの接触面内でずれることがある。

半導体装置１の半導体チップ３（図２（ｂ）参照）のように、裏面３ｂに樹脂材料層５５が形成されていない場合、このようにして、ボンディングツール３２と半導体チップ３とが擦れると、半導体チップ３にチップクラックが生じることがある。裏面保護膜１０が、窒化シリコンや酸化シリコンなどの脆性材料からなる場合、このようなクラックは、裏面保護膜１０に入る。

また、半導体基板８がシリコンからなる場合、半導体チップ３，５３や半導体装置１，５１の製造工程（たとえば、スクライブ工程）で生じたシリコンの微小片（以下、「シリコン屑」という。）が、ボンディングツール３２や半導体チップ３，５３の裏面３ｂ，５３ｂに付着することがある。この場合、ボンディングツール３２により半導体チップ３，５３を吸引保持すると、ボンディングツール３２と半導体チップ３，５３との間にシリコン屑が挟まることがある。

半導体チップ３のように裏面３ｂに樹脂材料層５５が形成されていない場合、シリコン屑が介在された状態で、ボンディングツール３２により半導体チップ３に力が加えられると、このシリコン屑により半導体チップ３の裏面３ｂ付近（たとえば、裏面保護膜１０）にクラックが入ることがある。
これに対して、半導体チップ５３のように、樹脂材料層５５が裏面５３ｂに形成されていると、ボンディングツール３２は、この樹脂材料層５５に接触し、裏面保護膜１０など半導体チップ５３の脆性材料からなる部分には直接接しない。樹脂材料層５５は弾性や延性を有するので、ボンディングツール３２と樹脂材料層５５との間にずれが生じたとしても、半導体チップ５３（樹脂材料層５５や裏面保護膜１０）にクラックが入ることはない。

また、ボンディングツール３２と半導体チップ５３との間にシリコン屑が挟まった場合でも、シリコン屑付近の樹脂材料層５５が変形することにより、局所的な応力集中が緩和されて、半導体チップ５３にクラックが入るには至らない。
図１２は、本発明の第４の実施形態に係る半導体装置の構造を示す図解的な断面図である。図１２において、図１および図２に示す各部に対応する部分には、図１および図２と同じ参照符号を付して説明を省略する。

この半導体装置６１は、図１および図２に示す半導体装置１と類似した構造を有しており、半導体チップ３の代わりに半導体チップ６３を備えている。半導体チップ６３は半導体チップ３と類似した構造を有しており、表面６３ａ側において、貫通電極７には、表面側接続部材１１の代わりに扁平な球状接続部材である表面側接続部材６６が設けられている。表面側接続部材６６は、たとえば、金からなる。

半導体チップ６３の表面６３ａ（表面保護膜９の表面）からの表面側接続部材６６の突出高さＨ４は、裏面側接続部材１２上端面（他の半導体チップ６３と接合するための接合面）の裏面６３ｂ（裏面保護膜１０の表面）からの深さＤ４より大きい。隣接する２つの半導体チップ６３の間において、一方の半導体チップ６３の表面側接続部材６６と他方の半導体チップ６３の裏面側接続部材１２とは接合されている。

この半導体装置６１は、半導体装置１の製造方法（図３Ａないし図３Ｄ参照）と類似した方法により製造できる。
図１３は、半導体装置６１の製造方法を説明するための図解的な断面図であり、固体装置２に接合された半導体チップ６３の裏面６３ｂと、ボンディングツール３２に保持された半導体チップ６３の表面６３ａとの対向部を示している。

表面側接続部材６６は、ワイヤボンディング技術を用いて形成されるいわゆるボールバンプである。接合前の表面側接続部材６６は、扁平な球状部６６Ｓの先端に、この球状部６６Ｓより径が小さく短いワイヤ状の突起６６Ｗを有している。表面６３ａからの突起６６Ｗの先端の高さＨ４_INIは、接合後の表面側接続部材６６の表面６３ａからの突出高さＨ４より大きい。球状部６６Ｓは、突起６６Ｗとの連設部の周りに平坦面６６Ｆを有している。

このような形状の表面側接続部材６６は、以下のような方法により形成できる。先ず、ボンディングワイヤを挿通できるキャピラリを備えたワイヤボンダを用いて、キャピラリの先端からボンディングワイヤ（金からなる表面側接続部材６６を形成する場合は、金からなるボンディングワイヤ）を適当な長さだけ突出させる。そして、ボンディングワイヤの当該突出部を、トーチで溶融してボール形状にする。ボール形状の部分の最大幅は、凹所１４（開口１０ａ）の幅より小さくなるようにする。

続いて、キャピラリを移動して、このボール形状の部分を、半導体チップ６３の表面６３ａにおいて貫通電極７上に圧着する。この際、ボール形状の部分がキャピラリの先端に押しつけられることにより、平坦面６６Ｆが形成される。最後に、ボンディングワイヤをボール形状の部分（球状部６６Ｓ）の近傍で切断して、貫通電極７に接合された表面側接続部材６６が得られる。切断され球状部６６Ｓ側に残ったボンディングワイヤは、突起６６Ｗとなる。

表面側接続部材６６と裏面側接続部材１２とを接合する際、表面側接続部材６６の先端にある突起６６Ｗから裏面側接続部材１２に押しつけられる。ワイヤ状の突起６６Ｗは、容易に変形して加えられた力を吸収することができる。これにより、裏面側接続部材１２およびその付近への応力集中を防ぎ、チップクラック、特に、絶縁膜６Ｉやバリアメタル層６Ｂ中のクラックが生ずること（貫通電極構造の破壊）を防止できる。

図１４は、本発明の第５の実施形態に係る半導体装置の構造を示す図解的な断面図である。図１４において、図１および図２に示す各部に対応する部分には、図１および図２と同じ参照符号を付して説明を省略する。
この半導体装置７１は、図１および図２に示す半導体装置１と類似した構造を有しており、半導体チップ３の代わりに半導体チップ７３を備えている。半導体チップ７３は半導体チップ３と類似した構造を有しており、半導体チップ７３の裏面７３ｂ側において、貫通電極７には、裏面側接続部材１２の代わりに扁平な球状接続部材である裏面側接続部材７２が設けられている。

すなわち、図１２および図１３に示す半導体装置６１では、球状接続部材である表面側接続部材６６は半導体チップ６３の表面６３ａ側に設けられているのに対して、この半導体装置７１では、球状接続部材である裏面側接続部材７２は半導体チップ７３の裏面７３ｂ側に設けられている。
裏面側接続部材７２の幅は凹所１４の幅より小さく、裏面側接続部材７２は凹所１４の内側壁と間隔をあけて配置されている。

裏面側接続部材７２は、貫通孔５内（貫通電極７上の凹所１４内）に配置されており、裏面側接続部材７２の上面は、他の半導体チップ７３と接合するための接合面となっており、この接合面は半導体チップ７３の裏面７３ｂから深さＤ５の位置にある。表面側接続部材１１の表面７３ａ（表面保護膜９表面）からの突出高さＨ５は、裏面側接続部材７２の接合面の裏面７３ｂ（裏面保護膜１０の表面）からの深さＤ５より大きい。隣接する２つの半導体チップ７３の間において、一方の半導体チップ７３の表面側接続部材１１と、他方の半導体チップ７３の裏面側接続部材７２とが接合されている。

このような半導体装置７１は、半導体装置６１の製造方法（図１３参照）と類似した方法により製造できる。
図１５は、半導体装置７１の製造方法を説明するための図解的な断面図であり、固体装置２側の半導体チップ７３の裏面７３ｂと、ボンディングツール３２に保持された半導体チップ７３の表面７３ａとの対向部を示している。

裏面側接続部材７２は、ワイヤボンディング技術を用いて形成されるいわゆるボールバンプである。接合前の裏面側接続部材７２は、扁平な球状部７２Ｓの先端に、この球状部より径が小さく短いワイヤ状の突起７２Ｗを有している。裏面側接続部材７２（突起７２Ｗ）の先端位置は、ほぼ裏面７３ｂを含む平面上にある。球状部７２Ｓは、突起７２Ｗとの連設部の周りに平坦面７２Ｆを有している。

このような形状の裏面側接続部材７２は、半導体装置６１の表面側接続部材６６（図１３参照）と同様の方法により製造できる。ただし、凹所１４内に球状部７２Ｓを配置する必要があるため、キャピラリの幅および球状部７２Ｓの最大幅が、ともに凹所１４の幅より狭くされていることが必要である。
表面側接続部材１１と裏面側接続部材７２とを接合する際、裏面側接続部材７２の先端にある突起７２Ｗから表面側接続部材１１に押しつけられる。ワイヤ状の突起７２Ｗは、容易に変形して加えられた力を吸収することができる。突起７２Ｗは凹所１４の幅と比べて充分小さいので、凹所１４の内側壁に制限されることなく変形できる。また、球状部７２Ｓが凹所１４の内側壁と間隔をあけて配置されていることにより、球状部７２Ｓも、裏面側接続部材１２（図２（ｂ）および図５参照）と比べて変形しやすい。

以上のことから、裏面側接続部材７２が表面側接続部材１１より変形しやすい場合であっても、裏面側接続部材７２およびその付近への応力集中を防ぎ、チップクラック、特に、絶縁膜６Ｉやバリアメタル層６Ｂ中のクラックが生ずること（貫通電極構造の破壊）を防止できる。
図１６は、本発明の第６の実施形態に係る半導体装置の構造を示す図解的な断面図である。図１６において、図１および図２に示す各部に対応する部分には、図１および図２と同じ参照符号を付して説明を省略する。

この半導体装置８１は、図１および図２に示す半導体装置１と類似した構造を有しており、半導体チップ３の代わりに半導体チップ８３を備えている。図１６（ａ）には半導体装置８１全体の構造を示しており、図１６（ｂ）には隣接する２つの半導体チップ８３の接合部を示している。
図１６（ｂ）を参照して、半導体チップ８３は半導体チップ３と類似した構造を有しており、表面側接続部材１１の代わりに表面側接続部材８６を備えている。表面側接続部材８６は、固相線温度（融点）が６０℃ないし３７０℃であるはんだ材料からなるはんだ部８６Ｓと、はんだ部８６Ｓより固相線温度が高い金属（たとえば、銅などの高融点金属）からなる高融点金属部８６Ｈとを含んでいる。高融点金属部８６Ｈは、表面保護膜９の開口９ａを介して貫通電極７に接続されており、柱状の外形を有して、半導体チップ８３の表面８３ａ（表面保護膜９の表面）から突出している。

隣接する２つの半導体チップ８３の間において、一方の半導体チップ８３の高融点金属部８６Ｈと他方の半導体チップ８３の裏面側接続部材１２とは、これらの間に配置されたはんだ部８６Ｓを介して接合（接続）されている。はんだ部８６Ｓは、高融点金属部８６Ｈの先端面およびその付近の側面と裏面側接続部材１２表面のほぼ全面とに接している。
半導体装置８１は、半導体装置１の半導体チップ１５（図１参照）の代わりに、半導体チップ１５と類似した構造を有する半導体チップ（以下、「最上段チップ」という。）８３Ｕをさらに備えている（図１６（ａ）参照）。最上段チップ８３Ｕは、貫通孔５および貫通電極７を備えていない他は、半導体チップ８３と同様の構造を有しており、はんだ部８６Ｓが先端に形成された表面側接続部材８６を備えている。半導体チップ８３と最上段チップ８３Ｕとの間において、半導体チップ８３の裏面側接続部材１２と最上段チップ８３Ｕの高融点金属部８６Ｈとは、はんだ部８６Ｓを介して接合（接続）されている。

この半導体装置８１は、以下のようにして製造できる。
図１７は、半導体装置８１の製造方法を説明するための図解的な断面図であり、対向配置された第１および第２の半導体チップ８３（以下、それぞれ「第１の半導体チップ８３Ｆ」、「第２の半導体チップ８３Ｓ」という。）を示している。図１７（ａ）には、固体装置２および第１および第２の半導体チップ８３の全体を示しており、図１７（ｂ）には、第１の半導体チップ８３Ｆの裏面８３ｂと、ボンディングツール３２に保持された第２の半導体チップ８３Ｓの表面８３ａとの対向部を拡大して示している。

先ず、半導体装置１の製造方法と同様にして、固体装置２がボンディングステージ３１上に載置される（図１７（ａ）参照）。そして、１つ目の半導体チップ（以下、「第１の半導体チップ」という。）８３が、その裏面８３ｂをボンディングツール３２に吸着された状態で保持される。ボンディングツール３２の内部には、半導体チップ８３の吸着面付近にヒータが組み込まれているものとする。第１の半導体チップ８３を吸着保持する際は、ヒータによる加熱はされない。

次に、ボンディングツール３２が移動されて、第１の半導体チップ８３の表面８３ａとボンディングステージ３１に載置された固体装置２の表面２ａとが対向される。続いて、固体装置側接続部材１３と、第１の半導体チップ８３の対応する表面側接続部材８６とが位置合わせされる。
この状態で、ボンディングツール３２により第１の半導体チップ８３が下降されて、固体装置２の上に第１の半導体チップ８３が仮置きされる。この際、第１の半導体チップ８３には荷重はほとんど加えられない。

続いて、他の半導体チップ８３（以下、「第２の半導体チップ８３」という。）がボンディングツール３２に保持されて、固体装置２上に仮置きされた第１の半導体チップ８３に対向される。
図１７（ｂ）を参照して、接合前の表面側接続部材８６において、はんだ部８６Ｓは、高融点金属部８６Ｈの先端面に膜状に形成されている。半導体チップ８３の裏面８３ｂにおいて、貫通電極７上の凹所１４の容積は、はんだ部８６Ｓが溶融することによって生ずる融液の体積より充分大きくされている。

接合前の半導体チップ８３において、表面８３ａ（表面保護膜９の表面）からの表面側接続部材８６の突出高さＨ６_INIは、裏面側接続部材１２の裏面８３ｂ（裏面保護膜１０の表面）からの深さＤ６より大きい。半導体チップ８３を垂直に見下ろす平面視において、表面側接続部材８６が占める領域は、裏面側接続部材１２（凹所１４）が占める領域に含まれ得る大きさを有している。位置合わせにより、この平面視において、表面側接続部材８６が占める領域が、裏面側接続部材１２が占める領域内に完全に含まれるようにされる。

この状態で、ボンディングツール３２により第２の半導体チップ８３Ｓが下降されて、固体装置２上に仮置きされた第１の半導体チップ８３Ｆの上に、第２の半導体チップ８３Ｓが仮置きされる。第２の半導体チップ８３Ｓの表面側接続部材８６は、第１の半導体チップ８３Ｆの裏面側接続部材１２に接触する。
同様にして、第２の半導体チップ８３Ｓの上に３つ目の半導体チップ（以下、「第３の半導体チップ」という。）８３が仮置きされる。いずれの半導体チップ８３を仮置きする場合も、ボンディングツール３２のヒータによる加熱はされず、また、半導体チップ８３にはほとんど荷重は加えられない。

半導体チップ８３を固体装置２や他の半導体チップ８３の上に仮置きするに先立って、表面側接続部材８６の先端にフラックスを転写することとしてもよい。この場合、フラックスの粘着力により、固体装置側接続部材１３や裏面側接続部材１２と表面側接続部材８６とを仮固定することができる。
その後、、最上段チップ８３Ｕ、半導体チップ８３、および固体装置２が一括して接合される。

図１８は、最上段チップ８３Ｕ、半導体チップ８３、および固体装置２を接合する方法を説明するための図解的な断面図である。
先ず、最上段チップ８３Ｕが、半導体チップ８３の場合と同様にして、ボンディングツール３２に保持される。続いて、ボンディングツール３２の内部に組み込まれたヒータＨにより、最上段チップ８３Ｕが、はんだ部８６Ｓの固相線温度以上、かつ高融点金属部８６Ｈの固相線温度以下の温度に加熱される。これにより、最上段チップ８３Ｕのはんだ部８６Ｓは溶融して融液を生ずる。

この状態で、ボンディングツール３２が移動されて、最上段チップ８３Ｕの表面側接続部材８６と、第３の半導体チップ８３Ｔの裏面側接続部材１２とが接触され、当該裏面側接続部材１２と最上段チップ８３Ｕの高融点金属部８６Ｈとの間に、はんだ部８６Ｓの融液が介在した状態となる。
また、ボンディングツール３２からの熱は、第３、第２、および第１の半導体チップ８３Ｔ，８３Ｓ，８３Ｆにも伝わり、各半導体チップ８３のはんだ部８６Ｓの融液も生ずる。これにより、隣接する２つの半導体チップ８３の間における裏面側接続部材１２と高融点金属部８６Ｈとの間、ならびに固体装置２の固体装置側接続部材１３と第１の半導体チップ８３Ｆの高融点金属部８６Ｈとの間にも、はんだ部８６Ｓの融液が介在した状態となる。貫通電極７上の凹所１４の容積が、はんだ部８６Ｓの融液の体積より充分大きいことにより、凹所１４からはんだ部８６Ｓの融液が溢れ出すことはない。

ボンディングツール３２による加熱は、所定時間継続された後終了される。これにより、はんだ部８６Ｓの融液は固化し、固体装置側接続部材１３および裏面側接続部材１２と高融点金属部８６Ｈとの間は、はんだ部８６Ｓにより接合される。
はんだ部６８Ｓの量が少ない場合、接合温度が高い場合、接合時間が長い場合などは、はんだ部８６Ｓは、固体装置側接続部材１３、裏面側接続部材１２、および高融点金属部８６Ｈとの合金化により消失する。この場合、固体装置側接続部材１３および裏面側接続部材１２と高融点金属部８６Ｈとの間は、はんだ部８６Ｓを構成する金属原子、固体装置側接続部材１３または裏面側接続部材１２を構成する金属原子、および高融点金属部８６Ｈを構成する金属原子からなる合金層により接合される。

このように、固体装置側接続部材１３および裏面側接続部材１２と高融点金属部８６Ｈとは、はんだ部８６Ｓの溶融および固化により接合されるので、接合に際して、半導体チップ８３や最上段チップ８３Ｕを加圧する必要はない。したがって、加圧により固体装置側接続部材１３および裏面側接続部材１２，７２と表面側接続部材１１，６６とを接合する場合（たとえば、図３Ｂや図３Ｄ参照）と比べて、さらにチップクラックが生じ難くすることができる。

ボンディングステージ３１の内部にもヒータが組み込まれていてもよく、この場合、ボンディングツール３２のヒータＨによる加熱とともに、ボンディングステージ３１のヒータによる加熱を同時に行ってもよい。
また、最上段チップ８３Ｕを介した加熱だけでは、下方の半導体チップ８３のはんだ部８６Ｓが充分に溶融しない場合は、各半導体チップ８３および最上段チップ８３Ｕを接合する際に、当該半導体チップ８３や最上段チップ８３Ｕを加熱することとしてもよい。

さらに、固体装置２、半導体チップ８３、および最上段チップ８３Ｕの接合（はんだ部８６Ｓの溶融）は、固体装置２の上に、すべての半導体チップ８３および最上段チップ８３Ｕを積層して仮置きした後、オーブンまたはリフロー炉で加熱することにより、一括して行ってもよい。この場合、固体装置側接続部材１３および裏面側接続部材１２と表面側接続部材８６とを接合する際、接合部には、当該接合部より上にある半導体チップ８３および最上段チップ８３Ｕの重量しかかからない。

その後、半導体装置１の製造方法と同様にして、固体装置２と配線基板２１との接合以下の工程が実施されて、図１６（ａ）に示す半導体装置８１が得られる。
図１９は、本発明の第７の実施形態に係る半導体装置の構造を示す図解的な断面図である。
この半導体装置９１は、図１６に示す半導体装置８１と類似した構造を有しており、半導体チップ８３の代わりに半導体チップ９３を備えている。半導体チップ９３は半導体チップ８３と類似した構造を有しており、表面側接続部材８６の代わりに表面側接続部材９６を備えている。

表面側接続部材９６は、固相線温度が６０℃ないし３７０℃であるはんだ材料からなるはんだ部９６Ｓと、はんだ部９６Ｓより固相線温度が高い高融点金属部９６Ｈとを含んでいる。高融点金属部９６Ｈは、表面保護膜９の開口９ａを介して貫通電極７に接続されており、半導体チップ９３の表面９３ａ（表面保護膜９の表面）から突出している。
高融点金属部９６Ｈは、開口９ａ内と比べて開口９ａ外で大きく幅が広がっており、マッシュルーム状の外形を有している。半導体チップ９３の裏面９３ｂ側において、貫通電極７（裏面側接続部材１２）の上には凹所９４が形成されている。半導体チップ９３を垂直に見下ろす平面視において、高融点金属部９６Ｈが占める領域は、凹所９４や裏面側接続部材１２が占める領域より広い。

半導体チップ９３の裏面９３ｂ側（裏面保護膜１０の上）には、ソルダレジスト９５が形成されている。
隣接する２つの半導体チップ９３の間において、一方の半導体チップ９３の高融点金属部９６Ｈと他方の半導体チップ９３の裏面側接続部材１２との間に、はんだ部９６Ｓが介在している。さらに、はんだ部９６Ｓと裏面側接続部材１２との間には、はんだ部９６Ｓを構成する金属原子と裏面側接続部材１２を構成する金属原子とを含む合金層９２が形成されている。高融点金属部９６Ｈと裏面側接続部材１２とは、はんだ部９６Ｓおよび合金層９２を介して接合（接続）されている。

凹所９４内は、合金層９２およびはんだ部９６Ｓによりほぼ満たされている。はんだ部９６Ｓは、高融点金属部９６Ｈの表面を覆うように、凹所９４外にわずかに広がっている。
また、半導体装置９１は、半導体装置８１の最上段チップ８３Ｕ（図１６（ａ）参照）に相当する最上段チップ９３Ｕを備えている（図１９（ａ）参照）。最上段チップ９３Ｕは、貫通孔５および貫通電極７を備えていない他は、半導体チップ９３と同様の構造を有しており、はんだ部９６Ｓが先端に形成された表面側接続部材９６を備えている。

この半導体装置９１は、半導体装置８１の製造方法（図１７参照）と同様の方法により製造できる。固体装置側接続部材１３および裏面側接続部材１２と表面側接続部材９６とは、はんだ部９６Ｓを溶融および固化することにより接合できる。
図２０は、半導体装置９１の製造方法を説明するための図解的な断面図である。図２０には、固体装置２の上に仮置きされた半導体チップ９３（以下、「第１の半導体チップ９３Ｆ」という。）、およびボンディングツール３２に保持され、第１の半導体チップ９３Ｆに対向された半導体チップ９３（以下、「第２の半導体チップ９３Ｓ」という。）を示している。

図２０（ａ）には、固体装置２および第１および第２の半導体チップ９３Ｆ，９３Ｓの全体を示しており、図２０（ｂ）には、第１の半導体チップ９３Ｆの裏面９３ｂと、ボンディングツール３２に保持された第２の半導体チップ９３Ｓの表面９３ａとの対向部を拡大して示している。
図２０（ｂ）を参照して、固体装置側接続部材１３や裏面側接続部材１２に接合する前の表面側接続部材９６において、はんだ部９６Ｓは、表面９３ａから凸状に突出する半球状の形状を有しており、高融点金属部９６Ｈに連設されている。半導体チップ９３を垂直に見下ろす平面視において、はんだ部９６Ｓが占める領域は、高融点金属部９６Ｈが占める領域とほぼ重なる。したがって、この平面視において、はんだ部９６Ｓが占める領域は、凹所９４が占める領域より広い。

裏面側接続部材１２の上面は、他の半導体チップと接合するための接合面となっている。この接合面は、裏面９３ｂから深さＤ７の位置にある。はんだ部９６Ｓの体積は、凹所９４の容積よりわずかに大きい。この条件を満たす限り、表面９３ａからの表面側接続部材９６の突出高さＨ７_INIは、深さＤ７より小さくてもよい。
第１の半導体チップ９３Ｆの裏面側接続部材１２と第２の半導体チップ９３Ｓの表面側接続部材９６とが位置合わせされた後、ボンディングツール３２が下降されて、第１の半導体チップ９３Ｆの上に第２の半導体チップ９３Ｓが仮置きされる。この際、ボンディングツール３２により半導体チップ９３は加圧されず、第２の半導体チップ９３Ｓの表面側接続部材９６（はんだ部９６Ｓ）の先端部が、第１の半導体チップ９３Ｆの凹所９４内に挿入された状態となる。

同様にして第１の半導体チップ９３Ｆの上に仮置きされた第２の半導体チップ９３Ｓの上に、さらに他の半導体チップ（以下、「第３の半導体チップ」という。）９３が仮置きされる。
次に、半導体装置８１の製造方法（図１８参照）と同様にして、ボンディングツール３２により最上段チップ９３Ｕが保持され、ボンディングツール３２からの加熱により、最上段チップ９３Ｕおよび半導体チップ９３のはんだ部９６Ｓが溶融されて、固体装置２、半導体チップ９３、および最上段チップ９３Ｕが接合される。

はんだ部９６Ｓは溶融することにより流動性を有するようになり、わずかな力が加えられるだけで凹所９４内に容易に流入する。したがって、この際、凹所９４の縁部（裏面保護膜１０など）が破損することもない。
はんだ部９６Ｓの融液は、凹所９４からわずかに溢れるが、半導体チップ９３の裏面９３ｂ側にソルダレジスト９５が形成されていることにより、凹所９４から溢れたはんだ部９６Ｓの融液は、半導体チップ９３の裏面９３ｂに濡れ広がることはない。

また、高融点金属部９６は凹所９４内に入り込まず、凹所９４縁部のソルダレジスト９５に当接する。これにより、半導体チップ９３の裏面９３ｂと他の半導体チップ９３または最上段チップの表面９３ａとの間隔は、所定の大きさ以上に規制される。このため、凹所９４から溢れたはんだ部９６Ｓの融液は、上方にある半導体チップ９３や最上段チップの表面９３ａに接することはなく、当該表面９３ａにはんだ部９６Ｓの融液が濡れ広がることもない。

表面９３ａに、はんだ部９６Ｓの融液が達するおそれがあるときは、表面９３ａ側にもソルダレジスト９５を設けてもよい。このように、半導体チップ９３の裏面９３ｂ（必要により表面９３ａ）にソルダレジスト９５を設けることにより、固化後のはんだ部９６Ｓが、裏面９３ｂに沿う方向に広がった状態になることを回避できるので、表面側接続部材９６（貫通電極７）の狭ピッチ化を図ることができる。

はんだ部９６Ｓの融液が、裏面側接続部材１２に接触することにより、はんだ部９６Ｓと裏面側接続部材１２との間に、合金層９２が形成される。同様に、固体装置側接続部材１３とはんだ部９６Ｓとの間にも、合金層が形成される。さらに、高融点金属部９６とはんだ部９６Ｓとの間にも合金層（図示せず）が形成される。
ボンディングツール３２による加熱は、所定時間継続された後終了される。これにより、はんだ部９６Ｓの融液は固化し、固体装置側接続部材１３と高融点金属部９６Ｈとの間、および裏面側接続部材１２と高融点金属部９６Ｈとの間は、はんだ部９６Ｓにより接合される。

以上の実施形態において、はんだ部９６Ｓが変形しやすい金属（たとえば、インジウム（Ｉｎ）や、錫（Ｓｎ）−鉛（Ｐｂ）共晶はんだ）からなる場合、半導体チップ９３上に他の半導体チップ９３または最上段チップ９３Ｕを仮置きする際、ボンディングツール３２で加圧することにより、はんだ部９６Ｓを変形させて凹所９４内に押し込んでもよい。これにより、はんだ部９６Ｓは凹所９４にかしめられた状態となり、これらの半導体チップ９３や最上段チップが相対的に動き難くなる。

図２１は、本発明の第８の実施形態に係る半導体装置の構造を示す図解的な断面図である。図２１において、図１に示す各部に対応する部分には、図１および図２と同じ参照符号を付して説明を省略する。
この半導体装置１Ａは、ＢＧＡタイプのパッケージ形態およびマルチチップスタック構造を有している。固体装置２上には、４つの半導体チップ２６Ａ〜２６Ｃ，１５が固体装置２側から順に積層されている。半導体チップ２６Ａ〜２６Ｃ，１５は、いずれも表面（機能素子が形成された面）が固体装置２側に向けられて、いわゆるフェースダウン方式で接合されている。

半導体チップ２６Ａ〜２６Ｃは、貫通電極７の配置以外は半導体チップ３と同様の構造（図２参照）を有している。半導体チップ２６Ａ，２６Ｃ，１５は、ほぼ同じ外形および大きさを有しており、半導体チップ２６Ａ，２６Ｃ，１５を垂直に見下ろす平面視において、ほぼ重なるように配置されている。一方、半導体チップ２６Ｂは、半導体チップ２６Ａ〜２６Ｃ，１５を垂直に見下ろす平面視において、半導体チップ２６Ａ，２６Ｃ，１５より小さい。

半導体チップ２６Ａは、３つの貫通電極７Ａ１，７Ａ２，７Ａ３を備えており、半導体チップ２６Ｂは、４つの貫通電極７Ｂ１，７Ｂ２，７Ｂ４、７Ｂ５を備えており、半導体チップ２６Ｃは、３つの貫通電極７Ｃ１，７Ｃ４，７Ｃ５を備えている。
半導体チップ２６Ａ〜２６Ｃを垂直に見下ろす平面視において、貫通電極７Ａ１，７Ｂ１，７Ｃ１はほぼ重なる（対応する）ように配置されており、貫通電極７Ａ２，７Ｂ２はほぼ重なるように配置されており、貫通電極７Ｂ４，７Ｃ４はほぼ重なるように配置されており、貫通電極７Ｂ５，７Ｃ５はほぼ重なるように配置されている。

隣接する２つの半導体チップ２６Ａ〜２６Ｃにおいて、対応する貫通電極同士は、半導体装置１と同様、表面側接続部材１１および裏面側接続部材１２（図２（ａ）参照）を介して接合されている。
一方、半導体チップ２６Ｃには、半導体チップ２６Ａ，２６Ｂの貫通電極７Ａ２，７Ｂ２に対応する（半導体チップ２６Ａ〜２６Ｃを垂直に見下ろす平面視において重なる）位置に貫通電極は設けられておらず、半導体チップ２６Ａには、半導体チップ２６Ｂ，２６Ｃの貫通電極７Ｂ４，７Ｃ４および貫通電極７Ｂ５，７Ｃ５にそれぞれ対応する位置に貫通電極は設けられていない。貫通電極７Ｂ４と貫通電極７Ａ３とは、半導体チップ２６Ａの裏面（機能素子が形成されていない面）に配設された配線２０によって電気的に接続されている。

以上のように、すべての半導体チップ２６Ａ〜２６Ｃが共通して、対応する位置に貫通電極を備えている必要はない。
半導体チップ２６Ａ，２６Ｂが撓みやすい場合は、半導体チップ２６Ａ，２６Ｂの表面において、半導体チップ２６Ｂ，２６Ｃの貫通電極７Ｂ５，７Ｃ５に対応する位置や、半導体チップ２６Ａの表面において、半導体チップ２６Ｂ，２６Ｃの貫通電極７Ｂ４，７Ｃ４に対応する位置に、ダミー表面側接続部材１１Ｄが（図６参照）設けられていてもよい。

半導体チップ２６Ａ〜２６Ｃ，１５の裏面が固体装置２と反対側に向けられていることにより、この半導体装置１Ａは、半導体装置１の場合と同様、半導体チップ２６Ａ〜２６Ｃ，１５の裏面をボンディングツール３２で保持して、固体装置２上に順次接合して製造できる。
図２２は、本発明の第９の実施形態に係る半導体装置の構造を示す図解的な断面図である。図２２において、図１に示す各部に対応する部分には、図１および図２と同じ参照符号を付して説明を省略する。

この半導体装置１Ｂは、図１に示す半導体装置１と類似した構造を有しており、固体装置２の上に順に積層された４つの半導体チップ２７Ａ，２７Ｂ，２７Ｃ，１５を含む。半導体チップ２７Ａ，２７Ｂ，２７Ｃ，１５は、いずれも表面（機能素子が形成された面）が固体装置２側に向けられている。半導体チップ２７Ａ〜２７Ｃは、半導体チップ３（図２参照）と類似した構造を有する。

半導体チップ２７Ａ〜２７Ｃ，１５を垂直に見下ろす平面視において、半導体チップ２７Ｂ，２７Ｃは、半導体チップ２７Ａ，１５より面積が小さい。半導体チップ２７Ａの裏面周縁部には、半導体チップ２７Ｂ，２７Ｃが対向していない領域があり、この領域には、外部接続用パッド２８が形成されている。外部接続用パッド２８は、ボンディングワイヤ２３により、配線基板２１に設けられた図示しない電極パッドに接続されているとともに、半導体チップ２７Ａの裏面に配設された図示しない配線部材により、半導体チップ２７の所定の貫通電極７に接続されている。

このようような構造により、半導体チップ２７Ａから、固体装置２を介さずに直接配線基板２１に直接電気的に接続することが可能である。
このような半導体装置１Ｂは、半導体装置１の製造方法と同様の方法により製造できる。ただし、固体装置２上に半導体チップ２７Ａ〜２７Ｃ，１５を接合する前に、配線基板２１と固体装置２との接合を行うものとする。外部接続用パッド２８と配線基板２１とのワイヤボンディングは、固体装置２上に半導体チップ２７Ａを接合した後、半導体チップ１５を接合する前に行うことができる。

図２３は、本発明の第１０の実施形態に係る半導体装置の構造を示す図解的な断面図である。図２３において、図１に示す各部に対応する部分には、図１と同じ参照符号を付して説明を省略する。
この半導体装置１Ｃは、図１に示す半導体装置１と類似した構造を有しており、ＢＧＡタイプのパッケージ形態およびマルチチップスタック構造を有している。半導体装置１Ｃは、４つの半導体チップ１５，３，３Ｕを含んでいるが、固体装置２を含んでいない。各半導体チップ１５，３，３Ｕは、表面（機能素子が形成された面）が、配線基板２１と反対側に向けられた、いわゆるフェースアップ方式で接合されている。

配線基板２１の上には、貫通電極を有しない半導体チップ１５がダイボンドされており、その上に３つの半導体チップ３，３Ｕが積層されて接合されている。半導体チップ３Ｕは、最上段に（配線基板２１から最も遠くに）配置されている。
半導体チップ３Ｕは、半導体チップ３（図２参照）と類似した構造を有するが、表面側接続部材１１（図２参照）の代わりに膜状の外部接続用パッド１１Ｐが設けられている。外部接続用パッド１１Ｐは、半導体チップ３Ｕを垂直に見下ろす平面視において、貫通孔５が占める領域より広い領域に形成されている。外部接続用パッド１１Ｐと配線基板２１に設けられた図示しない電極パッドとは、ボンディングワイヤ２３で接続されている。

このような半導体装置１Ｃは、以下のようにして製造できる。
先ず、４つの半導体チップ１５，３，３Ｕが積層されて接合されたブロックＢを製造する。
図２４は、ブロックＢの製造方法を説明するための図解的な断面図である。
半導体チップ１５，３，３Ｕは、配線基板２１上の積層順とは逆の順序で接合を行う。先ず、半導体チップ３Ｕが、その裏面（機能素子が形成されていない面）を上方に向けられた状態で、ボンディングステージ３１に載置される。

半導体チップ３Ｕは、外部接続用パッド１１Ｐに応力が集中しないように保持される。具体的には、たとえば、ボンディングステージ３１と半導体チップ３Ｕとの間に、外部接続用パッド１１Ｐを収容可能な凹所３５ａが表面に形成された板状部材３５が介在されて、半導体チップ３Ｕは、この凹所３５に外部接続用パッド１１Ｐが収容された状態でこの板状部材３５の上に載置される。

このような板状部材３５の代わりに、半導体装置５１の樹脂材料層５５と同様の材料からなる樹脂フィルムが介在されてもよい。この場合、樹脂フィルムが変形することにより、外部接続用パッド１１Ｐに応力が集中しないようにすることができる。
次に、半導体装置１Ｃにおいて配線基板２１側から３番目に位置すべき半導体チップ３が、その表面３ａを下方に向けられた状態でボンディングツール３２に保持される。続いて、ボンディングツール３２が下降されて、ボンディングツール３２に保持された半導体チップ３の表面側接続部材１１と、ボンディングステージ３１に載置された半導体チップ３Ｕの裏面側接続部材１２とが、押しつけられて接合される。

さらに、半導体装置１の製造方法（図３Ｃおよび図３Ｄ参照）と同様にして、順次半導体チップ３，１５が接合されて、ブロックＢが形成される。
次に、このブロックＢがその上下を反転されて、半導体チップ１５の裏面を接合面として、配線基板２１にダイボンドされる。
この際、ブロックＢを保持して配線基板２１上に移動するために、ブロックＢの側面（半導体チップ３Ｕ，３，１５の側面）を把持できるコレット、または、半導体チップ３Ｕの表面３Ｕａにおいて、外部接続用パッド１１Ｐの形成領域を回避した小面積の領域に接触してブロックＢを吸引保持可能なコレットが用いられる。

ダイボンドするにあたって、表面側接続部材１１と裏面側接続部材１２とを接合する場合のように大きな力を、配線基板２１とブロックＢとの間に加える必要はなく、また、ブロックＢにおいて半導体チップ３Ｕの表面３Ｕａ全面から均等に力を加える必要もない。このため、上述のようなコレットを用いてダイボンドを行っても、配線基板２１とブロックＢとを良好に接合できる。

その後、層間封止材２４が形成され、外部接続用パッド１１Ｐと配線基板２１に設けられた図示しない電極パッドとが、ボンディングワイヤ２３で接続される。以下、封止樹脂２５のモールド成型以下の工程が、半導体装置１の製造方法と同様に実施されて、図２３に示す半導体装置１Ｃが得られる。
以上の製造方法において、半導体チップ３Ｕ，３，１５を接合してブロックＢを形成する際、半導体チップ３，１５の裏面３ｂがボンディングツール３２により保持される。このため、表面側接続部材１１の変形によるショート不良、チップクラック、および裏面側接続部材１２の汚染による接合不良を生じることなく、半導体チップ３Ｕ，３，１５がフェースアップ方式で接合された半導体装置１Ｃを製造できる。

図２５は、本発明の第１１の実施形態に係る半導体装置の構造を示す図解的な断面図である。図２５において、図１に示す各部に対応する部分には、図１と同じ参照符号を付して説明を省略する。
この半導体装置１Ｄは、図２３に示す半導体装置１Ｂと類似した構造を有しており、配線基板２１とその上に順に積層して接合された半導体チップ２９Ａ〜２９Ｃ，３Ｕとを含む。半導体チップ２９Ａ〜２９Ｃ，３Ｕは、表面（機能素子が形成された面）が、配線基板２１と反対側に向けられた、いわゆるフェースアップ方式で接合されている。半導体チップ２９Ｂ，２９Ｃは半導体チップ３と類似した構造を有し、貫通電極７を備えている。一方、半導体チップ２９Ａは半導体チップ１５と類似した構造を有し、貫通電極７を備えていない。

半導体チップ２９Ａ〜２９Ｃ，３Ｕを垂直に見下ろす平面視において、配線基板２１に隣接する半導体チップ２９Ａは、最上段の（配線基板２１から最も遠い）半導体チップ３Ｕより大きく、半導体チップ２９Ａと半導体チップ３Ｕとの間に配置された半導体チップ２９Ｂ，２９Ｃは、半導体チップ３Ｕより小さい。このため、半導体チップ２９Ａの表面周縁部には、半導体チップ２９Ｂ，２９Ｃ，１５に対向していない領域が存在し、この領域には外部接続用パッド３０が設けられている。外部接続用パッド３０と配線基板２１の図示しない電極パッドとは、ボンディングワイヤ２３により直接接続されている。

また、最上段の半導体チップ３Ｕの外部接続用パッド１１Ｐと配線基板２１の図示しない電極パッドとは、ボンディングワイヤ２３により接続されている。
このような半導体装置１Ｄは、複数の半導体チップ２９Ａ，３Ｕと配線基板２１とが、ボンディングワイヤ２３で接続されていることにより、配線の自由度が高くなっている。
この半導体装置１Ｄの変形例として、任意の半導体チップ２９Ａ，２９Ｂ，２９Ｃ，３Ｕについて、それより上の半導体チップ２９Ｂ，２９Ｃ，３Ｕが対向していない領域を確保し、その領域に外部接続用パッド３０を設けることができる。この外部接続用パッド３０を介してワイヤボンドすることにより、任意の半導体チップ２９Ａ，２９Ｂ，２９Ｃ，３Ｕと配線基板２１とを直接電気的に接続できる。

この半導体装置１Ｄは、半導体装置１Ｃの製造方法（図２４参照）と同様の方法により製造できる。すなわち、半導体チップ２９Ａ〜２９Ｃ，３Ｕを接合してなるブロックＢを形成した後、このブロックＢを配線基板２１にダイボンドする。次に、半導体チップ２９Ａの外部接続用パッド３０および半導体チップ３Ｕの外部接続用パッド１１Ｐと配線基板２１の電極パッドとの間をワイヤボンディングする。その後、封止樹脂２５のモールド成型以下の工程を、半導体装置１の製造方法と同様に実施することにより、図２５に示す半導体装置１Ｄが得られる。

図２６は、本発明の第１２の実施形態に係る半導体装置の構造を示す図解的な断面図である。図２６において、図１に示す各部に対応する部分には、図１と同じ参照符号を付して説明を省略する。
この半導体装置１Ｅは、図１に示す半導体装置１と類似した構造を有するが、いわゆるＱＦＮ(Quad Flat Non-lead)タイプのパッケージ形態を有しており、配線基板２１および金属ボール２２の代わりに、リードフレーム３３が設けられている。リードフレーム３３は板状で、固体装置２や半導体チップ３，１５とほぼ平行に配置されている。

リードフレーム３３は、固体装置２を下方（半導体チップ３とは反対側）から支持する支持部３３ａと、支持部３３ａの側方で支持部３３ａとほぼ同一平面内に配置された複数のリード端子部３３ｂとを含んでいる。
支持部３３ａおよび固体装置２を垂直に見下ろす平面視において、支持部３３ａは固体装置２より小さく、図２６の断面において固体装置２のほぼ中央部を支持している。リード端子部３３ｂと固体装置２とは対向しておらず、固体装置２の外部接続用パッド２Ｐとリード端子部３３ｂとは、ボンディングワイヤ３４で接続されている。

半導体装置１Ｅの底面（リードフレーム３３が配置された側の面）において、リードフレーム３３は封止樹脂２５から露出されており、リードフレーム３３の露出表面と封止樹脂２５の表面とはほぼ面一にされている。リード端子部３３ｂは、半導体装置１Ｅの側面からも露出されている。リード端子部３３ｂの露出部にははんだめっきが施されており、このはんだを介して、半導体装置１Ｅを、他の配線基板等に実装することができる。

支持部３３ａとリード端子部３３ｂとの間隔は、この半導体装置１Ｅの実装時に、支持部３３ａとリード端子部３３ｂとがはんだにより電気的に短絡されないような間隔に設定されている。はんだにより、支持部３３ａとリード端子部３３ｂとが電気的に短絡するおそれがなければ、支持部３３ａおよび固体装置２を垂直に見下ろす平面視において、支持部３３ａが固体装置２より大きくされ、支持部３３ａとリード端子部３３ｂとの間隔が狭くされていてもよい。

この半導体装置１Ｅは、半導体装置１の製造方法において、配線基板２１をリードフレーム３３に置き換えることにより製造できる。
図２７は、本発明の第１３の実施形態に係る半導体装置の構造を示す図解的な断面図である。図２７において、図２３および図２６に示す各部に対応する部分には、図２３および図２６と同じ参照符号を付して説明を省略する。

この半導体装置１Ｆは、図２３に示す半導体装置１Ｃと類似した構造を有するが、いわゆるＱＦＮ(Quad Flat Non-lead)タイプのパッケージ形態を有しており、配線基板２１および金属ボール２２の代わりに、リードフレーム３３が設けられている。
リードフレーム３３の支持部３３ａの上には、半導体装置１Ｃと同様の４つの半導体チップ１５，３，３Ｕが順に積層されて接合されている。いずれの半導体チップ１５，３，３Ｕも、表面（機能素子が形成された面）が、リードフレーム３３と反対側に向けられた、いわゆるフェースアップ方式で接合されている。半導体チップ１５の裏面（機能素子が形成されていない面）は、リードフレーム３３の支持部３３ａにダイボンドされている。最上段の（支持部から最も遠い）半導体チップ３Ｕの表面に形成された外部接続用パッド１１Ｐは、ボンディングワイヤ３４により、リード端子部３３ｂに接続されている。

この半導体装置１Ｆは、半導体装置１Ｃの製造方法において、配線基板２１をリードフレーム３３に置き換えることにより製造できる。
以上は、裏面側接続部材１２、４２，７２の表面側接続部材１１，６６，８６，９６との接合面が、半導体チップ３，４３，５３，６３，７３，８３，９３の裏面３ｂ，４３ｂ，５３ｂ，６３ｂ，７３ｂ，８３ｂ，９３ｂから一定の深さ位置にある例であるが、このような接合面は、半導体チップの裏面と面一にされていてもよい。

図２８は、本発明の第１４の実施形態に係る半導体装置の構造を示す図解的な断面図である。図２８において、図２に示す各部に対応する部分には、図２と同じ参照符号を付して説明を省略する。
この半導体装置１Ｇは、第１の実施形態に係る半導体装置１と類似した構造を有し、半導体チップ３の代わりに半導体チップ３Ｘを備えている。半導体チップ３Ｘは、半導体チップ３と類似した構造を有するが、裏面側接続部材１２の表面（他の半導体チップ３の表面側接続部材１１との接合面）は、凹所をなす貫通孔５内にはあるが、裏面３ｂとほぼ面一になっている。したがって、半導体装置１のように凹所内間隙１８（図２（ｂ）参照）は形成されていない。

図２９は、半導体装置１Ｇの製造方法を説明するための図解的な断面図である。半導体チップ３Ｘは、半導体チップ３の場合と同様に、その裏面３ｂをボンディングツール３２により保持して、固体装置２や他の半導体チップ３Ｘに接合することができる。
この場合、ボンディングツール３２は、裏面保護膜１０および裏面側接続部材１２に接触するが、ボンディングツール３２から半導体チップ３に与えられる力は、裏面保護膜１０および裏面側接続部材１２にほぼ均等にかかり、裏面側接続部材１２に応力が集中することはない。したがって、この場合でも、裏面側接続部材１２が変形して、隣接する２つの裏面側接続部材１２が電気的に短絡することはない。

このような裏面側接続部材１２の接合面（上面）と裏面３ｂとが面一にされた半導体チップ３Ｘは、たとえば、以下のようにして製造できる。
半導体基板８の裏面３ｂ側において、貫通電極７上に凹所が形成された状態とされ、この半導体基板８の裏面３ｂ側全面に、スパッタリング、化学蒸着(Chemical Vapor Deposition ; CVD)などのドライプロセス、または電解めっきなどのウェットプロセスにより、裏面側接続部材１２を構成する金属からなる金属
膜が形成される。電解めっきにより金属膜を形成する場合は、スパッタリングなどにより、予め裏面３ｂ側の全面にシード層が形成される。

これにより、貫通電極７上の凹所が金属膜により完全に埋められた状態にされる。その後、この金属膜が形成された面が、機械的研削またはＣＭＰ(Chemical Mechanical Polishing)により研削され、凹所外の金属膜が除去される。金属膜の残部は裏面側接続部材１２となり、裏面側接続部材１２の上面は裏面３ｂと面一になる。
本発明の実施形態の説明は以上の通りであるが、本発明は、別の形態でも実施できる。たとえば、第２の実施形態において、再配線４０の開口４６ａからの露出部である裏面側接続部材４２の代わりに、再配線４０とは別体で再配線４０に接続された他の部材（たとえば、球状接続部材）である裏面側接続部材が設けられていてもよい。この場合でも、裏面保護膜４６を充分厚くすることにより、当該裏面側接続部材の接合面が、裏面４３ｂとほぼ同一平面上または裏面４３ｂより深くになるようにすることができる。

また、第４の実施形態の半導体装置６１や第５の実施形態の半導体装置７１において、ボールバンプである表面側接続部材６６や裏面側接続部材７２の代わりに、ワイヤ状の突起６６Ｗ，７２Ｗを有しないほぼ真球状の金属球が表面側接続部材または裏面側接続部材として設けられていてもよい。
このような金属球は、突起６６Ｗを有する表面側接続部材６６より変形し難いが、先端（裏面側接続部材１２に接触される側の端部）ほど径が小さくなっていることにより、柱状の表面側接続部材１１（図５および図９参照）より変形しやすい。

このような金属球は、銅など高融点金属からなるものであってもよく、はんだ材料からなるものであってもよい。
また、金属球は、銅など高融点金属からなる球状体の表面がはんだ材料でコートされたものであってもよく、銅からなる球状体の表面がニッケルおよび金でコートされたものであってもよい。さらに、金属球の代わりに、樹脂などの絶縁体からなる球状体の表面に金属をコートしたものを用いてもよい。

また、表面側接続部材１１、６６，８６，９６は、貫通電極７に直接接合されている必要はなく、表面３ａ，４４ａ，５３ａ，６３ａ，７３ａ，８３ａ，９３ａにおいて、図７に示す再配線４０と同様の再配線を介して接続されていてもよい。この場合、半導体チップ３，４４，５３，６３，７３，８３，９３を垂直に見下ろす平面視において、表面側接続部材１１、６６，８６，９６を貫通電極７から離れた任意の位置に設けることができる。

図２１ないし図２７に示す種々の構造およびパッケージ形態を有する半導体装置１Ａ〜１Ｆに、半導体チップ３Ｘ，４３，４４，５３，６３，７３，８３，９３が用いられてもよい。
裏面側接続部材１２の代わりに、導電ペーストの硬化物からなる裏面側接続部材が設けられていてもよい。この場合、表面側接続部材１１との接合時には、裏面側接続部材は未硬化の状態とすることができる。この場合、表面側接続部材１１は、裏面側接続部材より変形し難い（硬い）が、未硬化の導電ペーストは容易に流動するので、表面側接続部材１１と凹所１４内壁との間隙にも容易に入り込むことができる。

したがって、このような場合も、表面側接続部材１１と裏面側接続部材との接触面積とを大きくすることができるとともに、接合の際、接合部近傍に応力が集中して、絶縁膜６Ｉやバリアメタル層６Ｂが破壊されることはない。
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。

本発明の第１の実施形態に係る半導体装置の構造を示す図解的な断面図である。 図１に示す半導体装置を部分的に拡大して示す図解的な断面図である。 図１に示す半導体装置の製造方法を説明するための図解的な断面図である。 図１に示す半導体装置の製造方法を説明するための図解的な断面図である。 図１に示す半導体装置の製造方法を説明するための図解的な断面図である。 図１に示す半導体装置の製造方法を説明するための図解的な断面図である。 ボンディングツールと半導体チップとの接触部を示す図解的な断面図である。 ２つの半導体チップの対向部を示す図解的な断面図である。 表面側接続部材および貫通電極の配置を示す図解的な断面図である。 本発明の第２の実施形態に係る半導体装置の構造を示す図解的な断面図である。 図７に示す半導体装置の製造工程におけるボンディングツールと半導体チップとの接触部近傍を示す図解的な断面図である。 図７に示す半導体装置の製造工程における２つの半導体チップの対向部を示す図解的な断面図である。 本発明の第３の実施形態に係る半導体装置の図解的な断面図である。 図１０に示す半導体装置の製造工程におけるボンディングツールと半導体チップとの接触部付近を示す図解的な断面図である。 本発明の第４の実施形態に係る半導体装置の構造を示す図解的な断面図である。 図１２に示す半導体装置の製造工程における２つの半導体チップの対向部を示す図解的な断面図である。 本発明の第５の実施形態に係る半導体装置の構造を示す図解的な断面図である。 図１４に示す半導体装置の製造工程における２つの半導体チップの対向部を示す図解的な断面図である。 本発明の第６の実施形態に係る半導体装置の構造を示す図解的な断面図である。 図１６に示す半導体装置の製造工程における２つの半導体チップの対向部を示す図解的な断面図である。 最上段チップ、半導体チップ、および固体装置を接合する方法を説明するための図解的な断面図である。 本発明の第７の実施形態に係る半導体装置の構造を示す図解的な断面図である。 図１９に示す半導体装置の製造工程における２つの半導体チップの対向部を示す図解的な断面図である。 本発明の第８の実施形態に係る半導体装置の構造を示す図解的な断面図である。 本発明の第９の実施形態に係る半導体装置の構造を示す図解的な断面図である。 本発明の第１０の実施形態に係る半導体装置の構造を示す図解的な断面図である。 複数の半導体チップが接合されてなるブロックの製造方法を説明するための図解的な断面図である。 本発明の第１１の実施形態に係る半導体装置の構造を示す図解的な断面図である。 本発明の第１２の実施形態に係る半導体装置の構造を示す図解的な断面図である。 本発明の第１３の実施形態に係る半導体装置の構造を示す図解的な断面図である。 本発明の第１４の実施形態に係る半導体装置の構造を示す図解的な断面図である。 図２８に示す半導体装置の製造方法を説明するための図解的な断面図である。 マルチチップスタック構造を有する従来の半導体装置の構造を示す図解的な断面図である。 図３０に示す半導体装置の製造方法を説明するための図解的な断面図である。

符号の説明

１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ，１Ｇ，４１，５１，６１，７１，８１，９１ 半導体装置
２ 固体装置
３，３Ｕ，３Ｘ，２６Ａ，２６Ｂ，２６Ｃ，２７Ａ，２７Ｂ，２７Ｃ，２９Ｂ，２９Ｃ，４３，４４，４５，５３，６３、７３，８３，９３ 半導体チップ
３ａ，４４ａ，５３ａ，６３ａ，７３ａ，８３ａ，９３ａ 表面
３ｂ，４３ｂ，５３ｂ，６３ｂ，７３ｂ，８３ｂ，９３ｂ 裏面
３Ｆ，８３Ｆ，９３Ｆ 第１の半導体チップ
３Ｓ，８３Ｓ，９３Ｓ 第２の半導体チップ
４ 機能素子
５ 貫通孔
７，４７，４８，４９，７Ａ１，７Ａ２，７Ａ３，７Ｂ１，７Ｂ２，７Ｂ４、７Ｂ５，７Ｃ１，７Ｃ４，７Ｃ５ 貫通電極
８ 半導体基板
１０，４６ 裏面保護膜
１０ａ，４６ａ 裏面保護膜の開口
１１，６６、８６，９６ 表面側接続部材
１１Ｄ ダミー表面側接続部材
１２，４２，７２ 裏面側接続部材
１３ 固体装置側接続部材
１４，５０，５４，９４ 凹所
１８ 凹所内間隙
２２ 金属ボール
２４ 層間封止材
３３ リードフレーム
４０ 再配線
５５ 樹脂材料層
６６，７２ 球状接続部材
８６Ｓ，９６Ｓ はんだ部
９５ ソルダレジスト
Ｄ１，Ｄ２，Ｄ４，Ｄ６ 裏面側接続部材の接合面の裏面からの深さ
Ｈ１_INI，Ｈ２_INI，Ｈ４_INI，Ｈ６_INI 表面側接続部材の表面からの突出高さ
Ｓ 間隙

Claims (28)

1. 表面および裏面を有する半導体チップであって、半導体基板と、この半導体基板の上記表面側に形成された機能素子と、上記半導体基板を厚さ方向に貫通する貫通孔内に配置され、上記機能素子に電気的に接続された貫通電極と、上記貫通電極に電気的に接続され、上記表面から突出した表面側接続部材と、上記貫通電極に電気的に接続され、上記裏面に形成された凹所内に接合面を有する裏面側接続部材とを備えた半導体チップを用意する工程と、
   上記表面側接続部材と接続するための固体装置側接続部材が一方表面に形成された固体装置を用意する工程と、
   上記半導体チップの裏面を保持して上記半導体チップの表面を上記固体装置の上記一方表面に対向させ、上記表面側接続部材を上記固体装置側接続部材に接合する接合工程とを含むことを特徴とする半導体装置の製造方法。
2. 上記半導体チップを用意する工程が、上記半導体チップである第１および第２の半導体チップであって、上記第２の半導体チップの上記表面側接続部材の上記表面からの突出高さが、上記第１の半導体チップの上記裏面側接続部材の接合面の上記裏面からの深さより大きい第１および第２の半導体チップを用意する工程を含み、
   上記接合工程が、上記第１の半導体チップの裏面を保持して、この第１の半導体チップの表面を上記固体装置の上記一方表面に対向させ、上記第１の半導体チップの上記表面側接続部材を、上記固体装置の上記固体装置側接続部材に接合する工程を含み、
   上記第２の半導体チップの裏面を保持して、上記第２の半導体チップの表面を上記第１の半導体チップの裏面に対向させ、上記第２の半導体チップの上記表面側接続部材を、上記第１の半導体チップの上記裏面側接続部材に接合するチップ間接合工程をさらに含むことを特徴とする請求項１記載の半導体装置の製造方法。
3. 表面および裏面を有する半導体チップであって、半導体基板と、この半導体基板の上記表面側に形成された機能素子と、上記半導体基板を厚さ方向に貫通する貫通孔内に配置され、上記機能素子に電気的に接続された貫通電極と、上記貫通電極に電気的に接続され、上記表面から突出した表面側接続部材と、上記貫通電極に電気的に接続され、上記裏面に形成された凹所内に接合面を有する裏面側接続部材とを備えた半導体チップである第１および第２の半導体チップであって、上記第２の半導体チップの上記表面側接続部材の上記表面からの突出高さが、上記第１の半導体チップの上記裏面側接続部材の接合面の上記裏面からの深さより大きい第１および第２の半導体チップを用意する工程と、
   上記第２の半導体チップの裏面を保持して、上記第２の半導体チップの表面を上記第１の半導体チップの裏面に対向させ、上記第２の半導体チップの上記表面側接続部材を、上記第１の半導体チップの上記裏面側接続部材に接合するチップ間接合工程を含むことを特徴とする半導体装置の製造方法。
4. 上記第１および第２の半導体チップを垂直に見下ろす平面視において、上記第１の半導体チップの上記裏面側接続部材が占める領域が、上記第２の半導体チップの上記表面側接続部材が占める領域を含み得る大きさを有していることを特徴とする請求項２または３記載の半導体装置の製造方法。
5. 上記第２の半導体チップの上記表面側接続部材が、上記第１の半導体チップの上記裏面側接続部材より変形しやすい材料からなることを特徴とする請求項２ないし４のいずれかに記載の半導体装置の製造方法。
6. 上記チップ間接合工程が、上記第１の半導体チップの裏面と上記第２の半導体チップの表面との間に間隙が確保されるように、上記第２の半導体チップの上記表面側接続部材を、上記第１の半導体チップの上記裏面側接続部材に接合する工程を含み、
   上記間隙に、上記表面側接続部材と上記裏面側接続部材との接合部より変形しやすい封止材を設ける工程をさらに含むことを特徴とする請求項２ないし５のいずれかに記載の半導体装置の製造方法。
7. 上記表面側接続部材および上記裏面側接続部材の少なくとも一方が、球状接続部材を含むことを特徴とする請求項２ないし６のいずれかに記載の半導体装置の製造方法。
8. 上記表面側接続部材および上記裏面側接続部材の少なくとも一方が、はんだ材料を含み、
   上記チップ間接合工程が、上記半導体チップを上記はんだ材料の固相線温度以上の温度に加熱する加熱工程をさらに含むことを特徴とする請求項２ないし７のいずれかに記載の半導体装置の製造方法。
9. 上記第１の半導体チップの裏面にソルダレジストが形成されていることを特徴とする請求項８記載の半導体装置の製造方法。
10. 上記第１の半導体チップの表面で、上記第２の半導体チップの表面側接続部材に対応する位置に、上記第１の半導体チップをその表面側から支持するためのダミー表面側接続部材が設けられていることを特徴とする請求項２ないし９のいずれかに記載の半導体装置の製造方法。
11. 上記凹所が、上記貫通孔内にあることを特徴とする請求項１ないし１０のいずれかに記載の半導体装置の製造方法。
12. 上記半導体チップが、上記半導体基板の上記裏面側に設けられ、上記裏面側接続部材と上記貫通電極とを電気的に接続する再配線と、この再配線を覆うように設けられた裏面保護膜とをさらに含み、
    上記凹所が、上記裏面保護膜に形成された開口を含むことを特徴とする請求項１ないし１１のいずれかに記載の半導体装置の製造方法。
13. 上記半導体チップの裏面側が樹脂材料層で覆われていることを特徴とする請求項１ないし１２のいずれかに記載の半導体装置の製造方法。
14. 上記半導体チップが複数の上記表面側接続部材を含み、上記複数の表面側接続部材が上記半導体チップの表面にほぼ均等に配置されていることを特徴とする請求項１ないし１３のいずれかに記載の半導体装置の製造方法。
15. 表面および裏面を有する第１および第２の半導体チップであって、半導体基板と、この半導体基板の上記表面側に形成された機能素子と、上記半導体基板を厚さ方向に貫通する貫通孔内に配置され、上記機能素子に電気的に接続された貫通電極とを備えた第１および第２の半導体チップと、
    上記第１の半導体チップの裏面に形成された凹所の底部と上記第２の半導体チップの表面との間に、上記凹所の内壁面との間の少なくとも一部に凹所内間隙が形成されるように設けられ、上記第１の半導体チップの貫通電極と上記第２の半導体チップの貫通電極とを電気的に接続する接続部材と、
    上記第１および第２の半導体チップに電気的に接続された外部接続のための外部接続部材とを含むことを特徴とする半導体装置。
16. 表面および裏面を有する第１および第２の半導体チップであって、半導体基板と、この半導体基板の上記表面側に形成された機能素子と、上記半導体基板を厚さ方向に貫通する貫通孔内に配置され、上記機能素子に電気的に接続された貫通電極とを備えた第１および第２の半導体チップと、
    上記第１の半導体チップの裏面に形成された凹所の底部と上記第２の半導体チップの表面との間に設けられ、上記第１の半導体チップの貫通電極と上記第２の半導体チップの貫通電極とを電気的に接続し、はんだ材料を含む接続部材と、
    上記第１の半導体チップの裏面に設けられたソルダレジストと、
    上記第１および第２の半導体チップに電気的に接続された外部接続のための外部接続部材とを含むことを特徴とする半導体装置。
17. 上記外部接続部材が、金属ボールであることを特徴とする請求項１５または１６に記載の半導体装置。
18. 上記外部接続部材が、リードフレームであることを特徴とする請求項１５または１６に記載の半導体装置。
19. 表面および裏面を有する半導体チップであって、
    半導体基板と、
    この半導体基板の上記表面側に形成された機能素子と、
    上記半導体基板を厚さ方向に貫通する貫通孔内に配置され、上記機能素子に電気的に接続された貫通電極と、
    上記貫通電極に電気的に接続され、上記表面から突出した表面側接続部材と、
    上記貫通電極に電気的に接続され、上記裏面に形成された凹所内に接合面を有する裏面側接続部材とを備えたことを特徴とする半導体チップ。
20. 上記裏面側接続部材の接合面の上記裏面からの深さが、上記表面側接続部材の上記表面からの突出高さより小さいことを特徴とする請求項１９記載の半導体チップ。
21. 上記半導体チップを垂直に見下ろす平面視において、上記裏面側接続部材が占める領域が、上記表面側接続部材が占める領域を含み得る大きさを有していることを特徴とする請求項１９または２０に記載の半導体チップ。
22. 上記表面側接続部材が、上記裏面側接続部材より変形しやすい材料からなることを特徴とする請求項１９ないし２１のいずれかに記載の半導体チップ。
23. 上記表面側接続部材および上記裏面側接続部材の少なくとも一方が、球状接続部材を含むことを特徴とする請求項１９ないし２２のいずれかに記載の半導体チップ。
24. 上記表面側接続部材および上記裏面側接続部材の少なくとも一方が、はんだ材料を含むことを特徴とする請求項１９ないし２３のいずれかに記載の半導体チップ。
25. 上記裏面にソルダレジストが形成されていることを特徴とする請求項２４記載の半導体チップ。
26. 上記凹所が、上記貫通孔内にあることを特徴とする請求項１９ないし２５のいずれかに記載の半導体チップ。
27. 上記裏面側に設けられ、上記裏面側接続部材と上記貫通電極とを電気的に接続する再配線と、
    上記裏面側に上記再配線を覆うように設けられた裏面保護膜とをさらに含み、
    上記凹所が、上記裏面保護膜に形成された開口を含むことを特徴とする請求項１９ないし２６のいずれかに記載の半導体チップ。
28. 上記裏面側が樹脂材料層で覆われていることを特徴とする請求項１９ないし２７のいずれかに記載の半導体チップ。

Images