JP2005252355A

JP2005252355A - クロック整形装置

Info

Publication number: JP2005252355A
Application number: JP2004056184A
Authority: JP
Inventors: Hiroyuki Ogiso; 弘幸小木曽
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-03-01
Filing date: 2004-03-01
Publication date: 2005-09-15

Abstract

【課題】入力する基準信号の周波数異常を検知できるようにする。
【解決手段】クロック整形装置１０は、基準信号Ｓｒと比較信号Ｓｆの位相差に応じた位相差信号Ｓｄを出力する位相比較部１４と、位相差信号Ｓｄに応じた制御電圧Ｖｃを出力するループフィルタ１６と、制御電圧Ｖｃによって位相制御された比較信号Ｓｆを生成する電圧制御型発振回路１８と、前記位相比較部１４が出力した前記位相差信号Ｓｄを基準位相差信号と比較し、同期外れを検出する同期外れ検出部２０と、前記ループフィルタ１６が出力した制御電圧Ｖｃを基準電圧と比較し、前記基準信号の周波数異常を検出する周波数異常検出部２２と、前記同期外れ検出部２０の出力した同期外れ検出信号Ｅｓと前記周波数異常検出部２２の出力した周波数異常検出信号Ｅｆとのいずれかが入力したときに、異常発生信号を出力する異常信号出力部２４と、を有する。
【選択図】図１

Description

本発明は、入力する基準クロック信号に同期したクロック信号を出力するＰＬＬ回路を利用したクロック整形装置に関する。

携帯電話などの通信網（ネットワーク）を利用する通信機器では、発振器からのクロック信号に基づいて通信データの送受信が行なわれる。ネットワークにおけるクロック信号の役割は、ネットワーク内に共通の周波数を分配し、ネットワークの同期化を図ることにある。周波数を分配する範囲は、ネットワークの基本構成に依存し、長距離通信システムの場合は網同期型のネットワークを構成する。網同期型のネットワークでは、１つのマスタ局または準マスタ局から基準周波数のクロック信号（以下、基準クロック信号という）を分配し、この基準クロック信号をネットワーク内のすべてのノードで再生し、ノード内のすべてに分配する。この方式では、すべてのネットワーク内の回路が同じ周波数精度を持つクロック信号で動作し、データの多重・分離、メモリを使用する情報の挿入・抽出などの送受信処理を非常に容易に行なうことができる。

ノードなどにおける基準クロック信号を再生するクロック整形装置は、電圧制御型発振器を用いたＰＬＬ回路を利用したものが多い。ＰＬＬ回路は、電圧制御型発振器が基準クロック信号に位相同期したクロック信号を出力するように構成してある。クロック整形装置を有する電子機器は、クロック整形装置の出力するクロック信号を用いて動作するようになっている。このような電子機器は、何らかの理由によりクロック整形装置の出力するクロック信号が基準クロック信号と同期しなくなると、正常に動作することができない。このため、クロック整形装置には、同期検出回路を設けて、ＰＬＬ回路の位相比較器の出力する信号を同期検出回路に入力し、電圧制御型発振器の出力するクロック信号が基準クロック信号に位相同期（ロック）しているか否かを検出するものがある（例えば、特許文献１）。そして、電子機器は、ＰＬＬ回路の位相同期が外れてアンロック状態になると、アラームを鳴らしてクロック整形装置に異常が発生したことを知らせるようにしている。
特開平１０−３２２１９９号公報

ところで、基準クロック信号の周波数は、基準クロック信号を生成する発振器の動作環境、または個々の発振器の特性などを考慮して、基準周波数に対して一定の許容範囲を有している。そして、ＰＬＬ回路は、許容周波数の範囲にある基準クロック信号に追従できるように、電圧制御型発振器に印加されるループフィルタの出力する制御電圧の電圧値が設定されている。一方、電圧制御型発振器、例えば電圧制御型水晶発振器（Voltage Controlled Crystal Oscillator：ＶＣＸＯ）は、水晶ウエハの特性や製作誤差などによって、制御電圧の変化に対する発振周波数の変化量（変化率）が、個々の発振器によって異なっている。

図３は、ＶＣＸＯの周波数制御特性の一例を示したものである。ＶＣＸＯに与える制御電圧が０［Ｖ］から最大値のＶｃｍａｘ［Ｖ］まで変化する場合、制御電圧が中心値Ｖｃｍａｘ／２［Ｖ］のときに、基準信号（基準クロック信号）の基準周波数ｆ_０となるようにしている。そして、制御電圧を０［Ｖ］から最大値のＶｃｍａｘ［Ｖ］まで変化させたときに、規定されている±δｆの周波数変動量が得られるように制御電圧を設定している。一方、上記した同期検出回路などにおいては、位相検出器がＶＣＸＯの発振周波数を、±δｆを超えて変化させるような位相差信号を出力した場合、クロック信号が基準クロック信号に対して同期外れとなるおそれがあるため、アラームを発するように設定している。しかし、上記したように、個々のＶＣＸＯによって周波数制御特性が異なっており、基準クロック信号が規格から外れている場合でも、何ら異常なく基準クロック信号に位相同期して規格から外れたクロック信号を出力することがある。

例えば、図３の曲線Ａに示したＶＣＸＯは、−δｆ〜＋δｆの周波数変動量を得るために制御電圧をほぼ０〜Ｖｃｍａｘ［Ｖ］まで変化させなければならない。これに対して、曲線Ｂに示したＶＣＸＯは、曲線ＡのＶＣＸＯより小さな制御電圧の変化で必要とする周波数変化量を得ることができる。すなわち、曲線ＢのＶＣＸＯは、制御電圧を０〜Ｖｃｍａｘ［Ｖ］まで変化させると、±δｆよりはるかに広い範囲まで周波数が変化する。このため、曲線ＢのＶＣＸＯを有するＰＬＬ回路は、例えば基準クロック信号の周波数の許容範囲が、基準周波数ｆ_０に対する±５０ｐｐｍと規定されている場合に、何らかの異常により、ｆ_０＋７０ｐｐｍの基準クロック信号が入力したときでも、これに同期したクロック信号を出力する。このため、このクロック信号を利用する電子機器は、クロック信号が規格から外れているために正常な動作ができない。このような場合、その故障の原因、すなわち基準クロック信号の異常に基づくものであることを、なかなか把握できないことがある。そこで、クロック整形装置において、基準クロック信号の異常を検出できることが望まれる。しかし、特許文献１に記載のクロック整形装置では、ＰＬＬ回路が同期（ロック）、非同期（アンロック）の状態を検出することができるが、基準クロック信号の周波数に異常が生じていることを検出することができない。

本発明は、前記従来技術の欠点を解消するためになされたもので、入力する基準信号の周波数異常を検知できるようにすることを目的としている。
また、本発明は、基準信号の周波数異常が生じたことを確実に知ることができるようにすることを目的としている。

上記の目的を達成するために、本発明は、基準信号と比較信号とが入力し、両者の位相差に応じた位相差信号を出力する位相比較部と、前記位相比較部が出力した前記位相差信号に応じた制御電圧を出力するループフィルタと、前記ループフィルタが出力した前記制御電圧によって位相制御された比較信号を生成して前記位相比較部に入力する電圧制御型発振回路と、前記位相比較部が出力した前記位相差信号を基準位相差信号と比較し、前記比較信号の前記基準信号に対する同期外れを検出する同期外れ検出部と、前記ループフィルタが出力した制御電圧を基準電圧と比較し、前記基準信号の周波数異常を検出する周波数異常検出部と、前記同期外れ検出部の出力した同期外れ検出信号と前記周波数異常検出部の出力した周波数異常検出信号とのいずれかが入力したときに、異常発生信号を出力する異常信号出力部と、を有することを特徴としている。なお、制御電圧と比較する基準電圧は、個々の電圧制御型発振回路に対して周波数制御特性を予め測定し、個々の電圧制御型発振回路ごとに定める。

上記したように、電圧制御型水晶発振器（ＶＣＸＯ）などの電圧制御型発振回路は、制御電圧によって発振周波数が変化する。したがって、制御電圧を監視することにより、電圧制御型発振回路の出力信号の周波数を知ることができる。そこで、本発明は、周波数異常検出部がループフィルタの出力する制御電圧を、基準信号（基準クロック信号）の許容周波数範囲に対応した基準電圧と比較することにより、基準信号の周波数異常を検出する。そして、異常信号出力部は、周波数異常検出部が基準信号の周波数異常を検出したときに、異常発生信号を出力する。これにより、電圧制御型発振回路が例えば図３の曲線Ｂのような周波数制御特性を有していて、制御電圧の上限値または下限値に対して、必要以上に幅の広い周波数に追従できる場合であっても、基準信号の周波数に異常が生じたことを確実に検出することができ、出力する信号（クロック信号）が異常であることを知ることができる。

なお、前記同期外れ検出部は、同期外れを検出したときに、同期異常表示部を作動し、前記周波数異常検出部は、前記基準信号の周波数異常を検出したときに、周波数異常表示部を作動するように構成できる。これにより、クロック整形装置の出力信号の異常が、同期外れによる異常であるか、基準信号の周波数異常に基づくものであるかを容易、確実に知ることができる。

本発明に係るクロック整形装置の好ましい実施の形態を、添付図面に従って詳細に説明する。
図１は、本発明に係るクロック整形装置のブロック図である。図１において、クロック整形装置１０は、ＰＬＬ回路１２を備えている。ＰＬＬ回路１２は、位相比較部１４とループフィルタ１６と電圧制御型発振回路１８とから構成してある。位相比較部１４は、基準信号（基準クロック信号）Ｓｒが入力するとともに、電圧制御型発振回路１８の出力信号が比較信号Ｓｆとして入力する。そして、位相比較部１４は、両者の位相差を求めて位相差に応じた位相差信号Ｓｄをループフィルタ１６に出力する。ループフィルタ１６は、入力する位相差信号Ｓｄを平滑化し、制御電圧Ｖｃとして電圧制御型発振回路１８に出力する。

電圧制御型発振回路１８は、実施形態の場合、ＡＴカット水晶振動子を有する電圧制御型水晶発振器（Voltage Controlled Crystal Oscillator：ＶＣＸＯ）、または弾性表面波（Surface Acoustic Wave）共振子を有する電圧制御型ＳＡＷ発振器（ＶＣＳＯ）によって構成してある。そして、電圧制御型発振回路１８は、ループフィルタ１６の出力する制御電圧Ｖｃによって位相制御され、位相比較部１４に入力する基準信号Ｓｒに同期した信号（クロック信号）Ｓを外部に出力するとともに、信号Ｓを位相比較部１４に比較信号Ｓｆとして入力する。

クロック整形装置１０は、さらに位相比較部１４の出力側に接続した同期外れ検出部２０、ループフィルタ１６の出力側に接続した周波数異常検出部２２、同期外れ検出部２０と周波数異常検出部２２との出力信号が入力する異常信号出力部２４を有している。同期外れ検出部２０は、基準位相差信号が予め与えられており、位相比較部１４の出力する位相差信号Ｓｄを基準位相差信号と比較し、ＰＬＬ回路１２が同期外れのいわゆるアンロック状態になったか否かを監視している。また、周波数異常検出部２２は、基準電圧が予め与えられていて、ループフィルタ１６の出力する制御電圧Ｖｃを基準電圧と比較し、基準信号Ｓｒの周波数に異常が生じたか否かを監視している。

異常信号出力部２４は、同期外れ検出部２０が同期外れ検出信号Ｅｓを出力したとき、または周波数異常検出部２２が周波数異常検出信号Ｅｆを出力したときに、異常発生信号をアラーム回路３０に出力する。さらに、同期外れ検出部２０は、比較信号Ｓｆが基準信号Ｓｒに対して同期外れとなったときに、同期外れ表示部（同期異常表示部）３２に信号を出力して作動し、例えば赤色のランプを点灯するなどしてＰＬＬ回路１２がアンロック状態になったことを告知する。また、周波数異常検出部２２は、基準信号Ｓｒの周波数が許容変動範囲を超えたことを検出したときに、周波数異常表示部３４に信号を与えて作動し、例えば黄色のランプを点灯するなどして基準信号Ｓｒの周波数異常を告知する。

このようになっているクロック整形装置１０の作用は、次のとおりである。ＰＬＬ回路１２の位相比較部１４には、外部から入力したデータなどから抽出した基準信号（基準クロック信号）Ｓｒと、電圧制御型発振回路１８の出力した比較信号（比較クロック信号）Ｓｆとが入力する。位相比較部１４は、入力する基準信号Ｓｒと比較信号Ｓｆとの位相差を求め、位相差に応じた位相差信号Ｓｄをループフィルタ１６に出力する。ループフィルタ１６は、位相比較部１４が出力した位相差信号Ｓｄを平滑化し、制御電圧Ｖｃとして電圧制御型発振回路１８に出力する。電圧制御型発振回路１８は、入力する制御電圧Ｖｃによって、位相が基準信号Ｓｒの位相と一致するように制御された比較信号Ｓｆを出力し、位相比較部１４に入力する。ＰＬＬ回路１２は、基準信号Ｓｒが正常であるとこのような動作を繰り返し、電圧制御型発振回路１８が基準信号Ｓｒと位相が同期した信号（クロック信号）Ｓを外部の機器や回路に出力する。

一方、同期外れ検出部２０には、基準信号Ｓｒの周波数が基準周波数ｆ_０に対して−δｆ、または＋δｆずれている場合でも、電圧制御型発振回路１８が追従して発振できるような２つの基準位相差信号−Ｓｄｒ、＋Ｓｄｒが予め設定してある。そして、同期外れ検出部２０は、位相比較部１４の出力する位相差信号Ｓｄを読み込み、これを基準位相差信号±Ｓｄｒと比較する。同期外れ検出部２０は、位相比較部１４の出力した位相差信号Ｓｄが基準位相差信号−Ｓｄｒより小さい場合、または基準位相差信号＋Ｓｄｒより大きい場合、電圧制御型発振回路１８が基準信号Ｓｒに追従して発振できないおそれがあるため、同期外れ検出信号Ｅｓを異常信号出力部２４と同期外れ表示部３２とに出力する。

異常信号出力部２４は、同期外れ検出部２０から同期外れ検出信号Ｅｓが入力すると、異常発生信号をアラーム回路３０に出力してアラームを発生させる。また、同期外れ表示部３２は、同期外れ検出部２０からの信号により例えば赤色のランプを点灯し、ＰＬＬ回路１２が同期外れとなってアンロック状態であることを表示する。これにより、電子機器の使用者は、電圧制御型発振回路１８の出力する信号Ｓが、基準信号Ｓｒに同期していない異常なロック信号であることを容易に認識することができる。

周波数異常検出部２２には、ループフィルタ１６が出力する制御電圧Ｖｃと比較する基準電圧が予め与えられている。基準電圧は、電圧制御型発振回路１８が基準信号Ｓｒの基準周波数ｆ_０に対して−δｆ、または＋δｆの周波数の信号Ｓを出力する制御電圧に相当している。そして、この基準電圧は、各電圧制御型発振回路１８の周波数制御特性に対応して個々に設定される。すなわち、制御電圧Ｖｃによる電圧制御型発振回路１８の周波数制御特性が、例えば図２の曲線Ｆによって示したようになっている場合、基準周波数ｆ_０に対して変動量が−δｆの周波数を発振させる制御電圧に相当するＶ_Ｆ１と、変動量が＋δｆの周波数を発振させる制御電圧に相当するＶ_Ｆ２とが設定される。また、電圧制御型発振回路１８が図２の曲線Ｇのような周波数制御特性を有する場合、Ｖ_Ｇ１とＶ_Ｇ２とが基準電圧として設定される。

そして、周波数異常検出部２２は、基準電圧としてＶ_Ｇ１、Ｖ_Ｇ２が設定されている場合、ループフィルタ１６の出力した制御電圧ＶｃがＶｃ＜Ｖ_Ｇ１、またはＶ＞Ｖ_Ｇ２であると、基準信号Ｓｒの周波数が規定された変動量±δｆの範囲に入っていないとして周波数異常検出信号Ｅｆを異常信号出力部２４に出力するとともに、周波数異常表示部３４に出力する。異常信号出力部２４は、周波数異常検出部２２から周波数異常検出信号Ｅｆを受けると、アラーム回路３０に異常発生信号を出力してアラームを発生させる。また、周波数異常表示部３４は、周波数異常検出部２２からの信号により例えば黄色のランプを点灯するなどして、基準信号Ｓｒに周波数異常が生じたことを表示する。これにより、機器の使用者は、基準信号Ｓｒの周波数に異常が生じたことを容易に認識することができる。また、例えば、図２の曲線Ｇのような周波数制御特性を有し、ループフィルタ１６の出力する制御電圧Ｖｃによって、規定周波数範囲よりはるかに高い、または低い周波数に対して追従する場合であっても、基準信号Ｓｒの周波数異常を確実に検出することができる。

なお、前記実施形態においては、同期外れ検出部２０の同期外れ検出信号Ｅｓを同期外れ表示部３２に入力し、周波数異常検出部２２の周波数異常検出信号Ｅｆを周波数異常表示部３４に入力してランプを点灯する場合について説明したが、これらの検出信号Ｅｓ、Ｅｆを図示しない表示部に入力し、同期外れまたは周波数異常を表示させるようにしてもよい。

本発明の実施の形態に係るクロック整形装置のブロック図である。実施の形態に係る周波数異常検出部に設定する基準電圧の説明図である。電圧制御型発振回路の周波数制御特性の説明図である。

符号の説明

１０………クロック整形装置、１２………ＰＬＬ回路、１４………位相比較部、１６………ループフィルタ、１８………電圧制御型発振回路、２０………同期外れ検出部、２２………周波数異常検出部、２４………異常信号出力部、３０………アラーム回路、３２………同期異常表示部（同期外れ表示部）、３４………周波数異常表示部。

Claims

基準信号と比較信号とが入力し、両者の位相差に応じた位相差信号を出力する位相比較部と、
前記位相比較部が出力した前記位相差信号に応じた制御電圧を出力するループフィルタと、
前記ループフィルタが出力した前記制御電圧によって位相制御された比較信号を生成して前記位相比較部に入力する電圧制御型発振回路と、
前記位相比較部が出力した前記位相差信号を基準位相差信号と比較し、前記比較信号の前記基準信号に対する同期外れを検出する同期外れ検出部と、
前記ループフィルタが出力した制御電圧を基準電圧と比較し、前記基準信号の周波数異常を検出する周波数異常検出部と、
前記同期外れ検出部の出力した同期外れ検出信号と前記周波数異常検出部の出力した周波数異常検出信号とのいずれかが入力したときに、異常発生信号を出力する異常信号出力部と、
を有することを特徴とするクロック整形装置。
請求項１に記載のクロック整形装置において、
前記同期外れ検出部は、同期外れを検出したときに、同期異常表示部を作動し、
前記周波数異常検出部は、前記基準信号の周波数異常を検出したときに、周波数異常表示部を作動する、
ことを特徴とするクロック整形装置。