JP2005251223A - Method for evaluating characteristic of printed circuit board, and storage medium - Google Patents
Method for evaluating characteristic of printed circuit board, and storage medium Download PDFInfo
- Publication number
- JP2005251223A JP2005251223A JP2005107901A JP2005107901A JP2005251223A JP 2005251223 A JP2005251223 A JP 2005251223A JP 2005107901 A JP2005107901 A JP 2005107901A JP 2005107901 A JP2005107901 A JP 2005107901A JP 2005251223 A JP2005251223 A JP 2005251223A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply system
- system circuit
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 49
- 238000003860 storage Methods 0.000 title abstract description 18
- 239000003990 capacitor Substances 0.000 claims description 61
- 238000011156 evaluation Methods 0.000 claims description 30
- 230000001629 suppression Effects 0.000 claims description 21
- 238000012545 processing Methods 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000005855 radiation Effects 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 238000000605 extraction Methods 0.000 abstract description 4
- 238000002360 preparation method Methods 0.000 abstract 1
- 238000004364 calculation method Methods 0.000 description 21
- 239000000758 substrate Substances 0.000 description 20
- 238000004458 analytical method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 11
- 238000013461 design Methods 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 10
- 238000009826 distribution Methods 0.000 description 9
- 230000005670 electromagnetic radiation Effects 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 9
- 230000001939 inductive effect Effects 0.000 description 7
- 238000005259 measurement Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Abstract
Description
本発明は、プリント回路基板の電気特性等を評価するプリント回路基板特性評価方法、及びこの評価方法を実現するための記憶媒体に関するものである。 The present invention relates to a printed circuit board characteristic evaluation method for evaluating electrical characteristics and the like of a printed circuit board, and a storage medium for realizing the evaluation method.
従来、プリント回路基板が正常に動作しうるかを数値解析手法によって評価する技術としては、例えば、非特許文献に記載されているようなPSPICEと呼ばれる回路シミュレータが一般的に知られているほか、特許文献1に開示されるものがあった。
Conventionally, as a technique for evaluating whether a printed circuit board can operate normally by a numerical analysis method, for example, a circuit simulator called PSPICE as described in non-patent literature is generally known, and a patent There was what was disclosed in
図23は、上記公報に開示された伝送線路シミュレータの構成を示すブロック図である。この伝送線路シミュレータによれば、設計段階でシンボル化された素子と結線が入力されると、表示制御部101は、表示部102に結線の適用基板の物理形状と配線トポロジを表示し、結線のプロパティを入力部103を介して選択させる。プロパティは電磁界シミュレータ106に与えられ、該電磁界シミュレータ106は結線の線路定数を計算し、線路モデルを作成する。素子シンボルは置換部105に与えられ、置換部105はデバイスモデルを素子ライブラリ105aから抽出する。線路モデルとデバイスモデルは、組合せ部107で組合わされて評価対象回路の等価回路が形成される。回路シミュレータ108が、その等価回路に対して、遅延や反射特性等の伝送線等の伝送線路解析を行う。
FIG. 23 is a block diagram showing the configuration of the transmission line simulator disclosed in the above publication. According to this transmission line simulator, when a symbolized element and connection are input at the design stage, the
これらの技術を用いることにより、例えば、図24に示すように、ドライバIC201とレシーバIC202を実装したプリント回路基板200において、IC201からIC202へ配線203を介して伝送する信号の電気特性を以下のように評価することができる。図25(a),(b)は、図24の基板200に構成した回路の解析モデルと解析結果の一例を示す図であり、同図(a)が解析モデル、同図(b)が解析結果を示している。
By using these techniques, for example, as shown in FIG. 24, in the
図25(a)に示す解析モデルは、ドライバIC201とレシーバIC202を配線203で接続した回路である。ドライバIC201を電圧源または電流源とある値のインピーダンスとで構成した等価回路で表現し、レシーバIC202をある値のインピーダンスの等価回路で表現し、配線203を単なる同電位の配線または抵抗、インダクタ、キャパシタの組み合わせで構成した伝送線路で表現している。
The analysis model shown in FIG. 25A is a circuit in which a driver IC 201 and a receiver IC 202 are connected by a
図25(b)に示す解析結果は、レシーバIC202の入力端子での電圧波形を表している。この電圧波形には、立ち上がり時に大きなオーバーシュートや立ち下がり時にアンダーシュートがあるため、このままでは回路の正常動作が保証できず、この基板を実装したものを製品化することはできない。
The analysis result shown in FIG. 25B represents the voltage waveform at the input terminal of the
そこで、図26(a)に示す解析モデルのように、ドライバIC201と配線203との間にフィルタ回路204を挿入することによって、前記オーバーシュートとアンダーシュートを抑えるようにする(図26(b))。
Therefore, as in the analysis model shown in FIG. 26A, the
このように、上記技術を用いれば、回路パラメータを容易に変更できるため、回路の最適設計を簡単に行うことが可能である。また、プリント回路基板を製造する前に回路の信号波形を把握することができるため、回路設計ミスによる基板の再版が少なくなり、製造コスト削減につながる。 As described above, if the above technique is used, the circuit parameters can be easily changed, so that the optimum design of the circuit can be easily performed. In addition, since the signal waveform of the circuit can be grasped before the printed circuit board is manufactured, reprinting of the board due to a circuit design error is reduced, leading to a reduction in manufacturing cost.
一方、プリント回路基板の中には、前述した信号をやり取りする回路以外に、ICやLSIなどのアクティブ素子に安定な直流電圧を供給するための電源供給系回路がある。図27は、電源供給系のみに着目した等価回路であり、その中で一点鎖線で示した範囲内の回路が電源供給系回路210である。この例では、IC205の電源端子206とグランド端子207に、電源供給系回路210として働くコンデンサ208と、基板外にある直流電源209とが接続されている。このコンデンサ208は、IC205の近くに接続されることで直流電源209の代わりに、IC205がスイッチング動作するときに必要な電荷を補給する役割を果たす。低インピーダンスのものをこのコンデンサ208として用いれば、IC205がスイッチング動作してもその電源端子206とグランド端子207間の電圧は変動しない。このようなコンデンサ208のことをデカップリングコンデンサと呼び、今まではこれが接続されていれば、電源供給系回路を直流回路として扱え、回路シミュレータでその高周波特性を解析する必要がないとされてきた。
しかしながら、近年、ICやLSIなどのアクティブ素子の動作周波数が急激に高くなってきているため、上述のような電源供給系回路の高周波特性を評価すべきであるにも拘わらず、この種の高周波特性を数値解析手法にて評価する技術は、今まで存在しなかった。その結果、(1)プリント回路基板の回路動作を十分保証することができない、(2)プリント回路基板から不要な電磁波が放射される、といった問題が生じている。 However, in recent years, the operating frequency of active elements such as ICs and LSIs has rapidly increased, so that this type of high frequency is required despite the fact that the high frequency characteristics of the power supply circuit as described above should be evaluated. There has never been a technique for evaluating characteristics by numerical analysis techniques. As a result, (1) the circuit operation of the printed circuit board cannot be sufficiently guaranteed, and (2) unnecessary electromagnetic waves are emitted from the printed circuit board.
まず、上記(1)の問題点について詳しく説明する。アクティブ素子の動作周波数が高くなると、デカップリングコンデンサ自身のもつ寄生インダクタンスによるインピーダンスと、そのコンデンサを基板に実装するためのパッドやビアホールの寄生インダクタンスによるインピーダンスとの和が、そのコンデンサのもつキャパシタンスによるインピーダンスに比べ大きくなり、アクティブ素子に安定な直流電圧を供給することが難しくなり、それらの安定動作を保証しづらくなる。この点を図28を用いて具体的に説明する。 First, the problem (1) will be described in detail. When the operating frequency of the active element increases, the impedance due to the parasitic inductance of the decoupling capacitor itself and the impedance due to the parasitic inductance of the pads and via holes for mounting the capacitor on the substrate is the impedance due to the capacitance of the capacitor. Therefore, it becomes difficult to supply a stable DC voltage to the active elements, and it is difficult to guarantee their stable operation. This point will be specifically described with reference to FIG.
図28は、デカップリングコンデンサの代表的な実装例を示す断面図である。コンデンサ220をパッド223,224とビアホール225を介して、内層の電源層221とグランド層222に接続する例を示している。コンデンサ220自身の寄生インダクタンスはチップ部品の場合に約1nH、パッド223,224とビアホール225の寄生インダクタンスも少なくとも合計約1nHあり、例えば、0.1μFのチップタイプのコンデンサを用いる場合には、36MHz以上で、もはやキャパシティブな素子ではなくインダクティブな素子として働く。そのため、これらインダクタンスをできるだけ小さく設計しなければ電源電圧変動が大きくなり、回路動作を保証することはできないのである。
FIG. 28 is a cross-sectional view showing a typical mounting example of the decoupling capacitor. In this example, the
次に、上記(2)の問題点について詳しく説明する。アクティブ素子の動作周波数が高くなると、電源供給系回路内の配線が単なる同電位の配線ではなく、伝送線路として作用し、この回路全体が伝送線路の共振回路として振る舞い、この共振よってこの基板から強い電磁波が放射される。この点を図29を用いて具体的に説明する。 Next, the problem (2) will be described in detail. When the operating frequency of the active element increases, the wiring in the power supply system circuit acts as a transmission line, not just a wiring of the same potential, and the entire circuit behaves as a resonance circuit of the transmission line. Electromagnetic waves are emitted. This point will be specifically described with reference to FIG.
図29は、より現実の基板に近いモデルとして、複数のデカップリングコンデンサがつながる電源供給系回路を表した例を示している。同図に示すように、IC205には、デカップリングコンデンサ230aが接続され、それ以降には伝送線路として働く配線231と、他のICに接続されたデカップリングコンデンサ230bと、基板外にある直流電源209とが接続されている。デカップリングコンデンサ230aと230bは、共にキャパシタンス233と直列に寄生インダクタンス232がつながっている。電源供給系回路234は、一点鎖線内の回路であり、この回路が共振を起こすことがある。
FIG. 29 shows an example of a power supply system circuit in which a plurality of decoupling capacitors are connected as a model closer to an actual substrate. As shown in the figure, a
図30の実線は、IC205接続位置から電源供給系回路234を見たインピーダンス(Zin)特性の一例であり、同図30の破線はコンデンサ230aのインピーダンス(Zc)特性である。Zinの特性はほぼZcの特性と一致するが、周波数f01,f02では大きくなっている。これは、コンデンサ230aのインピーダンスが破線で示した通り誘導性リアクタンス、それ以降につなる電源供給系回路234のインピーダンスが容量性リアクタンスとして作用し、その大きさが一致することで並列共振を起こすためである。このような共振が起こると、IC205から電源供給系回路234を見たインピーダンスZinが大きくなり、電源電圧変動が大きくなる原因となる。また、共振によるエネルギーがこの電源供給系回路内に蓄えられ、そこから強い電磁波が放射され、不要電磁放射(EMI)に関する規格をクリヤしづらくなる。
The solid line in FIG. 30 is an example of the impedance (Zin) characteristic when the power
本発明は上記従来の問題点に鑑み、電源電圧変動を抑えかつ電源供給系回路の共振による不要電磁放射を防止したプリント回路基板が設計できているかを、電源供給系回路の高周波特性に着目し、数値解析手法にて評価するプリント回路基板特性評価装置、プリント回路基板特性評価方法、及びこの評価方法を実現するための記憶媒体を提供することを目的とする。 In view of the above-described conventional problems, the present invention focuses on the high-frequency characteristics of the power supply system circuit to determine whether a printed circuit board that suppresses fluctuations in the power supply voltage and prevents unnecessary electromagnetic radiation due to resonance of the power supply system circuit can be designed. An object of the present invention is to provide a printed circuit board characteristic evaluation apparatus, a printed circuit board characteristic evaluation method, and a storage medium for realizing the evaluation method, which are evaluated by a numerical analysis method.
上記目的を達成するために、本発明に係るプリント回路基板特性評価方法では、プログラムされたコンピュータによってプリント回路基板特性を評価する方法であって、プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から見た基板内の電源供給系回路のインピーダンス特性を算出する工程と、この電源端子接続位置からそれに最も近い位置に接続したコンデンサ素子までのインピーダンス特性とを算出する工程と、前記電源供給系回路のインピーダンス特性と前記コンデンサ素子までのインピーダンス特性の大きさ、位相、実数部、虚数部のいずれかを比較することによって、この電源供給系回路内で共振が起こるか否かを判断する工程とを含むことを特徴とする。 In order to achieve the above object, a printed circuit board characteristic evaluation method according to the present invention is a method for evaluating a printed circuit board characteristic by a programmed computer, the power supply of each active element mounted on the printed circuit board. Calculating the impedance characteristic of the power supply system circuit in the substrate viewed from the terminal connection position, calculating the impedance characteristic from the power terminal connection position to the capacitor element connected to the closest position, and the power source By comparing the impedance characteristic of the supply system circuit with the magnitude, phase, real part, or imaginary part of the impedance characteristic up to the capacitor element, it is determined whether resonance occurs in the power supply system circuit. And a process.
また、本発明に係るプリント回路基板特性評価方法では、プログラムされたコンピュータによってプリント回路基板特性を評価する方法であって、プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から最も近い位置に接続したコンデンサ素子のインピーダンス特性を算出すると、このコンデンサ素子以降の電源供給系回路のインピーダンス特性を算出する工程と、前記演算手段により算出された前記コンデンサ素子のインピーダンス特性と前記電源供給系回路のインピーダンス特性の大きさ、位相、実数部、虚数部のいずれかを比較することによって、この電源供給系回路内で共振が起こるか否かを判断する工程とを含むことを特徴とする。 The printed circuit board characteristic evaluation method according to the present invention is a method for evaluating a printed circuit board characteristic by a programmed computer, and is closest to the power supply terminal connection position of each active element mounted on the printed circuit board. When the impedance characteristic of the capacitor element connected to the position is calculated, the impedance characteristic of the power supply system circuit after the capacitor element is calculated, the impedance characteristic of the capacitor element calculated by the calculation means, and the power supply system circuit And determining whether resonance occurs in the power supply system circuit by comparing any one of the magnitude, phase, real part, and imaginary part of the impedance characteristics.
また、本発明に係るプリント回路基板特性評価制御プログラムを記録した記録媒体では、コンピュータによってプリント回路基板特性を評価するための制御プログラムを記録した記録媒体であって、該制御プログラムはコンピュータにプリント回路基板上に実装された各アクティブ素子の電源端子接続位置から見た基板内の電源供給系回路のインピーダンス特性を算出させ、前記電源端子接続位置からそれに最も近い位置に接続したコンデンサ素子までのインピーダンス特性と算出させる処理と、前記電源供給系回路のインピーダンス特性と前記コンデンサ素子までのインピーダンス特性の大きさ、位相、実数部、虚数部のいずれかを比較させることによって、前記電源供給系回路内で共振が起こるか否かを判断させる処理とを含むことを特徴とする。 Further, a recording medium on which a printed circuit board characteristic evaluation control program according to the present invention is recorded is a recording medium on which a control program for evaluating a printed circuit board characteristic by a computer is recorded. Calculate the impedance characteristics of the power supply system circuit in the board viewed from the power supply terminal connection position of each active element mounted on the board, and the impedance characteristics from the power supply terminal connection position to the capacitor element connected to the nearest position Resonance in the power supply circuit by comparing the impedance characteristic of the power supply system circuit and the magnitude, phase, real part, or imaginary part of the impedance characteristic up to the capacitor element. Including processing for determining whether or not To.
また、本発明に係るプリント回路基板特性評価制御プログラムを記録した記録媒体では、コンピュータによってプリント回路基板特性を評価するための制御プログラムを記録した記録媒体であって、該制御プログラムはコンピュータにプリント回路基板上に実装された各アクティブ素子の電源端子接続位置から最も近い位置に接続したコンデンサ素子のインピーダンス特性を算出させる処理と、前記コンデンサ素子以降の電源供給系回路のインピーダンス特性を算出させる処理と、前記コンデンサ素子のインピーダンス特性と前記電源供給系回路のインピーダンス特性の大きさ、位相、実数部、虚数部のいずれかを比較することによって、この電源供給系回路内で共振が起こるか否かを判断させる処理とを含むことを特徴とする。 Further, a recording medium on which a printed circuit board characteristic evaluation control program according to the present invention is recorded is a recording medium on which a control program for evaluating a printed circuit board characteristic by a computer is recorded. A process for calculating the impedance characteristic of the capacitor element connected to the position closest to the power supply terminal connection position of each active element mounted on the substrate; a process for calculating the impedance characteristic of the power supply system circuit after the capacitor element; It is determined whether resonance occurs in the power supply system circuit by comparing the impedance characteristic of the capacitor element and the magnitude, phase, real part, or imaginary part of the impedance characteristic of the power supply system circuit. And a processing to be performed.
以上詳述したように、本発明によれば、次のような効果を得ることができる。(1)基板レイアウト情報を用いて電源供給系回路のインピーダンス特性を算出することができるため、基板を作製しなくても、基板製造前のレイアウト作成中もしくはレイアウト作成後に、電源供給系回路のインピーダンスが十分低く設計されているか、または電源供給系回路が共振を起こさないかを評価することが可能になる。(2)電源供給系回路内の電流分布や電圧分布が把握できるため、電源供給系回路が共振を起こす場合、その原因や抑制手法を適用するための最適な場所を把握することが可能になる。(3)あらかじめ共振抑制手法を用意することができ、且つそれを適用したレイアウト変更ができるため、共振抑制手法による効果を確認することが可能になる。(4)最適設計後の基板レイアウト情報を出力できることから、アクティブ素子の安定動作を保証し、且つ電磁放射を抑制したプリント回路基板を短時間に設計、製造することが可能になる。 As described above in detail, according to the present invention, the following effects can be obtained. (1) Since the impedance characteristic of the power supply system circuit can be calculated using the board layout information, the impedance of the power supply system circuit can be calculated during or after the layout creation before the board production without producing the board. Is designed to be sufficiently low, or whether the power supply system circuit does not resonate can be evaluated. (2) Since the current distribution and voltage distribution in the power supply system circuit can be grasped, when the power supply system circuit resonates, it becomes possible to grasp the cause and the optimum place for applying the suppression method. . (3) Since the resonance suppression method can be prepared in advance and the layout can be changed by applying the method, it is possible to confirm the effect of the resonance suppression method. (4) Since the board layout information after the optimum design can be output, it is possible to design and manufacture a printed circuit board that guarantees stable operation of the active element and suppresses electromagnetic radiation in a short time.
以下、図面を参照して本発明の実施の形態を説明する。[第1実施形態]図1は、本発明の第1実施形態に係るプリント回路基板特性評価装置の構成を示すブロック図である。このプリント回路基板特性評価装置は、入力装置1と、データ処理装置2と、記憶装置3と、出力装置4とで構成される。その中でデータ処理装置2には、抽出手段10と、変換手段11と、演算手段12とがあり、記憶装置3には記憶部13がある。
Embodiments of the present invention will be described below with reference to the drawings. [First Embodiment] FIG. 1 is a block diagram showing the configuration of a printed circuit board characteristic evaluation apparatus according to a first embodiment of the present invention. The printed circuit board characteristic evaluation apparatus includes an
次に、本実施形態の動作を、図2及び図3を参照して説明する。ここで、図2は、本実施形態の動作を示すフローチャートであり、図3(a),(b)は、評価対象である4層プリント回路基板の構成例を示す図であり、同図(a)は平面図、同図(b)は断面図である。 Next, the operation of the present embodiment will be described with reference to FIGS. Here, FIG. 2 is a flowchart showing the operation of the present embodiment, and FIGS. 3A and 3B are diagrams showing a configuration example of a four-layer printed circuit board to be evaluated. a) is a plan view, and FIG.
図3に示す評価対象であるプリント回路基板20は、図の上から信号層26a、グランド層27、電源層28、信号層26bの4層で構成されている。第1層の信号層26aには、発振器21、ドライバIC22、レシーバIC23、及び4本の信号配線24のほかに、各アクティブ素子の電源端子と外部から電源を供給する端子とにそれぞれデカップリングコンデンサ25a,25b,25c,25dが実装されている。第2層のグランド層27と第3層の電源層28はともに、基板全体を覆う導体プレーンとなっている。第4層の信号層26bには、配線も部品もない。これらの導体はすべて銅で形成した。基板材29は例えばガラスエポキシ樹脂で、その比誘電率は4.7、誘電正接は0.015である。
The printed
まず、本実施形態では、上記のプリント回路基板全体の、実装部品を含めた各層のレイアウト情報を入力装置1にて取り込む(ステップS10)。次に、この情報の中で、電源供給系回路のレイアウト情報だけを抽出手段10にて抽出する(ステップS11)。この電源供給系回路のレイアウト情報として、図3の基板では、第1層26aに実装されたアクティブ素子の電源端子接続パッドとグランド端子接続パッド、そこから電源層28またはグランド層27に接続されるまでの配線やビアホール、デカップリングコンデンサ25a,25b,25c,25d、第2層のグランド層27、及び第3層の電源層28のレイアウト情報が相当する。抽出法としては、 たとえば、あらかじめ電源供給系回路のレイアウト情報に、「V」や「G」などの判別し易い記号を付けておけばよい。
First, in this embodiment, the layout information of each layer including the mounted components of the entire printed circuit board is captured by the input device 1 (step S10). Next, in this information, only the layout information of the power supply system circuit is extracted by the extracting means 10 (step S11). As the layout information of the power supply system circuit, in the substrate of FIG. 3, the power supply terminal connection pad and the ground terminal connection pad of the active element mounted on the
次に、この情報を記憶部13に保存した後(ステップS12)、変換手段11にこの情報を取り込み、電気回路情報に変換する(ステップS13)。このステップS13の処理を、電源供給系回路の等価回路モデルを表す図4を用いて説明すると、まず、電源層28とグランド層27とを2枚の導体プレーンによって形成される平行板線路として扱う。基板の長辺(X)方向に対して垂直に、デカップリングコンデンサ25a,25b,25c,25dが接続されている位置(図4の破線で示した位置)でこの平行板線路を分割する。分割した部分の特性は、次式(1)に示したFマトリクスで表現し、それ以外のデカップリングコンデンサなどの部品やパッドなどの特性は、次式(2)または次式(3)に示したFマトリクスで表現した。
Next, after this information is stored in the storage unit 13 (step S12), the information is taken into the conversion means 11 and converted into electrical circuit information (step S13). The processing in step S13 will be described with reference to FIG. 4 representing an equivalent circuit model of the power supply system circuit. First, the
式(1)は伝送線路の特性を表現するFマトリクスである。Z0は線路の特性インピーダンスであり、線路の物理形状と線路を形成する支持体の比誘電率や比透磁率などの電気定数によって決まる。例えば、「1977年11月、プロシーディングス・オブ・ジィ・アイ・イー・イー・イー、第65巻、第11号、1611〜1612頁(Proceedings of theIEEE, Vol.65,No.11,November 1977,pp.1611−1612)」に記載された式を用いれば求められる。γ(f)は、線路の伝搬定数である。この定数は、その実数部の減衰定数αと、その虚数部の位相定数βとによって構成される。減衰定数αと位相定数βはともに、特性インピーダンスと同様、線路の物理形状と支持体の電気定数によって値が決まるものであり、減衰定数αは例えば、「1968年6月、アイ・イー・イー・イー・トランザクション・オン・エム・ティ・ティ、第MMT−46巻、第6番、342〜350頁(IEEETransaction on MTT,Vol.MTT−16,No.6,June 1968,pp.342−350)」に記載された式を用いればよい。位相定数βは2π√εr/λ√μrより求まり、εrとμrは支持体の比誘電率と比透磁率、λは波長である。最後に、lは線路長である。 Expression (1) is an F matrix expressing the characteristics of the transmission line. Z0 is the characteristic impedance of the line, and is determined by the physical constant of the line and the electric constants such as the relative permittivity and the relative permeability of the support forming the line. For example, “November 1977, Proceedings of the IE, Vol. 65, No. 11, pages 1611-1612 (Proceedings of the IEEE, Vol. 65, No. 11, November 1977). , Pp. 1611-1612) ”. γ (f) is a propagation constant of the line. This constant is constituted by an attenuation constant α of the real part and a phase constant β of the imaginary part. Both the attenuation constant α and the phase constant β are determined by the physical shape of the line and the electrical constant of the support, as with the characteristic impedance. The attenuation constant α is, for example, “June 1968, IEE E Transaction on MT, MMT-46, No. 6, pages 342-350 (IEEE Transaction on MTT, Vol. MTT-16, No. 6, June 1968, pp. 342-350 ) ”May be used. The phase constant β is obtained from 2π√εr / λ√μr, εr and μr are the relative permittivity and relative permeability of the support, and λ is the wavelength. Finally, l is the line length.
式(2)は線路に並列に接続されたインピーダンスZの特性を表すFマトリクスであり、式(3)は直列にインピーダンスZがつながった場合のFマトリクスである。デカップリングコンデンサを表現する場合には、式(2)と、Zとして次式(4)を用いれば良い。 Expression (2) is an F matrix representing the characteristics of the impedance Z connected in parallel to the line, and Expression (3) is an F matrix when the impedance Z is connected in series. When expressing a decoupling capacitor, the following equation (4) may be used as the equation (2) and Z.
Rはその寄生抵抗、Lは寄生インダクタンス、Cはキャパシタンスである。ここで、コンデンサ25a,25b,25c,25dと直列につながるパッドやビアホールの寄生インダクタンスや寄生抵抗は、コンデンサの等価回路内に含めた。説明は省略するが、同様に、基板の長辺(X)方向と直交する基板の短辺(Y)方向についても同じようなモデルを作る。これによってステップS13の処理が完了する。
R is the parasitic resistance, L is the parasitic inductance, and C is the capacitance. Here, the parasitic inductance and parasitic resistance of pads and via holes connected in series with the
次に、演算手段12にて、この電気回路情報を用いて、ある指定した電源端子接続位置から電源供給系回路を見たインピーダンス特性を算出する(ステップS14)。ここでは、レシーバIC23の電源端子接続位置からみたインピーダンス特性Zinの算出例を示す。図4において、インピーダンスZinはコンデンサ25cのインピーダンスZCcと、このコンデンサ25cから右側を見たインピーダンスZ1と、左側を見たインピーダンスZ2とを並列にしたものである。また、各インピーダンスZCc、Z1、Z2はそれぞれ次式(5)〜次式(9)を用いて算出することができる。
Next, the calculation means 12 uses this electrical circuit information to calculate an impedance characteristic when the power supply system circuit is viewed from a specified power supply terminal connection position (step S14). Here, a calculation example of the impedance characteristic Zin viewed from the power supply terminal connection position of the
ZCcは次式(5)、Z1は次式(6)のFマトリクス要素から次式(7)を用いて算出できる。Z2も同様に、次式(8)のFマトリクス要素から次式(9)を用いて算出できる。Fマトリクスで処理するメリットは、次式(8)のように、接続順に伝送線路や部品のFマトリクスの積を取れば、その要素によってインピーダンスを算出できることにある。最終的にインピーダンスZinは、次式(10)によって求められる。
ZCc can be calculated using the following formula (5), and Z1 can be calculated from the F matrix element of the following formula (6) using the following formula (7). Similarly, Z2 can be calculated from the F matrix element of the following equation (8) using the following equation (9). The advantage of processing with the F matrix is that the impedance can be calculated by the element if the product of the transmission matrix and the F matrix of the parts are taken in the order of connection as in the following equation (8). Finally, the impedance Zin is obtained by the following equation (10).
次に、計算結果を表示する(ステップS15)。図5に計算結果の一例を示す。図5中の実線は基板の長辺方向について計算した結果、破線は測定結果であり、インピーダンスの大きさで示している。測定結果は、図3に示した基板を作製し、部品を実装し、ネットワークアナライザを用いて電源端子接続位置での反射(S11)特性の測定結果から次式(11)を用いて算出したものである。 Next, the calculation result is displayed (step S15). FIG. 5 shows an example of the calculation result. The solid line in FIG. 5 is the result of calculation in the long side direction of the substrate, and the broken line is the measurement result, which is indicated by the magnitude of the impedance. The measurement results were calculated using the following equation (11) from the measurement results of the reflection (S11) characteristics at the power terminal connection position using a network analyzer after the board shown in FIG. It is.
この結果から、電源供給系回路のインピーダンスが約4MHz以上でインダクティブな素子として働いていること、100MHzで約1オームであること、電源供給系回路が8MHz、230MHz、510MHzで共振を起こしていることがわかる。また、測定結果と計算結果がよく一致していることから、本計算手法の妥当性が確認できること、基板の短辺(Y)方向には共振がなかったことから、これらは長辺(X)方向の共振であることがわかる。
From this result, the impedance of the power supply system circuit works as an inductive element at about 4 MHz or more, it is about 1 ohm at 100 MHz, and the power supply system circuit resonates at 8 MHz, 230 MHz, and 510 MHz. I understand. Moreover, since the measurement result and the calculation result are in good agreement, the validity of the present calculation method can be confirmed, and since there was no resonance in the short side (Y) direction of the substrate, these are the long side (X). It can be seen that the resonance is in the direction.
以上、本第1実施形態を用いることで、基板に実装するアクティブ素子の電源端子接続位置から見た電源供給系回路のインピーダンス特性を把握することができ、さらに電源供給系回路の共振の有無やその共振周波数を把握することができる。すなわち、基板レイアウト情報を用いて電源供給系回路のインピーダンス特性を算出することができるため、基板を作製しなくても、基板製造前のレイアウト作成中もしくはレイアウト作成後に、電源供給系回路のインピーダンスが十分低く設計されているか、または、電源供給系回路が共振を起こさないかを評価することができる。 As described above, by using the first embodiment, it is possible to grasp the impedance characteristics of the power supply system circuit as viewed from the power terminal connection position of the active element mounted on the substrate, and whether the power supply system circuit has resonance or not. The resonance frequency can be grasped. In other words, since the impedance characteristics of the power supply system circuit can be calculated using the board layout information, the impedance of the power supply system circuit can be calculated during the layout creation before or after the board production without creating the board. It can be evaluated whether the design is sufficiently low or the power supply system circuit does not resonate.
また、最適設計後の基板レイアウト情報を出力できることから、アクティブ素子の安定動作を保証し、かつ電磁放射を抑制したプリント回路基板を短時間に設計、製造することが可能となる。 Further, since the board layout information after the optimum design can be output, it is possible to design and manufacture a printed circuit board that ensures stable operation of the active element and suppresses electromagnetic radiation in a short time.
[第2実施形態]図6は、本発明の第2実施形態に係るプリント回路基板特性評価装置の構成を示すブロック図である。本実施形態は、図1に示した第1実施形態の構成において、データ処理装置2の中に、さらに比較手段14を加え、この比較手段14をもつことで、電源供給系回路内での共振の有無を判断することができるようにしたものである。
[Second Embodiment] FIG. 6 is a block diagram showing the configuration of a printed circuit board characteristic evaluation apparatus according to a second embodiment of the present invention. In the present embodiment, in the configuration of the first embodiment shown in FIG. 1, the
図7のフローチャートを用いて本実施形態の動作を説明する。本実施形態は、第1実施形態で示したステップS10からステップS13までの処理を行った後に、ステップS20からステップS23までの処理を行うことを特徴とする。まず、ステップS13で電源供給系回路の電気回路情報を求めた後、指定した電源端子接続位置から見たインピーダンスの大きさ|Zin|を求める(ステップS20)。次に、その指定した電源端子接続位置からそれに最も近い位置に接続したデカップリングコンデンサまでのインピーダンスの大きさ|Zc|を算出する(ステップS21)。次にその両者を比較する(ステップS22)。最後に、その比較結果を出力、表示する(ステップS23)。 The operation of this embodiment will be described with reference to the flowchart of FIG. The present embodiment is characterized in that the processing from step S20 to step S23 is performed after the processing from step S10 to step S13 shown in the first embodiment is performed. First, after obtaining the electric circuit information of the power supply system circuit in step S13, the magnitude | Zin | of the impedance viewed from the designated power terminal connection position is obtained (step S20). Next, the impedance magnitude | Zc | from the designated power supply terminal connection position to the decoupling capacitor connected to the closest position is calculated (step S21). Next, the two are compared (step S22). Finally, the comparison result is output and displayed (step S23).
図8は、|Zin|と|Zc|の計算結果を重ねて表示したものである。共振が起こっている8MHz、230MHz、510MHzでは、|Zc|に比べ|Zin|の方が大きい。この大小関係を比較することによって、共振の有無を判断することができる。10MHz以上の共振周波数以外で|Zin|と|Zc|とがほぼ一致する理由は、電源端子の最も近くに接続されたコンデンサのインピーダンスが電源供給系回路を構成する他の要素に比べ低く、|Zin|がこのインピーダンス|Zc|によって決まってしまうためである。 FIG. 8 shows the calculation results of | Zin | and | Zc | superimposed. At 8 MHz, 230 MHz, and 510 MHz where resonance occurs, | Zin | is larger than | Zc |. By comparing this magnitude relationship, the presence or absence of resonance can be determined. The reason why | Zin | and | Zc | are almost the same except for a resonance frequency of 10 MHz or more is that the impedance of the capacitor connected closest to the power supply terminal is lower than other elements constituting the power supply system circuit. This is because Zin | is determined by this impedance | Zc |.
次に、本実施形態の構成を維持したまま、共振の有無を調べる別の方法について説明する。図9のフローチャートに示すように、ステップS13の後に、プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から最も近い位置に接続したデカップリングコンデンサのインピーダンスの大きさ|Zc’|を算出する(ステップS25)。次に、このコンデンサを除いた、それ以降につながる電源供給系回路のインピーダンスの大きさ|Zin2|を算出する(ステップS26)。次に、これらを比較することで、共振の有無を判断する(ステップS27)。最後に、インピーダンス計算結果と共振の有無と共振周波数を出力し、表示する(ステップS28)。 Next, another method for examining the presence or absence of resonance while maintaining the configuration of the present embodiment will be described. As shown in the flowchart of FIG. 9, after step S13, the magnitude | Zc '| of the decoupling capacitor connected to the position closest to the power supply terminal connection position of each active element mounted on the printed circuit board is set to Calculate (step S25). Next, the impedance magnitude | Zin2 | of the power supply system circuit connected thereafter is calculated without the capacitor (step S26). Next, by comparing these, the presence or absence of resonance is determined (step S27). Finally, the impedance calculation result, the presence / absence of resonance, and the resonance frequency are output and displayed (step S28).
図10に計算結果を示す。同図に示すように、8MHzでは、容量性リアクタンス(キャパシティブな素子)として振る舞う|Zc’|と、誘導性リアクタンス(インダクティブな素子)として振る舞う|Zin2|とが交差している。230MHzと510MHzでは、誘導性リアクタンスとして振る舞う|Zc’|と、容量性リアクタンスとして振る舞う|Zin2|とが交差している。 FIG. 10 shows the calculation result. As shown in the figure, at 8 MHz, | Zc ′ | which behaves as a capacitive reactance (capacitive element) and | Zin2 | which behaves as an inductive reactance (inductive element) intersect. At 230 MHz and 510 MHz, | Zc ′ | that behaves as an inductive reactance and | Zin2 | that behaves as a capacitive reactance intersect.
このように、容量性リアクタンスと誘導性リアクタンスとが大きさが一致したとき、電源供給系回路が並列共振を起こすことから、この交差する点の有無を調べることで、共振の有無を調べることができる。また、交差する周波数から共振周波数を調べることができる。 As described above, when the capacitive reactance and the inductive reactance have the same magnitude, the power supply system circuit causes a parallel resonance. Therefore, the existence of resonance can be examined by examining the existence of the intersecting point. it can. Further, the resonance frequency can be examined from the intersecting frequency.
また、共振の有無を判断する他の方法としては、図11のフローチャートに示すように、ステップS13の後に、プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から最も近い位置に接続したコンデンサ素子のインピーダンスのリアクタンスIm(Zc’)を算出する(ステップS30)。次に、このコンデンサ以降のインピーダンスのリアクタンスIm(Zin2)を算出する(ステップS31)。次に、これらを比較し(ステップS32)、最後に、インピーダンスの計算結果や共振の有無や共振周波数を出力し、表示する(ステップS33)。 As another method for determining the presence or absence of resonance, as shown in the flowchart of FIG. 11, after step S13, the active element mounted on the printed circuit board is connected to a position closest to the power supply terminal connection position. The reactance Im (Zc ′) of the impedance of the capacitor element thus calculated is calculated (step S30). Next, the reactance Im (Zin2) of the impedance after this capacitor is calculated (step S31). Next, these are compared (step S32), and finally, the calculation result of impedance, the presence / absence of resonance, and the resonance frequency are output and displayed (step S33).
図12に計算結果の一例を示す。同図において、縦軸はリアクタンス、横軸は周波数を示す。W1〜W4で示した位置では、符号が逆で、その大きさがほぼ一致しており、この230MHzと510MHzで共振が起こることがわかる。したがって、リアクタンスの符号が逆で、リアクタンスの大きさが一致する周波数があるかを調べれば、共振の有無が判断できることがわかる。 FIG. 12 shows an example of the calculation result. In the figure, the vertical axis represents reactance and the horizontal axis represents frequency. At the positions indicated by W1 to W4, the signs are reversed and the sizes are almost the same, and it can be seen that resonance occurs at 230 MHz and 510 MHz. Therefore, it can be understood that the presence or absence of resonance can be determined by examining whether there is a frequency with the reactance having the opposite sign and the reactance having the same magnitude.
次に、構成は図6のままで、演算手段12に別の演算機能を追加した変形例について図13のフローチャートを参照しつつ説明する。図7、図9、及び図11の比較結果の表示(ステップS23、ステップS28、ステップS33)の後に続く処理として、まず、電源供給系回路が共振を起こす場合、その共振周波数の正弦波を、着目している電源端子接続位置から入力する(ステップS35)。次に、電源供給系回路内各点での電流値と電圧値を算出する(ステップS36)。最後に、その計算結果を表示する(ステップS37)。または、図14に示すように、ステップS37の前に、電流値または電圧値が大きい場所を明示する(ステップS38)。ここで、共振周波数の信号を入力する信号モデルとしては、例えば、正弦波信号を出力できる電圧源とあるインピーダンスの直列回路、または正弦波信号を出力できる電流源とあるインピーダンスの並列回路を用いればよい。 Next, a modification in which another calculation function is added to the calculation means 12 while the configuration remains the same will be described with reference to the flowchart of FIG. As processing subsequent to the display of the comparison results (step S23, step S28, step S33) in FIGS. 7, 9, and 11, first, when the power supply system circuit resonates, a sine wave of the resonance frequency is Input is made from the power terminal connection position of interest (step S35). Next, the current value and voltage value at each point in the power supply system circuit are calculated (step S36). Finally, the calculation result is displayed (step S37). Or, as shown in FIG. 14, before the step S37, a place where the current value or the voltage value is large is clearly indicated (step S38). Here, as a signal model for inputting a signal of a resonance frequency, for example, a voltage source capable of outputting a sine wave signal and a series circuit of a certain impedance, or a parallel circuit of a certain impedance and a current source capable of outputting a sine wave signal may be used. Good.
図15及び図16のグラフの実線に、レシーバIC23の電源端子接続位置から230MHzの正弦波信号を入力した場合の、電源供給系回路内の電圧分布および電流分布の計算結果を示す(図中の破線については後の第3実施形態で述べる)。信号は1Vの電圧源と10オームの抵抗の直列回路より入力した。この例では基板の右端で電圧が大きく、左端から50mmくらいの位置で電流が最大になることがわかる。すなわち、本変形例を用いれば、共振によって電圧や電流が大きい場所を特定することができ、共振抑制に適した場所を把握することができる。 The solid lines in the graphs of FIGS. 15 and 16 show the calculation results of the voltage distribution and the current distribution in the power supply system circuit when a 230 MHz sine wave signal is input from the power supply terminal connection position of the receiver IC 23 (in the figure). The broken line will be described later in the third embodiment). The signal was input from a series circuit of a 1 V voltage source and a 10 ohm resistor. In this example, it can be seen that the voltage is large at the right end of the substrate and the current is maximum at a position about 50 mm from the left end. That is, if this modification is used, a place where a voltage or current is large due to resonance can be specified, and a place suitable for resonance suppression can be grasped.
さらに、図17のフローチャートに示すように、同じ構成で、演算手段12にさらに別の演算機能を持たせた変形例について説明する。図2のステップS15の後に、アクティブ素子の電源端子とグランド端子との間の等価回路モデルを用いて、電源供給系回路に時間軸波形を入力する(ステップS39)。次に、電源供給系回路内各点での電流波形や電圧波形を算出する(ステップS40)。それらを出力し、波形振幅の大きい場所を明示する(ステップS41)。または、図示していないが、それらの波形をすべてフーリエ変換して、特定の、例えば振幅の大きい周波数成分の電流分布もしくは電圧分布を表示する。
Furthermore, as shown in the flowchart of FIG. 17, a modified example in which the
これらにより、回路の動作時における電源供給系回路内各点での電流、電圧の振る舞いを把握することができる。また、回路動作時における電源供給系回路内の電流、電圧が大きくなる周波数とその大きさを把握することができる。さらにその大きさによって、抑制対策すべきかどうかを定量的に判断することができる。 Thus, it is possible to grasp the behavior of current and voltage at each point in the power supply system circuit during circuit operation. Further, it is possible to grasp the frequency and magnitude of the current and voltage in the power supply system circuit during circuit operation. Furthermore, it is possible to quantitatively determine whether or not to take suppression measures depending on the size.
[第3実施形態]図18は、本発明の第3実施形態に係るプリント回路基板特性評価装置の構成を示すブロック図である。本実施形態では、図6に示した第2実施形態のデータ処理装置2内にレイアウト変更手段15を追加し、さらに記憶装置3内に第二の記憶部16を追加することを特徴とする。このレイアウト変更手段15では、基板全体のレイアウト情報を変更することができ、主にここでは電源供給系回路のレイアウトを変更するのに用いる。第二の記憶部16では、電源供給系回路の共振を抑制する手法をあらかじめ記憶させておく。
[Third Embodiment] FIG. 18 is a block diagram showing a configuration of a printed circuit board characteristic evaluation apparatus according to a third embodiment of the present invention. The present embodiment is characterized in that the layout changing means 15 is added to the
図19のフローチャートを用いて、本実施形態の動作を説明する。先に示した図13や図14に示した変形例において、共振周波数の正弦波信号を入力したときの電源供給系回路内の電流値と電圧値を計算し(ステップS36またはステップS38)、電流値または電圧値が大きい場合、レイアウト変更手段15にて、あらかじめ第二の記憶部16に記憶した共振抑制手法を電流値または電圧値が大きい場所または電源端子接続位置に適用する(ステップS42)。次に、変更後の回路について、再度、図2にあるステップS11まで戻り、電源供給系回路部分のみのレイアウト情報を抽出する処理から始め、最後に共振の有無を判断する処理(ステップS23、またはステップS28、またはステップS33)までを行う(ステップS43)。
The operation of the present embodiment will be described using the flowchart of FIG. In the modification shown in FIG. 13 or FIG. 14, the current value and voltage value in the power supply system circuit when the sine wave signal of the resonance frequency is input are calculated (step S36 or step S38), and the current When the value or the voltage value is large, the
この結果でも共振があると判断された場合には、何度でもレイアウト変更手段15にて電源供給系回路を変更する(ステップS44)。共振がないと判断した場合には、レイアウト変更手段15から出力装置4を介して変更後の基板全体のレイアウト情報を出力する(ステップS45)。これにより、電源供給系回路を最適設計した基板のレイアウト情報が得られる。 If it is determined that there is resonance also as a result of this, the power supply system circuit is changed by the layout changing means 15 any number of times (step S44). If it is determined that there is no resonance, the layout change means 15 outputs the layout information of the entire board after the change via the output device 4 (step S45). As a result, the layout information of the board on which the power supply system circuit is optimally designed can be obtained.
第二の記憶部16に保存する共振抑制手法としては、例えば、電源供給系回路の中で電圧値が大きくて電流値が小さい場所にコンデンサなどの低インピーダンス素子を実装する方法がある。また、図20に示した電源供給系の等価回路のように、アクティブ素子の電源端子接続位置に、2個のデカップリングコンデンサ50aと50cとを長さl1の配線41で接続する方法を用いてもよい。この配線の長さl1を不要電磁放射で問題となっている上限周波数の1/4波長に設定することで、不要電磁放射が問題となる周波数帯域内で共振が抑制できることが知られており、詳細は特願平10−184469に記載されている。
As a resonance suppression technique stored in the
図21は、図20に示した共振抑制手法をすべてのアクティブ素子に適用したときの、電源供給系回路内のインピーダンス特性で、レシーバIC30の位置から見た特性を示すグラフである。長さl1の配線41とコンデンサ50cとは図3の基板において第1層に配置した。この図20のグラフの実線は計算値、破線は測定値である。6MHzに共振が残っているが、現在不要電磁放射で問題となっている30MHz〜1GHzでは、共振がない。これによって、共振が抑制できていることが確認できる。さらに、計算値と測定値とが一致することから、本発明の妥当性が確認できる。
FIG. 21 is a graph showing impedance characteristics in the power supply system circuit as seen from the position of the
また、先の図15と図16のグラフの破線は、この共振抑制手法を適用した場合の電源供給系回路内各点の電流値と電圧値の分布特性である。これらグラフの実線の共振抑制手法適用前の結果に比べ、電流、電圧とも振幅が抑えられている。この結果から、本実施形態では、共振抑制手法が適用でき、その効果を確認できることがわかる。 The broken lines in the graphs of FIGS. 15 and 16 represent the distribution characteristics of the current value and the voltage value at each point in the power supply system circuit when this resonance suppression method is applied. Compared to the results before applying the solid line resonance suppression method in these graphs, the amplitudes of both current and voltage are suppressed. From this result, it is understood that the resonance suppression method can be applied and the effect can be confirmed in this embodiment.
また、この共振抑制手法適用前後の放射電界特性の測定結果を図22(a),(b)に示す。同図(a)が適用前、同図(b)が適用後の結果である。この測定は、床面が金属板でそれ以外に電波吸収体を装着した電波暗室内にて行った。基板を高さ75cmの木製の机上に、床面と平行に配置し、そこから3m離れた位置にアンテナを配置して行った。回路は20MHzの水晶発振器で駆動し、共振抑制手法としては図20に示した手法を用いた。全体的に放射レベルは低下し、特に共振を起こしていた230MHz付近と510MHz付近の放射レベルが約15dB低くなっている。この結果から、電磁放射の原因となる電源供給系回路の共振の有無を判別できること、その共振抑制手法を適用できることが裏づけられる。 Moreover, the measurement result of the radiation electric field characteristic before and behind application of this resonance suppression method is shown to Fig.22 (a), (b). The figure (a) is the result before application, and the figure (b) is the result after application. This measurement was performed in an anechoic chamber in which the floor surface was a metal plate and a radio wave absorber was attached to the other. The substrate was placed on a wooden desk with a height of 75 cm in parallel with the floor, and an antenna was placed at a position 3 m away from the substrate. The circuit was driven by a 20 MHz crystal oscillator, and the method shown in FIG. 20 was used as a resonance suppression method. As a whole, the radiation level decreases, and in particular, the radiation levels around 230 MHz and 510 MHz where resonance occurred are lowered by about 15 dB. This result confirms that the presence or absence of resonance of the power supply system circuit that causes electromagnetic radiation can be determined, and that the resonance suppression method can be applied.
このように本実施形態では、あらかじめ共振抑制手法を用意することができ、且つそれを適用したレイアウト変更ができるため、共振抑制手法による効果を確認することが可能になる。 As described above, in this embodiment, the resonance suppression method can be prepared in advance, and the layout can be changed by applying the resonance suppression method. Therefore, the effect of the resonance suppression method can be confirmed.
なお、本発明を提供する形態としては、例えば上記各実施形態で説明したプリント回路基板特性評価装置の各機能及びプリント回路基板特性評価方法をコンピュータプログラムで実現し、そのプログラムを記憶した記憶媒体を提供してもよい。 As a form for providing the present invention, for example, each function of the printed circuit board characteristic evaluation apparatus and the printed circuit board characteristic evaluation method described in the above embodiments is realized by a computer program, and a storage medium storing the program is provided. May be provided.
本発明は、プリント回路基板の設計支援に利用することができる。 The present invention can be used for design support of a printed circuit board.
1 入力装置
2 データ処理装置
3 記憶装置
4 出力装置
10 抽出手段
11 変換手段
12 演算手段
13 記憶部
14 比較手段
15 レイアウト変更手段
16 第二の記憶部
DESCRIPTION OF
Claims (12)
Using an electrical equivalent circuit model between the power supply terminal and ground terminal of the active element to be mounted, a signal is input to the power supply system circuit from the power supply terminal connection position of a specified active element, and the power supply system circuit The printed circuit board according to claim 7, further comprising a process of calculating a current value and a voltage value at each point and finding a place where the current value or the voltage value is large. A recording medium on which a characteristic evaluation control program is recorded.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005107901A JP2005251223A (en) | 2005-04-04 | 2005-04-04 | Method for evaluating characteristic of printed circuit board, and storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005107901A JP2005251223A (en) | 2005-04-04 | 2005-04-04 | Method for evaluating characteristic of printed circuit board, and storage medium |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001125013A Division JP3690305B2 (en) | 2001-04-23 | 2001-04-23 | Printed circuit board characteristic evaluation method and storage medium |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005251223A true JP2005251223A (en) | 2005-09-15 |
Family
ID=35031569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005107901A Withdrawn JP2005251223A (en) | 2005-04-04 | 2005-04-04 | Method for evaluating characteristic of printed circuit board, and storage medium |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005251223A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007219667A (en) * | 2006-02-14 | 2007-08-30 | Nec Corp | Resonance frequency calculation unit and resonance frequency calculation method |
JP2007242745A (en) * | 2006-03-07 | 2007-09-20 | Renesas Technology Corp | Printed circuit board, computer aided design (cad) program, electromagnetic field simulator, circuit simulator, car, semiconductor device, and user guide |
JP2008152711A (en) * | 2006-12-20 | 2008-07-03 | Nec Corp | System, method, and program for analyzing power-source voltage fluctuation |
JP2009217622A (en) * | 2008-03-11 | 2009-09-24 | Nec Corp | Power supply noise analysis method, apparatus and program for electronic circuit board |
US8160828B2 (en) | 2008-03-25 | 2012-04-17 | Nec Corporation | Apparatus, method and program for design validity verification of electronic circuit board with regard to power supply noise suppression |
US8200445B2 (en) | 2008-03-11 | 2012-06-12 | Nec Corporation | Power supply noise analysis method, system and program for electronic circuit board |
WO2013038511A1 (en) * | 2011-09-13 | 2013-03-21 | 富士通株式会社 | Design method for semiconductor integrated circuit and design program for semiconductor integrated circuit |
CN103617326A (en) * | 2013-12-04 | 2014-03-05 | 西安电子科技大学 | Impedance simulation method for chip capacitor in power-supply distribution network |
US9830420B2 (en) | 2013-01-17 | 2017-11-28 | Nec Corporation | Support device, design support method, and program |
-
2005
- 2005-04-04 JP JP2005107901A patent/JP2005251223A/en not_active Withdrawn
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007219667A (en) * | 2006-02-14 | 2007-08-30 | Nec Corp | Resonance frequency calculation unit and resonance frequency calculation method |
JP2007242745A (en) * | 2006-03-07 | 2007-09-20 | Renesas Technology Corp | Printed circuit board, computer aided design (cad) program, electromagnetic field simulator, circuit simulator, car, semiconductor device, and user guide |
JP2008152711A (en) * | 2006-12-20 | 2008-07-03 | Nec Corp | System, method, and program for analyzing power-source voltage fluctuation |
JP2009217622A (en) * | 2008-03-11 | 2009-09-24 | Nec Corp | Power supply noise analysis method, apparatus and program for electronic circuit board |
US8108163B2 (en) | 2008-03-11 | 2012-01-31 | Nec Corporation | Power supply noise analysis method, apparatus and program for electronic circuit board |
US8200445B2 (en) | 2008-03-11 | 2012-06-12 | Nec Corporation | Power supply noise analysis method, system and program for electronic circuit board |
CN101533425B (en) * | 2008-03-11 | 2013-10-23 | 日本电气株式会社 | Power supply noise analysis apparatus, method and program for electronic circuit board |
US8160828B2 (en) | 2008-03-25 | 2012-04-17 | Nec Corporation | Apparatus, method and program for design validity verification of electronic circuit board with regard to power supply noise suppression |
WO2013038511A1 (en) * | 2011-09-13 | 2013-03-21 | 富士通株式会社 | Design method for semiconductor integrated circuit and design program for semiconductor integrated circuit |
US9830420B2 (en) | 2013-01-17 | 2017-11-28 | Nec Corporation | Support device, design support method, and program |
CN103617326A (en) * | 2013-12-04 | 2014-03-05 | 西安电子科技大学 | Impedance simulation method for chip capacitor in power-supply distribution network |
CN103617326B (en) * | 2013-12-04 | 2016-08-17 | 西安电子科技大学 | The emulation mode of chip capacitor impedance in power distribution network |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3501674B2 (en) | Printed circuit board characteristic evaluation apparatus, printed circuit board characteristic evaluation method, and storage medium | |
US20090049414A1 (en) | Method and system for reducing via stub resonance | |
JP2001147952A (en) | Printed circuit board design supporting device, printed circuit board designing method and control program recording medium | |
JP2002541531A (en) | System and method for determining desired decoupling components for a power distribution system using a computer system | |
JP2002518763A (en) | System and method for determining desired decoupling components for a power distribution system using a computer system | |
US7839135B2 (en) | System for and method of analyzing printed board carrying chassis, printed board carrying chassis structure, program, and recording medium | |
US9536033B2 (en) | Board design method and board design device | |
JP2005251223A (en) | Method for evaluating characteristic of printed circuit board, and storage medium | |
US6985111B2 (en) | Printed circuit board and wireless communication apparatus | |
Pajovic et al. | Analysis of via capacitance in arbitrary multilayer PCBs | |
JP3690305B2 (en) | Printed circuit board characteristic evaluation method and storage medium | |
JP3724407B2 (en) | Printed circuit board characteristic evaluation apparatus, printed circuit board characteristic evaluation method, and storage medium | |
JP4848799B2 (en) | Circuit board having junction current or voltage detection and adjustment function, and electronic device mounted with the same | |
JP3840883B2 (en) | Printed circuit board design support apparatus, design support method, and recording medium recording program used in design support apparatus | |
US10461387B2 (en) | Systems and methods for improved chip device performance | |
JP2001274558A (en) | Printed wiring board | |
JP3885830B2 (en) | Printed circuit board design support apparatus, design support method, and recording medium recording program used in design support apparatus | |
JP2008305074A (en) | Electronic device design support apparatus and program | |
JP4966697B2 (en) | Electromagnetic interference noise analysis method and semiconductor integrated circuit | |
JP2002064279A (en) | Method for verifying and designing multilayered circuit board, device for inspecting the same and designing multilayered circuit board and recording medium | |
JP5212646B2 (en) | Printed circuit board design support device | |
JP2002101052A (en) | Mounting structure of impedance element for noise removal, method and program for selecting mounting position of the impedance element for removing element, and storage medium recorded with program for selecting installation position of the impedance element for removing noise | |
JP4588589B2 (en) | Circuit board design method and design support apparatus | |
Foroughian et al. | Radio Frequency Interference Due to Power Plane Radiation and Mitigation Using RFI and PI Co-Optimized Design in Mobile Platforms | |
Kaplan | Design and Optimization of Die on Printed Circuit Board for E-Band Low Noise Amplifiers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060704 |