JP2005235808A - Stacked electronic component and its manufacturing method - Google Patents
Stacked electronic component and its manufacturing method Download PDFInfo
- Publication number
- JP2005235808A JP2005235808A JP2004039321A JP2004039321A JP2005235808A JP 2005235808 A JP2005235808 A JP 2005235808A JP 2004039321 A JP2004039321 A JP 2004039321A JP 2004039321 A JP2004039321 A JP 2004039321A JP 2005235808 A JP2005235808 A JP 2005235808A
- Authority
- JP
- Japan
- Prior art keywords
- external terminal
- resin layer
- terminal electrode
- resin
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229920005989 resin Polymers 0.000 claims abstract description 238
- 239000011347 resin Substances 0.000 claims abstract description 238
- 239000000919 ceramic Substances 0.000 claims abstract description 102
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 239000004020 conductor Substances 0.000 claims description 61
- 230000002093 peripheral effect Effects 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 239000011888 foil Substances 0.000 claims description 12
- 229920001187 thermosetting polymer Polymers 0.000 claims description 11
- 238000007747 plating Methods 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 238000002788 crimping Methods 0.000 claims 1
- 239000000853 adhesive Substances 0.000 abstract description 15
- 230000001070 adhesive effect Effects 0.000 abstract description 15
- 230000035939 shock Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 151
- 238000000034 method Methods 0.000 description 15
- 229910000679 solder Inorganic materials 0.000 description 14
- 239000000463 material Substances 0.000 description 12
- 239000011889 copper foil Substances 0.000 description 9
- 239000010949 copper Substances 0.000 description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000002131 composite material Substances 0.000 description 5
- 230000004907 flux Effects 0.000 description 5
- 238000009432 framing Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000000843 powder Substances 0.000 description 5
- 229910010293 ceramic material Inorganic materials 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- XLJMAIOERFSOGZ-UHFFFAOYSA-M cyanate Chemical compound [O-]C#N XLJMAIOERFSOGZ-UHFFFAOYSA-M 0.000 description 3
- 239000011256 inorganic filler Substances 0.000 description 3
- 229910003475 inorganic filler Inorganic materials 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 1
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Inorganic materials [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052839 forsterite Inorganic materials 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、セラミック基板と樹脂層とを積層してなる積層型電子部品およびその製造方法に関するものである。 The present invention relates to a multilayer electronic component formed by laminating a ceramic substrate and a resin layer and a method for manufacturing the same.
携帯電話などの無線通信機器の小型化、高機能化の急速な進展に伴って、搭載部品は高い機能をより小さなスペースで実現することが求められている。このような要望に応えるため、セラミック多層基板を備えた積層型電子部品が用いられるようになってきた。
このような積層型電子部品において、さらなる小型化と高機能化を実現するため、セラミック多層基板の上面だけでなく下面にも電子部品を接続することが行われている。
With rapid progress of miniaturization and high functionality of wireless communication devices such as mobile phones, mounted components are required to realize high functions in a smaller space. In order to meet such a demand, a multilayer electronic component having a ceramic multilayer substrate has been used.
In such a multilayer electronic component, in order to realize further miniaturization and higher functionality, an electronic component is connected not only to the upper surface but also to the lower surface of the ceramic multilayer substrate.
特許文献1では、セラミック多層基板の実装面側(下面側)に樹脂層を設けた複合セラミック部品が提案されている。セラミック多層基板の下面には半導体素子や受動部品などの回路素子が接続され、これら素子は樹脂層の内部に埋設されている。樹脂層の下面は平坦に形成され、ここに外部端子電極が形成されている。外部端子電極は、樹脂層内に厚み方向に形成されたビアホール導体を介してセラミック多層基板と電気的に接続されている。
ビアホール導体は、半硬化状態の樹脂層に設けられたビアホールの中に導電ペーストを充填し、セラミック多層基板に樹脂層を圧着させた後、樹脂層の熱硬化時に同時に熱硬化させることで形成される。一般に、ビアホール導体の熱膨張係数は16〜20ppm/℃であるのに対し、その周囲にある樹脂層は無機フィラー等が添加されているため、その熱膨張係数は11〜16ppm/℃と小さい。この差は、リフロー等の熱により膨張量に差を生じさせる。そのため、ビアホール導体は樹脂層の下面から隆起し、外部端子電極を引き剥がす方向の力が作用する。その結果、外部端子電極はビアホール導体のみで接合している状態となる。ビアホール導体は導電性を確保するために接着に使われている樹脂成分が微量であるため、接合力が弱い。このため、外部から僅かな衝撃がかかっても、この接合が外れ、導通不良を引き起こすおそれがある。
また、外部端子電極は、落下などの外部からの衝撃でプリント基板とこの複合セラミック部品とを引き剥がす力が作用した場合、はんだを介して外部端子電極全面が引っ張られる。このため、外部端子電極の外周部を起点として、外部端子電極と樹脂層とが剥がれ、導通不良を引き起こすことがある。
A via-hole conductor is formed by filling a via-hole provided in a semi-cured resin layer with a conductive paste, press-bonding the resin layer to a ceramic multilayer substrate, and then thermally curing the resin layer at the same time. The In general, the thermal expansion coefficient of the via-hole conductor is 16 to 20 ppm / ° C., whereas the resin layer around the via hole conductor is added with an inorganic filler or the like, so that the thermal expansion coefficient is as small as 11 to 16 ppm / ° C. This difference causes a difference in expansion due to heat such as reflow. Therefore, the via-hole conductor is raised from the lower surface of the resin layer, and a force in the direction of peeling off the external terminal electrode acts. As a result, the external terminal electrode is joined only by the via-hole conductor. Since the via-hole conductor has a small amount of resin component used for bonding in order to ensure conductivity, the bonding force is weak. For this reason, even if a slight impact is applied from the outside, this joining may come off and there is a risk of causing poor conduction.
Further, the external terminal electrode is pulled across the entire surface of the external terminal electrode via solder when a force that peels off the printed circuit board and the composite ceramic component is applied by an external impact such as dropping. For this reason, the external terminal electrode and the resin layer are peeled off starting from the outer peripheral portion of the external terminal electrode, which may cause poor conduction.
特許文献2には、基板の表面に設けられた導体パッドと、導体パッドの外周部を被覆するオーバーコート層とを具備した回路基板装置が提案されている。導体パッドの中央部がオーバーコート層から露出し、導体パッドの露出面とオーバーコート層の表面とが同一平面上にあり、かつ導体パッドの一部が基板内部に埋設された構成となっている。
この場合には、導体パッドの外周部がオーバーコート層で被覆されているので、導体パッドに電子部品を実装する時や、回路基板装置をマザーボードに実装する際に、導体パッドの剥がれを防止できる。しかも、導体パッドの露出面とオーバーコート層の表面とが同一平面上にあるため、確実に実装できる利点がある。また、導体パッドとオーバーコート層間に段差がないため、基板表面に凹凸がなく、フラックスの残渣などが残りにくくなる利点がある。
In this case, since the outer peripheral portion of the conductor pad is covered with the overcoat layer, peeling of the conductor pad can be prevented when mounting an electronic component on the conductor pad or mounting the circuit board device on the motherboard. . In addition, since the exposed surface of the conductor pad and the surface of the overcoat layer are on the same plane, there is an advantage that mounting can be ensured. In addition, since there is no step between the conductor pad and the overcoat layer, there is an advantage that there is no unevenness on the substrate surface, and flux residue and the like are less likely to remain.
前記のような構造の回路基板装置を実現するには、まず支持体の上にオーバーコート層を形成し、このオーバーコート層に貫通穴を形成し、その上に導電ペーストを塗布し、その上に回路基板材料を形成する方法が用いられる。しかし、回路基板材料がセラミック材料である場合、オーバーコート層として樹脂層を用いることができない。なぜなら、セラミック材料の焼成時に樹脂層が焼失してしまうからである。そのため、セラミック基板の上に樹脂層を持つ積層型電子部品では、この構造を実現するのが難しい。
また、オーバーコート層をセラミック材料で形成すると、このオーバーコート層の厚みが薄いので、焼成による電極との収縮量の差によって割れやすく、電極の接合強度を安定して確保することが難しい。
さらに、表面にメッキ処理を施した外部端子電極の場合、電極に水分がトラップされていることがある。この場合、積層型電子部品をマザーボードに実装するためのリフロー時にトラップされていた水分が気化膨張し、逃げ場を失った気化水分が溶融しているはんだを通して外部へ放出される。この時、溶融したはんだが周囲に飛び散ることがある。
Further, when the overcoat layer is formed of a ceramic material, the thickness of the overcoat layer is thin. Therefore, the overcoat layer is easily cracked due to a difference in shrinkage from the electrode due to firing, and it is difficult to stably secure the bonding strength of the electrode.
Furthermore, in the case of an external terminal electrode whose surface is plated, moisture may be trapped in the electrode. In this case, the moisture trapped at the time of reflow for mounting the multilayer electronic component on the motherboard is vaporized and expanded, and the vaporized moisture that has lost its escape is released to the outside through the molten solder. At this time, molten solder may be scattered around.
そこで、本発明の目的は、セラミック基板の下面に固着された樹脂層に外部端子電極を設ける場合に、外部端子電極と樹脂層との接着強度を向上させ、外部からの衝撃に対し外部端子電極が樹脂層から剥離するのを防止できる積層型電子部品およびその製造方法を提供することにある。 Therefore, an object of the present invention is to improve the adhesive strength between the external terminal electrode and the resin layer when the external terminal electrode is provided on the resin layer fixed to the lower surface of the ceramic substrate, so that the external terminal electrode against an external impact An object of the present invention is to provide a multilayer electronic component and a method for manufacturing the same, which can prevent the resin from peeling from the resin layer.
前記目的を達成するため、請求項1に記載の発明は、導体パターンが形成されたセラミック基板と、前記セラミック基板の下面に固着された樹脂層と、前記樹脂層の下面から露出し、前記樹脂層中に設けられたビアホール導体を介してセラミック基板の前記導体パターンと接続された外部端子電極と、を備える積層型電子部品において、前記樹脂層の下面は平坦に形成され、前記外部端子電極の下面は前記樹脂層の下面より上方に位置し、前記外部端子電極の中央部が前記樹脂層から露出し、かつ前記外部端子電極の外周部が前記樹脂層で覆われていることを特徴とする積層型電子部品を提供する。
In order to achieve the object, the invention according to
請求項4に記載の発明は、導体パターンが形成されたセラミック基板と、前記セラミック基板の下面に固着された樹脂層と、前記樹脂層の下面から露出し、前記樹脂層中に設けられたビアホール導体を介してセラミック基板の前記導体パターンと接続された外部端子電極と、を備える積層型電子部品において、前記樹脂層の下面は平坦に形成され、前記外部端子電極の中央部下面と前記樹脂層の下面とが同一平面上に形成され、前記外部端子電極の外周部下面が前記中央部下面より上方に位置し、前記外部端子電極の中央部が前記樹脂層から露出し、かつ前記外部端子電極の外周部が前記樹脂層で覆われていることを特徴とする積層型電子部品を提供する。 According to a fourth aspect of the present invention, there is provided a ceramic substrate on which a conductor pattern is formed, a resin layer fixed to the lower surface of the ceramic substrate, and a via hole exposed from the lower surface of the resin layer and provided in the resin layer. In a multilayer electronic component comprising an external terminal electrode connected to the conductor pattern of the ceramic substrate via a conductor, the lower surface of the resin layer is formed flat, and the lower surface of the central portion of the external terminal electrode and the resin layer Are formed on the same plane, the lower surface of the outer peripheral portion of the external terminal electrode is positioned above the lower surface of the central portion, the central portion of the external terminal electrode is exposed from the resin layer, and the external terminal electrode The multilayer electronic component is characterized in that the outer peripheral portion of the substrate is covered with the resin layer.
請求項1に係る発明について説明する。
セラミック基板の下面に樹脂層を設けた積層型電子部品の場合、樹脂層が落下衝撃などのセラミック基板への衝撃吸収層としての役割を有する。樹脂層の下面に露出する外部端子電極は、ビアホール導体を介してセラミック基板の導体パターンと電気的に接続されている。
外部端子電極の外周部が樹脂層で覆われている。つまり、外部端子電極と樹脂層との接合力に加えて、樹脂が外部端子電極の周囲を物理的に押えており、しかも、その押え位置が剥がれの起点となる外周部にあることで、外部端子電極が剥がれにくくなる。そのため、ビアホール導体の熱膨張や落下衝撃などによって外部端子電極に剥がれ方向の力が作用しても、剥がれを確実に防止できる。外部端子電極の周囲を樹脂が取り囲んでいるので、はんだが必要以上に濡れ広がらず、これにより引き剥がし力が中央部付近に集まり、一層剥がれ難くなる。
樹脂層の下面は平坦であるため、マザーボード等に実装したとき、安定して実装できるとともに、フラックスの残渣などが溜まりにくい。
本発明では、外部端子電極の外周部をフレーミングしている材料が樹脂であるため、このフレーミング層の厚みが薄くても、焼成しないので電極との収縮量の差がなく、フレーミング層の割れを防止できる。
なお、外部端子電極の外周部の全周が樹脂層中に埋設されている必要はなく、ビアホール導体の熱膨張や落下衝撃などによって外部端子電極が剥がれない程度であれば、外周部の一部が樹脂部から露出していてもよい。
The invention according to
In the case of a multilayer electronic component in which a resin layer is provided on the lower surface of a ceramic substrate, the resin layer serves as a shock absorbing layer for the ceramic substrate such as a drop impact. The external terminal electrode exposed on the lower surface of the resin layer is electrically connected to the conductor pattern of the ceramic substrate via the via hole conductor.
The outer periphery of the external terminal electrode is covered with a resin layer. In other words, in addition to the bonding force between the external terminal electrode and the resin layer, the resin physically presses the periphery of the external terminal electrode, and the pressing position is on the outer peripheral portion from which the peeling starts. The terminal electrode is difficult to peel off. Therefore, even if a force in the peeling direction acts on the external terminal electrode due to thermal expansion or a drop impact of the via-hole conductor, peeling can be reliably prevented. Since the resin surrounds the external terminal electrode, the solder does not spread more than necessary, and the peeling force collects in the vicinity of the central portion, making it more difficult to peel off.
Since the lower surface of the resin layer is flat, when mounted on a mother board or the like, it can be stably mounted, and flux residues and the like are not easily accumulated.
In the present invention, since the material framing the outer peripheral portion of the external terminal electrode is a resin, even if the thickness of the framing layer is thin, there is no difference in shrinkage from the electrode because it is not fired. Can be prevented.
Note that it is not necessary that the entire outer periphery of the external terminal electrode is embedded in the resin layer. If the external terminal electrode does not peel off due to thermal expansion or a drop impact of the via-hole conductor, a part of the outer peripheral electrode May be exposed from the resin portion.
外部端子電極の下面は樹脂層の下面より上方に位置している。つまり、外部端子電極は樹脂層の下面より奥まった位置で露出している。そのため、電極に水分がトラップされていた場合に、リフロー時にトラップされていた水分が気化膨張し、溶融しているはんだを通して外部へ放出されるようなことがあっても、外部端子電極を取り囲んでいる樹脂層の壁面がはんだの飛び散りを防止できる。
請求項2のように、外部端子電極の下面と樹脂層の下面との高さの差を5〜100μmとした場合には、より確実にはんだの飛び散りを防止できる。
The lower surface of the external terminal electrode is located above the lower surface of the resin layer. That is, the external terminal electrode is exposed at a position deeper than the lower surface of the resin layer. Therefore, when moisture is trapped in the electrode, even if the moisture trapped during reflow vaporizes and expands and is released to the outside through the molten solder, it surrounds the external terminal electrode. The wall surface of the resin layer can prevent the solder from scattering.
When the difference in height between the lower surface of the external terminal electrode and the lower surface of the resin layer is set to 5 to 100 μm as in
請求項3のように、樹脂層は、セラミック基板の下面に固着された第1の樹脂層と、第1の樹脂層の下面に固着された第2の樹脂層とで構成され、第1の樹脂層と第2の樹脂層との界面に外部端子電極が形成され、第2の樹脂層には、外部端子電極の中央部を露出させ、外周部のほぼ全周を覆う露出穴が設けられている構成とするのがよい。
この場合は、樹脂層を2層構造とし、外側の層(第2の樹脂層)をフレーミング層とすることで、外部端子電極の外周部を容易に覆うことができる。
この場合、第1の樹脂層と第2の樹脂層とを同一材料で形成すれば、両者の密着強度が高く、かつ熱膨張率が同じになるので、剥離などの問題を解消できる。
According to a third aspect of the present invention, the resin layer includes a first resin layer fixed to the lower surface of the ceramic substrate and a second resin layer fixed to the lower surface of the first resin layer. An external terminal electrode is formed at the interface between the resin layer and the second resin layer, and the second resin layer is provided with an exposed hole that exposes the central portion of the external terminal electrode and covers almost the entire circumference of the outer peripheral portion. It is good to have a configuration.
In this case, the outer peripheral part of an external terminal electrode can be easily covered by making a resin layer into a 2 layer structure and making an outer layer (2nd resin layer) into a framing layer.
In this case, if the first resin layer and the second resin layer are formed of the same material, the adhesion strength between them is high and the thermal expansion coefficient is the same, so that problems such as peeling can be solved.
請求項4では、請求項1とは異なり、外部端子電極の中央部下面と樹脂層の下面とが同一平面上に形成され、外部端子電極の外周部下面が中央部下面より上方に位置するように構成したものである。
この場合は、1つの樹脂層で外部端子電極のフレーミング層を兼ねるので、構造が簡素化される。そして、外部端子電極と樹脂層との接合力に加えて、樹脂が外部端子電極の周囲を物理的に押えているので、外部端子電極が剥がれにくくなる。
外部端子電極の中央部下面と樹脂層の下面とが同一平面上に形成されるので、マザーボード等に確実に実装できるとともに、本電子部品の安定性が向上する。また、電子部品の下面に凹凸がないので、実装時のフラックス残渣などが残りにくい。
In
In this case, since one resin layer also serves as the framing layer of the external terminal electrode, the structure is simplified. In addition to the bonding force between the external terminal electrode and the resin layer, since the resin physically presses the periphery of the external terminal electrode, the external terminal electrode is difficult to peel off.
Since the lower surface of the central portion of the external terminal electrode and the lower surface of the resin layer are formed on the same plane, the external terminal electrode can be reliably mounted on a mother board or the like, and the stability of the electronic component is improved. In addition, since there is no unevenness on the lower surface of the electronic component, flux residues and the like during mounting are less likely to remain.
請求項5では、外部端子電極を表面にNi−Auメッキが施されたCu箔で構成したものである。
Ni−Auメッキははんだ付性を向上させ、はんだ食われ現象を防止することができる。
電極にNi−Auメッキを施す場合、Niメッキ時にメッキ浴内の還元剤から発生する水素イオンがNi内で固溶し、結晶格子を膨張させて硬化させた後、拡散放出されるため、メッキ層には引張り応力が残留する。これにより、樹脂層の外部端子電極を形成している銅箔が剥がれ、導通不良を引き起こすことがある。
これに対し、本発明のように外部端子電極の外周部を樹脂層で覆ってあるので、メッキ層に引張り応力が残留しても、銅箔の剥がれを防止できる。
According to a fifth aspect of the present invention, the external terminal electrode is made of a Cu foil having a Ni—Au plating surface.
Ni—Au plating can improve solderability and prevent solder erosion.
When Ni-Au plating is applied to the electrode, the hydrogen ions generated from the reducing agent in the plating bath during Ni plating are dissolved in Ni, and the crystal lattice is expanded and cured, and then diffused and released. Tensile stress remains in the layer. Thereby, the copper foil which forms the external terminal electrode of a resin layer peels off and may cause a conduction defect.
On the other hand, since the outer peripheral portion of the external terminal electrode is covered with the resin layer as in the present invention, the peeling of the copper foil can be prevented even if a tensile stress remains in the plating layer.
請求項6のように、セラミック基板は、複数のセラミック層が積層された低温焼成セラミック多層基板であり、その内部にAgまたはCuを主成分とする導体パターンが形成されている構成としてもよい。
近年、セラミック多層基板の材料は、低温焼成セラミック材料(LTCC) が主流となっている。これは、LTCCが1000℃以下の温度で焼結可能であり、AgやCuなどの低抵抗金属と共焼結可能なセラミック材料だからである。LTCC材料としては、例えばアルミナやフォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系LTCC材料、ZnO−MgO−Al2 O3 −SiO2 系の結晶化ガラスを用いた結晶化ガラス系LTCC材料、BaO−Al2 O3 −SiO2 系セラミック粉末やAl2 O3 −CaO−SiO2 −MgO−B2 O3 系セラミック粉末等を用いた非ガラス系LTCC材料が挙げられる。なお、AgやCuのような低融点金属は、タングステン等の高融点金属に比べて低抵抗であり、特に高周波用途の導体パターン形成に適している。
しかし、LTCCは焼成温度を下げるためにガラス等が相当量含有されているため、純粋なセラミックに比べて脆弱である。例えば、純粋なアルミナの抗折強度が300MPaであるのに対して、アルミナとガラスとが体積比率で50:50のガラスセラミックの抗折強度は200MPa程度である。このため、セラミック多層基板をマザーボード上に実装した状態で、落下試験を行った場合、セラミック多層基板とマザーボードとの接合部分に引張り応力が生じて、セラミック多層基板にクラックが生じやすくなる。
このようなLTCCを用いた積層型電子部品に、本発明を適用すれば、樹脂層がセラミック多層基板の衝撃吸収層として機能するので、好適である。
According to a sixth aspect of the present invention, the ceramic substrate may be a low-temperature fired ceramic multilayer substrate in which a plurality of ceramic layers are laminated, and a conductor pattern mainly composed of Ag or Cu may be formed therein.
In recent years, low-temperature fired ceramic materials (LTCC) have become the mainstream material for ceramic multilayer substrates. This is because LTCC can be sintered at a temperature of 1000 ° C. or less and can be co-sintered with a low-resistance metal such as Ag or Cu. Examples of LTCC materials include glass composite LTCC materials obtained by mixing borosilicate glass with ceramic powder such as alumina and forsterite, and crystals using ZnO—MgO—Al 2 O 3 —SiO 2 crystallized glass. Non-glass-type LTCC materials using a glass-based LTCC material, BaO—Al 2 O 3 —SiO 2 ceramic powder, Al 2 O 3 —CaO—SiO 2 —MgO—B 2 O 3 ceramic powder, etc. . A low melting point metal such as Ag or Cu has a lower resistance than a high melting point metal such as tungsten, and is particularly suitable for forming a conductor pattern for high frequency applications.
However, LTCC is more fragile than pure ceramic because it contains a considerable amount of glass or the like to lower the firing temperature. For example, the bending strength of pure alumina is 300 MPa, whereas the bending strength of a glass ceramic having a volume ratio of alumina and glass of 50:50 is about 200 MPa. For this reason, when a drop test is performed in a state where the ceramic multilayer substrate is mounted on the mother board, a tensile stress is generated at a joint portion between the ceramic multilayer substrate and the mother board, and the ceramic multilayer substrate is likely to be cracked.
If the present invention is applied to such a multilayer electronic component using LTCC, it is preferable because the resin layer functions as a shock absorbing layer of the ceramic multilayer substrate.
請求項7のように、セラミック基板の下面に接続され、前記樹脂層の内部に埋め込まれた回路素子を備えたものとしてもよい。
セラミック基板に回路素子を接続し、回路素子を樹脂層内に埋め込むことで、さらなる小型化と高機能化を実現できる。樹脂層は回路素子の保護層としての役割と、セラミック基板の衝撃吸収層としての役割を有する。
回路素子としては、半導体デバイス、チップ型ダイオード、チップ型トランジスタなどの能動素子、チップ型コンデンサ、チップ型インダクタ、チップ型抵抗体、チップ型フィルタなどの受動素子などを用いることができる。接続方法は、素子をセラミック基板に固定した後、ワイヤーボンディングで電気接続したものや、バンプ電極を介してフリップチップ実装したもの、表面実装したものでもよい。
According to a seventh aspect of the present invention, a circuit element connected to the lower surface of the ceramic substrate and embedded in the resin layer may be provided.
By connecting the circuit element to the ceramic substrate and embedding the circuit element in the resin layer, further miniaturization and higher functionality can be realized. The resin layer has a role as a protective layer for the circuit element and a role as a shock absorbing layer for the ceramic substrate.
As the circuit element, an active element such as a semiconductor device, a chip-type diode, and a chip-type transistor, a passive element such as a chip-type capacitor, a chip-type inductor, a chip-type resistor, and a chip-type filter can be used. The connection method may be one in which the element is fixed to the ceramic substrate and then electrically connected by wire bonding, one in which flip chip mounting is performed via a bump electrode, or the other in surface mounting.
請求項8のように、セラミック基板の下面に第1の樹脂シートを間にして支持体を圧着し、第1の樹脂シートの下面に外部端子電極を固着するとともに、外部端子電極をビアホール導体を介してセラミック基板の前記導体パターンと接続し、第1の樹脂シートを熱硬化させた後、支持体を第1の樹脂シートから剥離し、外部端子電極を第1の樹脂シートに転写し、外部端子電極の外周部に露出穴の内周部が覆うように、第1の樹脂シートの下面に前記第2の樹脂シートを圧着し、第2の樹脂シートを熱硬化させる方法を用いて積層型電子部品を製造することができる。
この場合は、第1の樹脂層と第2の樹脂層を順次積層することで、請求項1における積層型電子部品を容易に得ることができる。
また、外部端子電極を支持体から第1の樹脂シートに転写することで、外部端子電極を第1の樹脂シートに簡単に固着できる。
支持体に外部端子電極を取り付ける方法としては、例えば金属メッキによって金属箔を取り付けても良いし、粘着剤などによって貼り付けても良い。
As in claim 8, the support is pressure-bonded with the first resin sheet interposed between the lower surface of the ceramic substrate, the external terminal electrode is fixed to the lower surface of the first resin sheet, and the external terminal electrode is connected to the via-hole conductor. The first resin sheet is thermally cured, and then the support is peeled off from the first resin sheet, the external terminal electrodes are transferred to the first resin sheet, A laminated type using a method in which the second resin sheet is pressure-bonded to the lower surface of the first resin sheet so that the outer periphery of the terminal electrode is covered with the inner periphery of the exposed hole, and the second resin sheet is thermally cured. Electronic components can be manufactured.
In this case, the multilayer electronic component according to
Moreover, the external terminal electrode can be easily fixed to the first resin sheet by transferring the external terminal electrode from the support to the first resin sheet.
As a method for attaching the external terminal electrode to the support, for example, a metal foil may be attached by metal plating, or an adhesive may be attached.
請求項9のように、セラミック基板の下面に樹脂シートを間にして支持体を圧着し、樹脂シートの下面に外部端子電極を固着するとともに、外部端子電極をビアホール導体を介してセラミック基板の導体パターンと接続させ、外部端子電極の外周部に樹脂シートを回り込ませた後、樹脂シートを熱硬化させ、その後、支持体を剥離し、外部端子電極を樹脂シートに転写する方法を用いることもできる。
この方法では、2層の樹脂層を用いることなく、1層の樹脂層で請求項4における積層型電子部品を製造できる。
この場合、支持体としては、金属箔を粘着剤を介して貼り付けた支持板や、金属箔を粘着シートを介して貼り付けた支持板を用いてもよい。例えば金属箔を粘着シートを介して貼り付けた支持板を用いた場合、セラミック基板の下面に樹脂シートを間にして支持体を圧着した時、樹脂の染み出し力と粘着力との関係により染み出し量を制御することで、外部端子電極の外周部に樹脂を回り込ませることができる。樹脂の染み出しは周囲から発生するので、粘着力が強ければ染み出し量が少なく、粘着力が弱ければ、染み出し量が多くなる。
As in claim 9, a support is pressure-bonded with a resin sheet interposed between the lower surface of the ceramic substrate, the external terminal electrode is fixed to the lower surface of the resin sheet, and the external terminal electrode is connected to the conductor of the ceramic substrate via the via-hole conductor. It is also possible to use a method in which the resin sheet is wrapped around the outer peripheral portion of the external terminal electrode after being connected to the pattern, the resin sheet is thermoset, the support is then peeled off, and the external terminal electrode is transferred to the resin sheet. .
In this method, the multilayer electronic component according to
In this case, as a support body, you may use the support plate which affixed metal foil via the adhesive, and the support plate which affixed metal foil via the adhesive sheet. For example, when using a support plate with a metal foil attached via an adhesive sheet, when the support is pressure-bonded with a resin sheet on the lower surface of the ceramic substrate, the stain permeates due to the relationship between the resin exudation force and the adhesive force. By controlling the amount of protrusion, the resin can go around the outer periphery of the external terminal electrode. Since the resin oozes out from the surroundings, the amount of oozing is small when the adhesive strength is strong, and the amount of oozing out is large when the adhesive strength is weak.
請求項1に係る発明によれば、外部端子電極の外周部が樹脂層中に埋設されているので、外部端子電極と樹脂層との接合力に加えて、外部端子電極の周囲が樹脂によって物理的に押えられ、そのためビアホール導体の熱膨張や落下衝撃などによって外部端子電極に剥がれ方向の力が作用しても、外部端子電極の剥がれを確実に防止できる。そして、外部端子電極の周囲を樹脂で覆っているので、はんだが必要以上に濡れ広がらず、これにより引き剥がし力が中央部付近に集まり、一層剥がれ難くなる。
樹脂層の下面は平坦であるため、マザーボード等に実装したとき、安定して実装できるとともに、フラックスの残渣などが溜まりにくい。
また、外部端子電極の外周部を覆っている材料が樹脂であるため、この樹脂層の厚みが薄くても、焼成しないので電極との収縮量の差がなく、樹脂層の割れを防止できる。
外部端子電極の下面は樹脂層の下面より上方に位置しているため、電極に水分がトラップされていた場合に、リフロー時にトラップされていた水分が気化膨張し、溶融しているはんだを通して外部へ放出されるようなことがあっても、外部端子電極を取り囲んでいる樹脂層の壁面がはんだの飛び散りを防止できる。
According to the first aspect of the invention, since the outer peripheral portion of the external terminal electrode is embedded in the resin layer, the periphery of the external terminal electrode is physically made of resin in addition to the bonding force between the external terminal electrode and the resin layer. Therefore, even if a force in the peeling direction acts on the external terminal electrode due to thermal expansion or a drop impact of the via-hole conductor, it is possible to reliably prevent the external terminal electrode from peeling off. And since the circumference | surroundings of the external terminal electrode are covered with resin, the solder does not spread more than necessary, and thereby the peeling force collects in the vicinity of the central portion, and it becomes more difficult to peel off.
Since the lower surface of the resin layer is flat, when mounted on a mother board or the like, it can be stably mounted, and flux residues and the like are not easily accumulated.
Further, since the material covering the outer peripheral portion of the external terminal electrode is a resin, even if the thickness of the resin layer is thin, the resin layer is not baked, so there is no difference in shrinkage from the electrode, and cracking of the resin layer can be prevented.
Since the lower surface of the external terminal electrode is located above the lower surface of the resin layer, when moisture is trapped in the electrode, the moisture trapped during reflow vaporizes and expands, and passes through the molten solder to the outside. Even if it is released, the wall surface of the resin layer surrounding the external terminal electrode can prevent the solder from scattering.
請求項4に係る発明によれば、外部端子電極の中央部下面と樹脂層の下面とが同一平面上に形成され、外部端子電極の外周部下面が中央部下面より上方に位置し、外部端子電極の外周部下面に樹脂層が回り込んでいるので、請求項1と同様に外部端子電極の剥がれを防止でき、フラックスの残渣などが溜まりにくく、樹脂層の割れを防止できる。
さらに、外部端子電極の中央部下面と樹脂層の下面とが同一平面上であるため、本電子部品をマザーボードなどに実装した時、安定した実装が可能になるという利点がある。
According to the invention of
Furthermore, since the lower surface of the central portion of the external terminal electrode and the lower surface of the resin layer are on the same plane, there is an advantage that when the electronic component is mounted on a motherboard or the like, stable mounting is possible.
以下に、本発明の実施例を図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1は本発明にかかる積層型電子部品の第1の実施例を示す。
この積層型電子部品Aは、複数のセラミック層からなるセラミック多層基板1と、このセラミック多層基板1の下面に固着された樹脂層10とで構成されている。
FIG. 1 shows a first embodiment of a multilayer electronic component according to the present invention.
The multilayer electronic component A includes a
セラミック多層基板1は、例えばLTCCよりなり、複数のセラミック層を積層するとともに、層間に内部導体2を設け、セラミック層を厚み方向に貫通するビアホール導体3を設けたものであり、一体に焼成されている。セラミック多層基板1には、積層コンデンサや積層インダクタなどを一体に作り込むこともできる。セラミック多層基板1の上下面には素子接続用パッド電極4,5が形成されている。
The
セラミック多層基板1の上面のパッド電極4には第1の回路素子16が固定され、下面のパッド電極5には第2の回路素子17が接続されている。これら回路素子16,17としては、IC、LSI、ダイオード、トランジスタなどの半導体デバイスや、チップコンデンサ、チップ抵抗、チップサーミスタ、チップインダクタ、フィルタなどの受動素子を用いることができる。回路素子16,17の接続方法としては、はんだ又は導電性接着剤によって接続してもよいし、バンプを用いて接続してもよく、あるいはワイヤボンディングで接続してもよい。
A
樹脂層10は熱硬化性樹脂(エポキシ、フェノール、シアネート等)中に無機フィラー(Al2 O3 、SiO2 、TiO2 等)を混合したものであり、セラミック多層基板1の下面に固定された回路素子17を包み込むように固着され、硬化されている。樹脂層10は、セラミック多層基板1の下面に固着された第1の樹脂層11と、第1の樹脂層11の下面に固着された第2の樹脂層12との2層構造よりなり、セラミック多層基板1の下面に固定された回路素子17は第1の樹脂層11の中に埋設されている。第1の樹脂層11と第2の樹脂層12との界面には複数の外部端子電極13が形成されており、これら外部端子電極13の中央部は平坦な第2の樹脂層12の下面に設けられた露出穴14から外部へ露出している。すなわち、図2に示すように、第2の樹脂層12の露出穴14の内周部14aは外部端子電極13の外周部の全周を覆っており、外部端子電極13の下面は第2の樹脂層12の下面より上方に位置している。ここでは、外部端子電極13および露出穴14を四角形としたが、円形あるいは長円形など任意の形状とすることができる。
第1の樹脂層11と第2の樹脂層12は、接合強度を高めるとともに、熱膨張差を小さくするため、主剤である熱硬化性樹脂を同一材料とするのが望ましい。
The
The
この実施例では外部端子電極13が金属箔、例えば銅箔で形成されている。外部端子電極13を厚膜電極ではなく金属箔にするのは、それが樹脂層10(11,12)側にあり、焼成することができないことと、金属箔と樹脂との組み合わせはプリント配線板の製法が応用できるからである。外部端子電極13はセラミック多層基板1の下面に形成された中継電極6と上下に対応する位置に形成されており、これら電極13,6が第1の樹脂層11を厚み方向に貫通するビアホール導体15を介して導通している。なお、中継電極6はセラミック多層基板1の下面に個別に形成したものに限らず、セラミック多層基板1の下面に露出したビアホール導体3の端部で兼用することもできる。また、中継電極6はパッド電極5を兼用してもよい。
In this embodiment, the external
前述のように、第2の樹脂層12の露出穴14の内周部14aが外部端子電極13の外周部を覆っている。つまり、第2の樹脂層12が外部端子電極13のフレーミング層として機能し、外部端子電極13が剥がれにくくなる。そのため、積層型電子部品Aをプリント基板などに実装した状態で落下衝撃などが作用し、プリント基板とこの積層型電子部品Aとを引き剥がす力が作用した場合、はんだを介して外部端子電極13全面が引っ張られ、外部端子電極13の外周部を起点として外部端子電極13と樹脂層10とが剥がれることがあるが、外部端子電極13の外周部を第2の樹脂層12が押さえているので、外部端子電極13の剥がれを防止できる。また、ビアホール導体15は、一般に樹脂層10を構成する樹脂に比べて熱膨張係数が大きく、リフロー等の熱によりビアホール導体15が隆起し、外部端子電極13を引き剥がす方向の力が作用するが、この引き剥がし力に対しても第2の樹脂層12が押さえているので、外部端子電極13の剥がれを防止できると同時に、外部端子電極13とビアホール導体15との導通不良を防止できる。
As described above, the inner
次に、図1に示す積層型電子部品Aの製造方法の一例を図3を参照して説明する。
まず、図3の(a)のようにセラミック多層基板1、樹脂シート10、および支持体22を準備する。セラミック多層基板1は次のようにして作製される。
PET等の樹脂フィルム上にセラミックスラリーを塗布し、乾燥し、厚み10〜200μm程度のセラミックグリーンシートを得る。セラミックスラリーに含まれるセラミック粉末として、例えばBaO、SiO2 、Al2 O3 、B2 O3 、CaOなどを混合したものを用いることができる。
前記グリーンシートに金型、レーザー等でφ0.1mm程度の貫通穴(ビアホール)をあけ、AgまたはCuを主成分とする金属粉、樹脂、有機溶剤を混練した導電ペーストをビアホール内に充填し、乾燥させる。これがビアホール導体3となる。
グリーンシート上にスクリーン印刷等で前記と同様の導電ペーストを所望のパターンに印刷し、乾燥させる。これが内部導体2となる。
適数枚のグリーンシートを積み重ねて、圧力100〜2000kgf/cm2 、温度40〜100℃程度で圧着する。
圧着した積層体の表裏面に、素子接続用パッド電極4,5や中継電極6を、前記と同様の導電ペーストを用いて形成する。
次に、導電ペーストがAg系であればエアー中で850℃前後、Cu系であればN2 中で950℃前後で積層体を焼成する。積層体の厚みは、例えば1mm程度である。
焼成後、必要に応じて表裏面に露出した電極上にNi/SnまたはNi/Au等をメッキ等で成膜する。
以上のようにしてセラミック多層基板1は作製される。
その後、セラミック多層基板1の裏面のパッド電極5に回路素子17を接続する。
Next, an example of a manufacturing method of the multilayer electronic component A shown in FIG. 1 will be described with reference to FIG.
First, as shown in FIG. 3A, the
A ceramic slurry is applied on a resin film such as PET and dried to obtain a ceramic green sheet having a thickness of about 10 to 200 μm. As the ceramic powder contained in the ceramic slurry, for example, a mixture of BaO, SiO 2 , Al 2 O 3 , B 2 O 3 , CaO or the like can be used.
A through hole (via hole) having a diameter of about 0.1 mm is formed in the green sheet with a mold, a laser, or the like, and a conductive paste kneaded with metal powder, resin, or organic solvent mainly composed of Ag or Cu is filled in the via hole, dry. This becomes the via-
A conductive paste similar to the above is printed in a desired pattern on the green sheet by screen printing or the like and dried. This is the
An appropriate number of green sheets are stacked and pressure-bonded at a pressure of 100 to 2000 kgf / cm 2 and a temperature of about 40 to 100 ° C.
The element
Next, if the conductive paste is Ag-based, the laminate is fired at about 850 ° C. in the air, and if Cu-based, the laminate is fired at about 950 ° C. in N 2 . The thickness of the laminated body is, for example, about 1 mm.
After firing, if necessary, Ni / Sn or Ni / Au or the like is formed on the electrodes exposed on the front and back surfaces by plating or the like.
The
Thereafter, the
一方、金属板などの支持体22上に厚み10〜40μm程度の銅箔をメッキあるいは貼り付け、フォトレジスト塗布、露光、現像エッチング、レジスト剥離の各工程を経て、銅箔をパターニングする。これが外部端子電極13となる。
さらに、半硬化状態の第1の樹脂シート11を準備する。この樹脂シート11は、熱硬化性樹脂(エポキシ、フェノール、シアネート等)中に無機フィラー(Al2 O3 、SiO2 、TiO2 等)を混合したものであり、これにレーザー等で導通用ビアホール15aをあける。半硬化状態とは、Bステージ状態またはプリプレグ状態をさす。ビアホール15a内に、導電性樹脂(Au、Ag、Cu、Ni等の金属粒子とエポキシ、フェノール、シアネート等の熱硬化性樹脂の混合物)を充填する。なお、ビアホール15a内にはんだを充填する場合には、セラミック多層基板1との圧着後にリフロー等によって充填してもよい。
セラミック多層基板1Aの厚みが1mmの場合、第1の樹脂シート11の厚みは400μm程度がよい。
On the other hand, a copper foil having a thickness of about 10 to 40 μm is plated or pasted on a
Furthermore, a semi-cured
When the thickness of the ceramic multilayer substrate 1A is 1 mm, the thickness of the
前記のように準備された支持体22とセラミック多層基板1とを、第1の樹脂シート11を間にして位置決めし、加熱圧着する。
加熱圧着によって、半硬化状態の樹脂シート10はセラミック多層基板1の下面に圧着し、同時に回路素子17の隙間にも充填される。なお、第1の樹脂シート11の圧着時に真空引きしながら圧着すれば、セラミック多層基板1と樹脂シート11との間に噛み込むエアーを良好に排除できる。
加熱圧着により、樹脂シート11に設けられたビアホール導体15は硬化し、セラミック多層基板1の下面の中継電極6と導通すると同時に、外部端子電極13とも導通する。
樹脂シート11の加熱硬化後、樹脂層11から支持体22を剥離すると、支持体22に貼り付けられていた銅箔は樹脂層11に転写され、外部端子電極13となる(図3の(b)参照)。
The
By the thermocompression bonding, the
By thermocompression bonding, the via-
When the
次に、図3の(b)のように圧着された複合積層体の下面、つまり樹脂層11の下面に、第2の樹脂シート12を間にして支持体23を位置決めし、加熱圧着する。
樹脂シート12には、外部端子電極13と対応する位置に、外部端子電極13より小形な露出穴14が形成されている。
加熱圧着により、第2の樹脂シート12は第1の樹脂層11の下面に固着され、一体の樹脂層10となる。この時、樹脂シート12の露出穴14の内周部が外部端子電極13の外周部全周を覆うので、外部端子電極13の剥がれを確実に防止できる。
樹脂シート12の加熱硬化後、第2の樹脂層12から支持体23を剥離すると、支持体23の表面の平坦度が樹脂層12に転写され、第2の樹脂層12の下面は平坦になる(図3の(c)参照)。
Next, the
In the
By thermocompression bonding, the
When the
その後、図3の(d)のように圧着された複合積層体の上面、つまりセラミック多層基板1の表面に設けたパッド電極4に回路素子16を接続すことで、図1に示す積層型電子部品Aが完成する。
なお、図3では、単一の積層型電子部品Aの製造方法について説明したが、実際には、セラミック多層基板1および樹脂シート11,12を親基板状態で圧着・硬化させ、その後で個片に分割することで、積層型電子部品Aとする方法が採用される。分割方法としては、ブレーク法やダイサーによるカット法などがある。
After that, the
In FIG. 3, the manufacturing method of the single multilayer electronic component A has been described. However, in actuality, the
図4は積層型電子部品の第2実施例を示す。
図1に示す積層型電子部品の場合、セラミック多層基板1の上面に接続された回路素子16が剥き出しになるため、外力が加わると回路素子15が脱落しやすく、またマウンタによる吸着が行えない。そこで、図4ではセラミック多層基板1の表面に回路素子16を覆うケース20を被せたものである。ケース20としては、樹脂ケースあるいは金属ケースを用いることができる。金属ケース20の場合には、加工のしやすさとコスト面で、洋白やリン青銅等が好ましい。金属ケースの場合には回路素子16の電磁シールドが可能になる。
FIG. 4 shows a second embodiment of the multilayer electronic component.
In the case of the multilayer electronic component shown in FIG. 1, since the
図5は積層型電子部品の第3実施例を示す。
この実施例は、セラミック多層基板1の上面に、回路素子16を覆うように樹脂21をモールドしたものである。この場合には、セラミック多層基板1の表裏の樹脂層10および21の熱膨張係数が異なると、熱履歴で基板1が反ったり、割れる恐れがある。そのため、両方の樹脂10,21は同一組成のものか、あるいは熱膨張係数が近い材料(熱履歴によりセラミック多層基板1に反りが発生しない程度)を使用するのがよい。
FIG. 5 shows a third embodiment of the multilayer electronic component.
In this embodiment, a
図6は積層型電子部品の第4実施例を示す。
この実施例は、セラミック多層基板1と樹脂層10との界面に、セラミック多層基板1の底面積の20〜80%を占める電極7を配することで、セラミック多層基板1と樹脂層10との接合強度を高めたものである。特に、この電極7は、金属箔ではなく、導電ペーストを焼結して得られた電極(焼結金属)であることが好ましい。なぜなら、金属箔(銅箔)の表面粗さ(Rmax =数μmオーダー)に比べて、焼結金属の表面粗さは粗く(Rmax =数十μmオーダー)、アンカー効果として樹脂層との接合強度を高めることができるからである。この表面粗さの差は、銅箔がメッキや銅板の圧延に形成されるのに対し、焼結金属は導電ペーストを焼結させたものであって、その焼成時に樹脂の飛散によるポアが表面や内部に残存することに起因している。この電極7はセラミック多層基板1の内部導体2にビアホール導体3を介して接続されたものであってもよいし、内部導体2とは電気的に独立したものであってもよい。
なお、この電極7はグランド電極であることが好ましい。グランド電極は、セラミック多層基板1とマザーボードとの間のシールド性を確保することができる。また、グランド電極とマザーボードとが近い方が、グランド電極とマザーボードのグランド電極とをつなぐ距離が短くなり、寄生インダクタンス値が小さくなるので、好ましい。
FIG. 6 shows a fourth embodiment of the multilayer electronic component.
In this embodiment, the
The
図7は積層型電子部品の第5実施例を示す。
この実施例では、樹脂層10を1層で構成したものである。この場合、樹脂層10の下面は平坦に形成され、外部端子電極13の中央部下面と樹脂層10の下面とが同一平面上に形成され、外部端子電極13の外周部下面のほぼ全周が中央部下面より上方に位置している。つまり、外部端子電極13の外周部13aが上方に若干反っている。外部端子電極13の中央部は樹脂層10から露出しており、外部端子電極13の外周部13aの全周が樹脂層10で覆われている。
この場合も、外部端子電極13の外周部全周を樹脂層10で覆うことで、外部端子電極13の剥がれを防止する効果がある。
FIG. 7 shows a fifth embodiment of the multilayer electronic component.
In this embodiment, the
Also in this case, covering the entire outer periphery of the external
図8は図7に示す積層型電子部品の製造工程の一部を示す。
図8の(a)に示すように、セラミック多層基板1と支持体24との間に半硬化状態の樹脂シート10配置し、上下に加熱圧着する。支持体24の上面には粘着シート25を介して金属箔(例えば銅箔)よりなる外部端子電極13が貼り付けられている。圧着時の樹脂シート10の圧力によって、樹脂の一部が粘着シート25と外部端子電極13との界面に侵入する。つまり、粘着シート25の粘着力と樹脂の加圧力との関係により樹脂の侵入量を制御することで、外部端子電極の外周部のほぼ全周に樹脂を回り込ませることができる。
この状態で加熱硬化させると、図8の(b)のように、外部端子電極13の外周部は樹脂層10に埋設される。
なお、図8では半硬化状態の樹脂シート1として一定厚みの樹脂シートを用いたが、外部端子電極13の外周部のみを薄肉としたり、粘着シート25のうち、外部端子電極13の外周部に対応する部分の粘着力を低くすることで、樹脂の入り込みを促進させてもよい。
FIG. 8 shows a part of the manufacturing process of the multilayer electronic component shown in FIG.
As shown in FIG. 8A, a
When heat-cured in this state, the outer peripheral portion of the external
In FIG. 8, a resin sheet having a constant thickness is used as the
A 積層型電子部品
1 セラミック多層基板
10 樹脂層
11 第1の樹脂層
12 第2の樹脂層
13 外部端子電極
14 露出穴
15 ビアホール導体
16,17 回路素子
20 モールド樹脂
21 ケース
A multilayer
Claims (9)
前記セラミック基板の下面に固着された樹脂層と、
前記樹脂層の下面から露出し、前記樹脂層中に設けられたビアホール導体を介してセラミック基板の前記導体パターンと接続された外部端子電極と、を備える積層型電子部品において、
前記樹脂層の下面は平坦に形成され、
前記外部端子電極の下面は前記樹脂層の下面より上方に位置し、
前記外部端子電極の中央部が前記樹脂層から露出し、かつ前記外部端子電極の外周部が前記樹脂層で覆われていることを特徴とする積層型電子部品。 A ceramic substrate on which a conductor pattern is formed;
A resin layer fixed to the lower surface of the ceramic substrate;
In a multilayer electronic component comprising an external terminal electrode exposed from the lower surface of the resin layer and connected to the conductor pattern of the ceramic substrate via a via-hole conductor provided in the resin layer,
The lower surface of the resin layer is formed flat,
The lower surface of the external terminal electrode is located above the lower surface of the resin layer,
A multilayer electronic component, wherein a central portion of the external terminal electrode is exposed from the resin layer, and an outer peripheral portion of the external terminal electrode is covered with the resin layer.
前記第1の樹脂層と第2の樹脂層との界面に前記外部端子電極が形成され、
前記第2の樹脂層には、前記外部端子電極の中央部を露出させ、外周部のほぼ全周を覆う露出穴が設けられていることを特徴とする請求項1または2に記載の積層型電子部品。 The resin layer is composed of a first resin layer fixed to the lower surface of the ceramic substrate and a second resin layer fixed to the lower surface of the first resin layer,
The external terminal electrode is formed at the interface between the first resin layer and the second resin layer,
3. The stacked type according to claim 1, wherein the second resin layer is provided with an exposed hole that exposes a central portion of the external terminal electrode and covers substantially the entire circumference of the outer peripheral portion. 4. Electronic components.
前記セラミック基板の下面に固着された樹脂層と、
前記樹脂層の下面から露出し、前記樹脂層中に設けられたビアホール導体を介してセラミック基板の前記導体パターンと接続された外部端子電極と、を備える積層型電子部品において、
前記樹脂層の下面は平坦に形成され、
前記外部端子電極の中央部下面と前記樹脂層の下面とが同一平面上に形成され、
前記外部端子電極の外周部下面が前記中央部下面より上方に位置し、
前記外部端子電極の中央部が前記樹脂層から露出し、かつ前記外部端子電極の外周部が前記樹脂層で覆われていることを特徴とする積層型電子部品。 A ceramic substrate on which a conductor pattern is formed;
A resin layer fixed to the lower surface of the ceramic substrate;
In a multilayer electronic component comprising an external terminal electrode exposed from the lower surface of the resin layer and connected to the conductor pattern of the ceramic substrate via a via-hole conductor provided in the resin layer,
The lower surface of the resin layer is formed flat,
The lower surface of the central portion of the external terminal electrode and the lower surface of the resin layer are formed on the same plane,
The outer peripheral lower surface of the external terminal electrode is located above the lower central surface,
A multilayer electronic component, wherein a central portion of the external terminal electrode is exposed from the resin layer, and an outer peripheral portion of the external terminal electrode is covered with the resin layer.
半硬化状態の熱硬化性樹脂を含み、ビアホール導体を有する第1の樹脂シートを準備する工程と、
半硬化状態の熱硬化性樹脂を含み、外部端子電極と対応する位置に露出穴を有する第2の樹脂シートを準備する工程と、
金属箔よりなる外部端子電極を取り付けた支持体を準備する工程と、
前記セラミック基板の下面に前記第1の樹脂シートを間にして前記支持体を圧着し、第1の樹脂シートの下面に外部端子電極を固着するとともに、外部端子電極をビアホール導体を介してセラミック基板の前記導体パターンと接続する工程と、
前記第1の樹脂シートを熱硬化させる工程と、
前記支持体を第1の樹脂シートから剥離し、外部端子電極を第1の樹脂シートに転写する工程と、
前記外部端子電極の外周部を前記露出穴の内周部が覆うように、前記第1の樹脂シートの下面に前記第2の樹脂シートを圧着する工程と、
前記第2の樹脂シートを熱硬化させる工程と、を備えることを特徴とする積層型電子部品の製造方法。 Preparing a ceramic substrate on which a conductor pattern is formed;
Preparing a first resin sheet containing a thermosetting resin in a semi-cured state and having a via-hole conductor;
Preparing a second resin sheet containing a semi-cured thermosetting resin and having an exposed hole at a position corresponding to the external terminal electrode;
Preparing a support to which external terminal electrodes made of metal foil are attached;
The support is pressure-bonded with the first resin sheet interposed between the lower surface of the ceramic substrate, the external terminal electrode is fixed to the lower surface of the first resin sheet, and the external terminal electrode is connected to the ceramic substrate via a via-hole conductor. Connecting with the conductor pattern of
Thermosetting the first resin sheet;
Peeling the support from the first resin sheet and transferring the external terminal electrode to the first resin sheet;
Crimping the second resin sheet to the lower surface of the first resin sheet so that the outer periphery of the external terminal electrode is covered by the inner periphery of the exposed hole;
And a step of thermosetting the second resin sheet. A method of manufacturing a multilayer electronic component, comprising:
半硬化状態の熱硬化性樹脂を含み、ビアホール導体を有する樹脂シートを準備する工程と、
金属箔よりなる外部端子電極を取り付けた支持体を準備する工程と、
前記セラミック基板の下面に前記樹脂シートを間にして前記支持体を圧着し、前記樹脂シートの下面に外部端子電極を固着するとともに、外部端子電極をビアホール導体を介してセラミック基板の前記導体パターンと接続させ、前記外部端子電極の外周部に前記樹脂シートを回り込ませる工程と、
前記樹脂シートを熱硬化させる工程と、
前記支持体を剥離し、外部端子電極を前記樹脂シートに転写する工程と、を備えることを特徴とする積層型電子部品の製造方法。 Preparing a ceramic substrate on which a conductor pattern is formed;
Including a semi-cured thermosetting resin and preparing a resin sheet having a via-hole conductor;
Preparing a support to which external terminal electrodes made of metal foil are attached;
The support is bonded to the lower surface of the ceramic substrate with the resin sheet interposed therebetween, and external terminal electrodes are fixed to the lower surface of the resin sheet, and the external terminal electrodes are connected to the conductor pattern of the ceramic substrate via via-hole conductors. Connecting the resin sheet around the outer periphery of the external terminal electrode; and
A step of thermosetting the resin sheet;
Peeling the said support body, and transferring the external terminal electrode to the said resin sheet, The manufacturing method of a multilayer electronic component characterized by the above-mentioned.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004039321A JP4403820B2 (en) | 2004-02-17 | 2004-02-17 | Multilayer electronic component and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004039321A JP4403820B2 (en) | 2004-02-17 | 2004-02-17 | Multilayer electronic component and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005235808A true JP2005235808A (en) | 2005-09-02 |
JP4403820B2 JP4403820B2 (en) | 2010-01-27 |
Family
ID=35018482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004039321A Expired - Fee Related JP4403820B2 (en) | 2004-02-17 | 2004-02-17 | Multilayer electronic component and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4403820B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010106839A1 (en) * | 2009-03-19 | 2010-09-23 | 株式会社村田製作所 | Circuit board and mother laminated body |
JP2013059220A (en) * | 2011-09-09 | 2013-03-28 | Murata Mfg Co Ltd | Power-supply control circuit module |
JP2013058646A (en) * | 2011-09-09 | 2013-03-28 | Murata Mfg Co Ltd | Electric power source control circuit module |
CN111386751A (en) * | 2017-11-02 | 2020-07-07 | 株式会社村田制作所 | Circuit module |
US11757429B2 (en) | 2017-09-29 | 2023-09-12 | Murata Manufacturing Co., Ltd. | Hybrid filter device and multiplexer |
WO2024154790A1 (en) * | 2023-01-19 | 2024-07-25 | 京セラ株式会社 | Wiring board, electrical device, and electrical device structure |
WO2024154834A1 (en) * | 2023-01-19 | 2024-07-25 | 京セラ株式会社 | Electronic element mounting substrate |
-
2004
- 2004-02-17 JP JP2004039321A patent/JP4403820B2/en not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010106839A1 (en) * | 2009-03-19 | 2010-09-23 | 株式会社村田製作所 | Circuit board and mother laminated body |
US8705247B2 (en) | 2009-03-19 | 2014-04-22 | Murata Manufacturing Co., Ltd. | Circuit board and mother laminated body |
JP2013059220A (en) * | 2011-09-09 | 2013-03-28 | Murata Mfg Co Ltd | Power-supply control circuit module |
JP2013058646A (en) * | 2011-09-09 | 2013-03-28 | Murata Mfg Co Ltd | Electric power source control circuit module |
US8913397B2 (en) | 2011-09-09 | 2014-12-16 | Murata Manufacturing Co., Ltd. | Power source control circuit module |
US9161433B2 (en) | 2011-09-09 | 2015-10-13 | Murata Manufacturing Co., Ltd. | Power supply control circuit module |
US11757429B2 (en) | 2017-09-29 | 2023-09-12 | Murata Manufacturing Co., Ltd. | Hybrid filter device and multiplexer |
CN111386751A (en) * | 2017-11-02 | 2020-07-07 | 株式会社村田制作所 | Circuit module |
CN111386751B (en) * | 2017-11-02 | 2023-05-16 | 株式会社村田制作所 | Circuit module |
WO2024154790A1 (en) * | 2023-01-19 | 2024-07-25 | 京セラ株式会社 | Wiring board, electrical device, and electrical device structure |
WO2024154834A1 (en) * | 2023-01-19 | 2024-07-25 | 京セラ株式会社 | Electronic element mounting substrate |
Also Published As
Publication number | Publication date |
---|---|
JP4403820B2 (en) | 2010-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4337822B2 (en) | Manufacturing method of multilayer electronic component | |
JP4310467B2 (en) | Composite multilayer substrate and manufacturing method thereof | |
US7569925B2 (en) | Module with built-in component | |
JP4453702B2 (en) | COMPOSITE ELECTRONIC COMPONENT AND MANUFACTURING METHOD THEREOF | |
JP4265607B2 (en) | Laminated electronic component and mounting structure of laminated electronic component | |
JP4725817B2 (en) | Manufacturing method of composite substrate | |
JP4403820B2 (en) | Multilayer electronic component and manufacturing method thereof | |
JP4752612B2 (en) | Manufacturing method of circuit board with protruding electrode | |
JP2006128229A (en) | Composite multilayer substrate | |
US20130050957A1 (en) | Electronic component incorporating board and composite module | |
JP2005235807A (en) | Stacked electronic component and its manufacturing method | |
JP2008288388A (en) | Packaging method of electronic component, and manufacturing method of electronic component incorporated substrate | |
JP2008135483A (en) | Substrate incorporating electronic component and its manufacturing method | |
WO2008004423A1 (en) | Wiring board having columnar conductor and method for manufacturing the wiring board | |
WO2006011508A1 (en) | Hybrid electronic component and method for manufacturing the same | |
JP2006196857A (en) | COMPOSITE CIRCUIT BOARD WITH CASE AND MANUFACTURING METHOD THEREOF | |
WO2005071742A1 (en) | Multilayer electronic component manufacturing method | |
JP2006310498A (en) | Ceramic multilayer substrate with cavity | |
KR100828925B1 (en) | Composite Electronic Components and Manufacturing Method Thereof | |
JP2007305631A (en) | Resin multilayer board, compound electronic component, and manufacturing methods of resin multilayer substrate and compound electronic component | |
JP2009147115A (en) | Module board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091013 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4403820 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131113 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |