[go: up one dir, main page]

JP2005223352A - Semiconductor device and manufacturing method of semiconductor device - Google Patents

Semiconductor device and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2005223352A
JP2005223352A JP2005085161A JP2005085161A JP2005223352A JP 2005223352 A JP2005223352 A JP 2005223352A JP 2005085161 A JP2005085161 A JP 2005085161A JP 2005085161 A JP2005085161 A JP 2005085161A JP 2005223352 A JP2005223352 A JP 2005223352A
Authority
JP
Japan
Prior art keywords
semiconductor chip
die pad
lead frame
lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005085161A
Other languages
Japanese (ja)
Inventor
Takaya Kikuchi
孝哉 菊地
Hitoshi Matsui
仁 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Akita Electronics Systems Co Ltd
Original Assignee
Hitachi Ltd
Akita Electronics Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Akita Electronics Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2005085161A priority Critical patent/JP2005223352A/en
Publication of JP2005223352A publication Critical patent/JP2005223352A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

【課題】リフロークラック耐性を向上させることができ、かつ半導体チップを良好に搭載することができる技術を提供する。
【解決手段】樹脂封止型半導体装置のリードフレーム及びその製造技術において、所定の回路が形成された半導体チップ１１を搭載するダイパッド２が略十字形状に形成され、かつ前記ダイパッド２の半導体チップ搭載面に絶縁性の接着テープ５を有しており、前記半導体チップ１１が絶縁性の接着テープ５を介してダイパッド２に搭載されるように構成したことにより、前記半導体チップ１１と前記ダイパッド２との接着面積を確保しつつ、前記半導体チップ１１と封止樹脂との接着面積を大きくすることができ、半導体装置のリフロークラック耐性を向上することができる。
【選択図】図１

A technique capable of improving reflow crack resistance and mounting a semiconductor chip satisfactorily is provided.
In a lead frame of a resin-encapsulated semiconductor device and a manufacturing technique thereof, a die pad 2 for mounting a semiconductor chip 11 on which a predetermined circuit is formed is formed in a substantially cross shape, and the semiconductor chip mounting of the die pad 2 is performed. By having an insulating adhesive tape 5 on the surface and the semiconductor chip 11 is mounted on the die pad 2 via the insulating adhesive tape 5, the semiconductor chip 11, the die pad 2, While ensuring the adhesion area, the adhesion area between the semiconductor chip 11 and the sealing resin can be increased, and the reflow crack resistance of the semiconductor device can be improved.
[Selection] Figure 1

Description

本発明は、リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置、特に半導体装置のリフロークラック耐性の向上に適用して有効な技術に関するものである。   The present invention relates to a lead frame, a method of manufacturing a semiconductor device using the lead frame, and a technique effective when applied to improvement of reflow crack resistance of a semiconductor device, particularly a semiconductor device.

従来の表面実装型の樹脂封止型半導体装置では、表面実装後の耐湿性の低下が重要な問題となっている。   In a conventional surface-mount type resin-encapsulated semiconductor device, a decrease in moisture resistance after surface mounting is an important problem.

すなわち、前記樹脂封止型半導体装置が大気中等から水分を吸湿してしまうと、リフロー半田付け時に加えられる熱により半導体装置のパッケージ内の接合界面、例えば半導体チップを搭載するダイパッドの裏面と前記パッケージを形成する樹脂との界面が剥離してしまい、その剥離面に水蒸気圧が作用することによりパッケージが膨張し、パッケージクラックを引き起こしてしまう。このようなパッケージクラックによって、水分や不純物がパッケージ内に侵入してしまい半導体チップを腐食させたり、前記クラックがパッケージ表面まで達したり、パッケージが膨れて変形すると外観不良となってしまう。   That is, if the resin-encapsulated semiconductor device absorbs moisture from the atmosphere or the like, the heat applied during reflow soldering causes a bonding interface in the package of the semiconductor device, for example, the back surface of the die pad on which the semiconductor chip is mounted and the package. The interface with the resin forming the film peels off, and the package expands due to the water vapor pressure acting on the peeled surface, thereby causing a package crack. Such package cracks cause moisture and impurities to enter the package and corrode the semiconductor chip, or when the crack reaches the package surface, or the package swells and deforms, resulting in poor appearance.

このような前記ダイパッドの裏面とモールド樹脂との界面の剥離を対策する技術としては、例えば前記ダイパッドに十文字のスリットを形成する技術がある。
前記ダイパッドに十文字のスリットを形成することにより、スリット部分では前記ダイパッドに搭載される半導体チップと封止樹脂とが接着され、接合界面が剥離しにくい構造となる。このダイパッドに十文字のスリットを設ける技術としては例えば非特許文献１に記載されている。 As a technique for preventing such peeling of the interface between the back surface of the die pad and the mold resin, for example, there is a technique of forming a cross-shaped slit in the die pad.
By forming a cross-shaped slit in the die pad, the semiconductor chip mounted on the die pad and the sealing resin are bonded to each other at the slit portion, and the bonding interface is difficult to peel off. For example, Non-Patent Document 1 discloses a technique for providing a cross-shaped slit on the die pad.

しかし、近年は半導体チップの大チップ化及びパッケージの薄型化が進んできており、パッケージに占める半導体チップの面積が増大する傾向にある。そのため前述したようにダイパッドに十文字のスリットを用いて、前記半導体チップを搭載するダイパッドと封止樹脂との密着性を向上させることだけでは、リフロー半田付け時のパッケージクラックを良好に対策できなくなる恐れがあった。   However, in recent years, semiconductor chips have become larger and packages have become thinner, and the area of the semiconductor chip in the package tends to increase. For this reason, as described above, the use of cross-shaped slits in the die pad to improve the adhesion between the die pad on which the semiconductor chip is mounted and the sealing resin may not provide a good countermeasure against package cracks during reflow soldering. was there.

また前記リフロー半田付け時のパッケージクラックの対策を目的とした技術として、ダイパッドの外形寸法をその上に搭載する半導体チップの外形寸法よりも小さく構成した技術としては、例えば特許文献１がある。その概要としては、半導体チップの外形寸法よりも小さい外形寸法に構成したダイパッドに塗布された接着剤により半導体チップを搭載するように構成することにより、前記半導体チップと封止樹脂との接着面積を大きくするものである。また前記半導体チップとダイパッドとの接着強度を向上するために、前記ダイパッドの支持リードに該支持リードより幾分広い小パッドを形成し、樹脂封止の際の溶融された樹脂の流動によるダイパッドの変動を防止する旨の記載もある。   For example, Patent Document 1 discloses a technique in which the outer dimensions of a die pad are made smaller than the outer dimensions of a semiconductor chip mounted thereon as a technique for the purpose of countermeasures against package cracks during reflow soldering. As its outline, by configuring the semiconductor chip to be mounted with an adhesive applied to a die pad configured to have an outer dimension smaller than the outer dimension of the semiconductor chip, the bonding area between the semiconductor chip and the sealing resin is increased. It's something that gets bigger. Further, in order to improve the adhesive strength between the semiconductor chip and the die pad, a small pad somewhat wider than the support lead is formed on the support lead of the die pad, and the die pad is formed by the flow of the molten resin at the time of resin sealing. There is also a statement to prevent fluctuations.

「ＶＬＳＩパッケージング技術（上）」（日経ＢＰ社発行、１９９３年５月３１日、第２０６頁乃至２１６頁）"VLSI packaging technology (top)" (issued by Nikkei BP, May 31, 1993, pages 206 to 216)

特開平６−２１６３０３号公報JP-A-6-216303

しかしながら、上述したように半導体チップより小さく構成されたダイパッドにより半導体チップを搭載するように構成した場合においては、前記支持リードに設けられた小パッドにより前記ダイパッドと半導体チップとの接着面積を補強しているが、前記ダイパッドへの半導体チップ搭載後の樹脂封止工程においてパッケージを形成する際、溶融された封止樹脂の流動により半導体チップ或いは半導体チップを搭載するダイパッドを変動させてしまう恐れがある。このような半導体チップ及びダイパッドの変動によっては、半導体チップとダイパッドとの剥離、或いはダイパッドの変動に伴うワイヤの露出の不良も発生してしまう。   However, in the case where the semiconductor chip is mounted with the die pad configured smaller than the semiconductor chip as described above, the bonding area between the die pad and the semiconductor chip is reinforced by the small pad provided on the support lead. However, when the package is formed in the resin sealing process after mounting the semiconductor chip on the die pad, there is a possibility that the semiconductor chip or the die pad mounting the semiconductor chip is fluctuated due to the flow of the molten sealing resin. . Depending on such fluctuations of the semiconductor chip and the die pad, peeling of the semiconductor chip and the die pad, or defective exposure of the wire accompanying the fluctuation of the die pad may occur.

また前記半導体チップと前記ダイパッドとの接着面積が少ないため、前記半導体チップの電極パッドとリードとのワイヤボンディング処理時において、リードフレームを保持した状態で、超音波振動を引加しながらワイヤを半導体チップに圧着する際に、前記超音波振動が良好に引加されない恐れもある。それにより、半導体チップの電極パッドとリードとを結線したワイヤが良好に接着されず、ワイヤ剥がれ等の不良を引き起こしてしまう。   In addition, since the bonding area between the semiconductor chip and the die pad is small, the wire is semiconductor while applying ultrasonic vibration while holding the lead frame in the wire bonding process between the electrode pad and the lead of the semiconductor chip. When pressure-bonding to the chip, the ultrasonic vibration may not be satisfactorily applied. As a result, the wires connecting the electrode pads of the semiconductor chip and the leads are not well bonded, and defects such as wire peeling are caused.

さらに前記半導体チップを前記ダイパッドに搭載する際に小さいパッドに接着剤を塗布しているため、ディスペンサ等による塗布位置にもある程度高い精度が要求され、塗布された接着剤により半導体チップを接着する際に前記ダイパッドから接着剤が漏れてしまう恐れもある。   Furthermore, since an adhesive is applied to a small pad when the semiconductor chip is mounted on the die pad, a certain degree of accuracy is required even in the application position by a dispenser or the like, and when the semiconductor chip is bonded by the applied adhesive In addition, the adhesive may leak from the die pad.

そこで、本発明の目的は、リフロークラック耐性を向上させることができ、かつ半導体チップを良好に搭載することができる技術を提供することである。   Therefore, an object of the present invention is to provide a technique that can improve the resistance to reflow cracks and can favorably mount a semiconductor chip.

また、本発明の他の目的は、半導体チップをフェイスダウンボンディングによりダイパッドに搭載可能な技術を提供することである。   Another object of the present invention is to provide a technique capable of mounting a semiconductor chip on a die pad by face-down bonding.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。   The outline of a typical invention among the inventions disclosed in the present application will be briefly described as follows.

すなわち、一主面に複数の電極が形成された半導体チップと、前記半導体チップを封止する樹脂封止体と、一端側が前記半導体チップを囲むように配置され他端側が前記半導体チップから遠ざかる方向に伸び前記樹脂封止体から露出する複数のリードと、前記半導体チップの複数の電極パッドと前記複数のリードの一端側とを接続する接続手段と、前記半導体チップの一主面と対向する他の主面を部分的に支持する支持リードとを有し、前記複数のリード及び前記支持リードは４２アロイ又は銅からなり、前記半導体チップは、樹脂基板の両面に接着剤層を設けた接着テープを介して前記支持リードに固定されている半導体装置である。   That is, a semiconductor chip in which a plurality of electrodes are formed on one main surface, a resin sealing body that seals the semiconductor chip, a direction in which one end side is disposed so as to surround the semiconductor chip and the other end side is away from the semiconductor chip A plurality of leads extending from the resin sealing body, a connecting means for connecting a plurality of electrode pads of the semiconductor chip and one end side of the plurality of leads, and the other facing one main surface of the semiconductor chip A plurality of leads and the support leads are made of 42 alloy or copper, and the semiconductor chip is provided with an adhesive layer on both surfaces of the resin substrate. This is a semiconductor device fixed to the support lead via a pin.

前記略十字形状に形成されたダイパッドが、前記支持リードの幅より幅広に構成したものである。   The die pad formed in the substantially cross shape is configured to be wider than the width of the support lead.

前記略十字状のダイパッドが、前記半導体チップの略対角線上に配置され、前記半導体チップを搭載しているものである。   The substantially cross-shaped die pad is disposed on a substantially diagonal line of the semiconductor chip and mounts the semiconductor chip.

前記半導体チップが、その一面を前記ダイパッドの搭載面に搭載され、かつ該半導体チップの略対角線上を固定するように配置されるものである。   The semiconductor chip is arranged so that one surface thereof is mounted on the mounting surface of the die pad and is fixed on a substantially diagonal line of the semiconductor chip.

前記ダイパッドが、その搭載面から他面に開口する開口部を有しているものである。   The die pad has an opening that opens from the mounting surface to the other surface.

また半導体装置の製造方法において、略四角形の板状で一面に所定の回路が形成された半導体チップを搭載する略十字形状のダイパッドと、前記ダイパッドを支持する支持リードと、前記ダイパッドに搭載される半導体チップと電気的に接続される複数のリードと、前記ダイパッドの搭載面に半導体チップを固定する絶縁性の接着テープとを有し、４２アロイ又は銅からなるリードフレームを準備する工程と、前記略十字形状のダイパッドに半導体チップを、該半導体チップの略対角線上に配置するように位置決めし、前記ダイパッドの搭載面に設けられ、樹脂基板の両面に接着剤層が形成された絶縁性の接着テープにより搭載する工程と、前記半導体チップの一面に設けられた電極パッドと前記リードとを電気的に接続する工程と、前記半導体チップの電極パッドと前記リードとを電気的に接続したリードフレームを上下で一対となるモールド金型により型締めし、前記モールド金型に溶融された樹脂を注入することにより前記リードフレームにパッケージを形成する工程とを有するものである。   Further, in the method of manufacturing a semiconductor device, a substantially cross-shaped die pad for mounting a semiconductor chip having a predetermined circuit formed on one surface in a substantially rectangular plate shape, a support lead for supporting the die pad, and mounted on the die pad A plurality of leads electrically connected to the semiconductor chip, an insulating adhesive tape for fixing the semiconductor chip to the mounting surface of the die pad, and preparing a lead frame made of 42 alloy or copper; Insulating adhesive in which a semiconductor chip is positioned on a substantially cross-shaped die pad so as to be arranged on a substantially diagonal line of the semiconductor chip, provided on the mounting surface of the die pad, and an adhesive layer is formed on both surfaces of the resin substrate A step of mounting with a tape, a step of electrically connecting an electrode pad provided on one surface of the semiconductor chip and the lead, and the half A lead frame that electrically connects the electrode pads of the body chip and the lead is clamped by a pair of mold dies at the top and bottom, and a molten resin is injected into the mold dies to package the lead frame Forming the step.

前記半導体装置の製造方法において、前記半導体チップが、前記電極パッドを露出するように前記一面をフェイスダウンにより前記ダイパッドに搭載する。   In the method of manufacturing a semiconductor device, the semiconductor chip is mounted on the die pad by face-down so that the electrode pad is exposed.

前記半導体装置の製造方法において、前記リードフレームのダイパッドが、前記モールド金型へ樹脂を注入する際に、前記リードフレームを型締めしたモールド金型の上側の空間と下側の空間とを略同一にするようにダウンセット加工されている。   In the manufacturing method of the semiconductor device, when the die pad of the lead frame injects resin into the mold die, the upper space and the lower space of the mold die for clamping the lead frame are substantially the same. It is downset processed to make.

上述した手段によれば、略四角形の板状で一面に所定の回路が形成された半導体チップと、前記半導体チップを搭載するダイパッドと、前記ダイパッドを支持する複数の支持リードと、前記ダイパッドの近傍から外方に向かって延在し、前記半導体チップの一面に設けられた電極パッドと電気的に接続された複数のリードと、前記半導体チップ及び前記リードの電極パッドとの接続部一帯を封止するパッケージとを有する半導体装置及びそれに用いられるリードフレームにおいて、前記ダイパッドは略十字状に形成され、かつ前記ダイパッドの半導体チップの搭載面に絶縁性の接着テープを有しており、前記半導体チップが絶縁性の前記接着テープを介してダイパットに搭載されるように構成したことにより、前記半導体チップと前記ダイパッドとの接着面積を確保しつつ、前記半導体チップと封止樹脂との接着面積を大きくすることができ、半導体装置のリフロークラック耐性を向上できる。   According to the above-described means, a semiconductor chip having a substantially rectangular plate shape on which a predetermined circuit is formed, a die pad for mounting the semiconductor chip, a plurality of support leads for supporting the die pad, and the vicinity of the die pad A plurality of leads extending outward from the electrode and electrically connected to an electrode pad provided on one surface of the semiconductor chip, and a connection portion between the semiconductor chip and the electrode pad of the lead is sealed In a semiconductor device having a package and a lead frame used therefor, the die pad is formed in a substantially cross shape, and an insulating adhesive tape is provided on a mounting surface of the semiconductor chip of the die pad. The semiconductor chip and the die pad are configured to be mounted on the die pad via the insulating adhesive tape. While ensuring the adhesion area between de, the bonding area between the semiconductor chip and the sealing resin can be increased, thereby improving the reflow crack resistance of the semiconductor device.

また前記十字形状に形成されたダイパッドが、前記支持リードの幅より幅広に構成し、前記半導体チップの略対角線上に配置され、前記半導体チップを搭載するように構成したことにより、前記半導体チップはその略対角線上を前記ダイパッドにより固定されるため、前記半導体チップをダイパッドに良好に搭載することができる。   Further, the die pad formed in the cross shape is configured to be wider than the width of the support lead, arranged on a substantially diagonal line of the semiconductor chip, and configured to mount the semiconductor chip. Since the substantially diagonal line is fixed by the die pad, the semiconductor chip can be favorably mounted on the die pad.

前記半導体チップが、その一面を前記ダイパッドの搭載面にフェイスダウンで搭載され、かつ前記半導体チップの略対角線上を固定するように配置されることにより、前記半導体チップの電極パッドとリードとのワイヤボンディングの際に、前記リードフレームを良好に保持することができ、超音波振動の引加が良好に行われるため、前記電極パッドとリードとの接続強度を向上できる。   One surface of the semiconductor chip is mounted face-down on the mounting surface of the die pad, and the semiconductor chip is arranged so as to be fixed on a substantially diagonal line of the semiconductor chip, whereby the wire between the electrode pad of the semiconductor chip and the lead In the bonding, the lead frame can be held well and the ultrasonic vibration is satisfactorily applied, so that the connection strength between the electrode pad and the lead can be improved.

前記ダイパッドが、その半導体チップ搭載面から他面に開口する開口部を設けるように構成したことにより、半導体チップと封止樹脂との接着面積をさらに大きくし、接着強度を向上することができる。   Since the die pad is configured to provide an opening that opens from the semiconductor chip mounting surface to the other surface, the bonding area between the semiconductor chip and the sealing resin can be further increased, and the bonding strength can be improved.

また半導体装置の製造方法において、略四角形の板状で一面に所定の回路が形成された半導体チップを搭載する略十字形状のダイパッドと、前記ダイパッドを支持する支持リードと、前記ダイパッドに搭載される半導体チップと電気的に接続される複数のリードと、前記ダイパッドの搭載面に半導体チップを固定する絶縁性の接着テープとからなるリードフレームを準備する工程と、前記略十字形状のダイパッドに半導体チップを、該半導体チップの略対角線上に配置するように位置決めし、前記ダイパッドの搭載面に設けられた接着テープにより搭載する工程と、前記半導体チップの一面に設けられた電極パッドと前記リードとを電気的に接続する工程と、前記半導体チップの電極パッドと前記リードとを電気的に接続したリードフレームを上下で一対となるモールド金型により型締めし、前記モールド金型に溶融された樹脂を注入することにより前記リードフレームにパッケージを形成する工程とを有するように構成したことにより、前記リードフレームに前記半導体チップを容易に搭載することができ、かつ前記半導体チップとダイパッドとの接着強度を確保しつつ、半導体チップと封止樹脂との接着面積を大きくすることができる。   Further, in the method of manufacturing a semiconductor device, a substantially cross-shaped die pad for mounting a semiconductor chip having a predetermined circuit formed on one surface in a substantially rectangular plate shape, a support lead for supporting the die pad, and mounted on the die pad Preparing a lead frame comprising a plurality of leads electrically connected to the semiconductor chip and an insulating adhesive tape for fixing the semiconductor chip to the mounting surface of the die pad; and a semiconductor chip on the substantially cross-shaped die pad Is positioned so as to be arranged on a substantially diagonal line of the semiconductor chip, and is mounted with an adhesive tape provided on the mounting surface of the die pad, and the electrode pad provided on one surface of the semiconductor chip and the lead A lead frame electrically connecting the electrode pads of the semiconductor chip and the leads; And forming a package on the lead frame by injecting a molten resin into the mold die, thereby forming a package on the lead frame. The semiconductor chip can be easily mounted, and the bonding area between the semiconductor chip and the sealing resin can be increased while ensuring the bonding strength between the semiconductor chip and the die pad.

また前記半導体チップが、前記電極パッドを露出するように前記一面をフェイスダウンにより前記ダイパッドに搭載することにより、前記半導体チップの電極パッドとリードとのワイヤボンディングの際に、前記半導体チップ上に配置されるダイパッドにより半導体チップを良好に保持することができるため、半導体チップへ超音波振動の引加を良好に行うことができる。   In addition, the semiconductor chip is disposed on the semiconductor chip during wire bonding between the electrode pad and the lead of the semiconductor chip by mounting the one surface on the die pad so as to expose the electrode pad. Since the semiconductor chip can be satisfactorily held by the die pad, the ultrasonic vibration can be satisfactorily applied to the semiconductor chip.

さらに前記リードフレームのダイパッドが、前記モールド金型へ樹脂を注入する際に前記リードフレームを型締めしたモールド金型の上側の空間と下側の空間とを略同一にするようにダウンセット加工することにより、前記モールド金型へ注入される封止樹脂の流動を前記モールド金型の上下の空間で略均一化することができ、良好にパッケージを形成することができる。   Further, the die pad of the lead frame is downset so that the upper space and the lower space of the mold mold in which the lead frame is clamped when the resin is injected into the mold mold are substantially the same. Thereby, the flow of the sealing resin injected into the mold can be made substantially uniform in the space above and below the mold, and a package can be formed satisfactorily.

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。   The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.

すなわち、半導体装置のリードフレーム及びその製造技術において、所定の回路が形成された半導体チップ１１を搭載するダイパッド２が略十字形状に形成され、かつ前記ダイパッド２の半導体チップ搭載面に絶縁性の接着テープ５を有しており、前記半導体チップ１１が絶縁性の接着テープ５を介してダイパッド２に搭載されるように構成したことにより、前記半導体チップ１１と前記ダイパッド２との接着面積を確保しつつ、前記半導体チップ１１と封止樹脂１６との接着面積を大きくすることができ、半導体装置のリフロークラック耐性を向上することができる。さらに半導体装置のリフロークラック耐性を向上できるため、半導体装置の信頼性を向上することができる。   That is, in the lead frame of a semiconductor device and its manufacturing technology, the die pad 2 for mounting the semiconductor chip 11 on which a predetermined circuit is formed is formed in a substantially cross shape, and insulative bonding is performed on the semiconductor chip mounting surface of the die pad 2. By having the tape 5 and the semiconductor chip 11 is mounted on the die pad 2 via the insulating adhesive tape 5, the bonding area between the semiconductor chip 11 and the die pad 2 is secured. However, the bonding area between the semiconductor chip 11 and the sealing resin 16 can be increased, and the reflow crack resistance of the semiconductor device can be improved. Furthermore, since the reflow crack resistance of the semiconductor device can be improved, the reliability of the semiconductor device can be improved.

また前記ダイパッドを略十字形状に構成したことにより、該ダイパッドに異なる大きさの半導体チップを搭載可能となり、リードフレームの共用化することができ、フレーム数の削減により製造コストの低減を図ることが可能となる。   In addition, since the die pad is configured in a substantially cross shape, semiconductor chips of different sizes can be mounted on the die pad, and lead frames can be shared, and the manufacturing cost can be reduced by reducing the number of frames. It becomes possible.

以下、本発明の実施形態について図面を用いて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

尚、本発明の実施形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。   Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments of the present invention, and the repetitive description thereof will be omitted.

本実施形態ではＱＦＰ（Quad Flat Package）の半導体装置に適用した場合について説明する。図１は本発明の一実施形態であるリードフレームにおける単位フレーム構成示す平面図であり、前記単位フレームは所定の方向に複数個、連設されている。   In the present embodiment, a case where the present invention is applied to a QFP (Quad Flat Package) semiconductor device will be described. FIG. 1 is a plan view showing the structure of a unit frame in a lead frame according to an embodiment of the present invention. A plurality of unit frames are connected in a predetermined direction.

前記リードフレーム１はその中心位置にダイパッド２が配置されており、前記ダイパッド２には所定の回路が形成された半導体チップが搭載される。本実施形態ではダイパッド２が、例えば略十字形状（または×字形状ともいう）に構成されている。そして、前記十字形状に構成されたダイパッド２には、図１の点線枠の半導体チップ搭載部位３に示すように、前記四角形の板状である半導体チップの略対角線上を接着固定される。また前記十字形状のダイパッド２は前記十字形状の突出部分がそれぞれ支持リード４に接続されており、前記支持リード４により前記リードフレーム１に支持されている。また、前記ダイパッド２は例えば前記支持リード４のリード幅より幅広に形成されており、前記半導体チップと前記ダイパッド２との接着強度を確保するように構成されている。そして前記ダイパッド２の搭載面、つまりは半導体チップを搭載する側の面には前記半導体チップをダイパッド２に接着固定するための接着テープ５が設けられている。前記接着テープ５は前記ダイパッド２と略同一の形状に構成されており、例えばポリイミド系樹脂基板の両面に接着剤層を設けたテープ等により半導体チップを接着固定するように構成されている。また前記接着テープ５は熱可塑性ポリイミドによるテープを用いて前記半導体チップを熱圧着することにより搭載するように構成してもよい。   A die pad 2 is disposed at the center of the lead frame 1, and a semiconductor chip on which a predetermined circuit is formed is mounted on the die pad 2. In the present embodiment, the die pad 2 is configured, for example, in a substantially cross shape (also referred to as an X shape). Then, to the die pad 2 configured in a cross shape, as shown in the semiconductor chip mounting portion 3 in the dotted frame in FIG. 1, the substantially diagonal line of the rectangular semiconductor chip is bonded and fixed. The cross-shaped die pad 2 has a cross-shaped protruding portion connected to a support lead 4, and is supported by the lead frame 1 by the support lead 4. The die pad 2 is formed wider than the lead width of the support lead 4, for example, and is configured to ensure the adhesive strength between the semiconductor chip and the die pad 2. An adhesive tape 5 for bonding and fixing the semiconductor chip to the die pad 2 is provided on the mounting surface of the die pad 2, that is, the surface on the side where the semiconductor chip is mounted. The adhesive tape 5 is configured to have substantially the same shape as the die pad 2, and is configured to adhere and fix the semiconductor chip with, for example, a tape provided with an adhesive layer on both surfaces of a polyimide resin substrate. The adhesive tape 5 may be configured to be mounted by thermocompression bonding of the semiconductor chip using a thermoplastic polyimide tape.

そして前記ダイパッド２の周囲には、前記ダイパッド２に搭載される半導体チップの電極パッドとワイヤ等により電気的に接続されるリード６の一端であるインナー部が複数配置されている。前記リード６の他端であるアウター部は前記リードフレーム１の外枠７或いは枠部８に接続され、前記複数のリード６はリードフレーム１に支持されている。また、前記複数のリード６は枠状に形成されたダムバー９にそれぞれ接続されている。前記ダムバー９は前記リードフレーム１に形成されるパッケージを取り囲む程度の大きさで配置されており、前記樹脂封止の際に注入される封止樹脂の流出を防止している。また前記外枠７にはリードフレーム１の搬送及び位置決めをするための位置決め孔１０が所定の間隔で形成されている。   Around the die pad 2, a plurality of inner portions which are one ends of leads 6 electrically connected to electrode pads of a semiconductor chip mounted on the die pad 2 by wires or the like are arranged. The outer part which is the other end of the lead 6 is connected to the outer frame 7 or the frame part 8 of the lead frame 1, and the plurality of leads 6 are supported by the lead frame 1. The plurality of leads 6 are respectively connected to a dam bar 9 formed in a frame shape. The dam bar 9 is arranged to have a size that surrounds the package formed on the lead frame 1 and prevents the sealing resin injected during the resin sealing from flowing out. The outer frame 7 is formed with positioning holes 10 for conveying and positioning the lead frame 1 at a predetermined interval.

このようなリードフレーム１は、例えば４２アロイ或いはＣｕ（銅）等からなる薄板状の基板をエッチング或いは打ち抜き加工することにより、所望の形状に構成している。   Such a lead frame 1 is formed into a desired shape by etching or punching a thin plate-shaped substrate made of, for example, 42 alloy or Cu (copper).

次に前述したように構成されたリードフレームを用いた半導体装置の製造方法の一例について簡単に説明する。   Next, an example of a manufacturing method of a semiconductor device using the lead frame configured as described above will be briefly described.

まず、図１に示すように前記十字形状のダイパッド２で、該ダイパッド２の一面に接着テープ５が設けられたリードフレーム１が準備されている。   First, as shown in FIG. 1, a lead frame 1 having a cross-shaped die pad 2 having an adhesive tape 5 provided on one surface of the die pad 2 is prepared.

そして半導体装置の製造に用いられる半導体チップ１１は略四角形の板状で一面に所定の回路が形成されており、前記半導体チップの一面には電極パッド１２が複数個、設けられている。   A semiconductor chip 11 used for manufacturing a semiconductor device has a substantially rectangular plate shape, and a predetermined circuit is formed on one surface, and a plurality of electrode pads 12 are provided on one surface of the semiconductor chip.

図２はダイボンディング工程を示す概略構成図であり、前記半導体チップ１１は図２に示すように、予め準備された略十字形状に構成されたダイパッド２と、前記ダイパッド２を支持する支持リード４と、前記ダイパッド２に搭載される半導体チップと電気的に接続される複数のリード６と、前記ダイパッド２の搭載面に半導体チップを固定する絶縁性の接着テープ５とからなるリードフレーム１の所定部位へ搭載される。この時、前記半導体チップ１１は例えば前記リードフレーム１の前記略十字状に形成されたダイパッド２の搭載面に、前記半導体チップ１１の他面、つまりは回路形成面とは反対の面を、前記ダイパッド２が略対角線上に配置されるように位置決めされ、前記ダイパッド２の搭載面に設けられた接着テープ５により接着固定される。そのため、半導体チップをその他面の略対角線上に沿って、前記支持リード４より幅広に形成された略十字形状のダイパッド２に接着固定するように構成することにより、前記半導体チップ１１をダイパッド２に容易にかつ良好に接着固定することができる。尚、本実施形態のようにダイパッド２を略十字形状に構成したリードフレーム１では、半導体チップ１１の対角線上に沿って半導体チップ１１を固定するため、図３に示すように大きさの異なる半導体チップも良好に搭載することができる。このように大きさの異なる半導体チップを一種類のフレームで共用化することもができ、リードフレームの汎用性を向上できる。さらに前記リードフレーム１に予め接着テープ５を設け、前記接着テープ５により半導体チップを固定しているため接着剤等の液ダレもなく容易に固定できる。   FIG. 2 is a schematic configuration diagram showing a die bonding process. As shown in FIG. 2, the semiconductor chip 11 has a die pad 2 configured in a substantially cross shape and a support lead 4 for supporting the die pad 2 as shown in FIG. A predetermined lead frame 1 including a plurality of leads 6 electrically connected to a semiconductor chip mounted on the die pad 2 and an insulating adhesive tape 5 for fixing the semiconductor chip to the mounting surface of the die pad 2. Mounted on the site. At this time, the semiconductor chip 11 has, for example, the other surface of the semiconductor chip 11, that is, the surface opposite to the circuit formation surface, on the mounting surface of the die pad 2 formed in the substantially cross shape of the lead frame 1. The die pad 2 is positioned so as to be disposed substantially diagonally, and is bonded and fixed by an adhesive tape 5 provided on the mounting surface of the die pad 2. Therefore, the semiconductor chip 11 is bonded to the die pad 2 by being configured to be bonded and fixed to the substantially cross-shaped die pad 2 formed wider than the support lead 4 along the substantially diagonal line of the other surface. It can be easily and well bonded and fixed. Incidentally, in the lead frame 1 in which the die pad 2 is formed in a substantially cross shape as in the present embodiment, the semiconductor chip 11 is fixed along the diagonal line of the semiconductor chip 11, so that the semiconductors having different sizes as shown in FIG. The chip can be mounted well. Thus, semiconductor chips having different sizes can be shared by one type of frame, and the versatility of the lead frame can be improved. Furthermore, since the adhesive tape 5 is provided in advance on the lead frame 1 and the semiconductor chip is fixed by the adhesive tape 5, the lead frame 1 can be easily fixed without dripping of adhesive or the like.

そして半導体チップ１１を搭載したリードフレーム１は、前記半導体チップ１１の一面に設けられた電極パッド１２と前記リード６のインナー部とが、Ａｕ（金）或いはＣｕ（銅）等からなるワイヤ１３によって結線されることにより電気的に接続される。このワイヤボンディング工程では、前記ワイヤ１３の先端を溶融させてボール状に形成した後、該ボールを前記電極パッド１２に押圧しながら超音波振動を引加し、接合する。そして、所定のループ形状を描くようにしてワイヤ１３の後端をリード６上に超音波接合する。図４及び図５はワイヤボンディング工程を示す図であり、図４及び図５に示すように全てのリード６と電極パッド１２を結線することにより、前記電極パッド１２とリードがワイヤ１３により電気的に接続される。   In the lead frame 1 on which the semiconductor chip 11 is mounted, the electrode pad 12 provided on one surface of the semiconductor chip 11 and the inner part of the lead 6 are formed by wires 13 made of Au (gold) or Cu (copper). It is electrically connected by being connected. In this wire bonding process, after the tip of the wire 13 is melted and formed into a ball shape, ultrasonic vibration is applied and bonded while pressing the ball against the electrode pad 12. Then, the rear end of the wire 13 is ultrasonically bonded onto the lead 6 so as to draw a predetermined loop shape. FIGS. 4 and 5 are diagrams showing a wire bonding process. By connecting all the leads 6 and the electrode pads 12 as shown in FIGS. 4 and 5, the electrode pads 12 and the leads are electrically connected by the wires 13. Connected to.

図６は半導体装置の樹脂封止工程を示す断面図であり、ワイヤボンディングの完了したリードフレーム１は、上下で一対となるモールド金型１４によって型締めされる。そして型締めされたモールド金型１４にゲート１５から溶融された樹脂、例えばエポキシ樹脂等の封止樹脂１６を、半導体装置のパッケージの外形を型取るキャビティ１７に注入し、前記半導体チップ１１、及び電極パッド１２とリード６との接続部一帯を封止する。前記モールド金型１４のキャビティ１７への前記封止樹脂１６が充填された後、その状態で数分間保持すると前記封止樹脂１６はモールド金型１４からの熱により硬化され、リードフレームにパッケージ１８が形成される。本実施形態では半導体チップ１１を搭載するダイパッド２が略十字形状で、前記半導体チップ１１の他面をその対角線上に沿って固定しているため、前記半導体チップの他面と前記ダイパッド２との接着強度を確保することができ、樹脂封止の際に注入される樹脂の流動による半導体チップの剥離を低減できる。さらに前記半導体チップ１１の他面と封止樹脂１６との接着面積を大きくできる。   FIG. 6 is a cross-sectional view showing the resin sealing process of the semiconductor device, and the lead frame 1 on which wire bonding has been completed is clamped by a pair of mold dies 14 at the top and bottom. Then, a resin melted from the gate 15, for example, a sealing resin 16 such as an epoxy resin, is injected into the mold mold 14 that has been clamped into the cavity 17 that molds the outer shape of the package of the semiconductor device, and the semiconductor chip 11, and The entire connection portion between the electrode pad 12 and the lead 6 is sealed. When the cavity 17 of the mold 14 is filled with the sealing resin 16 and held in that state for several minutes, the sealing resin 16 is cured by heat from the mold 14 and the package 18 is attached to the lead frame. Is formed. In the present embodiment, the die pad 2 on which the semiconductor chip 11 is mounted has a substantially cross shape, and the other surface of the semiconductor chip 11 is fixed along the diagonal line. Adhesive strength can be ensured, and peeling of the semiconductor chip due to the flow of resin injected during resin sealing can be reduced. Furthermore, the adhesion area between the other surface of the semiconductor chip 11 and the sealing resin 16 can be increased.

また図７は前記ダイパッドをダウンセット加工したリードフレームを用いた場合の樹脂封止工程を示す断面図である。図７に示すように前記リードフレーム１のダイパッド２をダウンセット加工、例えば前記ダイパッド２の半導体チップ搭載面がリード６のインナー部の他面より下方に位置するようにを加工するように構成してもよい。このようにダイパッド２をダウンセット加工することにより、前記モールド金型１４へ封止樹脂１６を注入する際に前記リードフレーム１を型締めしたモールド金型１４のキャビティ１７の上側の空間と下側の空間とを略均一にすることができる。さらに前記モールド金型１４へ注入される封止樹脂１６の流動を前記キャビティの上下の空間で略均一化することができるため、前記パッケージ１８へのボイドの発生を低減でき、リードフレームにパッケージ１８を良好に形成することができる。   FIG. 7 is a cross-sectional view showing a resin sealing process when a lead frame in which the die pad is downset processed is used. As shown in FIG. 7, the die pad 2 of the lead frame 1 is downset processed, for example, so that the semiconductor chip mounting surface of the die pad 2 is positioned below the other surface of the inner portion of the lead 6. May be. By down-setting the die pad 2 in this way, the space above and below the cavity 17 of the mold 14 in which the lead frame 1 is clamped when the sealing resin 16 is injected into the mold 14 The space can be made substantially uniform. Furthermore, since the flow of the sealing resin 16 injected into the mold 14 can be made substantially uniform in the space above and below the cavity, the generation of voids in the package 18 can be reduced, and the package 18 can be formed on the lead frame. Can be formed satisfactorily.

図８及び図９は樹脂封止の完了したリードフレームの構成を示す図であり、リードフレーム１は前記モールド金型１４より取り出され、前記リードフレーム１に半導体チップ１１、ダイパッド２、ワイヤ１３、リード６のインナー部を覆うような略四角形のパッケージ１８が形成される。   8 and 9 are views showing the structure of a lead frame that has been sealed with resin. The lead frame 1 is taken out from the mold 14 and the lead frame 1 has a semiconductor chip 11, a die pad 2, wires 13, A substantially rectangular package 18 is formed so as to cover the inner part of the lead 6.

前記パッケージ１８の形成されたリードフレーム１は、切断・成形工程において複数のリード６のアウター部が各々独立するように外枠７、枠体８、及びダムバー９等が切断加工により除去される。前記パッケージ１８から突出した複数のリード６のアウター部は図示しない成形金型によりガルウイング形状に成形される。そして図１０及び図１１に示されように、略四角形のパッケージ１８の４方向からそれぞれガルウイング形状に成形された複数本のリードが突出するＱＦＰの半導体装置１９が得られる。   In the lead frame 1 on which the package 18 is formed, the outer frame 7, the frame body 8, the dam bar 9, and the like are removed by cutting so that the outer portions of the plurality of leads 6 are independent from each other in the cutting / forming process. Outer portions of the plurality of leads 6 protruding from the package 18 are formed into a gull wing shape by a molding die (not shown). 10 and 11, a QFP semiconductor device 19 is obtained in which a plurality of leads each formed into a gull wing shape are projected from four directions of a substantially rectangular package 18.

このように、半導体チップ１１を搭載するダイパッド２が略十字形状で、前記半導体チップの他面をその対角線上に沿って固定しているため、前記半導体チップとダイパッドとの接着強度を確保するとともに、前記半導体チップの他面と封止樹脂との接着面積が大きくすることができ、半導体チップとパッケージの密着性を向上できる半導体装置が得られる。そのため半導体装置の半導体チップとパッケージの密着性を向上することにより、リフロークラック耐性を向上することができる。   As described above, since the die pad 2 on which the semiconductor chip 11 is mounted has a substantially cross shape and the other surface of the semiconductor chip is fixed along the diagonal line, the bonding strength between the semiconductor chip and the die pad is ensured. Thus, the bonding area between the other surface of the semiconductor chip and the sealing resin can be increased, and a semiconductor device that can improve the adhesion between the semiconductor chip and the package is obtained. Therefore, the reflow crack resistance can be improved by improving the adhesion between the semiconductor chip of the semiconductor device and the package.

次に前記実施形態１と同様に構成されたリードフレーム１を用いた他の半導体装置の製造方法について簡単に説明する。   Next, a method for manufacturing another semiconductor device using the lead frame 1 configured in the same manner as in the first embodiment will be briefly described.

前記実施形態１と同様に半導体チップ１１は、予め準備された略十字形状に構成されたダイパッド２と、前記ダイパッド２を支持する支持リード４と、前記ダイパッド２に搭載される半導体チップと電気的に接続される複数のリード６と、前記ダイパッド２の一面に半導体チップを搭載する絶縁性の接着テープ５とからなるリードフレーム１へ搭載される。   Similar to the first embodiment, the semiconductor chip 11 includes a die pad 2 configured in a substantially cross shape, a support lead 4 that supports the die pad 2, and a semiconductor chip mounted on the die pad 2. The lead frame 1 is composed of a plurality of leads 6 connected to each other and an insulating adhesive tape 5 for mounting a semiconductor chip on one surface of the die pad 2.

本実施形態では前記半導体チップ１１が、例えば前記リードフレーム１の前記略十字状に形成されたダイパッド２の搭載面に、半導体チップ１１の一面、つまりは回路形成された面を、前記ダイパッド２が略対角線上に配置されるように位置決めし、前記ダイパッド２の搭載面に設けられた絶縁性の接着テープ５により、フェイスダウンボンディングで搭載される。この時、前記十字形状に形成されたダイパッド２は前記半導体チップ１１の電極パッド１２の位置を避けるように接着固定されている。前記フェイスダウンボンディングによりダイパッド２に接着固定された半導体チップ１１は例えば図１２に示されるように構成される。   In the present embodiment, for example, the die pad 2 is arranged so that one surface of the semiconductor chip 11, that is, the surface on which the circuit is formed, is mounted on the mounting surface of the die pad 2 formed in the substantially cross shape of the lead frame 1. It is positioned so as to be arranged on a substantially diagonal line, and is mounted by face-down bonding with an insulating adhesive tape 5 provided on the mounting surface of the die pad 2. At this time, the die pad 2 formed in the cross shape is bonded and fixed so as to avoid the position of the electrode pad 12 of the semiconductor chip 11. The semiconductor chip 11 bonded and fixed to the die pad 2 by the face-down bonding is configured as shown in FIG. 12, for example.

また半導体チップ１１をフェイスダウンボンディングにより前記ダイパッド２に接着固定しているため、半導体チップ１１の電極パッド１２の配置、例えば前記電極パッド１２が前記ダイパッドと重なってしまう配置の場合には、図１３に示すように前記十字形状のダイパッド２に切欠部２０を形成し、前記電極パッド１２の位置を避けて、前記半導体チップ１１を略対角線上に沿って、絶縁性の接着テープ５により接着固定するように構成してもよい。このように前記ダイパッドに切欠部２０を形成することにより、ワイヤボンディング工程での妨げとなることなく電極パッド１２が露出され、容易に半導体チップを搭載することができる。尚、前記ダイパッド２に前記切欠部２０を形成する替わりに、ダイパッドに図示しない電極パッドが完全に露出するような開口部を設けるように構成することも可能である。この切欠部２０或いは電極パッド用開口部を設けることにより、半導体チップと封止樹脂との接着面積をより大きくすることができる。   Further, since the semiconductor chip 11 is bonded and fixed to the die pad 2 by face-down bonding, the arrangement of the electrode pads 12 of the semiconductor chip 11, for example, the arrangement in which the electrode pads 12 overlap the die pad is shown in FIG. As shown in FIG. 2, a notch 20 is formed in the cross-shaped die pad 2, and the semiconductor chip 11 is adhered and fixed by an insulating adhesive tape 5 along a substantially diagonal line, avoiding the position of the electrode pad 12. You may comprise as follows. Thus, by forming the notch 20 in the die pad, the electrode pad 12 is exposed without hindering the wire bonding process, and the semiconductor chip can be easily mounted. Instead of forming the notch 20 in the die pad 2, it is also possible to provide an opening so that an electrode pad (not shown) is completely exposed in the die pad. By providing the notch 20 or the electrode pad opening, the bonding area between the semiconductor chip and the sealing resin can be increased.

そして半導体チップ１１を搭載したリードフレーム１は、前記半導体チップ１１の一面に設けられた電極パッド１２と前記リード６のインナー部とが、ワイヤ１３によって結線されることにより電気的に接続される。本実施形態においては前記ワイヤ１３の先端を溶融させてボール状に形成した後、該ボールを前記電極パッド１２に押圧しながら超音波振動を引加し接合する。そして、所定のループ形状を描くようにしてワイヤ１３の後端をリード６上に超音波接合する。このようなワイヤボンディングの際に、図１４及び図１５に示されるように前記ダイパッド２が半導体チップ１１の一面上に配置されているため、前記半導体チップ１１上をダイパッドにより確実に保持固定することができる。このように半導体チップを確実に保持固定できることにより、前記ワイヤ１３を前記電極パッド１２に接合する際に、超音波振動の引加を良好に行うことができ、前記ワイヤ１３の接合強度を向上させることができる。   The lead frame 1 on which the semiconductor chip 11 is mounted is electrically connected by connecting the electrode pad 12 provided on one surface of the semiconductor chip 11 and the inner portion of the lead 6 with a wire 13. In this embodiment, after the tip of the wire 13 is melted and formed into a ball shape, ultrasonic vibration is applied and bonded while pressing the ball against the electrode pad 12. Then, the rear end of the wire 13 is ultrasonically bonded onto the lead 6 so as to draw a predetermined loop shape. In such wire bonding, since the die pad 2 is disposed on one surface of the semiconductor chip 11 as shown in FIGS. 14 and 15, the semiconductor chip 11 is securely held and fixed by the die pad. Can do. Since the semiconductor chip can be securely held and fixed in this manner, when the wire 13 is bonded to the electrode pad 12, ultrasonic vibration can be applied satisfactorily, and the bonding strength of the wire 13 is improved. be able to.

そして全てのリード６と電極パッド１２を結線され、ワイヤボンディングの完了したリードフレーム１は、実施形態１と同様に、モールド金型１４によって型締めされ、ゲート１５から溶融された封止樹脂１６を注入することにより、前記半導体チップ１１、及び電極パッド１２とリード６との接続部一帯を封止する。
前記半導体チップ１１を搭載するダイパッド２が略十字形状で、前記半導体チップ１１の一面をその対角線上に沿って固定しているため、前記半導体チップの一面と前記ダイパッドとの接着強度を確保することができ、樹脂封止の際に注入される樹脂の流動による半導体チップの剥離を低減できる。尚、本実施形態においても前記リードフレーム１のダイパッド２をダウンセット加工したものを用いるように構成してもよい。 The lead frame 1 in which all the leads 6 and the electrode pads 12 are connected and the wire bonding is completed is clamped by the molding die 14 and the sealing resin 16 melted from the gate 15 is sealed as in the first embodiment. By injecting, the semiconductor chip 11 and the connection area between the electrode pad 12 and the lead 6 are sealed.
Since the die pad 2 on which the semiconductor chip 11 is mounted has a substantially cross shape and one surface of the semiconductor chip 11 is fixed along the diagonal line, the bonding strength between the one surface of the semiconductor chip and the die pad is ensured. It is possible to reduce the peeling of the semiconductor chip due to the flow of resin injected during resin sealing. In the present embodiment, the die pad 2 of the lead frame 1 may be down-set processed.

そして、樹脂封止の完了したリードフレーム１は図１６に示すように半導体チップ１１、ダイパッド２、ワイヤ１３、リード６のインナー部を覆うような略四角形のパッケージ１８が形成される。   As shown in FIG. 16, the lead frame 1 that has been resin-sealed is formed with a substantially rectangular package 18 that covers the semiconductor chip 11, the die pad 2, the wires 13, and the inner portions of the leads 6.

前記パッケージ１８の形成されたリードフレーム１は、切断・成形されることにより図１７及び図１８に示すようなＱＦＰの半導体装置１９が得られる。   The lead frame 1 formed with the package 18 is cut and molded to obtain a QFP semiconductor device 19 as shown in FIGS.

このように半導体チップ１１を搭載するダイパッド２が略十字形状に構成され、前記ダイパッドに前記半導体チップの一面を、その対角線上に沿って固定するように搭載しているため、前記半導体チップとダイパッドとの接着強度を確保するとともに、リフロークラック耐性を向上できる半導体装置が得られる。さらに前記ダイパッド２が半導体チップ１１の一面上に配置されているため、前記ワイヤ１３を前記電極パッド１２に接合する際に超音波振動の引加を良好に行うことができ、半導体装置の信頼性の向上できる。   Thus, the die pad 2 on which the semiconductor chip 11 is mounted is configured in a substantially cross shape, and the semiconductor chip and the die pad are mounted on the die pad so that one surface of the semiconductor chip is fixed along the diagonal line. In addition, a semiconductor device can be obtained that can secure the adhesive strength and improve the reflow crack resistance. Further, since the die pad 2 is disposed on one surface of the semiconductor chip 11, it is possible to satisfactorily apply ultrasonic vibration when the wire 13 is bonded to the electrode pad 12, and the reliability of the semiconductor device Can be improved.

以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば本実施形態ではリードフレームのダイパッドを図１等に示すような十字形状に構成した場合について説明したが、半導体チップの対角線上に沿って半導体チップを接着固定できるものであればどのような構成でもよく、例えば図１９（ａ）〜（ｃ）に示すような形状でもよい。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and it is needless to say that various modifications can be made without departing from the scope of the invention. Yes. For example, in the present embodiment, the case where the die pad of the lead frame is configured in a cross shape as shown in FIG. 1 and the like has been described. However, any configuration can be used as long as the semiconductor chip can be bonded and fixed along the diagonal line of the semiconductor chip. For example, the shape shown in FIGS. 19A to 19C may be used.

また前記ダイパッドを、図２０に示すように前記リードフレーム１のダイパッド２及び接着テープ５に、その搭載面から他面に開口する開口部２１を設けるように構成することにより、前記ダイパッド２に搭載される半導体チップ１１とパッケージ１８との接着面積をさらに大きくし、密着性を向上させることも可能である。   Further, the die pad is mounted on the die pad 2 by providing the die pad 2 and the adhesive tape 5 of the lead frame 1 with an opening 21 opened from the mounting surface to the other surface as shown in FIG. It is also possible to further increase the adhesion area between the semiconductor chip 11 and the package 18 and improve the adhesion.

本発明の一実施形態であるリードフレームの構成を示す概略平面図である。1 is a schematic plan view showing a configuration of a lead frame according to an embodiment of the present invention. 本発明の一実施形態であるリードフレームのダイパッドへの半導体チップの搭載工程を示す要部平面図である。It is a principal part top view which shows the mounting process of the semiconductor chip to the die pad of the lead frame which is one Embodiment of this invention. 本発明の一実施形態であるリードフレームへの異なる大きさの半導体チップの搭載工程を示す要部断面図である。It is principal part sectional drawing which shows the mounting process of the semiconductor chip of a different magnitude | size to the lead frame which is one Embodiment of this invention. リードフレームのワイヤボンディング工程を示す平面図である。It is a top view which shows the wire bonding process of a lead frame. リードフレームのワイヤボンディング工程を示す図４のＡ−Ａ間断面図である。FIG. 5 is a cross-sectional view taken along the line AA in FIG. リードフレームの樹脂封止工程を示す断面図である。It is sectional drawing which shows the resin sealing process of a lead frame. ダイパッドがダウンセット加工されたリードフレームの樹脂封止工程を示す断面図である。It is sectional drawing which shows the resin sealing process of the lead frame by which the die pad was downset processed. 樹脂封止工程完了後のリードフレームの構成を示す概略平面図である。It is a schematic plan view which shows the structure of the lead frame after the resin sealing process is completed. 樹脂封止工程完了後のリードフレームの構成を示す図８のＢ−Ｂ間断面図である。FIG. 9 is a cross-sectional view taken along the line B-B in FIG. 8 illustrating the configuration of the lead frame after completion of the resin sealing step. 本発明の一実施形態であるリードフレームを用いた半導体装置の概略平面図である。1 is a schematic plan view of a semiconductor device using a lead frame according to an embodiment of the present invention. 本発明の一実施形態であるリードフレームを用いた半導体装置の断面図である。It is sectional drawing of the semiconductor device using the lead frame which is one Embodiment of this invention. 本発明のリードフレームを用いた他の半導体チップ搭載工程を示す要部平面図である。It is a principal part top view which shows the other semiconductor chip mounting process using the lead frame of this invention. 本発明のリードフレームを用いた他の半導体チップ搭載工程の変形例を示す要部平面図である。It is a principal part top view which shows the modification of the other semiconductor chip mounting process using the lead frame of this invention. 本発明のリードフレームを用いた他のワイヤボンディング工程を示す平面図である。It is a top view which shows the other wire bonding process using the lead frame of this invention. 本発明のリードフレームを用いた他のワイヤボンディング工程を示す図１４のＣ−Ｃ間断面図である。FIG. 15 is a cross-sectional view taken along the line CC in FIG. 14 showing another wire bonding process using the lead frame of the present invention. 本発明のリードフレームを用いた他の樹脂封止工程を示す断面図である。It is sectional drawing which shows the other resin sealing process using the lead frame of this invention. 本発明のリードフレームを用いた他の半導体装置の概略構成を示す平面図である。It is a top view which shows schematic structure of the other semiconductor device using the lead frame of this invention. 本発明のリードフレームを用いた他の半導体装置の断面図である。It is sectional drawing of the other semiconductor device using the lead frame of this invention. 本発明のリードフレームのダイパッド形状の変形例を示す概略平面図である。It is a schematic plan view which shows the modification of the die pad shape of the lead frame of this invention. 本発明のリードフレームのダイパッドの変形例を示す概略平面図である。It is a schematic plan view which shows the modification of the die pad of the lead frame of this invention.

符号の説明Explanation of symbols

１…リードフレーム、２…ダイパッド、３…半導体チップ搭載部位、４…支持リード、５…接着テープ、６…リード、７…外枠、８…枠体、９…ダムバー、１０…ガイド孔、１１…半導体チップ、１２…電極パッド、１３…ワイヤ、１４…モールド金型、１５…ゲート、１６…封止樹脂、１７…キャビティ、１８…パッケージ、１９…半導体装置、２０…切欠部、２１…開口部。 DESCRIPTION OF SYMBOLS 1 ... Lead frame, 2 ... Die pad, 3 ... Semiconductor chip mounting part, 4 ... Support lead, 5 ... Adhesive tape, 6 ... Lead, 7 ... Outer frame, 8 ... Frame body, 9 ... Dam bar, 10 ... Guide hole, 11 ... Semiconductor chip, 12 ... Electrode pad, 13 ... Wire, 14 ... Mold, 15 ... Gate, 16 ... Sealing resin, 17 ... Cavity, 18 ... Package, 19 ... Semiconductor device, 20 ... Notch, 21 ... Opening Department.

Claims (5)

一主面に複数の電極が形成された半導体チップと、前記半導体チップを封止する樹脂封止体と、一端側が前記半導体チップを囲むように配置され他端側が前記半導体チップから遠ざかる方向に伸び前記樹脂封止体から露出する複数のリードと、前記半導体チップの複数の電極パッドと前記複数のリードの一端側とを接続する接続手段と、前記半導体チップの一主面と対向する他の主面を部分的に支持する支持リードとを有し、
前記複数のリード及び前記支持リードは４２アロイ又は銅からなり、
前記半導体チップは、樹脂基板の両面に接着剤層を設けた接着テープを介して前記支持リードに固定されていることを特徴とする半導体装置。 A semiconductor chip in which a plurality of electrodes are formed on one main surface, a resin sealing body that seals the semiconductor chip, one end side is disposed so as to surround the semiconductor chip, and the other end side extends in a direction away from the semiconductor chip. A plurality of leads exposed from the resin sealing body; a connection means for connecting a plurality of electrode pads of the semiconductor chip to one end side of the plurality of leads; and another main surface facing one main surface of the semiconductor chip. A support lead that partially supports the surface;
The plurality of leads and the support lead are made of 42 alloy or copper,
The semiconductor device, wherein the semiconductor chip is fixed to the support lead via an adhesive tape provided with an adhesive layer on both surfaces of a resin substrate. 前記樹脂基板は、ポリイミド系樹脂基板であることを特徴とする請求項１記載の半導体装置。 The semiconductor device according to claim 1, wherein the resin substrate is a polyimide resin substrate. 略四角形の板状で一面に所定の回路が形成された半導体チップを搭載する略十字形状のダイパッドと、前記ダイパッドを支持する支持リードと、前記ダイパッドに搭載される半導体チップと電気的に接続される複数のリードと、前記ダイパッドの搭載面に半導体チップを固定する絶縁性の接着テープとを有し、４２アロイ又は銅からなるリードフレームを準備する工程と、
前記略十字形状のダイパッドに半導体チップを、該半導体チップの略対角線上に配置するように位置決めし、前記ダイパッドの搭載面に設けられ、樹脂基板の両面に接着剤層が形成された絶縁性の接着テープにより搭載する工程と、
前記半導体チップの一面に設けられた電極パッドと前記リードとを電気的に接続する工程と、
前記半導体チップの電極パッドと前記リードとを電気的に接続したリードフレームを上下で一対となるモールド金型により型締めし、前記モールド金型に溶融された樹脂を注入することにより前記リードフレームにパッケージを形成する工程とを有することを特徴とする半導体装置の製造方法。 A substantially cross-shaped die pad for mounting a semiconductor chip having a predetermined circuit formed on one surface thereof in a substantially rectangular plate shape, a support lead for supporting the die pad, and a semiconductor chip mounted on the die pad are electrically connected. A plurality of leads, and an insulating adhesive tape for fixing a semiconductor chip on the mounting surface of the die pad, and preparing a lead frame made of 42 alloy or copper;
A semiconductor chip is positioned on the substantially cross-shaped die pad so as to be arranged on a substantially diagonal line of the semiconductor chip, provided on the mounting surface of the die pad, and an insulating layer in which an adhesive layer is formed on both surfaces of the resin substrate. Mounting with adhesive tape;
Electrically connecting an electrode pad provided on one surface of the semiconductor chip and the lead;
A lead frame that electrically connects the electrode pad of the semiconductor chip and the lead is clamped by a pair of mold dies at the top and bottom, and a molten resin is injected into the mold dies to inject the lead frame into the lead frame. A method of manufacturing a semiconductor device, comprising: forming a package. 前記半導体チップが、前記電極パッドを露出するように前記一面を前記ダイパッドに搭載されることを特徴とする請求項３記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 3, wherein the semiconductor chip is mounted on the die pad so that the electrode pad is exposed. 前記リードフレームのダイパッドが、前記モールド金型へ樹脂を注入する際に、前記リードフレームを型締めしたモールド金型の上側の空間と下側の空間とを略同一にするようにダウンセット加工されていることを特徴とする請求項３記載の半導体装置の製造方法。 The die pad of the lead frame is downset so that when the resin is injected into the mold die, the upper space and the lower space of the mold die with which the lead frame is clamped are made substantially the same. 4. The method of manufacturing a semiconductor device according to claim 3, wherein:
JP2005085161A 2005-03-24 2005-03-24 Semiconductor device and manufacturing method of semiconductor device Pending JP2005223352A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005085161A JP2005223352A (en) 2005-03-24 2005-03-24 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005085161A JP2005223352A (en) 2005-03-24 2005-03-24 Semiconductor device and manufacturing method of semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP21683798A Division JP3716101B2 (en) 1998-07-31 1998-07-31 Lead frame, semiconductor device manufacturing method using the same, and semiconductor device

Publications (1)

Publication Number Publication Date
JP2005223352A true JP2005223352A (en) 2005-08-18

Family

ID=34998689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005085161A Pending JP2005223352A (en) 2005-03-24 2005-03-24 Semiconductor device and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2005223352A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154807A (en) * 2013-02-13 2014-08-25 Renesas Electronics Corp Manufacturing method of semiconductor device
CN111834323A (en) * 2020-07-29 2020-10-27 北京燕东微电子科技有限公司 A semiconductor package and its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154807A (en) * 2013-02-13 2014-08-25 Renesas Electronics Corp Manufacturing method of semiconductor device
CN111834323A (en) * 2020-07-29 2020-10-27 北京燕东微电子科技有限公司 A semiconductor package and its manufacturing method

Similar Documents

Publication Publication Date Title
US5696033A (en) Method for packaging a semiconductor die
JP3461720B2 (en) Resin-sealed semiconductor device
US7180161B2 (en) Lead frame for improving molding reliability and semiconductor package with the lead frame
JPH11260985A (en) Lead frame, resin-sealed semiconductor device and its manufacture
WO2017002268A1 (en) Semiconductor device manufacturing method and semiconductor device
JP3470111B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP3535760B2 (en) Resin-sealed semiconductor device, method of manufacturing the same, and lead frame
JP2005223331A (en) Lead frame, semiconductor chip package using the same, and manufacturing method of the semiconductor chip package
JPWO2011030867A1 (en) Semiconductor device and manufacturing method thereof
JP3716101B2 (en) Lead frame, semiconductor device manufacturing method using the same, and semiconductor device
JP3458057B2 (en) Resin-sealed semiconductor device
JP2017038051A (en) Semiconductor package and manufacturing method thereof
JP3445930B2 (en) Resin-sealed semiconductor device
JP2005223352A (en) Semiconductor device and manufacturing method of semiconductor device
JP3507819B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP3843654B2 (en) Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same
JP3443406B2 (en) Resin-sealed semiconductor device
JP4066050B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP3847432B2 (en) Resin-encapsulated semiconductor device and manufacturing method thereof
JP3959898B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP2001185567A (en) Semiconductor device and method of manufacturing the same
KR100281122B1 (en) semiconductor package
JP2000124384A (en) Semiconductor device, lead frame used therefor, and method of manufacturing semiconductor device
US20140239473A1 (en) Wire bonding assembly and method
JP3915338B2 (en) Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060512

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060512

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060915

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070516

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070919