[go: up one dir, main page]

JP2005197405A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2005197405A
JP2005197405A JP2004001075A JP2004001075A JP2005197405A JP 2005197405 A JP2005197405 A JP 2005197405A JP 2004001075 A JP2004001075 A JP 2004001075A JP 2004001075 A JP2004001075 A JP 2004001075A JP 2005197405 A JP2005197405 A JP 2005197405A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
region
substrate
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004001075A
Other languages
English (en)
Inventor
Kaoru Hiyama
薫 桧山
Tomoya Sanuki
朋也 佐貫
Osamu Fujii
修 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004001075A priority Critical patent/JP2005197405A/ja
Priority to TW093139772A priority patent/TWI258856B/zh
Priority to KR1020040114028A priority patent/KR100604393B1/ko
Priority to US11/026,542 priority patent/US20050151163A1/en
Priority to CNB2005100037261A priority patent/CN100377352C/zh
Publication of JP2005197405A publication Critical patent/JP2005197405A/ja
Priority to US11/889,420 priority patent/US7737466B1/en
Priority to US11/889,451 priority patent/US20070290208A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ＣＭＯＳデバイス等と、メモリ等とを同一基板に形成した場合において、ＣＭＯＳデバイスのキャリア移動度を向上し、且つリーク電流によりメモリの信頼性が低下するのを防止する。
【解決手段】半導体装置は、第１領域と、前記第１領域に隣接した第２領域とを有し、且つ表面に第１シリコン層を有する基板と、前記第１領域の前記第１シリコン層の上に設けられた第２シリコン層と、前記第２シリコン層より大きい格子定数を有し、前記第２領域の前記第１シリコン層の上に設けられた緩和層と、前記緩和層と略同じ格子定数を有し、前記緩和層の上に設けられた歪みシリコン層とを含む。
【選択図】 図１

Description

本発明は、半導体装置とその製造方法に係り、特にＣＭＯＳ（Complementary Metal Oxide Semiconductor）デバイス等とメモリ等とを同一基板に備える半導体装置とその製造方法に関する。
近年、半導体装置の高速化及び低消費電力化の要求が高まっている。例えば、半導体装置が備えるＣＭＯＳデバイスの高速化及び低消費電力化は、素子構造の微細化によって達成されてきた。ところが、素子構造の微細化が進むにつれて、リソグラフィ工程により十分なプロセス余裕度を確保することが困難になってきている。このため、ＣＭＯＳデバイスの高速化及び低消費電力化の要求を素子構造の微細化に依存するには限界がある。
そこで、ＭＯＳトランジスタの電流駆動力を向上するために、半導体基板に歪みＳｉ層を備え、この歪みＳｉ層にＭＯＳトランジスタを形成する開発が進められている。この歪みＳｉ層は、Ｓｉに引っ張り歪みを印加することで、Ｓｉのバンド構造を変化させている。歪みＳｉ層の形成方法としては、Ｓｉに十分大きな引っ張り歪みを加えるために、Ｓｉより格子定数の大きい例えばＳｉＧｅ層を半導体基板に形成し、この上にＳｉ層をエピタキシャル成長（epitaxial growth）させることで歪みＳｉ層を形成する。このように形成された歪みＳｉ層にＭＯＳトランジスタを形成した場合、キャリアの移動度が向上する。
ところで、半導体装置の高集積化に伴い、ＣＭＯＳデバイスと、メモリ或いはアナログ素子とを同一基板上に混載した半導体装置が形成されている。ＣＭＯＳデバイスのキャリアの移動度を向上させるために歪みＳｉ層を備えた半導体基板を用いた場合、Ｓｉに比べて格子定数が大きくなった歪みＳｉ層及びＳｉに比べて格子定数が大きいＳｉＧｅ層の影響により、メモリ或いはアナログ素子において電流リーク或いはノイズ等が発生する。これにより、メモリ及びアナログ素子の特性が劣化してしまう。特にキャパシタ誘電膜からの電流リークやジャンクションリーク等が問題となる低リーク型トランジスタやキャパシタ等を歪みＳｉ層に形成すると特性劣化が生じ、アナログ素子やＤＲＡＭ（Dynamic Random Access Memory）などで問題となる。
また、この種の関連技術として、歪みシリコンを用い、高い電荷キャリア移動度を補償することができるＣＭＯＳデバイスが開示されている。
特開平１０−１０７２９４号公報
本発明は、上記のような事情に鑑みてなされたもので、ＣＭＯＳデバイス等を含むデジタル素子と、メモリ及びアナログ素子とを同一基板に形成した場合でも、ＣＭＯＳデバイスのキャリア移動度を向上することができ、且つリーク電流によりメモリ等の信頼性が低下するのを防止することが可能な半導体装置とその製造方法を提供することを目的とする。
上記目的を達成するために本発明の第１の視点に係る半導体装置は、第１領域と、前記第１領域に隣接した第２領域とを有し、且つ表面に第１シリコン層を有する基板と、前記第１領域の前記第１シリコン層の上に設けられた第２シリコン層と、前記第２シリコン層より大きい格子定数を有し、前記第２領域の前記第１シリコン層の上に設けられた緩和層と、前記緩和層と略同じ格子定数を有し、前記緩和層の上に設けられた歪みシリコン層とを含む。
また本発明の第２の視点に係る半導体装置の製造方法は、第１領域と、前記第１領域に隣接した第２領域とを有する基板の表面に形成された第１シリコン層の上に、前記第１シリコン層より大きい格子定数を有する緩和層を形成する工程と、前記緩和層の上に保護層を形成する工程と、前記第２領域の前記保護層をレジスト膜で被覆する工程と、前記レジスト膜をマスクとして前記保護層及び前記緩和層をエッチングする工程と、前記第１領域の前記第１シリコン層の上に第２シリコン層を形成する工程と、前記第２領域の前記保護層をエッチングする工程と、前記第２シリコン層と前記緩和層との上に、夫々第３シリコン層と前記緩和層と略同じ格子定数を有する歪みシリコン層とを同時に形成する工程とを含む。
また本発明の第３の視点に係る半導体装置の製造方法は、第１領域と、前記第１領域に隣接した第２領域とを有する基板の表面に形成された第１シリコン層の上に保護層を形成する工程と、前記第１領域の前記保護層をレジスト膜で被覆する工程と、前記レジスト膜をマスクとして前記保護層をエッチングする工程と、前記レジスト膜をマスクとして前記第１シリコン層を所定深さまでエッチングする工程と、前記第２領域の前記第１シリコン層の上に、前記第１シリコン層より大きい格子定数を有する緩和層を形成する工程と、前記第１領域の前記保護層をエッチングする工程と、前記第１シリコン層と前記緩和層との上に、夫々第３シリコン層と前記緩和層と略同じ格子定数を有する歪みシリコン層とを同時に形成する工程とを含む。
本発明によれば、ＣＭＯＳデバイス等を含むデジタル素子と、メモリ及びアナログ素子とを同一基板に形成した場合でも、ＣＭＯＳデバイスのキャリア移動度を向上することができ、且つリーク電流によりメモリ等の信頼性が低下するのを防止することが可能な半導体装置とその製造方法を提供することができる。
以下、本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置の主要部を示す断面図である。
上記半導体装置には、メモリ及びアナログ素子と、デジタル素子とが混載される。アナログ素子とは、電流リークやノイズが発生した場合に、特性及び信頼性に対する影響が大きい素子をいう。デジタル素子とは、電流リークやノイズが発生した場合に、特性及び信頼性に対する影響が少ない素子をいう。具体的には、メモリは、ＤＲＡＭ、ＳＲＡＭ（Static Random Access Memory）及びフラッシュメモリ等を含む。アナログ素子は、キャパシタ、低リーク型トランジスタ或いはノイズの影響が大きい高周波信号を扱う素子等を含む。デジタル素子は、ＣＭＯＳデバイスやロジック回路を含む。本実施形態では、メモリ及びアナログ素子が形成される領域をアナログ領域と称する。また、デジタル素子が形成される領域をデジタル領域と称する。
Ｓｉ基板１のアナログ領域の上には、Ｓｉ層３が設けられている。Ｓｉ基板１のデジタル領域の上には、Ｓｉより格子定数が大きいＳｉＧｅ層２が設けられている。ＳｉＧｅ層２の上には、ＳｉＧｅ層２の表面の格子定数と略同じ格子定数を持つ歪みＳｉ層４が設けられている。このようにして、図１に示した半導体装置が構成されている。
次に、図１に示した半導体装置の製造方法を、図１乃至６を参照して説明する。
図２において、Ｓｉ基板１の上に、例えばエピタキシャル成長によりＳｉＧｅ層２を形成する。このＳｉＧｅ層２は、例えば膜厚０．３〜０．５μｍを有する。そして、ＳｉＧｅ層２の上に、保護層５を堆積する。この保護層５は、例えばＳｉＮにより構成される。またこの保護層５は、後工程のＳｉ層形成時に、ＳｉＧｅ層２表面にＳｉが形成されるのを防止するために用いている。次に、保護層５の上にレジスト膜６を塗布し、アナログ領域の保護層５を露出するようにリソグラフィ法によりレジスト膜６をパターニングする。
次に図３において、レジスト膜６をマスクとして、ＳｉＧｅ層２と保護層５とをエッチングする。次に図４において、レジスト膜６を剥離する。
次に図５において、Ｓｉ基板１の上に、ＳｉＧｅ層２の膜厚以上の膜厚を有するＳｉ層７をエピタキシャル成長により形成する。次に図６において、ウェットエッチング法により保護層５をエッチングする。そして、ＳｉＧｅ層２とＳｉ層７との表面を揃えるために、ＣＭＰ（Chemical Mechanical Polishing）により平坦化する。なお、このＣＭＰ工程は、無くてもよい。
次に図１において、ＳｉＧｅ層２とＳｉ層７との上に、Ｓｉをエピタキシャル成長させる。これにより、ＳｉＧｅ層２の上には、歪みＳｉ層４が形成される。また、Ｓｉ層７の上には、Ｓｉ層３（Ｓｉ層７を含む）が形成される。このようにして、図１に示した半導体装置が形成される。
このように構成された半導体装置において、同一基板上にＳｉ層３と、Ｓｉ層より格子定数の大きい歪みＳｉ層４とを備えることができる。よって、Ｓｉ層３にメモリ及びアナログ素子を形成し、歪みＳｉ層４にＣＭＯＳデバイス等を形成することで、メモリ及びアナログ素子に対してはリーク電流やノイズを低減でき、一方ＣＭＯＳデバイスに対してはキャリア移動度を向上させることができる。
図７は、各素子を備えた半導体装置の一例を示す断面図である。半導体装置には、ＳＴＩ（Shallow Trench Isolation）からなる素子分離領域が形成されている。歪みＳｉ層４（すなわち、デジタル領域）には、ゲート電極を有するＣＭＯＳデバイスが形成されている。Ｓｉ層３（すなわち、アナログ領域）には、ＤＲＡＭとジャンクションキャパシタが形成されている。図７に示すように、同一基板上にＣＭＯＳデバイスやＤＲＡＭ等を形成でき、且つＤＲＡＭ及びキャパシタに対してはリーク電流やノイズを低減でき、一方ＣＭＯＳデバイスに対してはキャリア移動度を向上させることができる。
次に、ＳｉＧｅ層２の構成について説明する。図８は、ＳｉＧｅ層２の構成について説明するための断面図である。本実施形態で示したＳｉＧｅ層２は、バッファ層２Ａと格子緩和層２Ｂとにより構成されている。バッファ層２Ａは、成長方向と共にゲルマニウムの濃度を増加させたシリコンゲルマニウムＳｉ１−ＸＧｅＸからなる。このバッファ層２Ａは、Ｓｉ基板１から上表面に向けて組成比をｘ＝０〜０．３の範囲で変化させている。格子緩和層２Ｂは、一定濃度のゲルマニウムを含むシリコンゲルマニウムＳｉ１−ＸＧｅＸからなる。この格子緩和層２Ｂは、組成比ｘ＝０．３を有している。
このようにしてＳｉＧｅ層２を形成することで、半導体装置において、ＳｉＧｅ層２とＳｉ基板１表面との間で転位を少なくすることができる。同様に、ＳｉＧｅ層２と歪みＳｉ層４との間で転位を少なくすることができる。
また本実施形態において、Ｓｉ基板１は、ＳＯＩ（Silicon On Insulator）構造を有していてもよい。図９は、ＳＯＩ構造を有する半導体装置の断面図である。Ｓｉ基板１の上には、絶縁層８が設けられている。この絶縁層８は、例えばＳｉＯ２により構成される。絶縁層８の上には、Ｓｉ層９が設けられている。Ｓｉ層９の上に形成されるＳｉ層３、ＳｉＧｅ層２及び歪みＳｉ層４の構成は、図１と同じである。また、Ｓｉ層３、ＳｉＧｅ層２及び歪みＳｉ層４の製造方法についても、図１を用いて説明した製造方法と同じである。
ＳＯＩ構造の製造方法は、先ずＳｉ基板１の上に絶縁層８を堆積する。そして、絶縁層８の上にＳｉ層９を堆積して形成する。また、既存のＳＯＩ基板を準備して用いてもよい。
図９のように構成された半導体装置においても、Ｓｉ層３にメモリ及びアナログ素子を形成し、歪みＳｉ層４にＣＭＯＳデバイス等を形成することで、メモリ及びアナログ素子に対してはリーク電流やノイズを低減でき、一方ＣＭＯＳデバイスに対してはキャリア移動度を向上させることができる。さらに、ＳＯＩ構造を有することに伴う寄生容量低減によるＣＭＯＳデバイスの動作速度の高速化等の効果に加えて、歪みＳｉ層４を有することに伴うキャリア移動度の向上によるＣＭＯＳデバイスの動作速度の高速化が可能となる。
以上詳述したように本実施形態では、同一のＳｉ基板１において、メモリ及びアナログ素子が形成されるアナログ領域と、デジタル素子が形成されるデジタル領域とを分割する。そして、Ｓｉ基板１のアナログ領域にはＳｉ層３を形成し、一方Ｓｉ基板１のデジタル領域には歪みＳｉ層４を形成するようにしている。
したがって本実施形態によれば、同一基板上に、メモリ及びアナログ素子と、デジタル素子とを形成することができる。また、同一基板上に、メモリ及びアナログ素子と、デジタル素子とを形成した場合、メモリ及びアナログ素子に対してはリーク電流やノイズを低減でき、一方デジタル素子に対してはキャリア移動度を向上させることができる。
また、ＳｉＧｅ層２をバッファ層２Ａと格子緩和層２Ｂとにより構成している。よって、ＳｉＧｅ層２に接する各層との間で、転位を少なくすることができる。
また、Ｓｉ基板１がＳＯＩ構造を有している場合でも、上記効果と同じ効果を得ることができる。
（第２の実施形態）
図１０は、本発明の第２の実施形態に係る半導体装置の主要部を示す断面図である。
Ｓｉ基板１の上記アナログ領域の上には、Ｓｉ層１１が設けられている。Ｓｉ基板１の上記デジタル領域の上には、ＳｉＧｅ層１０が設けられている。このＳｉＧｅ層１０は、Ｓｉ基板１表面に露出し、且つＳｉ基板１に埋め込まれるように設けられている。またＳｉＧｅ層１０の構成は、上記第１の実施形態で示したＳｉＧｅ層２の構成と同じである。ＳｉＧｅ層１０の上には、ＳｉＧｅ層１０の表面の格子定数と略同じ格子定数を持つ歪みＳｉ層１２が設けられている。このようにして、図１０に示した半導体装置が構成されている。
次に、図１０に示した半導体装置の製造方法を、図１０乃至１４を参照して説明する。
図１１において、Ｓｉ基板１の上に、保護層１３を堆積する。この保護層１３は、例えばＳｉＮにより構成される。またこの保護層１３は、後工程のＳｉＧｅ層形成時に、Ｓｉ基板１表面にＳｉＧｅが形成されるのを防止するために用いている。次に、保護層１３の上にレジスト膜１４を塗布し、デジタル領域の保護層１３を露出するようにリソグラフィ法によりレジスト膜１４をパターニングする。
次に図１２において、レジスト膜１４をマスクとして、保護層１３をエッチングする。そして、レジスト膜１４をマスクとして、Ｓｉ基板１を所定深さまでエッチングする。そして、レジスト膜１４を剥離する。
次に図１３において、デジタル領域のＳｉ基板１上に、表面の位置がアナログ領域のＳｉ基板１表面の位置より高くなるようにＳｉＧｅ層１０をエピタキシャル成長により形成する。次に図１４において、ウェットエッチング法により保護層１３をエッチングする。そして、ＳｉＧｅ層１０とＳｉ基板１との表面を揃えるために、ＣＭＰ（Chemical Mechanical Polishing）により平坦化する。なお、このＣＭＰ工程は、無くてもよい。
次に図１０において、ＳｉＧｅ層１０とＳｉ基板１との上に、Ｓｉをエピタキシャル成長させる。これにより、ＳｉＧｅ層１０の上には、歪みＳｉ層１２が形成される。また、アナログ領域のＳｉ基板１上には、Ｓｉ層１１が形成される。このようにして、図１０に示した半導体装置が形成される。
このように構成された半導体装置において、同一基板上にＳｉ層１１と、Ｓｉ層より格子定数の大きい歪みＳｉ層１２とを備えることができる。よって、Ｓｉ層１１にメモリ及びアナログ素子を形成し、歪みＳｉ層１２にＣＭＯＳデバイス等を形成することで、メモリ及びアナログ素子に対してはリーク電流やノイズを低減でき、一方ＣＭＯＳデバイスに対してはキャリア移動度を向上させることができる。
また、図１０で示した半導体装置に上記図７で示した各素子を形成することで、各素子の特性を向上することができる。その他の効果を上記第１の実施形態と同様である。
なお、本実施形態で示した半導体装置の構成は、上記第１の実施形態で示した半導体装置の構成と実質的に同じである。しかし、アナログ領域とデジタル領域との大きさによって、上記第１の実施形態及び第２の実施形態の製造方法を使い分けることにより、効率よく半導体装置を製造することができる。
また本実施形態において、Ｓｉ基板１は、ＳＯＩ（Silicon On Insulator）構造を有していてもよい。図１５は、ＳＯＩ構造を有する半導体装置の断面図である。Ｓｉ基板１の上には、絶縁層８が設けられている。この絶縁層８は、例えばＳｉＯ２により構成される。絶縁層８の上には、Ｓｉ層９が設けられている。その他の構成は、図１０と同じである。また、Ｓｉ層１１、ＳｉＧｅ層１０及び歪みＳｉ層１２の製造方法についても、図１０を用いて説明した製造方法と同じである。
また図１５に示した半導体装置において、ＳｉＧｅ層１０がＳｉ基板１に達するように構成してもよい。図１６は、図１５に示した半導体装置においてＳｉＧｅ層１０がＳｉ基板１に達するように構成した半導体装置の断面図である。図１６に示した半導体装置の製造方法について説明する。
レジスト膜１４をマスクとしてデジタル領域のＳｉ層９をエッチングした後、さらに絶縁層８をＳｉ基板１が露出するように絶縁層８をエッチングする。そして、レジスト膜１４を剥離する。
次に、デジタル領域のＳｉ基板１上に、アナログ領域のＳｉ層９表面より高い膜厚を有するＳｉＧｅ層１０をエピタキシャル成長により形成する。その他の製造方法は、図１０に示した半導体装置の製造方法と同じである。
図１５及び１６のように構成された半導体装置においても、同一基板上にＳｉ層１１と、Ｓｉ層より格子定数の大きい歪みＳｉ層１２とを備えることができる。
（第３の実施形態）
図１７は、本発明の第３の実施形態に係る半導体装置の主要部を示す断面図である。
Ｓｉ基板１の上記アナログ領域の上には、Ｓｉ層１６が設けられている。Ｓｉ基板１の上記デジタル領域の上には、絶縁層８が設けられている。絶縁層８の上には、ＳｉＧｅ層１５が設けられている。ＳｉＧｅ層１５の構成は、上記第１の実施形態で示したＳｉＧｅ層２の構成と同じである。ＳｉＧｅ層１５の上には、ＳｉＧｅ層１５の表面の格子定数と略同じ格子定数を持つ歪みＳｉ層１７が設けられている。このようにして、図１７に示した半導体装置が構成されている。
次に、図１７に示した半導体装置の製造方法を、図１７乃至図２２を参照して説明する。
図１８において、Ｓｉ基板１の上に、絶縁層８を形成する。そして、絶縁層８の上に、Ｓｉ層９を形成する。また、既存のＳＯＩ基板を準備して用いてもよい。次に、Ｓｉ層９の上に、例えばエピタキシャル成長によりＳｉＧｅ層１５を形成する。そして、ＳｉＧｅ層１５の上に、ＳｉＮからなる保護層５を堆積する。
次に図１９において、アニールを行う。これにより、ＳｉＧｅ層１５内のＧｅがＳｉ層９に熱拡散し、Ｓｉ層９がＳｉＧｅ層１５になる。次に、保護層５の上にレジスト膜６を塗布し、アナログ領域の保護層５を露出するようにリソグラフィ法によりレジスト膜６をパターニングする。
次に図２０において、レジスト膜６をマスクとして、保護層５、ＳｉＧｅ層１５及び絶縁層８をエッチングする。
次に図２１において、レジスト膜６を剥離する。そして、ＳｉＧｅ層１５表面より高い位置まで、Ｓｉ基板１の上にＳｉ層１８をエピタキシャル成長により形成する。次に図２２において、ウェットエッチング法により保護層５をエッチングする。そして、ＳｉＧｅ層１５とＳｉ層１８との表面を揃えるために、ＣＭＰにより平坦化する。なお、このＣＭＰ工程は、無くてもよい。
次に図１７において、ＳｉＧｅ層１５とＳｉ層１８との上に、Ｓｉをエピタキシャル成長させる。これにより、ＳｉＧｅ層１５の上には、歪みＳｉ層１７が形成される。また、アナログ領域のＳｉ基板１上には、Ｓｉ層１６（Ｓｉ層１８を含む）が形成される。このようにして、図１７に示した半導体装置が形成される。
このように構成された半導体装置において、同一基板上にＳｉ層１６と、Ｓｉ層より格子定数の大きい歪みＳｉ層１７とを備えることができる。
なお、ＳｉＧｅ層１５のＧｅ濃度が低い場合、或いはＧｅの熱拡散が大きくない場合には、Ｓｉ層９が全部ＳｉＧｅ層１５にならず、Ｓｉ層９が残る。図２３は、絶縁層８の上にＳｉ層９を有した半導体装置の断面図である。その他の構成は、図１７に示した半導体装置と同じである。また、図２３に示した半導体装置の製造方法は、図１７に示した半導体装置の製造方法と同じである。
（第４の実施形態）
図２４は、本発明の第４の実施形態に係る半導体装置の主要部を示す断面図である。
Ｓｉ基板１のアナログ領域の上には、Ｓｉ層３が設けられている。Ｓｉ基板１のデジタル領域の上には、Ｓｉより格子定数が大きいＳｉＧｅ層２が設けられている。Ｓｉ層３とＳｉＧｅ層２との間には、緩衝膜１９が設けられている。緩衝膜１９は、例えばＳｉＮにより構成される。ＳｉＧｅ層２の上には、ＳｉＧｅ層２の表面の格子定数と略同じ格子定数を持つ歪みＳｉ層４が設けられている。このようにして、図２４に示した半導体装置が構成されている。
次に、図２４に示した半導体装置の製造方法を、図２４乃至２９を参照して説明する。
図２５において、Ｓｉ基板１の上に、例えばエピタキシャル成長によりＳｉＧｅ層２を形成する。そして、ＳｉＧｅ層２の上に、保護層５を堆積する。次に、保護層５の上にレジスト膜６を塗布し、アナログ領域の保護層５を露出するようにリソグラフィ法によりレジスト膜６をパターニングする。
次に図２６において、レジスト膜６をマスクとして、ＳｉＧｅ層２と保護層５とをエッチングする。そして、レジスト膜６を剥離する。さらに、例えばＳｉＮからなる緩衝膜１９を半導体装置全面に堆積する。
次に図２７において、異方性エッチング法により、Ｓｉ基板１上と保護層５上との緩衝膜１９をエッチングする。これにより、ＳｉＧｅ層２の側面にのみ緩衝膜１９が形成される。
次に図２８において、Ｓｉ基板１の上に、ＳｉＧｅ層２の膜厚以上の膜厚を有するＳｉ層７をエピタキシャル成長により形成する。次に図２９において、ウェットエッチング法により保護層５をエッチングする。そして、ＳｉＧｅ層２とＳｉ層７との表面を揃えるために、ＣＭＰ（Chemical Mechanical Polishing）により平坦化する。なお、このＣＭＰ工程は、無くてもよい。
次に図２４において、ＳｉＧｅ層２とＳｉ層７との上に、Ｓｉをエピタキシャル成長させる。これにより、ＳｉＧｅ層２の上には、歪みＳｉ層４が形成される。また、Ｓｉ層７の上には、Ｓｉ層３（Ｓｉ層７を含む）が形成される。なお、緩衝膜１９の上にはＳｉがエピタキシャル成長しないが、緩衝膜１９の膜厚を薄くすることで、ＳｉＧｅ層２からのＳｉの伸びとＳｉ層７からのＳｉの伸びとにより、Ｓｉ層３と歪みＳｉ層４との間に空洞は発生しない。このようにして、図２４に示した半導体装置が形成される。
ＳｉＧｅ層２内のＧｅの組成比は、上層に向かって順次高くなっている。すなわち、ＳｉＧｅ層２は、上層に向かって格子定数が大きくなっている。これにより、ＳｉＧｅ層２とＳｉ層３との結合部分に欠陥が生じてしまう。しかし、本実施形態で示したように、ＳｉＧｅ層２とＳｉ層３との間に緩衝膜１９を設けたことにより、ＳｉＧｅ層２とＳｉ層３との間の欠陥を低減できる。
以上詳述したように本実施形態では、ＳｉＧｅ層２とＳｉ層３との間に緩衝膜１９を設けるようにしている。
したがって本実施形態によれば、ＳｉＧｅ層２とＳｉ層３との結合部分に生じる欠陥を低減することができる。その他の構成及び効果は、上記第１の実施形態と同様である。
また本実施形態において、Ｓｉ基板１は、ＳＯＩ構造を有していてもよい。図３０は、ＳＯＩ構造を有する半導体装置の断面図である。この構成及び効果は、図９で説明した半導体装置と同じである。
（第５の実施形態）
図３１は、本発明の第５の実施形態に係る半導体装置の主要部を示す断面図である。
Ｓｉ基板１のアナログ領域の上には、Ｓｉ層１１が設けられている。Ｓｉ基板１のデジタル領域の上には、ＳｉＧｅ層１０が設けられている。なおＳｉＧｅ層１０は、Ｓｉ基板１表面に露出し、且つＳｉ基板１に埋め込まれるように設けられている。ＳｉＧｅ層１０の上には、ＳｉＧｅ層１０の表面の格子定数と略同じ格子定数を持つ歪みＳｉ層１２が設けられている。このようにして、図３１に示した半導体装置が構成されている。
次に、図３１に示した半導体装置の製造方法を、図３１乃至図３５を参照して説明する。
図３２において、Ｓｉ基板１の上に、ＳｉＮからなる保護層１３を堆積する。次に、保護層１３の上にレジスト膜１４を塗布し、デジタル領域の保護層１３を露出するようにリソグラフィ法によりレジスト膜１４をパターニングする。
次に図３３において、レジスト膜１４をマスクとして、保護層１３をエッチングする。そして、レジスト膜１４をマスクとして、Ｓｉ基板１を所定深さまでエッチングする。そして、レジスト膜１４を剥離する。さらに、例えばＳｉＮからなる緩衝膜２０を半導体装置全面に堆積する。
次に図３４において、異方性エッチング法により、Ｓｉ基板１上と保護層１３上との緩衝膜２０をエッチングする。これにより、エッチングされたＳｉ基板１の側面にのみ緩衝膜２０が形成される。さらに、デジタル領域のＳｉ基板１上に、アナログ領域のＳｉ基板１表面より高い膜厚を有するＳｉＧｅ層１０をエピタキシャル成長により形成する。
次に図３５において、ウェットエッチング法により保護層１３をエッチングする。そして、ＳｉＧｅ層１０とＳｉ基板１との表面を揃えるために、ＣＭＰ（Chemical Mechanical Polishing）により平坦化する。なお、このＣＭＰ工程は、無くてもよい。
次に図３１において、ＳｉＧｅ層１０とＳｉ基板１との上に、Ｓｉをエピタキシャル成長させる。これにより、ＳｉＧｅ層１０の上には、歪みＳｉ層１２が形成される。また、アナログ領域のＳｉ基板１上には、Ｓｉ層１１が形成される。なお、緩衝膜２０の上にはＳｉがエピタキシャル成長しないが、緩衝膜２０の膜厚を薄くすることで、ＳｉＧｅ層１０からのＳｉの伸びとＳｉ基板１からのＳｉの伸びとにより、Ｓｉ層１１と歪みＳｉ層１２との間に空洞は発生しない。このようにして、図３１に示した半導体装置が形成される。
ＳｉＧｅ層１０内のＧｅの組成比は、上層に向かって順次高くなっている。すなわち、ＳｉＧｅ層１０は、上層に向かって格子定数が大きくなっている。これにより、ＳｉＧｅ層１０側面とＳｉ基板１との結合部分に欠陥が生じてしまう。しかし、本実施形態で示したように、ＳｉＧｅ層１０側面とＳｉ基板１との間に緩衝膜２０を設けたことにより、ＳｉＧｅ層１０とＳｉ基板１との間の欠陥を低減できる。
以上詳述したように本実施形態では、ＳｉＧｅ層１０側面とＳｉ基板１との間に緩衝膜２０を設けるようにしている。
したがって本実施形態によれば、ＳｉＧｅ層１０側面とＳｉ基板１との結合部分に生じる欠陥を低減することができる。その他の構成及び効果は、上記第２の実施形態と同様である。
また本実施形態において、Ｓｉ基板１は、ＳＯＩ構造を有していてもよい。図３６は、ＳＯＩ構造を有する半導体装置の断面図である。なお、緩衝膜２０を備えていること以外の構成及び効果は、図１５で説明した半導体装置と同じである。
また、図３６に示した半導体装置において、ＳｉＧｅ層１０が絶縁層８に達するように構成してもよい。図３７は、図３６に示した半導体装置においてＳｉＧｅ層１０が絶縁層８に達するように構成した半導体装置の断面図である。なお、緩衝膜２０を備えていること以外の構成及び効果は、図１６で説明した半導体装置と同じである。
さらに、上記第３の実施形態の図１７で示した半導体装置が緩衝膜２０を備えるように構成してもよい。図３８は、図１７で示した半導体装置においてさらに緩衝膜２０を備えた半導体装置の断面図である。なお、緩衝膜２０を備えていること以外の構成及び効果は、図１７で説明した半導体装置と同じである。
この発明は、上記実施形態に限定されるものではなく、その他、本発明の要旨を変更しない範囲において種々変形して実施可能である。
本発明の第１の実施形態に係る半導体装置の主要部を示す断面図。 図１に示した半導体装置の製造方法を説明するための断面図。 図２に続く製造方法を説明するための断面図。 図３に続く製造方法を説明するための断面図。 図４に続く製造方法を説明するための断面図。 図５に続く製造方法を説明するための断面図。 図１に示した半導体装置が各素子を備えた一例を示す断面図。 図１に示したＳｉＧｅ層２の構成について説明するための断面図。 図１に示した半導体装置においてさらにＳＯＩ構造を有する半導体装置の断面図。 本発明の第２の実施形態に係る半導体装置の主要部を示す断面図。 図１０に示した半導体装置の製造方法を説明するための断面。 図１１に続く製造方法を説明するための断面図。 図１２に続く製造方法を説明するための断面図。 図１３に続く製造方法を説明するための断面図。 図１０に示した半導体装置においてさらにＳＯＩ構造を有する半導体装置の断面図。 図１５に示した半導体装置においてＳｉＧｅ層１０がＳｉ基板１に達するように構成した半導体装置の断面図。 本発明の第３の実施形態に係る半導体装置の主要部を示す断面図。 図１７に示した半導体装置の製造方法を説明するための断面。 図１８に続く製造方法を説明するための断面図。 図１９に続く製造方法を説明するための断面図。 図２０に続く製造方法を説明するための断面図。 図２１に続く製造方法を説明するための断面図。 図１７に示した半導体装置において絶縁層８の上にＳｉ層９を有した半導体装置の断面図。 本発明の第４の実施形態に係る半導体装置の主要部を示す断面図。 図２４に示した半導体装置の製造方法を説明するための断面。 図２５に続く製造方法を説明するための断面図。 図２６に続く製造方法を説明するための断面図。 図２７に続く製造方法を説明するための断面図。 図２８に続く製造方法を説明するための断面図。 図２４に示した半導体装置においてさらにＳＯＩ構造を有する半導体装置の断面図。 本発明の第５の実施形態に係る半導体装置の主要部を示す断面図。 図３１に示した半導体装置の製造方法を説明するための断面。 図３２に続く製造方法を説明するための断面図。 図３３に続く製造方法を説明するための断面図。 図３４に続く製造方法を説明するための断面図。 図３１に示した半導体装置においてさらにＳＯＩ構造を有する半導体装置の断面図。 図３６に示した半導体装置においてＳｉＧｅ層１０がＳｉ基板１に達するように構成した半導体装置の断面図。 図１７で示した半導体装置においてさらに緩衝膜２０を備えた半導体装置の断面図。
符号の説明
１…Ｓｉ基板、２，１０，１５…ＳｉＧｅ層、２Ａ…バッファ層、２Ｂ…格子緩和層、３，７，９，１１，１６，１８…Ｓｉ層、４，１２，１７…歪みＳｉ層、５，１３…保護層、６，１４…レジスト膜、８…絶縁層、１９，２０…緩衝膜。

Claims (7)

  1. 第１領域と、前記第１領域に隣接した第２領域とを有し、且つ表面に第１シリコン層を有する基板と、
    前記第１領域の前記第１シリコン層の上に設けられた第２シリコン層と、
    前記第２シリコン層より大きい格子定数を有し、前記第２領域の前記第１シリコン層の上に設けられた緩和層と、
    前記緩和層と略同じ格子定数を有し、前記緩和層の上に設けられた歪みシリコン層と
    を具備することを特徴とする半導体装置。
  2. 前記第２シリコン層と前記緩和層との間に設けられた緩衝膜をさらに具備することを特徴とする請求項１記載の半導体装置。
  3. 前記基板は、第３シリコン層と、第３シリコン層の上に設けられた絶縁層とをさらに具備し、前記第１シリコン層は、前記絶縁層の上に設けられることを特徴とする請求項１又は２記載の半導体装置。
  4. 第１領域と、前記第１領域に隣接した第２領域とを有する基板の表面に形成された第１シリコン層の上に、前記第１シリコン層より大きい格子定数を有する緩和層を形成する工程と、
    前記緩和層の上に保護層を形成する工程と、
    前記第２領域の前記保護層をレジスト膜で被覆する工程と、
    前記レジスト膜をマスクとして前記保護層及び前記緩和層をエッチングする工程と、
    前記第１領域の前記第１シリコン層の上に第２シリコン層を形成する工程と、
    前記第２領域の前記保護層をエッチングする工程と、
    前記第２シリコン層と前記緩和層との上に、夫々第３シリコン層と前記緩和層と略同じ格子定数を有する歪みシリコン層とを同時に形成する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  5. 第１領域と、前記第１領域に隣接した第２領域とを有する基板の表面に形成された第１シリコン層の上に、保護層を形成する工程と、
    前記第１領域の前記保護層をレジスト膜で被覆する工程と、
    前記レジスト膜をマスクとして前記保護層をエッチングする工程と、
    前記レジスト膜をマスクとして前記第１シリコン層を所定深さまでエッチングする工程と、
    前記第２領域の前記第１シリコン層の上に、前記第１シリコン層より大きい格子定数を有する緩和層を形成する工程と、
    前記第１領域の前記保護層をエッチングする工程と、
    前記第１シリコン層と前記緩和層との上に、夫々第３シリコン層と前記緩和層と略同じ格子定数を有する歪みシリコン層とを同時に形成する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  6. 前記保護層及び前記緩和層をエッチングする工程の後に、前記緩和層の側面に緩衝膜を形成する工程をさらに具備することを特徴とする請求項４記載の半導体装置の製造方法。
  7. 前記第１シリコン層をエッチングする工程の後に、前記第１シリコン層の側面に緩衝膜を形成する工程をさらに具備することを特徴とする請求項５記載の半導体装置の製造方法。
JP2004001075A 2004-01-06 2004-01-06 半導体装置とその製造方法 Pending JP2005197405A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004001075A JP2005197405A (ja) 2004-01-06 2004-01-06 半導体装置とその製造方法
TW093139772A TWI258856B (en) 2004-01-06 2004-12-21 Semiconductor device and manufacturing method thereof
KR1020040114028A KR100604393B1 (ko) 2004-01-06 2004-12-28 반도체장치와 그 제조방법
US11/026,542 US20050151163A1 (en) 2004-01-06 2005-01-03 Semiconductor device and manufacturing method thereof
CNB2005100037261A CN100377352C (zh) 2004-01-06 2005-01-06 半导体器件及其制造方法
US11/889,420 US7737466B1 (en) 2004-01-06 2007-08-13 Semiconductor device and manufacturing method thereof
US11/889,451 US20070290208A1 (en) 2004-01-06 2007-08-13 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004001075A JP2005197405A (ja) 2004-01-06 2004-01-06 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2005197405A true JP2005197405A (ja) 2005-07-21

Family

ID=34737109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004001075A Pending JP2005197405A (ja) 2004-01-06 2004-01-06 半導体装置とその製造方法

Country Status (5)

Country Link
US (3) US20050151163A1 (ja)
JP (1) JP2005197405A (ja)
KR (1) KR100604393B1 (ja)
CN (1) CN100377352C (ja)
TW (1) TWI258856B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041516A (ja) * 2004-07-23 2006-02-09 Internatl Business Mach Corp <Ibm> パターン形成した歪み半導体基板およびデバイス
JP2009283866A (ja) * 2008-05-26 2009-12-03 Toshiba Corp 半導体装置および半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101025761B1 (ko) * 2004-03-30 2011-04-04 삼성전자주식회사 디지탈 회로 및 아날로그 회로를 가지는 반도체 집적회로및 그 제조 방법
JP2005286341A (ja) 2004-03-30 2005-10-13 Samsung Electronics Co Ltd 低ノイズ及び高性能のｌｓｉ素子、レイアウト及びその製造方法
CN102347235B (zh) * 2010-08-04 2014-02-12 中国科学院微电子研究所 应变半导体沟道形成方法和半导体器件
GB2487113B (en) * 2010-08-04 2014-10-15 Inst Of Microelectronics Cas Method of forming strained semiconductor channel and semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219524A (ja) * 1996-02-09 1997-08-19 Toshiba Corp 半導体装置及びその製造方法
JPH11340337A (ja) * 1998-05-27 1999-12-10 Sony Corp 半導体装置及び半導体装置の製造方法
JP2001338988A (ja) * 2000-05-25 2001-12-07 Hitachi Ltd 半導体装置及びその製造方法
JP2002076347A (ja) * 2000-08-25 2002-03-15 Toshiba Corp 半導体装置、半導体基板およびその製造方法
JP2002343880A (ja) * 2001-05-17 2002-11-29 Sharp Corp 半導体基板及びその製造方法ならびに半導体装置及びその製造方法
JP2003100900A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置およびその製造方法
JP2003158250A (ja) * 2001-10-30 2003-05-30 Sharp Corp ＳｉＧｅ／ＳＯＩのＣＭＯＳおよびその製造方法
JP2004165197A (ja) * 2002-11-08 2004-06-10 Renesas Technology Corp 半導体集積回路装置およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982944A (ja) * 1995-09-18 1997-03-28 Toshiba Corp 歪シリコン電界効果トランジスタ及びその製造方法
EP0838858B1 (de) * 1996-09-27 2002-05-15 Infineon Technologies AG Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
JP2001516971A (ja) * 1997-09-16 2001-10-02 マサチューセッツ インスティテュート オブ テクノロジー コプレナＳｉ／Ｇｅコンポジット基板及びその製造方法
JP3998408B2 (ja) * 2000-09-29 2007-10-24 株式会社東芝 半導体装置及びその製造方法
US6593641B1 (en) * 2001-03-02 2003-07-15 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US20020168802A1 (en) * 2001-05-14 2002-11-14 Hsu Sheng Teng SiGe/SOI CMOS and method of making the same
US6717213B2 (en) * 2001-06-29 2004-04-06 Intel Corporation Creation of high mobility channels in thin-body SOI devices
WO2003017336A2 (en) * 2001-08-13 2003-02-27 Amberwave Systems Corporation Dram trench capacitor and method of making the same
JP4421811B2 (ja) * 2002-06-25 2010-02-24 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
US6878611B2 (en) * 2003-01-02 2005-04-12 International Business Machines Corporation Patterned strained silicon for high performance circuits
US6982229B2 (en) * 2003-04-18 2006-01-03 Lsi Logic Corporation Ion recoil implantation and enhanced carrier mobility in CMOS device
US7041575B2 (en) * 2003-04-29 2006-05-09 Micron Technology, Inc. Localized strained semiconductor on insulator
US7138292B2 (en) * 2003-09-10 2006-11-21 Lsi Logic Corporation Apparatus and method of manufacture for integrated circuit and CMOS device including epitaxially grown dielectric on silicon carbide
US7247534B2 (en) * 2003-11-19 2007-07-24 International Business Machines Corporation Silicon device on Si:C-OI and SGOI and method of manufacture
KR100586737B1 (ko) * 2003-12-26 2006-06-08 한국전자통신연구원 ＳＯＩ 기판 위에 구현된 ＮＭＯＳ 소자, ＰＭＯＳ 소자및 ＳｉＧｅ ＢｉＣＭＯＳ 소자 및 그 제조 방법
JP2006303222A (ja) * 2005-04-21 2006-11-02 Mitsubishi Electric Corp ヘテロ接合バイポーラトランジスタおよびそれを備える増幅器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219524A (ja) * 1996-02-09 1997-08-19 Toshiba Corp 半導体装置及びその製造方法
JPH11340337A (ja) * 1998-05-27 1999-12-10 Sony Corp 半導体装置及び半導体装置の製造方法
JP2001338988A (ja) * 2000-05-25 2001-12-07 Hitachi Ltd 半導体装置及びその製造方法
JP2002076347A (ja) * 2000-08-25 2002-03-15 Toshiba Corp 半導体装置、半導体基板およびその製造方法
JP2002343880A (ja) * 2001-05-17 2002-11-29 Sharp Corp 半導体基板及びその製造方法ならびに半導体装置及びその製造方法
JP2003100900A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置およびその製造方法
JP2003158250A (ja) * 2001-10-30 2003-05-30 Sharp Corp ＳｉＧｅ／ＳＯＩのＣＭＯＳおよびその製造方法
JP2004165197A (ja) * 2002-11-08 2004-06-10 Renesas Technology Corp 半導体集積回路装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041516A (ja) * 2004-07-23 2006-02-09 Internatl Business Mach Corp <Ibm> パターン形成した歪み半導体基板およびデバイス
US9053970B2 (en) 2004-07-23 2015-06-09 International Business Machines Corporation Patterned strained semiconductor substrate and device
US9515140B2 (en) 2004-07-23 2016-12-06 Globalfoundries Inc. Patterned strained semiconductor substrate and device
JP2009283866A (ja) * 2008-05-26 2009-12-03 Toshiba Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
KR20050072398A (ko) 2005-07-11
TWI258856B (en) 2006-07-21
CN1638126A (zh) 2005-07-13
US20050151163A1 (en) 2005-07-14
US7737466B1 (en) 2010-06-15
US20070290208A1 (en) 2007-12-20
TW200525729A (en) 2005-08-01
CN100377352C (zh) 2008-03-26
KR100604393B1 (ko) 2006-07-25

Similar Documents

Publication Publication Date Title
US7393730B2 (en) Coplanar silicon-on-insulator (SOI) regions of different crystal orientations and methods of making the same
JP4322453B2 (ja) 半導体装置およびその製造方法
US5930648A (en) Semiconductor memory device having different substrate thickness between memory cell area and peripheral area and manufacturing method thereof
US8334177B2 (en) Methods for forming isolated fin structures on bulk semiconductor material
US7015147B2 (en) Fabrication of silicon-on-nothing (SON) MOSFET fabrication using selective etching of Si1-xGex layer
US7927962B2 (en) Semiconductor device having buried insulation films and method of manufacturing the same
US20080017929A1 (en) Semiconductor device having a compressed device isolation structure
US7737466B1 (en) Semiconductor device and manufacturing method thereof
JP2009194053A (ja) 半導体装置及びその製造方法
JP2006229047A (ja) 半導体装置及び半導体装置の製造方法
JP3906198B2 (ja) 半導体記憶装置及びその製造方法
JP2005353892A (ja) 半導体基板、半導体装置及びその製造方法
JP2009117465A (ja) 半導体装置及びその製造方法
US20090108394A1 (en) Semiconductor device and method for fabricating the same
JP2005327867A (ja) 半導体装置およびその製造方法
KR100801733B1 (ko) 서로 다른 두께의 측벽산화막을 갖는 트랜치 소자분리막형성방법
US20130260532A1 (en) Method for Manufacturing Semiconductor Device
KR100833594B1 (ko) 모스펫 소자 및 그 제조방법
CN117673083A (zh) 半导体器件及其制作方法、芯片、电子设备
CN117316959A (zh) 一种半导体器件及其制造方法
JP2001196555A (ja) 半導体装置およびその製造方法
KR20010038007A (ko) 반도체장치의 소자격리방법
JPH0544834B2 (ja)
JP2006253174A (ja) 半導体装置および半導体装置の製造方法
KR19990055761A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080623

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080701

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080725