JP2005184724A - フィルタ素子 - Google Patents

Abstract

【課題】大型化を回避しつつインダクタンスを増加させる。
【解決手段】帯状絶縁体７ｂに並設された信号用帯状導電体９ａ，９ｂおよび信号用帯状導電体９ａ，９ｂに対向して配設された接地用帯状導電体８ａ，８ｂを巻回して形成されたコイル部５Ｄと、信号用帯状導電体９ａ，９ｂに接続されて外部に引き出された入力端子２ａおよび引出線１１と、信号用帯状導電体９ａに接続されて外部に引き出された出力端子３ａと、信号用帯状導電体９ｂに接続されて外部に引き出された引出線１２と、接地用帯状導電体８ａに接続されて外部に引き出された引出線１５と、接地用帯状導電体８ｂに接続されて外部に引き出された引出線１６と、接地用帯状導電体８ｂに接続されて外部に引き出された接地用端子４ａとを備え、引出線１１，１２および引出線１５，１６が接続されている。
【選択図】図１２

Description

本発明は、帯状絶縁体に帯状導電体を重ねた状態で巻回して構成されたフィルタ素子に関するものである。

この種のフィルタ素子として、特許第２８２６３２０号公報において開示されたフィルタ素子が知られている。このフィルタ素子は、複数枚の帯状導電体（通電用および接地用の帯状導電体）を、高誘電率の誘電体シートを介して、磁性または非磁性巻枠あるいは空心に巻き回して形成されて、３端子型ノイズフィルタ（ノーマルモード型ノイズフィルタ）として機能する。このフィルタ素子では、通電用の帯状導電体の巻始め部と巻き終わり部に接続された一対のリード間にインダクタンスが形成され、しかも通電用の帯状導電体の全長に亘り、接地用の帯状導電体との間にキャパシタンスが分布定数的に形成される。また、このフィルタ素子では、一対のリードと接地用のリードとが、特定の位置に配設されている。したがって、このフィルタ素子では、広周波帯域に亘って優れた減衰特性を実現することが可能となっている。
特許第２８２６３２０号公報（第３−４頁）

ところで、この種のフィルタ素子においては、通電用の帯状導電体のインダクタンスを増加させることで、その減衰特性を向上させ得ることが知られている。また、通電用の帯状導電体のインダクタンスを増加させるためには、帯状導電体の巻回数を増加させる方法と、高透磁率の材料で形成された磁性巻枠（磁心）を使用する方法とがあり、後者の方法では、磁性材料の透磁率に上限があるために、設定できるインダクタンスにも上限があることから、前者の方法がより好ましいことも知られている。しかしながら、上述した従来のフィルタ素子では、通電用の帯状導電体の巻回数を増加させるためには、この帯状導電体の長さを増加させる必要があり、これに伴い直径が大きくなって大型化するという解決すべき課題がある。

本発明は、上記の課題を解決すべくなされたものであり、大型化を回避しつつインダクタンスを増加し得るフィルタ素子を提供することを主目的とする。

上記目的を達成すべく請求項１記載のフィルタ素子は、帯状絶縁体の一方の面側において当該帯状絶縁体の幅方向で互いに離間して並設されたｎ（ｎは２以上の自然数）本の信号用帯状導電体、および前記帯状絶縁体の他方の面側において前記各信号用帯状導電体に対向するように配設されたｎ本の接地用帯状導電体を当該帯状絶縁体を挟んで巻回することによって全体として筒状に形成されたコイル部と、前記各信号用帯状導電体の一端側にそれぞれ接続されて前記コイル部の外部に引き出された１本の入力端子および（ｎ−１）本の第１の引出線と、前記第１の引出線が接続された前記各信号用帯状導電体のうちの一つの信号用帯状導電体の他端側に接続されて前記コイル部の外部に引き出された１本の出力端子と、前記各信号用帯状導電体のうちの前記出力端子が接続された信号用帯状導電体を除く他のすべての信号用帯状導電体の他端側にそれぞれ接続されて前記コイル部の外部に引き出された（ｎ−１）本の第２の引出線と、前記各接地用帯状導電体のうちの（ｎ−１）本の接地用帯状導電体の一端側にそれぞれ接続されて前記コイル部の外部に引き出された第３の引出線と、前記各接地用帯状導電体のうちの前記第３の引出線が接続された一つの接地用帯状導電体を除く他のすべての接地用帯状導電体の他端側にそれぞれ接続されて前記コイル部の外部に引き出された第４の引出線と、前記各接地用帯状導電体のうちの少なくとも一つに接続されて前記コイル部の外部に引き出された接地用端子とを備え、前記第１の引出線および前記第２の引出線が一対一で接続され、前記第３の引出線および前記第４の引出線が一対一で接続されている。ここで、本明細書における「帯状導電体」とは、厚みの薄いシート状の導電体に限らず、ある程度の厚みのある導電体、例えば、断面形状が丸形、楕円、四角形、または台形に形成された可撓性を有する板状の導電体をも含むことを意味する。

また、請求項２記載のフィルタ素子は、請求項１記載のフィルタ素子において、前記各信号用帯状導電体は隣接するもの同士が接続され、前記各接地用帯状導電体は隣接するもの同士が接続されている。

また、請求項３記載のフィルタ素子は、請求項１または２記載のフィルタ素子において、前記コイル部は、前記信号用帯状導電体に対して前記接地用帯状導電体が外側になるように巻回されると共に中心部に空隙が形成され、前記空隙に装着された柱状コア、および前記コイル部に装着されたポットコアのいずれかを備え、前記入力端子は、前記信号用帯状導電体の外周部に接続されると共に前記コイル部の外周側部位から引き出され、前記出力端子は、前記信号用帯状導電体の内周部に接続されると共に前記空隙を挟んで前記入力端子の引出し部位とは反対側に位置する前記コイル部の内周側部位から引き出され、前記接地用端子は、前記接地用帯状導電体の外周部に接続されると共に前記出力端子の引出し部位を挟んで前記入力端子の引出し部位とは反対側に位置する前記コイル部の外周側部位から引き出されている。

また、請求項４記載のフィルタ素子は、請求項１または２記載のフィルタ素子において、前記コイル部は、前記信号用帯状導電体に対して前記接地用帯状導電体が内側になるように巻回されると共に中心部に空隙が形成され、前記空隙に装着された柱状コア、および前記コイル部に装着されたポットコアのいずれかを備え、前記入力端子は、前記信号用帯状導電体の内周部に接続されると共に前記コイル部の内周側部位から引き出され、前記接地用端子は、前記接地用帯状導電体の内周部に接続されると共に前記空隙を挟んで前記入力端子の引出し部位とは反対側に位置する前記コイル部の内周側部位から引き出され、前記出力端子は、前記信号用帯状導電体の外周部に接続されると共に前記接地用端子の引出し部位を挟んで前記入力端子の引出し部位とは反対側に位置する前記コイル部の外周側部位から引き出されている。

また、請求項５記載のフィルタ素子は、請求項１または２記載のフィルタ素子において、前記コイル部は、前記信号用帯状導電体に対して前記接地用帯状導電体が外側になるように巻回されると共に中心部に空隙が形成され、前記コイル部には、ＥＩ型およびＥＥ型のいずれかのコアが装着され、前記入力端子は、前記信号用帯状導電体の外周部に接続されると共に前記コイル部における前記コアによって区画された一方の側の外周側部位から引き出され、前記出力端子は、前記信号用帯状導電体の内周部に接続されると共に前記コイル部における前記コアによって区画された他方の側の内周側部位から引き出され、前記接地用端子は、前記接地用帯状導電体の外周部に接続されると共に前記コイル部における前記他方の側の外周側部位から引き出されている。

また、請求項６記載のフィルタ素子は、請求項１または２記載のフィルタ素子において、前記コイル部は、前記信号用帯状導電体に対して前記接地用帯状導電体が内側になるように巻回されると共に中心部に空隙が形成され、前記コイル部には、ＥＩ型およびＥＥ型のいずれかのコアが装着され、前記入力端子は、前記信号用帯状導電体の内周部に接続されると共に前記コイル部における前記コアによって区画された一方の側の内周側部位から引き出され、前記接地用端子は、前記接地用帯状導電体の内周部に接続されると共に前記コイル部における前記コアによって区画された他方の側の内周側部位から引き出され、前記出力端子は、前記信号用帯状導電体の外周部に接続されると共に前記コイル部における前記他方の側の外周側部位から引き出されている。

また、請求項７記載のフィルタ素子は、帯状絶縁体の一方の面側における幅方向に沿った一方の半領域において当該帯状絶縁体の幅方向で互いに離間して並設されたｎ（ｎは２以上の自然数）本の第１の信号用帯状導電体、および当該帯状絶縁体の前記一方の面側における幅方向に沿った他方の半領域において当該帯状絶縁体の幅方向で互いに離間して並設されたｎ本の第２の信号用帯状導電体と、当該帯状絶縁体の他方の面側における前記一方の半領域に対応する半領域において前記各第１の信号用帯状導電体に対向するように配設されたｎ本の第１の接地用帯状導電体、および当該帯状絶縁体の他方の面側における幅方向に沿った前記他方の半領域に対応する半領域において前記各第２の信号用帯状導電体に対向するように配設されたｎ本の第２の接地用帯状導電体とを、当該帯状絶縁体を挟んで巻回することによって全体として筒状に形成されたコイル部と、前記各第１の信号用帯状導電体の一端側にそれぞれ接続されて前記コイル部の外部に引き出された１本の第１の入力端子および（ｎ−１）本の第１の引出線と、前記第１の引出線が接続された前記各第１の信号用帯状導電体のうちの一つの第１の信号用帯状導電体の他端側に接続されて前記コイル部の外部に引き出された１本の第１の出力端子と、前記各第１の信号用帯状導電体のうちの前記第１の出力端子が接続された第１の信号用帯状導電体を除く他のすべての第１の信号用帯状導電体の他端側にそれぞれ接続されて前記コイル部の外部に引き出された（ｎ−１）本の第２の引出線と、前記各第２の信号用帯状導電体の一端側にそれぞれ接続されて前記コイル部の外部に引き出された１本の第２の入力端子および（ｎ−１）本の第３の引出線と、前記第３の引出線が接続された前記各第２の信号用帯状導電体のうちの一つの第２の信号用帯状導電体の他端側に接続されて前記コイル部の外部に引き出された１本の第２の出力端子と、前記各第２の信号用帯状導電体のうちの前記第２の出力端子が接続された第２の信号用帯状導電体を除く他のすべての第２の信号用帯状導電体の他端側にそれぞれ接続されて前記コイル部の外部に引き出された（ｎ−１）本の第４の引出線と、前記各第１の接地用帯状導電体のうちの（ｎ−１）本の第１の接地用帯状導電体の一端側にそれぞれ接続されて前記コイル部の外部に引き出された第５の引出線と、前記各第１の接地用帯状導電体のうちの前記第５の引出線が接続された一つの第１の接地用帯状導電体を除く他のすべての第１の接地用帯状導電体の他端側にそれぞれ接続されて前記コイル部の外部に引き出された第６の引出線と、前記各第２の接地用帯状導電体のうちの（ｎ−１）本の第２の接地用帯状導電体の一端側にそれぞれ接続されて前記コイル部の外部に引き出された第７の引出線と、前記各第２の接地用帯状導電体のうちの前記第７の引出線が接続された一つの第２の接地用帯状導電体を除く他のすべての第２の接地用帯状導電体の他端側にそれぞれ接続されて前記コイル部の外部に引き出された第８の引出線と、前記各第１の接地用帯状導電体および前記各第２の接地用帯状導電体を接地するため前記コイル部の外部に引き出された接地用端子とを備え、前記第１の引出線および前記第２の引出線が一対一で接続され、前記第３の引出線および前記第４の引出線が一対一で接続され、前記第５の引出線および前記第６の引出線が一対一で接続され、前記第７の引出線および前記第８の引出線が一対一で接続されている。

また、請求項８記載のフィルタ素子は、請求項７記載のフィルタ素子において、前記各第１の信号用帯状導電体は隣接するもの同士が接続され、前記各第２の信号用帯状導電体は隣接するもの同士が接続され、前記各第１の接地用帯状導電体は隣接するもの同士が接続され、前記各第２の接地用帯状導電体は隣接するもの同士が接続されている。

また、請求項９記載のフィルタ素子は、請求項７または８記載のフィルタ素子において、前記コイル部は、前記各信号用帯状導電体に対して前記各接地用帯状導電体が外側になるように巻回されると共に中心部に空隙が形成され、前記空隙に装着された柱状コア、および前記コイル部に装着されたポットコアのいずれかを備え、前記第１および第２の入力端子は、それぞれ、前記各信号用帯状導電体の外周部に接続されると共に前記コイル部の外周側部位から引き出され、前記第１および第２の出力端子は、それぞれ、前記各信号用帯状導電体の内周部に接続されると共に前記空隙を挟んで前記各入力端子の引出し部位とは反対側に位置する前記コイル部の内周側部位から引き出され、前記接地用端子は、前記各接地用帯状導電体の外周部に接続されると共に前記各出力端子の引出し部位を挟んで前記各入力端子の引出し部位とは反対側に位置する前記コイル部の外周側部位から引き出されている。

また、請求項１０記載のフィルタ素子は、請求項７または８記載のフィルタ素子において、前記コイル部は、前記各信号用帯状導電体に対して前記各接地用帯状導電体が内側になるように巻回されると共に中心部に空隙が形成され、前記空隙に装着された柱状コア、および前記コイル部に装着されたポットコアのいずれかを備え、前記第１および第２の入力端子は、それぞれ、前記各信号用帯状導電体の内周部に接続されると共に前記コイル部の内周側部位から引き出され、前記接地用端子は、前記各接地用帯状導電体の内周部に接続されると共に前記空隙を挟んで前記各入力端子の引出し部位とは反対側に位置する前記コイル部の内周側部位から引き出され、前記第１および第２の出力端子は、それぞれ、前記各信号用帯状導電体の外周部に接続されると共に前記接地用端子の引出し部位を挟んで前記各入力端子の引出し部位とは反対側に位置する前記コイル部の外周側部位から引き出されている。

また、請求項１１記載のフィルタ素子は、請求項７または８記載のフィルタ素子において、前記コイル部は、前記各信号用帯状導電体に対して前記各接地用帯状導電体が外側になるように巻回されると共に中心部に空隙が形成され、前記コイル部には、ＥＩ型およびＥＥ型のいずれかのコアが装着され、前記第１および第２の入力端子は、それぞれ、前記各信号用帯状導電体の外周部に接続されると共に前記コイル部における前記コアによって区画された一方の側の外周側部位から引き出され、前記第１および第２の出力端子は、それぞれ、前記各信号用帯状導電体の内周部に接続されると共に前記コイル部における前記コアによって区画された他方の側の内周側部位から引き出され、前記接地用端子は、前記各接地用帯状導電体の外周部に接続されると共に前記コイル部における前記他方の側の外周側部位から引き出されている。

また、請求項１２記載のフィルタ素子は、請求項７または８記載のフィルタ素子において、前記コイル部は、前記各信号用帯状導電体に対して前記各接地用帯状導電体が内側になるように巻回されると共に中心部に空隙が形成され、前記コイル部には、ＥＩ型およびＥＥ型のいずれかのコアが装着され、前記第１および第２の入力端子は、それぞれ、前記各信号用帯状導電体の内周部に接続されると共に前記コイル部における前記コアによって区画された一方の側の内周側部位から引き出され、前記接地用端子は、前記各接地用帯状導電体の内周部に接続されると共に前記コイル部における前記コアによって区画された他方の側の内周側部位から引き出され、前記第１および第２の出力端子は、それぞれ、前記各信号用帯状導電体の外周部に接続されると共に前記コイル部における前記他方の側の外周側部位から引き出されている。

請求項１記載のフィルタ素子によれば、帯状絶縁体の一方の面側において帯状絶縁体の幅方向で互いに離間してｎ本の信号用帯状導電体を並設し、各信号用帯状導電体の一端側に接続した（ｎ−１）本の第１の引出線と他端側に接続した（ｎ−１）本の第２の引出線とを一対一で接続したことにより、帯状絶縁体および各信号用帯状導電体の巻回数を従来と同一に規定した状態において、信号用帯状導電体全体の巻回数を実質的にｎ倍に増加させることができるため、信号用帯状導電体のインダクタンスを（ｎ×ｎ）倍に増加させることができる。また、帯状絶縁体の他方の面側において各信号用帯状導電体に対向するようにｎ本の接地用帯状導電体を並設し、各接地用帯状導電体の一端側に接続した（ｎ−１）本の第３の引出線と他端側に接続した（ｎ−１）本の第４の引出線とを一対一で接続したことにより、対向する信号用帯状導電体と接地用帯状導電体とを良好な状態で容量的に結合させることができる。したがって、大径化（つまり大型化）を回避しつつ、優れたノイズ減衰特性を有するノーマルモード用のフィルタ素子を実現することができる。

また、請求項２記載のフィルタ素子によれば、各信号用帯状導電体および各接地用帯状導電体をそれぞれ接続する際に、隣接するもの同士を接続したことにより、隣接する信号用帯状導電体間の電位差を最小にすることができるため、隣接する信号用帯状導電体同士を極限まで接近させることができる。したがって、各信号用帯状導電体の全体としての幅と、各接地用帯状導電体の全体としての幅を小さくすることができる結果、より幅狭のノーマルモード用のフィルタ素子を実現することができる。

また、請求項３記載のフィルタ素子によれば、信号用帯状導電体に対して接地用帯状導電体が外側になるように巻回してコイル部を形成し、このコイル部の空隙に柱状コアを装着するか、またはコイル部にポットコアを装着し、入力端子、出力端子および接地用端子の各引出し部位を規定したことにより、所定の周波数帯域において大きな減衰量を確保することができ、この結果、一層優れた減衰特性を有するノーマルモード用のフィルタ素子を実現することができる。

また、請求項４記載のフィルタ素子によれば、信号用帯状導電体に対して接地用帯状導電体が内側になるように巻回してコイル部を形成し、このコイル部の空隙に柱状コアを装着するか、またはコイル部にポットコアを装着し、入力端子、出力端子および接地用端子の各引出し部位を規定したことにより、所定の周波数帯域において大きな減衰量を確保することができ、この結果、一層優れた減衰特性を有するノーマルモード用のフィルタ素子を実現することができる。

また、請求項５記載のフィルタ素子によれば、信号用帯状導電体に対して接地用帯状導電体が外側になるように巻回してコイル部を形成し、このコイル部にＥＩ型コアまたはＥＥ型コアを装着したことにより、所定の周波数帯域において大きな減衰量を確保しつつ、制限された一定の範囲内において入力端子、出力端子および接地用端子の各引出し部位の配置に自由度を持たせたノーマルモード用のフィルタ素子を実現することができる。

また、請求項６記載のフィルタ素子によれば、信号用帯状導電体に対して接地用帯状導電体が内側になるように巻回してコイル部を形成し、このコイル部にＥＩ型コアまたはＥＥ型コアを装着したことにより、所定の周波数帯域において大きな減衰量を確保しつつ、制限された一定の範囲内において入力端子、出力端子および接地用端子の各引出し部位の配置に自由度を持たせたノーマルモード用のフィルタ素子を実現することができる。

請求項７記載のフィルタ素子によれば、帯状絶縁体の一方の面側における幅方向に沿った一方の半領域においてｎ本の第１の信号用帯状導電体を並設し、帯状絶縁体の一方の面側における幅方向に沿った他方の半領域においてｎ本の第２の信号用帯状導電体を並設し、帯状絶縁体の他方の面側に、各第１の信号用帯状導電体に対向するようにｎ本の第１の接地用帯状導電体をそれぞれ配設すると共に各第２の信号用帯状導電体に対向するようにｎ本の第２の接地用帯状導電体をそれぞれ配設し、かつ各第１の信号用帯状導電体の一端側に接続した（ｎ−１）本の第１の引出線と他端側に接続した（ｎ−１）本の第２の引出線とを一対一で接続すると共に各第２の信号用帯状導電体の一端側に接続した（ｎ−１）本の第３の引出線と他端側に接続した（ｎ−１）本の第４の引出線とを一対一で接続したことにより、帯状絶縁体および各信号用帯状導電体の巻回数を従来と同一に規定した状態において、第１および第２の信号用帯状導電体全体の巻回数をそれぞれ実質的にｎ倍に増加させることができるため、これらの信号用帯状導電体のインダクタンスを（ｎ×ｎ）倍にそれぞれ増加させることができる。また、帯状絶縁体の他方の面側において各第１の信号用帯状導電体に対向するようにｎ本の第１の接地用帯状導電体を並設すると共に、各第２の信号用帯状導電体に対向するようにｎ本の第２の接地用帯状導電体を並設し、各第１の接地用帯状導電体の一端側に接続した（ｎ−１）本の第５の引出線と他端側に接続した（ｎ−１）本の第６の引出線とを一対一で接続すると共に、各第２の接地用帯状導電体の一端側に接続した（ｎ−１）本の第７の引出線と他端側に接続した（ｎ−１）本の第８の引出線とを一対一で接続したことにより、対向する第１の信号用帯状導電体と第１の接地用帯状導電体とを、また対向する第２の信号用帯状導電体と第２の接地用帯状導電体とを良好な状態でそれぞれ容量的に結合させることができる。したがって、大径化（つまり大型化）を回避しつつ、優れたノイズ減衰特性を有するコモンモード用のフィルタ素子を実現することができる。

また、請求項８記載のフィルタ素子によれば、各第１の信号用帯状導電体、各第２の信号用帯状導電体、各第１の接地用帯状導電体および各第２の接地用帯状導電体をそれぞれ接続する際に、隣接するもの同士を接続したことにより、隣接する第１の信号用帯状導電体間および隣接する第２の信号用帯状導電体間の電位差を最小にすることができるため、隣接する第１の信号用帯状導電体同士および隣接する第２の信号用帯状導電体同士をそれぞれ極限まで接近させることができる。したがって、第１および第２の各信号用帯状導電体の全体としての幅と、各接地用帯状導電体の全体としての幅を狭くすることができる結果、より幅狭のコモンモード用のフィルタ素子を実現することができる。

また、請求項９記載のフィルタ素子によれば、第１および第２の信号用帯状導電体に対して第１および第２の接地用帯状導電体が外側になるように巻回してコイル部を形成し、このコイル部の空隙に柱状コアを装着するか、またはコイル部にポットコアを装着し、第１および第２の入力端子と、第１および第２の出力端子と、接地用端子との各引出し部位の配置を規定したことにより、所定の周波数帯域において大きな減衰量を確保することができ、この結果、一層優れた減衰特性を有するコモンモード用のフィルタ素子を実現することができる。

また、請求項１０記載のフィルタ素子によれば、第１および第２の信号用帯状導電体に対して第１および第２の接地用帯状導電体が内側になるように巻回してコイル部を形成し、このコイル部の空隙に柱状コアを装着するか、またはコイル部にポットコアを装着し、第１および第２の入力端子と、第１および第２の出力端子と、接地用端子との各引出し部位の配置を規定したことにより、所定の周波数帯域において大きな減衰量を確保することができ、この結果、一層優れた減衰特性を有するコモンモード用のフィルタ素子を実現することができる。

また、請求項１１記載のフィルタ素子によれば、第１および第２の信号用帯状導電体に対して第１および第２の接地用帯状導電体が外側になるように巻回してコイル部を形成し、このコイル部にＥＩ型コアまたはＥＥ型コアを装着したことにより、所定の周波数帯域において大きな減衰量を確保しつつ、制限された一定の範囲内において第１および第２の入力端子、第１および第２の出力端子および接地用端子の各引出し部位の配置に自由度を持たせたコモンモード用のフィルタ素子を実現することができる。

また、請求項１２記載のフィルタ素子によれば、第１および第２の信号用帯状導電体に対して第１および第２の接地用帯状導電体が内側になるように巻回してコイル部を形成し、このコイル部にＥＩ型コアまたはＥＥ型コアを装着したことにより、所定の周波数帯域において大きな減衰量を確保しつつ、制限された一定の範囲内において第１および第２の入力端子、第１および第２の出力端子および接地用端子の各引出し部位の配置に自由度を持たせたコモンモード用のフィルタ素子を実現することができる。

以下、添付図面を参照して、本発明に係るフィルタ素子について説明する。

最初に、フィルタ素子１について、図面を参照して説明する。

フィルタ素子１は、図１に示すように、複数本（一例として２本）の入力端子（本発明における第１の入力端子）２ａおよび入力端子（本発明における第２の入力端子）２ｂ（以下、特に区別しないときは「入力端子２」ともいう）、入力端子２と同数（２本）の出力端子（本発明における第１の出力端子）３ａおよび出力端子（本発明における第２の出力端子）３ｂ（以下、特に区別しないときは「出力端子３」ともいう）、入力端子２と同数（２本）の接地用端子（本発明における第１の接地用端子）４ａおよび接地用端子（本発明における第２の接地用端子）４ｂ（以下、特に区別しないときは「接地用端子４」ともいう）、コイル部５、柱状（一例として円柱状）の磁性体（磁性コア）６、第１〜第８の引出線１１〜１８、および第１〜第４の配線１９〜２２を備え、分布定数型の５端子型ノイズフィルタ（低域通過型のコモンモードフィルタ）に構成されている。

コイル部５は、図３，４に示すように、例えば、同じ幅に形成された２つの帯状絶縁体７ａ，７ｂ（以下、特に区別しないときは「帯状絶縁体７」ともいう）、２×ｎ（ｎは２以上の自然数で、本例では一例としてｎ＝２）本の接地用帯状導電体８ａ，８ｂ，８ｃ，８ｄ（以下、特に区別しないときは「接地用帯状導電体８」ともいう）、および接地用帯状導電体８と同数（４本）の信号用帯状導電体９ａ，９ｂ，９ｃ，９ｄ（以下、特に区別しないときは「信号用帯状導電体９」ともいう）を備えて構成されている。

各帯状絶縁体７は、誘電性および電気的絶縁性を有する材料で構成されている。また、各接地用帯状導電体８は、例えば、図４に示すように、同じ幅、同じ長さに設定されると共に、帯状絶縁体７ａの上において、帯状絶縁体７ａにおける幅方向で互いに離間して、かつ平行にこの順序で並設されている。具体的には、各接地用帯状導電体（本発明における第１の接地用帯状導電体）８ａ，８ｂは、帯状絶縁体７ａの幅方向に沿った一方の半領域Ｂ１に、また各接地用帯状導電体（本発明における第２の接地用帯状導電体）８ｃ，８ｄは、帯状絶縁体７ａの幅方向に沿った他方の半領域Ｂ２にそれぞれ並設されている。帯状絶縁体７ｂは、各接地用帯状導電体８を帯状絶縁体７ａとの間で挟み込むようにして帯状絶縁体７ａの上に重ねられている。各信号用帯状導電体９は、例えば、同じ幅、同じ長さに設定されると共に、帯状絶縁体７ｂの上において、帯状絶縁体７ｂにおける幅方向で互いに離間して、かつ平行にこの順序で並設されている。具体的に、各信号用帯状導電体（本発明における第１の信号用帯状導電体）９ａ，９ｂは、帯状絶縁体７ｂの幅方向に沿った一方の半領域Ａ１に、また各信号用帯状導電体（本発明における第２の信号用帯状導電体）９ｃ，９ｄは、帯状絶縁体７ｂの幅方向に沿った他方の半領域Ａ２にそれぞれ並設されている。この場合、各信号用帯状導電体９ａ〜９ｄは、一例としてその幅が各接地用帯状導電体８と同等に形成されると共に、対応する接地用帯状導電体８ａ〜８ｄとそれぞれ対向するようにして配設されている。以上の構成により、帯状絶縁体７ａ上に、各接地用帯状導電体８、帯状絶縁体７ｂおよび各信号用帯状導電体９がこの順序で重ねられている（積層されている）。したがって、この積層状態では、帯状絶縁体７ｂを基準としたときに、その一方の面（図４における上面）側には、各信号用帯状導電体９が配設され、他方の面（同図における下面）側には、各接地用帯状導電体８が配設された構成になっている。

また、図４に示すように、第１の信号用帯状導電体としての信号用帯状導電体９ｂの一端側には、入力端子２ａが接続され、他の第１の信号用帯状導電体としての信号用帯状導電体９ａには、第１の引出線１１が接続されている。本例では、ｎ＝２であるため、他の第１の信号用帯状導電体の本数（ｎ−１）は１本となり、同様にして第１の引出線１１の本数（ｎ−１）も１本となる。また、第１の引出線１１が接続された第１の信号用帯状導電体としての一つ（信号用帯状導電体９ａ）の他端側には出力端子３ａが接続されている。また、出力端子３ａが接続された信号用帯状導電体９ａを除く他のすべての第１の信号用帯状導電体（本例では信号用帯状導電体９ｂ）の他端側には第２の引出線１２が接続されている。第２の信号用帯状導電体としての信号用帯状導電体９ｃの一端側には、入力端子２ｂが接続され、他の第２の信号用帯状導電体としての信号用帯状導電体９ｄには、第３の引出線１３が接続されている。本例では、他の第２の信号用帯状導電体の本数（ｎ−１）は１本となり、同様にして第３の引出線１３の本数（ｎ−１）も１本となる。また、第３の引出線１３が接続された第２の信号用帯状導電体としての信号用帯状導電体９ｄの他端側には出力端子３ｂが接続されている。また、出力端子３ｂが接続された信号用帯状導電体９ｄを除く他のすべての第２の信号用帯状導電体（信号用帯状導電体９ｃ）の他端側には第４の引出線１４が接続されている。第１の接地用帯状導電体のうちの（ｎ−１）本の第１の接地用帯状導電体（本例では接地用帯状導電体８ａの１本）の一端側には、第５の引出線１５が接続され、各第１の接地用帯状導電体のうちの第５の引出線が接続された一つの第１の接地用帯状導電体を除く他のすべての第１の接地用帯状導電体（本例では接地用帯状導電体８ｂの１本）の他端側には第６の引出線１６が接続されている。同様にして、第２の接地用帯状導電体のうちの（ｎ−１）本の第２の接地用帯状導電体（本例では接地用帯状導電体８ｄの１本）の一端側には、第７の引出線１７が接続され、各第２の接地用帯状導電体のうちの第７の引出線が接続された一つの第２の接地用帯状導電体を除く他のすべての第２の接地用帯状導電体（本例では接地用帯状導電体８ｃの１本）の他端側には第８の引出線１８が接続されている。また、一例として、各接地用帯状導電体８ｂ，８ｃの一端側には、接地用端子４ａ，４ｂがそれぞれ接続されている。

コイル部５は、このように互いに重ねられた各帯状絶縁体７、各接地用帯状導電体８、および各信号用帯状導電体９を、各導電体８，９の他端側を巻き始めとして、かつ各信号用帯状導電体９に対して各接地用帯状導電体８が外側となるようにｍ回、巻回することにより、全体として、図１に示すように、筒状（中心部に空隙Ｈが形成された円筒状）に形成されている。磁性コア６は、この空隙Ｈ内に装着されて、コイル部５の中心部に配設されている。

この場合、第１の引出線１１、入力端子２ａ、入力端子２ｂおよび第３の引出線１３がそれぞれ接続された各信号用帯状導電体９ａ，９ｂ，９ｃ，９ｄの一端側（最外周部、本発明における外周部）は、コイル部５の外周側に位置して、各引出線１１，１３および各入力端子２は、図１に示すように、コイル部５の一方の端面（同図中の上端面）における外周側部位（図２中の引出し部位Ａ）からそれぞれ引き出されている。一方、出力端子３ａ、第２の引出線１２、第４の引出線１４および出力端子３ｂがそれぞれ接続された各信号用帯状導電体９ａ，９ｂ，９ｃ，９ｄの他端側（最内周部、本発明における内周部）は、コイル部５の中心側に位置して、各引出線１２，１４および各出力端子３は、図１に示すように、コイル部５の一方の端面における中心（内周）側部位（図２中の引出し部位Ｂ）からそれぞれ引き出されている。ここで、各出力端子３等の引出し部位Ｂは、図２に示すように、コイル部５の中心軸Ｏと各入力端子２の引出し部位Ａとを含む仮想平面Ｌ（以下、「平面Ｌ」ともいう）上であって、中心軸Ｏ（空隙Ｈ、言い換えれば磁性コア６）を挟んで引出し部位Ａとは反対側に設定されている。また、第５の引出線１５、各接地用端子４ａ，４ｂおよび第７の引出線１７がそれぞれ接続された各接地用帯状導電体８ａ，８ｂ，８ｃ，８ｄにおける一端側（最外周部、本発明における外周部）はコイル部５の外周側に位置して、各引出線１５，１７および各接地用端子４は、図１に示すように、コイル部５の一方の端面における外周側部位（図２中の引出し部位Ｃ）から引き出されている。具体的には、各接地用端子４等の引出し部位Ｃは、図２に示すように、平面Ｌ上であって、引出し部位Ｂを挟んで引出し部位Ａとは反対側の位置に設定されている。ここで、本発明における入力端子２等の「引出し部位」とは、入力端子２等がコイル部５から突出するコイル部５の表面における部位をいう。一方、各接地用帯状導電体８ａ，８ｄの他端側と、第６の引出線１６および第８の引出線１８がそれぞれ接続された各接地用帯状導電体８ｂ，８ｃの他端側（最内周部、本発明における内周部）とはコイル部５の中心側に位置して、各引出線１６，１８は、図１に示すように、コイル部５の一方の端面における中心（内周）側部位からそれぞれ引き出されている。

また、図１，４に示すように、第１の引出線１１および第２の引出線１２は第１の配線１９によって一対一で、また第３の引出線１３および第４の引出線１４は第２の配線２０によって一対一で、コイル部５の一方の端面においてそれぞれ接続されている。同様にして、第５の引出線１５および第６の引出線１６は第３の配線２１によって一対一で、また第７の引出線１７および第８の引出線１８は第４の配線２２によって一対一で、コイル部５の一方の端面においてそれぞれ接続されている。この構成により、入力端子２ａと出力端子３ａとの間において、信号用帯状導電体９ｂ，９ａが、各引出線１２，１１および第１の配線１９を介して直列に接続された状態になっている。また、入力端子２ｂと出力端子３ｂとの間において、信号用帯状導電体９ｃ，９ｄが、各引出線１４，１３および第２の配線２０を介して直列に接続された状態になっている。また、各接地用帯状導電体８ａ，８ｂが、第６の引出線１６、第３の配線２１および第５の引出線１５を介して直列に接続された状態になっている。また、各接地用帯状導電体８ｃ，８ｄが、第８の引出線１８、第４の配線２２および第７の引出線１７を介して直列に接続された状態になっている。一方、接地用端子４ａは、接地用帯状導電体８ｂの一端側に接続されている。また、接地用端子４ｂは、接地用帯状導電体８ｃの一端側に接続されている。

このフィルタ素子１では、各信号用帯状導電体９ａ，９ｂが２本の引出線１１，１２および１本の配線１９を介して入力端子２ａと出力端子３ａとの間において帯状絶縁体７の長手方向に沿って折り返した状態で直列接続されるように構成されて、各信号用帯状導電体９ａ，９ｂを流れる電流の向きが同一方向になっている。同様にして、各信号用帯状導電体９ｃ，９ｄが２本の引出線１３，１４および１本の配線２０を介して入力端子２ｂと出力端子３ｂとの間において帯状絶縁体７の長手方向に沿って折り返した状態で直列接続されるように構成されて、各信号用帯状導電体９ｃ，９ｄを流れる電流の向きが同一方向になっている。したがって、各入力端子２と各出力端子３との間に信号用帯状導電体９を１本ずつ配設した従来構成のフィルタ素子と比較して、直径は同等でありながら（大径化を回避しつつ）、各入力端子２と各出力端子３との間に配設された各信号用帯状導電体９の長さがそれぞれ２倍になり、各信号用帯状導電体９の巻回数がそれぞれ実質的に２倍（２×ｍ）になる。このため、各入力端子２と各出力端子３との間における各信号用帯状導電体９のインダクタンスをそれぞれ４倍に増加させることができる。したがって、各入力端子２、各出力端子３および各接地用端子４の引出し部位Ａ，Ｂ，Ｃを上述した位置に規定すると共に、各信号用帯状導電体９と各接地用帯状導電体８とを対向して配設して良好な状態で容量的に結合させたことと相俟って、従来のフィルタ素子と同等の直径でありながら（つまり大径化（つまり大型化）を回避しつつ）、優れたノイズ減衰特性を有するコモンモード用のフィルタ素子１を実現することができる。

なお、本発明は、上記した構成に限定されない。例えば、上記の構成では、各接地用帯状導電体８ｂ，８ｃの各一端側に接地用端子４ａ，４ｂをそれぞれ接続して、各接地用帯状導電体８ａ，８ｂ，８ｃ，８ｄを接地するようにしているが、各接地用帯状導電体８ｂ，８ｃの各一端側をコイル部５内で短絡させることにより、接地用端子４ａ，４ｂのうちの一つを省略することもできる。また、例えば、上述したフィルタ素子１では、各信号用帯状導電体９に対して各接地用帯状導電体８が外側となるように巻回してコイル部５を形成すると共に、各入力端子２、各出力端子３および各接地用端子４の引出し部位Ａ，Ｂ，Ｃを図２に示すように規定した例について説明したが、図５に示すフィルタ素子１Ａのように、各入力端子２、各出力端子３および各接地用端子４のそれぞれの引出し部位Ａ，Ｂ，Ｃを図６に示すように規定して構成することもできる。このフィルタ素子１Ａでは、コイル部５Ａは、図７に示すように、帯状絶縁体７ｂ、各信号用帯状導電体９、帯状絶縁体７ａおよび各接地用帯状導電体８をこの順序で重ねた状態で、これらを、各信号用帯状導電体９に対して各接地用帯状導電体８が内側となるように同図中の右端側から巻回して構成されている。この場合、各入力端子２は、各信号用帯状導電体９の内周部に接続されると共にコイル部５Ａの内周側部位からそれぞれ引き出されている。各接地用端子４は、各接地用帯状導電体８の内周部に接続されると共に空隙Ｈを挟んで各入力端子２の引出し部位Ａとは反対側に位置するコイル部５Ａの内周側部位からそれぞれ引き出されている。各出力端子３は、各信号用帯状導電体９の外周部に接続されると共に各接地用端子４の引出し部位Ｃを挟んで各入力端子２の引出し部位Ａとは反対側に位置するコイル部５Ａの外周側部位からそれぞれ引き出されている。なお、フィルタ素子１と同一の構成要素については同一の符号を付して重複する説明を省略する。このフィルタ素子１Ａでも、フィルタ素子１と同様にして、各入力端子２と各出力端子３との間における信号用帯状導電体９のインダクタンスをそれぞれ４倍に増加させることができる。したがって、各入力端子２、各出力端子３および各接地用端子４の引出し部位Ａ，Ｂ，Ｃを上述した図６に示す位置に規定すると共に、各信号用帯状導電体９と各接地用帯状導電体８とを対向して配設したことと相俟って、従来のフィルタ素子と同等の直径でありながら、優れたノイズ減衰特性を有するコモンモード用のフィルタ素子１を実現することができる。また、上述した各フィルタ素子１，１Ａでは、柱状の磁性コア６に代えて、いわゆるポットコアを用いることもできる。

さらに、上述したフィルタ素子１，１Ａとは異なり、柱状の磁性コア６を用いる構成に代えて、図８，９に示すフィルタ素子１Ｂ，１Ｃのように、ＥＩ型コアまたはＥＥ型コア（同図では一例としてＥＩ型コア）６Ａを用いることもできる。この場合、図８に示すフィルタ素子１Ｂでは、コイル部５Ｂが、フィルタ素子１のコイル部５と同等の構成を備え、各信号用帯状導電体９に対して各接地用帯状導電体８が外側となるように巻回して形成されている。また、各入力端子２、各出力端子３および各接地用端子４をフィルタ素子１とは異なる部位から引き出すことができる。具体的には、各信号用帯状導電体９の外周部にそれぞれ接続された各入力端子２は、図８に示すように、コイル部５ＢにおけるＥＩ型コア６Ａによって区画された一方の側（同図における左側）の外周側部位における任意の位置から引き出すことができる。同図では、各入力端子２は、一例として引出し部位Ａからそれぞれ引き出されている。また、各信号用帯状導電体９の内周部にそれぞれ接続された各出力端子３は、同図に示すように、コイル部５ＢにおけるＥＩ型コア６Ａによって区画された他方の側（同図における右側）の内周側部位における任意の位置から引き出すことができる。同図では、各出力端子３は、一例として引出し部位Ｂからそれぞれ引き出されている。さらに、各接地用帯状導電体８の外周部にそれぞれ接続された各接地用端子４も、同図に示すように、コイル部５Ｂにおける他方の側（同図における右側）の外周側部位の任意の位置から引き出すことができる。同図では、各接地用端子４は、一例として引出し部位Ｃからそれぞれ引き出されている。なお、各引出線１１〜１８は、フィルタ素子１と同様にして、各配線１９〜２２により、一対一で接続されているが、説明の理解を容易にするために、図８では、各配線１９〜２２を省略する。

一方、図９に示すフィルタ素子１Ｃでは、コイル部５Ｃが、フィルタ素子１Ａのコイル部５Ａと同等の構成を備え、各信号用帯状導電体９に対して各接地用帯状導電体８が内側となるように巻回して形成されている。また、各入力端子２、各出力端子３および各接地用端子４をフィルタ素子１Ａとは異なる部位から引き出すことができる。具体的には、各信号用帯状導電体９の内周部にそれぞれ接続された各入力端子２は、同図に示すように、コイル部５ＣにおけるＥＩ型コア６Ａによって区画された一方の側（同図における右側）の内周側部位における任意の位置から引き出すことができる。同図では、各入力端子２は、一例として引出し部位Ａからそれぞれ引き出されている。また、各信号用帯状導電体９の外周部にそれぞれ接続された各出力端子３は、コイル部５ＣにおけるＥＩ型コア６Ａによって区画された他方の側（同図における左側）の外周側部位における任意の位置から引き出すことができる。同図では、各出力端子３は、一例として引出し部位Ｂからそれぞれ引き出されている。さらに、各接地用帯状導電体８の内周部にそれぞれ接続された各接地用端子４は、コイル部５Ｃにおける他方の側（同図における左側）の内周側部位における任意の位置から引き出すことができる。同図では、各接地用端子４は、一例として引出し部位Ｃからそれぞれ引き出されている。なお、各引出線１１〜１８は、フィルタ素子１Ａと同様にして、各配線１９〜２２により、一対一で接続されているが、説明の理解を容易にするために、図９では、各配線１９〜２２を省略する。

この各フィルタ素子１Ｂ，１Ｃでは、コア材としてＥＩ型コア（またはＥＥ型コア）６Ａを用いたことにより、各入力端子２、各出力端子３および各接地用端子４の引出し部位Ａ，Ｂ，Ｃの配置（設定）にある程度の自由度を持たせつつ、各入力端子２と各出力端子３との間に接続された各信号用帯状導電体９のインダクタンスをそれぞれ４倍に増加させることができる。したがって、各入力端子２、各出力端子３および各接地用端子４の引出し部位Ａ，Ｂ，Ｃを所定の範囲に規定すると共に、各信号用帯状導電体９と各接地用帯状導電体８とを対向して配設したことと相俟って、従来のフィルタ素子と同等の直径でありながら、優れたノイズ減衰特性を有するコモンモード用のフィルタ素子を実現することができる。

また、本発明は、上述した構成に限定されない。例えば、上述したフィルタ素子１，１Ａ，１Ｂ，１Ｃでは、一対の入力端子２と、一対の出力端子３と、一対の接地用端子４と、第１および第２の信号用帯状導電体としての各信号用帯状導電体９と、第１および第２の接地用帯状導電体としての各接地用帯状導電体８とを備えて、コモンモード用のフィルタ素子として構成した例について説明したが、各フィルタ素子１，１Ａ，１Ｂ，１Ｃにおける１相分の構成によってノーマルモード用のフィルタ素子を構成することができる。一例として、フィルタ素子１の１相分の構成（例えば、各帯状絶縁体７ａ，７ｂにおける半領域Ｂ１，Ａ１側の構成）を用いることにより、図１０に示すフィルタ素子１Ｄを構成することができる。このフィルタ素子１Ｄでは、コイル部５Ｄが、図１１，１２に示すように、帯状絶縁体７ａ、各接地用帯状導電体８ａ，８ｂ、帯状絶縁体７ｂおよび各信号用帯状導電体９ａ，９ｂをこの順序で重ねた状態で、各信号用帯状導電体９に対して各接地用帯状導電体８が外側となるようにして図１２中の右端側から巻回することによって構成されている。この場合、入力端子２ａは、信号用帯状導電体９ｂの外周部に接続されると共にコイル部５Ｄの外周側部位（引出し部位Ａ）から引き出されている。出力端子３ａは、信号用帯状導電体９ａの内周部に接続されると共に空隙Ｈを挟んで引出し部位Ａとは反対側に位置するコイル部５Ｄの内周側部位（引出し部位Ｂ）から引き出されている。接地用端子４ａは、接地用帯状導電体８ｂの外周部に接続されると共に引出し部位Ｂを挟んで引出し部位Ａとは反対側に位置するコイル部５Ｄの外周側部位（引出し部位Ｃ）から引き出されている。なお、フィルタ素子１と同一の構成要素については同一の符号を付して重複する説明を省略する。なお、第５の引出線１５および第６の引出線１６は、本発明におけるノーマルモード用のフィルタの第３の引出線および第４の引出線にそれぞれ相当する。このフィルタ素子１Ｄでも、フィルタ素子１と同様にして、入力端子２ａと出力端子３ａとの間における各信号用帯状導電体９のインダクタンスがそれぞれ４倍に増加する。したがって、優れたノイズ減衰特性を有するコモンモード用のフィルタ素子１Ｄを従来のフィルタ素子と同等の直径で実現することができる。また、コイル部５Ｄに装着するコア材としては、図１０に示す柱状の磁性コア６に代えて、図示はしないが、いわゆるポットコアを用いることもできる。また、図１３に示すフィルタ素子１Ｅのように、ＥＩ型コア（またはＥＥ型コア）６Ａを用いることもできる。このフィルタ素子１Ｅでは、コイル部５Ｅからの入力端子２ａ、出力端子３ａ、および接地用端子４ａの各引出し部位Ａ，Ｂ，Ｃを、フィルタ素子１Ｂ，１Ｃにおける各コイル部５Ｂ，５Ｃと同様にして、特定の範囲内において任意の位置から引き出すことができる。

また、上述した各フィルタ素子１〜１Ｅでは、入力端子２と出力端子３との間に配設される信号用帯状導電体９の数を従来のフィルタ素子の２倍にしてインダクタンスを４倍に増加させた例について説明したが、入力端子２と出力端子３との間に配設される信号用帯状導電体９の数は、２本に限定されず、３本以上に規定することもできる。また、上述した各フィルタ素子１〜１Ｅでは、複数の信号用帯状導電体９同士や複数の接地用帯状導電体８同士を直列接続する手法として、各信号用帯状導電体９や各接地用帯状導電体８の端部に引出線を接続すると共に、この引出線同士をコイル部の端面において配線で接続する構成を採用した例について説明したが、各引出線の長さを長くしてその一部を前述の配線として使用することにより、引出線同士を直接接続する構成を採用することもできる。さらには、各信号用帯状導電体９や各接地用帯状導電体８の一方の端部に接続された引出線の長さをさらに長くして他方の端部に直接接続する構成を採用することもできる。また、上述した各フィルタ素子１〜１Ｅでは、入力端子２と出力端子３との間に配設される信号用帯状導電体９を直列に接続する際に、隣接するもの同士を接続する構成を採用することにより、隣接する各信号用帯状導電体間の電位差を最小にして各信号用帯状導電体同士を極限まで接近させて、各信号用帯状導電体の全体としての横幅を狭くできる例について説明したが、隣接しない信号用帯状導電体９同士を接続する構成を採用することもできる。また、上述した各フィルタ素子１〜１Ｅでは、入力端子２、出力端子３および接地用端子４をすべて各コイル部５〜５Ｅの一方の端面側から引き出す構成が採用されているが、入力端子２、出力端子３および接地用端子４のうちのいずれかを各コイル部５〜５Ｅの他方の端面側から引き出す構成を採用することもできる。同様にして、各コイル部５〜５Ｅの両方の端面側から各引出線を引き出す構成を採用することもできる。

具体的に、実施例を挙げて、本発明を詳細に説明する。一例として、フィルタ素子１Ｂについての実施例を挙げて説明する。

材質がポリイミド、幅が１４ｍｍ、厚みが５０μｍ、長さが１３５０ｍｍの絶縁シートを各帯状絶縁体７として用い、また材質がＣｕ、幅が１．５ｍｍ、厚みが３５μｍ、長さが１３３０ｍｍの薄肉金属板４枚を各接地用帯状導電体８として用い、さらに材質がＣｕ、幅が１．５ｍｍ、厚みが３５μｍ、長さが１３３０ｍｍの薄肉金属板４枚を各信号用帯状導電体９として用いて、これらを積層した（重ねた）状態で２８回巻回してコイル部５Ｂを形成した後、ＥＩ型コア６Ａをコイル部５Ｂに装着することにより、フィルタ素子１Ｂのサンプルを作製して実施例とした。また、上記した実施例で用いた各接地用帯状導電体８および各信号用帯状導電体９に代えて、材質がＣｕ、幅が３ｍｍ、厚みが３５μｍ、長さが１３３０ｍｍの薄肉金属板をそれぞれ２枚ずつ接地用帯状導電体および信号用帯状導電体として用いて巻数２８のフィルタ素子のサンプルを作製して比較例とした。次いで、実施例および比較例に係るフィルタ素子のノイズ減衰特性を測定した。その測定結果を図１４に示す。

図１４に示すノイズ減衰特性図によれば、実施例に係るフィルタ素子では、１０ＭＨｚ以下の周波数領域において比較例に係るフィルタ素子と比較して１０ｄＢ程度のノイズ減衰効果を向上できることが理解される。

フィルタ素子１の構成を示す斜視図である。 入力端子２、出力端子３および接地用端子４の各引出し部位Ａ，Ｂ，Ｃを示すためにフィルタ素子１を一方の端面から見た平面図である。 フィルタ素子１の構成を示すために、各帯状絶縁体７、各接地用帯状導電体８および各信号用帯状導電体９の一端側を巻き解いた状態のフィルタ素子１の斜視図である。 各帯状絶縁体７、各接地用帯状導電体８および各信号用帯状導電体９の構成を示す斜視図である。 フィルタ素子１Ａの構成を示す斜視図である。 入力端子２、出力端子３および接地用端子４の各引出し部位Ａ，Ｂ，Ｃを示すためにフィルタ素子１Ａを一方の端面から見た平面図である。 フィルタ素子１Ａに使用されている各帯状絶縁体７、各接地用帯状導電体８および各信号用帯状導電体９の構成を示す斜視図である。 フィルタ素子１Ｂの構成を示す斜視図である。 フィルタ素子１Ｃの構成を示す平面図である。 フィルタ素子１Ｄの構成を示す斜視図である。 フィルタ素子１Ｄの構成を示すために、各帯状絶縁体７、接地用帯状導電体８および信号用帯状導電体９の一端側を巻き解いた状態のフィルタ素子１Ｄの斜視図である。 フィルタ素子１Ｄに使用されている各帯状絶縁体７、各接地用帯状導電体８および各信号用帯状導電体９の構成を示す斜視図である。 フィルタ素子１Ｅの構成を示す斜視図である。 実施例に係るフィルタ素子１Ｂの周波数とノイズ減衰量との関係、および比較例に係るフィルタ素子の周波数とノイズ減衰量との関係を示すノイズ減衰特性図である。

符号の説明

１，１Ａ〜１Ｅ フィルタ素子
２ａ，２ｂ 入力端子
３ａ，３ｂ 出力端子
４ａ，４ｂ 接地用端子
５，５Ａ〜５Ｅ コイル部
６，６Ａ 磁性コア
７ａ，７ｂ 帯状絶縁体
８ａ〜８ｄ 接地用帯状導電体
９ａ〜９ｄ 信号用帯状導電体
１１〜１８ 引出線
Ｈ 空隙

Claims (12)

1. 帯状絶縁体の一方の面側において当該帯状絶縁体の幅方向で互いに離間して並設されたｎ（ｎは２以上の自然数）本の信号用帯状導電体、および前記帯状絶縁体の他方の面側において前記各信号用帯状導電体に対向するように配設されたｎ本の接地用帯状導電体を当該帯状絶縁体を挟んで巻回することによって全体として筒状に形成されたコイル部と、
   前記各信号用帯状導電体の一端側にそれぞれ接続されて前記コイル部の外部に引き出された１本の入力端子および（ｎ−１）本の第１の引出線と、
   前記第１の引出線が接続された前記各信号用帯状導電体のうちの一つの信号用帯状導電体の他端側に接続されて前記コイル部の外部に引き出された１本の出力端子と、
   前記各信号用帯状導電体のうちの前記出力端子が接続された信号用帯状導電体を除く他のすべての信号用帯状導電体の他端側にそれぞれ接続されて前記コイル部の外部に引き出された（ｎ−１）本の第２の引出線と、
   前記各接地用帯状導電体のうちの（ｎ−１）本の接地用帯状導電体の一端側にそれぞれ接続されて前記コイル部の外部に引き出された第３の引出線と、
   前記各接地用帯状導電体のうちの前記第３の引出線が接続された一つの接地用帯状導電体を除く他のすべての接地用帯状導電体の他端側にそれぞれ接続されて前記コイル部の外部に引き出された第４の引出線と、
   前記各接地用帯状導電体のうちの少なくとも一つに接続されて前記コイル部の外部に引き出された接地用端子とを備え、
   前記第１の引出線および前記第２の引出線が一対一で接続され、
   前記第３の引出線および前記第４の引出線が一対一で接続されているフィルタ素子。
2. 前記各信号用帯状導電体は隣接するもの同士が接続され、前記各接地用帯状導電体は隣接するもの同士が接続されている請求項１記載のフィルタ素子。
3. 前記コイル部は、前記信号用帯状導電体に対して前記接地用帯状導電体が外側になるように巻回されると共に中心部に空隙が形成され、
   前記空隙に装着された柱状コア、および前記コイル部に装着されたポットコアのいずれかを備え、
   前記入力端子は、前記信号用帯状導電体の外周部に接続されると共に前記コイル部の外周側部位から引き出され、
   前記出力端子は、前記信号用帯状導電体の内周部に接続されると共に前記空隙を挟んで前記入力端子の引出し部位とは反対側に位置する前記コイル部の内周側部位から引き出され、
   前記接地用端子は、前記接地用帯状導電体の外周部に接続されると共に前記出力端子の引出し部位を挟んで前記入力端子の引出し部位とは反対側に位置する前記コイル部の外周側部位から引き出されている請求項１または２記載のフィルタ素子。
4. 前記コイル部は、前記信号用帯状導電体に対して前記接地用帯状導電体が内側になるように巻回されると共に中心部に空隙が形成され、
   前記空隙に装着された柱状コア、および前記コイル部に装着されたポットコアのいずれかを備え、
   前記入力端子は、前記信号用帯状導電体の内周部に接続されると共に前記コイル部の内周側部位から引き出され、
   前記接地用端子は、前記接地用帯状導電体の内周部に接続されると共に前記空隙を挟んで前記入力端子の引出し部位とは反対側に位置する前記コイル部の内周側部位から引き出され、
   前記出力端子は、前記信号用帯状導電体の外周部に接続されると共に前記接地用端子の引出し部位を挟んで前記入力端子の引出し部位とは反対側に位置する前記コイル部の外周側部位から引き出されている請求項１または２記載のフィルタ素子。
5. 前記コイル部は、前記信号用帯状導電体に対して前記接地用帯状導電体が外側になるように巻回されると共に中心部に空隙が形成され、
   前記コイル部には、ＥＩ型およびＥＥ型のいずれかのコアが装着され、
   前記入力端子は、前記信号用帯状導電体の外周部に接続されると共に前記コイル部における前記コアによって区画された一方の側の外周側部位から引き出され、
   前記出力端子は、前記信号用帯状導電体の内周部に接続されると共に前記コイル部における前記コアによって区画された他方の側の内周側部位から引き出され、
   前記接地用端子は、前記接地用帯状導電体の外周部に接続されると共に前記コイル部における前記他方の側の外周側部位から引き出されている請求項１または２記載のフィルタ素子。
6. 前記コイル部は、前記信号用帯状導電体に対して前記接地用帯状導電体が内側になるように巻回されると共に中心部に空隙が形成され、
   前記コイル部には、ＥＩ型およびＥＥ型のいずれかのコアが装着され、
   前記入力端子は、前記信号用帯状導電体の内周部に接続されると共に前記コイル部における前記コアによって区画された一方の側の内周側部位から引き出され、
   前記接地用端子は、前記接地用帯状導電体の内周部に接続されると共に前記コイル部における前記コアによって区画された他方の側の内周側部位から引き出され、
   前記出力端子は、前記信号用帯状導電体の外周部に接続されると共に前記コイル部における前記他方の側の外周側部位から引き出されている請求項１または２記載のフィルタ素子。
7. 帯状絶縁体の一方の面側における幅方向に沿った一方の半領域において当該帯状絶縁体の幅方向で互いに離間して並設されたｎ（ｎは２以上の自然数）本の第１の信号用帯状導電体、および当該帯状絶縁体の前記一方の面側における幅方向に沿った他方の半領域において当該帯状絶縁体の幅方向で互いに離間して並設されたｎ本の第２の信号用帯状導電体と、当該帯状絶縁体の他方の面側における前記一方の半領域に対応する半領域において前記各第１の信号用帯状導電体に対向するように配設されたｎ本の第１の接地用帯状導電体、および当該帯状絶縁体の他方の面側における幅方向に沿った前記他方の半領域に対応する半領域において前記各第２の信号用帯状導電体に対向するように配設されたｎ本の第２の接地用帯状導電体とを、当該帯状絶縁体を挟んで巻回することによって全体として筒状に形成されたコイル部と、
   前記各第１の信号用帯状導電体の一端側にそれぞれ接続されて前記コイル部の外部に引き出された１本の第１の入力端子および（ｎ−１）本の第１の引出線と、
   前記第１の引出線が接続された前記各第１の信号用帯状導電体のうちの一つの第１の信号用帯状導電体の他端側に接続されて前記コイル部の外部に引き出された１本の第１の出力端子と、
   前記各第１の信号用帯状導電体のうちの前記第１の出力端子が接続された第１の信号用帯状導電体を除く他のすべての第１の信号用帯状導電体の他端側にそれぞれ接続されて前記コイル部の外部に引き出された（ｎ−１）本の第２の引出線と、
   前記各第２の信号用帯状導電体の一端側にそれぞれ接続されて前記コイル部の外部に引き出された１本の第２の入力端子および（ｎ−１）本の第３の引出線と、
   前記第３の引出線が接続された前記各第２の信号用帯状導電体のうちの一つの第２の信号用帯状導電体の他端側に接続されて前記コイル部の外部に引き出された１本の第２の出力端子と、
   前記各第２の信号用帯状導電体のうちの前記第２の出力端子が接続された第２の信号用帯状導電体を除く他のすべての第２の信号用帯状導電体の他端側にそれぞれ接続されて前記コイル部の外部に引き出された（ｎ−１）本の第４の引出線と、
   前記各第１の接地用帯状導電体のうちの（ｎ−１）本の第１の接地用帯状導電体の一端側にそれぞれ接続されて前記コイル部の外部に引き出された第５の引出線と、
   前記各第１の接地用帯状導電体のうちの前記第５の引出線が接続された一つの第１の接地用帯状導電体を除く他のすべての第１の接地用帯状導電体の他端側にそれぞれ接続されて前記コイル部の外部に引き出された第６の引出線と、
   前記各第２の接地用帯状導電体のうちの（ｎ−１）本の第２の接地用帯状導電体の一端側にそれぞれ接続されて前記コイル部の外部に引き出された第７の引出線と、
   前記各第２の接地用帯状導電体のうちの前記第７の引出線が接続された一つの第２の接地用帯状導電体を除く他のすべての第２の接地用帯状導電体の他端側にそれぞれ接続されて前記コイル部の外部に引き出された第８の引出線と、
   前記各第１の接地用帯状導電体および前記各第２の接地用帯状導電体を接地するため前記コイル部の外部に引き出された接地用端子とを備え、
   前記第１の引出線および前記第２の引出線が一対一で接続され、
   前記第３の引出線および前記第４の引出線が一対一で接続され、
   前記第５の引出線および前記第６の引出線が一対一で接続され、
   前記第７の引出線および前記第８の引出線が一対一で接続されているフィルタ素子。
8. 前記各第１の信号用帯状導電体は隣接するもの同士が接続され、前記各第２の信号用帯状導電体は隣接するもの同士が接続され、前記各第１の接地用帯状導電体は隣接するもの同士が接続され、前記各第２の接地用帯状導電体は隣接するもの同士が接続されている請求項７記載のフィルタ素子。
9. 前記コイル部は、前記各信号用帯状導電体に対して前記各接地用帯状導電体が外側になるように巻回されると共に中心部に空隙が形成され、
   前記空隙に装着された柱状コア、および前記コイル部に装着されたポットコアのいずれかを備え、
   前記第１および第２の入力端子は、それぞれ、前記各信号用帯状導電体の外周部に接続されると共に前記コイル部の外周側部位から引き出され、
   前記第１および第２の出力端子は、それぞれ、前記各信号用帯状導電体の内周部に接続されると共に前記空隙を挟んで前記各入力端子の引出し部位とは反対側に位置する前記コイル部の内周側部位から引き出され、
   前記接地用端子は、前記各接地用帯状導電体の外周部に接続されると共に前記各出力端子の引出し部位を挟んで前記各入力端子の引出し部位とは反対側に位置する前記コイル部の外周側部位から引き出されている請求項７または８記載のフィルタ素子。
10. 前記コイル部は、前記各信号用帯状導電体に対して前記各接地用帯状導電体が内側になるように巻回されると共に中心部に空隙が形成され、
    前記空隙に装着された柱状コア、および前記コイル部に装着されたポットコアのいずれかを備え、
    前記第１および第２の入力端子は、それぞれ、前記各信号用帯状導電体の内周部に接続されると共に前記コイル部の内周側部位から引き出され、
    前記接地用端子は、前記各接地用帯状導電体の内周部に接続されると共に前記空隙を挟んで前記各入力端子の引出し部位とは反対側に位置する前記コイル部の内周側部位から引き出され、
    前記第１および第２の出力端子は、それぞれ、前記各信号用帯状導電体の外周部に接続されると共に前記接地用端子の引出し部位を挟んで前記各入力端子の引出し部位とは反対側に位置する前記コイル部の外周側部位から引き出されている請求項７または８記載のフィルタ素子。
11. 前記コイル部は、前記各信号用帯状導電体に対して前記各接地用帯状導電体が外側になるように巻回されると共に中心部に空隙が形成され、
    前記コイル部には、ＥＩ型およびＥＥ型のいずれかのコアが装着され、
    前記第１および第２の入力端子は、それぞれ、前記各信号用帯状導電体の外周部に接続されると共に前記コイル部における前記コアによって区画された一方の側の外周側部位から引き出され、
    前記第１および第２の出力端子は、それぞれ、前記各信号用帯状導電体の内周部に接続されると共に前記コイル部における前記コアによって区画された他方の側の内周側部位から引き出され、
    前記接地用端子は、前記各接地用帯状導電体の外周部に接続されると共に前記コイル部における前記他方の側の外周側部位から引き出されている請求項７または８記載のフィルタ素子。
12. 前記コイル部は、前記各信号用帯状導電体に対して前記各接地用帯状導電体が内側になるように巻回されると共に中心部に空隙が形成され、
    前記コイル部には、ＥＩ型およびＥＥ型のいずれかのコアが装着され、
    前記第１および第２の入力端子は、それぞれ、前記各信号用帯状導電体の内周部に接続されると共に前記コイル部における前記コアによって区画された一方の側の内周側部位から引き出され、
    前記接地用端子は、前記各接地用帯状導電体の内周部に接続されると共に前記コイル部における前記コアによって区画された他方の側の内周側部位から引き出され、
    前記第１および第２の出力端子は、それぞれ、前記各信号用帯状導電体の外周部に接続されると共に前記コイル部における前記他方の側の外周側部位から引き出されている請求項７または８記載のフィルタ素子。

Images