JP2005179744A - 触媒ｃｖｄ装置及び触媒ｃｖｄ法 - Google Patents
触媒ｃｖｄ装置及び触媒ｃｖｄ法 Download PDFInfo
- Publication number
- JP2005179744A JP2005179744A JP2003423265A JP2003423265A JP2005179744A JP 2005179744 A JP2005179744 A JP 2005179744A JP 2003423265 A JP2003423265 A JP 2003423265A JP 2003423265 A JP2003423265 A JP 2003423265A JP 2005179744 A JP2005179744 A JP 2005179744A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- catalyst
- catalytic cvd
- main surface
- cvd apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003054 catalyst Substances 0.000 title claims abstract description 116
- 238000000034 method Methods 0.000 title claims description 30
- 239000000758 substrate Substances 0.000 claims abstract description 104
- 239000010409 thin film Substances 0.000 claims abstract description 21
- 238000010438 heat treatment Methods 0.000 claims abstract description 3
- 238000004050 hot filament vapor deposition Methods 0.000 claims description 46
- 238000000151 deposition Methods 0.000 claims description 33
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 6
- 230000006837 decompression Effects 0.000 abstract 2
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 36
- 230000008021 deposition Effects 0.000 description 29
- 239000007789 gas Substances 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 239000002245 particle Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000006555 catalytic reaction Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
- 230000002618 waking effect Effects 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
- C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/34—Nitrides
- C23C16/345—Silicon nitride
Landscapes
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 段差被覆性を改善し高性能半導体集積回路などへの応用を可能とした触媒ＣＶＤ装置及び触媒ＣＶＤ法を提供することを目的とする。
【解決手段】 減圧雰囲気が維持可能な真空容器と、前記真空容器内に設けられ、基板を載置可能な基板ステージと、前記基板の主面に対して略平行に設けられた線状体からなる第１の触媒と、前記基板の主面に対して傾斜して設けられた線状体からなる第２の触媒と、を備え、前記真空容器を減圧状態に維持しつつ原料ガスを導入し前記第１及び第２の触媒を加熱して前記原料ガスを分解することにより前記基板ステージの上に載置した前記基板の上に薄膜を堆積可能とした触媒ＣＶＤ装置を提供する。
【選択図】 図１
【解決手段】 減圧雰囲気が維持可能な真空容器と、前記真空容器内に設けられ、基板を載置可能な基板ステージと、前記基板の主面に対して略平行に設けられた線状体からなる第１の触媒と、前記基板の主面に対して傾斜して設けられた線状体からなる第２の触媒と、を備え、前記真空容器を減圧状態に維持しつつ原料ガスを導入し前記第１及び第２の触媒を加熱して前記原料ガスを分解することにより前記基板ステージの上に載置した前記基板の上に薄膜を堆積可能とした触媒ＣＶＤ装置を提供する。
【選択図】 図１
Description
本発明は、触媒ＣＶＤ（Chemical Vapor Deposition）装置及び触媒ＣＶＤ法に関し、より詳細には、真空プロセスチャンバー内で高温に保持された触媒に材料ガスを反応させ、基板上に各種の薄膜を形成するための触媒ＣＶＤ装置及び触媒ＣＶＤ法に関する。
近年、材料ガスを分解して基板上に薄膜を形成する新たな手段として、触媒ＣＶＤ法が開発された（例えば、特許文献１）。触媒ＣＶＤ法は、減圧雰囲気において、例えば１６００℃以上に加熱された金属フィラメントに原料ガスを接触させ、触媒反応により分解・活性化させて基板の上に薄膜を堆積する方法である
触媒ＣＶＤ法は、比較的低温で、且つプラズマ放電を用いずに材料ガスを分解できることから、基板への熱的あるいは電気的ダメージの軽減が図ることができ、高性能半導体や液晶表示装置などの製造装置としての応用研究が盛んに行われている。また、高価な放電用電源も必要としないため、安価にＣＶＤ装置を提供することも可能となる。
触媒ＣＶＤ法は、比較的低温で、且つプラズマ放電を用いずに材料ガスを分解できることから、基板への熱的あるいは電気的ダメージの軽減が図ることができ、高性能半導体や液晶表示装置などの製造装置としての応用研究が盛んに行われている。また、高価な放電用電源も必要としないため、安価にＣＶＤ装置を提供することも可能となる。
また、従来のプラズマＣＶＤ法の場合、原料ガスの利用効率は数パーセント程度に過ぎないのに対して、触媒ＣＶＤ法の場合、８０パーセント近い利用効率を得ることも可能である。またさらに、堆積速度が大きく、水素含有量が少ない高品質の薄膜を堆積することができる。
触媒ＣＶＤ法は、これらの長所のほかにも、活性堆積種の触媒体からの放射拡散によって薄膜の形成が進行することに起因して、大面積基板への適応性が高い。つまり、触媒体である線材を基板面に対して平行方向に延長して配置することで、簡便に大面積基板においても薄膜の成長速度の面内のばらつきを少なく保つことが可能である。
特開２００３−０７３８３３号公報
しかし、触媒ＣＶＤ法は、段差や溝に対する被覆性に改善の余地がある。すなわち、触媒ＣＶＤ法によりシリコンなどの薄膜を堆積すると、基板上に設けられた段差の側面や、溝の内部などに対する堆積速度が低い。これは、触媒ＣＶＤ法の堆積メカニズムに関連していると考えられる。すなわち、前述したように、触媒ＣＶＤ法は、活性堆積種の触媒体からの放射拡散によって薄膜の形成方向が律速される性質を有する。プラズマ放電により材料ガスを分解するプラズマＣＶＤ法やスパッタリングによる成膜においては、荷電粒子が堆積種として存在するため、電場や磁場によって粒子に方向性を与えることが可能である。そのため、高い段差を有する基板などにおいても、段差の底部での堆積量の改善が可能である。
これに対して、触媒ＣＶＤ法では、荷電粒子が原則的に存在しないので粒子の方向を揃えたり制御することが難しい。そして、触媒ＣＶＤ法においては、前述したように放射拡散により薄膜成長過程が律速されるため、触媒体の１点から放出される堆積種の密度は、触媒体からの距離の２乗に反比例する。このため、基板に堆積される薄膜は、いわゆるシャドー（shadow）効果により段差の側面や底面への成長が妨げられるため、段差被覆性が低いという問題点がある。
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、段差被覆性を改善し高性能半導体集積回路などへの応用を可能とした触媒ＣＶＤ装置及び触媒ＣＶＤ法を提供することにある。
本発明によれば、触媒ＣＶＤ装置において基板に面した触媒の線材により構成される面が基板に対して平行となる触媒群と、もう一方の触媒群の線材により構成される面が基板に対して傾斜を持って配置されかつ基板の垂線に対し回転対象に配置することにより課題が解決された。
本発明の構成によって課せられた課題を満たすことができる。触媒体線材からなる面を組み合わせることにより堆積種の成長を制御することが可能な触媒ＣＶＤ装置が得られる。これによって基板上の段差底部に沈積する粒子量が増大せしめられる。
本発明の構成によって課せられた課題を満たすことができる。触媒体線材からなる面を組み合わせることにより堆積種の成長を制御することが可能な触媒ＣＶＤ装置が得られる。これによって基板上の段差底部に沈積する粒子量が増大せしめられる。
すなわち、本発明によれば、減圧雰囲気が維持可能な真空容器と、前記真空容器内に設けられ、基板を載置可能な基板ステージと、前記基板の主面に対して略平行に設けられた線状体からなる第１の触媒と、前記基板の主面に対して傾斜して設けられた線状体からなる第２の触媒と、を備え、
前記真空容器を減圧状態に維持しつつ原料ガスを導入し前記第１及び第２の触媒を加熱して前記原料ガスを分解することにより前記基板ステージの上に載置した前記基板の上に薄膜を堆積可能とした触媒ＣＶＤ装置が提供される。
前記真空容器を減圧状態に維持しつつ原料ガスを導入し前記第１及び第２の触媒を加熱して前記原料ガスを分解することにより前記基板ステージの上に載置した前記基板の上に薄膜を堆積可能とした触媒ＣＶＤ装置が提供される。
ここで、前記第１の触媒は、前記基板の略直上に設けられ、前記第２の触媒は、前記基板の直上から外れた部分を有するものとすることができる。
また、前記第２の触媒を複数備え、第２の触媒は、前記基板の中心軸からみて略放射状に配置されたものとすることができる。
また、前記第２の触媒を構成する前記線状体が前記基板の主面となす角度は、３０度以上７５度以下であるものとすることができる。
また、前記第１の触媒に電流を供給する第１の電源と、前記第２の触媒に電流を供給する第２の電源と、をさらに備えたものとすることができる。
また、前記第１の触媒と前記第２の触媒のそれぞれは、一体の線状体の一部であるものとすることができる。
一方、本発明によれば、加熱した触媒に原料ガスを作用させて分解させることにより生成された堆積種を基板の上に堆積する触媒ＣＶＤ法であって、前記触媒の少なくとも一部を前記基板の主面に対して傾斜させて設けることを特徴とする触媒ＣＶＤ法が提供される。
本発明によれば高い段差被覆性を有する触媒ＣＶＤ装置及び触媒ＣＶＤ法を提供することが可能となる。
以下、図面を参照しつつ本発明の実施の形態について説明する。
図１は、本発明の実施の形態にかかる触媒ＣＶＤ装置の断面構造を例示する模式図である。
図１は、本発明の実施の形態にかかる触媒ＣＶＤ装置の断面構造を例示する模式図である。
すなわち、真空容器１１内には、第１の触媒１２と第２の触媒１３とが配置されている。これらの触媒１２、１３は、例えば、細線状の金属線などによって形成することができ、基板面に対して異なる角度に配置されていることが特徴である。その材料としては、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、バナジウム（Ｖ）、シリコン（Ｓｉ）、アルミナ（ＡｌＯｘ）などを用いることができる。
真空容器１１の下方には、ヒーター１６の上に静電チャック１５が設けられ、静電チャック１５の上に基板１４が載置される。基板１４は、静電チャック方式の基板ステージ１５によって保持され、基板温度はヒーター１６により、所定の温度に制御される。図示しない回転機構により基板１４を回転可能とすると膜厚の均一性がさらに向上する。また、真空容器１１の上方には、ガスノズルが設置され、原料ガスが外部から供給される。また、真空容器１１の内部空間は、真空排気装置１８により適宜排気され、所定の圧力に維持される。
成膜に際しては、真空容器１１の内部空間を所定の真空度まで排気し、しかる後にガスノズル１７から所定の原料ガスを導入して、所定の圧力を維持する。その状態で、直流電源１９から第１の触媒１２及び第２の触媒１３に通電し、触媒反応が可能な温度まで加熱する。すると、原料ガスがこれら触媒１２、１３の作用によって分解して堆積種が形成され、これら堆積種が基板１４の上に飛来して薄膜が形成される。
なお、図１においては、ひとつの直流電源１９から第１及び第２の触媒１２、１３に並列に電流を供給する回路が表されているが、本発明はこれに限定されず、例えば、これら触媒１２、１３に対して直列に電流を供給してもよく、または、後に詳述するように、複数の電源を用意してこれら触媒１２、１３のそれぞれに電流を供給してもよい。複数の電源を用いた場合には、触媒毎に、その温度を独立して制御できる利点がある。
そして、本発明においては、第１の触媒１２は、基板１４の主面に対して略平行に配置し、一方、第２の触媒１３は基板１４の主面に対して斜めに配置する。また、この時、第２の触媒１３は、基板１４の直上ではなく、側方にずらして設けるとよい。このようにすると、基板１４の表面に段差やトレンチなどが形成されている時に、その側面や底面に対する被覆性が向上する。
図２は、本発明の実施の形態にかかる触媒ＣＶＤ装置における触媒の平面配置を例示する模式図である。本具体例の場合、基板１４の主面に対して略平行に配置された４本の第１の触媒１２は、基板１４の直上において、略円筒状の真空容器１１の中心軸を取り囲む正方形状に設けられている。
一方、基板１４の主面に対して斜めに配置された４本の第２の触媒１３は、基板１４の直上から側方にずらして配置され、略円筒状の真空容器１１の中心軸から半径方向に放射状に設けられている。すなわち、第２の触媒１３は、基板１４の直上から外れた部分を有する。
一方、基板１４の主面に対して斜めに配置された４本の第２の触媒１３は、基板１４の直上から側方にずらして配置され、略円筒状の真空容器１１の中心軸から半径方向に放射状に設けられている。すなわち、第２の触媒１３は、基板１４の直上から外れた部分を有する。
図３は、第２の触媒１３の作用を説明するための概念図である。
すなわち、第２の触媒１３は、基板１４の主面に対して斜めに設けられているので、第２の触媒１３から放出される堆積種３００は、基板１４に対して斜めに入射する傾向が強くなる。すなわち、基板１４の主面に対する第２の触媒１３の傾斜角度をθとすると、基板１４の法線に対して堆積種３００の飛来方向がなす角度もθに近づく。
すなわち、第２の触媒１３は、基板１４の主面に対して斜めに設けられているので、第２の触媒１３から放出される堆積種３００は、基板１４に対して斜めに入射する傾向が強くなる。すなわち、基板１４の主面に対する第２の触媒１３の傾斜角度をθとすると、基板１４の法線に対して堆積種３００の飛来方向がなす角度もθに近づく。
このため、基板１４に段差１４ａが形成されている場合に、その側面Ｓに対しても堆積種３００が十分に供給され、段差被覆性が向上する。
図４は、段差を有する基板に対して垂直上方から堆積種が飛来する場合の薄膜形成プロセスを表す模式断面図である。
すなわち、同図（ａ）に表したように基板１４の上に段差１４ａが設けられ、トレンチＴが形成されている場合、堆積種が矢印Ａで表したように略垂直上方からのみ飛来すると、トレンチＴの側面Ｓに対する被覆性が低下する。その結果として、図４（ｂ）に表したように、側面Ｓにおける薄膜２００の堆積速度が低く、膜厚が相対的に小さくなる。このように被覆性が低下すると、いわゆる「段切れ」などによる絶縁不良や導通不良などの問題が生ずる。
すなわち、同図（ａ）に表したように基板１４の上に段差１４ａが設けられ、トレンチＴが形成されている場合、堆積種が矢印Ａで表したように略垂直上方からのみ飛来すると、トレンチＴの側面Ｓに対する被覆性が低下する。その結果として、図４（ｂ）に表したように、側面Ｓにおける薄膜２００の堆積速度が低く、膜厚が相対的に小さくなる。このように被覆性が低下すると、いわゆる「段切れ」などによる絶縁不良や導通不良などの問題が生ずる。
図５は、本実施形態の触媒ＣＶＤ装置による薄膜形成のプロセスを表す模式断面図である。
本実施形態によれば、第２の触媒１３を設けることにより、基板１４の主面に対して斜めに入射する堆積種が増加する。すなわち、図５（ａ）に矢印Ａで表したように略垂直に入射する堆積種に加えて、矢印Ｂ及び矢印Ｃで表したように斜めに入射する堆積種が増える。その結果として、図５（ｂ）に表したように、トレンチＴの側面Ｓにおける堆積速度が上昇し、被覆性が向上する。従って、例えば、絶縁膜を堆積した場合には、「段切れ」などによる絶縁不良や電流リークなどの問題を抑制することができる。また、導電膜を堆積した場合には、「段切れ」による導通不良を抑制することができる。
本実施形態によれば、第２の触媒１３を設けることにより、基板１４の主面に対して斜めに入射する堆積種が増加する。すなわち、図５（ａ）に矢印Ａで表したように略垂直に入射する堆積種に加えて、矢印Ｂ及び矢印Ｃで表したように斜めに入射する堆積種が増える。その結果として、図５（ｂ）に表したように、トレンチＴの側面Ｓにおける堆積速度が上昇し、被覆性が向上する。従って、例えば、絶縁膜を堆積した場合には、「段切れ」などによる絶縁不良や電流リークなどの問題を抑制することができる。また、導電膜を堆積した場合には、「段切れ」による導通不良を抑制することができる。
本発明者は、図１及び図２に表した構成の触媒ＣＶＤ装置を用いて薄膜堆積の実験を行った。すなわち、基板１４として直径３００ｍｍのシリコンウェーハを用いた。また、第１の触媒１２及び第２の触媒１３は、それぞれ長さ１００ｍｍのタングステン（Ｗ）線により形成した。そして、第１の触媒１２は、基板１４のほぼ直上で高さ２００ｍｍの位置に、基板１４の主面に対して平行に配置した。一方、第２の触媒１３は、図１及び図２に表したように、基板１４の直上から側方にずらした位置において、基板１４の主面に対して約３０度傾斜させて配置した。
また、基板１４の表面には、基板１４の表面には、幅Ｗが１００ｎｍ、高さＤが２００ｎｍの段差１４ａを形成した。
基板温度は、３５０℃とし、ガスノズル１７からアンモニア（ＮＨ３）を２００ｓｃｃｍとシラン（ＳｉＨ４）を６ｓｃｃｍ導入し、真空容器１１内の圧力は真空排気装置１８により３０Ｐａに維持した。直流電源１９により第１の触媒１２と第２の触媒１３に通電して約１７００℃に保持することにより基板１４の表面に窒化シリコン（ＳｉＮｘ）を堆積させた。
この実験においては、基板１４の表面に幅Ｗが１００ｎｍ、高さＤが２００ｎｍｎの段差１４ａが形成されているが、これに対応して、第２の触媒１３の傾斜角度θを３０度とした。すなわち、第２の触媒１３からの堆積種の飛来方向は、基板１４の主面に対して６０度となる。その結果、段差１４ａの側面Ｓはシャドー効果によって遮蔽されず、側面Ｓの全面に亘って堆積種が飛来する。
一方、図５に表したように、トレンチＴの底面に対しては、基板１４の主面に対して略垂直上方から矢印Ａの方向に堆積種が飛来して、堆積速度が維持される。
一方、図５に表したように、トレンチＴの底面に対しては、基板１４の主面に対して略垂直上方から矢印Ａの方向に堆積種が飛来して、堆積速度が維持される。
また、比較例として、第２の触媒１３には通電せず、第１の触媒１２のみにより堆積を行った。
これら実施の結果、比較例では図４に例示した如くトレンチＴの側面Ｓの被覆率は高々平面上での堆積膜厚の３０パーセント程度に過ぎなかったが、本発明によれば、被覆率を５０パーセント以上に改善できた。
またさらに、本発明者は、第２の触媒１３の傾斜角度（図３における角度θ）を種々に変えて堆積実験を実施した。その結果、傾斜角度θが３０度乃至７５度の範囲内において、基板の段差被覆性に改善が見られた。傾斜角度θが７５度を超えると、触媒１３から基板の主面に対する直線距離が小さくなるために、基板の外周において膜厚が厚くなる傾向が見られる。つまり、面内の膜厚均一性が低下する傾向が見られた。
一方、本発明によれば、基板の主面に対して斜めに設ける第２の触媒１３の数を適宜増加することにより、主面に対して斜めに入射する堆積種をさらに増加することができる。その結果として、いわゆる「埋め込み構造」などを実現することも可能となる。
図６は、埋め込み構造の形成プロセスを表す模式断面図である。
すなわち、同図（ａ）に矢印Ｂ及びＣで表したように、斜めに飛来する堆積種の割合を増加させると、トレンチＴの側面Ｓにおける堆積速度が相対的に増加する。その結果として、図６（ｂ）に表したように、トレンチＴを薄膜２００により埋め込んで、略平坦な表面を形成することも可能となる。
すなわち、同図（ａ）に矢印Ｂ及びＣで表したように、斜めに飛来する堆積種の割合を増加させると、トレンチＴの側面Ｓにおける堆積速度が相対的に増加する。その結果として、図６（ｂ）に表したように、トレンチＴを薄膜２００により埋め込んで、略平坦な表面を形成することも可能となる。
本発明における第１の触媒１２と第２の触媒１３の配置関係や数は、基板１４のサイズや配置関係、あるいは段差の形状や深さなどに応じて適宜決定することができる。
図７は、触媒１２及び１３の平面配置の第２の具体例を表す模式図である。
このように、基板１４の主面に対して略平行に配置された第１の触媒１２を基板１４の略上方において、放射形状に配置してもよい。
図７は、触媒１２及び１３の平面配置の第２の具体例を表す模式図である。
このように、基板１４の主面に対して略平行に配置された第１の触媒１２を基板１４の略上方において、放射形状に配置してもよい。
図８は、触媒１２及び１３の平面配置の第３の具体例を表す模式図である。
このように、基板１４の主面に対して斜めに配置された第２の触媒１３の数を増やせば、基板１４に対して斜めに入射する堆積種を全周囲方向から均一に供給することができる。また、図示しない回転機構によって基板１４を回転させながら堆積すると膜厚の均一性がさらに向上する。
このように、基板１４の主面に対して斜めに配置された第２の触媒１３の数を増やせば、基板１４に対して斜めに入射する堆積種を全周囲方向から均一に供給することができる。また、図示しない回転機構によって基板１４を回転させながら堆積すると膜厚の均一性がさらに向上する。
図９は、複数の電源を設けた触媒ＣＶＤ装置を表す模式図である。
すなわち、触媒１２、１３のそれぞれについて、独立した電源１９を用意してこれら触媒１２、１３のそれぞれに電流を供給してもよい。このようにすれば、触媒毎に、その温度を独立して制御できる利点がある。つまり、基板１４に対して略垂直上方から飛来する堆積種と、斜め方向から飛来する堆積種と、のバランスを適宜調節することが容易となる。
すなわち、触媒１２、１３のそれぞれについて、独立した電源１９を用意してこれら触媒１２、１３のそれぞれに電流を供給してもよい。このようにすれば、触媒毎に、その温度を独立して制御できる利点がある。つまり、基板１４に対して略垂直上方から飛来する堆積種と、斜め方向から飛来する堆積種と、のバランスを適宜調節することが容易となる。
また、本発明においては、第１の触媒１２と第２の触媒１３とを必ずしも独立に設ける必要はない。すなわち、一体の線状体の一部を第１の触媒１２として用い、他の一部を第２の触媒１３として用いることができる。
図１０は、一体の線状体により第１及び第２の触媒を構成した触媒ＣＶＤ装置を例示する模式図である。
すなわち、タングステン（Ｗ）などの触媒材料からなる線状体の一部は基板１４の主面に対して略平行に設け、他の一部は傾斜させて設ける。このようにすれば、線状体のうちで、平行な部分は第１の触媒１２として作用し、傾斜した部分は第２の触媒１３として作用する。
図１０は、一体の線状体により第１及び第２の触媒を構成した触媒ＣＶＤ装置を例示する模式図である。
すなわち、タングステン（Ｗ）などの触媒材料からなる線状体の一部は基板１４の主面に対して略平行に設け、他の一部は傾斜させて設ける。このようにすれば、線状体のうちで、平行な部分は第１の触媒１２として作用し、傾斜した部分は第２の触媒１３として作用する。
図１１も、一体の線状体により第１及び第２の触媒を構成した触媒ＣＶＤ装置を例示する模式図である。
また、図１２は、本具体例における触媒の平面配置を例示する模式図である。
また、図１２は、本具体例における触媒の平面配置を例示する模式図である。
本具体例の場合、線状体を基板１４の中心軸から略放射状に配置している。そして、これら線状体のうちで、基板１４の直上にある一部をその主面に対して略平行に配置することにより、第１の触媒１２として作用させる。また、残りの一部を基板１４の主面に対して傾斜させることにより、第２の触媒１３として作用させることができる。
このように、一体の線状体により第１及び第２の触媒１２、１３を形成すれば、電流供給のためのフィードスルーや配線などの数を減らし、装置構成を簡略化することができる。
以上説明したように、本発明によれば、基板の主面に対して斜めに飛来する堆積種を増加させることにより、段差被覆性を大幅に改善することが可能となる。その結果として、例えば、半導体集積回路装置の製造に本発明を適用して各種の効果が得られる。
図１３は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transister）の断面構造を例示する模式図である。
すなわち、シリコン基板の表面部分が素子分離領域１０１により絶縁分離され、これら分離されたウエル１０２のそれぞれにＭＯＳＦＥＴが形成されている。それぞれのＭＯＳＦＥＴは、ソース領域１０７、ドレイン領域１０８と、これらの間に設けられたチャネル１０３と、を有する。チャネル１０３の上には、ゲート絶縁膜１０４を介してゲート電極１０６が設けられている。ソース・ドレイン領域１０７、１０８とチャネル１０３との間には、いわゆる「ショートチャネル効果」などを防ぐ目的で、ＬＤＤ（lightly doped drain）領域１０３Ｄが設けられている。そして、これらＬＤＤ領域１０３Ｄの上には、ゲート電極１０６に隣接してゲート側壁１０５が設けられている。ゲート側壁１０５は、ＬＤＤ領域１０３Ｄをセルフアライン（自己整合）的に形成するために設けられている。
図１３は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transister）の断面構造を例示する模式図である。
すなわち、シリコン基板の表面部分が素子分離領域１０１により絶縁分離され、これら分離されたウエル１０２のそれぞれにＭＯＳＦＥＴが形成されている。それぞれのＭＯＳＦＥＴは、ソース領域１０７、ドレイン領域１０８と、これらの間に設けられたチャネル１０３と、を有する。チャネル１０３の上には、ゲート絶縁膜１０４を介してゲート電極１０６が設けられている。ソース・ドレイン領域１０７、１０８とチャネル１０３との間には、いわゆる「ショートチャネル効果」などを防ぐ目的で、ＬＤＤ（lightly doped drain）領域１０３Ｄが設けられている。そして、これらＬＤＤ領域１０３Ｄの上には、ゲート電極１０６に隣接してゲート側壁１０５が設けられている。ゲート側壁１０５は、ＬＤＤ領域１０３Ｄをセルフアライン（自己整合）的に形成するために設けられている。
また、ソース・ドレイン領域１０７、１０８とゲート電極１０６の上には、電極とのコンタクトを改善するためにシリサイド層１１９が設けられている。これら構造体の上は、シリコン窒化膜１１０と層間絶縁膜１１１により覆われ、これらを貫通するコンタクトホールを介して、ソース配線１１５Ｓ、ゲート配線１１５Ｇ、ドレイン配線１１５Ｄが形成されている。
このような半導体集積回路のトランジスタを製造する場合、ゲート側壁１０５はシリコン窒化膜により形成する。しかし、シリコン窒化膜の段差被覆性が悪いと、隣接するパターンとの距離によってゲート側壁１０５として成長するシリコン窒化膜の厚さが変動し、トランジスタ閾値のバラツキの原因となる。
これに対して、本発明によれば、図１乃至図８に関して前述したように、基板の主面に対して斜めに配置された第２の触媒を適宜配置することにより、高い段差被覆性を有するシリコン窒化膜を形成することができる。その結果として、トランジスタの閾値のばらつきを生ずることなく、微細化させて集積度を上げた半導体装置を製造することができる。
また、層間絶縁膜１１１としては、シリコン酸化膜が一般に用いられている。このシリコン酸化膜に、図示した如くコンタクトホールを形成し、ソース配線１１５Ｓ、ゲート配線１１５Ｇ、ドレイン配線１１５Ｄを形成する必要がある。しかし、図１３から分かるように、トランジスタのゲート電極１０６の上と、ソース・ドレイン領域１０７、１０８の上とではコンタクトホールの深さが異なる。このため、同一条件でコンタクトホール開口のためのエッチングを実施すると、オーバーエッチング量が変わりコンタクトの導通不良などの問題を起こす場合がある。このため、シリコン酸化膜１１１の下敷きとして、シリコン窒化膜１１０が設けられている。つまり、シリコン窒化膜１１０は、シリコン酸化膜１１１に対して充分に高いエッチング選択比を有するため、シリコン酸化膜１１１のエッチングに際してエッチングのストッパとして働く。このため、深さの異なるコンタクトホールを同時にエッチングすることが可能となる。シリコン酸化膜１１１のエッチングに続いて行われるシリコン窒化膜１１０のエッチングによりコンタクトホールの形成が完了する。
ところが、シリコン窒化膜１１０の段差被覆性が悪いと、上述したように隣接パターンとの距離によってシリコン窒化膜１１０の厚みが変動し、シリコン窒化膜１１０のオーバーエッチング量が変動して導通不良などを起こすという問題が生じる。
これに対しても、本発明によれば、図１乃至図８に関して前述したように、基板の主面に対して斜めに配置された第２の触媒を適宜配置することにより、高い段差被覆性を有するシリコン窒化膜を形成することができる。その結果として、シリコン窒化膜１１０のオーバーエッチング量の変動を防ぎ、導通不良などの問題を解消できる。
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
例えば、触媒ＣＶＤ法の実施に際して用いる装置の具体的な構造、触媒の材質、形状、サイズなどに関しては、具体例にとして前述したもの以外にも当業者が適宜設計したものも本発明の範囲に包含される。さらに、材料ガスの種類や、形成する薄膜の種類、厚み、基板の種類、サイズ、基板温度や圧力などの条件についても、当業者が適宜選択して用いたものは本発明の範囲に包含される。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての触媒ＣＶＤ装置及び触媒ＣＶＤ法は、本発明の範囲に包含される。
１１ 真空容器
１２ 第１の触媒
１３ 第２の触媒
１４ 基板
１４ａ 段差
１５ 基板ステージ
１６ ヒーター
１７ ガスノズル
１８ 真空排気装置
１９ 直流電源
１０１ 素子分離領域
１０２ ウエル
１０３ チャネル
１０３Ｄ 領域
１０４ ゲート絶縁膜
１０５ ゲート側壁
１０６ ゲート電極
１０７ ソース領域
１０８ ドレイン領域
１１０ シリコン窒化膜
１１１ シリコン酸化膜
１１１ 層間絶縁膜
１１５Ｄ ドレイン配線
１１５Ｇ ゲート配線
１１５Ｓ ソース配線
１１９ シリサイド層
Ｓ 側面
Ｔ トレンチ
１２ 第１の触媒
１３ 第２の触媒
１４ 基板
１４ａ 段差
１５ 基板ステージ
１６ ヒーター
１７ ガスノズル
１８ 真空排気装置
１９ 直流電源
１０１ 素子分離領域
１０２ ウエル
１０３ チャネル
１０３Ｄ 領域
１０４ ゲート絶縁膜
１０５ ゲート側壁
１０６ ゲート電極
１０７ ソース領域
１０８ ドレイン領域
１１０ シリコン窒化膜
１１１ シリコン酸化膜
１１１ 層間絶縁膜
１１５Ｄ ドレイン配線
１１５Ｇ ゲート配線
１１５Ｓ ソース配線
１１９ シリサイド層
Ｓ 側面
Ｔ トレンチ
Claims (7)
- 減圧雰囲気が維持可能な真空容器と、
前記真空容器内に設けられ、基板を載置可能な基板ステージと、
前記基板の主面に対して略平行に設けられた線状体からなる第１の触媒と、
前記基板の主面に対して傾斜して設けられた線状体からなる第２の触媒と、
を備え、
前記真空容器を減圧状態に維持しつつ原料ガスを導入し前記第１及び第２の触媒を加熱して前記原料ガスを分解することにより前記基板ステージの上に載置した前記基板の上に薄膜を堆積可能とした触媒ＣＶＤ装置。 - 前記第１の触媒は、前記基板の略直上に設けられ、
前記第２の触媒は、前記基板の直上から外れた部分を有することを特徴とする請求項１記載の触媒ＣＶＤ装置。 - 前記第２の触媒を複数備え、
第２の触媒は、前記基板の中心軸からみて略放射状に配置されたことを特徴とする請求項１または２に記載の触媒ＣＶＤ装置。 - 前記第２の触媒を構成する前記線状体が前記基板の主面となす角度は、３０度以上７５度以下であることを特徴とする請求項１〜３のいずれか１つに記載の触媒ＣＶＤ装置。
- 前記第１の触媒に電流を供給する第１の電源と、
前記第２の触媒に電流を供給する第２の電源と、
をさらに備えたことを特徴とする請求項１〜４のいずれか１つに記載の触媒ＣＶＤ装置。 - 前記第１の触媒と前記第２の触媒のそれぞれは、一体の線状体の一部であることを特徴とする請求項１〜４のいずれか１つに記載の触媒ＣＶＤ装置。
- 加熱した触媒に原料ガスを作用させて分解させることにより生成された堆積種を基板の上に堆積する触媒ＣＶＤ法であって、
前記触媒の少なくとも一部を前記基板の主面に対して傾斜させて設けることを特徴とする触媒ＣＶＤ法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003423265A JP2005179744A (ja) | 2003-12-19 | 2003-12-19 | 触媒ｃｖｄ装置及び触媒ｃｖｄ法 |
| US11/012,243 US20050132961A1 (en) | 2003-12-19 | 2004-12-16 | Catalytic CVD equipment, method for catalytic CVD, and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003423265A JP2005179744A (ja) | 2003-12-19 | 2003-12-19 | 触媒ｃｖｄ装置及び触媒ｃｖｄ法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005179744A true JP2005179744A (ja) | 2005-07-07 |
Family
ID=34675353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003423265A Pending JP2005179744A (ja) | 2003-12-19 | 2003-12-19 | 触媒ｃｖｄ装置及び触媒ｃｖｄ法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20050132961A1 (ja) |
| JP (1) | JP2005179744A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010058812A1 (ja) * | 2008-11-21 | 2010-05-27 | 国立大学法人長岡技術科学大学 | 基板処理装置 |
| JP2012169553A (ja) * | 2011-02-16 | 2012-09-06 | Tokyo Electron Ltd | 基板処理装置 |
| JPWO2012014992A1 (ja) * | 2010-07-30 | 2013-09-12 | 学校法人東海大学 | 不揮発性半導体メモリ装置及びその製造方法、並びに電荷蓄積膜 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100850205B1 (ko) * | 2006-12-13 | 2008-08-04 | 삼성전자주식회사 | 반도체 도금 시스템 |
| JP2008270572A (ja) * | 2007-04-20 | 2008-11-06 | Sanyo Electric Co Ltd | 光起電力素子の製造方法 |
| JP4308281B2 (ja) * | 2007-04-23 | 2009-08-05 | 三洋電機株式会社 | 光起電力素子の製造方法 |
| US9016236B2 (en) * | 2008-08-04 | 2015-04-28 | International Business Machines Corporation | Method and apparatus for angular high density plasma chemical vapor deposition |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3923390A1 (de) * | 1988-07-14 | 1990-01-25 | Canon Kk | Vorrichtung zur bildung eines grossflaechigen aufgedampften films unter verwendung von wenigstens zwei getrennt gebildeten aktivierten gasen |
| US4953499A (en) * | 1989-08-03 | 1990-09-04 | General Electric Company | Apparatus for synthetic diamond deposition including curved filaments and substrate cooling means |
| WO1992001828A1 (en) * | 1990-07-18 | 1992-02-06 | Sumitomo Electric Industries, Ltd. | Method and device for manufacturing diamond |
| US5146481A (en) * | 1991-06-25 | 1992-09-08 | Diwakar Garg | Diamond membranes for X-ray lithography |
| GB9123331D0 (en) * | 1991-11-04 | 1991-12-18 | De Beers Ind Diamond | Apparatus for depositing a material on a substrate by chemical vapour deposition |
| KR960010086B1 (ko) * | 1993-12-29 | 1996-07-25 | 김은영 | 고밀도 직류 글로우 방전에 의한 다이아몬드막 증착방법 |
| JP3861346B2 (ja) * | 1996-12-04 | 2006-12-20 | 住友電気工業株式会社 | ダイヤモンド合成方法 |
| US6427622B2 (en) * | 1998-08-28 | 2002-08-06 | Mv Systems, Inc. | Hot wire chemical vapor deposition method and apparatus using graphite hot rods |
| TW455912B (en) * | 1999-01-22 | 2001-09-21 | Sony Corp | Method and apparatus for film deposition |
-
2003
- 2003-12-19 JP JP2003423265A patent/JP2005179744A/ja active Pending
-
2004
- 2004-12-16 US US11/012,243 patent/US20050132961A1/en not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010058812A1 (ja) * | 2008-11-21 | 2010-05-27 | 国立大学法人長岡技術科学大学 | 基板処理装置 |
| CN102224570A (zh) * | 2008-11-21 | 2011-10-19 | 国立大学法人长冈技术科学大学 | 基板处理装置 |
| KR101272872B1 (ko) * | 2008-11-21 | 2013-06-11 | 고쿠리츠다이가쿠호진 나가오카기쥬츠가가쿠다이가쿠 | 기판 처리 장치 |
| JPWO2012014992A1 (ja) * | 2010-07-30 | 2013-09-12 | 学校法人東海大学 | 不揮発性半導体メモリ装置及びその製造方法、並びに電荷蓄積膜 |
| JP2012169553A (ja) * | 2011-02-16 | 2012-09-06 | Tokyo Electron Ltd | 基板処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050132961A1 (en) | 2005-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9123707B2 (en) | Methods for forming a hydrogen free silicon containing dielectric film | |
| KR100741435B1 (ko) | 필름 형성 전구체를 제어함으로써 실리콘 질화물 필름의 특성 및 균일성을 제어하는 방법 및 실리콘 질화물을 포함하는 ｔｆｔ 소자 | |
| KR100971803B1 (ko) | 어닐링된 하이 ｋ 게이트 유전체층 상에 형성된 금속게이트 전극을 갖는 반도체 장치 | |
| US7662717B2 (en) | Method of forming metal layer used in the fabrication of semiconductor device | |
| US8381677B2 (en) | Prevention of film deposition on PECVD process chamber wall | |
| US20050233092A1 (en) | Method of controlling the uniformity of PECVD-deposited thin films | |
| WO2000044033A1 (fr) | Procede et appareil de depot de film | |
| TWI874425B (zh) | 用於記憶體應用的垂直電晶體製造的記憶體單元裝置及方法 | |
| WO2004082003A2 (en) | Apparatuses and methods for forming a substantially facet-free epitaxial film | |
| KR102571063B1 (ko) | 에어갭 형성 프로세스들 | |
| US20060121677A1 (en) | Methods of forming integrated circuitry, methods of forming memory circuitry, and methods of forming field effect transistors | |
| US20150380561A1 (en) | Metal oxide tft stability improvement | |
| KR20100129311A (ko) | 질화규소막의 제조 방법, 질화규소막 적층체의 제조 방법, 컴퓨터 판독 가능한 기억 매체, 및 플라즈마 ｃｖｄ 장치 | |
| TW202044375A (zh) | 底部隔離之形成 | |
| CN113994458B (zh) | 形成用于薄膜晶体管结构的电感耦合高密度等离子体膜的方法 | |
| JP2005179744A (ja) | 触媒ｃｖｄ装置及び触媒ｃｖｄ法 | |
| US20070155105A1 (en) | Method for forming transistor of semiconductor device | |
| TW200834688A (en) | Prevention of film deposition on PECVD process chamber wall | |
| US12021152B2 (en) | Process to reduce plasma induced damage | |
| US7651910B2 (en) | Methods of forming programmable memory devices | |
| US11715780B2 (en) | High performance and low power semiconductor device | |
| US11569245B2 (en) | Growth of thin oxide layer with amorphous silicon and oxidation | |
| US20250006488A1 (en) | Deposition device, semiconductor structure and method for manufacturing the same | |
| US20220108914A1 (en) | Treatment methods for titanium nitride films | |
| JP2009267391A (ja) | 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050816 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090331 |