JP2005170778A - Method for manufacturing silicon single crystal - Google Patents
Method for manufacturing silicon single crystal Download PDFInfo
- Publication number
- JP2005170778A JP2005170778A JP2004008143A JP2004008143A JP2005170778A JP 2005170778 A JP2005170778 A JP 2005170778A JP 2004008143 A JP2004008143 A JP 2004008143A JP 2004008143 A JP2004008143 A JP 2004008143A JP 2005170778 A JP2005170778 A JP 2005170778A
- Authority
- JP
- Japan
- Prior art keywords
- region
- single crystal
- crystal
- silicon
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 154
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 72
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 72
- 239000010703 silicon Substances 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 26
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 52
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910052796 boron Inorganic materials 0.000 claims abstract description 45
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 38
- 238000010438 heat treatment Methods 0.000 claims description 14
- 230000007547 defect Effects 0.000 abstract description 38
- 239000002019 doping agent Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 31
- 239000002994 raw material Substances 0.000 description 19
- 239000007789 gas Substances 0.000 description 10
- 238000009826 distribution Methods 0.000 description 8
- 229910002804 graphite Inorganic materials 0.000 description 8
- 239000010439 graphite Substances 0.000 description 8
- 238000007689 inspection Methods 0.000 description 8
- 239000010453 quartz Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 235000018734 Sambucus australis Nutrition 0.000 description 1
- 244000180577 Sambucus australis Species 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
本発明はメモリーやCPUなど半導体デバイスの基板として用いられるウェーハ等を切り出すための単結晶を製造する方法に関するものであり、特に、最先端分野で用いられているN領域及び/又はI領域、特にはN領域の単結晶を製造する方法に関するものである。 The present invention relates to a method of manufacturing a single crystal for cutting a wafer or the like used as a substrate of a semiconductor device such as a memory or a CPU, and in particular, an N region and / or an I region used in the most advanced field, particularly Relates to a method for producing a single crystal in the N region.
メモリーやCPUなど半導体デバイスの基板として用いられるウェーハ等を切り出すための単結晶としては、例えばシリコン単結晶を挙げることができ、主にチョクラルスキー法(Czochralski Method、以下CZ法と略称する)により製造されている。 As a single crystal for cutting out a wafer or the like used as a substrate of a semiconductor device such as a memory or a CPU, for example, a silicon single crystal can be cited, and mainly by Czochralski method (hereinafter abbreviated as CZ method). It is manufactured.
CZ法により単結晶を製造する際には、例えば図1に示すような単結晶製造装置1を用いて製造される。
単結晶製造装置1は、例えばシリコンのような原料多結晶を収容して溶融するための部材や、熱を遮断するための断熱部材などを有しており、これらは、メインチャンバー2内に収容されている。メインチャンバー2の天井部からは上に伸びる引上げチャンバー3が連接されており、この上部に単結晶4をワイヤー5で引上げる機構(不図示)が設けられている。
When a single crystal is manufactured by the CZ method, for example, it is manufactured using a single
The single
メインチャンバー2内には、溶融された原料融液6を収容する石英ルツボ7とその石英ルツボ7を支持する黒鉛ルツボ8が設けられ、これらのルツボ7、8は駆動機構(不図示)によって回転昇降自在にシャフト9で支持されている。このルツボ7、8の駆動機構は、単結晶4の引上げに伴う原料融液6の液面低下を補償すべく、ルツボ7、8を液面低下分だけ上昇させるようにしている。
The
そして、ルツボ7、8を囲繞するように、原料を溶融させるための黒鉛ヒーター10が配置されている。この黒鉛ヒーター10の外側には、黒鉛ヒーター10からの熱がメインチャンバー2に直接輻射されるのを防止するために、断熱部材11がその周囲を取り囲むように設けられている。
And the
また、メインチャンバー2の内部には、引上げチャンバー3の上部に設けられたガス導入口14からアルゴンガス等の不活性ガスが導入される。導入された不活性ガスは、引上げ中の単結晶4とガス整流筒12との間を通過し、ガス整流筒12の下端と原料融液6の液面との間を通過し、ガス流出口15から排出される。
尚、ガス整流筒12の外側下端には原料融液6と対向するように遮熱部材13が設けられ、原料融液6の表面からの輻射をカットするとともに原料融液6の表面を保温するようにしている。
In addition, an inert gas such as argon gas is introduced into the
A heat shield member 13 is provided at the lower outer end of the gas rectifying cylinder 12 so as to face the
以上のような単結晶製造装置1内に配置された石英ルツボ7に原料多結晶を収容し、黒鉛ヒーター10により加熱し、石英ルツボ7内の多結晶原料を溶融させる。このように多結晶原料を溶融させたものである原料融液6に、ワイヤー5の下端に接続している種ホルダー16で固定された種結晶17を着液させ、その後、種結晶17を回転させながら引上げることにより、種結晶17の下方に所望の直径と品質を有する単結晶4を育成する。
The raw material polycrystal is accommodated in the
通常、このように引上げられたシリコン単結晶には、空孔型(Vacancy)と格子間型(Interstitial)の真性の点欠陥がある。この真性点欠陥の飽和濃度は温度の関数であり、結晶育成中の温度の低下に伴い、過飽和状態となる。この過飽和状態では対消滅や外方拡散・坂道拡散などが起こり、過飽和状態を緩和する方向に進む。その結果、空孔型か格子間型かのいずれか一方が優勢な過飽和の点欠陥として残る。 In general, a silicon single crystal pulled in this way has an intrinsic point defect of a vacancy type and an interstitial type. The saturation concentration of this intrinsic point defect is a function of temperature, and becomes supersaturated as the temperature decreases during crystal growth. In this supersaturated state, pair annihilation, outward diffusion, slope diffusion, etc. occur, and the process proceeds in the direction of relaxing the supersaturated state. As a result, either the vacancy type or the interstitial type remains as a dominant supersaturated point defect.
そして、結晶成長速度が速いと空孔型が過剰状態となりやすく、逆に結晶成長速度が遅いと格子間型が過剰な状態になりやすいことが知られている。この過剰な濃度がある臨界以上となれば、これらが凝集し、結晶成長中に2次欠陥を形成する。 It is known that when the crystal growth rate is high, the vacancy type tends to be in an excessive state, and conversely, when the crystal growth rate is low, the interstitial type is likely to be in an excessive state. If this excessive concentration exceeds a certain critical value, they aggregate and form secondary defects during crystal growth.
そして、結晶軸方向に成長速度Vを高速から低速に変化させた場合、図4に示したような欠陥分布図が得られることが知られている。
成長速度Vが比較的高速の場合には、単結晶中で空孔型が優勢となる。この場合、2次欠陥としてはCOP(Crystal Originated Particle)やFPD(Flow Pattern Defect)などとして観察されるボイド(Void)欠陥が形成される。そして、この欠陥が分布する領域をV領域という。また、このV領域の境界近辺には、酸化処理後にOSF(酸化誘起積層欠陥、Oxidation Induced Stacking Fault)として観察される欠陥が分布することが知られている。そして、この欠陥が分布する領域をOSF領域という。これらの2次欠陥は、酸化膜特性を劣化させる原因となる。
It is known that when the growth rate V is changed from a high speed to a low speed in the crystal axis direction, a defect distribution diagram as shown in FIG. 4 is obtained.
When the growth rate V is relatively high, the vacancy type becomes dominant in the single crystal. In this case, a void defect observed as COP (Crystal Originated Particle) or FPD (Flow Pattern Defect) is formed as the secondary defect. A region where the defects are distributed is called a V region. Further, it is known that defects observed as OSF (Oxidation Induced Stacking Fault) after the oxidation treatment are distributed near the boundary of the V region. A region where the defects are distributed is called an OSF region. These secondary defects cause deterioration of the oxide film characteristics.
一方、成長速度が比較的低速の場合には、単結晶中で格子間型が優勢となる。この場合、転位ループ起因のLSEPD(Large Secco Etch Pit Defect)、LFPD(Large Flow Pattern Defect)などとして観察される2次欠陥が形成される。そして、この欠陥が存在する領域をI領域という。 On the other hand, when the growth rate is relatively low, the interstitial type becomes dominant in the single crystal. In this case, secondary defects observed as LSEPD (Large Secco Etch Pit Defect), LFPD (Large Flow Pattern Defect), etc. due to the dislocation loop are formed. A region where this defect exists is called an I region.
近年、V領域とI領域の中間でOSF領域の外側に、空孔起因のFPD、COP等も、格子間シリコンが集合した転位ループ起因のLSEPD、LFPD等も存在しない領域の存在が確認されている。この領域はN領域(無欠陥領域)と呼ばれる。また、このN領域をさらに分類すると、OSF領域の外側に隣接するNv領域(空孔の多い領域)とI領域に隣接するNi領域(格子間シリコンが多い領域)とがあり、Nv領域では熱処理をした際に酸素析出量が多く、Ni領域ではNv領域に比べて酸素析出が少ないことがわかっている。 In recent years, it has been confirmed that there are FPD and COP due to vacancies and LSEPD and LFPD due to dislocation loops in which interstitial silicon is aggregated outside the OSF region between the V region and the I region. Yes. This region is called an N region (defect-free region). Further, this N region is further classified into an Nv region (region with many vacancies) adjacent to the outside of the OSF region and an Ni region (region with a lot of interstitial silicon) adjacent to the I region. It is known that the amount of precipitated oxygen is large when the oxygen is deposited, and the oxygen precipitation in the Ni region is smaller than that in the Nv region.
これらの欠陥は、成長速度Vと成長界面近傍での温度勾配Gの比であるV/G値というパラメーターにより、その導入量が決定されると考えられている(例えば、非特許文献1参照。)。すなわち、V/G値が所定範囲になるように、成長速度Vと温度勾配Gを調節すれば、所望の欠陥領域で単結晶を引上げることができる。
The amount of introduction of these defects is considered to be determined by a parameter called V / G value, which is the ratio of the growth rate V and the temperature gradient G in the vicinity of the growth interface (see Non-Patent
そして、成長速度Vと成長界面近傍での温度勾配Gを調節してN領域となるように引上げた結晶が、無欠陥結晶と呼ばれる結晶である。単結晶中の過剰な点欠陥の濃度を限りなく低くした無欠陥結晶を引上げるためには、成長速度Vと成長界面近傍での温度勾配Gとで表されるV/G値が非常に限定された範囲となるように、成長速度Vと温度勾配Gを調節する必要があった(例えば、特許文献1、2参照。)。しかし、非常に狭い範囲に成長速度V等を調節して単結晶を引上げることは非常に困難である。そのため、無欠陥結晶を引上げる場合、実際には不良品などが多発して、歩留り、生産性を大きく低下させるという問題があった。
A crystal pulled so as to be an N region by adjusting the growth rate V and the temperature gradient G in the vicinity of the growth interface is a crystal called a defect-free crystal. In order to pull up a defect-free crystal in which the concentration of excessive point defects in the single crystal is extremely low, the V / G value represented by the growth rate V and the temperature gradient G in the vicinity of the growth interface is very limited. It was necessary to adjust the growth rate V and the temperature gradient G so as to be within the range (see, for example,
本発明は、このような問題点に鑑みてなされたもので、N領域となるV/G値の範囲を大幅かつより確実に拡大することができ、すなわち、N領域及び/又はI領域、特にはN領域の単結晶を引き上げる際の製造マージンを大幅に拡大することができ、これにより、N領域及び/又はI領域、特にはN領域の結晶の製造歩留り、生産性を大幅に向上させることが可能な単結晶の製造方法を提供することを目的とする。 The present invention has been made in view of such problems, and can greatly and more reliably expand the range of the V / G value serving as the N region, that is, the N region and / or the I region, Can greatly increase the manufacturing margin when pulling up a single crystal in the N region, thereby greatly improving the production yield and productivity of crystals in the N region and / or I region, particularly the N region. An object of the present invention is to provide a method for producing a single crystal.
本発明は、上記課題を解決するためになされたもので、チョクラルスキー法によりシリコン単結晶を製造する方法において、単結晶を育成する際に、ボロン及び炭素を、単結晶中の濃度が合せて1×1017atoms/cc以上の範囲となるようにドープして、結晶全面がN領域及び/又はI領域の単結晶を育成することを特徴とするシリコン単結晶の製造方法を提供する(請求項1)。 The present invention has been made to solve the above-described problems. In a method for producing a silicon single crystal by the Czochralski method, boron and carbon are combined at the same concentration in the single crystal when the single crystal is grown. And a silicon single crystal manufacturing method characterized by growing a single crystal having an N region and / or an I region over the entire surface of the crystal by doping so as to be in a range of 1 × 10 17 atoms / cc or more ( Claim 1).
このように、単結晶を育成する際に、ボロン及び炭素を、単結晶中の濃度が合せて1×1017atoms/cc以上の範囲となるようにドープすることで、V領域とI領域の中間でOSFリングの外側に存在するN領域となるV/G値の範囲を大幅かつより確実に拡大することができる。このようにN領域の単結晶を製造する場合の製造マージンが大幅に拡大することにより、N領域及び/又はI領域、特にはN領域の単結晶の育成が比較的容易となり、当該単結晶の歩留り、生産性が大幅に向上するという効果を得ることができる。
シリコン単結晶への炭素のドープは、ルツボ内のシリコン多結晶原料を溶融した後に固形の炭素をシリコン融液に投入しても良いし、原料溶融中あるいはシリコン単結晶引上げ時の雰囲気ガスをCO等の炭素を含む雰囲気とすることによってもシリコン単結晶に炭素をドープすることもできる。しかし炭素のドープを、シリコン多結晶原料をルツボに充填する時に、高純度の炭素粉末をルツボ内に投入することにより行うようにすれば、炭素濃度の濃度制御が容易であり、かつ正確に行うことができる。さらに、シリコン多結晶原料をルツボに充填した後、シリコン多結晶塊の隙間から高純度の炭素粉末を投入するのが好ましい。この方法では、シリコン融液中に炭素粉末が溶け残って結晶が有転位化する心配もなくなる。また、高純度の炭素粉末をシリコン多結晶塊の平らな部分同士等で挟み込んでおくのがより好ましい。このような方法であれば、炉内雰囲気の圧力で吹き飛ばされる恐れもなくなる。
一方、単結晶中にドープするボロンの濃度を高くすればするほど、ボロンを単結晶の外へ飛ばすのに長時間の熱処理が必要となり、また、該単結晶から切り出したウェーハにエピタキシャル層を成長させる際などにはオートドーピングの問題が生じる場合がある。また、単結晶中にドープする炭素濃度を高くすればするほど、該単結晶から作製するデバイスのデバイス特性が劣化する恐れがある。しかし、本発明では、ボロン及び炭素を合せてドープすることで、N領域の単結晶の製造マージンをより広げることができる上に、それぞれの濃度を低減、特には半減することが可能であるため、長時間の熱処理時間、オートドーピング、デバイス特性の劣化等の問題が生じるのを抑制することも可能である。
In this way, when growing a single crystal, boron and carbon are doped so that the concentration in the single crystal is in the range of 1 × 10 17 atoms / cc or more in total, so that the V region and the I region are increased. The range of the V / G value that becomes the N region existing outside the OSF ring in the middle can be greatly and more reliably expanded. In this way, the manufacturing margin when manufacturing a single crystal in the N region is greatly increased, so that the growth of the single crystal in the N region and / or the I region, particularly the N region, becomes relatively easy. The yield and productivity can be greatly improved.
The silicon single crystal may be doped with carbon by melting solid silicon raw material in the crucible and then charging solid carbon into the silicon melt, or by changing the atmospheric gas during melting of the raw material or when pulling up the silicon single crystal to CO. The silicon single crystal can also be doped with carbon by setting the atmosphere to contain carbon. However, if carbon doping is performed by charging high-purity carbon powder into the crucible when filling the silicon polycrystalline material into the crucible, the carbon concentration can be controlled easily and accurately. be able to. Furthermore, it is preferable that high-purity carbon powder is charged from the gap between the silicon polycrystal masses after filling the silicon polycrystal raw material into the crucible. According to this method, there is no fear that the carbon powder remains undissolved in the silicon melt and the crystals are dislocated. Further, it is more preferable that high purity carbon powder is sandwiched between flat portions of a silicon polycrystalline lump. With such a method, there is no risk of being blown away by the pressure in the furnace atmosphere.
On the other hand, the higher the concentration of boron doped in the single crystal, the longer the heat treatment is required to fly boron out of the single crystal, and the epitaxial layer grows on the wafer cut from the single crystal. When doing so, there may be a problem of autodoping. In addition, as the carbon concentration doped in the single crystal is increased, the device characteristics of a device manufactured from the single crystal may be deteriorated. However, in the present invention, by doping boron and carbon together, the manufacturing margin of the single crystal in the N region can be further widened, and each concentration can be reduced, in particular, reduced to half. It is also possible to suppress the occurrence of problems such as a long heat treatment time, autodoping, and deterioration of device characteristics.
このような本発明の方法により製造されたシリコン単結晶をシリコンウェーハに加工した後、1000℃より高い温度で熱処理を加えることにより、シリコンウェーハ表面のボロンの濃度を1×1016atoms/cc以下の範囲となるように調整するのが好ましい(請求項2)。 After processing the silicon single crystal manufactured by the method of the present invention into a silicon wafer, heat treatment is performed at a temperature higher than 1000 ° C., thereby reducing the boron concentration on the surface of the silicon wafer to 1 × 10 16 atoms / cc or less. It is preferable to adjust so that it may become the range (Claim 2).
本発明の製造方法により製造された高濃度でボロンドープされたシリコン単結晶をシリコンウェーハに加工した後、1000℃より高い温度で熱処理を加えることにより、シリコンウェーハ表面のボロンの濃度を1×1016atoms/cc以下の範囲となるように調整することができる。これにより、シリコンウェーハの抵抗率等の品質を所望のものとすることが可能である。 After processing the high-concentration boron-doped silicon single crystal manufactured by the manufacturing method of the present invention into a silicon wafer, heat treatment is performed at a temperature higher than 1000 ° C., so that the boron concentration on the silicon wafer surface is 1 × 10 16. It can be adjusted to be in the range of atoms / cc or less. Thereby, it is possible to make desired quality, such as resistivity of a silicon wafer.
この場合、前記製造するシリコンウェーハの直径が、200mm以上であるものとすることができる(請求項3)。 In this case, the diameter of the silicon wafer to be manufactured may be 200 mm or more.
本発明のシリコンウェーハの製造方法は、単結晶の直径が大きくなるにつれ製造マージンが狭くなる一方で、近年より高品質かつより安価なものが求められている、直径が200mm以上の大口径のシリコンウェーハを製造するのに特に有効である。 The silicon wafer manufacturing method of the present invention has a manufacturing margin that becomes narrower as the diameter of a single crystal becomes larger, while a silicon with a large diameter having a diameter of 200 mm or more has been demanded in recent years for higher quality and lower cost. It is particularly effective for manufacturing wafers.
以上説明したように、本発明によれば、ボロン及び炭素を所定濃度以上となるようにドープすることで、N領域となるV/G値の範囲を大幅かつより確実に拡大することができ、すなわち、N領域及び/又はI領域、特には、N領域の結晶の製造マージンを大幅に拡大することができる。したがって、N領域及び/又はI領域の単結晶、特には、N領域の単結晶の製造歩留り、生産性を大幅に向上させることができる。 As described above, according to the present invention, by doping boron and carbon so as to have a predetermined concentration or more, the range of the V / G value that becomes the N region can be greatly and more reliably expanded, That is, the manufacturing margin of the crystal in the N region and / or the I region, particularly the N region, can be greatly increased. Therefore, the production yield and productivity of the single crystal in the N region and / or the I region, particularly the single crystal in the N region, can be greatly improved.
以下、本発明についてより詳細に説明するが、本発明はこれらに限定されるものではない。
本発明者らは、N領域となるV/G値の範囲、すなわちN領域の結晶の製造マージンを拡大する方法について研究を重ねた。
シリコン単結晶を製造する際に、原子半径がシリコンより小さいボロンや炭素などの不純物をドープし、該不純物がシリコンの置換位置に入ると、格子間の間隔が広がりやすく、格子間型の点欠陥が発生しやすくなる。すなわち、シリコン単結晶はI−richのものになりやすくなる。したがって、優勢な点欠陥がI領域からV領域へと変化するV/G値が大きくなる。つまりN領域となるV/G値が大きくなるため、N領域の単結晶が製造可能な成長速度Vを高速とすることが可能である。加えて、ボロンや炭素などの不純物には転位をピニングする(押えつける)効果があるため、I−rich側で発生する2次欠陥である転位クラスターの発生も抑制される。
このように、ボロンや炭素をドープすることにより、N領域の結晶を製造するための成長速度Vを高速とすることが可能なだけでなく、I−rich側での2次欠陥の発生をも抑制することが可能であり、その結果、N領域の結晶の製造マージンを大きく拡大することができる。
Hereinafter, although this invention is demonstrated in detail, this invention is not limited to these.
The inventors of the present invention have made researches on a method of expanding a V / G value range that becomes an N region, that is, a manufacturing margin of a crystal in the N region.
When silicon single crystals are manufactured, impurities such as boron and carbon whose atomic radius is smaller than silicon are doped, and when the impurities enter the substitution position of silicon, the spacing between the lattices tends to increase, and interstitial point defects Is likely to occur. That is, the silicon single crystal is likely to be an I-rich one. Therefore, the V / G value at which the dominant point defect changes from the I region to the V region increases. That is, since the V / G value for the N region increases, the growth rate V at which a single crystal in the N region can be manufactured can be increased. In addition, since impurities such as boron and carbon have an effect of pinning (pressing) dislocations, generation of dislocation clusters that are secondary defects generated on the I-rich side is also suppressed.
Thus, by doping with boron or carbon, it is possible not only to increase the growth rate V for producing the crystal in the N region, but also to generate secondary defects on the I-rich side. As a result, the manufacturing margin of the crystal in the N region can be greatly expanded.
ここで、特開2003−2786号公報には、高濃度のボロンをドープすることで、N領域となるV/G値を大きくすることができるとともに、N領域となるV/G値の範囲を拡大することができることが記載されている。また、国際公開第01/79593号パンフレットには、単結晶を製造する際に炭素及び窒素をドープすることにより、N領域となる成長速度がより高速となるとともに、N領域を拡大することが出来ることが記載されている。しかし、これらの方法には、N領域の結晶の成長速度マージンを広げるための確実性の点で、未だ改良の余地があった。
また、高濃度のボロン、炭素をドープする場合、以下の問題もある。すなわち、ドープするボロンを高濃度とすればするほど、ボロンを単結晶の外へ飛ばすのに長時間の熱処理が必要となり、また、その単結晶から切り出したウェーハにエピタキシャル層を成長させる際などにはオートドーピングの問題が生じる場合がある。さらに、ドープする炭素を高濃度とすればするほど、その単結晶から作製するデバイスのデバイス特性が劣化する恐れがある。
Here, in Japanese Patent Application Laid-Open No. 2003-2786, by doping high-concentration boron, the V / G value that becomes the N region can be increased, and the range of the V / G value that becomes the N region can be increased. It is described that it can be enlarged. Further, in the pamphlet of International Publication No. 01/79593, by doping carbon and nitrogen when producing a single crystal, the growth rate of the N region can be increased and the N region can be enlarged. It is described. However, these methods still have room for improvement in terms of certainty for expanding the growth rate margin of the N region crystal.
Moreover, when doping high concentration boron and carbon, there are the following problems. In other words, the higher the concentration of boron to be doped, the longer the heat treatment is required to fly boron out of the single crystal, and also when growing an epitaxial layer on a wafer cut from the single crystal. May cause autodoping problems. Furthermore, the higher the concentration of carbon to be doped, the more the device characteristics of a device manufactured from the single crystal may deteriorate.
これらのことから、本発明者らは、N領域の単結晶の製造マージンを広げるためにドープすべき不純物、及びその濃度についてより詳細に検討を重ねた。
ここで、図5に、ボロン及び炭素を合せた濃度(atoms/cc;ここでは、ボロンと炭素が1:1の濃度である。)と、結晶中心でOSFが消滅するV/G値(mm2/℃・min)の関係を示すグラフを示す。図5から、ボロン及び炭素を、合せて1×1017atoms/cc以上(特には、2×1017atoms/cc以上)の範囲となるようにドープして結晶を育成すれば、結晶中心でOSFが消滅するV/G値(mm2/℃・min)が、急激に大きい値となり、N領域の単結晶の製造マージンを大幅かつ確実に大きくすることができることが判る。
一方、前述のように、ドープするボロン、ドープする炭素を高い濃度とすればするほど、長時間の熱処理、オートドーピング、デバイス特性の劣化等の問題が顕著になってくる。しかし、ボロン及び炭素を、合せてドープすることで、ボロン、炭素が、合せて高濃度であっても、それぞれ単独では、濃度を低く、特には半減することができ、長時間の熱処理、オートドーピング、デバイス特性の劣化等の問題が生じることを抑制することが可能である。
これらの検討の結果、N領域の単結晶の製造マージンをより大きくかつ確実に拡大するためには、原子半径が小さいサブスティテューショナル(置換型)の不純物であるボロンと炭素を同時に、かつ所定濃度以上、特には合せて1×1017atoms/cc以上となるようにドープして結晶を育成すればよいことに想到し、本発明を完成させた。
From these facts, the present inventors have studied in more detail the impurities to be doped and the concentration thereof in order to widen the manufacturing margin of the single crystal in the N region.
Here, FIG. 5 shows the concentration of boron and carbon combined (atoms / cc; here, the concentration of boron and carbon is 1: 1), and the V / G value (mm) at which the OSF disappears at the crystal center. 2 / ° C./min) is shown. From FIG. 5, if a crystal is grown by doping so that boron and carbon are combined in a range of 1 × 10 17 atoms / cc or more (particularly 2 × 10 17 atoms / cc or more), the crystal center It can be seen that the V / G value (mm 2 / ° C. · min) at which the OSF disappears rapidly increases, and the manufacturing margin of the single crystal in the N region can be greatly and reliably increased.
On the other hand, as described above, the higher the concentration of boron to be doped and carbon to be doped, the more prominent problems such as long-time heat treatment, auto-doping, and deterioration of device characteristics are. However, by doping boron and carbon together, even if boron and carbon are combined at a high concentration, the concentration of each can be reduced by itself, especially by half. It is possible to suppress problems such as doping and deterioration of device characteristics.
As a result of these studies, in order to increase the manufacturing margin of the single crystal in the N region larger and surely, boron and carbon, which are substitutive (substitutional) impurities having a small atomic radius, are simultaneously and predetermined. The present invention has been completed by conceiving that the crystal may be grown by doping at a concentration higher than that, particularly 1 × 10 17 atoms / cc or higher.
すなわち、本発明のシリコン単結晶の製造方法は、チョクラルスキー法によりシリコン単結晶を製造する方法において、単結晶を育成する際に、ボロン及び炭素を、単結晶中の濃度が合せて1×1017atoms/cc以上の範囲となるようにドープして、結晶全面がN領域及び/又はI領域の単結晶を育成することを特徴とする。 That is, the method for producing a silicon single crystal of the present invention is a method for producing a silicon single crystal by the Czochralski method. When growing a single crystal, boron and carbon are combined at a concentration of 1 × in the single crystal. Doping is performed so as to be in a range of 10 17 atoms / cc or more, and a single crystal having an entire N region and / or I region is grown.
尚、ボロン及び炭素を、単結晶中の濃度が合せて1×1020atoms/cc以下の範囲となるようにドープするのが好ましく、この範囲内であれば、品質が良好な単結晶を安定して製造することが可能であるし、また、長時間の熱処理、オートドーピング、デバイス特性の劣化等の問題が生じるのを十分に抑えることができる。 In addition, it is preferable to dope boron and carbon so that the concentration in the single crystal is in the range of 1 × 10 20 atoms / cc or less, and within this range, the single crystal with good quality can be stabilized. In addition, it is possible to sufficiently suppress the occurrence of problems such as long-time heat treatment, autodoping, and deterioration of device characteristics.
そして、このように、単結晶を育成する際に、ボロン及び炭素を、単結晶中の濃度が合せて1×1017atoms/cc以上の範囲となるようにドープすることで、V領域とI領域の中間でOSFリングの外側に存在するN領域となるV/G値の範囲を大幅かつより確実に拡大することができる。すなわち、N領域の単結晶を製造する場合の製造マージンが大幅に拡大するので、N領域(必要に応じN領域とI領域の混在、あるいはI領域)の単結晶の育成が比較的容易となり、当該単結晶の歩留り、生産性が大幅に向上するという効果を得ることができる。
さらに、ボロン及び炭素を合せてドープすることで、それぞれの濃度を低減、特には半減することが可能であり、これによりボロン及び炭素を所望の濃度以下とし、長時間の熱処理、オートドーピング、デバイス特性の劣化等の問題が生じるのを十分に抑えることも可能となる。
In this way, when growing the single crystal, boron and carbon are doped so that the concentration in the single crystal is in the range of 1 × 10 17 atoms / cc or more in total, so that the V region and I The range of the V / G value that becomes the N region existing outside the OSF ring in the middle of the region can be greatly and reliably expanded. That is, since the manufacturing margin when manufacturing a single crystal in the N region is greatly expanded, it is relatively easy to grow a single crystal in the N region (a mixture of the N region and the I region, or the I region as necessary) The yield and productivity of the single crystal can be significantly improved.
Further, by doping boron and carbon together, the respective concentrations can be reduced, especially halved, so that boron and carbon can be reduced to a desired concentration or less, heat treatment for a long time, auto-doping, device It is also possible to sufficiently suppress problems such as deterioration of characteristics.
一方、ボロンは半導体の基本性質である抵抗率を決める物質であり、上記のように高濃度のボロンをドープした場合、抵抗率が下がる。しかし、実際には、デバイス活性層であるシリコン表面近傍ではボロン濃度を低減するなどして、抵抗率等の品質を所望品質にコントロールしたウェーハを製造したい場合がある。このような場合、上記のように高濃度のボロンをドープしたウェーハを作製した後、高温でアニールし表層のボロンを飛ばすことで所望品質のウェーハを製造することが可能である。 On the other hand, boron is a substance that determines the resistivity, which is a basic property of semiconductors, and when doped with a high concentration of boron as described above, the resistivity decreases. However, in practice, there are cases where it is desired to manufacture a wafer in which the quality such as resistivity is controlled to a desired quality by reducing the boron concentration in the vicinity of the silicon surface as the device active layer. In such a case, a wafer having a desired quality can be manufactured by fabricating a wafer doped with high-concentration boron as described above, and then annealing at a high temperature to fly off the surface boron.
すなわち、本発明のシリコンウェーハの製造方法は、上記本発明の方法により製造されたシリコン単結晶をシリコンウェーハに加工した後、1000℃より高い温度で熱処理を加えることにより、シリコンウェーハ表面のボロンの濃度を1×1016atoms/cc以下の範囲となるように調整することを特徴とする。 That is, in the method for producing a silicon wafer of the present invention, after the silicon single crystal produced by the method of the present invention is processed into a silicon wafer, heat treatment is performed at a temperature higher than 1000 ° C. The concentration is adjusted to be in a range of 1 × 10 16 atoms / cc or less.
尚、シリコン単結晶をシリコンウェーハに加工した後の熱処理は、シリコンの融点以下の温度で行う必要があることから、1420℃以下の温度で行うことが好ましい。 In addition, since it is necessary to perform the heat processing after processing a silicon single crystal into a silicon wafer at a temperature below the melting point of silicon, it is preferable to carry out at a temperature of 1420 ° C. or less.
このように、高濃度のボロンがドープされたシリコン単結晶をシリコンウェーハに加工した後、1000℃より高い温度で熱処理を加えることにより、シリコンウェーハ表面のボロンの濃度を1×1016atoms/cc以下の範囲となるように調整することができ、これにより、シリコンウェーハの抵抗率等の品質を所望のものとすることが可能である。
一方、炭素が非常に高濃度にシリコン単結晶中にドープされると、当該シリコン単結晶から作製したウェーハ上に形成した酸化膜の耐圧特性等を低下させる恐れがある。ウェーハに上記熱処理を加えることで、シリコン表面の炭素の濃度を低減させることもできるので、この観点からも上記熱処理を行うことが好ましい。さらに、本発明のウェーハは、バルク部ではボロンと炭素が高濃度に存在するため、ウェーハのゲッタリング能力が非常に高いという利点がある。
Thus, after processing a silicon single crystal doped with high-concentration boron into a silicon wafer, heat treatment is performed at a temperature higher than 1000 ° C., so that the boron concentration on the surface of the silicon wafer is 1 × 10 16 atoms / cc. It can adjust so that it may become the following ranges, and it can make desired quality, such as a resistivity of a silicon wafer, by this.
On the other hand, when carbon is doped into a silicon single crystal at a very high concentration, there is a risk that the breakdown voltage characteristics and the like of an oxide film formed on a wafer manufactured from the silicon single crystal may be reduced. Since the carbon concentration on the silicon surface can be reduced by applying the heat treatment to the wafer, the heat treatment is preferably performed also from this viewpoint. Furthermore, the wafer of the present invention has an advantage that the gettering ability of the wafer is very high because boron and carbon are present in a high concentration in the bulk portion.
そして、本発明のシリコンウェーハの製造方法は、近年より高品質かつより安価なものが求められている、直径が200mm以上の大口径のシリコンウェーハを製造するのに特に有効である。 The method for producing a silicon wafer according to the present invention is particularly effective for producing a silicon wafer having a large diameter of 200 mm or more, which has recently been required to have a higher quality and lower cost.
以下、本発明を実施例および比較例を挙げて具体的に説明する。
(実施例1)
図1に示した単結晶製造装置1に、直径32インチ(約800mm)の石英ルツボ7を装備し、炭素ドープ用の高純度炭素粉をシリコン多結晶塊の平らな部分同士で挟み込んで、シリコン多結晶原料とともに石英ルツボ7に充填し、さらに、ボロンドープ用のボロンエレメントを投入した。この時、シリコン単結晶中のボロンと炭素の濃度が合わせて約1×1019atoms/cc(それぞれ単独では5×1018atoms/cc)となるように添加して、溶融し、原料融液6とした。そして、チョクラルスキー法(CZ法)により、直胴部の直径が12インチ(約300mm)、直胴部の長さが約140cmのシリコン単結晶4を、成長速度を1.1mm/minから0.3mm/minにまで徐々に低下させながら育成した。
尚、シリコン単結晶4の育成時には、中心磁場強度3000Gの水平磁場を印加した。
Hereinafter, the present invention will be specifically described with reference to Examples and Comparative Examples.
(Example 1)
The single
When growing the silicon
次に上記のようにして育成した単結晶を縦割りしてサンプルを作製し、以下に示すような結晶欠陥分布の調査を行った。
(1)FPD(V領域)およびLSEPD(I領域)の検査
1)検査用のサンプルに30分間のセコエッチングを無攪拌で施した後、サンプルを顕微鏡で観察することにより結晶欠陥の確認を行った。
2)サンプルの抵抗率が低い場合、選択エッチング後にステインが出ることもあるので、上記セコエッチングによる結晶欠陥の確認の他、ライト液を用いた結晶欠陥の確認も行った。
(2)OSFの検査
検査用のサンプルにウエット酸素雰囲気下、1150℃で100分間の熱処理を行った後、サンプルを顕微鏡で観察することによりOSFの有無を確認した。
Next, the single crystal grown as described above was vertically divided to prepare a sample, and the following crystal defect distribution was investigated.
(1) Inspection of FPD (V region) and LSEPD (I region) 1) After inspecting the sample for inspection for 30 minutes without stirring, the sample was observed with a microscope to confirm crystal defects. It was.
2) When the resistivity of the sample is low, stain may occur after selective etching. Therefore, in addition to confirming the crystal defects by the above-mentioned seco etching, the crystal defects using the light liquid were also confirmed.
(2) Inspection of OSF The sample for inspection was subjected to a heat treatment at 1150 ° C. for 100 minutes in a wet oxygen atmosphere, and then the presence of OSF was confirmed by observing the sample with a microscope.
この結晶欠陥分布の調査結果を、図3(a)に示す。
図3(a)から明らかなように、調査を行った直胴部からはいずれの結晶欠陥も観察されず、無欠陥結晶であることが確認できた。
The examination result of this crystal defect distribution is shown in FIG.
As is clear from FIG. 3 (a), no crystal defects were observed from the investigated straight body portion, and it was confirmed that the crystals were defect-free.
次に、単結晶の直胴部を成長させる時の成長速度をほぼ1.0mm/minに保ちながら育成したことを除いては、上記と同様の方法で、シリコン単結晶を育成した。
得られた単結晶の成長軸方向20cm毎の部位からウェーハを切り出し、平面研削及び研磨を行って検査用のサンプルを作製した。このサンプルを用いて、上記と同様の方法により、FPD(V領域)、LSEPD(I領域)、OSFの検査を行った。
Next, a silicon single crystal was grown in the same manner as described above except that it was grown while maintaining the growth rate when growing the straight body of the single crystal at approximately 1.0 mm / min.
A wafer was cut out from each portion of the obtained single crystal in the growth axis direction of 20 cm, and surface grinding and polishing were performed to prepare a sample for inspection. Using this sample, FPD (V region), LSEPD (I region), and OSF were inspected by the same method as described above.
この結晶欠陥の検査結果を図2(a)に示す。
図2(a)から明らかなように、調査を行ったいずれのサンプルからも、結晶欠陥が観察されず、無欠陥結晶であることが確認できた。
The inspection result of this crystal defect is shown in FIG.
As is clear from FIG. 2A, no crystal defects were observed in any of the investigated samples, and it was confirmed that the crystals were defect-free.
さらに、成長速度をほぼ1.0mm/minに保ちながら育成したシリコン単結晶からウェーハを切り出し、切り出したウェーハを水素雰囲気下で1200℃、4時間アニールした。これにより、深さ約5μmからボロン濃度が低下していき、表面では1×1015atoms/cc程度と所望の濃度に調整でき、また所望の抵抗率を得ることができた。 Furthermore, a wafer was cut out from the silicon single crystal grown while maintaining the growth rate at approximately 1.0 mm / min, and the cut wafer was annealed at 1200 ° C. for 4 hours in a hydrogen atmosphere. As a result, the boron concentration decreased from a depth of about 5 μm, the surface could be adjusted to a desired concentration of about 1 × 10 15 atoms / cc, and a desired resistivity could be obtained.
(比較例1)
原料融液6を作製する際に、ボロンドープ用のボロンエレメントと炭素ドープ用の高純度炭素粉とをシリコン単結晶中の濃度が合せて約1×1015atoms/cc(それぞれ単独では5×1014atoms/cc)となるように添加したことを除いては、実施例1と同様の方法により、シリコン単結晶4を、成長速度を1.1mm/minから0.3mm/minにまで徐々に低下させながら育成した。
(Comparative Example 1)
When the
次に上記のようにして育成した単結晶を縦割りしてサンプルを作製し、実施例1と同様の方法により、FPD(V領域)、LSEPD(I領域)、OSFの結晶欠陥分布の調査を行った。この結晶欠陥分布の調査結果を、図3(b)に示す。
図3(b)から明らかなように、成長速度の速い方でFPD(V領域)、V領域の境界付近でOSF、成長速度の遅い方でLSEPD(I領域)が観察された。
Next, the single crystal grown as described above is vertically divided to prepare a sample, and the crystal defect distribution of FPD (V region), LSEPD (I region), and OSF is investigated by the same method as in Example 1. went. The examination result of the crystal defect distribution is shown in FIG.
As is clear from FIG. 3B, FPD (V region) was observed at the higher growth rate, OSF was observed near the boundary of the V region, and LSEPD (I region) was observed at the slower growth rate.
次に、単結晶の直胴部を成長させる時の成長速度をほぼ1.0mm/minに保ちながら育成したことを除いては、上記と同様の方法で、シリコン単結晶を育成した。
得られた単結晶の成長軸方向20cm毎の部位から約2mm厚のウェーハを切り出し、平面研削及び研磨を行って検査用のサンプルを作製した。このサンプルを用いて、上記と同様の方法により、FPD(V領域)、LSEPD(I領域)、OSFの検査を行った。
Next, a silicon single crystal was grown in the same manner as described above except that it was grown while maintaining the growth rate when growing the straight body of the single crystal at approximately 1.0 mm / min.
A wafer having a thickness of about 2 mm was cut out from each portion of the obtained single crystal in a growth axis direction of 20 cm, and surface grinding and polishing were performed to prepare a sample for inspection. Using this sample, FPD (V region), LSEPD (I region), and OSF were inspected by the same method as described above.
この結晶欠陥の検査結果を図2(b)に示す。
図2(b)から明らかなように、調査を行ったいずれのサンプルからも、FPDが観察され、ほぼ1.0mm/minの成長速度では、V領域の結晶となり、無欠陥結晶を製造することができないことが確認できた。
The inspection result of this crystal defect is shown in FIG.
As apparent from FIG. 2 (b), FPD is observed from any of the samples examined, and at a growth rate of approximately 1.0 mm / min, a crystal in the V region is produced to produce a defect-free crystal. It was confirmed that it was not possible.
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、上記実施例1では、N領域のみのシリコン単結晶を製造する場合につき説明したが、必要に応じ、N領域とI領域の混在したシリコン単結晶、あるいは、I領域のみのシリコン単結晶を引上げる際に、本発明の方法を用いることも可能である。
The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
For example, in the first embodiment, the case where a silicon single crystal having only an N region is manufactured has been described. However, if necessary, a silicon single crystal in which an N region and an I region are mixed, or a silicon single crystal having only an I region is formed. It is also possible to use the method of the invention when pulling up.
1…単結晶製造装置、 2…メインチャンバー、 3…引上げチャンバー、
4…単結晶、 5…ワイヤー、 6…原料融液、 7…石英ルツボ、
8…黒鉛ルツボ、 9…シャフト、 10…黒鉛ヒーター、 11…断熱部材、
12…ガス整流筒、 13…遮熱部材、 14…ガス導入口、 15…ガス流出口、
16…種ホルダー、 17…種結晶。
DESCRIPTION OF
4 ... single crystal, 5 ... wire, 6 ... raw material melt, 7 ... quartz crucible,
8 ... graphite crucible, 9 ... shaft, 10 ... graphite heater, 11 ... heat insulation member,
12 ... Gas rectifier cylinder, 13 ... Heat shield member, 14 ... Gas inlet, 15 ... Gas outlet,
16 ... Seed holder, 17 ... Seed crystal.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004008143A JP4360208B2 (en) | 2003-11-21 | 2004-01-15 | Method for producing silicon single crystal |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003392585 | 2003-11-21 | ||
JP2004008143A JP4360208B2 (en) | 2003-11-21 | 2004-01-15 | Method for producing silicon single crystal |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005170778A true JP2005170778A (en) | 2005-06-30 |
JP4360208B2 JP4360208B2 (en) | 2009-11-11 |
Family
ID=34742043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004008143A Expired - Fee Related JP4360208B2 (en) | 2003-11-21 | 2004-01-15 | Method for producing silicon single crystal |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4360208B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009075288A1 (en) * | 2007-12-11 | 2009-06-18 | Sumco Corporation | Silicon substrate and method for manufacturing the same |
WO2022100875A1 (en) * | 2020-11-11 | 2022-05-19 | Globalwafers Co., Ltd. | Methods for forming a silicon substrate with reduced grown-in nuclei for epitaxial defects and methods for forming an epitaxial wafer |
WO2022233682A1 (en) * | 2021-05-05 | 2022-11-10 | Globalwafers Co., Ltd. | Methods for forming an epitaxial wafer |
-
2004
- 2004-01-15 JP JP2004008143A patent/JP4360208B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009075288A1 (en) * | 2007-12-11 | 2009-06-18 | Sumco Corporation | Silicon substrate and method for manufacturing the same |
WO2022100875A1 (en) * | 2020-11-11 | 2022-05-19 | Globalwafers Co., Ltd. | Methods for forming a silicon substrate with reduced grown-in nuclei for epitaxial defects and methods for forming an epitaxial wafer |
CN116648533A (en) * | 2020-11-11 | 2023-08-25 | 环球晶圆股份有限公司 | Method of forming silicon substrate with native nuclei of reduced epitaxy-induced defects and method of forming epitaxial wafer |
US11987900B2 (en) | 2020-11-11 | 2024-05-21 | Globalwafers Co., Ltd. | Methods for forming a silicon substrate with reduced grown-in nuclei for epitaxial defects and methods for forming an epitaxial wafer |
US11987901B2 (en) | 2020-11-11 | 2024-05-21 | Globalwafers Co., Ltd. | Methods for forming a silicon substrate with reduced grown-in nuclei for epitaxial defects and methods for forming an epitaxial wafer |
WO2022233682A1 (en) * | 2021-05-05 | 2022-11-10 | Globalwafers Co., Ltd. | Methods for forming an epitaxial wafer |
Also Published As
Publication number | Publication date |
---|---|
JP4360208B2 (en) | 2009-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3994665B2 (en) | Silicon single crystal wafer and method for producing silicon single crystal | |
JP5359874B2 (en) | Manufacturing method of silicon single crystal wafer for IGBT | |
JP5246163B2 (en) | Silicon single crystal wafer for IGBT and manufacturing method of silicon single crystal wafer for IGBT | |
WO2010119614A1 (en) | Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device | |
JP5321460B2 (en) | Manufacturing method of silicon single crystal wafer for IGBT | |
WO2001036719A1 (en) | Silicon single crystal wafer and production method thereof and soi wafer | |
TWI471940B (en) | Silicon substrate manufacturing method and silicon substrate | |
JP2010222241A (en) | Silicon single crystal wafer for igbt and method for manufacturing silicon single crystal wafer for igbt | |
WO2001027362A1 (en) | Silicon single-crystal wafer for epitaxial wafer, epitaxial wafer, methods for producing them, and evaluating method | |
JP2002187794A (en) | Silicon wafer and method for producing silicon single crystal used therein | |
TWI272322B (en) | Silicon single crystal wafer and epitaxial wafer, and method for producing silicon single crystal | |
KR101847481B1 (en) | Silicon epitaxial wafer and method for producing same | |
JP2019206451A (en) | Manufacturing method of silicon single crystal and epitaxial silicon wafer and silicon single crystal substrate | |
JP5387408B2 (en) | Manufacturing method of silicon single crystal wafer for IGBT | |
KR101001981B1 (en) | Epitaxial growth silicon wafer and epitaxial wafer and its manufacturing method | |
US20100127354A1 (en) | Silicon single crystal and method for growing thereof, and silicon wafer and method for manufacturing thereof | |
JP3614019B2 (en) | Manufacturing method of silicon single crystal wafer and silicon single crystal wafer | |
JP5278324B2 (en) | Manufacturing method of silicon single crystal wafer for IGBT | |
JP4151474B2 (en) | Method for producing single crystal and single crystal | |
JP5304649B2 (en) | Manufacturing method of silicon single crystal wafer for IGBT | |
JP2010030856A (en) | Method for producing silicon epitaxial wafer and silicon epitaxial wafer | |
JP2005206391A (en) | Method for guaranteeing resistivity of silicon single crystal substrate, method for manufacturing silicon single crystal substrate, and silicon single crystal substrate | |
JP4360208B2 (en) | Method for producing silicon single crystal | |
WO2004065666A1 (en) | Process for producing p doped silicon single crystal and p doped n type silicon single crystal wafe | |
JP4089137B2 (en) | Method for producing silicon single crystal and method for producing epitaxial wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090803 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4360208 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |